JP2007201319A - 固体撮像装置およびその製造方法 - Google Patents

Abstract

【課題】良好な転送効率と飽和電荷量とを実現できる固体撮像装置およびその製造方法を提供する。
【解決手段】半導体基板１０１上に第１酸化膜１０２及び第１窒化膜１０３が順次積層されている。第１窒化膜１０３上に複数の第１ゲート電極１０４が所定の間隔で配列されている。各第１ゲート電極１０４の上部及び側壁を第２酸化膜１０５が覆っている。第２酸化膜１０５と各第１ゲート電極１０４間の第１窒化膜１０３とを第２窒化膜１０６が覆っている。少なくとも隣接する各第１ゲート電極間１０４における第２窒化膜１０６上に複数の第２ゲート電極１０７が形成されている。各第２ゲート電極１０７は、第２酸化膜１０５及び第２窒化膜１０６により第１ゲート電極１０４から離隔されていると共に、第１酸化膜１０２、第１窒化膜１０３及び第２窒化膜１０６により半導体基板１０１から離隔されている。
【選択図】図２

Description

本発明は、固体撮像装置およびその製造方法に関し、より特定的には、飽和電荷量と転送効率とを良好に保てるように特性改善された固体撮像装置およびその製造方法に関する。

一般に、固体撮像装置は、複数の画素がマトリクス状に配列された複数の画素部を有し、各画素においては、半導体基板の主面に、入射光量に応じた電気信号を出力するよう構成された受光部と、蓄積された電荷を順次転送するよう構成された転送部とが設けられている。

従来の一般的な固体撮像装置の転送部の構造およびその製造方法について図５（ａ）〜（ｅ）を参照しながら説明する。

まず、図５（ａ）に示すように、半導体基板１１上にシリコン酸化膜１２及びシリコン窒化膜１３を順次積層した後、半導体基板１１上の全面にポリシリコン層１４Ａを形成する。

次に、図５（ｂ）に示すように、リソグラフィとエッチング技術とを用いてポリシリコン層１４Ａをパターニングして第１ゲート電極１４を形成する。このとき、第１ゲート電極１４の下側以外のシリコン窒化膜１３には、エッチングによりある程度の膜減りが生じる。

次に、図５（ｃ）に示すように、第１ゲート電極１４を構成するポリシリコンを熱酸化させることによって、第１ゲート電極１４の上部及び側壁にシリコン酸化膜１５を形成する。尚、シリコン窒化膜１３上での酸化膜成長速度と、第１ゲート電極１４を構成するポリシリコン膜上での酸化膜成長速度との差により、シリコン窒化膜１３の表面はほとんど酸化されない。

次に、図５（ｄ）に示すように、半導体基板１１上の全面にポリシリコン層１６Ａを形成する。

次に、図５（ｅ）に示すように、リソグラフィとエッチング技術とを用いてポリシリコン層１６Ａをパターニングして、第１ゲート電極１４と部分的にオーバーラップする第２ゲート電極１６を形成する。

以上に説明した従来構造の固体撮像装置は次のような問題点を内包している。図６（ａ）及び（ｂ）は、従来の固体撮像装置の転送部構造の課題を説明する図である。

第一に、第２ゲート電極１６は、シリコン酸化膜１５によって電気的に分離された状態で第１ゲート電極１４とオーバーラップしているが、シリコン酸化膜１５の形成は、前述のように、シリコン窒化膜１３と第１ゲート電極１４を構成するポリシリコン膜との間の酸化膜成長速度差を利用したものであるため、図６（ａ）に示すように、第１ゲート電極１４と第２ゲート電極１６との間のシリコン酸化膜１５は、第１ゲート電極１４の側壁下部では他の部分よりも薄くなる結果、当該側壁下部でゲート間リーク電流が発生し易い。

第二に、第１ゲート電極１４形成時のエッチングにより、第１ゲート電極１４下側以外のシリコン窒化膜１３にはある一定量の膜減りが生じるため、第１ゲート電極１４下側のシリコン窒化膜１３の膜厚と第２ゲート電極１６下側のシリコン窒化膜１３の膜厚との間には差が生じる。その結果、第１ゲート電極１４と半導体基板１１との間の誘電容量と、第２ゲート電極１７と半導体基板１１との間の誘電容量との間には差が発生するため、図６（ｂ）に示すように、各ゲート電極下のポテンシャルが変動し、蓄積される飽和電荷量の低下や転送効率の悪化などの特性劣化が生じる要因となる。尚、図６（ｂ）において、ＶＬ及びＶＭは各ゲート電極に印加されている電圧レベルを示している。

上記問題点に対しては、特許文献１に示されるような、シリコン窒化膜を除去して再度付け直すことを特徴とする技術が提案されている。

以下、図７（ａ）〜（ｇ）を参照しながら、特許文献１に示されている固体撮像装置およびその製造方法について説明する。

まず、図７（ａ）に示すように、半導体基板２１上にシリコン酸化膜２２及びシリコン窒化膜２３を順次積層した後、半導体基板２１上の全面にポリシリコン層２４Ａを形成する。

次に、図７（ｂ）に示すように、リソグラフィとエッチング技術とを用いてポリシリコン層２４Ａをパターニングして第１ゲート電極２４を形成する。このとき、第１ゲート電極２４の下側以外のシリコン窒化膜２３には、エッチングによりある程度の膜減りが生じる。

次に、図７（ｃ）に示すように、第１ゲート電極２４を構成するポリシリコンを熱酸化させることによって、第１ゲート電極２４の上部及び側壁にシリコン酸化膜２５を形成する。尚、シリコン窒化膜２３上での酸化膜成長速度と、第１ゲート電極２４を構成するポリシリコン膜上での酸化膜成長速度との差により、シリコン窒化膜２３の表面はほとんど酸化されない。

次に、図７（ｄ）に示すように、第１ゲート電極２４の下側以外のシリコン窒化膜２３を、シリコン酸化膜２５に対する選択性の高いリン酸を用いたウェットエッチングによって除去する。

次に、図７（ｅ）に示すように、半導体基板２１上の全面にシリコン窒化膜２６を、第１ゲート電極２４下側のシリコン窒化膜２３と同じ厚さだけ形成する。

次に、図７（ｆ）に示すように、半導体基板２１上の全面にポリシリコン層２７Ａを形成する。

次に、図７（ｇ）に示すように、リソグラフィとエッチング技術とを用いてポリシリコン層２７Ａをパターニングして、第１ゲート電極２４と部分的にオーバーラップする第２ゲート電極２７を形成する。

以上に説明した、特許文献１に示される固体撮像装置によると、第１ゲート電極２４と第２ゲート電極２７との間を電気的に分離する層間膜がシリコン酸化膜２５とシリコン窒化膜２６とから構成されるため、ゲート間リーク電流が発生しにくくなる。また、第１ゲート電極２４下側のシリコン窒化膜２３の膜厚と第２ゲート電極２７下側のシリコン窒化膜２６の膜厚とが同じになるため、各ゲート電極下のポテンシャルに差が発生することを防止できるので、良好な転送効率を得ることができる。
特開平６−８５２３４号公報 特開平４−３３５５７２号公報 特開平５−２６７３５５号公報

しかしながら、特許文献１に示される固体撮像装置には、以下のような問題点がある。図８は、特許文献１に示される固体撮像装置の転送部構造の課題を説明する図である。

第一に、特許文献１に示される固体撮像装置を製造する際には、第１ゲート電極２４下側以外のシリコン窒化膜２３を剥離した後にシリコン窒化膜２６を再度形成するため、第１ゲート電極２４下側のシリコン窒化膜２３とシリコン窒化膜２６との界面には自然酸化膜などの膜が形成され、その結果、シリコン窒化膜２３とシリコン窒化膜２６とが連続的な膜を構成することができないので、転送効率劣化が生じる要因となる。

第二に、シリコン窒化膜２３を剥離するときにエッチング量がばらつくと、第１ゲート電極２４下側のシリコン窒化膜２３まで除去されるため、再度形成されるシリコン窒化膜２６のカバレッジが悪い場合には、図８に示すように、シリコン窒化膜２３とシリコン窒化膜２６との界面にボイド２８が生じる。その結果、第１ゲート電極２４と第２ゲート電極２７との間の耐圧、及び第１ゲート電極２４と半導体基板２１との間の耐圧がそれぞれ低下するので、リーク電流が生じる要因となる。

第三に、特許文献１に示される固体撮像装置の製造においては、シリコン窒化膜２３に対しては、シリコン窒化膜２６と比べて、８５０℃以上の熱処理が少なくとも１回以上多く行われるので、焼きしめの膜質への影響がシリコン窒化膜２３とシリコン窒化膜２６との間で異なることになる。すなわち、特許文献１に示される固体撮像装置においては、第１ゲート電極２４下側のシリコン窒化膜２３の膜厚と第２ゲート電極２７下側のシリコン窒化膜２６の膜厚とが同じであっても、両シリコン窒化膜が電気的に同じ膜とはならないので、各ゲート電極下のポテンシャルに差が発生して転送効率劣化が生じる要因となる。

前記に鑑み、本発明は、飽和電荷量と転送効率とを良好に保てるように特性改善された固体撮像装置およびその製造方法を提供することを目的とする。

前記の目的を達成するために、本願発明者らは、種々の検討を重ねた結果、第１ゲート電極形成後においても第１ゲート電極下側以外のシリコン窒化膜（以下、第１窒化膜と称する）を剥離せずに残存させながら新たにシリコン窒化膜（以下、第２窒化膜と称する）を第１窒化膜の膜減り分を補うように形成することによって、特許文献１に示される固体撮像装置の上記問題点を克服できることを見出した。

具体的には、本発明に係る固体撮像装置は、半導体基板と、前記半導体基板上に順次積層された第１酸化膜及び第１窒化膜と、前記第１窒化膜上に所定の間隔で配列された複数の第１ゲート電極と、前記各第１ゲート電極の上部及び側壁を覆う第２酸化膜と、前記第２酸化膜と前記各第１ゲート電極間の前記第１窒化膜とを覆う第２窒化膜と、少なくとも隣接する前記各第１ゲート電極間における前記第２窒化膜上に形成された複数の第２ゲート電極とを備え、前記各第２ゲート電極は、前記第２酸化膜及び前記第２窒化膜により前記第１ゲート電極から離隔されていると共に、前記第１酸化膜、前記第１窒化膜及び前記第２窒化膜により前記半導体基板から離隔されている。

また、本発明に係る固体撮像装置の製造方法は、半導体基板上に第１酸化膜及び第１窒化膜を順次積層する第１工程と、前記第１窒化膜上に、所定の間隔で配列された複数の第１ゲート電極を形成する第２工程と、前記各第１ゲート電極の上部及び側壁を覆う第２酸化膜を形成する第３工程と、前記第２酸化膜と前記各第１ゲート電極間の前記第１窒化膜とを覆う第２窒化膜を形成する第４工程と、少なくとも隣接する前記各第１ゲート電極間における前記第２窒化膜上に複数の第２ゲート電極を形成する第５工程とを備えている。

以上の本発明によれば、第１ゲート電極の下側以外の第１窒化膜を除去せずに、エッチングなどの前工程で第１窒化膜が膜減りした分だけ第２窒化膜を付け直すことによって、第１ゲート電極下側の窒化膜と第２ゲート電極下側の窒化膜とを、同じ熱処理が施された連続膜を用いて構成することができるので、転送効率に優れた固体撮像装置を得ることができる。

また、本発明によれば、第２窒化膜の形成時において第１ゲート電極の下側以外の第１窒化膜を残存させているため、第１ゲート電極下側の窒化膜と第２ゲート電極下側の窒化膜との間にボイドが生じる事態を回避できる。このため、第１ゲート電極と第２ゲート電極との間の耐圧の低下、及び第１ゲート電極と半導体基板との間の耐圧の低下をそれぞれ防止することができるので、リーク電流が生じにくくなる。

また、本発明によれば、第１ゲート電極下側の窒化膜の膜厚と第２ゲート電極下側の窒化膜の膜厚とを同じに設定することができるため、各ゲート電極下のポテンシャルに差が発生することを防止できるので、飽和電荷量と転送効率とを良好に保つことができる。

さらに、本発明によれば、第１ゲート電極と第２ゲート電極とは第２酸化膜と第２窒化膜とによって電気的に分離されているので、ゲート間耐圧が向上し、リーク電流がさらに発生しにくくなる。また、窒化膜の誘電率は酸化膜の誘電率の約２倍であるため、実効的な層間膜厚を薄くすることができるので、良好な転送効率を確保することができる。

（第１の実施形態）
以下、本発明の第１の実施形態に係る固体撮像装置の構造および製造方法について図面に基づいてその詳細を説明する。図１は、本実施形態の固体撮像装置の全体図を示している。図１に示すように、本実施形態の固体撮像装置は、複数の画素がマトリクス状に配列されてなる画素部と、その周囲に配置された周辺回路部とから構成される。画素部１としては、入射光量に応じた電気信号を出力するよう構成された受光部（フォトダイオード）２と、フォトダイオード２に蓄積された電荷を順次垂直方向に転送するよう構成された垂直転送部（ＶＣＣＤ）３とが設けられている。また、周辺回路部としては、垂直転送部３から転送されてきた電荷を順次水平方向に転送するよう構成された水平転送部（ＨＣＣＤ）４と、水平転送部４から転送されてきた電荷を検出して増幅する出力部（アンプ）５とが設けられている。

本実施形態の固体撮像装置の動作原理について説明する。入射してきた光はフォトダイオード２によって光電変換され、一定時間蓄積された後、転送部３及び４に送られる。転送部３及び４においては、半導体基板上に一定の間隔で配列された各転送電極に位相の異なるパルス電圧を加えることにより半導体基板内に形成される空乏層の深さを利用して電荷が隣接電極下に転送され、最終的に、出力部５において電荷検出されて増幅される。

以下、本実施形態の固体撮像装置の転送部の構造およびその製造方法について図２（ａ）〜（ｆ）を参照しながら説明する。尚、本実施形態の固体撮像装置の転送部は２層ゲート構造を有し、図２（ａ）〜（ｆ）においては、下層ゲート電極（第１ゲート電極）を１つ図示しているが、第１ゲート電極は半導体基板上に所定の間隔で複数配列されている。

まず、図２（ａ）に示すように、半導体基板１０１上に第１酸化膜（シリコン酸化膜）１０２及び第１窒化膜（シリコン窒化膜）１０３を順次積層する。ここで、半導体基板１０１は例えばシリコン基板であり、当該基板上に例えばＰ型又はＮ型の半導体層が設けられていてもよい（以下、当該半導体層を含めて半導体基板１０１と称する）。チャネル領域は半導体基板１０１の表面から所定の深さに形成される。第１酸化膜１０２としては例えば熱酸化膜（シリコン酸化膜）を用いることができ、当該熱酸化膜は例えば８５０℃以上の熱処理により１０〜５０ｎｍ程度の厚さで形成される。第１窒化膜１０３としては例えばシリコン窒化膜を用いることができ、当該シリコン窒化膜は例えば減圧ＣＶＤ（Low Pressure Chemical Vapor Deposition）法により２０〜１００ｎｍ程度の厚さで形成される。次に、第１ゲート電極１０４を形成するために、第１窒化膜１０３上に導電膜、例えばポリシリコン膜１０４Ａを形成する。

次に、図２（ｂ）に示すように、リソグラフィ技術とドライエッチング技術とを用いてポリシリコン膜１０４Ａをパターニングして第１ゲート電極１０４を第１窒化膜１０３上に形成する。この時、第１ゲート電極１０４の下側以外の第１窒化膜１０３には、上記エッチングに起因して一定の膜厚分だけ膜減りが生じる。また、図示は省略しているが、複数の第１ゲート電極１０４が第１窒化膜１０３上に所定の間隔で配列されるように形成される。

次に、図２（ｃ）に示すように、第１ゲート電極１０４を構成するポリシリコンを熱酸化させることによって、第１ゲート電極１０４の上部及び側壁に第２酸化膜（シリコン酸化膜）１０５を形成する。尚、第１窒化膜１０３上での酸化膜成長速度と、第１ゲート電極１０４を構成するポリシリコン膜上での酸化膜成長速度との差により、第１窒化膜１０３の表面はほとんど酸化されない。

次に、図２（ｄ）に示すように、第１窒化膜１０３が前記エッチング工程で膜減りした膜厚分だけ第２窒化膜１０６を半導体基板１０１上の全面に形成する。これにより、第２酸化膜１０５と各第１ゲート電極１０４間の第１窒化膜１０３とが第２窒化膜１０６によって覆われる。第２窒化膜１０６としては例えばシリコン窒化膜を用いることができ、当該シリコン窒化膜を例えば減圧ＣＶＤ法により形成することによって、第１ゲート電極１０４下側の第１窒化膜１０３の膜厚と、第１ゲート電極１０４の下側以外の第１窒化膜１０３と第２窒化膜１０６との合計膜厚とを同じに設定する。

次に、図２（ｅ）に示すように、第２ゲート電極１０７を形成するために、半導体基板１０１上の全面に導電膜、例えばポリシリコン膜１０７Ａを形成する。

次に、図２（ｆ）に示すように、リソグラフィとエッチング技術とを用いてポリシリコン膜１０７Ａをパターニングして、複数の第２ゲート電極１０７を少なくとも隣接する各第１ゲート電極１０４間における第２窒化膜１０６上に形成する。ここで、各第２ゲート電極１０７は、第２酸化膜１０５及び第２窒化膜１０６により第１ゲート電極１０４から離隔されていると共に、第１酸化膜１０２、第１窒化膜１０３及び第２窒化膜１０６により半導体基板１０１から離隔されている。

尚、本実施形態では、第２ゲート電極１０７を第１ゲート電極１０４とオーバーラップするように形成するが、これに代えて、当該オーバーラップ部を設けなくてもよいし、又は当該オーバーラップ部を後工程で除去してもよい。

以上に説明したように、本実施形態によると、第１ゲート電極１０４の下側以外の第１窒化膜１０３を除去せずに、エッチングなどの前工程で第１窒化膜１０３が膜減りした分だけ第２窒化膜１０６を付け直すことによって、第１ゲート電極１０４下側の窒化膜と第２ゲート電極１０７下側の窒化膜とを、同じ熱処理が施された連続膜（つまり第１窒化膜１０３）を用いて構成することができるので、転送効率に優れた固体撮像装置を得ることができる。

また、本実施形態によると、第２窒化膜１０６の形成時において第１ゲート電極１０４の下側以外の第１窒化膜１０３を残存させているため、第１ゲート電極１０４下側の窒化膜と第２ゲート電極１０７下側の窒化膜との間にボイドが生じる事態を回避できる。このため、第１ゲート電極１０４と第２ゲート電極１０７との間の耐圧の低下、及び第１ゲート電極１０４と半導体基板１０１との間の耐圧の低下をそれぞれ防止することができるので、リーク電流が生じにくくなる。

また、本実施形態によると、第１ゲート電極１０４下側の窒化膜の膜厚と第２ゲート電極１０７下側の窒化膜の膜厚とを同じに設定することができるため、各ゲート電極下のポテンシャルに差が発生することを防止できるので、飽和電荷量と転送効率とを良好に保つことができる。

さらに、本実施形態によると、第１ゲート電極１０４と第２ゲート電極１０７とは第２酸化膜１０５と第２窒化膜１０６とによって電気的に分離されているので、ゲート間耐圧が向上し、リーク電流がさらに発生しにくくなる。また、窒化膜の誘電率は酸化膜の誘電率の約２倍であるため、実効的な層間膜厚を薄くすることができるので、良好な転送効率を確保することができる。

尚、本実施形態において、ゲート電極１０４及び１０７のそれぞれの下側のゲート絶縁膜として、熱酸化膜とシリコン窒化膜との二層構造（ＯＮ構造）を用いたが、これに代えて、シリコン窒化膜上に熱酸化膜や減圧ＣＶＤ酸化膜をさらに形成した三層構造（ＯＮＯ構造）を用いてもよい。すなわち、第１窒化膜１０３の形成後、第１ゲート電極１０４を形成する前に、第１窒化膜１０３上に酸化膜を形成し、第２窒化膜１０６の形成後、第２ゲート電極１０７を形成する前に、第２窒化膜１０６上に酸化膜を形成してもよい。

また、本実施形態において、第１窒化膜１０３が膜減りした分だけ付け直される第２窒化膜１０６の厚さは、特に限定されるものではないが、例えば２ｎｍ程度以上で且つ３５ｎｍ程度以下である。具体的には、第１窒化膜１０３の膜減り分を例えば統計的手法により予測し、その結果に基づいて第２窒化膜１０６の厚さを設定してもよい。或いは、第１窒化膜１０３の膜減り分を実際に測定し、その結果に基づいて第２窒化膜１０６の厚さを設定してもよい。

（第２の実施形態）
以下、本発明の第２の実施形態に係る固体撮像装置の構造および製造方法について図面に基づいてその詳細を説明する。尚、本実施形態の固体撮像装置の全体構成は、図１に示す第１の実施形態と同様である。

本実施形態の固体撮像装置の転送部の構造およびその製造方法について図３（ａ）〜（ｆ）及び図４（ａ）〜（ｄ）を参照しながら説明する。尚、本実施形態の固体撮像装置の転送部は３層ゲート構造を有し、図３（ａ）〜（ｆ）及び図４（ａ）〜（ｄ）においては、下層ゲート電極（第１ゲート電極）を１つ図示しているが、第１ゲート電極は半導体基板上に所定の間隔で複数配列されている。

まず、図３（ａ）に示すように、半導体基板２０１上に第１酸化膜（シリコン酸化膜）２０２及び第１窒化膜（シリコン窒化膜）２０３を順次積層する。ここで、半導体基板２０１は例えばシリコン基板であり、当該基板上に例えばＰ型又はＮ型の半導体層が設けられていてもよい（以下、当該半導体層を含めて半導体基板２０１と称する）。チャネル領域は半導体基板２０１の表面から所定の深さに形成される。第１酸化膜２０２としては例えば熱酸化膜（シリコン酸化膜）を用いることができ、当該熱酸化膜は例えば８５０℃以上の熱処理により１０〜５０ｎｍ程度の厚さで形成される。第１窒化膜２０３としては例えばシリコン窒化膜を用いることができ、当該シリコン窒化膜は例えば減圧ＣＶＤ法により２０〜１００ｎｍ程度の厚さで形成される。次に、第１ゲート電極２０４を形成するために、第１窒化膜２０３上に導電膜、例えばポリシリコン膜２０４Ａを形成する。

次に、図３（ｂ）に示すように、リソグラフィ技術とドライエッチング技術とを用いてポリシリコン膜２０４Ａをパターニングして第１ゲート電極２０４を第１窒化膜２０３上に形成する。この時、第１ゲート電極２０４の下側以外の第１窒化膜２０３には、上記エッチングに起因して一定の膜厚分だけ膜減りが生じる。また、図示は省略しているが、複数の第１ゲート電極２０４が第１窒化膜２０３上に所定の間隔で配列されるように形成される。

次に、図３（ｃ）に示すように、第１ゲート電極２０４を構成するポリシリコンを熱酸化させることによって、第１ゲート電極２０４の上部及び側壁に第２酸化膜（シリコン酸化膜）２０５を形成する。尚、第１窒化膜２０３上での酸化膜成長速度と、第１ゲート電極２０４を構成するポリシリコン膜上での酸化膜成長速度との差により、第１窒化膜２０３の表面はほとんど酸化されない。

次に、図３（ｄ）に示すように、第１窒化膜２０３が前記エッチング工程で膜減りした膜厚分だけ第２窒化膜２０６を半導体基板２０１上の全面に形成する。これにより、第２酸化膜２０５と各第１ゲート電極２０４間の第１窒化膜２０３とが第２窒化膜２０６によって覆われる。第２窒化膜２０６としては例えばシリコン窒化膜を用いることができ、当該シリコン窒化膜を例えば減圧ＣＶＤ法により形成することによって、第１ゲート電極２０４下側の第１窒化膜２０３の膜厚と、第１ゲート電極２０４の下側以外における第１窒化膜２０３と第２窒化膜２０６との合計膜厚とを同じに設定する。

次に、図３（ｅ）に示すように、第２ゲート電極２０７を形成するために、半導体基板２０１上の全面に導電膜、例えばポリシリコン膜２０７Ａを形成する。

次に、図３（ｆ）に示すように、リソグラフィとエッチング技術とを用いてポリシリコン膜２０７Ａをパターニングして、複数の第２ゲート電極２０７を少なくとも隣接する各第１ゲート電極２０４間における第２窒化膜２０６上に形成する。ここで、各第２ゲート電極２０７は、第２酸化膜２０５及び第２窒化膜２０６により各第１ゲート電極２０４から離隔されていると共に、第１酸化膜２０２、第１窒化膜２０３及び第２窒化膜２０６により半導体基板２０１から離隔されている。また、第２ゲート電極２０７の下側以外の第２窒化膜２０６には、上記エッチングに起因して一定の膜厚分だけ膜減りが生じる。

尚、本実施形態では、第２ゲート電極２０７を第１ゲート電極２０４とオーバーラップするように形成するが、これに代えて、当該オーバーラップ部を設けなくてもよいし、又は当該オーバーラップ部を後工程で除去してもよい。

次に、図４（ａ）に示すように、第２ゲート電極２０７を構成するポリシリコンを熱酸化させることによって、第２ゲート電極２０７の上部及び側壁に第３酸化膜（シリコン酸化膜）２０８を形成する。尚、第２窒化膜２０６上での酸化膜成長速度と、第２ゲート電極２０７を構成するポリシリコン膜上での酸化膜成長速度との差により、第２窒化膜２０６の表面はほとんど酸化されない。

次に、図４（ｂ）に示すように、第２窒化膜２０６が前記エッチング工程で膜減りした膜厚分だけ第３窒化膜２０９を半導体基板２０１上の全面に形成する。これにより、第３酸化膜２０８と各第２ゲート電極２０７間の第２窒化膜２０６とが第３窒化膜２０９によって覆われる。第３窒化膜２０９としては例えばシリコン窒化膜を用いることができ、当該シリコン窒化膜を例えば減圧ＣＶＤ法により形成することによって、第１ゲート電極２０４下側の第１窒化膜２０３の膜厚と、第２ゲート電極２０７の下側以外（正確には後述する第３ゲート電極２１０の下側）における第１窒化膜２０３と第２窒化膜２０６と第３窒化膜２０９との合計膜厚とを同じに設定する。

次に、図４（ｃ）に示すように、第３ゲート電極２１０を形成するために、半導体基板２０１上の全面に導電膜、例えばポリシリコン膜２１０Ａを形成する。

次に、図４（ｄ）に示すように、リソグラフィとエッチング技術とを用いてポリシリコン膜２１０Ａをパターニングして、複数の第３ゲート電極２１０を少なくとも隣接する各第２ゲート電極２０７間における第３窒化膜２０９上に形成する。ここで、各第３ゲート電極２１０は、第３酸化膜２０８及び第３窒化膜２０９により各第２ゲート電極２０７から離隔されていると共に、第１酸化膜２０２、第１窒化膜２０３、第２窒化膜２０６及び第３窒化膜２０９により半導体基板２０１から離隔されている。

尚、本実施形態では、第３ゲート電極２１０を第２ゲート電極２０７とオーバーラップするように形成するが、これに代えて、当該オーバーラップ部を設けなくてもよいし、又は当該オーバーラップ部を後工程で除去してもよい。

以上に説明したように、本実施形態によると、第１ゲート電極２０４の下側以外の第１窒化膜２０３及び第２ゲート電極２０７の下側以外の第２窒化膜２０６をそれぞれ除去せずに、エッチングなどの前工程で第１窒化膜２０３が膜減りした分だけ第２窒化膜２０６を付け直すと共にエッチングなどの前工程で第２窒化膜２０６が膜減りした分だけ第３窒化膜２０９を付け直すことによって、第１ゲート電極２０４下側の窒化膜と第２ゲート電極２０７下側の窒化膜と第３ゲート電極２１０下側の窒化膜とを、同じ熱処理が施された連続膜（つまり第１窒化膜２０３）を用いて構成することができるので、転送効率に優れた固体撮像装置を得ることができる。

また、本実施形態によると、第２窒化膜２０６の形成時において第１ゲート電極２０４の下側以外の第１窒化膜２０３を残存させているため、第１ゲート電極２０４下側の窒化膜と第２ゲート電極２０７下側の窒化膜との間にボイドが生じる事態を回避できる。このため、第１ゲート電極２０４と第２ゲート電極２０７との間の耐圧の低下、及び第１ゲート電極２０４と半導体基板２０１との間の耐圧の低下をそれぞれ防止することができるので、リーク電流が生じにくくなる。

また、本実施形態によると、第３窒化膜２０９の形成時において第２ゲート電極２０７の下側以外の第２窒化膜２０６を残存させているため、第２ゲート電極２０７下側の窒化膜と第３ゲート電極２１０下側の窒化膜との間にボイドが生じる事態を回避できる。このため、第２ゲート電極２０７と第３ゲート電極２１０との間の耐圧の低下、及び第２ゲート電極２０７と半導体基板２０１との間の耐圧の低下をそれぞれ防止することができるので、リーク電流が生じにくくなる。

また、本実施形態によると、第１ゲート電極２０４下側の窒化膜の膜厚と第２ゲート電極２０７下側の窒化膜の膜厚と第３ゲート電極２１０下側の窒化膜の膜厚とを同じに設定することができるため、各ゲート電極下のポテンシャルに差が発生することを防止できるので、飽和電荷量と転送効率とを良好に保つことができる。

さらに、本実施形態によると、第１ゲート電極２０４と第２ゲート電極２０７とは第２酸化膜２０５と第２窒化膜２０６とによって電気的に分離されていると共に、第２ゲート電極２０７と第３ゲート電極２１０とは第３酸化膜２０８と第３窒化膜２０９とによって電気的に分離されているので、ゲート間耐圧が向上し、リーク電流がさらに発生しにくくなる。また、窒化膜の誘電率は酸化膜の誘電率の約２倍であるため、実効的な層間膜厚を薄くすることができるので、良好な転送効率を確保することができる。

尚、本実施形態において、ゲート電極２０４、２０７及び２１０のそれぞれの下側のゲート絶縁膜として、熱酸化膜とシリコン窒化膜との二層構造（ＯＮ構造）を用いたが、これに代えて、シリコン窒化膜上に熱酸化膜や減圧ＣＶＤ酸化膜をさらに形成した三層構造（ＯＮＯ構造）を用いてもよい。すなわち、第１窒化膜２０３の形成後、第１ゲート電極２０４を形成する前に、第１窒化膜２０３上に酸化膜を形成し、第２窒化膜２０６の形成後、第２ゲート電極２０７を形成する前に、第２窒化膜２０６上に酸化膜を形成し、第３窒化膜２０９の形成後、第３ゲート電極２１０を形成する前に、第３窒化膜２０９上に酸化膜を形成してもよい。

また、本実施形態において、第１窒化膜２０３が膜減りした分だけ付け直される第２窒化膜２０６の厚さ、及び第２窒化膜２０６が膜減りした分だけ付け直される第３窒化膜２０９の厚さは、それぞれ特に限定されるものではないが、例えば２ｎｍ程度以上で且つ３５ｎｍ程度以下である。具体的には、第１窒化膜２０３及び第２窒化膜２０６のそれぞれの膜減り分を例えば統計的手法により予測し、その結果に基づいて第２窒化膜２０６及び第３窒化膜２０９のそれぞれの厚さを設定してもよい。或いは、第１窒化膜２０３及び第２窒化膜２０６のそれぞれの膜減り分を実際に測定し、その結果に基づいて第２窒化膜２０６及び第３窒化膜２０９のそれぞれの厚さを設定してもよい。

また、本実施形態において、３層ゲート構造の転送部を有する固体撮像装置を対象としたが、これに代えて、４層以上のゲート構造の転送部を有する固体撮像装置を対象としてもよい。

本発明の固体撮像装置およびその製造方法は、良好な転送効率と飽和電荷量とが得られる固体撮像装置を実現できるので、具体的には、カメラ付き携帯電話、ビデオカメラおよびデジタルスチルカメラなどに使用される固体撮像装置や、プリンタなどに使用されるラインセンサなどに好適に使用できる。

図１は本発明の第１及び第２の実施形態に係る固体撮像装置の全体図である。 図２（ａ）〜（ｆ）は本発明の第１の実施形態に係る固体撮像装置の製造方法の各工程を示す断面図である。 図３（ａ）〜（ｆ）は本発明の第２の実施形態に係る固体撮像装置の製造方法の各工程を示す断面図である。 図４（ａ）〜（ｄ）は本発明の第２の実施形態に係る固体撮像装置の製造方法の各工程を示す断面図である。 図５（ａ）〜（ｅ）は従来の固体撮像装置の製造方法の各工程を示す断面図である。 図６（ａ）及び（ｂ）は従来の固体撮像装置の課題を説明する図である。 図７（ａ）〜（ｇ）はその他の従来の固体撮像装置の製造方法の各工程を示す断面図である。 図８はその他の従来の固体撮像装置の課題を説明する図である。

符号の説明

１ 画素部
２ フォトダイオード
３ 垂直転送部
４ 水平転送部
５ 出力部
１０１ 半導体基板
１０２ 第１酸化膜
１０３ 第１窒化膜
１０４ 第１ゲート電極
１０４Ａ ポリシリコン膜
１０５ 第２酸化膜
１０６ 第２窒化膜
１０７ 第２ゲート電極
１０７Ａ ポリシリコン膜
２０１ 半導体基板
２０２ 第１酸化膜
２０３ 第１窒化膜
２０４ 第１ゲート電極
２０４Ａ ポリシリコン膜
２０５ 第２酸化膜
２０６ 第２窒化膜
２０７ 第２ゲート電極
２０７Ａ ポリシリコン膜
２０８ 第３酸化膜
２０９ 第３窒化膜
２１０ 第３ゲート電極
２１０Ａ ポリシリコン膜

Claims (22)

1. 半導体基板と、
   前記半導体基板上に順次積層された第１酸化膜及び第１窒化膜と、
   前記第１窒化膜上に所定の間隔で配列された複数の第１ゲート電極と、
   前記各第１ゲート電極の上部及び側壁を覆う第２酸化膜と、
   前記第２酸化膜と前記各第１ゲート電極間の前記第１窒化膜とを覆う第２窒化膜と、
   少なくとも隣接する前記各第１ゲート電極間における前記第２窒化膜上に形成された複数の第２ゲート電極とを備え、
   前記各第２ゲート電極は、前記第２酸化膜及び前記第２窒化膜により前記第１ゲート電極から離隔されていると共に、前記第１酸化膜、前記第１窒化膜及び前記第２窒化膜により前記半導体基板から離隔されていることを特徴とする固体撮像装置。
2. 請求項１に記載の固体撮像装置において、
   前記第１ゲート電極と前記第１窒化膜との間、及び前記第２ゲート電極と前記第２窒化膜との間にそれぞれ酸化膜が設けられていることを特徴とする固体撮像装置。
3. 請求項１又は２に記載の固体撮像装置において、
   前記第２窒化膜の厚さは、前記第１ゲート電極下のポテンシャルと前記第２ゲート電極下のポテンシャルとが同じになるように調節されていることを特徴とする固体撮像装置。
4. 請求項１又は２に記載の固体撮像装置において、
   前記第２ゲート電極の下側における前記第１窒化膜と前記第２窒化膜との合計厚さは、前記第１ゲート電極の下側における前記第１窒化膜の厚さと同じであることを特徴とする固体撮像装置。
5. 請求項１〜４のいずれか１項に記載の固体撮像装置において、
   前記第１ゲート電極の下側における前記第１窒化膜と前記第２ゲート電極の下側における前記第１窒化膜とは連続していることを特徴とする固体撮像装置。
6. 半導体基板と、
   前記半導体基板上に順次積層された第１酸化膜及び第１窒化膜と、
   前記第１窒化膜上に所定の間隔で配列された複数の第１ゲート電極と、
   前記各第１ゲート電極の上部及び側壁を覆う第２酸化膜と、
   前記第２酸化膜と前記各第１ゲート電極間の前記第１窒化膜とを覆う第２窒化膜と、
   少なくとも隣接する前記各第１ゲート電極間における前記第２窒化膜上に形成された複数の第２ゲート電極と、
   前記各第２ゲート電極の上部及び側壁を覆う第３酸化膜と、
   前記第３酸化膜と前記各第２ゲート電極間の前記第２窒化膜とを覆う第３窒化膜と、
   少なくとも隣接する前記各第２ゲート電極間における前記第３窒化膜上に形成された複数の第３ゲート電極とを備え、
   前記各第２ゲート電極は、前記第２酸化膜及び前記第２窒化膜により前記第１ゲート電極から離隔されていると共に、前記第１酸化膜、前記第１窒化膜及び前記第２窒化膜により前記半導体基板から離隔され、
   前記各第３ゲート電極は、前記第３酸化膜及び前記第３窒化膜により前記第２ゲート電極から離隔されていると共に、前記第１酸化膜、前記第１窒化膜、前記第２窒化膜及び前記第３窒化膜により前記半導体基板から離隔されていることを特徴とする固体撮像装置。
7. 請求項６に記載の固体撮像装置において、
   前記第１ゲート電極と前記第１窒化膜との間、及び前記第２ゲート電極と前記第２窒化膜との間、及び前記第３ゲート電極と前記第３窒化膜との間にそれぞれ酸化膜が設けられていることを特徴とする固体撮像装置。
8. 請求項６又は７に記載の固体撮像装置において、
   前記第３窒化膜の厚さは、前記第１ゲート電極下のポテンシャルと前記第２ゲート電極下のポテンシャルと前記第３ゲート電極下のポテンシャルとが同じになるように調節されていることを特徴とする固体撮像装置。
9. 請求項６又は７に記載の固体撮像装置において、
   前記第３ゲート電極の下側における前記第１窒化膜と前記第２窒化膜と前記第３窒化膜との合計厚さは、前記第１ゲート電極の下側における前記第１窒化膜の厚さと同じであることを特徴とする固体撮像装置。
10. 請求項６〜９のいずれか１項に記載の固体撮像装置において、
    前記第１ゲート電極の下側における前記第１窒化膜と前記第２ゲート電極の下側における前記第１窒化膜と前記第３ゲート電極の下側における前記第１窒化膜とは連続していることを特徴とする固体撮像装置。
11. 半導体基板上に第１酸化膜及び第１窒化膜を順次積層する第１工程と、
    前記第１窒化膜上に、所定の間隔で配列された複数の第１ゲート電極を形成する第２工程と、
    前記各第１ゲート電極の上部及び側壁を覆う第２酸化膜を形成する第３工程と、
    前記第２酸化膜と前記各第１ゲート電極間の前記第１窒化膜とを覆う第２窒化膜を形成する第４工程と、
    少なくとも隣接する前記各第１ゲート電極間における前記第２窒化膜上に複数の第２ゲート電極を形成する第５工程とを備えていることを特徴とする固体撮像装置の製造方法。
12. 請求項１１に記載の固体撮像装置の製造方法において、
    前記第２工程よりも前に、前記第１窒化膜上に酸化膜を形成する工程をさらに備え、
    前記第５工程よりも前に、前記第２窒化膜上に酸化膜を形成する工程をさらに備えていることを特徴とする固体撮像装置の製造方法。
13. 請求項１１又は１２に記載の固体撮像装置の製造方法において、
    前記第２窒化膜の厚さは、前記第１ゲート電極下のポテンシャルと前記第２ゲート電極下のポテンシャルとが同じになるように調節されることを特徴とする固体撮像装置の製造方法。
14. 請求項１１又は１２に記載の固体撮像装置の製造方法において、
    前記第２窒化膜の厚さは、前記第２ゲート電極の下側における前記第１窒化膜と前記第２窒化膜との合計厚さと、前記第１ゲート電極の下側における前記第１窒化膜の厚さとが同じになるように調節されることを特徴とする固体撮像装置の製造方法。
15. 請求項１１又は１２に記載の固体撮像装置の製造方法において、
    前記第２窒化膜の厚さは、２ｎｍ以上で且つ３５ｎｍ以下であることを特徴とする固体撮像装置の製造方法。
16. 請求項１１〜１５のいずれか１項に記載の固体撮像装置の製造方法において、
    前記第２工程において、前記第１ゲート電極の外側の第１窒化膜を残存させることを特徴とする固体撮像装置の製造方法。
17. 半導体基板上に第１酸化膜及び第１窒化膜を順次積層する第１工程と、
    前記第１窒化膜上に、所定の間隔で配列された複数の第１ゲート電極を形成する第２工程と、
    前記各第１ゲート電極の上部及び側壁を覆う第２酸化膜を形成する第３工程と、
    前記第２酸化膜と前記各第１ゲート電極間の前記第１窒化膜とを覆う第２窒化膜を形成する第４工程と、
    少なくとも隣接する前記各第１ゲート電極間における前記第２窒化膜上に複数の第２ゲート電極を形成する第５工程と、
    前記各第２ゲート電極の上部及び側壁を覆う第３酸化膜を形成する第６工程と、
    前記第３酸化膜と前記各第２ゲート電極間の前記第２窒化膜とを覆う第３窒化膜を形成する第７工程と、
    少なくとも隣接する前記各第２ゲート電極間における前記第３窒化膜上に複数の第３ゲート電極を形成する第８工程とを備えていることを特徴とする固体撮像装置の製造方法。
18. 請求項１７に記載の固体撮像装置の製造方法において、
    前記第２工程よりも前に、前記第１窒化膜上に酸化膜を形成する工程をさらに備え、
    前記第５工程よりも前に、前記第２窒化膜上に酸化膜を形成する工程をさらに備え、
    前記第８工程よりも前に、前記第３窒化膜上に酸化膜を形成する工程をさらに備えていることを特徴とする固体撮像装置の製造方法。
19. 請求項１７又は１８に記載の固体撮像装置の製造方法において、
    前記第３窒化膜の厚さは、前記第１ゲート電極下のポテンシャルと前記第２ゲート電極下のポテンシャルと前記第３ゲート電極下のポテンシャルとが同じになるように調節されることを特徴とする固体撮像装置の製造方法。
20. 請求項１７又は１８に記載の固体撮像装置の製造方法において、
    前記第３窒化膜の厚さは、前記第３ゲート電極の下側における前記第１窒化膜と前記第２窒化膜と前記第３窒化膜との合計厚さと、前記第１ゲート電極の下側における前記第１窒化膜の厚さとが同じになるように調節されることを特徴とする固体撮像装置の製造方法。
21. 請求項１７又は１８に記載の固体撮像装置の製造方法において、
    前記第３窒化膜の厚さは、２ｎｍ以上で且つ３５ｎｍ以下であることを特徴とする固体撮像装置の製造方法。
22. 請求項１７〜２１のいずれか１項に記載の固体撮像装置の製造方法において、
    前記第２工程において、前記第１ゲート電極の外側の第１窒化膜を残存させ、
    前記第５工程において、前記第２ゲート電極の外側の第２窒化膜を残存させることを特徴とする固体撮像装置の製造方法。

Images