[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2007266282A - Multilayer ceramic electronic component and method of manufacturing same - Google Patents

Multilayer ceramic electronic component and method of manufacturing same Download PDF

Info

Publication number
JP2007266282A
JP2007266282A JP2006088982A JP2006088982A JP2007266282A JP 2007266282 A JP2007266282 A JP 2007266282A JP 2006088982 A JP2006088982 A JP 2006088982A JP 2006088982 A JP2006088982 A JP 2006088982A JP 2007266282 A JP2007266282 A JP 2007266282A
Authority
JP
Japan
Prior art keywords
laminated
layer
ceramic
ceramic green
internal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006088982A
Other languages
Japanese (ja)
Inventor
Takayoshi Ushijima
孝嘉 牛島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2006088982A priority Critical patent/JP2007266282A/en
Publication of JP2007266282A publication Critical patent/JP2007266282A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method capable of forming a highly dense wiring with sufficiently high accuracy while suppressing connection failure etc., and sufficiently suppressing the occurrence of cracks in the inside of a multilayer ceramic electronic component. <P>SOLUTION: The method of manufacturing the multilayer ceramic component is provided with a step of forming a laminate sheet 41 in which ceramic green sheets 20A, 20B and a conductor paste layer 30A are alternately laminated, on a carrier film 6 so that at least the uppermost layer on a side opposite to the carrier film 6 may become the ceramic green sheet 20B; a step of forming laminate units 15 each having the laminate sheet 41 and a conductor paste portion 50 for a via on the carrier film 6; a step of laminating the plurality of laminate units 15; and a step of baking the plurality of laminate units 15 laminated to form a laminate, in which ceramic layer and an internal electrode layer are alternately laminated and a via electrode. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、積層セラミック電子部品及びその製造方法に関する。   The present invention relates to a multilayer ceramic electronic component and a method for manufacturing the same.

セラミック層と内部電極層とが交互に複数積層された積層セラミック電子部品として、積層セラミック配線基板、積層セラミックコンデンサ、積層圧電素子、積層セラミックパッケージ等が知られている。これら積層セラミック電子部品においては、等価直列抵抗や等価直列インダクタンスを低くするために、内部電極層を積層構造の内部でビアホール導体(ビア電極)によって接続する構造が多く採用されている。   As a multilayer ceramic electronic component in which a plurality of ceramic layers and internal electrode layers are alternately stacked, a multilayer ceramic wiring board, a multilayer ceramic capacitor, a multilayer piezoelectric element, a multilayer ceramic package, and the like are known. In these multilayer ceramic electronic components, in order to reduce the equivalent series resistance and the equivalent series inductance, a structure in which internal electrode layers are connected by a via-hole conductor (via electrode) inside the multilayer structure is often employed.

積層セラミック電子部品は、一般に、その積層構造の一部を構成する部分のシート状材料を複数準備し、それらを更に積層した積層構造体を焼成する方法によって製造される。シート状材料は、例えば、交互に積層されたセラミックグリーンシート及び導体ペースト層と、シートを貫通する貫通孔に充填されているビア用導体ペーストとを有する。   In general, a multilayer ceramic electronic component is manufactured by a method of preparing a plurality of sheet-like materials of a part constituting a part of the multilayer structure and firing a multilayer structure obtained by further laminating them. The sheet-like material includes, for example, ceramic green sheets and conductor paste layers that are alternately stacked, and via conductor paste filled in through holes that penetrate the sheet.

このようなシート状材料(積層体ユニット)は、例えば、セラミックグリーンシートを形成する工程と、セラミックグリーンシート上に内部電極層形成用の導体ペーストを所定のパターンで印刷してパターン化された導体ペースト層を形成する工程と、レーザー、パンチング、マイクロドリル等を用いて所定の位置に貫通孔を形成する工程と、ビア電極形成用の導体ペースト(ビア用導体ペースト)を前記貫通孔に充填してビア用導体ペースト部を形成する工程とを経て作製される。ビア用導体ペーストを貫通孔に充填する際、印刷や積層の際に多少の位置ズレがあったときでも貫通孔を確実に充填してビア電極の接続を確保することを目的として、ビア用導体ペーストは貫通孔の径よりも若干大きいパターンで印刷される。そのため、ビア用導体ペースト部においては、貫通孔からはみ出したビア用導体ペーストが貫通孔の開口部近傍でセラミックグリーンシート又は内部電極層上に張り出しながら隆起している張り出し部が形成される。接続不良を防止するためにはこの張り出し部の寸法が大きいほうが有利であるが、張り出し部の寸法を大きくすると、配線の高密度化にともなってビア電極が本来接触すべきでない内部電極層と接触して短絡が発生しやすくなるため、電子部品の小型化の点ではかえって不利となる。   Such a sheet-like material (laminated body unit) includes, for example, a process in which a ceramic green sheet is formed and a conductor paste for forming an internal electrode layer is printed in a predetermined pattern on the ceramic green sheet. A step of forming a paste layer, a step of forming a through hole at a predetermined position using a laser, punching, micro drill, etc., and filling the through hole with a conductive paste for forming a via electrode (via conductive paste) And a step of forming a via conductor paste portion. When filling via holes with via conductor paste, via conductors are used to ensure filling of the through holes and ensure the connection of via electrodes even when there is some misalignment during printing or lamination. The paste is printed in a pattern slightly larger than the diameter of the through hole. Therefore, in the via conductor paste portion, a protruding portion is formed in which the via conductor paste protruding from the through hole protrudes on the ceramic green sheet or the internal electrode layer in the vicinity of the opening of the through hole. In order to prevent poor connection, it is advantageous that the size of the overhanging portion is large. However, if the overhanging portion size is increased, the via electrode should be in contact with the internal electrode layer that should not be in contact with the increase in wiring density. As a result, short circuits are likely to occur, which is disadvantageous in terms of downsizing electronic components.

積層セラミック電子部品の製造に用いられる積層体ユニットは、より具体的には、例えば、キャリアフィルム上に形成されたセラミックグリーンシートの所定の位置にビアホールとなるべき貫通孔を形成し、その貫通孔にスクリーン印刷によってビア用導体ペーストを充填した後、スクリーン印刷により内部電極層用の導体ペースト層を形成する方法によって得られる。ただし、この方法の場合、ビア用導体ペーストの張り出し部が隆起しているために平面度が大きく低下した面に対して導体パターン層形成用の導体ペーストを印刷することになることから、高い精度で導体ペーストを印刷して高密度な導体パターン層を形成することは困難であった。   More specifically, a multilayer unit used for manufacturing a multilayer ceramic electronic component is more specifically formed, for example, by forming a through hole to be a via hole at a predetermined position of a ceramic green sheet formed on a carrier film, and the through hole After the via conductor paste is filled in by screen printing, the conductive paste layer for the internal electrode layer is formed by screen printing. However, in this method, the conductor paste for forming the conductor pattern layer is printed on the surface where the flatness is greatly reduced because the protruding portion of the conductor paste for vias is raised. Thus, it was difficult to form a high-density conductor pattern layer by printing a conductor paste.

この問題に関しては、例えば図1に示すような方法が提案されている(特許文献1)。この方法では、キャリアフィルム6上にセラミックグリーンシート20を形成し(a)、その上に導体ペースト層30を先に形成しておき(b)、その後で貫通孔10を形成して(c)、そこにビア用導体ペーストを充填してビア用導体ペースト部50を形成する。ビア用導体ペースト部50は、貫通孔10の開口部近傍でセラミックグリーンシート20上又は導体ペースト層30上に向けて張り出しながら隆起している張り出し部50aを有している。   With respect to this problem, for example, a method as shown in FIG. 1 has been proposed (Patent Document 1). In this method, the ceramic green sheet 20 is formed on the carrier film 6 (a), the conductor paste layer 30 is first formed thereon (b), and then the through hole 10 is formed (c). The via conductor paste 50 is formed by filling the via conductor paste therewith. The via conductor paste portion 50 has a protruding portion 50 a that protrudes toward the ceramic green sheet 20 or the conductive paste layer 30 in the vicinity of the opening of the through hole 10.

図1に示す方法で得た積層体ユニット15を複数積層して焼成することにより、図2の概略断面図に示されるような積層セラミック電子部品が得られる。図2に示す積層セラミック電子部品1のビア電極5は、張り出し部50aに由来する張り出し部5aを有している。張り出し部5aは、内部電極層3A又は3Bと接触しているか又はこれらと接触することなく同一平面内に形成されている。   A multilayer ceramic electronic component as shown in the schematic cross-sectional view of FIG. 2 is obtained by laminating and firing a plurality of laminate units 15 obtained by the method shown in FIG. The via electrode 5 of the multilayer ceramic electronic component 1 shown in FIG. 2 has a protruding portion 5a derived from the protruding portion 50a. The overhanging portion 5a is in contact with the internal electrode layer 3A or 3B or is formed in the same plane without being in contact therewith.

一方、高密度配線を確保しつつビア用導体ペーストの張り出し部の寸法を大きくすることができる方法として、セラミックグリーンシートとともにキャリアフィルムも貫通するように貫通孔を形成し、セラミックグリーンシート側から通気性シートを介して吸引しながらキャリアフィルム側にビア用導体ペーストを供給することにより貫通孔にビア用導体ペーストを充填する方法が提案されている(特許文献2)。この方法では、ビア用導体ペーストの張り出し部がキャリアフィルムの裏面側に形成され、キャリアフィルムの剥離とともにこれが除去される。これにより、高密度配線における内部電極層とビア電極との接触による短絡の発生といった問題は一応解消され得る。
特開平5−191048号公報 特開平5−167254号公報
On the other hand, as a method of increasing the size of the via conductor paste overhang while ensuring high-density wiring, a through hole is formed so that the carrier film is penetrated together with the ceramic green sheet, and air is passed from the ceramic green sheet side. A method has been proposed in which via conductor paste is supplied to the carrier film side while sucking through a conductive sheet to fill the through hole with the via conductor paste (Patent Document 2). In this method, the overhanging portion of the via conductor paste is formed on the back side of the carrier film, and is removed along with the peeling of the carrier film. Thereby, the problem of the occurrence of a short circuit due to the contact between the internal electrode layer and the via electrode in the high-density wiring can be solved.
JP-A-5-191048 JP-A-5-167254

しかしながら、例えば上記特許文献1に記載の方法の場合、接続不良を防止するために張り出し部を大きくすると短絡の問題が発生するため、高密度な配線を形成することが困難であった。更に、特に高密度な配線を有する積層セラミック電子部品を製造したときに、得られる積層セラミック電子部品の内部において、製造時及び使用時に受ける熱履歴に起因してクラックが多く発生してしまうという問題があることが、本発明者による検討の結果明らかとなった。   However, in the case of the method described in Patent Document 1, for example, if the overhanging portion is enlarged in order to prevent connection failure, a problem of short circuit occurs, so that it is difficult to form high-density wiring. Further, when a multilayer ceramic electronic component having a particularly high density wiring is manufactured, many cracks are generated in the resulting multilayer ceramic electronic component due to the thermal history received during manufacture and use. As a result of examination by the present inventors, it has become clear.

一方、上記特許文献2に記載の方法の場合、セラミックグリーンシートに通気性シートを接触させた状態でセラミックグリーンシートに圧力が加えられるため、セラミックグリーンシートが損傷を受け易い。このことは、セラミックグリーンシートが十分に厚い場合にはあまり大きな問題とならないと考えられるが、より薄膜化された電子部品においては、セラミック層の損傷による短絡の発生のような致命的な欠陥を引き起こす原因となる場合があった。   On the other hand, in the case of the method described in Patent Document 2, since pressure is applied to the ceramic green sheet in a state where the breathable sheet is in contact with the ceramic green sheet, the ceramic green sheet is easily damaged. This is considered not to be a big problem when the ceramic green sheet is thick enough, but in electronic parts with a thinner film, fatal defects such as the occurrence of a short circuit due to damage to the ceramic layer are not possible. There was a case to cause.

本発明は、上記事情に鑑みてなされたものであり、接続不良やセラミック層の損傷を防止しながら十分に高い精度で高密度な配線を形成することが可能であり、且つ、得られる積層セラミック電子部品の内部におけるクラックの発生を十分に抑制することが可能な、積層セラミック電子部品の製造方法を提供することを目的とする。   The present invention has been made in view of the above circumstances, and is capable of forming a high-density wiring with sufficiently high accuracy while preventing poor connection and damage to the ceramic layer, and the obtained multilayer ceramic. An object of the present invention is to provide a method for manufacturing a multilayer ceramic electronic component capable of sufficiently suppressing the occurrence of cracks inside the electronic component.

本発明は、セラミック層及び内部電極層が交互に積層された積層体と、当該積層体の内部において複数の異なる内部電極層同士を接続するように形成されているビア電極と、を備える積層セラミック電子部品の製造方法であって、キャリアフィルム上に、セラミックグリーンシート及びパターン化された導体ペースト層が交互に積層された積層シートを少なくともキャリアフィルムの反対側の最表層がセラミックグリーンシートとなるように形成する積層シート形成工程と、積層シートを貫通する貫通孔を形成し、当該貫通孔を充填するビア用導体ペースト部を形成して、積層シート及びビア用導体ペースト部を有する積層体ユニットをキャリアフィルム上で形成させる積層体ユニット形成工程と、積層構成が同一又は異なる複数の積層体ユニットをそれぞれの貫通孔同士が重なるように積層する積層工程と、積層された複数の積層体ユニットを含む積層構造体を焼成して上記積層体及びビア電極を形成させる焼成工程と、を備える。   The present invention provides a multilayer ceramic comprising a laminate in which ceramic layers and internal electrode layers are alternately laminated, and via electrodes formed so as to connect a plurality of different internal electrode layers inside the laminate. A method of manufacturing an electronic component, wherein a laminated sheet in which ceramic green sheets and patterned conductor paste layers are alternately laminated on a carrier film is formed so that at least the outermost layer on the opposite side of the carrier film becomes a ceramic green sheet Forming a laminated sheet forming step, forming a through hole penetrating the laminated sheet, forming a via conductor paste portion filling the through hole, and forming a laminate unit having the laminated sheet and via conductor paste portion A laminate unit forming step formed on a carrier film and a plurality of laminate units having the same or different laminate configuration A stacking step of stacking the stacks so that the respective through holes overlap each other, and a firing step of firing the stacked structure including a plurality of stacked stack units to form the stacked body and the via electrode. .

この製造方法によれば、貫通孔の形成及びビア用導体ペーストの充填よりも前に、平面度の高い面に対して内部電極層の前駆体としての導体ペースト層を形成するため、高密度の内部電極層を十分に高い精度で形成することが可能である。   According to this manufacturing method, the conductive paste layer as the precursor of the internal electrode layer is formed on the surface having high flatness before the formation of the through hole and the filling of the via conductor paste. It is possible to form the internal electrode layer with sufficiently high accuracy.

また、この製造方法によれば、最表層に位置するセラミックシートの面からビア用導体ペーストの充填を行うため、ビア用導体ペースト部の張り出し部が導体ペースト層とは異なる面上に形成される。これにより、ビア用導体ペースト部の張り出し部の寸法を大きくしたとしても、ビア電極と内部電極層との接触による短絡の発生が十分に防止される。すなわち、接続不良や短絡を防止しながら電子部品の配線を十分に高密度化することが可能となった。   Further, according to this manufacturing method, since the via conductor paste is filled from the surface of the ceramic sheet located at the outermost layer, the overhanging portion of the via conductor paste is formed on a different surface from the conductor paste layer. . Thereby, even if the dimension of the projecting portion of the via conductor paste portion is increased, occurrence of a short circuit due to contact between the via electrode and the internal electrode layer is sufficiently prevented. In other words, it has become possible to sufficiently increase the wiring density of electronic components while preventing poor connections and short circuits.

加えて、このようにビア用導体ペースト部の張り出し部が導体ペースト層とは異なる面上に形成されることにより、得られる積層セラミック電子部品におけるクラックの発生を十分に防止することも可能となった。このような効果は、各構成材料の熱収縮および膨張率の差に起因して積層体内に発生する熱応力が、積層体内でより広い範囲に分散されるようになったことによって得られたものと考えられる。   In addition, since the overhanging portion of the via conductor paste portion is formed on a surface different from the conductor paste layer, it is possible to sufficiently prevent the occurrence of cracks in the obtained multilayer ceramic electronic component. It was. Such effects are obtained by the fact that the thermal stress generated in the laminate due to the difference in thermal shrinkage and expansion coefficient of each constituent material is distributed in a wider range in the laminate. it is conceivable that.

更に、上記特許文献2に記載の方法のように通気性シートをセラミックグリーンシートに押し当てることがないため、セラミック層の損傷が防止される。   Further, since the breathable sheet is not pressed against the ceramic green sheet as in the method described in Patent Document 2, damage to the ceramic layer is prevented.

好ましくは、積層シート形成工程において、積層シートはその両側の最表層がセラミックグリーンシートとなるように形成され、積層工程において、キャリアフィルムの反対側の最表層に形成されたセラミックグリーンシートと、キャリアフィルムに隣接する側の最表層に形成されたセラミックグリーンシートとが隣接する向きでそれぞれの貫通孔同士が重なるように複数の積層体ユニットを積層する。   Preferably, in the laminated sheet forming step, the laminated sheet is formed such that the outermost layers on both sides thereof become ceramic green sheets, and in the laminating step, the ceramic green sheet formed on the outermost layer on the opposite side of the carrier film, and the carrier A plurality of laminate units are laminated so that the through-holes overlap each other in the direction in which the ceramic green sheet formed on the outermost layer on the side adjacent to the film is adjacent.

これにより、キャリアフィルムを積層体ユニットから剥離することが特に容易になり、生産効率が向上する。キャリアフィルムに隣接する層が導体ペースト層である場合、キャリアフィルムを剥離する際に導体ペースト層の一部がキャリアフィルム上に残る場合があるが、キャリアフィルムに隣接する層がセラミックグリーンシートであればそのような問題の発生は十分に防止される。   Thereby, it becomes particularly easy to peel the carrier film from the laminate unit, and the production efficiency is improved. When the layer adjacent to the carrier film is a conductor paste layer, a part of the conductor paste layer may remain on the carrier film when the carrier film is peeled off, but the layer adjacent to the carrier film should be a ceramic green sheet. Such a problem is sufficiently prevented.

また、好ましくは、積層シート形成工程において、最表層に位置するセラミックグリーンシートは、その焼成後の厚みが積層工程において当該セラミックグリーンシートと隣接するように積層される他のセラミックグリーンシートの焼成後の厚みと合わせて隣り合う内部電極層同士の間隔に相当する厚みとなるような厚みで形成される。   Preferably, in the laminated sheet forming step, the ceramic green sheet located in the outermost layer is fired after firing another ceramic green sheet laminated so that the thickness after firing is adjacent to the ceramic green sheet in the laminating step And a thickness corresponding to the interval between adjacent internal electrode layers.

本発明の積層セラミック電子部品は、セラミック層及び内部電極層が交互に積層された積層体と、当該積層体の内部において複数の異なる内部電極層同士を接続するように形成されているビア電極と、を備え、ビア電極が、積層体の積層方向における位置が内部電極層とは異なる部分において内部電極層と接触することなく内部電極層の主面と平行な方向に張り出している張り出し部を有しているものである。   The multilayer ceramic electronic component of the present invention includes a laminate in which ceramic layers and internal electrode layers are alternately laminated, and via electrodes formed so as to connect a plurality of different internal electrode layers within the laminate. The via electrode has a protruding portion that protrudes in a direction parallel to the main surface of the internal electrode layer without contacting the internal electrode layer at a portion where the position in the stacking direction of the multilayer body is different from the internal electrode layer. It is what you are doing.

本発明の積層セラミック電子部品は、上記本発明の製造方法によって好適に製造することが可能である。この積層セラミック電子部品においては、ビア用導体ペーストの張り出し部に由来する張り出し部が内部電極層とは異なる面上に形成されている。これにより、熱応力が広い範囲に分散されて、熱履歴等に起因するクラックの発生が十分に防止される。   The multilayer ceramic electronic component of the present invention can be suitably manufactured by the manufacturing method of the present invention. In this multilayer ceramic electronic component, the overhang portion derived from the overhang portion of the via conductor paste is formed on a different surface from the internal electrode layer. Thereby, the thermal stress is dispersed in a wide range, and the occurrence of cracks due to the thermal history or the like is sufficiently prevented.

本発明の積層セラミック電子部品の製造方法によれば、接続不良やセラミック層の損傷を防止しながら十分に高い精度で高密度の配線を形成することが可能であり、且つ、得られる積層セラミック電子部品の内部におけるクラックの発生を十分に抑制することが可能である。   According to the method for manufacturing a multilayer ceramic electronic component of the present invention, it is possible to form a high-density wiring with sufficiently high accuracy while preventing connection failure and damage to the ceramic layer, and the multilayer ceramic electronic to be obtained is obtained. It is possible to sufficiently suppress the occurrence of cracks inside the component.

また、本発明の製造方法においては、キャリアフィルム上でビア用導体ペーストの充填まで行うため、リール方式による連続的なプロセスを採用して、積層セラミック電子部品を得るための積層体ユニットを極めて高い生産効率で得ることが可能である。   Also, in the manufacturing method of the present invention, since the via conductor paste is filled on the carrier film, a multilayer unit for obtaining a multilayer ceramic electronic component by adopting a continuous process by a reel method is extremely high. It can be obtained with production efficiency.

以下、本発明の好適な実施形態について詳細に説明する。ただし、本発明は以下の実施形態に限定されるものではない。なお、全図を通じ、同一又は相当する要素には同一の符号を付している。また、重複する説明は適宜省略される。   Hereinafter, preferred embodiments of the present invention will be described in detail. However, the present invention is not limited to the following embodiments. In addition, the same code | symbol is attached | subjected to the element which is the same or it corresponds through all the figures. In addition, overlapping descriptions are omitted as appropriate.

図3は、本発明に係る積層セラミック電子部品の一実施形態を示す概略断面図である。図3に示す積層セラミック電子部品1は、コンデンサとして機能する電子部品(すなわち積層セラミックコンデンサ)である。この積層セラミック電子部品1は、セラミック層2及び内部電極層3A,3Bが交互に積層された積層体4と、積層体4の内部において内部電極層3A同士又は内部電極層3B同士を接続するように形成されているビア電極5と、積層体4の一面側に設けられている上部カバー層21と、これと反対側に設けられている下部カバー層22と、を備えている。更に、ビア電極5は上部カバー層21に形成されている貫通孔を通って外部に引き出されており、引き出されたビア電極5と接するように端子電極7が設けられている。端子電極7は、積層セラミック電子部品1を搭載する搭載基板上のバンプ電極との接続のために用いられる。   FIG. 3 is a schematic cross-sectional view showing an embodiment of the multilayer ceramic electronic component according to the present invention. A multilayer ceramic electronic component 1 shown in FIG. 3 is an electronic component that functions as a capacitor (ie, a multilayer ceramic capacitor). In this multilayer ceramic electronic component 1, a multilayer body 4 in which ceramic layers 2 and internal electrode layers 3A and 3B are alternately laminated, and the internal electrode layers 3A or the internal electrode layers 3B are connected to each other inside the multilayer body 4. And the upper cover layer 21 provided on one side of the laminate 4 and the lower cover layer 22 provided on the opposite side. Further, the via electrode 5 is drawn out through a through hole formed in the upper cover layer 21, and a terminal electrode 7 is provided so as to be in contact with the drawn via electrode 5. The terminal electrode 7 is used for connection with a bump electrode on a mounting substrate on which the multilayer ceramic electronic component 1 is mounted.

セラミック層2は、セラミックコンデンサにおける誘電体層の材料として適用され得る程度の高い誘電率を有するセラミック材料から構成されている。具体的には、例えば、チタン酸バリウム(BaTiO)系材料、鉛複合ペロブスカイト化合物系材料、チタン酸ストロンチウム系(SrTiO)材料が好適である。上部カバー層21及び下部カバー層22も同様のセラミック材料から構成される。 The ceramic layer 2 is made of a ceramic material having a dielectric constant high enough to be applied as a material for a dielectric layer in a ceramic capacitor. Specifically, for example, barium titanate (BaTiO 3 ) -based materials, lead composite perovskite compound-based materials, and strontium titanate-based (SrTiO 3 ) materials are suitable. The upper cover layer 21 and the lower cover layer 22 are also made of the same ceramic material.

隣り合う内部電極層3A,3Bの間にあるセラミック層2の厚みT(すなわち、内部電極層同士の間隔。以下これを場合により「層間厚み」という。)は、好ましくは1〜25μmである。なお、隣合うセラミック層2同士が接している部分や、セラミック層2と上部カバー層21又は下部カバー層22と接している部分では、通常その境界が視認できない程度に一体化されている。   The thickness T of the ceramic layer 2 between the adjacent internal electrode layers 3A and 3B (that is, the interval between the internal electrode layers, hereinafter referred to as “interlayer thickness” in some cases) is preferably 1 to 25 μm. In addition, in the part which the adjacent ceramic layers 2 contact | connect, and the part which contact | connects the ceramic layer 2 and the upper cover layer 21 or the lower cover layer 22, it is integrated so that the boundary cannot be visually recognized normally.

積層体4においては、互いにパターンの異なる内部電極層3A及び3Bが、セラミック層2を介在させながら交互に積層されている。内部電極層3A及び内部電極層3Bは、複数の円形の開口部33A,33Bが互いにその位置が重ならないように形成されたパターンを有している。隣り合う内部電極層3A及び3Bの開口部33A,33B以外の部分においてコンデンサとしての機能が発現される。   In the laminate 4, the internal electrode layers 3 </ b> A and 3 </ b> B having different patterns are alternately laminated with the ceramic layer 2 interposed therebetween. The internal electrode layer 3A and the internal electrode layer 3B have a pattern in which a plurality of circular openings 33A and 33B are formed so that their positions do not overlap each other. A function as a capacitor is manifested in portions other than the openings 33A and 33B of the adjacent internal electrode layers 3A and 3B.

ビア電極5は、積層体4の積層方向における位置が内部電極層3A,3Bとは異なる部分において内部電極層3A,3Bと接触することなく内部電極層3A,3Bの主面と平行な方向に張り出している張り出し部5aを有している。張り出し部5aは、積層体ユニット15におけるビア用導体ペースト部50の張り出し部50aに由来して形成される部分である。   The via electrode 5 is positioned in a direction parallel to the main surface of the internal electrode layers 3A and 3B without contacting the internal electrode layers 3A and 3B at a portion where the position of the stacked body 4 in the stacking direction is different from the internal electrode layers 3A and 3B. An overhanging portion 5a is provided. The overhang portion 5 a is a portion formed from the overhang portion 50 a of the via conductor paste portion 50 in the multilayer unit 15.

内部電極層3A,3B、ビア電極5及び端子電極7は、電極として機能し得る程度の導電性を有する導電材料から構成される。この導電材料としては、例えば、Ni、Ag、Cu、Pt、Pd及びこれらを主成分とする合金が挙げられる。   The internal electrode layers 3A and 3B, the via electrode 5 and the terminal electrode 7 are made of a conductive material having a conductivity that can function as an electrode. Examples of the conductive material include Ni, Ag, Cu, Pt, Pd, and alloys containing these as main components.

積層セラミック電子部品1は、例えば、図4に示す製造方法により製造することができる。図4は、本発明に係る製造方法の一実施形態を示すフロー図である。この実施形態は、キャリアフィルム上に、セラミックグリーンシート及びパターン化された導体ペースト層が交互に積層された積層シートを形成する積層シート形成工程S1と、積層シート及びビア用導体ペースト部を有する積層体ユニットを得る積層体ユニット形成工程S2と、積層構成が同一又は異なる複数の積層体ユニットを積層する積層工程S3と、積層された複数の積層体ユニットを含む積層構造体を焼成して積層体4及びビア電極5を形成させる焼成工程S4とを備える。   The multilayer ceramic electronic component 1 can be manufactured, for example, by the manufacturing method shown in FIG. FIG. 4 is a flowchart showing an embodiment of the manufacturing method according to the present invention. In this embodiment, a laminated sheet forming step S1 for forming a laminated sheet in which ceramic green sheets and patterned conductive paste layers are alternately laminated on a carrier film, and a laminated sheet having a laminated sheet and a conductor paste portion for vias. Laminate unit forming step S2 for obtaining a body unit, laminating step S3 for laminating a plurality of laminate units having the same or different laminate configurations, and a laminated structure including a plurality of laminated unit units are fired. 4 and via electrode 5 are formed.

図5は、積層シート形成工程S1及び積層体ユニット形成工程S2の一実施形態を示す概略断面図である。この実施形態では、まず、キャリアフィルム6の一面上にセラミックグリーンシート20Aが形成される(図5の(a))。積層シート41のキャリアフィルム6に隣接する側の最表層となるセラミックグリーンシート20Aは、その焼成後の厚みが、積層セラミック電子部品1を得るためにセラミックグリーンシート20Aと隣接するように積層される他のセラミックグリーンシートの焼成後の厚みと合わせて、隣り合う内部電極層同士の間隔(積層セラミック電子部品1の層間厚みT)に相当する厚みとなるような厚みで形成される。具体的には、セラミックグリーンシート20Aは、焼成後に例えば層間厚みTの1/2程度の厚みとなるように形成される。   FIG. 5 is a schematic cross-sectional view showing an embodiment of the laminated sheet forming step S1 and the laminated body unit forming step S2. In this embodiment, first, a ceramic green sheet 20A is formed on one surface of the carrier film 6 ((a) of FIG. 5). The ceramic green sheet 20A, which is the outermost layer on the side adjacent to the carrier film 6 of the laminated sheet 41, is laminated so that the thickness after firing is adjacent to the ceramic green sheet 20A in order to obtain the laminated ceramic electronic component 1. Together with the thickness of other ceramic green sheets after firing, the thickness is set to a thickness corresponding to the interval between adjacent internal electrode layers (interlayer thickness T of multilayer ceramic electronic component 1). Specifically, the ceramic green sheet 20A is formed to have a thickness of about ½ of the interlayer thickness T after firing, for example.

キャリアフィルム6としては、形成された積層体ユニット15を剥離することが可能な離型性を有するフィルムが好ましく用いられる。そのため、キャリアフィルム6は樹脂フィルム及びこれの一面側に形成された離型層を有するフィルムであってもよいし、表面に離型処理が施されたフィルムであってもよい。具体的には、キャリアフィルム6としては、離型層が形成されるか又は離型処理が施されたポリエチレンテレフタレートフィルム等が好適である。   As the carrier film 6, a film having releasability capable of peeling the formed laminate unit 15 is preferably used. Therefore, the carrier film 6 may be a resin film and a film having a release layer formed on one surface thereof, or may be a film having a release treatment applied to the surface. Specifically, the carrier film 6 is preferably a polyethylene terephthalate film or the like on which a release layer is formed or a release treatment is performed.

セラミックグリーンシート20Aは、焼成によりセラミック材料を生成するセラミック原料を含有するペースト(以下「セラミック層用ペースト」という。)をキャリアフィルム6上に塗布し、必要によりこれを乾燥して形成される。セラミック層用ペーストの塗布は、ドクターブレード法等の公知の方法で行うことができる。   The ceramic green sheet 20A is formed by applying a paste containing a ceramic raw material (hereinafter referred to as “ceramic layer paste”) that generates a ceramic material by firing on the carrier film 6 and drying it if necessary. The ceramic layer paste can be applied by a known method such as a doctor blade method.

セラミック層用ペーストとしては、例えば、セラミック材料として挙げた上述のような各種の複合酸化物又はそれらに含まれる各金属の炭酸塩、硝酸塩、水酸化物若しくは有機金属化合物、並びにこれらの組み合わせから選ばれるセラミック原料を含有するペーストが好適に用いられる。   The ceramic layer paste is selected from, for example, various composite oxides mentioned above as ceramic materials or carbonates, nitrates, hydroxides or organometallic compounds of each metal contained therein, and combinations thereof. A paste containing a ceramic raw material is preferably used.

セラミック層用ペーストは、セラミック原料を有機ビヒクル等と混合した状態で混練して調製される。有機ビヒクルは、バインダー及び溶剤を含む成分である。セラミック層ペーストのバインダーとしては、エチルセルロース、ポリビニルブチラール、アクリル樹脂等が挙げられる。また、溶剤としては、テルピネオール、ブチルカルビトール、アセトン、トルエン、キシレン、エタノール等の有機溶剤が挙げられる。   The ceramic layer paste is prepared by kneading a ceramic raw material mixed with an organic vehicle or the like. An organic vehicle is a component containing a binder and a solvent. Examples of the binder for the ceramic layer paste include ethyl cellulose, polyvinyl butyral, and acrylic resin. Examples of the solvent include organic solvents such as terpineol, butyl carbitol, acetone, toluene, xylene, and ethanol.

セラミック層用ペーストは、上記以外に各種分散剤、可塑剤、誘電体、ガラスフリット等を必要に応じて含有していてもよい。   In addition to the above, the ceramic layer paste may contain various dispersants, plasticizers, dielectrics, glass frit and the like as necessary.

セラミックグリーンシート20Aの形成の後、導体ペースト層30Aが、積層セラミック電子部品1における内部電極層3Aに対応する所定のパターンで形成される(図4の(b))。導体ペースト層30Aは、内部電極層形成用の導体ペースト(以下「内部電極用ペースト」という。)をスクリーン印刷等の公知の方法で印刷し、必要に応じてこれを乾燥することにより形成させることができる。   After the formation of the ceramic green sheet 20A, the conductor paste layer 30A is formed in a predetermined pattern corresponding to the internal electrode layer 3A in the multilayer ceramic electronic component 1 ((b) of FIG. 4). The conductive paste layer 30A is formed by printing a conductive paste for forming an internal electrode layer (hereinafter referred to as “internal electrode paste”) by a known method such as screen printing, and drying it as necessary. Can do.

内部電極用ペーストは、導電粒子及び有機ビヒクルを含有している。内部電極用ペーストは、導電粒子を有機ビヒクル等とともに混練して調製される。導電粒子としては金属粒子が好ましい。好適な金属粒子としては、Ni、Ag、Cu、Pt、Pd及びこれらを主成分する合金の粒子が挙げられる。内部電極用ペースト中の有機ビヒクルも、バインダー及び溶剤を含む。バインダーとしては、エチルセルロース、アクリル樹脂、ポリビニルブチラール、ポリビニルアセタール、ポリビニルアルコール、ポリオレフィン、ポリウレタン、ポリスチレン及びこれらの共重合体が挙げられる。溶剤としては、テルピネオール、ジヒドロテルピネオール、ブチルカルビトール、ケロシン等が挙げられる。   The internal electrode paste contains conductive particles and an organic vehicle. The internal electrode paste is prepared by kneading conductive particles with an organic vehicle or the like. Metal particles are preferred as the conductive particles. Suitable metal particles include particles of Ni, Ag, Cu, Pt, Pd, and alloys containing these as main components. The organic vehicle in the internal electrode paste also contains a binder and a solvent. Examples of the binder include ethyl cellulose, acrylic resin, polyvinyl butyral, polyvinyl acetal, polyvinyl alcohol, polyolefin, polyurethane, polystyrene, and copolymers thereof. Examples of the solvent include terpineol, dihydroterpineol, butyl carbitol, kerosene and the like.

内部電極用ペーストは、可塑剤を含有していてもよい。可塑剤としては、フタル酸ベンジルブチル(BBP)等のフタル酸エステル、アジピン酸、リン酸エステル、グリコール類等を用いることができる。   The internal electrode paste may contain a plasticizer. As the plasticizer, phthalic acid esters such as benzylbutyl phthalate (BBP), adipic acid, phosphoric acid esters, glycols, and the like can be used.

導体ペースト層30A上には、セラミックグリーンシート20Bがキャリアフィルム6の反対側の最表層として形成される(図5の(c))。セラミックグリーンシート20Bは、セラミックグリーンシート20Aと同様の材料を用いて、同様の方法で形成されるのが好ましい。セラミックグリーンシート20B厚みは、好ましくは、その焼成後の厚みが積層セラミック電子部品1を得るためにセラミックグリーンシート20Bと隣接するように積層される他のセラミックグリーンシートの焼成後の厚みと合わせて、隣り合う内部電極層同士の間隔(積層セラミック電子部品1の層間厚みT)に相当する厚みとなるような厚みで形成される。本実施形態の場合、積層工程においてセラミックグリーンシート20Aとセラミックグリーンシート20Bが隣接するように積層されるため、セラミックグリーンシート20Aの厚みが、焼成後に例えば層間厚みTの1/2の厚みとなるように形成されたときには、セラミックグリーンシート20Bの厚みも同様に焼成後に層間厚みTの1/2の厚みとなるように形成される。   On the conductive paste layer 30A, the ceramic green sheet 20B is formed as the outermost layer on the opposite side of the carrier film 6 ((c) of FIG. 5). The ceramic green sheet 20B is preferably formed by the same method using the same material as the ceramic green sheet 20A. The thickness of the ceramic green sheet 20B is preferably combined with the thickness after firing of other ceramic green sheets laminated so that the thickness after firing is adjacent to the ceramic green sheet 20B in order to obtain the multilayer ceramic electronic component 1. And a thickness corresponding to the interval between adjacent internal electrode layers (interlayer thickness T of the multilayer ceramic electronic component 1). In the case of the present embodiment, since the ceramic green sheet 20A and the ceramic green sheet 20B are laminated so as to be adjacent to each other in the lamination step, the thickness of the ceramic green sheet 20A becomes, for example, a half of the interlayer thickness T after firing. When formed in such a manner, the thickness of the ceramic green sheet 20B is similarly formed to be a half of the interlayer thickness T after firing.

次いで、キャリアフィルム6上の積層シート41を、ビア電極5を形成させるべき位置で貫通する貫通孔10を形成する(図5の(d))。貫通孔10は、金型、パンチング、レーザー等の通常の方法で形成させることができる。   Subsequently, the through-hole 10 which penetrates the lamination sheet 41 on the carrier film 6 in the position where the via electrode 5 should be formed is formed ((d) of FIG. 5). The through hole 10 can be formed by an ordinary method such as a mold, punching, or laser.

そして、形成された貫通孔10にセラミックグリーンシート20B側からビア用導体ペーストを充填してビア用導体ペースト部が形成される(図5の(e))。ビア用導体ペーストは、スクリーン印刷等の通常の方法で貫通孔10に充填することができる。このとき、ビア用導体ペーストは、貫通孔10を確実に充填するために、貫通孔の開口径よりも大きなパターンで印刷される。そのため、ビア用導体ペースト部50は、貫通孔10の開口部近傍で張り出すように隆起し、貫通孔10内の部分と一体的に形成された張り出し部50aを有するものとなる。ビア用導体ペーストとしては、内部電極用導体ペーストと同様のペーストを用いてもよいし、導電粒子と有機ビヒクルの割合や導電粒子の種類が内部電極用導体ペーストと異なるペーストを用いてもよい。   Then, the via conductor paste is filled into the formed through hole 10 from the ceramic green sheet 20B side to form a via conductor paste portion ((e) of FIG. 5). The via conductor paste can be filled into the through-hole 10 by an ordinary method such as screen printing. At this time, the via conductor paste is printed in a pattern larger than the opening diameter of the through hole in order to reliably fill the through hole 10. Therefore, the via conductor paste portion 50 has a protruding portion 50 a that protrudes in the vicinity of the opening of the through hole 10 and is formed integrally with a portion in the through hole 10. As the via conductor paste, a paste similar to the internal electrode conductor paste may be used, or a paste having a different ratio between the conductive particles and the organic vehicle and the type of the conductive particles may be used.

積層体ユニット15は、少なくともキャリアフィルム6の反対側の最表層がセラミックグリーンシートであればよく、その他の構成については、積層セラミック電子部品の一部となり得るような構成である限り、特に制限はされない。例えば、積層体ユニット15は導体ペースト層を複数有していてもよいし、導体ペースト層がキャリアフィルム6上に直接形成されていてもよい。   The multilayer unit 15 may be at least the outermost layer on the opposite side of the carrier film 6 as long as it is a ceramic green sheet. Other configurations are not particularly limited as long as they can be a part of a multilayer ceramic electronic component. Not. For example, the laminate unit 15 may have a plurality of conductor paste layers, or the conductor paste layers may be directly formed on the carrier film 6.

図6は、導体ペースト層を複数有する積層体ユニットを得る場合についての積層シート形成工程S1及び積層体ユニット形成工程S2の一実施形態を示す図である。図6に示す実施形態では、図5の(a)、(b)と同様の工程を経て形成された導体ペースト層30A上に、セラミックグリーンシート20Cを形成する(図6の(c))。セラミックグリーンシート20Cは、セラミックグリーンシート20Aと同様の材料を用いて同様の方法で形成させることができる。ただしその厚みは、焼成後に、単独で積層セラミック電子部品1の層間厚みTに相当する厚みとなるように調整される。   FIG. 6 is a diagram showing an embodiment of a laminated sheet forming step S1 and a laminated unit forming step S2 when obtaining a laminated unit having a plurality of conductor paste layers. In the embodiment shown in FIG. 6, the ceramic green sheet 20 </ b> C is formed on the conductor paste layer 30 </ b> A formed through the same processes as in FIGS. 5A and 5B (FIG. 6C). The ceramic green sheet 20C can be formed by the same method using the same material as the ceramic green sheet 20A. However, the thickness is adjusted so as to be a thickness corresponding to the interlayer thickness T of the multilayer ceramic electronic component 1 alone after firing.

続いて、導体ペースト層30Bの形成(図6の(d))、セラミックグリーンシート20Bの形成(図6の(e))、貫通孔10の形成(図6の(f))、及びビア用導体ペースト部50の形成(図6の(g))を経て、導体ペースト層30A及び30Bを有する積層体ユニット15が得られる。   Subsequently, formation of the conductive paste layer 30B (FIG. 6D), formation of the ceramic green sheet 20B (FIG. 6E), formation of the through-hole 10 (FIG. 6F), and via use Through the formation of the conductor paste part 50 ((g) in FIG. 6), the laminate unit 15 having the conductor paste layers 30A and 30B is obtained.

導体ペースト層30B上に最表層のセラミックグリーンシート20Bを形成する前に、更に、セラミックグリーンシート20C、導体ペースト層30Aといったように、セラミックグリーンシート及び導体ペースト層を交互に複数回成形してもよい。高い生産効率で積層セラミック電子部品を製造する観点から、積層体ユニットは、導体ペースト層を2層以上有していることが好ましい。導体ペースト層の数の上限に特に制限はないが、下記のようにリール方式の連続プロセスを採用する場合の取り扱い性の観点等からは、積層体ユニット中の導体ペースト層は10層以下とすることが好ましい。   Before the outermost ceramic green sheet 20B is formed on the conductive paste layer 30B, the ceramic green sheet and the conductive paste layer may be alternately formed a plurality of times, such as the ceramic green sheet 20C and the conductive paste layer 30A. Good. From the viewpoint of manufacturing a multilayer ceramic electronic component with high production efficiency, the multilayer unit preferably has two or more conductor paste layers. The upper limit of the number of conductor paste layers is not particularly limited, but from the viewpoint of handleability when employing a reel-type continuous process as described below, the number of conductor paste layers in the laminate unit is 10 or less. It is preferable.

以上説明したように、積層体ユニット15を得るまでの工程はキャリアフィルム6上で行われる。そのため、積層体ユニット15は、リールからの巻き出し及び巻き取りを繰り返して行うリール方式の連続プロセスで形成させることができる。例えば上述の特許文献2の方法の場合、キャリアフィルムの裏面側にビア用導体ペーストの張り出し部が形成され、その状態でロール状に巻き取るとキャリアフィルムの裏面側の張り出し部が表面側の積層体ユニットと接触してしまうため、このような連続プロセスで積層体ユニットを製造することは極めて困難である。本実施形態に係る製造方法はこの点でも有利である。   As described above, the steps until the laminate unit 15 is obtained are performed on the carrier film 6. Therefore, the laminate unit 15 can be formed by a reel-type continuous process in which unwinding and winding from the reel are repeated. For example, in the case of the above-described method of Patent Document 2, an overhang portion of the via conductor paste is formed on the back surface side of the carrier film, and when the roll is wound in this state, the overhang portion on the back surface side of the carrier film is laminated on the front surface side. Since it comes in contact with the body unit, it is extremely difficult to manufacture a laminate unit by such a continuous process. The manufacturing method according to the present embodiment is also advantageous in this respect.

複数の積層体ユニットと、必要に応じて他の構成部材とを組合わせて、積層セラミック電子部品が作製される。図7は、積層工程S3の一実施形態を示す概略断面図である。図7の実施形態では、複数の積層体ユニット15が、それらの最表層のセラミックグリーンシート20A,20Bが互いに隣接し且つそれらの貫通孔10同士が重なるように位置合わせして積層される。また、積層体ユニット15からなる積層構造の上部及び下部には、それぞれ、上部カバー層用グリーンシート21A及び下部カバー層用グリーンシート22Aが積層され、その状態で全体が加圧される。積層工程においては、本実施形態のように積層構成が同一の複数の積層体ユニットを積層するのに代えて、積層数、各層の厚さ、導体ペースト層のパターン等の積層構成が互いに異なる複数種の積層体ユニットを組合わせて積層してもよい。   A multilayer ceramic electronic component is manufactured by combining a plurality of multilayer units and other components as necessary. FIG. 7 is a schematic cross-sectional view showing an embodiment of the stacking step S3. In the embodiment of FIG. 7, a plurality of laminated body units 15 are laminated so as to be aligned such that the ceramic green sheets 20 </ b> A and 20 </ b> B as the outermost layers are adjacent to each other and the through holes 10 overlap each other. Further, an upper cover layer green sheet 21A and a lower cover layer green sheet 22A are laminated on the upper and lower parts of the laminated structure composed of the laminate units 15, respectively, and the whole is pressed in this state. In the laminating step, instead of laminating a plurality of laminate units having the same laminating structure as in the present embodiment, a plurality of laminating structures such as the number of laminations, the thickness of each layer, and the pattern of the conductive paste layer are different from each other. You may laminate | stack combining a seed | species laminated body unit.

上部カバー層用グリーンシート21Aは、セラミックグリーンシートと、積層体ユニット15のビア用導体ペースト部の位置に相当する位置に形成されたビア用導体ペースト部とを有するシートである。また、下部カバー層用グリーンシート22Aはセラミックグリーンシートのみからなるシートである。加圧は、金型によるプレス、静水等方加圧プレス等の方法で行われる。上部カバー層用グリーンシート21A及び下部カバー層用22Aは、それぞれ1又は2以上を積層して用いることができる。   The upper cover layer green sheet 21 </ b> A is a sheet having a ceramic green sheet and a via conductor paste portion formed at a position corresponding to the via conductor paste portion of the multilayer unit 15. The lower cover layer green sheet 22A is a sheet made of only a ceramic green sheet. The pressurization is performed by a method such as pressing with a die, isostatic pressing or the like. The upper cover layer green sheet 21A and the lower cover layer 22A can be used by laminating one or two or more.

加圧後、複数の積層体ユニット15、上部カバー層用グリーンシート21A及び下部カバー層用グリーンシート21Bが一体化された積層構造体から、積層体4及びビア電極5が形成される(焼成工程S4)。より詳細には、導体ペースト層30A,30B及びビア用導体ペースト部50に含まれるバインダーを除去した後(脱バインダー)、焼成することにより、セラミック層2、内部電極層3及びビア電極5が形成される。焼成前又は焼成後、積層構造体から所定のサイズ及び形状を有するチップを切り出してもよい。   After the pressurization, the laminate 4 and the via electrode 5 are formed from the laminate structure in which the plurality of laminate units 15, the upper cover layer green sheet 21A, and the lower cover layer green sheet 21B are integrated (firing step). S4). More specifically, the ceramic layer 2, the internal electrode layer 3, and the via electrode 5 are formed by removing the binder contained in the conductor paste layers 30A and 30B and the via conductor paste portion 50 (debinding) and then firing. Is done. A chip having a predetermined size and shape may be cut out from the laminated structure before or after firing.

脱バインダーは、空気中、又はN及びHの混合ガス等の還元雰囲気下で、200〜600℃程度に加熱することにより行うことができる。また、焼成は、好ましくは還元雰囲気下で、1100〜1300℃に加熱することにより行うことができる。更に、焼成後、焼成物を弱酸化性雰囲気下で800〜1000℃で2〜10時間保持するアニール処理が必要に応じて施される。 Debinding can be performed by heating to about 200 to 600 ° C. in air or in a reducing atmosphere such as a mixed gas of N 2 and H 2 . Moreover, baking can be performed by heating to 1100-1300 degreeC, preferably in a reducing atmosphere. Furthermore, after baking, the annealing treatment which hold | maintains baking products at 800-1000 degreeC for 2 to 10 hours in weakly oxidative atmosphere is given as needed.

最後に、端子電極7を形成し、更に焼付けを行って、積層セラミック電子部品1が得られる。   Finally, the terminal electrode 7 is formed and further baked to obtain the multilayer ceramic electronic component 1.

本発明の積層セラミック電子部品は、以上説明したような積層セラミックコンデンサに限られるものではない。積層セラミックコンデンサ以外の電子部品としては、例えば、積層圧電素子、積層セラミックパッケージが挙げられる。これらは、用いる材料や積層構造等を適宜変更することにより、上述の実施形態と同様の方法で製造することができる。   The multilayer ceramic electronic component of the present invention is not limited to the multilayer ceramic capacitor described above. Examples of electronic components other than the multilayer ceramic capacitor include a multilayer piezoelectric element and a multilayer ceramic package. These can be manufactured in the same manner as in the above-described embodiment by appropriately changing the materials used, the laminated structure, and the like.

以下、実施例を挙げて本発明についてより具体的に説明する。ただし、本発明は以下の実施例に限定されるものではない。   Hereinafter, the present invention will be described more specifically with reference to examples. However, the present invention is not limited to the following examples.

(実施例)
(積層セラミックコンデンサの作製)
まず、キャリアフィルムとしてのポリエチレンテレフタレート上に、セラミック層用ペーストをドクターブレード法によって塗布した後、乾燥して、厚み5μmのセラミックグリーンシートを形成させた。セラミック層用ペーストとしては、焼成によりチタン酸バリウム系のセラミック材料が生成するように複数種の金属化合物を混合したセラミック原料を、ポリビニルブチラール及びエタノールを含む有機ビヒクル及び可塑剤としてのフタル酸ジオクチルとともに混練して調製したペーストを用いた。
(Example)
(Production of multilayer ceramic capacitor)
First, a ceramic layer paste was applied on a polyethylene terephthalate as a carrier film by a doctor blade method and then dried to form a ceramic green sheet having a thickness of 5 μm. As ceramic layer paste, ceramic raw material mixed with multiple kinds of metal compounds to produce barium titanate ceramic material by firing, organic vehicle containing polyvinyl butyral and ethanol, and dioctyl phthalate as plasticizer A paste prepared by kneading was used.

次に、セラミックグリーンシート上に、内部電極用導体ペーストを直径200μmの円形の開口部を複数有するパターンでスクリーン印刷法により印刷して、導体ペースト層を形成させた。内部電極用導体ペーストとしては、Ni粒子(平均粒径0.4μm)およびチタン酸バリウム粒子(平均粒径0.1μm)をエチルセルロース及びテルピネオールを含む有機ビヒクルとともに混練して調製したペーストを用いた。   Next, the conductor paste for internal electrodes was printed on the ceramic green sheet by a screen printing method in a pattern having a plurality of circular openings with a diameter of 200 μm to form a conductor paste layer. As the internal electrode conductor paste, a paste prepared by kneading Ni particles (average particle size 0.4 μm) and barium titanate particles (average particle size 0.1 μm) with an organic vehicle containing ethyl cellulose and terpineol was used.

続いて、導体ペースト層上に上記と同様のセラミック層用ペーストをドクターブレード法によって塗布した後、乾燥して、厚み5μmのセラミックグリーンシートを形成させて、2層のセラミックグリーンシートの間に導体ペースト層が形成されている積層シートを得た。   Subsequently, the same ceramic layer paste as described above was applied onto the conductor paste layer by the doctor blade method and then dried to form a ceramic green sheet having a thickness of 5 μm. A laminated sheet on which a paste layer was formed was obtained.

得られた積層シートの所定の位置に、YAGレーザーを用いた加工によって複数の貫通孔(直径70μm)を400μmの間隔で形成させた。そして、直径150μmの円形のパターンでのスクリーン印刷によってビア用導体ペーストを貫通孔に充填して、ビア用導体ペースト層を形成させて、積層体ユニットを得た。ビア用導体ペーストとしては、Ni粒子(平均粒径0.6μm)及びチタン酸バリウム粒子(平均粒径0.1μm)をエチルセルロース及びテルピネオールを含む有機ビヒクルとともに混練して調製したペーストを用いた。   A plurality of through holes (diameter: 70 μm) were formed at predetermined intervals of the obtained laminated sheet by processing using a YAG laser at intervals of 400 μm. Then, the via conductor paste was filled into the through holes by screen printing with a circular pattern having a diameter of 150 μm to form a via conductor paste layer to obtain a multilayer unit. As the via conductor paste, a paste prepared by kneading Ni particles (average particle size 0.6 μm) and barium titanate particles (average particle size 0.1 μm) with an organic vehicle containing ethyl cellulose and terpineol was used.

別途準備した下部カバー層用のセラミックグリーンシート(厚み20μm)を5枚積層し、その上にポリエチレンテレフタレートフィルムから剥離された積層体ユニットを貫通孔の位置を合わせながら100枚積層し、更にその上に上部カバー層用のグリーンシート(厚み20μm)を5枚積層して、全体を金型によるプレスで加圧して一体化させた。上部カバー層用のグリーンシートは、セラミックグリーンシートに積層体ユニットの貫通孔と対応する位置に貫通孔を形成し、そこにビア用導体ペースト層を形成させたものを用いた。   Laminate 5 ceramic green sheets (thickness 20 μm) for the lower cover layer separately prepared, and then laminate 100 laminated units peeled from the polyethylene terephthalate film while aligning the positions of the through holes. 5 sheets of green sheets (thickness 20 μm) for the upper cover layer were laminated, and the whole was pressed and integrated by pressing with a mold. As the green sheet for the upper cover layer, a ceramic green sheet was used in which a through hole was formed at a position corresponding to the through hole of the multilayer unit, and a via conductor paste layer was formed there.

プレス後、所定のサイズのグリーンチップを複数切り出し、これらを1250℃で2時間加熱することにより焼成した。焼成後の焼結体を1000℃で4時間の加熱によりアニールした後、端子電極を形成させて、積層セラミックコンデンサを得た。   After pressing, a plurality of green chips of a predetermined size were cut out and fired by heating them at 1250 ° C. for 2 hours. The sintered body after firing was annealed by heating at 1000 ° C. for 4 hours, and then a terminal electrode was formed to obtain a multilayer ceramic capacitor.

(クラック発生状態の評価)
上記で得た積層セラミックコンデンサを、340℃のはんだ浴に20秒間浸漬した後、引き上げて熱硬化性樹脂中に埋め込んだ。そしてその状態で研磨してビア電極を含む断面を露出させ、その断面をマイクロスコープにより観察して、ビア電極近傍にクラックが発生しているか否かを確認した。同様の観察を90個の積層セラミックコンデンサについて行ったところ、何れにおいてもクラックの発生は認められなかった。すなわち、クラック発生率は0%であった。
(Evaluation of crack occurrence)
The multilayer ceramic capacitor obtained above was immersed in a solder bath at 340 ° C. for 20 seconds, and then pulled up and embedded in a thermosetting resin. Then, polishing was performed in this state to expose a cross section including the via electrode, and the cross section was observed with a microscope to confirm whether or not a crack was generated near the via electrode. Similar observations were made on 90 multilayer ceramic capacitors, and no cracks were observed in any of them. That is, the crack occurrence rate was 0%.

(比較例)
ポリエチレンテレフタレートフィルム上に厚み10μmのセラミックグリーンシートを形成し、その上に実施例と同様の導体ペースト層を形成して、キャリアフィルムと反対側の最表層が導体ペースト層である積層体シートを得た。そして、この積層体シートに対して貫通孔の形成及びビア用導体ペースト層の形成を実施例と同様に行って、図1と同様の積層構成を有する積層体ユニットを得た。
(Comparative example)
A ceramic green sheet having a thickness of 10 μm is formed on a polyethylene terephthalate film, and a conductive paste layer similar to that of the example is formed thereon to obtain a laminate sheet in which the outermost layer opposite to the carrier film is a conductive paste layer. It was. Then, through-holes and via conductor paste layers were formed on this laminate sheet in the same manner as in the example, to obtain a laminate unit having the same laminate structure as in FIG.

この積層体ユニットを用いた他は実施例と同様にして、積層セラミックコンデンサを作製した。そしてそのクラックの発生状態を上記実施例と同様にして評価したところ、多くのサンプルにおいてクラックの発生が認められた。クラックの発生率は8.30%であった。   A multilayer ceramic capacitor was produced in the same manner as in the example except that this multilayer unit was used. Then, when the crack generation state was evaluated in the same manner as in the above example, the occurrence of cracks was observed in many samples. The occurrence rate of cracks was 8.30%.

従来の製造方法の工程の一部を示す概略断面図である。It is a schematic sectional drawing which shows a part of process of the conventional manufacturing method. 従来の積層セラミック電子部品を示す概略断面図である。It is a schematic sectional drawing which shows the conventional multilayer ceramic electronic component. 本発明に係る積層セラミック電子部品の一実施形態を示す概略断面図である。1 is a schematic cross-sectional view showing an embodiment of a multilayer ceramic electronic component according to the present invention. 本発明に係る積層セラミック電子部品の製造方法の一実施形態を示すフロー図である。It is a flowchart which shows one Embodiment of the manufacturing method of the multilayer ceramic electronic component which concerns on this invention. 積層シート形成工程S1及び積層体ユニット形成工程S2の一実施形態を示す概略断面図である。It is a schematic sectional drawing which shows one Embodiment of laminated sheet formation process S1 and laminated body unit formation process S2. 積層シート形成工程S1及び積層体ユニット形成工程S2の一実施形態を示す概略断面図である。It is a schematic sectional drawing which shows one Embodiment of laminated sheet formation process S1 and laminated body unit formation process S2. 積層工程S3の一実施形態を示す概略断面図である。It is a schematic sectional drawing which shows one Embodiment of lamination process S3.

符号の説明Explanation of symbols

1…積層セラミック電子部品、2…セラミック層、3A,3B…内部電極層、4…積層体、5…ビア電極、5a…張り出し部、15…積層体ユニット、21…上部カバー層、22…下部カバー層、6…キャリアフィルム、7…端子電極、10…貫通孔、20,20A,20B,20C…セラミックグリーンシート、30,30A,30B…導体ペースト層、40…積層シート、50…ビア用導体ペースト部、50a…張り出し部。   DESCRIPTION OF SYMBOLS 1 ... Multilayer ceramic electronic component, 2 ... Ceramic layer, 3A, 3B ... Internal electrode layer, 4 ... Laminated body, 5 ... Via electrode, 5a ... Overhang | projection part, 15 ... Laminated body unit, 21 ... Upper cover layer, 22 ... Lower part Cover layer, 6 ... carrier film, 7 ... terminal electrode, 10 ... through hole, 20, 20A, 20B, 20C ... ceramic green sheet, 30, 30A, 30B ... conductive paste layer, 40 ... laminated sheet, 50 ... via conductor Paste part, 50a ... overhang part.

Claims (4)

セラミック層及び内部電極層が交互に積層された積層体と、当該積層体の内部において複数の異なる前記内部電極層同士を接続するように形成されているビア電極と、を備える積層セラミック電子部品の製造方法であって、
キャリアフィルム上に、セラミックグリーンシート及びパターン化された導体ペースト層が交互に積層された積層シートを少なくともキャリアフィルムの反対側の最表層がセラミックグリーンシートとなるように形成する積層シート形成工程と、
前記積層シートを貫通する貫通孔を形成し、当該貫通孔を充填するビア用導体ペースト部を形成して、前記積層シート及び前記ビア用導体ペースト部を有する積層体ユニットを前記キャリアフィルム上で形成させる積層体ユニット形成工程と、
積層構成が同一又は異なる複数の前記積層体ユニットをそれぞれの貫通孔同士が重なるように積層する積層工程と、
積層された複数の前記積層体ユニットを含む積層構造体を焼成して前記積層体及び前記ビア電極を形成させる焼成工程と、を備える製造方法。
A multilayer ceramic electronic component comprising: a laminate in which ceramic layers and internal electrode layers are alternately laminated; and via electrodes formed so as to connect a plurality of different internal electrode layers inside the laminate. A manufacturing method comprising:
A laminated sheet forming step of forming a laminated sheet in which ceramic green sheets and patterned conductor paste layers are alternately laminated on a carrier film so that at least the outermost layer on the opposite side of the carrier film is a ceramic green sheet;
A through hole penetrating the laminated sheet is formed, a via conductor paste portion filling the through hole is formed, and a laminate unit having the laminated sheet and the via conductor paste portion is formed on the carrier film. A laminate unit forming step,
A laminating step of laminating a plurality of the laminate units having the same or different laminate configurations so that the respective through holes overlap;
A firing process comprising firing a laminated structure including a plurality of the laminated units laminated to form the laminated body and the via electrode.
前記積層シート形成工程において、前記積層シートはその両側の最表層がセラミックグリーンシートとなるように形成され、
前記積層工程において、キャリアフィルムの反対側の最表層に形成されたセラミックグリーンシートと、キャリアフィルムに隣接する側の最表層に形成されたセラミックグリーンシートとが隣接する向きでそれぞれの貫通孔同士が重なるように複数の前記積層体ユニットを積層する、請求項1記載の製造方法。
In the laminated sheet forming step, the laminated sheet is formed so that outermost layers on both sides thereof are ceramic green sheets,
In the laminating step, each through hole is formed in a direction in which the ceramic green sheet formed on the outermost layer on the opposite side of the carrier film and the ceramic green sheet formed on the outermost layer on the side adjacent to the carrier film are adjacent to each other. The manufacturing method of Claim 1 which laminates | stacks the said several laminated body unit so that it may overlap.
前記積層シート形成工程において、最表層に位置するセラミックグリーンシートは、その焼成後の厚みが前記積層工程において当該セラミックグリーンシートと隣接するように積層される他のセラミックグリーンシートの焼成後の厚みと合わせて隣り合う前記内部電極層同士の間隔に相当する厚みとなるような厚みで形成される、請求項1又は2記載の製造方法。   In the laminated sheet forming step, the ceramic green sheet positioned in the outermost layer has a thickness after firing of other ceramic green sheets laminated so that the thickness after firing is adjacent to the ceramic green sheet in the lamination step. The manufacturing method of Claim 1 or 2 formed in thickness which becomes thickness corresponding to the space | interval of the said internal electrode layers which adjoin together. セラミック層及び内部電極層が交互に積層された積層体と、当該積層体の内部において複数の異なる前記内部電極層同士を接続するように形成されているビア電極と、を備え、
前記ビア電極は、前記積層体の積層方向における位置が前記内部電極層とは異なる部分において前記内部電極層と接触することなく前記内部電極層の主面と平行な方向に張り出している張り出し部を有している、積層セラミック電子部品。
A laminated body in which ceramic layers and internal electrode layers are alternately laminated, and via electrodes formed so as to connect a plurality of different internal electrode layers inside the laminated body,
The via electrode has a protruding portion that protrudes in a direction parallel to the main surface of the internal electrode layer without contacting the internal electrode layer at a portion where the position of the stacked body in the stacking direction is different from the internal electrode layer. Has a multilayer ceramic electronic component.
JP2006088982A 2006-03-28 2006-03-28 Multilayer ceramic electronic component and method of manufacturing same Pending JP2007266282A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006088982A JP2007266282A (en) 2006-03-28 2006-03-28 Multilayer ceramic electronic component and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006088982A JP2007266282A (en) 2006-03-28 2006-03-28 Multilayer ceramic electronic component and method of manufacturing same

Publications (1)

Publication Number Publication Date
JP2007266282A true JP2007266282A (en) 2007-10-11

Family

ID=38638983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006088982A Pending JP2007266282A (en) 2006-03-28 2006-03-28 Multilayer ceramic electronic component and method of manufacturing same

Country Status (1)

Country Link
JP (1) JP2007266282A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637680A (en) * 2013-11-06 2015-05-20 三星电机株式会社 Multilayer ceramic capacitor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032747A (en) * 2004-07-20 2006-02-02 Ngk Spark Plug Co Ltd Laminated electronic component and its manufacturing method
JP2006066852A (en) * 2004-07-27 2006-03-09 Tdk Corp Method for manufacturing multilayer electronic component

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032747A (en) * 2004-07-20 2006-02-02 Ngk Spark Plug Co Ltd Laminated electronic component and its manufacturing method
JP2006066852A (en) * 2004-07-27 2006-03-09 Tdk Corp Method for manufacturing multilayer electronic component

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637680A (en) * 2013-11-06 2015-05-20 三星电机株式会社 Multilayer ceramic capacitor

Similar Documents

Publication Publication Date Title
JP2010165910A (en) Ceramic electronic component
JP2014123707A (en) Substrate-embedded multilayer ceramic electronic component, method of manufacturing the same, and printed board including substrate-embedded multilayer ceramic electronic component
JP6008138B2 (en) Multilayer ceramic electronic component for built-in substrate and printed circuit board with built-in multilayer ceramic electronic component
JP2015037183A (en) Multilayer ceramic electronic component for incorporating board and printed circuit board incorporating multilayer ceramic electronic component
JP5423977B2 (en) Manufacturing method of multilayer ceramic electronic component
JP2010045209A (en) Method of manufacturing laminated ceramic electronic component
JP4586831B2 (en) CERAMIC GREEN SHEET STRUCTURE AND METHOD FOR PRODUCING MULTILAYER CERAMIC ELECTRONIC COMPONENT
JP2011035145A (en) Multilayer electronic component
JP2006080248A (en) Ceramic electronic component and manufacturing method therefor
JP2007266282A (en) Multilayer ceramic electronic component and method of manufacturing same
JP4858233B2 (en) Green sheet lamination unit, method for manufacturing electronic component, and electronic component
JP6309251B2 (en) Multilayer ceramic electronic component for built-in substrate and printed circuit board with built-in multilayer ceramic electronic component
JP2007266280A (en) Multilayer ceramic electronic component and method of manufacturing same
TW202101492A (en) Multi-layer ceramic electronic component and method of producing the same
JP2004179568A (en) Method of manufacturing laminated ceramic parts
JP4661815B2 (en) Manufacturing method of electronic parts
JP2010045212A (en) Laminated ceramic electronic component and its manufacturing method
JP5218197B2 (en) Manufacturing method of multilayer feedthrough capacitor
JP2010187011A (en) Laminated ceramic electronic component
JP2007053294A (en) Process for manufacturing multilayer ceramic electronic component
KR101730232B1 (en) Multilayered electronic component and manufacturing method thereof
JP4822725B2 (en) Manufacturing method of laminate
JP2004265898A (en) Multilayered ceramic substrate and its manufacturing method
JP4407291B2 (en) Ceramic multilayer substrate
JP2007207954A (en) Multilayered wiring board and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20081017

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20110121

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20110201

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20110712

Free format text: JAPANESE INTERMEDIATE CODE: A02