[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2007250906A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007250906A
JP2007250906A JP2006073414A JP2006073414A JP2007250906A JP 2007250906 A JP2007250906 A JP 2007250906A JP 2006073414 A JP2006073414 A JP 2006073414A JP 2006073414 A JP2006073414 A JP 2006073414A JP 2007250906 A JP2007250906 A JP 2007250906A
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip
semiconductor
sealing resin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006073414A
Other languages
English (en)
Other versions
JP4972968B2 (ja
Inventor
Masashi Nakagawa
誠志 中川
Nobuhiro Imaizumi
延弘 今泉
Takeshi Ishizuka
剛 石塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006073414A priority Critical patent/JP4972968B2/ja
Publication of JP2007250906A publication Critical patent/JP2007250906A/ja
Application granted granted Critical
Publication of JP4972968B2 publication Critical patent/JP4972968B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】フリップチップボンドされた最上段の半導体チップのリペアを容易に行える半導体装置及びその製造方法を提供する。
【解決手段】基板１上には、ダイボンド剤４を介して第２半導体チップ３が搭載され、更にチップ電極３ａ及びバンプ５を介してフリップチップボンドにより第１半導体チップ２が搭載されている。第２半導体チップ３の電極３ｂと、基板１の電極１ａに設けられたボール６とはワイヤ７にて接続されている。第２半導体チップ３及びワイヤ７は、封止樹脂９により一体的に封止されているが、第１半導体チップ２は封止樹脂９から完全に露出しており、また、第２半導体チップ３のチップ電極３ａの表面（上面）は封止樹脂９から露出しており、ワイヤ７はチップ電極３ａより低い位置にある。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関し、特に、基板上に複数の半導体チップを積層してあり、その中の最上段の半導体チップをフリップチップボンドしている半導体装置及びその製造方法に関する。
近年、電子機器の小型化／軽量化に伴い、複数の半導体チップを１つのパッケージ内に搭載するＳｉＰ（System in Packag）が重要な技術となっている。機能が異なる複数の半導体チップを積層させてなる半導体装置は、それぞれで異なるプロセスによって処理されたウエハを使用できるため、全ての機能を集積して一度にワンチップ化した半導体装置に比べて、一般的に製造コストは安くなる。
ＳｉＰ製品では、１つのパッケージ内部に複数の半導体チップが密集していて発熱量は多くなり、複数の半導体チップを積層しているために放熱性が悪いという難点がある。この難点を解消するために、複数の半導体チップの中の最上段の半導体チップをフリップチップボンドした構成の半導体装置が知られている
図５は、従来の半導体装置の一例の構成を示す図である。この半導体装置は、基板５１上に、複数の半導体チップ（上側の第１半導体チップ５２及び下側の第２半導体チップ５３）を積層させた構成をなしている。基板５１上には、ダイボンド剤５４を介して第２半導体チップ５３が搭載され、第２半導体チップ５３の上には、そのチップ電極５３ａ及びバンプ５５を介してフリップチップボンドにより第１半導体チップ５２が搭載されている。第２半導体チップ５３の電極５３ｂに設けられたボール５６と、基板５１の電極５１ａとが、ワイヤ５７にて接続されている。第１半導体チップ５２と第２半導体チップ５３との間には、接着剤５８が充填されている。これらの第１半導体チップ５２、第２半導体チップ５３及びワイヤ５７などは、封止樹脂５９により一体的に封止されている。なお、基板５１の下面には、マザーボードに接続するための金属ボール６０が設けられている。
図６は、従来の半導体装置の製造方法の一例の工程を示す図である。ダイボンド剤５４を介して基板５１上に搭載された第２半導体チップ５３の電極５３ｂにボール５６を形成する（図６（ａ））。ボール５６と基板５１の電極５１ａとを、ワイヤ５７にて接続する（図６（ｂ））。この際、第２半導体チップ５３の電極５３ｂにボール５６付けを行ってワイヤボンドするため、ワイヤ５７の高さがチップ電極５３ａより高くなる。次に、バンプ５５及び接着剤５８を介して第２半導体チップ５３上に、第１半導体チップ５２をフリップチップボンドする（図６（ｃ））。最後に、封止樹脂５９により一体的に封止する（図６（ｄ））。
図５に示した半導体装置では、積層された複数の半導体チップが封止樹脂によって被覆されているため、放熱性が劣り、電子機器に使用した場合に、回路からの発熱による誤動作、故障を引き起こすという問題がある。この問題を解決するために、フリップチップボンドされた最上段の半導体チップの裏面と側面との一部を封止樹脂から外に露出させた半導体装置が提案されている（特許文献１参照）。
特開２００４−３１６０７号公報
しかしながら、図５に示した半導体装置の構成及び特許文献１に開示された半導体装置の構成は何れも、下側の半導体チップと基板とを電気的に接続するためのワイヤが、最上段の半導体チップと接続される下側の半導体チップのチップ電極よりも高い位置にあるので、フリップチップボンドされた最上段の半導体チップに不具合（チップ実装時の位置ずれ、チップ自体の不良など）が起こってそれをリペアしようとしても、ワイヤボンディング部のワイヤを傷付けることになるため、リペアを行えないという問題がある。即ち、これらの半導体装置の構成では、最上段の半導体チップのリペアを行えるようになっておらず、その不具合の発生に対応できないという問題がある。
本発明は斯かる事情に鑑みてなされたものであり、フリップチップボンドされた最上段の半導体チップに不具合が起こった場合に、他の部材に損傷を与えることなく、その最上段の半導体チップのリペアを容易に行える半導体装置及びその製造方法を提供することを目的とする。
本発明に係る半導体装置は、基板上に複数の半導体チップを積層してあり、前記複数の半導体チップの中の最上段の半導体チップが残りの半導体チップ上にフリップチップボンドにより接続されている半導体装置において、前記残りの半導体チップは封止樹脂にて封止され、前記最上段の半導体チップは前記封止樹脂から露出していることを特徴とする。
本発明の半導体装置にあっては、フリップチップボンドされた最上段の半導体チップを除く残り（下側）の半導体チップは封止樹脂で被覆されているが、最上段の半導体チップは封止樹脂から完全に露出している。よって、封止樹脂を侵襲することなく、最上段の半導体チップのリペアを容易に行える。
本発明に係る半導体装置は、前記最上段の半導体チップと接続される前記残りの半導体チップの電極の表面が前記封止樹脂から露出していることを特徴とする。
本発明の半導体装置にあっては、最上段の半導体チップと接続される残り（下側）の半導体チップの電極の表面が封止樹脂から露出している。よって、最上段の半導体チップをリペアする際に、その電極との接続処理を容易に行える。
本発明に係る半導体装置は、前記残りの半導体チップが前記基板とワイヤにて電気的に接続されており、前記ワイヤは、前記最上段の半導体チップと接続される前記残りの半導体チップの電極の表面より低いことを特徴とする。
本発明の半導体装置にあっては、残り（下側）の半導体チップと基板とを電気的に接続するワイヤが、最上段の半導体チップと接続される残り（下側）の半導体チップの電極の表面より低くなっている。よって、最上段の半導体チップをリペアする際に、ワイヤは邪魔にならず、またワイヤを傷付ける虞れもない。
本発明に係る半導体装置は、前記フリップチップボンド用の接着剤の材料と、前記封止樹脂の材料とが異なることを特徴とする。
本発明の半導体装置にあっては、フリップチップボンド用の接着剤の材料と、封止樹脂の材料とを異ならせている。よって、最上段の半導体チップをリペアする際に、封止樹脂を併せてリペアする必要がなくて接着剤のみをリペアすれば良く、また、リペア時に封止樹脂が変性することもない。
本発明に係る半導体装置の製造方法は、基板上に複数の半導体チップを積層してあり、前記複数の半導体チップの中の最上段の半導体チップが残りの半導体チップ上にフリップチップボンドにより接続されている半導体装置を製造する方法において、基板上に前記残りの半導体チップを積層形成する工程と、積層形成した前記残りの半導体チップと前記基板とをワイヤにて電気的に接続する工程と、前記残りの半導体チップ及び前記ワイヤを封止樹脂で封止する工程と、前記封止樹脂から露出するように、前記最上段の半導体チップを前記残りの半導体チップ上にフリップチップボンドする工程とを有することを特徴とする。
本発明の半導体装置の製造方法にあっては、基板上に残り（下側）の半導体チップを積層形成し、残り（下側）の半導体チップと基板とをワイヤにて電気的に接続し、残り（下側）の半導体チップ及びワイヤを封止樹脂で封止し、封止樹脂から露出するように、最上段の半導体チップを残り（下側）の半導体チップにフリップチップボンドする。よって、最上段の半導体チップのリペアが容易な半導体装置が製造される。
本発明の半導体装置では、残り（下側）の半導体チップを封止樹脂にて封止し、最上段の半導体チップを封止樹脂から露出させるようにしたので、封止樹脂を侵襲することなく、最上段の半導体チップのリペアを容易に行うことができる。
本発明の半導体装置では、最上段の半導体チップと接続される残り（下側）の半導体チップの電極の表面を封止樹脂から露出させるようにしたので、最上段の半導体チップをリペアする際に、その電極との接続処理を容易に行うことができる。
本発明の半導体装置では、残り（下側）の半導体チップと基板とを電気的に接続するワイヤを、最上段の半導体チップと接続される残り（下側）の半導体チップの電極の表面より低くなるようにしたので、ワイヤを傷付けることなく、最上段の半導体チップのリペアを容易に行うことができる。
本発明の半導体装置では、フリップチップボンド用の接着剤の材料と、封止樹脂の材料とを異ならせるようにしたので、接着剤のみをリペアすれば良いため、最上段の半導体チップのリペアを容易に行うことができる。
本発明の半導体装置の製造方法では、基板上に残り（下側）の半導体チップを積層形成する工程と、積層形成した残り（下側）の半導体チップと基板とをワイヤにて電気的に接続する工程と、残り（下側）の半導体チップ及びワイヤを封止樹脂で封止する工程と、封止樹脂から露出するように、最上段の半導体チップを残り（下側）の半導体チップ上にフリップチップボンドする工程とを有するようにしたので、最上段の半導体チップのリペアを容易に行える半導体装置を製造することができる。
以下、本発明をその実施の形態を示す図面を参照して具体的に説明する。なお、本発明は以下の実施の形態に限定されるものではない。
図１は、本発明に係る半導体装置の一例の構成を示す図である。この半導体装置は、基板１上に、複数の半導体チップ（上側の第１半導体チップ２及び下側の第２半導体チップ３）を積層させた構成をなしている。基板１には、銅箔に配線パターンが形成されたガラス布基材エポキシ基板、ポリイミド系樹脂によるフレキシブル基板、セラミック基板などを用いる。第１半導体チップ２及び第２半導体チップ３には、Ｓｉを用いるが、ＳｉＧｅ、ＧａＡｓ、ＧａＰなどの化合物半導体を用いても良く、第１半導体チップ２及び第２半導体チップ３は同種材料、異種材料のどちらでも良い。
基板１上には、ダイボンド剤４を介して第２半導体チップ３が搭載され、その第２半導体チップ３の上には、そのチップ電極３ａ及びバンプ５を介してフリップチップボンドにより第１半導体チップ２が搭載されている。ダイボンド剤４には、熱硬化性エポキシ樹脂を主成分としたものを用いる。バンプ５には、Ａｇ、Ａｕ、Ｃｕ、ハンダなどの金属を用いる。
第２半導体チップ３の電極３ｂと、基板１の電極１ａに設けられたボール６とは、ワイヤ７にて接続されている。ボール６にはハンダを用い、ワイヤ７にはＡｕ、Ａｌなどの金属を用いる。第１半導体チップ２と第２半導体チップ３との間には、接着剤８が充填されている。なお、基板１の下面には、マザーボードに接続するためのハンダ製の金属ボール１０が設けられている。
第２半導体チップ３及びワイヤ７は、封止樹脂９により一体的に封止されている。但し、第１半導体チップ２は封止樹脂９から完全に露出しており、また、第２半導体チップ３のチップ電極３ａの上面（表面）は封止樹脂９から露出しており、ワイヤ７はチップ電極３ａより低い位置にある。
封止樹脂９の材料と接着剤８の材料とは異なっており、封止樹脂９は、例えばエポキシ系樹脂などの熱硬化性樹脂からなり、接着剤８は、例えばアクリル系樹脂などの熱可塑性樹脂からなる。
本発明の半導体装置は、上述したような構成をなしており、上側（最上段）の第１半導体チップ２がフリップチップボンドされ、下側（残り）の第２半導体チップ３及びワイヤ７は封止樹脂９により封止されているが、上側（最上段）の第１半導体チップ２は封止樹脂９から露出している。また、第２半導体チップ３のチップ電極３ａの上面（表面）は封止樹脂９から露出し、ワイヤ７はチップ電極３ａより低い位置にある。
本発明の半導体装置は、チップ電極３ａの高さをさかいにして、封止樹脂９により封止された下側の構造と、封止樹脂９により封止されていない上側の構造との上下二層構造をなしている。このような構成をなしているので、本発明の半導体装置では、チップ実装時の位置ずれ、チップ自体の不良などの不具合が上側（最上段）の第１半導体チップ２に発生した場合に、第１半導体チップ２を容易にリペアすることが可能である。
第１半導体チップ２が封止樹脂９から露出しているため、第１半導体チップ２のリペア時に、封止樹脂９を侵襲することがない。また、チップ電極３ａの上面（表面）が封止樹脂９から露出しているため、ワイヤ７を封止樹脂９で封止した状態のままで、第１半導体チップ２のリペアを行える。また、ワイヤ７をチップ電極３ａより低い位置にしているため、第１半導体チップ２のリペア時にワイヤ７を損傷することがない。更に、封止樹脂９の材料（熱硬化性樹脂）と接着剤８の材料（熱可塑性樹脂）とを異ならせているため、第１半導体チップ２のリペア時に接着剤８を併せてリペアする際に、封止樹脂９は接着剤８リペアの影響を受けず、その材質が変性しない。よって、封止樹脂９のリペアは不要である。
図２は、本発明に係る半導体装置の製造方法の一例の工程を示す図である。ダイボンド剤４を介して基板１上に第２半導体チップ３を配置した後、ダイボンド剤４を熱硬化させて固定する。また、基板１の電極１ａに、ワイヤボンド用のボール６を形成する（図２（ａ）。電極１ａ上のボール６と第２半導体チップ３の電極３ｂとを、ワイヤ７にて接続する（図２（ｂ））。この際、基板１の電極１ａにボール６付けを行ってワイヤボンドするため、ワイヤ７の高さが第２半導体チップ３のチップ電極３ａより低くなる。
次に、封止樹脂９により、第２半導体チップ３及びワイヤ７を一体的に封止する（図２（ｃ））。この際、第２半導体チップ３のチップ電極３ａの上面（表面）は、封止樹脂９から露出するようにする。最後にバンプ５及び接着剤８を介して第２半導体チップ３上に、第１半導体チップ２をフリップチップボンドする（図２（ｄ））。
このような製造工程により、第１半導体チップ２のリペアが容易である半導体装置を製造する。
図３は、本発明に係る半導体装置の他の例の構成を示す図である。図３において、図１と同一部分には同一番号を付して、それらの説明は省略する。図３に示す例では、第１半導体チップ２と第２半導体チップ３との間に、サーマルバンプ１１が設けられている。このサーマルバンプ１１は、放熱性を高めるために設けられており、熱伝導率が高いＡｇ、Ｃｕなどの金属を用いる。
図４は、本発明に係る半導体装置の更に他の例の構成を示す図である。図４において、図１と同一部分には同一番号を付して、それらの説明は省略する。図４に示す例では、第１半導体チップ２の上面（裏面）に凹凸１２が付与されている。この凹凸１２は、第１半導体チップ２の放熱性を高めるために形成されている。
なお、上述した各例では、封止樹脂９、接着剤８の材料をそれぞれ、熱硬化性樹脂、熱可塑性樹脂としたが、これに限らず、それぞれの材料が異なっていれば良い。例えば、封止樹脂９がエポキシ系樹脂などの熱硬化性樹脂であり、接着剤８が紫外線硬化性樹脂であっても良く、また、封止樹脂９と接着剤８とで、熱溶融温度が異なる樹脂を用いるようにしても良い。
また、複数の半導体チップを積層した構成をなす半導体装置において、上述した各例では、最上段の半導体チップを除く残りの半導体チップを１つだけとしたが、この残りの半導体チップは複数設けるようにしても良い。このような半導体装置においても、本発明の構成を適用することにより、最上段の半導体チップのリペアを容易に行えるという同様の効果を奏することは勿論である。
以上の本発明の実施の形態に関し、更に以下の付記を開示する。
（付記１）基板上に複数の半導体チップを積層してあり、前記複数の半導体チップの中の最上段の半導体チップが残りの半導体チップ上にフリップチップボンドにより接続されている半導体装置において、前記残りの半導体チップは封止樹脂にて封止され、前記最上段の半導体チップは前記封止樹脂から露出していることを特徴とする半導体装置。
（付記２）前記最上段の半導体チップと接続される前記残りの半導体チップの電極の表面が前記封止樹脂から露出していることを特徴とする付記１記載の半導体装置。
（付記３）前記残りの半導体チップが前記基板とワイヤにて電気的に接続されており、前記ワイヤは、前記最上段の半導体チップと接続される前記残りの半導体チップの電極の表面より低いことを特徴とする付記１または２記載の半導体装置。
（付記４）前記フリップチップボンド用の接着剤の材料と、前記封止樹脂の材料とが異なることを特徴とする付記１乃至３の何れかに記載の半導体装置。
（付記５）前記最上段の半導体チップと前記残りの半導体チップとの間に、サーマルバンプを設けてあることを特徴とする付記１乃至４の何れかに記載の半導体装置。
（付記６）前記最上段の半導体チップ裏面に凹凸を付与してあることを特徴とする付記１乃至５の何れかに記載の半導体装置。
（付記７）基板上に複数の半導体チップを積層してあり、前記複数の半導体チップの中の最上段の半導体チップが残りの半導体チップ上にフリップチップボンドにより接続されている半導体装置を製造する方法において、基板上に前記残りの半導体チップを積層形成する工程と、積層形成した前記残りの半導体チップと前記基板とをワイヤにて電気的に接続する工程と、前記残りの半導体チップ及び前記ワイヤを封止樹脂で封止する工程と、前記封止樹脂から露出するように、前記最上段の半導体チップを前記残りの半導体チップ上にフリップチップボンドする工程とを有することを特徴とする半導体装置の製造方法。
（付記８）前記封止樹脂で封止する工程にあって、前記最上段の半導体チップと接続される前記残りの半導体チップの電極の表面を前記封止樹脂から露出させることを特徴とする付記７記載の半導体装置の製造方法。
（付記９）前記ワイヤにて電気的に接続する工程にあって、前記最上段の半導体チップと接続される前記残りの半導体チップの電極の表面より低く前記ワイヤを設けることを特徴とする付記７または８記載の半導体装置の製造方法。
（付記１０）前記ワイヤボンド用のボールを前記基板に形成する工程を更に有することを特徴とする付記７乃至９の何れかに記載の半導体装置の製造方法。
本発明に係る半導体装置の一例の構成を示す図である。 本発明に係る半導体装置の製造方法の一例の工程を示す図である。 本発明に係る半導体装置の他の例の構成を示す図である。 本発明に係る半導体装置の更に他の例の構成を示す図である。 従来の半導体装置の一例の構成を示す図である。 従来の半導体装置の製造方法の一例の工程を示す図である。
符号の説明
１ 基板
１ａ 電極
２ 第１半導体チップ（最上段の半導体チップ）
３ 第２半導体チップ（残りの半導体チップ）
３ａ チップ電極
６ ボール
７ ワイヤ
８ 接着剤
９ 封止樹脂
１１ サーマルバンプ
１２ 凹凸

Claims (5)

  1. 基板上に複数の半導体チップを積層してあり、前記複数の半導体チップの中の最上段の半導体チップが残りの半導体チップ上にフリップチップボンドにより接続されている半導体装置において、
    前記残りの半導体チップは封止樹脂にて封止され、前記最上段の半導体チップは前記封止樹脂から露出していることを特徴とする半導体装置。
  2. 前記最上段の半導体チップと接続される前記残りの半導体チップの電極の表面が前記封止樹脂から露出していることを特徴とする請求項１記載の半導体装置。
  3. 前記残りの半導体チップが前記基板とワイヤにて電気的に接続されており、前記ワイヤは、前記最上段の半導体チップと接続される前記残りの半導体チップの電極の表面より低いことを特徴とする請求項１または２記載の半導体装置。
  4. 前記フリップチップボンド用の接着剤の材料と、前記封止樹脂の材料とが異なることを特徴とする請求項１乃至３の何れかに記載の半導体装置。
  5. 基板上に複数の半導体チップを積層してあり、前記複数の半導体チップの中の最上段の半導体チップが残りの半導体チップ上にフリップチップボンドにより接続されている半導体装置を製造する方法において、
    基板上に前記残りの半導体チップを積層形成する工程と、
    積層形成した前記残りの半導体チップと前記基板とをワイヤにて電気的に接続する工程と、
    前記残りの半導体チップ及び前記ワイヤを封止樹脂で封止する工程と、
    前記封止樹脂から露出するように、前記最上段の半導体チップを前記残りの半導体チップ上にフリップチップボンドする工程と
    を有することを特徴とする半導体装置の製造方法。
JP2006073414A 2006-03-16 2006-03-16 半導体装置及びその製造方法 Expired - Fee Related JP4972968B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006073414A JP4972968B2 (ja) 2006-03-16 2006-03-16 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006073414A JP4972968B2 (ja) 2006-03-16 2006-03-16 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007250906A true JP2007250906A (ja) 2007-09-27
JP4972968B2 JP4972968B2 (ja) 2012-07-11

Family

ID=38594865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006073414A Expired - Fee Related JP4972968B2 (ja) 2006-03-16 2006-03-16 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP4972968B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010027848A (ja) * 2008-07-18 2010-02-04 Nec Electronics Corp 半導体パッケージ
JP2011501397A (ja) * 2007-04-23 2011-01-06 キューファー アセット リミテッド． エル．エル．シー． 極薄チップパッケージング
US9190354B2 (en) 2013-02-04 2015-11-17 Socionext Inc. Semiconductor device and manufacturing method of the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170906A (ja) * 2000-12-04 2002-06-14 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2003303847A (ja) * 2002-04-10 2003-10-24 Kaijo Corp 半導体構造およびボンディング方法
JP2004297071A (ja) * 2003-03-27 2004-10-21 Stmicroelectronics Inc 露出されているダイ表面及び補助アタッチメントを具備している集積回路パッケージ
JP2005101186A (ja) * 2003-09-24 2005-04-14 Seiko Epson Corp 積層型半導体集積回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170906A (ja) * 2000-12-04 2002-06-14 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2003303847A (ja) * 2002-04-10 2003-10-24 Kaijo Corp 半導体構造およびボンディング方法
JP2004297071A (ja) * 2003-03-27 2004-10-21 Stmicroelectronics Inc 露出されているダイ表面及び補助アタッチメントを具備している集積回路パッケージ
JP2005101186A (ja) * 2003-09-24 2005-04-14 Seiko Epson Corp 積層型半導体集積回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011501397A (ja) * 2007-04-23 2011-01-06 キューファー アセット リミテッド． エル．エル．シー． 極薄チップパッケージング
JP2010027848A (ja) * 2008-07-18 2010-02-04 Nec Electronics Corp 半導体パッケージ
US9190354B2 (en) 2013-02-04 2015-11-17 Socionext Inc. Semiconductor device and manufacturing method of the same

Also Published As

Publication number Publication date
JP4972968B2 (ja) 2012-07-11

Similar Documents

Publication Publication Date Title
US8575763B2 (en) Semiconductor device and method of manufacturing the same
KR20090050810A (ko) 접합 신뢰성이 향상된 적층형 반도체 패키지
KR100353170B1 (ko) 소형화된 칩 스케일 볼 그리드 어레이 반도체 패키지
JP2008166373A (ja) 半導体装置およびその製造方法
JP2004349495A (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
TWI455269B (zh) 晶片封裝結構及其製作方法
JP2007088453A (ja) スタックダイパッケージを製造する方法
JP2010010301A (ja) 半導体装置及びその製造方法
JP5673423B2 (ja) 半導体装置および半導体装置の製造方法
TWI300261B (en) Chip package structur
JP2012009655A (ja) 半導体パッケージおよび半導体パッケージの製造方法
US20120241935A1 (en) Package-on-package structure
US20070054439A1 (en) Multi-chip stack structure
JP2012028513A (ja) 半導体装置及びその製造方法
US8217517B2 (en) Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
US20050064631A1 (en) Multi-chip semiconductor package and fabrication method thereof
JP4972968B2 (ja) 半導体装置及びその製造方法
JP2006261485A (ja) 半導体装置およびその製造方法
JP5547703B2 (ja) 半導体装置の製造方法
US8072069B2 (en) Semiconductor device and method of manufacturing a semiconductor device
JP2007027526A (ja) 両面電極パッケージ及びその製造方法
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
JP2000277573A (ja) 集積回路パッケージ、集積回路、集積回路パッケージング方法、および集積回路製造方法
JP2008277457A (ja) 積層型半導体装置および実装体
JP2013110188A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120326

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees