JP2007250991A - 超格子構造を含む半導体構造および該半導体構造を備える半導体デバイス - Google Patents

Abstract

【課題】界面にかかる応力を低減し、かつ、キャリアの活性化率を向上させうる広い禁止帯幅を有する窒化物半導体からなる超格子構造を含む半導体構造および該半導体構造を備える半導体デバイスを提供することにある。
【解決手段】基板８と、基板８に堆積したＧａＮ下地層９と、ＧａＮ下地層９上にＩｎ_０．１７Ａｌ_０．８３Ｎ層とＡｌ_０．１５Ｇａ_０．８５Ｎ層を周期的に積層した超格子構造１１とを含む半導体構造を形成した。
【選択図】図５

Description

本発明は、広い禁止帯幅を有する窒化物半導体からなる超格子構造を含む半導体構造、該半導体構造を備える半導体デバイスに関する。

窒化物半導体は、Ａｌ、Ｇａ、Ｉｎ等のIII族元素のうち少なくとも一つ以上の元素と、Ｖ族元素である窒素との化合物であり、一般式Ａｌ_{１−ａ−ｂ}Ｇａ_ａＩｎ_ｂＮ（０≦ａ＋ｂ≦１）で表される。窒化物半導体は、直接遷移であり、その組成により最大６．２ｅＶから０．８ｅＶまでの幅広い禁止帯幅を有する。また、広い禁止帯幅を有する組成においては、熱的安定性、絶縁破壊電界、飽和電子速度が大きい。以上の特性から、窒化物半導体を用いて、遠赤外から紫外領域での受光・発光デバイス、および、耐高温・高出力・高周波トランジスタ等の電子デバイスヘの応用が期待され開発が進められている。現状では、３ｅＶから４ｅＶの領域の禁止帯幅を持つ窒化物半導体が広く用いられているが、今後、より広い禁止帯幅を持つ窒化物半導体の応用が検討されている。例えば、発光デバイスとして、紫外・深紫外発光ダイオード（ＬＥＤ）のさらなる短波長化が様々な研究機関において検討されているが、そのためには、ＬＥＤの活性層とｐ型、ｎ型のクラッド層として、より広い禁止帯幅を持つ窒化物半導体を用いる必要がある。また、電子デバイスとして、電界効果トランジスタ（ＦＥＴ）のさらなる高出力化が検討されている。チャネルの２次元電子ガス（２ＤＥＧ）濃度の向上やゲートリークの低減が高出力化に必要であるが、そのために障壁層として、より広い禁止帯幅を持つ窒化物半導体を用いることが期待されている。

以上のように、紫外・深紫外発光デバイスの短波長化、あるいは電子デバイスの高出力化のためには、より広い禁止帯幅を持つ窒化物半導体を用いる必要があるが、従来、その広い禁止帯幅の窒化物半導体として、高Ａｌ組成のＡｌＧａＮが用いられている。しかしながら、高Ａｌ組成のＡｌＧａＮを用いてデバイスを作製したとき、ＧａＮ下地層とＡｌＧａＮ層の界面の格子不整が大きくなることによる結晶性が劣化するといった問題が知られている。ＧａＮ下地層とＡｌＧａＮ層の界面の格子不整は、Ａｌ組成が高くなるに従い大きくなり、Ａｌ組成１の時、すなわち、ＡｌＮにおいて最大２．４％となる。その結果、臨界膜厚は３ｎｍまで低減し、臨界膜厚以上では、クラックやミスフィット転位の発生を招く。また、臨界膜厚以下でも、ＧａＮ下地層とＡｌＧａＮ層の界面に大きな応力がかかり続けるため、デバイスの信頼性に影響を与える恐れがある。そこで、ＧａＮ層とＡｌＮ層を周期的に積層した超格子構造を形成することで、単層より臨界膜厚を向上させうる技術が開示されている（非特許文献３参照）。

また、高Ａｌ組成のＡｌＧａＮでのキャリアの活性化率が低下するといった問題も知られている。禁止帯幅の広がりやドーパントの自己補償効果により、高Ａｌ組成化に伴いＡｌＧａＮにドーピングされたドナー、アクセプターからのキャリアの活性化率が低下する。そこで、ＧａＮ層とＡｌＧａＮ層を周期的に積層した超格子構造を形成することで、上記の超格子構造の分極効果によりキャリアの活性化率が向上する技術が開示されている（非特許文献１および２参照）。
P.Kozodoy et al.,"Enhanced Mg doping efficiency in Al0.2Ga0.8N/GaNsuper1attices"Appl.Phys.Lett.74(1999)3681. K.Kumakuraet al.,"Increased electricalactivity of Mg-acceptors in AlxGa1-xN/GaN superlattices"Jpn.J.Appl.Phys.38(1999)L1012. A.D.Bykhovskiet al.,"Elastic strainrelaxation and piezoeffect in GaN-AlN, GaN-AlGaN and GaN-InGaN superlattices"J.Appl.Phys. 81(1997)6332.

しかし、上述した非特許文献３で開示された技術を用いて、ＧａＮ層とＡｌＧａＮ層を周期的に積層した超格子構造を形成することで、ＡｌＧａＮ層単層よりも、臨界膜厚が向上させることができるものの、キャリアの活性化率の低下については、一切示唆されていないことから、キャリアの活性化率が改善されないといった問題があった。また、臨界膜厚を向上させることにより、クラックやミスフィット転位の発生を抑制することができるが、ＧａＮ下地層とＡｌＧａＮ層の界面に大きな応力がかかり続けるため、デバイスの信頼性に影響を与える恐れを否定できないといった問題があった。

一方、上述した非特許文献１および２で開示された技術では、ＧａＮ層とＡｌＧａＮ層を周期的に積層した超格子構造を形成することで、上記の超格子構造の分極効果によりキャリアの活性化率が向上するものの、ＧａＮ下地層と超格子構造の界面にかかる応力については、一切示唆されていないことから、上記の応力が改善されないといった問題があった。そのため、広い禁止帯幅を有する高Ａｌ組成ＡｌＧａＮを用いたデバイスでは、ＧａＮ層とＡｌＧａＮ層からなる超格子構造とＧａＮ下地層との界面にかかる応力を低減させつつ、キャリア活性化率の向上を獲得することが困難であった。

本発明は、上述の課題を解決するためになされたもので、界面にかかる応力を低減し、かつ、キャリアの活性化率を向上させうる広い禁止帯幅を有する窒化物半導体からなる超格子構造を含む半導体構造および該半導体構造を備える半導体デバイスを提供することを目的とする。

上記目的達成のため、本発明に係る半導体構造では、Ｉｎ_ｘＡｌ_１−ｘＮ（０≦ｘ≦１）からなる第１の層と、Ａｌ_ｙＧａ_１−ｙＮ（０≦ｙ≦１）からなる第２の層を周期的に積層した超格子構造を含むことを特徴としている。

また、請求項２に記載のように、請求項１に記載の半導体構造において、前記第１の層および前記第２の層は、それぞれ所定のドナーがドーピングされたｎ型であることを特徴としている。

また、請求項３に記載のように、請求項１に記載の半導体構造において、前記第１の層および前記第２の層は、それぞれ所定のアクセプターがドーピングされたｐ型であることを特徴としている。

また、請求項４に記載のように、請求項１乃至３のいずれかに記載の半導体構造において、前記第１の層および前記第２の層は、少なくとも１原子層以上の膜厚を有することを特徴としている。

また、請求項５に記載のように、請求項１乃至４のいずれかに記載の半導体構造において、少なくとも２周期以上積層したことを特徴としている。

また、請求項６に記載のように、請求項１乃至５のいずれかに記載の半導体構造において、前記第１の層の禁止帯幅が、前記第２の層の禁止帯幅より広いことを特徴としている。

また、請求項７に記載のように、請求項１乃至６のいずれかに記載の半導体構造において、前記第１の層と前記第２の層との間に発生する分極の差が、少なくとも０Ｃ／ｍ^２でないことを特徴としている。

また、請求項８に記載のように、基板上にＧａＮからなる下地層が堆積され、前記下地層上に前記超格子構造が堆積される請求項１乃至７のいずれかに記載の半導体構造において、前記基板面に平行な方向において、前記下地層の格子定数Ｂに対する前記第１の層の格子定数Ａの格子不整（Ｂ−Ａ）／Ｂの絶対値が、前記下地層の格子定数Ｂに対する前記第２の層の格子定数Ｃの格子不整（Ｂ−Ｃ）／Ｂの絶対値より小さいことを特徴としている。

また、請求項９に記載のように、請求項１乃至８のいずれかに記載の半導体構造において、基板上に堆積されたＧａＮからなる下地層上にＩｎ_ｚＧａ_１−ｚＮ（０≦ｚ≦１）からなるチャネル層が堆積され、前記チャネル層上にＩｎ_ｘＡｌ_１−ｘＮ（０≦ｘ≦１）からなる第１の障壁層が堆積され、前記第１の障壁層上に前記超格子構造からなるキャリア供給層が堆積され、前記キャリア供給層上にＩｎ_ｘＡｌ_１−ｘＮ（０≦ｘ≦１）からなる第２の障壁層が堆積されたことを特徴としている。

また、請求項１０に記載のように、請求項９に記載の半導体構造を備える半導体デバイスであって、前記第２の障壁層の表面で所定の領域に、ソース電極およびドレイン電極を有し、前記ソース電極および前記ドレイン電極の間の所定の領域にゲート電極を有することを特徴とする半導体デバイス。

また、請求項１１に記載のように、請求項１乃至８のいずれかに記載の半導体構造において、基板の上にＡｌ_ｇＧａ_１−ｇＮ（０≦ｇ≦１）からなる下地層が堆積され、前記下地層上に前記超格子構造からなる第１のｎ型伝導層が堆積され、前記第１のｎ型伝導層上にＡｌ_ｈＧａ_１−ｈＮ（０≦ｈ≦１）層からなる第２のｎ型伝導層が堆積され、前記第２のｎ型伝導層上にＡｌ_ｔＧａ_ｕＩｎ_{１−ｔ−ｕ}Ｎ（０≦ｔ＋ｕ≦１）層と、Ａｌ_ｖＧａ_ｗＩｎ_{１−ｖ−ｗ}Ｎ（０≦ｖ＋ｗ≦１）層の超格子構造からなる活性層が堆積され、前記活性層上にＡｌ_ｉＧａ_１−ｉＮ（０≦ｉ≦１）層からなる第１のｐ型伝導層が堆積され、前記第１のｐ型伝導層上に前記超格子構造からなる第２のｐ型伝導層が堆積されることを特徴としている。

また、請求項１２に記載のように、請求項１１に記載の半導体構造を備える半導体デバイスであって、前記第１のｎ型伝導層の表面で所定の領域に第１の電極を有し、前記第２のｐ型伝導層の表面で所定の領域に第２の電極を有することを特徴としている。

本発明により、ＩｎＡｌＮ層とＡｌＧａＮ層とを周期的に積層した超格子構造を含む半導体構造とすることで、広い禁止帯幅を備えながら、界面にかかる応力を低減し、かつ、キャリアの活性化率を向上させることができる。また、上記の効果を有する半導体構造および該半導体構造を備える半導体デバイスを提供することができる。

以下に、本発明の実施形態について、図１〜図１３を参照して説明する。図１は、本発明によるＩｎ_ｘＡｌ_１−ｘＮ層１とＡｌ_ｙＧａ_１−ｙＮ層２の超格子構造１１の模式図である。ここで、第１の層であるＩｎ_ｘＡｌ_１−ｘＮ層１のＩｎ組成ｘは０．１７であり、第２の層であるＡｌ_ｙＧａ_１−ｙＮ層２のＡｌ組成ｙは０．１５である。図１に示したように、本発明の超格子構造１１は、Ｉｎ_０．１７Ａｌ_０．８３Ｎ層１およびＡｌ_０．１５Ｇａ_０．８５Ｎ層２が周期的に積層されて形成されている。超格子構造１１では４周期積層されている。また、超格子構造１１の積層方向は、ｃ軸を向く結晶方位となっている。ここで、Ｉｎ_０．１７Ａｌ_０．８３Ｎ層１の禁止帯幅はおよそ４．９ｅＶであり、Ａｌ_０．１５Ｇａ_０．８５Ｎ層２の禁止帯幅はおよそ３．８ｅＶである。更に、Ｉｎ_０．１７Ａｌ_０．８３Ｎ層１およびＡｌ_０．１５Ｇａ_０．８５Ｎ層２の膜厚は、それぞれ３ｎｍである。

図２は、Ｓｉドープした本発明によるＩｎ_ｘＡｌ_１−ｘＮ層１とＡｌ_ｙＧａ_１−ｙＮ層２の超格子構造１１のバンドダイアグラムの模式図である。図１と同様に、Ｉｎ組成ｘは０．１７、Ａｌ組成ｙは０．１５である。図２においては、超格子構造１１にＳｉを５×１０^１８ｃｍ^−３ドーピングした状態を示している。この場合、Ｉｎ_０．１７Ａｌ_０．８３Ｎ層１とＡｌ_０．１５Ｇａ_０．８５Ｎ層２の間には、およそ０．０３Ｃ／ｍ^２の分極が生じるため、Ｉｎ_０．１７Ａｌ_０．８３Ｎ層１の価電子帯バンドダイアグラム３および伝導帯バンドダイアグラム４は左肩上がりの方向に、Ａｌ_０．１５Ｇａ_０．８５Ｎ層２の価電子帯バンドダイアグラム３および伝導帯バンドダイアグラム４は右肩上がりの方向に傾いている。そのため、Ｓｉのドナー準位５はフェルミ準位６に対して持ち上げられている。この時、超格子構造１１での電子濃度は３．５×１０^１８ｃｍ^−３であった。一方、超格子構造１１とほぼ同じ禁止帯幅を有するＡｌ組成０．３５のＡｌＧａＮ層にＳｉを５×１０^１８ｃｍ^−３ドーピングした時の電子濃度は、１×１０^１８ｃｍ^−３であった。これより、本発明の超格子構造１１を形成することで、Ａｌ組成０．３以上のＡｌＧａＮ層とほぼ同じ禁止帯幅を備えつつ、キャリア活性率を向上させることが可能となる。これは、ＧａＮ層とＡｌＧａＮ層の超格子構造を形成した場合に得られる分極効果によりキャリアの活性化率が向上するという効果と、同じ効果が得られたためと考えられる。

図３は、Ｍｇドープした本発明によるＩｎ_ｘＡｌ_１−ｘＮ層１とＡｌ_ｙＧａ_１−ｙＮ層２の超格子構造１１のバンドダイアグラムの模式図である。図１と同様に、Ｉｎ組成ｘは０．１７、Ａｌ組成ｙは０．１５である。図３においては、超格子構造１１にＭｇを１×１０^１９ｃｍ^−３ドーピングした状態を示している。この場合、Ｉｎ_０．１７Ａｌ_０．８３Ｎ層１とＡｌ_０．１５Ｇａ_０．８５Ｎ層２の間には、およそ０．０３Ｃ／ｍ^２の分極が生じるため、Ｉｎ_０．１７Ａｌ_０．８３Ｎ層１の価電子帯バンドダイアグラム３および伝導帯バンドダイアグラム４は左肩上がりの方向に、Ａｌ_０．１５Ｇａ_０．８５Ｎ層２の価電子帯バンドダイアグラム３および伝導帯バンドダイアグラム４は右肩上がりの方向に傾いている。そのため、Ｍｇのアクセプター準位７はフェルミ準位６に対して引き下げられている。この時、超格子構造１１での正孔濃度は５×１０^１７ｃｍ^−３であった。一方、超格子構造１１とほぼ同じ禁止帯幅を有するＡｌ組成０．３５のＡｌＧａＮ層にＭｇを１×１０^１９ｃｍ^−３ドーピングした時の正孔濃度は、１×１０^１７ｃｍ^−３であった。これより、本発明の超格子構造１１を形成することで、Ａｌ組成０．３以上のＡｌＧａＮ層とほぼ同じ禁止帯幅を備えつつ、キャリア活性率を向上させることが可能となる。これは、ＧａＮ層とＡｌＧａＮ層の超格子構造を形成した場合に得られる分極効果によりキャリアの活性化率が向上するという効果と、同じ効果が得られたためと考えられる。

図４は、所定の基板８にＧａＮ下地層９を堆積し、ＧａＮ下地層９上にＡｌ_ｅＧａ_１−ｅＮ層１０を堆積した半導体構造の模式図である。図５は、所定の基板８にＧａＮ下地層９を堆積し、ＧａＮ下地層９上に本発明によるＩｎ_ｘＡｌ_１−ｘＮ層１とＡｌ_ｙＧａ_１−ｙＮ層２の超格子構造１１を堆積した半導体構造の模式図である。図６は、ＧａＮ下地層９上のＡｌ_ｅＧａ_１−ｅＮ層１０およびＧａＮ下地層９上のＩｎ_ｘＡｌ_１−ｘＮ層１とＡｌ_ｙＧａ_１−ｙＮ層２の超格子構造１１の禁止帯幅と格子緩和が生じる臨界膜厚の関係を表す図である。

図４に示す半導体構造では、基板８にＧａＮ下地層９を堆積し、ＧａＮ下地層９上にＡｌ_ｅＧａ_１−ｅＮ（０≦ｅ≦１）層１０を堆積している。半導体構造の堆積方向は、ｃ軸を向く結晶方位となっている。Ａｌ組成ｅを変化させることで、Ａｌ_ｅＧａ_１−ｅＮ層１０の禁止帯幅を変化させている。図６に当該禁止帯幅を変化させた時に格子緩和が生じる臨界膜厚を示している。また、図５に示す半導体構造は、基板８にＧａＮ下地層９を堆積し、ＧａＮ下地層９上に超格子構造１１を堆積している。上述したように、超格子構造１１の堆積方向も、ｃ軸を向く結晶方位となっている。超格子構造１１では、Ｉｎ組成ｘを０．１７で固定し、Ａｌ組成ｙを変化させることで、超格子構造１１の平均禁止帯幅を変化させている。図６に当該平均禁止帯幅を変化させた時に格子緩和が生じる臨界膜厚を示している。この時、Ｉｎ_０．１７Ａｌ_０．８３Ｎ層１のａ軸の格子定数は、ＧａＮ下地層９のａ軸の格子定数とほぼ等しい。

ＧａＮ下地層９上のＡｌ_ｅＧａ_１−ｅＮ層１０においては、Ａｌ_ｅＧａ_１−ｅＮ層１０の禁止帯幅の増加に伴い臨界膜厚は減少していき、禁止帯幅４、５ｅＶではおよそ２５ｎｍであった。それに対し、ＧａＮ下地層９上の超格子構造１１においては、同様に禁止帯幅の増加に伴い臨界膜厚は減少していくが、４．５ｅＶではおよそ４００ｎｍ、４．７ｅＶにおいてもおよそ５０ｎｍであった。よって、ＧａＮ下地層９のＡｌ_ｅＧａ_１−ｅＮ層１０に比べ、ＧａＮ下地層９上の超格子構造１１は、同じ禁止帯幅において高い臨界膜厚を有することが分かった。これは、本発明の構造において、ＧａＮ下地層９とＩｎ_０．１７Ａｌ_０．８３Ｎ層１が格子整合しているために界面にかかる応力が低減することと、ＧａＮとＡｌＧａＮの超格子構造を形成することで、単層より臨界膜厚が向上する効果によるものと考えられる。

この結果から、半導体構造として本発明の超格子構造１１を用いた場合には、同じ禁止帯幅を有するＡｌＧａＮ層を用いた場合より臨界膜厚が向上し、クラックやミスフィット転位の発生を抑制することができるので、格子不整による結晶性の劣化を抑制できる。また、ＧａＮ下地層９と超格子構造１１のＩｎ_０．１７Ａｌ_０．８３Ｎ層１が格子整合しているため、ＧａＮ下地層９と超格子構造１１の界面にかかる応力が低減するので、応力によるデバイスの信頼性の低下を抑制できる。

図７は、Ａｌ_ｆＧａ_１−ｆＮ層を有する電界効果トランジスタに使用される半導体構造の模式図である。図８は、本発明による電界効果トランジスタに使用される半導体構造の模式図である。図９は、図７および図８に示す半導体構造において、キャリア供給層中のＳｉ濃度とチャネルの２ＤＥＧ濃度の関係を表す図である。

ここで、図７に示す半導体構造は、基板８にＧａＮ下地層９を堆積し、ＧａＮ下地層９上にＩｎ_ｚＧａ_１−ｚＮ（ｚ＝０）チャネル層１２を堆積し、ＧａＮチャネル層１２上に第１の障壁層である第１のＡｌ_ｆＧａ_１−ｆＮ（ｆ＝０．３３）障壁層１３を堆積し、第１のＡｌ_０．３３Ｇａ_０．６７Ｎ障壁層１３上に、ＳｉドープされたＡｌ_ｆＧａ_１−ｆＮ（ｆ＝０．３３）キャリア供給層１４を堆積し、Ａｌ_０．３３Ｇａ_０．６７Ｎキャリア供給層１４上に第２の障壁層である第２のＡｌ_ｆＧａ_１−ｆＮ（ｆ＝０．３３）障壁層１５を堆積した積層構造である。当該半導体構造は、電界効果トランジスタ（ＦＥＴ）に使用される。なお、第１のＡｌ_０．３３Ｇａ_０．６７Ｎ障壁層１３、Ａｌ_０．３３Ｇａ_０．６７Ｎキャリア供給層１４および第２のＡｌ_０．３３Ｇａ_０．６７Ｎ障壁層１５の膜厚は、それぞれ３ｎｍ、１５ｎｍ、４ｎｍである。また、第１のＡｌ_０．３３Ｇａ_０．６７Ｎ障壁層１３、Ａｌ_０．３３Ｇａ_０．６７Ｎキャリア供給層１４および第２のＡｌ_０．３３Ｇａ_０．６７Ｎ障壁層１５の堆積方向は、ｃ軸を向く結晶方位となっている。

一方、図８に示す半導体構造は、基板８にＧａＮ下地層９を堆積し、ＧａＮ下地層９上にＩｎ_ｚＧａ_１−ｚＮ（ｚ＝０）チャネル層１２を堆積し、ＧａＮチャネル層１２上に第１のＩｎ_ｘＡｌ_１−ｘＮ（ｘ＝０．１７）障壁層１６を堆積し、第１のＩｎ_０．１７Ａｌ_０．８３Ｎ障壁層１６上に、Ｓｉドープされた超格子構造キャリア供給層１７を堆積し、超格子構造キャリア供給層１７上に第２のＩｎ_ｘＡｌ_１−ｘＮ（ｘ＝０．１７）障壁層１８を堆積した積層構造である。そして、超格子構造キャリア供給層１７は、超格子構造１１と同様に、Ｉｎ_ｘＡｌ_１−ｘＮ（ｘ＝０．１７）層１（図１参照）とＡｌ_ｙＧａ_１−ｙＮ（ｙ＝０．１５）層２（図１参照）が３周期積層されて形成されている。なお、第１のＩｎ_０．１７Ａｌ_０．８３Ｎ障壁層１６、Ｉｎ_０．１７Ａｌ_０．８３Ｎ層１、Ａｌ_０．１５Ｇａ_０．８５Ｎ層２、超格子構造キャリア供給層１７および第２のＩｎ_０．１７Ａｌ_０．８３Ｎ障壁層１８の膜厚は、それぞれ３ｎｍ、３ｎｍ、３ｎｍ、１５ｎｍ、４ｎｍである。また、第１のＩｎ_０．１７Ａｌ_０．８３Ｎ障壁層１６、Ｉｎ_０．１７Ａｌ_０．８３Ｎ層１、Ａｌ_０．１５Ｇａ_０．８５Ｎ層２、超格子構造キャリア供給層１７および第２のＩｎ_０．１７Ａｌ_０．８３Ｎ障壁層１８の堆積方向は、ｃ軸を向く結晶方位となっている。

図９に示すように、図７に示した半導体構造においては、Ａｌ_０．３３Ｇａ_０．６７Ｎキャリア供給層１４中のＳｉ濃度を０から１０×１０^１９ｃｍ^−３まで増加させても、２ＤＥＧ濃度はおよそ１３×１０^１２ｃｍ^−２からおよそ１５×１０^１２ｃｍ^−２とわずか２×１０^１２ｃｍ^−２しか増加しなかった。これは、Ｓｉ濃度の増加による２ＤＥＧ濃度の増加が効果的ではないことを示している。図７に示した半導体構造ではＡｌ_０．３３Ｇａ_０．６７Ｎキャリア供給層１４のＡｌ組成ｆ＝０．３３が高く、禁止帯幅が広いため、Ａｌ_０．３３Ｇａ_０．６７Ｎキャリア供給層１４中のＳｉのキャリアの活性化率が低下したことが要因であると考えられる。

それに対し、図８で示した半導体構造においては、超格子構造キャリア供給層１７がＡｌ_０．３３Ｇａ_０．６７Ｎキャリア供給層１４とほぼ同じ禁止帯幅を持つにも関わらず、超格子構造キャリア供給層１７中のＳｉ濃度を０から１０×１０^１９ｃｍ^−３まで増加させた時、２ＤＥＧ濃度はおよそ１３×１０^１２ｃｍ^−２からおよそ２８×１０^１２ｃｍ^−２と増加した。その差は１５×１０^１２ｃｍ^−２であることから効果的に増加した。これは、図２で示したように、超格子構造が電子の活性化率を向上する効果を有するためと考えられる。更に、図８に示した半導体構造において、第１のＩｎ_０．１７Ａｌ_０．８３Ｎ層１６の格子定数は、ＧａＮ下地層９およびＧａＮチャネル層１２のａ軸の格子定数と等しいため、第１のＩｎ_０．１７Ａｌ_０．８３Ｎ障壁層１６に内在する歪みによる応力は、図７に示した半導体構造より少ない。

以上のように、電界効果トランジスタに使用される広い禁止帯幅を有する半導体構造の超格子構造キャリア供給層１７をＩｎ_０．１７Ａｌ_０．８３Ｎ層１とＡｌ_０．１５Ｇａ_０．８５Ｎ層２を積層して形成することで、２ＤＥＧ濃度が高い半導体構造を作製できる。また、Ａｌ組成０．３以上のＡｌＧａＮ層とほぼ同じ禁止帯幅を備えつつ、キャリア活性率を向上させることが可能となる。また、臨界膜厚が向上し、クラックやミスフィット転位の発生を抑制することができるので、格子不整による結晶性の劣化を抑制できる。更に、超格子構造キャリア供給層１７のＩｎ_０．１７Ａｌ_０．８３Ｎ層１の格子定数は、ＧａＮ下地層９およびＧａＮチャネル層１２のａ軸の格子定数と等しいため、界面にかかる応力が低減し、応力によるデバイスの信頼性の低下を抑制できる。

図１０は、図８に示す半導体構造を使用した電界効果トランジスタの構造模式図である。図１０に示す電界効果トランジスタは、図８に示した半導体構造の第２のＩｎ_０．１７Ａｌ_０．８３Ｎ障壁層１８の表面の所定の領域に、Ｔｉ／Ａｌ／Ｎｉ／Ａｕからなるソース電極２０と、Ｔｉ／Ａｌ／Ｎｉ／Ａｕからなるドレイン電極２１とを堆積し、ソース電極２０とドレイン電極２１の間の所定の領域にＮｉ／Ａｕからなるゲート電極１９を堆積して形成されている。これより、図８に示した半導体構造を使用していることから、２ＤＥＧ濃度が高い高出力窒化物半導体電界効果トランジスタを作製することが可能である。これから、２ＤＥＧ濃度が高いので接触抵抗を減少させることもでき、動作効率を向上させることも可能となる。また、図８に示した半導体構造が有する効果も獲得することができる。

図１１は、本発明によるＬＥＤに使用される半導体構造の模式図である。図１２は、図１１に示す半導体構造を使用したＬＥＤの模式図である。図１３は、図１２に示すＬＥＤの順方向電流電圧特性を示す図である。

図１１に示す半導体構造は、基板８にＡｌ_ｇＧａ_１−ｇＮ（ｇ＝０）下地層２２を堆積し、ＧａＮ下地層２２上に第１のｎ型伝導層であるＳｉドープしたＩｎ_ｘＡｌ_１−ｘＮ（ｘ＝０．１７）層１とＡｌ_ｙＧａ_１−ｙＮ（ｙ＝０．１５）層２からなる超格子構造２３を堆積し、超格子構造２３上に第２のｎ型伝導層であるＳｉドープしたＡｌ_ｈＧａ_１−ｈＮ（ｈ＝０．１５）層２４を堆積し、Ａｌ_０．１５Ｇａ_０．８５Ｎ層２４上にＡｌ_ｔＧａ_ｕＩｎ_{１−ｔ−ｕ}Ｎ（ｔ＝０．１，ｕ＝０．９）層とＡｌ_ｖＧａ_ｗＩｎ_{１−ｖ−ｗ}Ｎ（ｖ＝０．０７，ｗ＝０．９３）層の超格子構造の活性層２５を堆積し、超格子構造の活性層２５上に第１のｐ型伝導層であるＭｇドープしたＡｌ_ｉＧａ_１−ｉＮ（ｉ＝０．１５）層２６を堆積し、Ａｌ_０．１５Ｇａ_０．８５Ｎ層２６上に第２のｐ型伝導層であるＭｇドープしたＩｎ_ｘＡｌ_１−ｘＮ（ｘ＝０．１７）層１とＡｌ_ｙＧａ_１−ｙＮ（ｙ＝０．１５）層２の超格子構造２７を堆積して形成されている。また、ＧａＮ下地層２２、超格子構造２３、Ａｌ_０．１５Ｇａ_０．８５Ｎ層２４、超格子構造の活性層２５、Ａｌ_０．１５Ｇａ_０．８５Ｎ層２６および超格子構造２７の堆積方向は、いずれもｃ軸を向く結晶方位となっている。

図１２に示すＬＥＤは、図１１に示した半導体構造において、所定の領域以外をＭｇドープしたＩｎ_０．１７Ａｌ_０．８３Ｎ層１とＡｌ_０．１５Ｇａ_０．８５Ｎ層２の超格子構造２７、ＭｇドープしたＡｌ_０．１５Ｇａ_０．８５Ｎ層２６、Ａｌ_０．１Ｇａ_０．９Ｎ層とＡｌ_０．０７Ｇａ_０．９３Ｎ層の超格子構造の活性層２５、ＳｉドープしたＡｌ_０．１５Ｇａ_０．８５Ｎ層２４および上部から任意の膜厚のＳｉドープしたＩｎ_０．１７Ａｌ_０．８３Ｎ層１とＡｌ_０．１５Ｇａ_０．８５Ｎ層２の超格子構造２３を除去し、除去した領域の一部の領域に第１の電極であるＴｉ／Ａｌ／Ｎｉ／Ａｕ電極２９が堆積され、除去されていない所定の領域の一部の領域に第２の電極であるＮｉ／Ａｕ電極２８が堆積されて形成されている。

また、図１３では、比較のために、図１２に示したＬＥＤの構造において、ＳｉドープしたＩｎ_０．１７Ａｌ_０．８３Ｎ層１とＡｌ_０．１５Ｇａ_０．８５Ｎ層２の超格子構造２３の替わりに、ＳｉドープしたＡｌ_ｊＧａ_１−ｊＮ（ｊ＝０．３）層を堆積させ、ＭｇドープしたＩｎ_０．１７Ａｌ_０．８３Ｎ層１とＡｌ_０．１５Ｇａ_０．８５Ｎ層２の超格子構造２７の替わりに、ＭｇドープしたＡｌ_ｊＧａ_１−ｊＮ（ｊ＝０．３）層を堆積させた構造について計測した電流電圧特性も示してある。図１３に示すように、上記の構造と図１２に示したＬＥＤと比較すると、図１２に示したＬＥＤの方が、同じ印加電圧に対して、およそ１．８倍電流値が高かった。これは、本発明によるｎ型およびｐ型の超格子構造では、単層のＡｌＧａＮ層と比較して、キャリアの活性化率が高いことから素子抵抗が低減し、これより、同じ印加電圧に対する電流値が高くなったと考えられる。

以上のことから、図１１に示すような本発明による超格子構造を含む半導体構造を用いることで、注入電流密度の高いＬＥＤを作製できる。また、超格子構造２３、２７を、図１に示した超格子構造１１と同様の構造で形成していることから、下地にＧａＮ層を堆積させた場合であっても、超格子構造１１と同様に、Ａｌ組成０．３以上のＡｌＧａＮ層とほぼ同じ禁止帯幅を備えつつ、キャリア活性率を向上させることが可能となる。また、臨界膜厚が向上し、クラックやミスフィット転位の発生を抑制することができるので、格子不整による結晶性の劣化を抑制できる。更に、下地にＧａＮ層２２を堆積させた場合であっても、ＧａＮ下地層２２と超格子構造２３のＩｎ_０．１７Ａｌ_０．８３Ｎ層１が格子整合しているため、ＧａＮ下地層２２と超格子構造２３の界面にかかる応力が低減し、応力によるデバイスの信頼性の低下を抑制できる。また、キャリア活性率が高いことから素子抵抗を減少させることもでき、動作効率を向上させることも可能となる。更に、禁止帯幅を広くすることができるので、紫外・深紫外ＬＥＤを作製することが可能となる。

なお、以上に述べた実施形態は、本発明の実施の一例であり、本発明の範囲はこれらに限定されるものでなく、特許請求の範囲に記載した範囲内で、他の様々な実施形態に適用可能である。例えば、図１に示した超格子構造１１において、各層の組成、膜厚、結晶方位を変えても、各層の膜厚が少なくとも１原子層以上であり、かつ、周期数が少なくとも２周期以上あり、かつ、これらの二層に生じる分極が０Ｃ／ｍ^２とならない限りにおいては、本発明の効果に何ら影響を与えるものでなく、同様の効果を獲得できる。更に、ドーパントの種類およびドーピング濃度を変えても、本発明の効果に何ら影響を与えるものではない。

また、図５に示した半導体構造では、下地層としてＧａＮ下地層９を用いているが、特にこれに限定されるものでなく、任意の組成のＡｌ_ｔＧａ_ｕＩｎ_{１−ｔ−ｕ}Ｎ（０≦ｔ≦１，０≦ｕ≦１，０≦ｔ＋ｕ≦１）層を用いても良い。この場合、下地層のａ軸の格子定数とほぼ一致するａ軸の格子定数を持つＩｎ組成を有するＩｎ_ｘＡｌ_１−ｘＮ層を用いることで、本発明の効果と同様の効果を獲得できる。

また、図５に示した半導体構造では、超格子構造１１のＩｎ_ｘＡｌ_１−ｘＮ層１のＩｎ組成ｘ＝０．１７とし、Ａｌ_ｙＧａ_１−ｙＮ層２のＡｌ組成ｙ＝０．１５としているが、特にこれに限定されるものでなく、他の組成でも良い。この場合、基板面に平行な方向であるａ軸方向において、下地層の格子定数Ｂに対するＩｎ_ｘＡｌ_１−ｘＮ層１の格子定数Ａの格子不整（Ｂ−Ａ）／Ｂが、下地層の格子定数Ｂに対するＡｌ_ｙＧａ_１−ｙＮ層２の格子定数Ｃの格子不整（Ｂ−Ｃ）／Ｂに比べて、小さくなりえるＩｎ組成ｘおよびＡｌ組成ｙの範囲においては、程度の差はあるものの本発明の効果と同様の効果を獲得できる。同様に、図８に示した半導体構造では、超格子構造キャリア供給層１７のＩｎ_ｘＡｌ_１−ｘＮ層１のＩｎ組成ｘ＝０．１７とし、Ａｌ_ｙＧａ_１−ｙＮ層２のＡｌ組成ｙ＝０．１５とし、第１のＩｎ_ｘＡｌ_１−ｘＮ障壁層１６および第２のＩｎ_ｘＡｌ_１−ｘＮ障壁層１８のＩｎ組成ｘ＝０．１７としているが、特にこれに限定されるものでなく、他の組成に変更することもできる。よって、図１０に示した電界効果トランジスタにおいても、Ｉｎ組成ｘおよびＡｌ組成ｙを変更できる。更に、図１１に示した半導体構造では、超格子構造２３、２７のＩｎ_ｘＡｌ_１−ｘＮ層１のＩｎ組成ｘ＝０．１７とし、Ａｌ_ｙＧａ_１−ｙＮ層２のＡｌ組成ｙ＝０．１５とし、Ａｌ_ｈＧａ_１−ｈＮ層２４のＡｌ組成ｈ＝０．１５とし、Ａｌ_ｉＧａ_１−ｉＮ層２６のＡｌ組成ｉ＝０．１５とし、超格子構造の活性層２５のＡｌ_ｔＧａ_ｕＩｎ_{１−ｔ−ｕ}Ｎ層のＡｌ組成ｔ＝０．１とし、Ｇａ組成ｕ＝０．９とし、Ａｌ_ｖＧａ_ｗＩｎ_{１−ｖ−ｗ}Ｎ層のＡｌ組成ｖ＝０．０７とし、Ｇａ組成ｗ＝０．９３としているが、特にこれに限定されるものでなく、他の組成に変更することもできる。よって、図１２に示したＬＥＤにおいても、各層の組成を変更できる。

また、図８に示した半導体構造において、結晶方位、膜厚、超格子構造の周期数および電極の金属材料を変えたとしても、本発明の効果に何ら影響を与えるものではない。同様に、図１０に示した電界効果トランジスタにおいても、結晶方位、膜厚、超格子構造の周期数および電極の金属材料を変えたとしても、本発明の効果に何ら影響を与えるものではない。

また、図１１に示した半導体構造において、結晶方位、膜厚、超格子構造の周期数および電極の金属材料を変えたとしても、本発明の効果に何ら影響を与えるものではない。同様に、図１２に示したＬＥＤにおいても、結晶方位、膜厚、超格子構造の周期数および電極の金属材料を変えたとしても、本発明の効果に何ら影響を与えるものではない。

本発明によるＩｎ_ｘＡｌ_１−ｘＮ層とＡｌ_ｙＧａ_１−ｙＮ層の超格子構造の模式図である。 Ｓｉドープした本発明によるＩｎ_ｘＡｌ_１−ｘＮ層とＡｌ_ｙＧａ_１−ｙＮ層の超格子構造のバンドダイアグラムの模式図である。 Ｍｇドープした本発明によるＩｎ_ｘＡｌ_１−ｘＮ層とＡｌ_ｙＧａ_１−ｙＮ層の超格子構造のバンドダイアグラムの模式図である。 所定の基板にＧａＮ下地層を堆積し、ＧａＮ下地層上にＡｌ_ｅＧａ_１−ｅＮ層を堆積した半導体構造の模式図である。 所定の基板にＧａＮ下地層を堆積し、ＧａＮ下地層上に本発明によるＩｎ_ｘＡｌ_１−ｘＮ層とＡｌ_ｙＧａ_１−ｙＮ層の超格子構造を堆積した半導体構造の模式図である。 ＧａＮ下地層上のＡｌ_ｅＧａ_１−ｅＮ層およびＧａＮ下地層上のＩｎ_ｘＡｌ_１−ｘＮ層とＡｌ_ｙＧａ_１−ｙＮ層の超格子構造の禁止帯幅と格子緩和が生じる臨界膜厚の関係を表す図である。 Ａｌ_ｆＧａ_１−ｆＮ層を有する電界効果トランジスタに使用される半導体構造の模式図である。 本発明による電界効果トランジスタに使用される半導体構造の模式図である。 図７および図８に示す半導体構造において、キャリア供給層中のＳｉ濃度とチャネルの２ＤＥＧ濃度の関係を表す図である。 図８に示す半導体構造を使用した電界効果トランジスタの構造模式図である。 本発明によるＬＥＤに使用される半導体構造の模式図である。 図１１に示す半導体構造を使用したＬＥＤの模式図である。 図１２に示すＬＥＤの順方向電流電圧特性を示す図である。

符号の説明

１ Ｉｎ_ｘＡｌ_１−ｘＮ層、２ Ａｌ_ｙＧａ_１−ｙＮ層、
３ 価電子帯バンドダイアグラム、４ 伝導帯バンドダイアグラム、
５ Ｓｉドナー準位、６ フェルミ準位、７ Ｍｇアクセプター準位、
８ 基板、９ ＧａＮ下地層、１０ Ａｌ_ｅＧａ_１−ｅＮ層、
１１ 超格子構造、１２ Ｉｎ_ｚＧａ_１−ｚＮチャネル層、
１３ 第１のＡｌ_ｆＧａ_１−ｆＮ障壁層、
１４ Ａｌ_ｆＧａ_１−ｆＮキャリア供給層、
１５ 第２のＡｌ_ｆＧａ_１−ｆＮ障壁層、
１６ 第１のＩｎ_ｘＡｌ_１−ｘＮ障壁層、
１７ 超格子構造キャリア供給層、
１８ 第２のＩｎ_ｘＡｌ_１−ｘＮ障壁層、１９ ゲート電極、
２０ ソース電極、２１ ドレイン電極、２２ Ａｌ_ｇＧａ_１−ｇＮ下地層、
２３ ＳｉドープＩｎ_ｘＡｌ_１−ｘＮ（ｘ＝０．１７）層とＡｌ_ｙＧａ_１−ｙＮ（ｙ＝０．１５）層の超格子構造、
２４ ＳｉドープＡｌ_ｈＧａ_１−ｈＮ（ｈ＝０．１５）層、
２５ Ａｌ_ｔＧａ_ｕＩｎ_{１−ｔ−ｕ}Ｎ（ｔ＝０．１，ｕ＝０．９）層とＡｌ_ｖＧａ_ｗＩｎ_{１−ｖ−ｗ}Ｎ（ｖ＝０．０７，ｗ＝０．９３）層の超格子構造の活性層、
２６ ＭｇドープＡｌ_ｉＧａ_１−ｉＮ（ｉ＝０．１５）層、
２７ ＭｇドープＩｎ_ｘＡｌ_１−ｘＮ（ｘ＝０．１７）層とＡｌ_ｙＧａ_１−ｙＮ（ｙ＝０．１５）層の超格子構造、
２８ Ｎｉ／Ａｕ電極、２９ Ｔｉ／Ａｌ／Ｎｉ／Ａｕ電極

Claims (12)

1. Ｉｎ_ｘＡｌ_１−ｘＮ（０≦ｘ≦１）からなる第１の層と、Ａｌ_ｙＧａ_１−ｙＮ（０≦ｙ≦１）からなる第２の層を周期的に積層した超格子構造を含むことを特徴とする半導体構造。
2. 前記第１の層および前記第２の層は、それぞれ所定のドナーがドーピングされたｎ型であることを特徴とする請求項１に記載の半導体構造。
3. 前記第１の層および前記第２の層は、それぞれ所定のアクセプターがドーピングされたｐ型であることを特徴とする請求項１に記載の半導体構造。
4. 前記第１の層および前記第２の層は、少なくとも１原子層以上の膜厚を有することを特徴とする請求項１乃至３のいずれかに記載の半導体構造。
5. 少なくとも２周期以上積層したことを特徴とする請求項１乃至４のいずれかに記載の半導体構造。
6. 前記第１の層の禁止帯幅が、前記第２の層の禁止帯幅より広いことを特徴とする請求項１乃至５のいずれかに記載の半導体構造。
7. 前記第１の層と前記第２の層との間に発生する分極の差が、少なくとも０Ｃ／ｍ^２でないことを特徴とする請求項１乃至６のいずれかに記載の半導体構造。
8. 基板上にＧａＮからなる下地層が堆積され、前記下地層上に前記超格子構造が堆積される請求項１乃至７のいずれかに記載の半導体構造において、
   前記基板面に平行な方向において、前記下地層の格子定数Ｂに対する前記第１の層の格子定数Ａの格子不整（Ｂ−Ａ）／Ｂの絶対値が、前記下地層の格子定数Ｂに対する前記第２の層の格子定数Ｃの格子不整（Ｂ−Ｃ）／Ｂの絶対値より小さいことを特徴とする半導体構造。
9. 請求項１乃至８のいずれかに記載の半導体構造において、
   基板上に堆積されたＧａＮからなる下地層上にＩｎ_ｚＧａ_１−ｚＮ（０≦ｚ≦１）からなるチャネル層が堆積され、前記チャネル層上にＩｎ_ｘＡｌ_１−ｘＮ（０≦ｘ≦１）からなる第１の障壁層が堆積され、前記第１の障壁層上に前記超格子構造からなるキャリア供給層が堆積され、前記キャリア供給層上にＩｎ_ｘＡｌ_１−ｘＮ（０≦ｘ≦１）からなる第２の障壁層が堆積されたことを特徴とする半導体構造。
10. 請求項９に記載の半導体構造を備える半導体デバイスであって、
    前記第２の障壁層の表面で所定の領域に、ソース電極およびドレイン電極を有し、前記ソース電極および前記度レイン電極の間の所定の領域にゲート電極を有することを特徴とする半導体デバイス。
11. 請求項１乃至８のいずれかに記載の半導体構造において、
    基板の上にＡｌ_ｇＧａ_１−ｇＮ（０≦ｇ≦１）からなる下地層が堆積され、前記下地層上に前記超格子構造からなる第１のｎ型伝導層が堆積され、
    前記第１のｎ型伝導層上にＡｌ_ｈＧａ_１−ｈＮ（０≦ｈ≦１）層からなる第２のｎ型伝導層が堆積され、前記第２のｎ型伝導層上にＡｌ_ｔＧａ_ｕＩｎ_{１−ｔ−ｕ}Ｎ（０≦ｔ＋ｕ≦１）層と、Ａｌ_ｖＧａ_ｗＩｎ_{１−ｖ−ｗ}Ｎ（０≦ｖ＋ｗ≦１）層の超格子構造からなる活性層が堆積され、
    前記活性層上にＡｌ_ｉＧａ_１−ｉＮ（０≦ｉ≦１）層からなる第１のｐ型伝導層が堆積され、前記第１のｐ型伝導層上に前記超格子構造からなる第２のｐ型伝導層が堆積されることを特徴とする半導体構造。
12. 請求項１１に記載の半導体構造を備える半導体デバイスであって、
    前記第１のｎ型伝導層の表面で所定の領域に第１の電極を有し、
    前記第２のｐ型伝導層の表面で所定の領域に第２の電極を有することを特徴とする半導体デバイス。
    

Images