[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2007242708A - Light receiving subassembly - Google Patents

Light receiving subassembly Download PDF

Info

Publication number
JP2007242708A
JP2007242708A JP2006059848A JP2006059848A JP2007242708A JP 2007242708 A JP2007242708 A JP 2007242708A JP 2006059848 A JP2006059848 A JP 2006059848A JP 2006059848 A JP2006059848 A JP 2006059848A JP 2007242708 A JP2007242708 A JP 2007242708A
Authority
JP
Japan
Prior art keywords
electrode
light receiving
receiving element
amplifier
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006059848A
Other languages
Japanese (ja)
Inventor
Takahiro Tomooka
貴裕 友岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2006059848A priority Critical patent/JP2007242708A/en
Publication of JP2007242708A publication Critical patent/JP2007242708A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Light Receiving Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a light receiving module manufactured by the minimum number of components without changing arrangement of a lead pin with respect to an amplifier where various power terminals are arranged. <P>SOLUTION: A light receiving sub-assembly 100 has a metallized substrate 15 loading a light receiving element 20, and the amplifier 22 amplifying an output signal of the light receiving element. The metallized substrate comprises a dielectric substrate 28; and a first electrode 16, a second electrode 17, a pad electrode 18, and a resistor 19 are formed on an upper face. A lower face of the light receiving element is die-bonded to the first electrode. The pad electrode is connected to the first electrode through the resistor, and is connected to a first lead pin 14 by wiring. The second electrode 17 is connected to the power terminal of the amplifier by wiring, and is connected to a second lead pin 13 by wiring. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

この発明は、受光素子及び増幅器を内蔵する光受信サブアセンブリに関する。   The present invention relates to an optical receiving subassembly including a light receiving element and an amplifier.

光通信に用いられる光受信器は、光電気変換を行う光受信サブアセンブリ(Receiver Optical Sub-Assembly:ROSA)と、サブアセンブリの出力を増幅したり、光受信器全体を監視及び制御したりするメイン回路を含むのが普通である。サブアセンブリの構造は、例えば、下記の特許文献1に開示されている。サブアセンブリは、受光素子とトランスインピーダンスアンプ(TIA)を内蔵しており、受光素子によって光から変換された微弱な電流をTIAによって増幅して、サブアセンブリ外に出力する。サブアセンブリ自体は非常に小さいものであり、通常は、直径4mm〜6mm程度のステム上に受光素子、TIA、受光素子のバイアスライン用のフィルタ部品などが実装されている。
特開平7−312430号公報
An optical receiver used for optical communication amplifies the output of a receiver optical sub-assembly (ROSA) that performs photoelectric conversion and the sub-assembly, and monitors and controls the entire optical receiver. It is common to include a main circuit. The structure of the subassembly is disclosed in Patent Document 1 below, for example. The subassembly includes a light receiving element and a transimpedance amplifier (TIA), and a weak current converted from light by the light receiving element is amplified by the TIA and output to the outside of the subassembly. The subassembly itself is very small. Usually, a light receiving element, a TIA, a filter component for a bias line of the light receiving element, and the like are mounted on a stem having a diameter of about 4 mm to 6 mm.
JP 7-31430 A

TIAの仕様はTIAを搭載するチップによってまちまちであり、チップ上の電源端子の位置も共通化されていない。一方、サブアセンブリの後段に接続されるメイン回路基板のレイアウト変更は量産化の妨げになるので、サブアセンブリのリードピンの配置は共通化することが望ましい。このため、TIAチップによっては、TIAの電源端子に接続されるワイアを、実装面積の小さなステム上で引き回し、追加の実装部品を使用して所定のリードピン配置を実現せざるを得ない場合がある。   The specification of TIA varies depending on the chip on which the TIA is mounted, and the position of the power supply terminal on the chip is not shared. On the other hand, since the layout change of the main circuit board connected to the subsequent stage of the subassembly hinders mass production, it is desirable to make the arrangement of the lead pins of the subassembly common. For this reason, depending on the TIA chip, a wire connected to the power supply terminal of the TIA may be routed on a stem having a small mounting area, and a predetermined lead pin arrangement may be realized using an additional mounting component. .

例えば、図1に示されるように、TIA22の電源端子24が、電源電圧用のリードピン13の比較的近くに配置されていれば、追加の実装部品を使用する必要はない。しかし、図2に示されるように、TIA22の電源端子24がリードピン13から遠い場合は、メタライズ基板35を追加して実装を行う必要がある。しかし、サブアセンブリ内でワイアを引き回すためにメタライズ基板を追加することは、部品コスト及び実装コストを削減する点からは望ましくない。   For example, as shown in FIG. 1, if the power terminal 24 of the TIA 22 is disposed relatively close to the power supply voltage lead pin 13, there is no need to use an additional mounting component. However, as shown in FIG. 2, when the power terminal 24 of the TIA 22 is far from the lead pins 13, it is necessary to add a metallized substrate 35 and perform mounting. However, adding a metallized substrate to route the wires within the subassembly is undesirable from the standpoint of reducing component and mounting costs.

そこで、本発明は、様々な電源端子配置の増幅器に対してリードピンの配置を変更することなく最小限の部品点数で製造することの可能な光受信モジュールを提供することを課題とする。   Therefore, an object of the present invention is to provide an optical receiver module that can be manufactured with a minimum number of parts without changing the arrangement of lead pins for amplifiers having various power terminal arrangements.

本発明に係る光受信サブアセンブリは、上面及び下面に一対の電極を有し、この上面に入射した光信号を電気信号に変換する受光素子と、受光素子を搭載するメタライズ基板と、受光素子から電気信号を受けて増幅する増幅器と、増幅器及びメタライズ基板を搭載する導電性のステムと、ステムを貫通し、ステムから絶縁された第1及び第2のリードピンとを備えている。メタライズ基板は、誘電体基板を含んでいる。この誘電体基板の上面には、第1の抵抗体と、受光素子の下面がダイボンドされる受光素子接続用電極と、第1の抵抗体を介して受光素子接続用電極に接続されると共に、ワイアリングによって第1のリードピンに接続される受光素子外部接続用電極と、ワイアリングによって増幅器の電源端子に接続されると共に、ワイアリングによって第2のリードピンに接続される増幅器電源端子用電極とが形成されている。   An optical receiving subassembly according to the present invention has a pair of electrodes on an upper surface and a lower surface, a light receiving element that converts an optical signal incident on the upper surface into an electrical signal, a metallized substrate on which the light receiving element is mounted, and a light receiving element. An amplifier that receives and amplifies an electrical signal, a conductive stem on which the amplifier and the metallized substrate are mounted, and first and second lead pins that penetrate the stem and are insulated from the stem. The metallized substrate includes a dielectric substrate. The upper surface of the dielectric substrate is connected to the first resistor, the light receiving element connection electrode to which the lower surface of the light receiving element is die-bonded, and the light receiving element connecting electrode through the first resistor. A light receiving element external connection electrode connected to the first lead pin by the wiring, and an amplifier power supply terminal electrode connected to the power supply terminal of the amplifier by the wiring and connected to the second lead pin by the wiring. Is formed.

増幅器の電源端子と第2のリードピンとの間に増幅器電源端子用電極を配置することで、ワイアの引き回しが容易になる。このため、様々な電源端子配置の増幅器に対して、リードピンの配置を変更することなくワイアリングを適切に行うことができる。この増幅器電源端子用電極は、受光素子を搭載するメタライズ基板上に形成されるので、追加の実装部品をステム上に設置する必要はない。したがって、本発明に係る光受信モジュールは、最小限の部品点数で製造することができる。   By arranging the amplifier power supply terminal electrode between the power supply terminal of the amplifier and the second lead pin, the wire can be easily routed. For this reason, it is possible to appropriately wire the amplifiers having various power supply terminal arrangements without changing the arrangement of the lead pins. Since the amplifier power supply terminal electrode is formed on the metallized substrate on which the light receiving element is mounted, it is not necessary to install an additional mounting component on the stem. Therefore, the optical receiver module according to the present invention can be manufactured with a minimum number of parts.

誘電体基板の上面には、受光素子接続用電極、第1の抵抗体及び受光素子外部接続用電極が形成された領域と増幅器電源端子用電極との間に延在するシールド電極が更に形成されていてもよい。このシールド電極は、ワイアリングによってステムに接続されている。   On the upper surface of the dielectric substrate, a shield electrode is further formed extending between the region where the light receiving element connection electrode, the first resistor and the light receiving element external connection electrode are formed, and the amplifier power supply terminal electrode. It may be. The shield electrode is connected to the stem by wiring.

メタライズ基板に含まれる誘電体基板の厚さによっては、増幅器電源端子用電極と受光素子接続用電極とが容量性結合をしてしまう可能性がある。しかしながら、上記のシールド電極は、増幅器電源端子用電極を第1の抵抗体、受光素子接続用電極及び受光素子外部接続用から遮蔽し、それによって、増幅器電源端子用電極と受光素子接続用電極との直接の容量性結合を防ぐ。これにより、この容量性結合に伴う様々な不都合を回避することができる。   Depending on the thickness of the dielectric substrate included in the metallized substrate, there is a possibility that the amplifier power supply terminal electrode and the light receiving element connection electrode are capacitively coupled. However, the shield electrode shields the amplifier power supply terminal electrode from the first resistor, the light receiving element connection electrode, and the light receiving element external connection, thereby providing the amplifier power supply terminal electrode and the light receiving element connection electrode. Prevent direct capacitive coupling. Thereby, various inconveniences associated with this capacitive coupling can be avoided.

増幅器電源端子用電極は、ワイアリングによって増幅器の電源端子に接続された第1の部分と、この第1の部分から離間し、ワイアリングによって第2のリードピンに接続された第2の部分とを含んでいてもよい。誘電体基板の上面には、第1及び第2の部分の間に接続された第2の抵抗体が更に形成されていてもよい。   The electrode for the amplifier power supply terminal includes a first portion connected to the power supply terminal of the amplifier by wiring and a second portion separated from the first portion and connected to the second lead pin by wiring. May be included. A second resistor connected between the first and second portions may be further formed on the upper surface of the dielectric substrate.

第2の抵抗体は、増幅器の電源ラインに挿入されたダンピング抵抗として機能する。このダンピング抵抗は、増幅器電源端子用電極及びステム間の静電容量とワイアのインダクタとからなるフィルタのフィルタリング効果を高める。この結果、増幅器に供給される電源電圧から高周波ノイズが良好に除去される。   The second resistor functions as a damping resistor inserted in the power supply line of the amplifier. This damping resistor enhances the filtering effect of the filter composed of the capacitance between the amplifier power supply terminal electrode and the stem and the wire inductor. As a result, high frequency noise is satisfactorily removed from the power supply voltage supplied to the amplifier.

本発明によれば、様々な電源端子配置の増幅器に対してリードピンの配置を変更することなく最小限の部品点数で製造することの可能な光受信モジュールを提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the optical receiver module which can be manufactured with the minimum number of parts can be provided, without changing arrangement | positioning of a lead pin with respect to the amplifier of various power supply terminal arrangement | positioning.

以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description of the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted.

第1実施形態
図3は、第1の実施形態に係る光送信サブアセンブリ100のステム上面を示す平面図である。ステム10は、円板状の導電体であり、そこにはリードピン11〜14が取り付けられている。リードピン11〜14はステム10を貫通しており、それらの先端はステム10の上面から突出している。ステム10とリードピン11〜14との間には絶縁性のシールガラスが介在しているので、ステム10とリードピン11〜14とは絶縁されている。
First Embodiment FIG. 3 is a plan view showing an upper surface of a stem of an optical transmission subassembly 100 according to a first embodiment. The stem 10 is a disk-shaped conductor, and lead pins 11 to 14 are attached thereto. The lead pins 11 to 14 penetrate the stem 10, and their tips protrude from the upper surface of the stem 10. Since an insulating sealing glass is interposed between the stem 10 and the lead pins 11 to 14, the stem 10 and the lead pins 11 to 14 are insulated.

ステム10の上面には、メタライズ基板15及びトランスインピーダンスアンプ(以下、「TIA」)22が実装されている。一般に、メタライズ基板は、その基体である誘電体基板と、誘電体基板の上面に全面的または部分的に形成された電極と、誘電体基板の下面を全面的に覆うベタのメタライズ電極とを有している。   A metallized substrate 15 and a transimpedance amplifier (hereinafter “TIA”) 22 are mounted on the upper surface of the stem 10. Generally, a metallized substrate has a dielectric substrate as its base, an electrode formed entirely or partially on the upper surface of the dielectric substrate, and a solid metallized electrode that covers the entire lower surface of the dielectric substrate. is doing.

図4は、メタライズ基板15を示す平面図であり、ここで、(a)はメタライズ基板15の上面、(b)は下面を示している。メタライズ基板15は、誘電体基板28をその基体として含んでいる。誘電体基板28の上面には、第1の電極16、第2の電極17、パッド電極18及びダンピング抵抗19が形成されている。また、誘電体基板28の下面は、ベタのメタライズ電極27によって全面的に覆われている。第1の電極16は、ダンピング抵抗19を介してパッド電極18に接続されている。パッド電極18は、ワイア40を介してリードピン14に接続されている。第2の電極17は、第1の電極16、パッド電極18及びダンピング抵抗19から離間しており、したがって、これらから絶縁されている。   FIG. 4 is a plan view showing the metallized substrate 15, where (a) shows the upper surface of the metallized substrate 15 and (b) shows the lower surface. The metallized substrate 15 includes a dielectric substrate 28 as its base. A first electrode 16, a second electrode 17, a pad electrode 18 and a damping resistor 19 are formed on the upper surface of the dielectric substrate 28. The lower surface of the dielectric substrate 28 is entirely covered with a solid metallized electrode 27. The first electrode 16 is connected to the pad electrode 18 via a damping resistor 19. The pad electrode 18 is connected to the lead pin 14 via the wire 40. The second electrode 17 is spaced from the first electrode 16, the pad electrode 18 and the damping resistor 19 and is therefore insulated from them.

メタライズ基板15の上面への電極形成方法は次の通りである。まず、誘電体基板28への接着性に優れたNiCr、Ti、Moなどの材料からなる金属薄膜を誘電体基板28の上面に部分的に形成する。この形成には、マスク法かエッチング法が用いられる。その後、得られた金属薄膜上において電極に相当する部分を、ワイアリングが容易で電気抵抗の小さな金属(例えばAu)でメッキする。これにより、電極16、17及び18が形成される。メッキされなかった箇所は、電気抵抗が大きいので、ダンピング抵抗19となる。   The electrode forming method on the upper surface of the metallized substrate 15 is as follows. First, a metal thin film made of a material such as NiCr, Ti, or Mo having excellent adhesion to the dielectric substrate 28 is partially formed on the upper surface of the dielectric substrate 28. For this formation, a mask method or an etching method is used. Thereafter, the portion corresponding to the electrode on the obtained metal thin film is plated with a metal (for example, Au) that is easy to wire and has a low electrical resistance. Thereby, the electrodes 16, 17 and 18 are formed. A portion that has not been plated becomes a damping resistor 19 because the electrical resistance is large.

メタライズ基板15の第1電極16上には、受光素子としてフォトダイオード(以下、「PD」)20が実装される。PD20はチップ状であり、その上面にはアノードまたはカソードの一方が設けられ、その下面の全面はアノードまたはカソードの他方によって覆われている。PD20は、その上面に入射した光信号を電気信号に変換する。PD20の下面は、第1電極16にダイボンドされ、それにより、PD20の下面の電極が第1電極16に接続される。上述のように第1電極16はリードピン14に電気的に接続されており、PD20の駆動に必要なバイアス電圧は、リードピン14からパッド電極18、ダンピング抵抗19及び第1電極16を介してPD20に印加される。   On the first electrode 16 of the metallized substrate 15, a photodiode (hereinafter “PD”) 20 is mounted as a light receiving element. The PD 20 has a chip shape, and one of an anode and a cathode is provided on the upper surface, and the entire lower surface is covered with the other of the anode and the cathode. The PD 20 converts an optical signal incident on its upper surface into an electrical signal. The lower surface of the PD 20 is die-bonded to the first electrode 16, whereby the electrode on the lower surface of the PD 20 is connected to the first electrode 16. As described above, the first electrode 16 is electrically connected to the lead pin 14, and a bias voltage necessary for driving the PD 20 is supplied from the lead pin 14 to the PD 20 via the pad electrode 18, the damping resistor 19, and the first electrode 16. Applied.

なお、メタライズ基板15は、PD20の下面の電極(すなわち、バイアス端子)とステム10(すなわち、グラウンド電位)との間に挿入されるコンデンサの役割も持っている。   The metallized substrate 15 also has a role of a capacitor inserted between the electrode (namely, bias terminal) on the lower surface of the PD 20 and the stem 10 (namely, ground potential).

TIA22は、PD20から出力される電気信号を受けて増幅する。光通信で使用される光受信器では、サブアセンブリ100にメイン回路が接続されるが、このメイン回路は、この増幅された電気信号を更に増幅する増幅器を含んでいる。TIA22は、これら一連の増幅器のうち初段の増幅器である。   The TIA 22 receives and amplifies the electrical signal output from the PD 20. In an optical receiver used in optical communication, a main circuit is connected to the subassembly 100. The main circuit includes an amplifier that further amplifies the amplified electric signal. The TIA 22 is a first-stage amplifier in the series of amplifiers.

TIA22は、チップ状であり、その上面に四つの端子電極23〜26を有している。端子電極23は、PD20から電気信号を受け取るための端子であり、ワイア41を介してPD20の上面の電極に接続されている。   The TIA 22 has a chip shape, and has four terminal electrodes 23 to 26 on the upper surface thereof. The terminal electrode 23 is a terminal for receiving an electrical signal from the PD 20, and is connected to the electrode on the upper surface of the PD 20 via the wire 41.

端子電極24は、電源電圧を受けるための電源端子であり、ワイア42を介してメタライズ基板15上の第2電極17に接続されている。第2電極17は、別のワイア43を介してリードピン13にも接続されている。こうして端子電極24に電気的に接続されたリードピン13は、サブアセンブリ100外の電源に接続され、TIA22に電源電圧を供給する。   The terminal electrode 24 is a power supply terminal for receiving a power supply voltage, and is connected to the second electrode 17 on the metallized substrate 15 through a wire 42. The second electrode 17 is also connected to the lead pin 13 via another wire 43. The lead pin 13 thus electrically connected to the terminal electrode 24 is connected to a power supply outside the subassembly 100 and supplies a power supply voltage to the TIA 22.

端子電極25及び26は、TIA22によって増幅された電気信号を出力するための差動出力端子であり、ここで、端子電極25は正相出力端子、端子電極26は逆相出力端子である。端子電極25及び26は、それぞれリードピン11及び12にワイアリングによって接続されている。TIA22によって増幅された電気信号は、リードピン11及び12から出力される。   The terminal electrodes 25 and 26 are differential output terminals for outputting an electric signal amplified by the TIA 22, where the terminal electrode 25 is a positive phase output terminal and the terminal electrode 26 is a negative phase output terminal. The terminal electrodes 25 and 26 are respectively connected to the lead pins 11 and 12 by wiring. The electric signal amplified by the TIA 22 is output from the lead pins 11 and 12.

ステム10の上面には、リードピン11〜14の先端、メタライズ基板15及びTIA22を覆うレンズ付きキャップ(図示せず)が設置されている。光受信サブアセンブリ100は、PD20の受光部に光学的に接続された光ファイバ(図示せず)と、その光ファイバの先端を保持するフェルール(図示せず)を更に有している。このフェルールは、ステム10またはキャップに固定されたスリーブ(図示せず)に収容されている。PD20は、この光ファイバによって伝送される光信号を受けて電気信号に変換する。   On the upper surface of the stem 10, a cap with a lens (not shown) that covers the tips of the lead pins 11 to 14, the metallized substrate 15, and the TIA 22 is installed. The optical receiving subassembly 100 further includes an optical fiber (not shown) optically connected to the light receiving portion of the PD 20 and a ferrule (not shown) that holds the tip of the optical fiber. The ferrule is accommodated in a sleeve (not shown) fixed to the stem 10 or the cap. The PD 20 receives the optical signal transmitted through the optical fiber and converts it into an electrical signal.

上述のように、TIA22に並置されるメタライズ基板15上には、PD20のバイアスライン用の第1電極16に加えて、TIA22の電源ライン用の第2電極17が設けられている。本実施形態では、端子電極24をリードピン14に直接ワイアボンドするのではなく、端子電極24と電極17、電極17とリードピン14を、それぞれ別個のワイア42、43によって接続する。これにより、端子電極24の位置にかかわらず、ワイア同士が交差したり、ワイアがPD20の受光部の上方を跨いだりすることなく、ワイアを配線することが可能になる。なお、ワイアの交差は、サブアセンブリ100の信頼性を低下させる。また、ワイアが受光部の上方を跨ぐことは、PD20が受光可能な光信号パワーを低下させる。   As described above, the second electrode 17 for the power supply line of the TIA 22 is provided on the metallized substrate 15 juxtaposed to the TIA 22 in addition to the first electrode 16 for the bias line of the PD 20. In the present embodiment, the terminal electrode 24 is not directly wire-bonded to the lead pin 14, but the terminal electrode 24 and the electrode 17, and the electrode 17 and the lead pin 14 are connected by separate wires 42 and 43, respectively. Accordingly, it is possible to wire the wires without crossing the wires or straddling the upper part of the light receiving portion of the PD 20 regardless of the position of the terminal electrode 24. It should be noted that the intersection of the wires reduces the reliability of the subassembly 100. In addition, the wire straddling the light receiving unit lowers the optical signal power that can be received by the PD 20.

比較のため、従来のメタライズ基板の一例を図5に示す。ここで、(a)は、従来のメタライズ基板55の上面、(b)は下面を示している。従来技術では、PD20にバイアス電圧を印加するための電極16、パッド電極18及びダンピング抵抗19が、誘電体基板28の上面のほぼ全面に形成されている。   For comparison, an example of a conventional metallized substrate is shown in FIG. Here, (a) shows the upper surface of the conventional metallized substrate 55, and (b) shows the lower surface. In the prior art, an electrode 16 for applying a bias voltage to the PD 20, a pad electrode 18, and a damping resistor 19 are formed on almost the entire upper surface of the dielectric substrate 28.

これに対し、本実施形態で使用されるメタライズ基板15では、メタライズ基板15の上面の二箇所に、受光素子20へのバイアス電圧印加用の電極16と、TIA22への電源電圧印加用の電極17が形成される。メタライズ基板15は、上面用のメタルマスクを変更すれば、従来のメタライズ基板55と同じ方法で製造できる。したがって、メタライズ基板15の製造コストは、従来のメタライズ基板55とまったく同じである。   In contrast, in the metallized substrate 15 used in the present embodiment, the bias voltage application electrode 16 to the light receiving element 20 and the power supply voltage application electrode 17 to the TIA 22 are provided at two positions on the upper surface of the metallized substrate 15. Is formed. The metallized substrate 15 can be manufactured by the same method as the conventional metallized substrate 55 by changing the metal mask for the upper surface. Therefore, the manufacturing cost of the metallized substrate 15 is exactly the same as that of the conventional metallized substrate 55.

このように、端子電極24とリードピン13との間に第2電極17を配置することで、ワイアの引き回しが容易になる。このため、様々な電源端子配置のTIAに対して、リードピン11〜14の配置を変更することなくワイアリングを適切に行うことができる。第2電極17は、PD20を搭載するメタライズ基板15上に形成されるので、追加の実装部品をステム10上に設置する必要はない。したがって、光受信モジュール100は、最小限の部品点数で製造することができる。   Thus, by arranging the second electrode 17 between the terminal electrode 24 and the lead pin 13, the wire can be easily routed. For this reason, it is possible to appropriately perform the wiring without changing the arrangement of the lead pins 11 to 14 with respect to TIA having various power terminal arrangements. Since the second electrode 17 is formed on the metallized substrate 15 on which the PD 20 is mounted, it is not necessary to install an additional mounting component on the stem 10. Therefore, the optical receiving module 100 can be manufactured with a minimum number of parts.

また、別の利点としては、メタライズ基板15上の第2電極17をリードピン13にワイアボンドすることで、TIA22の電源用のフィルタが形成されることが挙げられる。電極17は、ステム10(グラウンド電位)に誘電体基板28を介して容量性結合される。電極17とステム10との間の静電容量は、ワイア43のインダクタとLCフィルタを構成する。これにより、大きなフィルタリング効果が得られ、TIA22に供給される電源電圧から高周波ノイズを適切に除去することができる。   Another advantage is that the power supply filter of the TIA 22 is formed by wire bonding the second electrode 17 on the metallized substrate 15 to the lead pin 13. The electrode 17 is capacitively coupled to the stem 10 (ground potential) via the dielectric substrate 28. The capacitance between the electrode 17 and the stem 10 forms an inductor of the wire 43 and an LC filter. Thereby, a large filtering effect is obtained, and high frequency noise can be appropriately removed from the power supply voltage supplied to the TIA 22.

第2実施形態
図6は、第2の実施形態に係る光送信サブアセンブリ100aのステム上面を示す平面図である。図7は、この光送信サブアセンブリ100aで使用されるメタライズ基板15aを示す平面図であり、ここで(a)はメタライズ基板15aの上面、(b)は下面を示している。
Second Embodiment FIG. 6 is a plan view showing an upper surface of a stem of an optical transmission subassembly 100a according to a second embodiment. FIG. 7 is a plan view showing the metallized substrate 15a used in the optical transmission subassembly 100a, where (a) shows the upper surface of the metalized substrate 15a and (b) shows the lower surface.

第1実施形態では、メタライズ基板15の厚さによっては、PD20用のバイアスラインとTIA22用の電源ラインとが容量性結合をしてしまう可能性がある。TIA22は電源ラインにノイズを誘起するが、バイアスラインと電源ラインが結合すると、そのノイズがPD20の接合容量を介してTIA22の入力端子、すなわち端子電極23に入力されるおそれがある。また、TIA22が電源ラインにノイズを誘起しなくても、バイアスラインと電源ラインが結合すると、一種の帰還回路が形成され、系が発振するおそれがある。   In the first embodiment, depending on the thickness of the metallized substrate 15, there is a possibility that the bias line for the PD 20 and the power line for the TIA 22 are capacitively coupled. The TIA 22 induces noise in the power supply line. However, when the bias line and the power supply line are coupled, the noise may be input to the input terminal of the TIA 22, that is, the terminal electrode 23 through the junction capacitance of the PD 20. Even if the TIA 22 does not induce noise in the power supply line, if the bias line and the power supply line are coupled, a kind of feedback circuit is formed, and the system may oscillate.

これらの不都合を避けるため、第2実施形態では、シールド電極として、導電性のガードパターン30をメタライズ基板15a上に形成する。このガードパターン30は、方形のパッド部30aと、そのパッド部30aから延在する細長い延長部30bを有している。パッド部30aは、ワイア32によってステム10に接続されている。パッド部30a及び延長部30bは、第1電極16、ダンピング抵抗19及びパッド電極18が形成された領域と第2電極17との間に延在する。   In order to avoid these disadvantages, in the second embodiment, a conductive guard pattern 30 is formed on the metallized substrate 15a as a shield electrode. The guard pattern 30 has a rectangular pad portion 30a and an elongated extension portion 30b extending from the pad portion 30a. The pad portion 30 a is connected to the stem 10 by a wire 32. The pad portion 30 a and the extension portion 30 b extend between the second electrode 17 and the region where the first electrode 16, the damping resistor 19 and the pad electrode 18 are formed.

このように、ガードパターン30は、第2電極17を3方向から取り囲み、それによって第2電極17を、第1電極16、ダンピング抵抗19及びパッド電極18から遮蔽する。この結果、電極16及び17間の直接の容量性結合を防ぎ、上記の様々な不都合を回避することができる。   Thus, the guard pattern 30 surrounds the second electrode 17 from three directions, thereby shielding the second electrode 17 from the first electrode 16, the damping resistor 19, and the pad electrode 18. As a result, direct capacitive coupling between the electrodes 16 and 17 can be prevented, and the above-mentioned various disadvantages can be avoided.

以上、本発明をその実施形態に基づいて詳細に説明した。しかし、本発明は上記実施形態に限定されるものではない。本発明は、その要旨を逸脱しない範囲で様々な変形が可能である。   The present invention has been described in detail based on the embodiments. However, the present invention is not limited to the above embodiment. The present invention can be variously modified without departing from the gist thereof.

第1及び第2実施形態では、PD20のバイアスライン上にしかダンピング抵抗が設けられていないが、TIA22の電源ラインにもダンピング抵抗を設けることは容易である。具体的には、第2電極17を互いに離間した二つの部分として形成し、一方の部分をワイアリングによって端子電極24に接続し、他方の部分をワイアリングによってリードピン13に接続する。更に、これら二つの部分の間に接続されたダンピング抵抗をメタライズ基板15または15aの上面に形成する。このようにTIA22の電源ライン上にダンピング抵抗を挿入することで、より大きなフィルタリング効果が得られる。その結果、TIA22に供給される電源電圧から高周波ノイズを更に除去することができる。   In the first and second embodiments, the damping resistor is provided only on the bias line of the PD 20, but it is easy to provide the damping resistor also on the power supply line of the TIA 22. Specifically, the second electrode 17 is formed as two parts separated from each other, one part is connected to the terminal electrode 24 by wiring, and the other part is connected to the lead pin 13 by wiring. Further, a damping resistor connected between these two portions is formed on the upper surface of the metallized substrate 15 or 15a. Thus, a larger filtering effect can be obtained by inserting a damping resistor on the power supply line of the TIA 22. As a result, high frequency noise can be further removed from the power supply voltage supplied to the TIA 22.

上記実施形態では、受光素子としてフォトダイオード、増幅器としてトランスインピーダンスアンプを使用するが、他の受光素子や増幅器を使用してもよい。   In the above embodiment, a photodiode is used as the light receiving element and a transimpedance amplifier is used as the amplifier. However, other light receiving elements and amplifiers may be used.

従来の光送信サブアセンブリのステム上面を示す平面図である。It is a top view which shows the stem upper surface of the conventional optical transmission subassembly. 従来の光送信サブアセンブリのステム上面を示す平面図である。It is a top view which shows the stem upper surface of the conventional optical transmission subassembly. 第1実施形態に係る光送信サブアセンブリのステム上面を示す平面図である。It is a top view which shows the stem upper surface of the optical transmission subassembly which concerns on 1st Embodiment. 第1実施形態に係るメタライズ基板の上面及び下面を示す平面図である。It is a top view which shows the upper surface and lower surface of the metallization board | substrate which concern on 1st Embodiment. 従来のメタライズ基板の上面及び下面を示す平面図である。It is a top view which shows the upper surface and lower surface of the conventional metallization board | substrate. 第2実施形態に係る光送信サブアセンブリのステム上面を示す平面図である。It is a top view which shows the stem upper surface of the optical transmission subassembly which concerns on 2nd Embodiment. 第2実施形態に係るメタライズ基板の上面及び下面を示す平面図である。It is a top view which shows the upper surface and lower surface of the metallization board | substrate which concerns on 2nd Embodiment.

符号の説明Explanation of symbols

10…ステム、11〜14…リードピン、15、15a…メタライズ基板、16…第1電極、17…第2電極、18…パッド電極、19…ダンピング抵抗、20…受光素子、23〜26…端子電極、27…メタライズ電極、28…誘電体基板、30…ガードパターン、32…ワイア、35…メタライズ基板、40〜43…ワイア、55…メタライズ基板、100、100a…光受信サブアセンブリ   DESCRIPTION OF SYMBOLS 10 ... Stem, 11-14 ... Lead pin, 15, 15a ... Metallized board, 16 ... 1st electrode, 17 ... 2nd electrode, 18 ... Pad electrode, 19 ... Damping resistance, 20 ... Light receiving element, 23-26 ... Terminal electrode 27 ... Metallized electrode, 28 ... Dielectric substrate, 30 ... Guard pattern, 32 ... Wire, 35 ... Metalized substrate, 40-43 ... Wire, 55 ... Metallized substrate, 100, 100a ... Optical receiving subassembly

Claims (3)

上面及び下面に一対の電極を有し、前記上面に入射した光信号を電気信号に変換する受光素子と、
前記受光素子を搭載するメタライズ基板と、
前記受光素子から前記電気信号を受けて増幅する増幅器と、
前記増幅器及び前記メタライズ基板を搭載する導電性のステムと、
前記ステムを貫通し、前記ステムから絶縁された第1及び第2のリードピンと、
を備える光受信サブアセンブリであって、
前記メタライズ基板は、誘電体基板を含んでおり、該誘電体基板の上面には、
第1の抵抗体と、
前記受光素子の下面がダイボンドされる受光素子接続用電極と、
前記第1の抵抗体を介して前記受光素子接続用電極に接続されると共に、ワイアリングによって前記第1のリードピンに接続される受光素子外部接続用電極と、
ワイアリングによって前記増幅器の電源端子に接続されると共に、ワイアリングによって前記第2のリードピンに接続される増幅器電源端子用電極と、
が形成されている、光受信サブアセンブリ。
A light receiving element having a pair of electrodes on an upper surface and a lower surface, and converting an optical signal incident on the upper surface into an electrical signal;
A metallized substrate on which the light receiving element is mounted;
An amplifier for receiving and amplifying the electrical signal from the light receiving element;
A conductive stem carrying the amplifier and the metallized substrate;
First and second lead pins penetrating the stem and insulated from the stem;
An optical receiver subassembly comprising:
The metallized substrate includes a dielectric substrate, and on the upper surface of the dielectric substrate,
A first resistor;
A light receiving element connection electrode to which the lower surface of the light receiving element is die-bonded;
A light receiving element external connection electrode connected to the light receiving element connecting electrode via the first resistor and connected to the first lead pin by wiring;
An amplifier power supply terminal electrode connected to the power supply terminal of the amplifier by wiring and connected to the second lead pin by wiring;
An optical receiver subassembly is formed.
前記誘電体基板の上面には、前記受光素子接続用電極、前記第1の抵抗体及び前記受光素子外部接続用電極が形成された領域と前記増幅器電源端子用電極との間に延在するシールド電極が更に形成されており、該シールド電極は、ワイアリングによって前記ステムに接続されている、請求項1に記載の光受信サブアセンブリ。   On the upper surface of the dielectric substrate, a shield extending between the region for forming the light receiving element connection electrode, the first resistor, and the light receiving element external connection electrode and the amplifier power supply terminal electrode The optical receiver subassembly of claim 1, further comprising an electrode, wherein the shield electrode is connected to the stem by wiring. 前記増幅器電源端子用電極は、
ワイアリングによって前記増幅器電源端子に接続された第1の部分と、
前記第1の部分から離間し、ワイアリングによって前記第2のリードピンに接続された第2の部分と、
を含んでおり、
前記誘電体基板の上面には、前記第1及び第2の部分の間に接続された第2の抵抗体が更に形成されている、請求項1または2に記載の光受信サブアセンブリ。
The amplifier power supply terminal electrode is:
A first portion connected to the amplifier power supply terminal by wiring;
A second portion spaced from the first portion and connected to the second lead pin by wiring;
Contains
3. The optical receiving subassembly according to claim 1, wherein a second resistor connected between the first and second portions is further formed on an upper surface of the dielectric substrate.
JP2006059848A 2006-03-06 2006-03-06 Light receiving subassembly Pending JP2007242708A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006059848A JP2007242708A (en) 2006-03-06 2006-03-06 Light receiving subassembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006059848A JP2007242708A (en) 2006-03-06 2006-03-06 Light receiving subassembly

Publications (1)

Publication Number Publication Date
JP2007242708A true JP2007242708A (en) 2007-09-20

Family

ID=38587993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006059848A Pending JP2007242708A (en) 2006-03-06 2006-03-06 Light receiving subassembly

Country Status (1)

Country Link
JP (1) JP2007242708A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014187400A (en) * 2014-07-07 2014-10-02 Fibest Ltd Optical semiconductor device
US9209756B2 (en) 2013-03-28 2015-12-08 Oclaro Japan, Inc. Optical receiver module including a thin film resistor parallel connected to a bias pad
JP2019083228A (en) * 2017-10-27 2019-05-30 住友電工デバイス・イノベーション株式会社 Light receiving module
WO2020012593A1 (en) * 2018-07-12 2020-01-16 三菱電機株式会社 Optical receiving circuit, optical receiver, optical terminating apparatus and optical communication system
CN111865429A (en) * 2019-04-30 2020-10-30 深圳市聚飞光电股份有限公司 Photoelectric receiver and manufacturing method thereof
CN113488455A (en) * 2021-05-24 2021-10-08 武汉敏芯半导体股份有限公司 Anti-interference high-speed light receiving device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139342A (en) * 1994-11-08 1996-05-31 Sumitomo Electric Ind Ltd Photoelectric conversion module
JP2003289149A (en) * 2002-03-28 2003-10-10 Sumitomo Electric Ind Ltd Light-receiving module
JP2004254125A (en) * 2003-02-20 2004-09-09 Sumitomo Electric Ind Ltd Light receiving module

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139342A (en) * 1994-11-08 1996-05-31 Sumitomo Electric Ind Ltd Photoelectric conversion module
JP2003289149A (en) * 2002-03-28 2003-10-10 Sumitomo Electric Ind Ltd Light-receiving module
JP2004254125A (en) * 2003-02-20 2004-09-09 Sumitomo Electric Ind Ltd Light receiving module

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9209756B2 (en) 2013-03-28 2015-12-08 Oclaro Japan, Inc. Optical receiver module including a thin film resistor parallel connected to a bias pad
JP2014187400A (en) * 2014-07-07 2014-10-02 Fibest Ltd Optical semiconductor device
JP2019083228A (en) * 2017-10-27 2019-05-30 住友電工デバイス・イノベーション株式会社 Light receiving module
WO2020012593A1 (en) * 2018-07-12 2020-01-16 三菱電機株式会社 Optical receiving circuit, optical receiver, optical terminating apparatus and optical communication system
JPWO2020012593A1 (en) * 2018-07-12 2020-12-17 三菱電機株式会社 Optical receiver circuit
CN111865429A (en) * 2019-04-30 2020-10-30 深圳市聚飞光电股份有限公司 Photoelectric receiver and manufacturing method thereof
CN113488455A (en) * 2021-05-24 2021-10-08 武汉敏芯半导体股份有限公司 Anti-interference high-speed light receiving device

Similar Documents

Publication Publication Date Title
US5814871A (en) Optical semiconductor assembly having a conductive float pad
JP2006253676A (en) Optical assembly
JP6247169B2 (en) Optical receiver circuit and optical receiver
JP2007201213A (en) Optical receiving module
US7663228B2 (en) Electronic component and electronic component module
JP2007242708A (en) Light receiving subassembly
JP2019186813A (en) Photodetector device
KR100326684B1 (en) Photoelectric conversion module
JP2008226988A (en) Photoelectric conversion module
JP2001230428A (en) Light receiving amplifier
JP2008034807A (en) Optical transmitter/receiver, and optical transmitting/receiving module
JP4828103B2 (en) Optical transceiver module
US10135545B2 (en) Optical receiver module and optical module
US6806547B2 (en) Light-receiving module
JP2006351610A (en) Optical module
JP2004254125A (en) Light receiving module
US20240222532A1 (en) Light-Receiving Element and Light Receiving Circuit
JP6420222B2 (en) Optical receiver circuit and optical receiver module
JP2018152493A (en) Optical receiver module and optical module
JP2010251570A (en) Optical receiving module
JP2012114342A (en) Optical reception sub-assembly, manufacturing method therefor and optical receiver module
JP4894349B2 (en) Stem and optical module
JP6879440B1 (en) Optical receiver module
US6949731B2 (en) Light-receiving module having a light-receiving device on a die-capacitor
JP2003289149A (en) Light-receiving module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110628