[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2007129197A - 共通結合領域を持つ埋め込みキャパシタデバイス - Google Patents

共通結合領域を持つ埋め込みキャパシタデバイス Download PDF

Info

Publication number
JP2007129197A
JP2007129197A JP2006252760A JP2006252760A JP2007129197A JP 2007129197 A JP2007129197 A JP 2007129197A JP 2006252760 A JP2006252760 A JP 2006252760A JP 2006252760 A JP2006252760 A JP 2006252760A JP 2007129197 A JP2007129197 A JP 2007129197A
Authority
JP
Japan
Prior art keywords
capacitor
conductive
electrode
conductive pattern
embedded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006252760A
Other languages
English (en)
Inventor
Huey-Ru Chang
チャン・ヒュイ−ル
Min-Lin Lee
リー・ミン−リン
Shinn-Juh Lay
ライ・シン−ジュー
Chin Sun Shyu
シュ・チン・スン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of JP2007129197A publication Critical patent/JP2007129197A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】ICと外部キャパシタとの間に長い配線経路を持つ。
【解決手段】
上に集積回路を持つ回路基板内の埋め込みキャパシタデバイスが提供される。回路基板は、集積回路下に共通結合領域を持つ。埋め込みキャパシタデバイスは、少なくとも１つのキャパシタを集積回路の第１の組みの端子に与える第１のキャパシタセクションと、少なくとも１つのキャパシタを集積回路の第２の組みの端子に与える第２のキャパシタセクションとを含む。第１のキャパシタセクションの一部は、共通結合領域内にあり、そして、共通結合領域内に位置する第１の組みの端子への結合を持つ。同様に、第２のキャパシタセクションの一部は、共通結合領域内にあり、そして、共通結合領域内に位置する第２の組みの端子への結合を持つ。
【選択図】図６

Description

この出願は、2005年9月19日に出願された暫定的な特許出願、シリアル No.60/718,413の「共通結合領域を持つ埋め込みキャパシタデバイス」を優先権主張するものである。この出願は、2005年9月6日に出願された同時係属中の出願、シリアル No.60/718,382の「多層構造を持つ埋め込みキャパシタコア」に関連する。
この発明は、共通結合領域を持つ埋め込みキャパシタデバイスに関し、特に、回路基板内に埋め込みでき、かつ、集積回路のための共通結合領域を提供する埋め込みキャパシタコアに関する。
キャパシタは、電荷を保存するか、または吸収できる電気的デバイスである。電荷を保存する容量のために、キャパシタには、集積回路("IC)"を含む電気回路の設計と動作において広い適用を持つ。例として、IC自体は、信号処理などのようなICの動作のために他の部品と結合した数個のキャパシタを含むかもしれない。また、内部のキャパシタに加えて、ICは、電源を安定させるか、望ましくない変動を吸収するか、または信号干渉または雑音を抑えるために外部のキャパシタを当てにするかもしれない。例えば、プリント回路基板("PCB")に取り付けられたICは、またそれらの目的の１つのためにPCBに取り付けられるセラミックキャパシタと結合されてもよく、そのキャパシタは、公知の表面マウント技術("SMT")を使用することで取り付けられてもよい。代わりに、他のタイプのキャパシタは、回路基板上に取り付けられるか、その内部に取り付けられ、そして、それらのSMTキャパシタとして同様の効果を与えるために、ICに結合されてもよい。
一般に、ICと外部のキャパシタとの間の結合は、配線経路を構成することによって、達成され、これは、IC自体内部での結合に較べ、極めて大きい長さをもつかも知れない。ある適用では、巻回長または細い経路は、その経路自体にインダクタンスを生じ、望ましくないインダクタンスの影響は、ICの信号または動作に作用する。さらに、SMTキャパシタは、サイズが小さいが、また、キャパシタンスの範囲、それが扱うことができる信号周波数またはそれらの双方が制限され、設計要求を満足できるSMTキャパシタを見つけることは挑戦となる。また、ICの端子および配列される端子の密度の増大に伴い、外部のキャパシタとICを結合するための配線設計は別の大きな挑戦となるかもしれない。
したがって、回路基板などのような他の基板に埋め込むことができるキャパシタデバイスを提供することは望ましいかもしれない。より広い範囲のキャパシタンスを提供するキャパシタ設計を提供することが望ましいかも知れない。ICからキャパシタまたは容量性、誘導性ネットワークのような外部デバイスへの経路を減少させることも望ましいかもしれない。
この発明に基づく実施例は、集積回路を上に持つ回路基板内に埋め込みキャパシタデバイスを提供するかもしれない。特に、その回路基板は、集積回路の下に共通結合領域を持つ。そのキャパシタデバイスは、少なくとも１つのキャパシタを、集積回路の第１の組みの端子に与える第１のキャパシタセクションと、少なくとも１つのキャパシタを、集積回路の第２の組みの端子に与える第２のキャパシタセクションとを備え、第１のキャパシタセクションの一部は、共通結合領域内にあり、そして、共通結合領域内に位置する第１の組みの端子へのそれの結合を持ち、第２のキャパシタセクションの一部は、共通結合領域内にあり、そして、共通結合領域内に位置する第２の組みの端子へのそれの結合を持つ。１実施例では、第１および第２のキャパシタセクションは、水平方向に配置された少なくとも２つのキャパシタセクションを持つ少なくとも１つの平面に属する。
この発明に基づく別の実施例は、上に集積回路を持つ回路基板内の埋め込みキャパシタデバイスを提供する。その回路基板は、集積回路の下に共通結合領域を持つ。その埋め込みキャパシタデバイスは、少なくとも１つのキャパシタを、集積回路の第１の組みの端子に与える第１のキャパシタセクションと、少なくとも１つのキャパシタを、集積回路の第２の組みの端子に与える第２のキャパシタセクションとを備え、第１のキャパシタセクションの一部は、共通結合領域にあり、そして、共通結合領域に位置する第１の組みの端子への結合を持ち、第２のキャパシタセクションの一部は、共通結合領域にあり、そして、共通結合領域に位置する第２の組みの端子への結合を持つ。
この発明に基づく別の実施例はプリント回路基板を提供する。そのプリント回路基板は、少なくとも１つの埋め込みキャパシタデバイスを備え、前記埋め込みキャパシタデバイスの各々は、複数のキャパシタ構造を形成するため、複数の層を含む。特に、前記埋め込みキャパシタデバイスは、少なくとも２つのキャパシタセクションを備え、前記キャパシタセクションの各々は、少なくとも１つの集積回路のために、共通結合領域内にキャパシタセクションの一部を持つ。
この発明の具体化の以下の記述は、添付された図面に関連して読まれた時、より明確に理解されるであろう。図面は発明のある具体化を例証する目的のためのものでる。しかしながら、この発明が示された正確な構成及び手段に限定されないことが理解されるべきである。
以下に詳述されるように、この発明に基づく実施例は、実施例として、埋め込みキャパシタデバイスは、導電性パターンで形成された多層キャパシタ構造を含み、そして、埋め込み減結合キャパシタ(EDC)として役立つために、回路基板またはPCB(プリント回路基板)内に埋め込みできる。１実施例では、回路基板は、その上に少なくとも１つの集積回路を持ち、そして、共通結合領域は、集積回路の下にあってもよい。ある実施例では、それ自身の回路基板も、キャパシタデバイスに対する共通結合領域を提供してもよい。
この発明の実施例は、共通結合領域を持つ埋め込みキャパシタデバイスを含む。実施例として、埋め込みキャパシタは、導電性パターンで形成した多層キャパシタ構造を含んでもよく、そして、埋め込み減結合キャパシタ(EDC)のように役立つために、回路基板またはPCB(プリント回路基板)内に埋め込みできる。１実施例では、回路基板は、上に少なくとも１つの集積回路を持ち、そして、共通結合領域は、集積回路の下にあってもよい。ある実施例では、回路基板自身は、キャパシタデバイスのために共通結合領域を持ってもよい。
ICの設計では、パワー、グランド及び他の信号端子を通じて電流が流れる。不幸にも、誤りの信号は、パワー/グランドの反射おび電圧/電流のスイッチングノイズにより生じるかも知れない。減結合キャパシタ回路のように適した外部回路は、回路動作への意図していない影響を最小にするために、パワー端子または信号ノイズにおける望ましくない反射を分配または減結合してもよい。望ましくないパワー/グランドの反射または信号ノイズの低減または除去は、他の周りの回路またはシステムに影響ずあるかも知れない、ICまたはシステムにより生じた電磁干渉(EMI)も低減するかも知れない。減結合キャパシタのキャパシタンス値、減結合キャパシタの個数、配線経路長、信号ノイズの周波数などのような、減結合キャパシタの効率に影響する多くの要因が存在する。ICの動作がより高速になるにつれ、新ゴアまたはパワーのスイッチングノイズのような関連したノイズの周波数もより高くなり、そのことが、より高い特性のより大きい減結合キャパシタを要求する。
図１は、回路基板４上に又はその回路基板４へ装着されるIC２に対する外部の減結合キャパシタ構成の概略例を示す。図１を参照すると、IC２の１組以上のパワーまたは信号の端子は、外部キャパシタ６のような一つ以上の外部の容量性ループに結合されてもよい。キャパシタ６と結合するために、IC２のパワー端子VCCは、PCB４の下部配線層(図１に示したVCC面のごとき)を通じて配線されてもよい。そして、IC２のグランド端子は、PCB４の上部配線層(図１に示したグランド面のごとき)を通じて配線されてもよい。しかしながら図１に示したように、延長された配線構成は、キャパシタ結合に対し、大きなインダクタンスの影響を持つかも知れない長い電流ループとなる。そのインダクタンスの影響は、いくつかの実施例では、グランドまたはパワーの好ましくない反射またはノイズの低減での外部キャパシタの有効性に作用するかも知れない。
インダクタンスの影響の発生に加え、回路基板の表面領域での発生があるかも知れない。IC ２の動作速度が増すにつれ、SMTキャパシタを含むより大きいキャパシタが必要となるかも知れず、その結果、追加的な回路基板領域を占有し、そして、より長い配線経路を要求する。図２は、IC２に対するSMTグループ6aおよび6bのような複数のSMTキャパシタの概略例を示す。図示したように、IC２は、ノイズを低減するため、パワー/グランドの反射を低減するため、および/または、電圧レベルを安定にするため、外部キャパシタを必要とするかも知れない、１組以上のパワー端子を持つかも知れない。しかしながら、SMTキャパシタのかなりの個数が必要となり、パワー端子からキャパシタグループへの結合はまた、長くされた電流ループを必要とする。その結果、SMTキャパシタは、ある場合には適切な解決法ではないかも知れない。
この発明の実施例は、多層構造を持つことにより十分なキャパシタンスを提供し、かつ、回路基板の表面領域を占有するのを回避する埋め込みキャパシタデバイスを提供する。例えば、埋め込みキャパシタデバイスは、表面スペースを占有することなく、回路基板またはプリント回路基板内に組み込まれてもよい。図３は、埋め込みキャパシタコア１００の概略例を示す。いくつかの実施例では、一つ以上のコア１００は、埋め込みキャパシタデバイスとして役立つ。この実施例で図示したように、埋め込みキャパシタコア１００は、複数のサブの構造を含み、その各々は、１組のキャパシタを含むかも知れない。例えば、埋め込みキャパシタコア１００は、第１のコア１０、第２のコア２０、全て同様に、N番目のコア９０まで含み、その各々は、１組のキャパシタを含むかも知れない。いくつかの実施例では、一つ以上のICは、一つ以上の共通結合領域を持つ一つ以上の埋め込みキャパシタ構造を共有する。
図３を参照すると、第１の組みのキャパシタ１０は、２つ以上の導電性電極を持つ第１の導電性パターン１２、第１の導電性パターン１２の２つの導電性電極に対応するかも知れない２つ以上の導電性電極を持つ第２の導電性パターン１４を含む。２つの導電性パターン１２および１４の間に、第１の誘電性のフィルムまたは材料がある。いくつかの実施例における“対応する”の用語は、２つの電極間の相互作用のような機能的な対応または、２つの電極の物理的な位置またはサイズのような物理的な対応を包含できる。第１の組みのキャパシタ１０と似て、第２の組みのキャパシタ２０は、２つ以上の導電性電極を持つ第３の導電性パターン２２、第３の導電性パターン２２の２つの導電性電極に対応するかも知れない２つ以上の導電性電極を持つ第４の導電性パターン１４を含む。
上に示した２組以上のキャパシタをスタックにするため、中間層の誘電性のフィルムまたは材料１０ａは、第１の組みのキャパシタ１０と第２の組みのキャパシタ２０との間に備えることができる。上で気付くように、埋め込みキャパシタコア１００は、回路基板内に埋め込まれてもよい。更に、図４に示した導電性パターンは、単に例示的な実施例であり、導電性パターンおよび誘電性フィルムの各層は、キャパシタンス、動作周波数、ICの端子位置などのような種々の設計考察に対して、形状、サイズおよび厚さが変化する。１実施例では、第３の組みのキャパシタを形成するために、第１または第２の導電性パターン１０の少なくとも１つの導電性電極は、第３または第４の導電性パターンの少なくとも１つの導電性電極に電気的に接続される。電極を提供するために、第１、第２、第３および第４の導電性パターン１２、１４、２２および２４は、金属のような導電性材料を含み、１実施例では銅が使用されてもよい。異なる誘電体材料が、誘電性のフィルム１６または材料２６として使用されてもよい。１実施例では、第１および第２の誘電性フィルム１６および２６の少なくとも一方は、およそ４０またはそれ以上の誘電率を持つかもしれない。更に、有機または無機の材料またはそれらの結合が、第１および第２の誘電性フィルム１６および２６として使用されてもよい。
第１、第２、第３および第４の導電性パターンの電極の間でのキャパシタの形成は、多数の可能性を持つ。電極の結合および形態に依存して、図３に図示の埋め込みキャパシタコア１００は、全ての電極により共通に形成された単一のキャパシタまたは、電極対から個別に形成された数個の個別電極を提供するかも知れない。言い換えれば、多数のキャパシタは、水平方向に、垂直方向に、または、その２つが結合した方法で配列されてもよい。図４は、コア１０およびコア２０の個別の電極がどのようにして結合されるかを例証する。いくつかの実施例では、電極は、一つ以上のキャパシタを提供するため、“交差して”結合される。例えば、コア１０およびコア２０は、単一のキャパシタまたは２つ以上のキャパシタとして、多数のキャパシタを結合して提供する。１実施例では、電極A1からA6は、一つの端子として共通に結合でき、そして、電極B1からB6は、別の端子として、共通に結合でき、これにより、少なくとも、A1-B1, A2-B2, A3-B3, A4-B4, A5-B5, A6-B6, A1-B2, B2-A3, B1-A2, A2-B3, B1-A4, A2-B5, B3-A6, A4-B5, B5-A6, B4-A5, およびA5-B6の各々の電極対の間でキャパシタを形成する。
導電性パターンの設計およびこれらの導電性パターン内の電極の結合は、埋め込み減結合キャパシタまたは他の容量性デバイスとしていずれかの異なる設計要求に適合させるために、多数の方法で変更できる。上の実施例は、単に例示的なものであり、当業者により実施されるかも知れない種々の設計は、この出願の教示に基づき異なる適用に対して変更される。
上で図示したような埋め込みキャパシタの設計では、埋め込みコアは、回路基板の表面領域を占有することなく、十分なキャパシタンスを提供するために、回路基板内に組み込まれる。図５は、内部に埋め込みキャパシタコア５１０を組み込んだ回路基板５１０の概略例を図示する。いくつかの実施例では、埋め込みキャパシタコア５１０は、一つ以上のキャパシタを提供してもよく、そして、個別のキャパシタは、IC４００の個別の端子または個別の対の端子に結合されてもよい。そして、導電性のバイアのような垂直方向の接続５１２は、そのような接続に使用されてもよい。１実施例では、コア５１０に似る一つ以上の埋め込みコアは、回路基板５００内に組み込まれてもよい。例えば、回路基板５００は、２つ以上の埋め込みキャパシタコアおよび一つ以上の配線層を持つ多層構造を持つかもしれない。
図６は、回路基板をトップから見た埋め込みキャパシタデバイス５１０の概略例を図示する。実施例として、図示したような埋め込みキャパシタデバイス５１０は、多層の回路基板内の一つ以上の層のように、回路基板の一部として回路基板内に組み込まれてもよい。いくつかの実施例では、回路基板上のICの個別の端子または組みの端子は、個別の減結合キャパシタのように、個別のキャパシタと結合される。従って、埋め込みキャパシタデバイス５１０は、ICの端子または組みの端子への直接結合を得るために、共通結合領域を有する個別のキャパシタセクションに分割されてもよく、そして、その共通結合領域は、IC1の下に、またはICの直ぐ下に存在してもよい。
図５に示した回路基板５００のような回路基板は、多層回路基板であり、その層の一部として、埋め込みキャパシタデバイス５１０を持つようにしてもよい。回路基板５００は、その上に備えられるか、その上に装着されるIC４００を持つかも知れない。例えば、内部に電気回路を有するチップの形態、または、パッケージ化されたチップまたはパッケージ化されていないチップであってもよい、IC４００は、図６で示したようにその領域４０２またはその一部を占有してもよい。いくつかの実施例では、回路基板５００は、ICの下に、またはICのすぐ下にある共通結合領域４０４を持ち、そして、その共通結合領域４０４は、導電性の配線またはバイアの形態のような形態で、ICのいくつかの端子から、埋め込みキャパシタデバイスへの直接の結合が形成されることを可能にする。図６の共通結合領域４０４に対する領域は、単に例示的なものであり、その共通結合領域４０４は、ICの領域４０２、または、図５のIC４００の全てのピンを包含する領域と同じ大きさであってもよい。
１実施例では、埋め込みキャパシタデバイスは、同じ水平面上に位置する２つ以上のキャパシタセクションを持ち、その面は、図６で描いた面と平行な面である。例えば、図６を参照すると、埋め込みキャパシタは、第１のキャパシタセクション５１０ａおよび第２のキャパシタセクション５１０ｂを含み、それらは、両セクション間の絶縁性材料５１２に対し、互いに接近して位置する。図６は、一つの埋め込みキャパシタデバイス５１０内に１２個の個別のキャパシタセクションを持つ例を示すが、一つの埋め込みキャパシタデバイス内のセクションの個数は、異なる設計要求に適合させるために変化してもよい。追加的に、各々のキャパシタセクションは、適したキャパシタンス値および動作特性を得るために、共通結合領域４０４から外側に延在し、そして、その形状は、領域４０４内でまたは、領域４０４から拡がった後で、変化してもよい。
図６を参照すると、例として、第１のキャパシタセクション５１０ａを取り上げると、キャパシタセクション５１０ａは、少なくとも１つのキャパシタを、IC(これは領域４０４上にある)の第１の組みの端子に提供するかも知れない。また、第１のキャパシタセクション５１０ａの一部は、共通結合領域４０４内にあり、そして、共通結合領域４０４内に位置する第１の組みの端子への結合を持つかも知れない。一つ以上の結合は、一つ以上の配線、または垂直のバイア(これらは領域４０４内の小円で示される)により達成されてもよい。設計および/または動作要求に応じて、ICは、キャパシタへの外部結合を要求する一つ以上の組みの端子を持つかも知れない。例として、第１の組みの端子は、ICのパワー供給端子に結合されてもよい。第１のキャパシタセクション５１０ａと同様に、第１のキャパシタセクション５１０ｂは、少なくとも１つのキャパシタを、ICの第２の組みの端子に提供してもよい。そして、第２のキャパシタセクション５１０ｂの一部は、共通結合領域４０４内にあり、そして、共通結合領域４０４内に位置する第２の組みの端子への結合を持つかも知れない。一つ以上の結合は、一つ以上の配線、または垂直のバイアにより達成されてもよい。例として、第２の組みの端子は、ICの別の対のパワー供給端子または、対の信号端子に結合されてもよい。いくつかの実施例では、キャパシタセクションが、垂直方向に配置された層を持つ多層構造を持つなら、共通結合領域は、多層構造の一つ以上の層に延在するかも知れない。更に、図示したような個別のキャパシタセクションは水平方向に配置されるが、他の実施例では、それらは、垂直の配置、または結合(いくつかが垂直でいくつかが水平)を持つことができる。
図６に図示した実施例では、第１および第２のキャパシタセクション５１０ａおよび５１０ｂは、回路基板５００内に埋め込まれた埋め込みキャパシタコアの少なくとも１つの共通の面に属するかも知れない。例として図４の埋め込みキャパシタコアを用いると、第１のキャパシタセクション５１０ａは、電極Ａ１、Ｂ１、Ａ４およびＢ４により形成され、そして、第２のキャパシタセクション５１０ｂは、電極Ｂ２、Ａ２、Ｂ５およびＡ５により形成されてもよい。埋め込みキャパシタコアがより多くの層を持つなら、各々のキャパシタセクションも、キャパシタコアの追加的な層内に電極を含む。
図７は、埋め込みキャパシタデバイスを分割する別の概略例を図示する。図７を参照すると、埋め込みキャパシタデバイスは、図７に示したいくつかの長方形のキャパシタセクション５１０ａから５１０ｈおよび、図７で示されていない追加的なセクション５１０ｉから５１０ｊに分割されてもよい。この実施例では、キャパシタセクション５１０ａから５１０ｄは、それらの一部が、ICの下にある共通結合領域４０４内に留まり、これにより、引き延ばされた配線経路を用いることなく、ICからこれらの４つのキャパシタセクションへの直接の結合を可能にする。しかしながら、いくつかの実施例では、ICは、４つ以上の端子、または、４つ以上の外部キャパシタまたは、４つ以上のキャパシタセクションを要求する組みの端子を、持つかも知れない。キャパシタセクション５１０ｅ、５１０ｆ、５１０ｇ、５１０ｈ、５１０ｉ、５１０ｊのような、キャパシタセクションを、これらの追加的なキャパシタに結合するために、ICは、長い配線経路の配線を必要とする。いくつかの実施例では、図７で示したようなこれらの配線経路は、いくらかのインダクタンスの影響を生じさせる薄い経路であるかも知れない。埋め込みキャパシタデバイスおよび配線層を含む回路基板の設計に依存して、インダクタンスの影響は、いくつかの場合に望ましくなく、キャパシタセクション５１０ｅから５１０ｊを含む外部キャパシタループに影響を与えるかも知れない。
図８は、埋め込みキャパシタデバイスを分割する別の概略例を図示する。図８を参照すると、埋め込みキャパシタデバイスは、多数の長方形のキャパシタセクションに分割されるかも知れない。いくつかの実施例では、これらのキャパシタセクションは、対応するICに対する領域または、キャパシタセクションを要求する、対応する共通結合領域に、適合するか、またはそれらの領域に接近する方法で分割されてもよく、それにより、ICから対応するキャパシタセクションへの直接的な、またはより少ない非間接的な結合を可能にする。しかしながら、いくつかの実施例では、いくつかのICは、３つまたは４つ以上の端子または、３つまたは４つ以上の外部キャパシタまたは３つまたは４つ以上のキャパシタセクションを要求するかも知れない組みの端子を持つかもしれない。ICからいくつかのそれらの対応するキャパシタセクションは、引き延ばされた配線経路を必要とするかも知れず、このことは、いくつかの場合で、外部キャパシタループに影響を与えるかも知れない。
いくつかの実施例では、埋め込みキャパシタデバイスは、ICの減結合キャパシタとして採用されてもよい。ICの種々の設計要求のために、ある場合には、ICの組みの端子のいくつかまたは全てに対して一つ以上のキャパシタを要求するかも知れない。例えば、異なった周波数のノイズを低減するなどのように、より良い特性を得るために、１対のパワー端子の組みは、２つまたは３つの並列のキャパシタを要求するかも知れない。実施例として、異なるキャパシタンスの値のキャパシタまたは、異なる構成のキャパシタは、異なる周波数応答を持つかも知れず、これにより、種々の周波数をカバーするノイズに対し、より良いノイズ低減効果を提供する。
２つ以上のキャパシタを持つキャパシタセクションは、垂直に、水平に、またはその双方に結合されたキャパシタを持つかも知れない。図９Ａ、９Ｂは、垂直に結合された３つのキャパシタを持つキャパシタセクションを提供する２つの概略例を示す。図９Ａを参照すると、左で垂直に配置された３つのキャパシタは、垂直方向のバイアを通じて、ICの第１の組みの端子に結合され、そして、右で垂直に配置された３つのキャパシタも、垂直方向のバイアを通じて、ICの第２の組みの端子に結合される。図９Ｂを参照すると、左で垂直に配置された３つのキャパシタは、第１のキャパシタセクションに属し、垂直のバイアを通じてICの第１の組みの端子に結合される。右で垂直に配置された３つのキャパシタは、第２のキャパシタセクションに属し、同様に垂直のバイアを通じてICの第２の組みの端子に結合される。図９Ｂでは、第１および第２のキャパシタセクションの垂直のバイアは、IC下またはIC直下の一つの共通結合領域内にて、接近して配置される。
図１０Ａ、１０Ｂは、水平方向に結合された３つのキャパシタを持つキャパシタセクションの概略例を示す。図１０Ａは、キャパシタセクションの斜視図を示し、図１０Ｂは、キャパシタセクションの平面図を示す。図１０Ａを参照すると、キャパシタセクションは、同じ形状の２つ以上の導電性パターンを持つかも知れない。各導電性パターンは、第１の電極５１０a1、第２の電極５１０a2および第３の電極５１０a3のように、相互接続された状態の数個の電極に分割されてもよい。図１０Ａに示した多層の導電性パターン構成を備えることで、第１の電極５１０a1および、導電性パターンの他の層からオーバーラップするか、対応する電極は、第１のキャパシタを与え、第２の電極５１０a2および、導電性パターンの他の層からオーバーラップするか、対応する電極は、第２のキャパシタを与え、そして、第３の電極５１０a3および、導電性パターンの他の層からオーバーラップするか、対応する電極は、第３のキャパシタを与えてもよい。
１実施例では、異なるキャパシタンス値の３つのキャパシタは、そのような構成から備えられてもよい。例えば、第１の電極５１０a1を含むキャパシタは、３つの中で最大のキャパシタンス値を与え、第２の電極５１０a2を含むキャパシタンスは、３つの中で２番目に大きいキャパシタンスを与え、第３の電極５１０a3を含むキャパシタンスは、３つの中で最小の大きいキャパシタンスを与えてもよい。複数のキャパシタを持つことで、個別の周波数スペクトラムで良好なノイズ低減効果を与えるように、良好な周波数応答を、結合されたデバイスに与える。図１０Ａおよび図１０Ｂで示した実施例では、図示したようなキャパシタセクションは、並列に結合された３つの水平方向に結合されたキャパシタを含むかも知れない。図示した例では、第１、第２および第３の電極５１０a1-a3の間の相互接続の設計により、追加的な配線に頼ることなく、キャパシタ自身が並列に接続される。従って、キャパシタセクションは、いくつかの例で長い配線長により引き起こされる好ましくない影響を持つことなく、複数のキャパシタを提供するかも知れない。図１０Ｂは、図１０Ａで示したキャパシタセクションをトップから見ている。
一つのキャパシタセクションを与えるために、２つ以上のキャパシタを結合する構成は、上で示した共通結合領域を持つ構成に適用されてもよい。図１１Ａおよび１１Ｂは、４つのキャパシタセクションを持つ埋め込みキャパシタデバイスの概略例を示し、各キャパシタセクションは、水平方向に結合された２つ以上のキャパシタを持つ。多層構造の回路基板は、その層の一つとして、図１１Ａで図示した物に似た埋め込みキャパシタデバイスを組み込んでもよい。その回路基板は、その上に、図１１Ｂで示した複数のピンを持つようなICが備えられるか、装着されてもよい。図１１Ａの中央に示された共通結合領域４０６(つまり、点線で囲んだ領域)は、ICの下、または直下にあり、そして、いくつかのICから埋め込みキャパシタデバイスへの少なくともいくつかの直接の結合を提供するために用いられてもよい。例えば、直接の結合は、IC端子から、キャパシタセクション５１０m〜５１０pのような対応するキャパシタセクションへ垂直に延在するバイアの形態であってもよい。図１１Ｂで示したように、共通結合領域４０８を備えたことで、延長した配線や、しばしば垂直のバイアを用いることなく、一つ以上のキャパシタがICのピンや端子に直接的に結合されることを可能にする。ある実施例では、共通結合領域４０８は、延長配線を用いることなく、同時に、ICの１つ以上の組みの端子から複数のキャパシタへの結合を提供してもよい。
図６に図示のキャパシタセクションと同様に、図１１Ａに示したこれらのキャパシタセクションは、図１１Ａの描画面と平行な面である同じ水平面に置かれてもよい。例えば、図１１Ａを参照すると、埋め込みキャパシタは、第１のキャパシタセクション５１０ｍおよび、第２のキャパシタセクション５１０ｎを含み、両セクションは、互いに接近し、両セクション間に絶縁材料を持つ。図１１Ａは、一つの埋め込みキャパシタデバイス内に４つのキャパシタセクションを持つ概略例であるが、一つの埋め込みキャパシタデバイス内にキャパシタセクションの個数は、異なる設計要求に適合するために変更してもよい。更に、各キャパシタセクションは、適切なキャパシタンス値および動作特性を得るために、共通結合領域から外方向に延在してもよく、そして、領域４０４内で、または、領域４０４から突き出した後で、その形状を変更してもよい。
単一のキャパシタセクションのキャパシタを垂直にまたは水平に結合することに加え、キャパシタセクションは、より大きいキャパシタまたはキャパシタンス値のより多い選択を与えるために、両方の結合を同時に持つようにしてもよい。更に、いくつかの実施例では、一つ以上のキャパシタを含むキャパシタデバイスは、回路基板内の種々の位置内に組み込まれてもよい。例えば、埋め込みキャパシタデバイスは、回路基板の中央の層に、またはその近くに配置されてもよい。別の実施例では、埋め込みキャパシタデバイスは、２つ以上の埋め込みキャパシタコアを含んでもよく、それらの一つは、回路基板のトップ部の近くにあり、それらの第２の物は、回路基板の底部の近くに位置する。いくつかの実施例では、埋め込みキャパシタデバイスは、回路基板内に一つのパワー配線層およびグランド配線層を持ってもよく、そして、パワー配線層および/または、グランド配線層は、必要な結合を得るために、埋め込みキャパシタデバイスまたは、その埋め込みコアの一つに接近または近接して配置されてもよい。
上で述べたように、埋め込みキャパシタコア、その構成、および関連する適用に関する例が提供される。当業者は、ここで説明された広い発明の概念からそれることなく、上で述べた実施例を変形できることに理解するであろう。従って、この発明は、開示した特定の実施例で限定されるのではなく、この発明の範囲は添付されたクレームにより限定される趣旨および範囲内で変形をカバーするように意図される。
ICに対する外部の減結合キャパシタ構造の概略図を例証する。 ICに対する複数のSMTキャパシタの概略図を例証する。 埋め込みキャパシタコアの個別電極の結合を示す概略の例を例証する。 埋め込みキャパシタコアの個別電極の結合を示す概略の例を例証する。 埋め込みキャパシタコアを組み込む回路基板の概略の例を例証する。 回路基板のトップから見た埋め込みキャパシタデバイスの概略の例を例証する。 埋め込みキャパシタデバイスを複数キャパシタセクション内へ分割する概略例を例証する。 埋め込みキャパシタデバイスを長方形のキャパシタセクション内へ分割する別の概略例を例証する。 垂直方向に結合した３つのキャパシタを持つキャパシタセクションを提供する概略の例を例証する。 垂直方向に結合した３つのキャパシタを持つキャパシタセクションを提供する概略の例を例証する。 斜め方向から見た、水平方向に結合した３つのキャパシタを持つキャパシタセクションを提供する概略の例を例証する。 トップから見た、水平方向に結合した３つのキャパシタを持つキャパシタセクションを提供する概略の例を例証する。 各々が水平方向に結合した２つ以上のキャパシタを持つ、４個のキャパシタセクションを持つ埋め込みキャパシタデバイスの概略の例を例証する。 各々が水平方向に結合した２つ以上のキャパシタを持つ、４個のキャパシタセクションを持つ埋め込みキャパシタデバイスの概略の例を例証する。
符号の説明
２：IC
４：PCB
６；キャパシタ
１０：第１のコア
１２：導電性パターン
１６：第１の誘電性のフィルム
２６：第２の誘電性フィルム
１００：キャパシタコア
５００：回路基板

Claims (21)

  1. 上に集積回路を持つ回路基板内の埋め込みキャパシタデバイスであり、
    少なくとも１つのキャパシタを、集積回路の第１の組みの端子に与える第１のキャパシタセクションと、
    少なくとも１つのキャパシタを、集積回路の第２の組みの端子に与える第２のキャパシタセクションとを備え、
    第１のキャパシタセクションの一部は、共通結合領域内にあり、そして、共通結合領域内に位置する第１の組みの端子への結合を持ち、
    第２のキャパシタセクションの一部は、共通結合領域内にあり、そして、共通結合領域内に位置する第２の組みの端子への結合を持ち、
    第１および第２のキャパシタセクションは、水平方向に配置された少なくとも２つのキャパシタセクションを持つ少なくとも１つの平面に属することを特徴とする埋め込みキャパシタデバイス。
  2. 第１のキャパシタセクションおよび第２のキャパシタセクションは、
    少なくとも第１の導電性電極および第２の導電性電極を備える第１の導電性パターンと、
    少なくとも第１の導電性電極および第２の導電性電極を備える第２の導電性パターンと、
    第１の導電性パターンと第２の導電性パターンとの間の第１の誘電体材料とを備え、
    第２の導電性パターンの第１の導電性電極は、第１の導電性パターンの第１の導電性電極に対応し、そして、第２の導電性パターンの第２の導電性電極は、第１の導電性パターンの第２の導電性電極に対応する請求項１記載の埋め込みキャパシタデバイス。
  3. 第１のキャパシタセクションおよび第２のキャパシタセクションの双方は、水平方向に配置された少なくとも２つのキャパシタセクションを提供する少なくとも１つの平面の多層構造に属し、そして、第１のキャパシタセクションおよび第２のキャパシタセクションは更に、
    少なくとも第１の導電性電極および第２の導電性電極を備える第３の導電性パターンと、
    少なくとも第１の導電性電極および第２の導電性電極を備える第４の導電性パターンと、
    第１の導電性パターンと第２の導電性パターンとの間の第２の誘電体材料と、および
    第１および第２の導電性パターンの一方と、第３および第４の導電性パターンの一方との間の中間誘電体材料とを備え、
    第３および第４の導電性パターンの第１の導電性電極は、第１の導電性パターンの第１の導電性電極に対応し、そして、第３および第４の導電性パターンの第２の導電性電極は、第１の導電性パターンの第２の導電性電極に対応する請求項２記載の埋め込みキャパシタデバイス。
  4. 第１のキャパシタセクションは、第１、第２、第３および第４の導電性パターンによる第１の電極および、第２のキャパシタセクションは、第１、第２、第３および第４の導電性パターンによる第２の電極を備える請求項３記載の埋め込みキャパシタデバイス。
  5. 第１のキャパシタセクションおよび第２のキャパシタセクションは、共通結合領域な位置する少なくとも１つの導電性バイアを通じて互いに電気的に結合される請求項１記載の埋め込みキャパシタデバイス。
  6. 埋め込みキャパシタデバイスは、集積回路に対する少なくとも１つの埋め込み減結合キャパシタとして役立つ請求項１記載の埋め込みキャパシタデバイス。
  7. 第１のキャパシタセクションおよび第２のキャパシタセクションの少なくとも一方は、は、電気的に並列に接続された少なくとも２つの個別の容量性デバイスを備える請求項１記載の埋め込みキャパシタデバイス。
  8. 上に主浦城回路を持つ回路基板内の埋め込みキャパシタデバイスであり、前記回路基板は、集積回路下の共通結合領域を持ち、前記埋め込みキャパシタデバイスは、
    少なくとも１つのキャパシタを、集積回路の第１の組みの端子に与える第１のキャパシタセクションと、
    少なくとも１つのキャパシタを、集積回路の第２の組みの端子に与える第２のキャパシタセクションとを備え、
    第１のキャパシタセクションの一部は、共通結合領域にあり、そして、共通結合領域に位置する第１の組みの端子への結合を持ち、
    第２のキャパシタセクションの一部は、共通結合領域にあり、そして、共通結合領域に位置する第２の組みの端子への結合を持つことを特徴とする埋め込みキャパシタデバイス。
  9. 第１のキャパシタセクションおよび第２のキャパシタセクションは、
    少なくとも第１の導電性電極および第２の導電性電極を備える第１の導電性パターンと、
    少なくとも第１の導電性電極および第２の導電性電極を備える第２の導電性パターンと、および
    第１の導電性パターンと第２の導電性パターンとの間の第１の誘電体材料とを備え、
    第２の導電性パターンの第１の導電性電極は、第１の導電性パターンの第１の導電性電極に対応し、そして、第２の導電性パターンの第２の導電性電極は、第１の導電性パターンの第２の導電性電極に対応する請求項８記載の埋め込みキャパシタデバイス。
  10. 第１のキャパシタセクションおよび第２のキャパシタセクションは共に、水平方向に配置された少なくとも２つのキャパシタセクションを持つ少なくとも１つの平面の多層構造に属し、そして、第１のキャパシタセクションおよび第２のキャパシタセクションは更に、
    少なくとも第１の導電性電極および第２の導電性電極を備える第３の導電性パターンと、
    少なくとも第１の導電性電極および第２の導電性電極を備える第４の導電性パターンと、
    第１の導電性パターンと第２の導電性パターンとの間の第２の誘電体材料と、および
    第１および第２の導電性パターンの一方と、第３および第４の導電性パターンの一方との間の中間誘電体材料とを備え、
    第３および第４の導電性パターンの第１の導電性電極は、第１の導電性パターンの第１の導電性電極に対応し、そして、第３および第４の導電性パターンの第２の導電性電極は、第１の導電性パターンの第２の導電性電極に対応する請求項９記載の埋め込みキャパシタデバイス。
  11. 第１のキャパシタセクションは、第１、第２、第３および第４の導電性パターンの第１の電極を備え、そして、第２のキャパシタセクションは、第１、第２、第３および第４の導電性パターンの第２の電極を備える請求項１０記載の埋め込みキャパシタデバイス。
  12. 第１のキャパシタセクションおよび第２のキャパシタセクションは、共通結合領域な位置する少なくとも１つの導電性バイアを通じて互いに電気的に結合される請求項８記載の埋め込みキャパシタデバイス。
  13. 第１のキャパシタセクションおよび第２のキャパシタセクションの少なくとも一方は、は、電気的に並列に接続された少なくとも２つの個別のキャパシタデバイスを備える請求項８記載の埋め込みキャパシタデバイス。
  14. 少なくとも１つの埋め込みキャパシタデバイスを備え、前記埋め込みキャパシタデバイスの各々は、複数のキャパシタ構造を形成するため、複数の層を含み、前記埋め込みキャパシタデバイスは、少なくとも２つのキャパシタセクションを備え、前記キャパシタセクションの各々は、少なくとも１つの集積回路のために、共通結合領域内にキャパシタセクションの一部を持つことを特徴とするプリント回路基板。
  15. 前記複数の層は、複数の導電性パターンの間に少なくとも１つの誘電体層を持つ導電性パターンの複数の層を含む請求項１４記載のプリント回路基板。
  16. ２つのキャパシタセクションは共に、水平方向に配置された少なくとも２つのキャパシタセクションを持つ少なくとも１つの平面の多層構造に属し、そして、２つのキャパシタセクションは、
    少なくとも１つの減結合キャパシタを集積回路に与える第１のキャパシタセクションと、
    少なくとも１つの減結合キャパシタを集積回路に与える第２のキャパシタセクションとを備える請求項１４記載のプリント回路基板。
  17. 第１のキャパシタセクションおよび第２のキャパシタセクションは、
    少なくとも第１の導電性電極および第２の導電性電極を備える第１の導電性パターンと、
    少なくとも第１の導電性電極および第２の導電性電極を備える第２の導電性パターンと、
    第１の導電性パターンと第２の導電性パターンとの間の第１の誘電体材料とを備え、
    第２の導電性パターンの第１の導電性電極は、第１の導電性パターンの第１の導電性電極に対応し、そして、第２の導電性パターンの第２の導電性電極は、第１の導電性パターンの第２の導電性電極に対応する請求項１６記載のプリント回路基板。
  18. 第１のキャパシタセクションおよび第２のキャパシタセクションは更に、
    少なくとも第１の導電性電極および第２の導電性電極を備える第３の導電性パターンと、
    少なくとも第１の導電性電極および第２の導電性電極を備える第４の導電性パターンと、
    第１の導電性パターンと第２の導電性パターンとの間の第２の誘電体材料と、および
    第１および第２の導電性パターンの一方と、第３および第４の導電性パターンの一方との間の中間誘電体材料とを備え、
    第３および第４の導電性パターンの第１の導電性電極は、第１の導電性パターンの第１の導電性電極に対応し、そして、第３および第４の導電性パターンの第２の導電性電極は、第１の導電性パターンの第２の導電性電極に対応する請求項１７記載のプリント回路基板。
  19. 第１のキャパシタセクションは、第１、第２、第３および第４の導電性パターンの第１の電極を備え、そして、第２のキャパシタセクションは、第１、第２、第３および第４の導電性パターンの第２の電極を備える請求項１８記載の埋め込みプリント回路基板。
  20. 第１のキャパシタセクションおよび第２のキャパシタセクションは、共通結合領域な位置する少なくとも１つの導電性パスを通じて互いに電気的に結合される請求項１６記載のプリント回路基板。
  21. ２つのキャパシタセクションの少なくとも一方は、電気的に並列に接続された少なくとも２つの個別の容量性デバイスを備える請求項１６記載のプリント回路基板。
JP2006252760A 2005-09-19 2006-09-19 共通結合領域を持つ埋め込みキャパシタデバイス Pending JP2007129197A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US71841305P 2005-09-19 2005-09-19
US11/531,337 US7875808B2 (en) 2005-09-19 2006-09-13 Embedded capacitor device having a common coupling area

Publications (1)

Publication Number Publication Date
JP2007129197A true JP2007129197A (ja) 2007-05-24

Family

ID=37831791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006252760A Pending JP2007129197A (ja) 2005-09-19 2006-09-19 共通結合領域を持つ埋め込みキャパシタデバイス

Country Status (7)

Country Link
US (1) US7875808B2 (ja)
JP (1) JP2007129197A (ja)
KR (1) KR100769536B1 (ja)
CN (1) CN1937884B (ja)
DE (1) DE102006043032A1 (ja)
FR (1) FR2891086A1 (ja)
TW (1) TWI340454B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7957150B2 (en) * 2008-02-21 2011-06-07 Hitachi, Ltd. Support method and apparatus for printed circuit board
US8125761B2 (en) * 2008-02-22 2012-02-28 Industrial Technology Research Institute Capacitor devices with co-coupling electrode planes
TWI393155B (zh) * 2008-02-29 2013-04-11 Ind Tech Res Inst 電容器裝置與電路
US9628052B2 (en) 2014-02-18 2017-04-18 Qualcomm Incorporated Embedded multi-terminal capacitor
KR102320399B1 (ko) * 2014-08-26 2021-11-03 삼성전자주식회사 전원 관리 칩, 그것을 포함하는 모바일 장치 및 그것의 클록 조절 방법
DE102015112253A1 (de) 2014-08-26 2016-03-03 Samsung Electronics Co., Ltd. Integrierte Leistungsverwaltungsschaltung, Leistungsverwaltungsverfahren, mobile Vorrichtung und Takteinstellverfahren
US9866014B2 (en) * 2015-02-11 2018-01-09 Allegro Microsystems, Llc Electronic device with shared EOS protection and power interruption mitigation

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63117416A (ja) 1986-11-06 1988-05-21 株式会社村田製作所 積層形多端子電子部品
US5027253A (en) 1990-04-09 1991-06-25 Ibm Corporation Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards
US5422782A (en) 1992-11-24 1995-06-06 Circuit Components Inc. Multiple resonant frequency decoupling capacitor
JP3154594B2 (ja) 1993-07-13 2001-04-09 日本特殊陶業株式会社 キャパシタ内蔵多層配線基板とその製造方法
US5972231A (en) 1997-10-31 1999-10-26 Ncr Corporation Imbedded PCB AC coupling capacitors for high data rate signal transfer
US6775150B1 (en) 2000-08-30 2004-08-10 Intel Corporation Electronic assembly comprising ceramic/organic hybrid substrate with embedded capacitors and methods of manufacture
US6388207B1 (en) 2000-12-29 2002-05-14 Intel Corporation Electronic assembly with trench structures and methods of manufacture
CN1376021A (zh) * 2001-03-16 2002-10-23 矽统科技股份有限公司 具有内建电容的多层基板及其制造方法
KR100455890B1 (ko) 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
KR100455891B1 (ko) 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
JP2004281169A (ja) 2003-03-14 2004-10-07 Rikogaku Shinkokai ポリマーコンポジット高誘電率材料、多層配線板及びモジュール基板
TWI226101B (en) 2003-06-19 2005-01-01 Advanced Semiconductor Eng Build-up manufacturing process of IC substrate with embedded parallel capacitor
TW591676B (en) 2003-06-20 2004-06-11 Ind Tech Res Inst Base board structure with hidden capacitor
JP4365166B2 (ja) 2003-08-26 2009-11-18 新光電気工業株式会社 キャパシタ、多層配線基板及び半導体装置
CN1317923C (zh) 2003-09-29 2007-05-23 财团法人工业技术研究院 一种具内藏电容的基板结构
US20060158828A1 (en) * 2004-12-21 2006-07-20 Amey Daniel I Jr Power core devices and methods of making thereof
US7548432B2 (en) * 2005-03-24 2009-06-16 Agency For Science, Technology And Research Embedded capacitor structure

Also Published As

Publication number Publication date
KR100769536B1 (ko) 2007-10-23
CN1937884B (zh) 2010-12-08
KR20070032616A (ko) 2007-03-22
DE102006043032A1 (de) 2007-04-12
CN1937884A (zh) 2007-03-28
US20070062726A1 (en) 2007-03-22
TWI340454B (en) 2011-04-11
US7875808B2 (en) 2011-01-25
FR2891086A1 (fr) 2007-03-23
TW200746389A (en) 2007-12-16

Similar Documents

Publication Publication Date Title
US8354975B2 (en) Electromagnetic band gap element, and antenna and filter using the same
US6327134B1 (en) Multi-layer capacitor, wiring board, and high-frequency circuit
JP4273098B2 (ja) 多層プリント回路板
KR20010039561A (ko) 적층 커패시터, 배선 기판, 및 고주파 회로
JPH10270855A (ja) 多層プリント基板とその製造方法
JP2009194397A (ja) 積層コンデンサ、該積層コンデンサを内蔵した配線基板、デカップリング回路及び高周波回路
JP2001148325A (ja) 積層コンデンサ、配線基板、デカップリング回路および高周波回路
JP3836384B2 (ja) デカップリング・コンデンサの配置方法
JP2007129197A (ja) 共通結合領域を持つ埋め込みキャパシタデバイス
US7791896B1 (en) Providing an embedded capacitor in a circuit board
KR100870380B1 (ko) 저 인덕턴스 내장 커패시터 층 접속부의 디자인
US7893359B2 (en) Embedded capacitor core having a multiple-layer structure
JP4933318B2 (ja) 印刷回路基板アセンブリー及び該印刷回路基板アセンブリーを使用するインバーター
JP2008235293A (ja) 多層プリント配線板
JP4854345B2 (ja) コンデンサシート及び電子回路基板
CA2769923C (en) Multi-plate board-embedded capacitor and methods for fabricating the same
KR101055457B1 (ko) 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판
JP2007073956A (ja) 印刷回路基板アセンブリー及び該印刷回路基板アセンブリーを使用する電子装置
JP2005236008A (ja) コンデンサシート
KR100669963B1 (ko) 다층배선기판 및 그 제조 방법
KR100967059B1 (ko) 캐패시터 내장형 ｌｔｃｃ 기판
KR20090032767A (ko) 내장형 박막 캐패시터
JP2005310895A (ja) 多層配線板
JP2017216367A (ja) プリント回路板及び電子機器
JP2007173669A (ja) 多層回路基板及びｉｃパッケージ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090420

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091225

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100118

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100305