[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2007122033A - Display device and electronic device - Google Patents

Display device and electronic device Download PDF

Info

Publication number
JP2007122033A
JP2007122033A JP2006263259A JP2006263259A JP2007122033A JP 2007122033 A JP2007122033 A JP 2007122033A JP 2006263259 A JP2006263259 A JP 2006263259A JP 2006263259 A JP2006263259 A JP 2006263259A JP 2007122033 A JP2007122033 A JP 2007122033A
Authority
JP
Japan
Prior art keywords
pixel
emitting element
light emitting
light
cie
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006263259A
Other languages
Japanese (ja)
Other versions
JP2007122033A5 (en
Inventor
Hajime Kimura
肇 木村
Atsushi Miyaguchi
厚 宮口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006263259A priority Critical patent/JP2007122033A/en
Publication of JP2007122033A publication Critical patent/JP2007122033A/en
Publication of JP2007122033A5 publication Critical patent/JP2007122033A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve color reproduction range in a display device having light-emitting elements. <P>SOLUTION: The display device is configured as follows; a display area has a plurality of picture elements each of which includes: first and second pixels each of which includes a light-emitting element having a chromaticity whose x-coordinate in a CIE-XY chromaticity diagram is 0.50 or more; third and fourth pixels each of which includes a light-emitting element having a chromaticity whose y-coordinate in the diagram is 0.55 or more; and fifth and sixth pixels each of which includes a light-emitting element having a chromaticity whose x-coordinate and y-coordinate in the diagram are 0.20 or less and 0.25 or less respectively. The light-emitting elements in the first and second pixels have different emission spectrums from each other, and the light-emitting elements in the third and fourth pixels have different emission spectrums from each other, and the light-emitting elements in the fifth and sixth pixels have different emission spectrums from each other. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は画素に発光素子や電気光学素子を具備する表示装置に関する。特に発光素子に有機材料や蛍光材料や燐光材料を含む層を具備する表示装置に関する。   The present invention relates to a display device including a light emitting element or an electro-optical element in a pixel. In particular, the present invention relates to a display device in which a light-emitting element includes a layer containing an organic material, a fluorescent material, or a phosphorescent material.

有機材料を含む層を一対の電極間に有し、当該電極間に電流を流すことで発光する発光素子を用いた表示装置の開発が進められている。このような表示装置は薄型軽量化に有利であり、自発光であるため視認性も良く、応答速度も速い。また、消費電力も潜在的には非常に小さくできる可能性があり、次世代の表示装置として盛んに開発が進められ、一部実用化もされている。   Development of a display device using a light-emitting element that has a layer containing an organic material between a pair of electrodes and emits light by passing a current between the electrodes is in progress. Such a display device is advantageous in reducing the thickness and weight, and since it is self-luminous, it has good visibility and quick response. In addition, there is a possibility that the power consumption can potentially be very small, and it is actively developed as a next-generation display device, and partly put into practical use.

上記の構成の発光素子を用いた表示装置において、高画質、広色域化の向上が望まれている。例えば、印刷業務における編集、芸術・映画等の作品の視聴、遠隔医療における実物の色の正確な把握、等に正確な色の再現・表示が行える表示装置の開発が強く望まれている。そこで人間の眼に視認される色域をよくするため、色純度、広色域化の向上等、構造を最適化する研究がなされている(例えば、特許文献1を参照)。
特表2001−039554号公報
In a display device using the light-emitting element having the above structure, improvement in high image quality and wide color gamut is desired. For example, there is a strong demand for the development of a display device that can accurately reproduce and display colors, such as editing in printing operations, viewing of works such as arts and movies, and accurate grasp of real colors in telemedicine. Therefore, in order to improve the color gamut visually recognized by human eyes, studies have been made on optimizing the structure such as improvement of color purity and wide color gamut (see, for example, Patent Document 1).
JP 2001-039554 A

しかしながら、人間の眼に視認される色域にはまだ余剰があり、まだ現状の表示装置での色再現範囲では不十分である。図39は色に関する基準を国際的に管理している国際照明委員会(CIE)が定めたCIE−XY色度図である。図中の外周において、最右端付近が赤色単色光の発光スペクトル700nm、最上端付近が緑色単色光の発光スペクトル546.1nm、最下端付近が青色単色光の発光スペクトル435.8nmにあたる。この色度図では、グラフ(可視領域)の外周が発光スペクトル上の単色光、内側が単色光を組み合わせてできる混合色に相当するため、内側に進む程、鮮やかさ(彩度)が低下する。加色混合により色を表現する場合、複数の基準色はCIE‐XY色度図で示される点が形成する多角形で囲まれた部分の色のみを再現出来る。   However, there is still a surplus in the color gamut visually recognized by human eyes, and the color reproduction range on the current display device is still insufficient. FIG. 39 is a CIE-XY chromaticity diagram defined by the International Commission on Illumination (CIE), which manages color standards internationally. In the outer periphery of the figure, the vicinity of the rightmost edge corresponds to an emission spectrum of red monochromatic light of 700 nm, the vicinity of the uppermost edge corresponds to an emission spectrum of green monochromatic light of 546.1 nm, and the vicinity of the lowermost edge corresponds to an emission spectrum of blue monochromatic light of 435.8 nm. In this chromaticity diagram, the outer periphery of the graph (visible region) corresponds to a monochromatic light on the emission spectrum, and the inner side corresponds to a mixed color formed by combining monochromatic light, so the vividness (saturation) decreases as it goes inward. . When a color is expressed by additive color mixing, a plurality of reference colors can reproduce only the color of the portion surrounded by the polygon formed by the points shown in the CIE-XY chromaticity diagram.

CIE−XY色度図で表したときに、赤(R)は、色度図の右側付近の領域(図39において色度図の周囲と点線3901で囲まれた領域)に座標を有する色を人間の眼が赤色として感じることができる。また、緑(G)は、CIE−XY色度図で表したときに、色度図の上側付近の領域(図39において色度図の周囲と点線3902で囲まれた領域)に座標を有する色を人間の眼が緑色として感じることができる。青(B)は、CIE−XY色度図を表したときに、色度図の下側付近の領域(図39において、色度図の周囲と点線3903と点線3904とで囲まれた領域)に座標を有する色を人間の眼が青色として感じることができる。具体的な例としては、ハイビジョン(高精細度テレビジョン放送;HDTV)規格の色度座標は、R(x=0.67,y=0.33)、G(x=0.21,y=0.71)、B(x=0.14,y=0.08)が挙げられる(図39における図中の三角形3905)。   When expressed in the CIE-XY chromaticity diagram, red (R) indicates a color having coordinates in the region near the right side of the chromaticity diagram (the region surrounded by the dotted line 3901 and the periphery of the chromaticity diagram in FIG. 39). The human eye can feel red. Green (G) has coordinates in a region near the upper side of the chromaticity diagram (a region surrounded by a dotted line 3902 and the periphery of the chromaticity diagram in FIG. 39) when represented by a CIE-XY chromaticity diagram. The human eye can feel the color as green. Blue (B) is a region near the lower side of the chromaticity diagram when the CIE-XY chromaticity diagram is represented (in FIG. 39, the region surrounded by the dotted line 3903 and the dotted line 3904). A human eye can perceive a color having coordinates as blue. As a specific example, the chromaticity coordinates of the high-definition (high-definition television broadcast; HDTV) standard are R (x = 0.67, y = 0.33), G (x = 0.21, y = 0.71) and B (x = 0.14, y = 0.08) (triangle 3905 in FIG. 39).

特許文献1に記載された方法によると色純度を高めることによって、図39の矢印方向に色再現範囲が拡大することができ、人間の眼に認識される色の鮮やかさは増加する。しかしながら、人間の眼に認識することができる色域にはまだ余剰があり、これを充足することで、色の再現範囲を広げることが課題となる。   According to the method described in Patent Document 1, by increasing the color purity, the color reproduction range can be expanded in the direction of the arrow in FIG. 39, and the vividness of the color recognized by human eyes increases. However, there is still a surplus in the color gamut that can be recognized by human eyes, and by satisfying this, it becomes a problem to widen the color reproduction range.

そこで、本発明は発光素子を具備する表示装置において、上記課題を解決するものであり、色再現範囲を向上させ、人間の眼に視認される色域を広くするものである。   Therefore, the present invention solves the above-described problems in a display device including a light emitting element, and improves the color reproduction range and widens the color gamut visually recognized by human eyes.

本発明の表示装置の一は、複数の絵素を有する表示領域を有し、絵素は、CIE−XY色度図で表したときに、CIE−XY色度図のxが0.50以上の領域に座標を有する発光素子を具備する第1の画素及び第2の画素と、CIE−XY色度図のyが0.55以上の領域に座標を有する発光素子を具備する第3の画素及び第4の画素と、CIE−XY色度図のxが0.20以下、yが0.25以下の領域に座標を有する発光素子を具備する第5の画素及び第6の画素と、で構成されており、第1の画素に設けられた発光素子と第2の画素に設けられた発光素子は互いに異なる発光スペクトルを有し、第3の画素に設けられた発光素子と第4の画素に設けられた発光素子は互いに異なる発光スペクトルを有し、第5の画素に設けられた発光素子と第6の画素に設けられた発光素子は、互いに異なる発光スペクトルを有する構成とする。   One display device of the present invention has a display area having a plurality of picture elements, and when the picture elements are represented by a CIE-XY chromaticity diagram, x in the CIE-XY chromaticity diagram is 0.50 or more. A first pixel and a second pixel each having a light-emitting element having coordinates in the region, and a third pixel having a light-emitting element having coordinates in a region where y in the CIE-XY chromaticity diagram is 0.55 or more. And the fourth pixel, and the fifth pixel and the sixth pixel each having a light emitting element having coordinates in a region where x is 0.20 or less and y is 0.25 or less in the CIE-XY chromaticity diagram. The light emitting element provided in the first pixel and the light emitting element provided in the second pixel have emission spectra different from each other, and the light emitting element provided in the third pixel and the fourth pixel are provided. The light emitting elements provided in the light emitting elements provided in the fifth pixel have emission spectra different from each other. When the light-emitting element provided in the pixel of the sixth, a structure having a different emission spectrum from each other.

また別の本発明の表示装置の一は、複数の絵素を有する表示領域を有し、絵素は、CIE−XY色度図で表したときに、CIE−XY色度図のxが0.50以上の領域に座標を有する発光素子を具備する第1の画素及び第2の画素と、色度図のyが0.55以上の領域に座標を有する発光素子を具備する第3の画素及び第4の画素と、色度図のxが0.20以下、yが0.25以下の領域に座標を有する発光素子を具備する第5の画素及び第6の画素と、で構成されており、第1の画素に設けられた発光素子と第2の画素に設けられた発光素子は、CIE−XY色度図において、互いに座標が異なる色で発光し、第3の画素に設けられた発光素子と第4の画素に設けられた発光素子は、CIE−XY色度図において、互いに座標が異なる色で発光し、第5の画素に設けられた発光素子と第6の画素に設けられた発光素子は、CIE−XY色度図において、互いに座標が異なる色で発光する構成とする。   Another display device of the present invention has a display area having a plurality of picture elements. When the picture elements are represented by a CIE-XY chromaticity diagram, x in the CIE-XY chromaticity diagram is 0. A first pixel and a second pixel having a light emitting element having coordinates in a region of 50 or more, and a third pixel having a light emitting element having a coordinate in a region where y of the chromaticity diagram is 0.55 or more And a fourth pixel, and a fifth pixel and a sixth pixel each having a light emitting element having coordinates in a region where x in the chromaticity diagram is 0.20 or less and y is 0.25 or less. In the CIE-XY chromaticity diagram, the light emitting element provided in the first pixel and the light emitting element provided in the second pixel emit light in colors different from each other and are provided in the third pixel. In the CIE-XY chromaticity diagram, the light emitting elements provided in the light emitting element and the fourth pixel are different in color from each other. Light and the light-emitting element provided in the light emitting element and a pixel of the 6 provided on the fifth pixel is the CIE-XY chromaticity diagram, a configuration in which light emission coordinates in different colors.

また別の本発明の表示装置の一は、複数の絵素を有する表示領域を有し、絵素は、CIE−XY色度図で表したときに、色度図のxが0.50以上の領域に座標を有する発光素子を具備する第1の画素及び第2の画素と、色度図のyが0.55以上の領域に座標を有する発光素子を具備する第3の画素及び第4の画素と、色度図のxが0.20以下、yが0.25以下の領域に座標を有する発光素子を具備する第5の画素及び第6の画素と、で構成されており、第1の画素に設けられた発光素子と第2の画素に設けられた発光素子は、異なる材料で構成されており、且つ互いに異なる発光スペクトルを有し、第3の画素に設けられた発光素子と第4の画素に設けられた発光素子は、異なる材料で構成されており、且つ互いに異なる発光スペクトルを有し、第5の画素に設けられた発光素子と第6の画素に設けられた発光素子は、異なる材料で構成されており、且つ互いに異なる発光スペクトルを有する構成とする。   Another display device of the present invention has a display area having a plurality of picture elements. When the picture elements are represented by a CIE-XY chromaticity diagram, x in the chromaticity diagram is 0.50 or more. A first pixel and a second pixel each having a light emitting element having coordinates in the region, and a third pixel and a fourth pixel having light emitting elements having a coordinate in the region where y in the chromaticity diagram is 0.55 or more. And a fifth pixel and a sixth pixel having light emitting elements having coordinates in a region where x is 0.20 or less and y is 0.25 or less in the chromaticity diagram, The light emitting element provided in one pixel and the light emitting element provided in the second pixel are made of different materials and have emission spectra different from each other, and the light emitting element provided in the third pixel The light emitting elements provided in the fourth pixel are made of different materials and have different light emission spectra. Having Le, light-emitting element provided in the light emitting element and a pixel of the 6 provided on the fifth pixel is composed of different materials, and configured to have different emission spectrums.

また別の本発明の表示装置の一は、複数の絵素を有する表示領域を有し、絵素は、CIE−XY色度図で表したときに、色度図のxが0.50以上の領域に座標を有する発光素子を具備する第1の画素及び第2の画素と、色度図のyが0.55以上の領域に座標を有する発光素子を具備する第3の画素及び第4の画素と、色度図のxが0.20以下、yが0.25以下の領域に座標を有する発光素子を具備する第5の画素及び第6の画素と、で構成されており、第1の画素に設けられた発光素子と第2の画素に設けられた発光素子は、互いに膜厚が異なっており、且つ互いに異なる発光スペクトルを有し、第3の画素に設けられた発光素子と第4の画素に設けられた発光素子は、互いに膜厚が異なっており、且つ互いに異なる発光スペクトルを有し、第5の画素に設けられた発光素子と第6の画素に設けられた発光素子は、互いに膜厚が異なっており、且つ互いに異なる発光スペクトルを有する構成とする。   Another display device of the present invention has a display area having a plurality of picture elements. When the picture elements are represented by a CIE-XY chromaticity diagram, x in the chromaticity diagram is 0.50 or more. A first pixel and a second pixel each having a light emitting element having coordinates in the region, and a third pixel and a fourth pixel having light emitting elements having a coordinate in the region where y in the chromaticity diagram is 0.55 or more. And a fifth pixel and a sixth pixel having light emitting elements having coordinates in a region where x is 0.20 or less and y is 0.25 or less in the chromaticity diagram, The light-emitting element provided in one pixel and the light-emitting element provided in the second pixel have different film thicknesses from each other and have different emission spectra, and the light-emitting element provided in the third pixel The light emitting elements provided in the fourth pixel have different film thicknesses and different emission spectra. A light emitting element provided on the light emitting element and a pixel of the 6 provided on the fifth pixel is different thickness from each other, and configured to have different emission spectrums.

また別の本発明の表示装置の一は、複数の絵素を有する表示領域を有し、絵素は、CIE−XY色度図で表したときに、色度図のxが0.50以上の領域に座標を有する発光素子を具備する第1の画素及び第2の画素と、色度図のyが0.55以上の領域に座標を有する発光素子を具備する第3の画素及び第4の画素と、色度図のxが0.20以下、yが0.25以下の領域に座標を有する発光素子を具備する第5の画素及び第6の画素と、で構成されており、第1の画素、第2の画素は、互いに透過特性が異なるカラーフィルターを具備し、且つ互いに異なる発光スペクトルの光を透過し、第3の画素、第4の画素は、互いに透過特性が異なるカラーフィルターを具備し、且つ互いに異なる発光スペクトルの光を透過し、第5の画素、第6の画素は、互いに透過特性が異なるカラーフィルターを具備し、且つ互いに異なる発光スペクトルの光を透過する構成とする。   Another display device of the present invention has a display area having a plurality of picture elements. When the picture elements are represented by a CIE-XY chromaticity diagram, x in the chromaticity diagram is 0.50 or more. A first pixel and a second pixel each having a light emitting element having coordinates in the region, and a third pixel and a fourth pixel having light emitting elements having a coordinate in the region where y in the chromaticity diagram is 0.55 or more. And a fifth pixel and a sixth pixel having light emitting elements having coordinates in a region where x is 0.20 or less and y is 0.25 or less in the chromaticity diagram, The first pixel and the second pixel have color filters having different transmission characteristics and transmit light having different emission spectra, and the third pixel and the fourth pixel have different transmission characteristics. And transmit light having emission spectra different from each other, and a fifth pixel, a sixth pixel, Pixel includes a color filter transmission characteristics are different from each other, and a configuration that transmits light in different emission spectrums.

また別の本発明の表示装置の一は、複数の絵素を有する表示領域を有し、絵素は、CIE−XY色度図で表したときに、色度図のxが0.50以上の領域に座標を有する発光素子を具備する第1の画素及び第2の画素と、色度図のyが0.55以上の領域に座標を有する発光素子を具備する第3の画素及び第4の画素と、色度図のxが0.20以下、yが0.25以下の領域に座標を有する発光素子を具備する第5の画素及び第6の画素と、で構成されており、第1の画素に設けられた発光素子と第2の画素に設けられた発光素子は、異なる材料で構成されており、且つCIE−XY色度図において、互いに座標が異なる色で発光し、第3の画素に設けられた発光素子と第4の画素に設けられた発光素子は、異なる材料で構成されており、且つCIE−XY色度図において、互いに座標が異なる色で発光し、第5の画素に設けられた発光素子と第6の画素に設けられた発光素子は、異なる材料で構成されており、且つCIE−XY色度図において、互いに座標が異なる色で発光する構成とする。   Another display device of the present invention has a display area having a plurality of picture elements. When the picture elements are represented by a CIE-XY chromaticity diagram, x in the chromaticity diagram is 0.50 or more. A first pixel and a second pixel each having a light emitting element having coordinates in the region, and a third pixel and a fourth pixel having light emitting elements having a coordinate in the region where y in the chromaticity diagram is 0.55 or more. And a fifth pixel and a sixth pixel having light emitting elements having coordinates in a region where x is 0.20 or less and y is 0.25 or less in the chromaticity diagram, The light-emitting element provided in one pixel and the light-emitting element provided in the second pixel are made of different materials, and emit light with colors having different coordinates in the CIE-XY chromaticity diagram. The light emitting element provided in the pixel and the light emitting element provided in the fourth pixel are made of different materials, and In the CIE-XY chromaticity diagram, light is emitted in colors different from each other, and the light-emitting element provided in the fifth pixel and the light-emitting element provided in the sixth pixel are made of different materials, and CIE In the -XY chromaticity diagram, light is emitted with colors having different coordinates.

また別の本発明の表示装置の一は、複数の絵素を有する表示領域を有し、絵素は、CIE−XY色度図で表したときに、色度図のxが0.50以上の領域に座標を有する発光素子を具備する第1の画素及び第2の画素と、色度図のyが0.55以上の領域に座標を有する発光素子を具備する第3の画素及び第4の画素と、色度図のxが0.20以下、yが0.25以下の領域に座標を有する発光素子を具備する第5の画素及び第6の画素と、で構成されており、第1の画素に設けられた発光素子と第2の画素に設けられた発光素子は、互いに膜厚が異なっており、且つCIE−XY色度図において、互いに座標が異なる色で発光し、第3の画素に設けられた発光素子と第4の画素に設けられた発光素子は、互いに膜厚が異なっており、且つCIE−XY色度図において、互いに座標が異なる色で発光し、第5の画素に設けられた発光素子と第6の画素に設けられた発光素子は、互いに膜厚が異なっており、且つCIE−XY色度図において、互いに座標が異なる色で発光する構成とする。   Another display device of the present invention has a display area having a plurality of picture elements. When the picture elements are represented by a CIE-XY chromaticity diagram, x in the chromaticity diagram is 0.50 or more. A first pixel and a second pixel each having a light emitting element having coordinates in the region, and a third pixel and a fourth pixel having light emitting elements having a coordinate in the region where y in the chromaticity diagram is 0.55 or more. And a fifth pixel and a sixth pixel having light emitting elements having coordinates in a region where x is 0.20 or less and y is 0.25 or less in the chromaticity diagram, The light-emitting element provided in one pixel and the light-emitting element provided in the second pixel have different film thicknesses, and emit light with colors having different coordinates in the CIE-XY chromaticity diagram. The light-emitting elements provided in the pixels and the light-emitting elements provided in the fourth pixel have different film thicknesses, and C In the E-XY chromaticity diagram, light is emitted in colors different from each other. The light-emitting elements provided in the fifth pixel and the light-emitting elements provided in the sixth pixel have different film thicknesses from each other and CIE. In the -XY chromaticity diagram, light is emitted with colors having different coordinates.

また別の本発明の表示装置の一は、複数の絵素を有する表示領域を有し、絵素は、CIE−XY色度図で表したときに、色度図のxが0.50以上の領域に座標を有する発光素子を具備する第1の画素及び第2の画素と、色度図のyが0.55以上の領域に座標を有する発光素子を具備する第3の画素及び第4の画素と、色度図のxが0.20以下、yが0.25以下の領域に座標を有する発光素子を具備する第5の画素及び第6の画素と、で構成されており、第1の画素、第2の画素は、互いに透過特性が異なるカラーフィルターを具備し、且つ当該カラーフィルターを透過した光は、前記CIE−XY色度図において互いに座標が異なる色であり、第3の画素、第4の画素は、互いに透過特性が異なるカラーフィルターを具備し、且つ当該カラーフィルターを透過した光は、前記CIE−XY色度図において互いに座標が異なる色であり、第5の画素、第6の画素は、互いに透過特性が異なるカラーフィルターを具備し、且つ当該カラーフィルターを透過した光は、前記CIE−XY色度図において互いに座標が異なる色である構成とする。   Another display device of the present invention has a display area having a plurality of picture elements. When the picture elements are represented by a CIE-XY chromaticity diagram, x in the chromaticity diagram is 0.50 or more. A first pixel and a second pixel each having a light emitting element having coordinates in the region, and a third pixel and a fourth pixel having light emitting elements having a coordinate in the region where y in the chromaticity diagram is 0.55 or more. And a fifth pixel and a sixth pixel having light emitting elements having coordinates in a region where x is 0.20 or less and y is 0.25 or less in the chromaticity diagram, The first pixel and the second pixel have color filters having different transmission characteristics, and light transmitted through the color filter has colors having different coordinates in the CIE-XY chromaticity diagram. The pixel and the fourth pixel have color filters having different transmission characteristics from each other, and The light transmitted through the color filter is a color having different coordinates in the CIE-XY chromaticity diagram, and the fifth pixel and the sixth pixel have color filters having different transmission characteristics, and the color filter. The light that has passed through has a configuration in which the coordinates are different from each other in the CIE-XY chromaticity diagram.

また、第1の画素が具備する発光素子、第2の画素が具備する発光素子のいずれかは、CIE−XY色度図で表したときに、色度図のxが0.6以上、yが0.35以下の領域に座標を有し、第3の画素が具備する発光素子、第4の画素が具備する発光素子のいずれかは、CIE−XY色度図で表したときに、色度図のxが0.3以下、yが0.6以上の領域に座標を有し、第5の画素が具備する発光素子、第6の画素が具備する発光素子のいずれかは、CIE−XY色度図で表したときに、色度図のxが0.15以下、yが0.2以下の領域に座標を有する構成であってもよい。   In addition, when the light-emitting element included in the first pixel or the light-emitting element included in the second pixel is represented by a CIE-XY chromaticity diagram, x in the chromaticity diagram is 0.6 or more, y Has a coordinate in an area of 0.35 or less, and the light-emitting element included in the third pixel or the light-emitting element included in the fourth pixel has a color when represented by a CIE-XY chromaticity diagram. The coordinates in the region where x is 0.3 or less and y is 0.6 or more in the degree diagram, and either the light emitting element included in the fifth pixel or the light emitting element included in the sixth pixel is CIE- When expressed in an XY chromaticity diagram, the chromaticity diagram may have a configuration in which coordinates are in a region where x is 0.15 or less and y is 0.2 or less.

また絵素は、白色を発光する発光素子を具備する構成であってもよい。   Further, the picture element may be configured to include a light emitting element that emits white light.

また第1の画素及び第2の画素、第3の画素及び第4の画素、並びに第5の画素及び第6の画素は、互いに異なる面積の発光領域を具備する構成であってもよい。   The first pixel and the second pixel, the third pixel and the fourth pixel, and the fifth pixel and the sixth pixel may include light emitting regions having different areas.

また発光素子は、エレクトロルミネッセンス(EL:Electro Luminescence)素子(有機EL素子、無機EL素子又は有機物及び無機物を含むEL素子)を用いることができる。   As the light-emitting element, an electroluminescence (EL) element (an organic EL element, an inorganic EL element, or an EL element containing an organic substance and an inorganic substance) can be used.

なお本明細書におけるCIE−XY色度図における領域とは、CIE−XY色度図における人間の目が認識することのできる可視光の光を表す領域のことを指すものとする。 Note that the region in the CIE-XY chromaticity diagram in this specification refers to a region representing visible light that can be recognized by the human eye in the CIE-XY chromaticity diagram.

なお、本明細書に示すスイッチは、様々な形態のものを用いることができ、一例として、電気的スイッチや機械的なスイッチなどがある。つまり、電流の流れを制御できるものであればよく、特定のものに限定されず、様々なものを用いることができる。例えば、トランジスタでもよいし、ダイオード(例えば、PNダイオード、PINダイオード、ショットキーダイオード、ダイオード接続のトランジスタなど)でもよいし、サイリスタでもよいし、それらを組み合わせた論理回路でもよい。よって、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性(導電型)は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、LDD領域を設けているものやマルチゲート構造にしているもの等がある。また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源(Vss、GND、0Vなど)に近い状態で動作する場合はNチャネル型を、反対に、ソース端子の電位が、高電位側電源(Vddなど)に近い状態で動作する場合はPチャネル型を用いることが望ましい。なぜなら、ゲートソース間電圧の絶対値を大きくできるため、スイッチとしての動作が容易であるからである。 Note that a variety of switches can be used as a switch described in this specification, and examples thereof include an electrical switch and a mechanical switch. In other words, any device can be used as long as it can control the flow of current, and it is not limited to a specific device, and various devices can be used. For example, it may be a transistor, a diode (for example, a PN diode, a PIN diode, a Schottky diode, a diode-connected transistor, or the like), a thyristor, or a logic circuit that combines them. Therefore, when a transistor is used as a switch, the transistor operates as a mere switch, and thus the polarity (conductivity type) of the transistor is not particularly limited. However, when it is desirable that the off-state current is small, it is desirable to use a transistor having a polarity with a small off-state current. As a transistor with low off-state current, there are a transistor provided with an LDD region and a transistor having a multi-gate structure. Further, when the transistor operated as a switch operates at a source terminal potential close to a low potential power source (Vss, GND, 0 V, etc.), the N-channel type is used. On the contrary, the source terminal potential is a high potential. When operating in a state close to the side power supply (Vdd or the like), it is desirable to use a P-channel type. This is because the absolute value of the gate-source voltage can be increased, and the operation as a switch is easy.

なお、Nチャネル型とPチャネル型の両方を用いて、CMOS型のスイッチにしてもよい。CMOS型のスイッチにすると、Pチャネル型かNチャネル型かのどちらかのスイッチが導通すれば電流を流すことができるため、スイッチとして機能しやすくなる。例えば、スイッチへの入力信号の電圧が高い場合でも、低い場合でも、適切に電圧を出力させることが出来る。また、スイッチをオン・オフさせるための信号の電圧振幅値を小さくすることが出来るので、消費電力を小さくすることも出来る。   Note that both N-channel and P-channel switches may be used as CMOS switches. When a CMOS switch is used, a current can flow when either the P-channel switch or the N-channel switch is turned on, so that the switch can easily function as a switch. For example, the voltage can be appropriately output regardless of whether the voltage of the input signal to the switch is high or low. In addition, since the voltage amplitude value of the signal for turning on / off the switch can be reduced, the power consumption can be reduced.

なお、スイッチとしてトランジスタを用いる場合は、入力端子(ソース端子またはドレイン端子の一方)と、出力端子(ソース端子またはドレイン端子の他方)と、導通を制御する端子(ゲート端子)とを有している。一方、スイッチとしてダイオードを用いる場合は、導通を制御する端子を有していない場合がある。そのため、端子を制御するための配線を少なくすることが出来る。   Note that in the case where a transistor is used as a switch, the transistor has an input terminal (one of a source terminal or a drain terminal), an output terminal (the other of the source terminal or the drain terminal), and a terminal for controlling conduction (a gate terminal). Yes. On the other hand, when a diode is used as a switch, it may not have a terminal for controlling conduction. Therefore, the wiring for controlling the terminals can be reduced.

なお、本明細書において、接続されているとは、電気的に接続されている場合と機能的に接続されている場合と直接接続されている場合とを含むものとする。したがって、本明細書が開示する構成において、所定の接続関係以外のものも含むものとする。例えば、ある部分とある部分との間に、電気的な接続を可能とする素子(例えば、スイッチやトランジスタや容量素子やインダクタや抵抗素子やダイオードなど)が1個以上配置されていてもよい。また、機能的な接続を可能とする回路(例えば、論理回路(インバータやNAND回路やNOR回路など)や信号変換回路(DA変換回路やAD変換回路やガンマ補正回路など)や電位レベル変換回路(昇圧回路や降圧回路などの電源回路やH信号やL信号の電位レベルを変えるレベルシフタ回路など)や電圧源や電流源や切り替え回路や増幅回路(オペアンプや差動増幅回路やソースフォロワ回路やバッファ回路など、信号振幅や電流量などを大きく出来る回路など)や信号生成回路や記憶回路や制御回路など)が間に1個以上配置されていてもよい。あるいは、間に他の素子や他の回路を挟まずに、直接接続されて、配置されていてもよい。 Note that in this specification, “connected” includes a case of being electrically connected, a case of being functionally connected, and a case of being directly connected. Therefore, the structure disclosed in this specification includes things other than the predetermined connection relation. For example, one or more elements (for example, a switch, a transistor, a capacitor, an inductor, a resistor, a diode, or the like) that can be electrically connected may be arranged between a certain portion. In addition, a circuit (for example, a logic circuit (an inverter, a NAND circuit, a NOR circuit, etc.), a signal conversion circuit (a DA conversion circuit, an AD conversion circuit, a gamma correction circuit, etc.) or a potential level conversion circuit ( Power supply circuits such as booster circuits and step-down circuits, level shifter circuits that change the potential level of H and L signals, etc., voltage sources, current sources, switching circuits, and amplifier circuits (op amps, differential amplifier circuits, source follower circuits, and buffer circuits) Etc.), or a signal generation circuit, a memory circuit, a control circuit, etc.) may be disposed between them. Alternatively, they may be arranged directly connected without interposing other elements or other circuits therebetween.

なお、素子や回路を間に介さずに接続されている場合のみを含む場合は、直接接続されている、と記載するものとする。また、電気的に接続されている、と記載する場合は、電気的に接続されている場合(つまり、間に別の素子を挟んで接続されている場合)と機能的に接続されている場合(つまり、間に別の回路を挟んで接続されている場合)と直接接続されている場合(つまり、間に別の素子や別の回路を挟まずに接続されている場合)とを含むものとする。   In addition, when only including the case where it is connected without interposing an element or a circuit, it shall be described as being directly connected. In addition, when it is described as being electrically connected, when it is electrically connected (that is, when connected with another element in between) and when it is functionally connected (That is, connected with another circuit in between) and directly connected (that is, connected without another element or circuit in between). .

なお、本明細書において、トランジスタは、様々な形態のトランジスタを適用させることが出来る。よって、適用可能なトランジスタの種類に限定はない。したがって、例えば、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を有する薄膜トランジスタ(TFT)などを適用することが出来る。これらにより、製造温度が高くなくても製造できたり、低コストで製造できたり、大型基板上に製造できたり、透明基板上に製造できたり、トランジスタで光を透過させたりすることが出来る。また、半導体基板やSOI基板などを用いて形成することが出来る。また、MOS型トランジスタ、接合型トランジスタ、バイポーラトランジスタなどを適用することが出来る。これらにより、バラツキの少ないトランジスタを製造できたり、電流供給能力の高いトランジスタを製造できたり、サイズの小さいトランジスタを製造できたり、消費電力の少ない回路を構成したりすることが出来る。また、ZnO、a−InGaZnO、SiGe、GaAsなどの化合物半導体を有するトランジスタや、さらに、それらを薄膜化した薄膜トランジスタなどを適用することが出来る。これらにより、製造温度が高くなくても製造できたり、室温で製造できたり、耐熱性の低い基板、例えばプラスチック基板やフィルム基板に直接トランジスタを形成したりすることが出来る。また、インクジェットや印刷法を用いて作成したトランジスタなどを適用することが出来る。これらにより、室温で製造したり、真空度の低い状態で製造したり、大型基板で製造したりすることができる。また、マスク(レチクル)を用いなくても製造することが可能となるため、トランジスタのレイアウトを容易に変更することが出来る。また、有機半導体やカーボンナノチューブを有するトランジスタ、その他のトランジスタを適用することができる。これらにより、曲げることが可能な基板上にトランジスタを形成することが出来る。なお、非単結晶半導体膜には水素またはハロゲンが含まれていてもよい。また、トランジスタが形成されている基板の種類は、様々なものを用いることができ、特定のものに限定されることはない。従って例えば、単結晶基板、SOI基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などに形成することが出来る。また、ある基板でトランジスタを形成し、その後、別の基板にトランジスタを移動させて、別の基板上に配置するようにしてもよい。配置された別の基板としては、単結晶基板、SOI基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることができる。これらの基板を用いることにより、特性のよいトランジスタを形成したり、消費電力の小さいトランジスタを形成したり、壊れにくい装置にしたり、耐熱性を持たせたりすることが出来る。 Note that in this specification, various types of transistors can be used as a transistor. Thus, there is no limitation on the type of applicable transistor. Therefore, for example, a thin film transistor (TFT) including a non-single-crystal semiconductor film typified by amorphous silicon or polycrystalline silicon can be used. As a result, they can be manufactured even at a low manufacturing temperature, can be manufactured at low cost, can be manufactured on a large substrate, can be manufactured on a transparent substrate, and light can be transmitted through a transistor. Alternatively, a semiconductor substrate, an SOI substrate, or the like can be used. Further, a MOS transistor, a junction transistor, a bipolar transistor, or the like can be applied. Accordingly, a transistor with little variation can be manufactured, a transistor with high current supply capability can be manufactured, a transistor with a small size can be manufactured, and a circuit with low power consumption can be configured. In addition, a transistor including a compound semiconductor such as ZnO, a-InGaZnO, SiGe, or GaAs, or a thin film transistor obtained by thinning them can be used. Accordingly, the transistor can be manufactured even at a low manufacturing temperature, can be manufactured at room temperature, or a transistor can be directly formed on a substrate having low heat resistance, such as a plastic substrate or a film substrate. In addition, a transistor formed using an inkjet method or a printing method can be used. By these, it can manufacture at room temperature, can manufacture in a state with a low degree of vacuum, or can manufacture with a large sized board | substrate. Further, since the transistor can be manufactured without using a mask (reticle), the layout of the transistor can be easily changed. In addition, a transistor including an organic semiconductor or a carbon nanotube, or another transistor can be used. Thus, a transistor can be formed over a substrate that can be bent. Note that the non-single-crystal semiconductor film may contain hydrogen or halogen. Various types of substrates on which transistors are formed can be used and are not limited to specific types. Therefore, for example, a single crystal substrate, an SOI substrate, a glass substrate, a quartz substrate, a plastic substrate, a paper substrate, a cellophane substrate, a stone substrate, a stainless steel substrate, a stainless steel substrate, a foil substrate, or the like can be formed. Alternatively, a transistor may be formed using a certain substrate, and then the transistor may be moved to another substrate and placed on another substrate. As another substrate, a single crystal substrate, an SOI substrate, a glass substrate, a quartz substrate, a plastic substrate, a paper substrate, a cellophane substrate, a stone substrate, a stainless steel substrate, a stainless steel substrate, a foil substrate, or the like is used. be able to. By using these substrates, it is possible to form a transistor with good characteristics, to form a transistor with low power consumption, to make the device hard to break, or to have heat resistance.

なお、トランジスタの構成は、様々な形態をとることができる。特定の構成に限定されない。例えば、ゲート電極が2個以上になっているマルチゲート構造を用いてもよい。マルチゲート構造にすると、チャネル領域が直列に接続されるような構成となるため、複数のトランジスタが直列に接続されたような構成となる。マルチゲート構造にすることにより、オフ電流を低減したり、トランジスタの耐圧を向上させて信頼性を良くしたり、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、フラットな特性にすることなどができる。また、チャネルの上下にゲート電極が配置されている構造でもよい。チャネルの上下にゲート電極が配置されている構造にすることにより、チャネル領域が増えるため、電流値を大きくしたり、空乏層ができやすくなってS値を小さくすることができる。チャネルの上下にゲート電極が配置されると、複数のトランジスタが並列に接続されたような構成となる。 Note that the structure of the transistor can take a variety of forms. It is not limited to a specific configuration. For example, a multi-gate structure having two or more gate electrodes may be used. When the multi-gate structure is used, the channel regions are connected in series, so that a plurality of transistors are connected in series. The multi-gate structure reduces the off current, improves the breakdown voltage of the transistor to improve reliability, and even when the drain-source voltage changes when operating in the saturation region. The inter-current does not change so much, and flat characteristics can be achieved. Alternatively, a structure in which gate electrodes are arranged above and below the channel may be employed. By adopting a structure in which the gate electrodes are arranged above and below the channel, the channel region is increased, so that the current value can be increased or a depletion layer can be easily formed and the S value can be decreased. When gate electrodes are provided above and below a channel, a structure in which a plurality of transistors are connected in parallel is obtained.

また、チャネルの上にゲート電極が配置されている構造でもよいし、チャネルの下にゲート電極が配置されている構造でもよいし、正スタガ構造であってもよいし、逆スタガ構造でもよいし、チャネル領域が複数の領域に分かれていてもよいし、複数の領域に分かれたチャネル領域が、並列に接続されていてもよいし、直列に接続されていてもよい。また、チャネル(もしくはその一部)にソース電極やドレイン電極が重なっていてもよい。チャネル(もしくはその一部)にソース電極やドレイン電極が重なっている構造にすることにより、チャネルの一部に電荷がたまって、動作が不安定になることを防ぐことができる。また、LDD(Lightly Doped Drain)領域があってもよい。LDD領域を設けることにより、オフ電流を低減したり、トランジスタの耐圧を向上させて信頼性を良くしたり、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、フラットな特性にすることができる。   Further, a structure in which a gate electrode is disposed above a channel, a structure in which a gate electrode is disposed below a channel, a normal staggered structure, or an inverted staggered structure may be employed. The channel region may be divided into a plurality of regions, or the channel regions divided into the plurality of regions may be connected in parallel or may be connected in series. In addition, a source electrode or a drain electrode may overlap with the channel (or a part thereof). By using a structure in which a source electrode or a drain electrode overlaps with a channel (or part of it), it is possible to prevent electric charges from being accumulated in part of the channel and unstable operation. There may also be an LDD (Lightly Doped Drain) region. By providing an LDD region, the off-current can be reduced, the breakdown voltage of the transistor can be improved to improve reliability, or the drain-source voltage can be changed even when the drain-source voltage changes when operating in the saturation region. The current does not change so much, and a flat characteristic can be obtained.

なお、本明細書におけるトランジスタは、様々なタイプを用いることができ、様々な基板上に形成させることができる。したがって、回路の全てが、ガラス基板上に形成されていてもよいし、プラスチック基板に形成されていてもよいし、単結晶基板に形成されていてもよいし、SOI基板上に形成されていてもよいし、どのような基板上に形成されていてもよい。回路の全てが同じ基板上に形成されていることにより、部品点数を減らしてコストを低減したり、回路部品との接続点数を減らして信頼性を向上させたりすることができる。あるいは、回路の一部が、ある基板に形成されており、回路の別の一部が、別の基板に形成されていてもよい。つまり、回路の全てが同じ基板上に形成されていなくてもよい。例えば、回路の一部は、ガラス基板上にトランジスタを用いて形成し、回路の別の一部は、単結晶基板上に形成し、そのICチップをCOG(Chip On Glass)で接続してガラス基板上に配置してもよい。あるいは、そのICチップをTAB(Tape Automated Bonding)やプリント基板を用いてガラス基板と接続してもよい。このように、回路の一部が同じ基板に形成されていることにより、部品点数を減らしてコストを低減したり、回路部品との接続点数を減らして信頼性を向上させたりすることができる。また、駆動電圧が高い部分や駆動周波数が高い部分は、消費電力が大きくなってしまうので、そのような部分は同じ基板に形成しないようにすれば、消費電力の向上を防ぐことができる。 Note that various types of transistors can be used in this specification, and the transistor can be formed over various substrates. Therefore, the entire circuit may be formed on a glass substrate, may be formed on a plastic substrate, may be formed on a single crystal substrate, or may be formed on an SOI substrate. Alternatively, it may be formed on any substrate. Since all the circuits are formed on the same substrate, the number of parts can be reduced to reduce the cost, and the number of connection points with circuit parts can be reduced to improve the reliability. Alternatively, a part of the circuit may be formed on a certain substrate, and another part of the circuit may be formed on another substrate. That is, all of the circuits may not be formed on the same substrate. For example, part of a circuit is formed using a transistor over a glass substrate, another part of the circuit is formed over a single crystal substrate, and the IC chip is connected with COG (Chip On Glass) to form a glass. You may arrange | position on a board | substrate. Alternatively, the IC chip may be connected to the glass substrate using TAB (Tape Automated Bonding) or a printed board. As described above, since a part of the circuit is formed on the same substrate, the number of parts can be reduced to reduce the cost, and the number of connection points with the circuit parts can be reduced to improve the reliability. In addition, since the power consumption increases in a portion where the drive voltage is high or a portion where the drive frequency is high, an improvement in power consumption can be prevented if such a portion is not formed on the same substrate.

なお、トランジスタとは、それぞれ、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレイン領域とチャネル領域とソース領域とを介して電流を流すことが出来る。ここで、ソースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、本発明においては、ソース及びドレインとして機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第1端子、第2端子と表記する場合がある。 Note that a transistor is an element having at least three terminals including a gate, a drain, and a source, and has a channel region between the drain region and the source region. Current can flow through the source region. Here, since the source and the drain vary depending on the structure and operating conditions of the transistor, it is difficult to limit which is the source or the drain. Therefore, in the present invention, a region functioning as a source and a drain may not be called a source or a drain. In that case, as an example, there are cases where they are referred to as a first terminal and a second terminal, respectively.

なお、トランジスタは、ベースとエミッタとコレクタとを含む少なくとも三つの端子を有する素子であってもよい。この場合も同様に、エミッタとコレクタとを、第1端子、第2端子と表記する場合がある。   Note that the transistor may be an element having at least three terminals including a base, an emitter, and a collector. Similarly in this case, the emitter and the collector may be referred to as a first terminal and a second terminal.

なお、ゲートとは、ゲート電極とゲート配線(ゲート線またはゲート信号線等とも言う)とを含んだ全体、もしくは、それらの一部のことを言う。ゲート電極とは、チャネル領域やLDD領域などを形成する半導体と、ゲート絶縁膜を介してオーバーラップしている部分の導電膜のことを言う。ゲート配線とは、各画素のゲート電極の間を接続したり、ゲート電極と別の配線とを接続したりするための配線のことを言う。 Note that a gate refers to the whole or part of a gate electrode and a gate wiring (also referred to as a gate line or a gate signal line). A gate electrode refers to a portion of a conductive film that overlaps with a semiconductor that forms a channel region, an LDD region, or the like with a gate insulating film interposed therebetween. The gate wiring refers to wiring for connecting between the gate electrodes of each pixel or connecting the gate electrode to another wiring.

ただし、ゲート電極としても機能し、ゲート配線としても機能するような部分も存在する。そのような領域は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。つまり、ゲート電極とゲート配線とが、明確に区別できないような領域も存在する。例えば、延伸して配置されているゲート配線とオーバーラップしてチャネル領域がある場合、その領域はゲート配線として機能しているが、ゲート電極としても機能していることになる。よって、そのような領域は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。 However, there is a portion that functions as a gate electrode and also functions as a gate wiring. Such a region may be called a gate electrode or a gate wiring. That is, there is a region where the gate electrode and the gate wiring cannot be clearly distinguished. For example, when there is a channel region that overlaps with an extended gate wiring, the region functions as a gate wiring, but also functions as a gate electrode. Therefore, such a region may be called a gate electrode or a gate wiring.

また、ゲート電極と同じ材料で形成され、ゲート電極とつながっている領域も、ゲート電極と呼んでも良い。同様に、ゲート配線と同じ材料で形成され、ゲート配線とつながっている領域も、ゲート配線と呼んでも良い。このような領域は、厳密な意味では、チャネル領域とオーバーラップしていなかったり、別のゲート電極と接続させる機能を有してなかったりする場合がある。しかし、製造工程などの関係で、ゲート電極やゲート配線と同じ材料で形成され、ゲート電極やゲート配線とつながっている領域がある。よって、そのような領域もゲート電極やゲート配線と呼んでも良い。 A region formed of the same material as the gate electrode and connected to the gate electrode may also be called a gate electrode. Similarly, a region formed of the same material as the gate wiring and connected to the gate wiring may be called a gate wiring. In a strict sense, such a region may not overlap with the channel region or may not have a function of being connected to another gate electrode. However, there is a region that is formed of the same material as the gate electrode and the gate wiring and connected to the gate electrode and the gate wiring due to a manufacturing process and the like. Therefore, such a region may also be called a gate electrode or a gate wiring.

また、例えば、マルチゲートのトランジスタにおいて、1つのトランジスタのゲート電極と、別のトランジスタのゲート電極とは、ゲート電極と同じ材料で形成された導電膜で接続される場合が多い。そのような領域は、ゲート電極とゲート電極とを接続させるための領域であるため、ゲート配線と呼んでも良いが、マルチゲートのトランジスタを1つのトランジスタであると見なすことも出来るため、ゲート電極と呼んでも良い。つまり、ゲート電極やゲート配線と同じ材料で形成され、それらとつながって配置されているものは、ゲート電極やゲート配線と呼んでも良い。 For example, in a multi-gate transistor, the gate electrode of one transistor and the gate electrode of another transistor are often connected by a conductive film formed using the same material as the gate electrode. Such a region is a region for connecting the gate electrode and the gate electrode, and may be referred to as a gate wiring. However, a multi-gate transistor can be regarded as a single transistor, and thus the gate electrode You can call it. That is, what is formed of the same material as the gate electrode and the gate wiring and is connected to the gate electrode and the gate wiring may be called a gate electrode and a gate wiring.

また、例えば、ゲート電極とゲート配線とを接続している部分の導電膜も、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。 For example, a portion of the conductive film that connects the gate electrode and the gate wiring may also be called a gate electrode or a gate wiring.

なお、ゲート端子とは、ゲート電極の領域や、ゲート電極と電気的に接続されている領域について、その一部分のことを言う。 Note that a gate terminal refers to a part of a region of a gate electrode or a region electrically connected to the gate electrode.

なお、ソースとは、ソース領域とソース電極とソース配線(ソース線またはソース信号線等とも言う)とを含んだ全体、もしくは、それらの一部のことを言う。ソース領域とは、P型不純物(ボロンやガリウムなど)やN型不純物(リンやヒ素など)が多く含まれる半導体領域のことを言う。従って、少しだけP型不純物やN型不純物が含まれる領域、いわゆる、LDD(Lightly Doped Drain)領域は、ソース領域には含まれない。ソース電極とは、ソース領域とは別の材料で形成され、ソース領域と電気的に接続されて配置されている部分の導電層のことを言う。ただし、ソース電極は、ソース領域も含んでソース電極と呼ぶこともある。ソース配線とは、各画素のソース電極の間を接続したり、ソース電極と別の配線とを接続したりするための配線のことを言う。 Note that a source refers to the whole or part of a source region, a source electrode, and a source wiring (also referred to as a source line, a source signal line, or the like). The source region refers to a semiconductor region containing a large amount of P-type impurities (such as boron and gallium) and N-type impurities (such as phosphorus and arsenic). Therefore, a region containing a little P-type impurity or N-type impurity, that is, a so-called LDD (Lightly Doped Drain) region is not included in the source region. A source electrode refers to a portion of a conductive layer which is formed using a material different from that of a source region and is electrically connected to the source region. However, the source electrode may be referred to as a source electrode including the source region. The source wiring is a wiring for connecting between the source electrodes of each pixel or connecting the source electrode and another wiring.

しかしながら、ソース電極としても機能し、ソース配線としても機能するような部分も存在する。そのような領域は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。つまり、ソース電極とソース配線とが、明確に区別できないような領域も存在する。例えば、延伸して配置されているソース配線とオーバーラップしてソース領域がある場合、その領域はソース配線として機能しているが、ソース電極としても機能していることになる。よって、そのような領域は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。 However, there is a portion that functions as a source electrode and also functions as a source wiring. Such a region may be called a source electrode or a source wiring. That is, there is a region where the source electrode and the source wiring cannot be clearly distinguished. For example, when there is a source region that overlaps with an extended source wiring, the region functions as a source wiring, but also functions as a source electrode. Therefore, such a region may be called a source electrode or a source wiring.

また、ソース電極と同じ材料で形成され、ソース電極とつながっている領域や、ソース電極とソース電極とを接続する部分も、ソース電極と呼んでも良い。また、ソース領域とオーバーラップしている部分も、ソース電極と呼んでも良い。同様に、ソース配線と同じ材料で形成され、ソース配線とつながっている領域も、ソース配線と呼んでも良い。このような領域は、厳密な意味では、別のソース電極と接続させる機能を有していたりすることがない場合がある。しかし、製造工程などの関係で、ソース電極やソース配線と同じ材料で形成され、ソース電極やソース配線とつながっている領域がある。よって、そのような領域もソース電極やソース配線と呼んでも良い。 A region formed of the same material as the source electrode and connected to the source electrode, or a portion connecting the source electrode and the source electrode may also be referred to as a source electrode. A portion overlapping with the source region may also be called a source electrode. Similarly, a region formed of the same material as the source wiring and connected to the source wiring may be called a source wiring. In a strict sense, such a region may not have a function of connecting to another source electrode. However, there is a region formed of the same material as the source electrode and the source wiring and connected to the source electrode and the source wiring because of a manufacturing process. Therefore, such a region may also be called a source electrode or a source wiring.

また、例えば、ソース電極とソース配線とを接続している部分の導電膜も、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。 For example, a portion of the conductive film that connects the source electrode and the source wiring may be called a source electrode or a source wiring.

なお、ソース端子とは、ソース領域の領域や、ソース電極や、ソース電極と電気的に接続されている領域について、その一部分のことを言う。 Note that a source terminal refers to a part of a source region, a source electrode, or a region electrically connected to the source electrode.

なお、ドレインについては、ソースと同様である。 The drain is the same as the source.

なお、本明細書において、半導体装置とは半導体素子(トランジスタやダイオードなど)を含む回路を有する装置をいう。また、半導体特性を利用することで機能しうる装置全般でもよい。 Note that in this specification, a semiconductor device refers to a device having a circuit including a semiconductor element (such as a transistor or a diode). In addition, any device that can function by utilizing semiconductor characteristics may be used.

また、表示装置とは、表示素子(液晶素子や発光素子など)を有する装置のことを言う。なお、液晶素子やEL素子などの表示素子を含む複数の画素やそれらの画素を駆動させる周辺駆動回路が同一基板上に形成された表示パネル本体のことでもよい。また、ワイヤボンディングやバンプなどによって基板上に配置された周辺駆動回路、いわゆるチップオングラス(COG)を含んでいても良い。さらに、フレキシブルプリントサーキット(FPC)やプリント配線基盤(PWB)が取り付けられたもの(ICや抵抗素子や容量素子やインダクタやトランジスタなど)も含んでもよい。さらに、偏光板や位相差板などの光学シートを含んでいても良い。さらに、バックライトユニット(導光板やプリズムシートや拡散シートや反射シートや光源(LEDや冷陰極管など)を含んでいても良い)を含んでいても良い。また、発光装置とは、特にEL素子やFEDで用いる素子などの自発光型の表示素子を有している表示装置をいう。液晶表示装置とは、液晶素子を有している表示装置をいう。   A display device refers to a device having a display element (such as a liquid crystal element or a light-emitting element). Note that a display panel body in which a plurality of pixels including display elements such as a liquid crystal element and an EL element and peripheral drive circuits for driving these pixels are formed over the same substrate may be used. Further, it may include a peripheral drive circuit, so-called chip on glass (COG), which is disposed on the substrate by wire bonding or bumps. Furthermore, a device to which a flexible printed circuit (FPC) or a printed wiring board (PWB) is attached (such as an IC, a resistor, a capacitor, an inductor, or a transistor) may also be included. Furthermore, an optical sheet such as a polarizing plate or a retardation plate may be included. Furthermore, a backlight unit (which may include a light guide plate, a prism sheet, a diffusion sheet, a reflection sheet, and a light source (such as an LED or a cold cathode tube)) may be included. A light-emitting device refers to a display device including a self-luminous display element such as an EL element or an element used in an FED. A liquid crystal display device refers to a display device having a liquid crystal element.

なお、表示素子や表示装置や発光素子や発光装置は、様々な形態を用いたり、様々な素子を有したりすることが出来る。例えば、表示素子や表示装置や発光素子や発光装置としては、EL素子(有機EL素子、無機EL素子又は有機物及び無機物を含むEL素子)、電子放出素子、液晶素子、電子インク、グレーティングライトバルブ(GLV)、プラズマディスプレイ(PDP)、デジタルマイクロミラーデバイス(DMD)、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用によりコントラストが変化する表示媒体を適用することができる。なお、EL素子を用いた表示装置としてはELディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ(FED)やSED方式平面型ディスプレイ(SED:Surface−conduction Electron−emitter Disply)など、液晶素子を用いた表示装置としては液晶ディスプレイ、透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、電子インクを用いた表示装置としては電子ペーパーがある。 Note that the display element, the display device, the light-emitting element, and the light-emitting device can have various forms or have various elements. For example, as a display element, a display device, a light emitting element, and a light emitting device, an EL element (an organic EL element, an inorganic EL element, or an EL element containing an organic substance and an inorganic substance), an electron emitting element, a liquid crystal element, electronic ink, a grating light valve ( GLV), plasma display (PDP), digital micromirror device (DMD), piezoelectric ceramic display, carbon nanotube, and other display media whose contrast is changed by an electromagnetic action can be applied. Note that a display device using an EL element is an EL display, and a display device using an electron-emitting device is a liquid crystal display such as a field emission display (FED) or a SED type flat display (SED: Surface-conduction Electron-Emitter Display). A display device using the element includes a liquid crystal display, a transmissive liquid crystal display, a transflective liquid crystal display, a reflective liquid crystal display, and a display device using electronic ink includes electronic paper.

なお、本明細書において、ある物の上に形成されている、あるいは、〜上に形成されている、というように、〜の上に、あるいは、〜上に、という記載については、ある物の上に直接接していることに限定されない。直接接してはいない場合、つまり、間に別のものが挟まっている場合も含むものとする。従って例えば、層Aの上に(もしくは層A上に)、層Bが形成されている、という場合は、層Aの上に直接接して層Bが形成されている場合と、層Aの上に直接接して別の層(例えば層Cや層Dなど)が形成されていて、その上に直接接して層Bが形成されている場合とを含むものとする。また、〜の上方に、という記載についても同様であり、ある物の上に直接接していることに限定されず、間に別のものが挟まっている場合も含むものとする。従って例えば、層Aの上方に、層Bが形成されている、という場合は、層Aの上に直接接して層Bが形成されている場合と、層Aの上に直接接して別の層(例えば層Cや層Dなど)が形成されていて、その上に直接接して層Bが形成されている場合とを含むものとする。なお、〜の下に、あるいは、〜の下方に、の場合についても、同様であり、直接接している場合と、接していない場合とを含むこととする。 In addition, in this specification, it is formed on a certain thing, or it is formed on the top. It is not limited to being in direct contact with the top. This includes cases where they are not in direct contact, that is, cases where another object is sandwiched between them. Therefore, for example, when the layer B is formed on the layer A (or on the layer A), the case where the layer B is formed in direct contact with the layer A and the case where the layer B is formed In which another layer (for example, layer C or layer D) is formed in direct contact with layer B and layer B is formed in direct contact therewith. The same applies to the description of “above”, and it is not limited to being in direct contact with a certain object, and includes a case where another object is sandwiched therebetween. Therefore, for example, when the layer B is formed above the layer A, the case where the layer B is formed in direct contact with the layer A and the case where another layer is formed in direct contact with the layer A. (For example, the layer C or the layer D) is formed, and the layer B is formed in direct contact therewith. It should be noted that the same applies to the case of below or below, and includes the case of direct contact and the case of no contact.

本発明を用いることによって発光素子を用いた表示装置において、CIE−XY色度図上における色再現範囲が向上した表示装置を提供することができる。換言すれば、鮮やかな色彩を表現できる表示装置を提供することができる。   By using the present invention, a display device using a light-emitting element can be provided with an improved color reproduction range on the CIE-XY chromaticity diagram. In other words, a display device capable of expressing vivid colors can be provided.

以下、本発明の実施の態様、実施例について、図面を参照して説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に示す図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。   Hereinafter, embodiments and examples of the present invention will be described with reference to the drawings. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of this embodiment mode. Note that in the drawings described below, the same portions or portions having similar functions are denoted by the same reference numerals, and repetitive description thereof is omitted.

(実施の形態1)
(本実施形態の表示装置の構成)
図1に本発明の表示装置の構成の一例を、ブロック図で示す。100は画素部であり、複数の画素101がマトリクス状に配置されており、本構成はアクティブマトリクス方式と呼ばれる。また102は信号線駆動回路、103は走査線駆動回路である。
(Embodiment 1)
(Configuration of display device of this embodiment)
FIG. 1 is a block diagram showing an example of the configuration of the display device of the present invention. Reference numeral 100 denotes a pixel portion in which a plurality of pixels 101 are arranged in a matrix, and this configuration is called an active matrix system. Reference numeral 102 denotes a signal line driver circuit, and 103 denotes a scanning line driver circuit.

なお図1では信号線駆動回路102と走査線駆動回路103が、画素部100と同じ基板上に形成されているが、本発明はこの構成に限定されない。信号線駆動回路102と走査線駆動回路103とが画素部100と異なる基板上に形成され、FPC(フレキシブルプリント配線板)等のコネクターを介して、画素部100と接続されていても良い。なお、FPCを実装する方法は異方導電性材料もしくはメタルバンプを用いた接続方法またはワイヤボンディング方式を採用することができる。また、図1では信号線駆動回路102と走査線駆動回路103は1つずつ設けられているが、本発明はこの構成に限定されない。信号線駆動回路102と走査線駆動回路103の数は設計者が任意に設定することができる。   In FIG. 1, the signal line driver circuit 102 and the scanning line driver circuit 103 are formed over the same substrate as the pixel portion 100; however, the present invention is not limited to this structure. The signal line driver circuit 102 and the scanning line driver circuit 103 may be formed over a different substrate from the pixel unit 100 and connected to the pixel unit 100 via a connector such as an FPC (flexible printed wiring board). As a method for mounting the FPC, a connection method using an anisotropic conductive material or a metal bump, or a wire bonding method can be adopted. In FIG. 1, one signal line driver circuit 102 and one scanning line driver circuit 103 are provided, but the present invention is not limited to this structure. The number of the signal line driver circuits 102 and the scanning line driver circuits 103 can be arbitrarily set by a designer.

なお、本明細書においては、画素とは一つの画像を構成する色要素を具備するものであり、発光素子及び発光素子を駆動する素子(例えばトランジスタで構成される回路)を含むものとする。また本明細書においては、絵素とは、一つの最小の画像を表示するための色要素を構成する画素を具備するものであるとする。よって、R(赤)G(緑)B(青)の色要素からなるフルカラー表示装置の場合には、絵素とはRの色要素、Gの色要素、Bの色要素を含む画素から構成されているものとする。また、絵素において、画素を複数有するものについては、第1の画素、第2の画素といった順に呼称するものとする。また、各画素は、その面積の大きさが異なっていてもよい。 Note that in this specification, a pixel includes a color element that forms one image and includes a light-emitting element and an element that drives the light-emitting element (for example, a circuit including a transistor). In this specification, a picture element is assumed to include a pixel constituting a color element for displaying one minimum image. Therefore, in the case of a full-color display device composed of R (red), G (green), and B (blue) color elements, a picture element is composed of pixels including R color elements, G color elements, and B color elements. It is assumed that In addition, a pixel having a plurality of pixels is referred to as a first pixel and a second pixel in this order. Each pixel may have a different area size.

なお本明細書において接続とは、特に記載のない限り電気的な接続を意味する。逆に切り離すとは、接続していないで電気的に分離している状態を意味する。   In this specification, connection means an electrical connection unless otherwise specified. On the contrary, the disconnection means a state in which the connection is not established and the connection is electrically separated.

また図1では、画素部100には信号線S1〜Sn、電源線V1〜Vn、走査線G1〜Gmが設けられている。なお信号線と電源線の数は必ずしも同じであるとは限らない。またこれらの配線を必ず全て有していなくとも良く、これらの配線の他に、別の異なる配線が設けられていても良い。   In FIG. 1, the pixel portion 100 is provided with signal lines S1 to Sn, power supply lines V1 to Vn, and scanning lines G1 to Gm. Note that the number of signal lines and power supply lines is not necessarily the same. Further, it is not always necessary to have all of these wirings, and other different wirings may be provided in addition to these wirings.

信号線駆動回路102は、入力されたビデオ信号を各信号線S1〜Snに供給することができる回路であれば良い。具体的に本実施の形態では、一例として、信号線駆動回路102は、シフトレジスタ102aと、第1のラッチ回路102b、第2のラッチ回路102cとを有している。なお、本発明の表示装置の信号線駆動回路102は上述した構成に限定されない。また、デジタルのビデオ信号(デジタルビデオ信号、映像信号ともいう)に対応した信号線駆動回路であってもいいし、D/A(デジタル−アナログ)変換回路を用いてアナログのビデオ信号(アナログビデオ信号)出力する信号線駆動回路であっても良い。また、表示装置の構成によっては、レベルシフタ回路、バッファ回路等を有する構成であってもよい。   The signal line driver circuit 102 may be any circuit that can supply the input video signal to the signal lines S1 to Sn. Specifically, in this embodiment, as an example, the signal line driver circuit 102 includes a shift register 102a, a first latch circuit 102b, and a second latch circuit 102c. Note that the signal line driver circuit 102 of the display device of the present invention is not limited to the above structure. Further, it may be a signal line driver circuit corresponding to a digital video signal (also referred to as a digital video signal or a video signal), or an analog video signal (analog video) using a D / A (digital-analog) conversion circuit. (Signal) output signal line drive circuit may be used. Further, depending on the structure of the display device, a structure having a level shifter circuit, a buffer circuit, or the like may be used.

走査線駆動回路103には、画素部における画素を選択するため各走査線G1〜Gmに信号を入力できる回路であればよい。具体的に本実施の形態においては、走査線駆動回路103は、シフトレジスタ回路を有している。また、表示装置の構成によっては、バッファ回路、レベルシフタ回路を有する構成であってもよい。また、ラッチ回路がなく、シフトレジスタとサンプリングスイッチとで構成されていてもよい。   The scanning line driving circuit 103 may be any circuit that can input signals to the scanning lines G1 to Gm in order to select pixels in the pixel portion. Specifically, in this embodiment, the scan line driver circuit 103 includes a shift register circuit. Further, depending on the structure of the display device, a structure having a buffer circuit and a level shifter circuit may be used. Moreover, there may be no latch circuit and it may be constituted by a shift register and a sampling switch.

また、信号線駆動回路102には、クロック信号(S_CLK)、クロック反転信号(S_CLKB)、スタートパルス信号(S_SP)、デジタルビデオ信号(Digital Video Data)、ラッチ信号(Latch Signal)などの信号が入力される。そして、それらの信号にしたがって、各信号線S1〜Snへそれぞれ各列の画素に応じたビデオ信号を出力する。なお、なお、アナログビデオ信号が入力されていてもよい。   In addition, a signal such as a clock signal (S_CLK), a clock inversion signal (S_CLKB), a start pulse signal (S_SP), a digital video signal (Digital Video Data), a latch signal (Latch Signal), or the like is input to the signal line driver circuit 102. Is done. And according to those signals, the video signal according to the pixel of each column is output to each signal line S1-Sn. Note that an analog video signal may be input.

また、走査線駆動回路103には、クロック信号(G_CLK)、クロック反転信号(G_CLKB)、スタートパルス信号(G_SP)などの信号が入力される。そして、それらの信号にしたがって、選択する画素行の走査線Gi(第1の走査線G1〜Gmのうちいずれか一)に画素を選択する信号を出力する。   In addition, a signal such as a clock signal (G_CLK), a clock inversion signal (G_CLKB), a start pulse signal (G_SP), or the like is input to the scan line driver circuit 103. And according to those signals, the signal which selects a pixel is output to the scanning line Gi (any one among 1st scanning lines G1-Gm) of the pixel row to select.

よって、信号線S1〜Snに入力されたビデオ信号は、走査線駆動回路103から走査線Gi(走査線G1〜Gmのうちいずれか一)に入力された信号によって選択された画素行の各列の画素101に書き込まれる。そして、各走査線G1〜Gmにより各画素行が選択され、全ての画素に各画素に対応したビデオ信号が書き込まれる。そして、各画素は書き込まれたビデオ信号を一定期間保持する。各画素は、ビデオ信号を一定期間保持することによって、点灯などの状態を維持することができる。   Therefore, the video signals input to the signal lines S1 to Sn are each column of the pixel row selected by the signal input from the scanning line driving circuit 103 to the scanning line Gi (any one of the scanning lines G1 to Gm). Is written in the pixel 101. And each pixel row is selected by each scanning line G1-Gm, and the video signal corresponding to each pixel is written in all the pixels. Each pixel holds the written video signal for a certain period. Each pixel can maintain a state such as lighting by holding the video signal for a certain period.

図1に示した発光素子を用いた表示装置は、アクティブマトリクス方式による駆動方式について述べたがこれに限定されない。本発明においては単純マトリックス(パッシブ)方式を採用してもよい。図1に示したアクティブマトリクス方式は各画素に数個のスイッチング用の薄膜トランジスタを有する制御回路を備え、各画素の制御回路により各画素の発光非発光を制御する。一方、単純マトリクス方式の表示装置は複数個のカラム信号線と、複数個のロウ信号線とが互いに交差する形で配置され、その交差部において発光素子が挟まれている。よって、選択されたロウ信号線と、出力を行っているカラム信号線とに挟まれた領域に電位差が生じ、電流が流れると発光素子が発光する。   Although the display device using the light-emitting element shown in FIG. 1 has been described with respect to the driving method based on the active matrix method, it is not limited to this. In the present invention, a simple matrix (passive) method may be adopted. The active matrix method shown in FIG. 1 includes a control circuit having several switching thin film transistors in each pixel, and the light emission / non-light emission of each pixel is controlled by the control circuit of each pixel. On the other hand, in a simple matrix display device, a plurality of column signal lines and a plurality of row signal lines are arranged so as to intersect each other, and light emitting elements are sandwiched between the intersections. Therefore, a potential difference is generated in a region sandwiched between the selected row signal line and the column signal line that performs output, and the light emitting element emits light when a current flows.

図46にパッシブ方式の表示装置の構成について示す。図46は、カラム信号線駆動回路4601、ロウ信号線駆動回路4602、画素部4603を備える。画素部4603はカラム信号線S1〜Sn、ロウ信号線V1〜Vnが設けられており、カラム信号線とロウ信号線の間には複数の発光素子4604を有する。パッシブ方式を採用する場合、アクティブマトリクス方式を採用する場合に比べ、本発明の構成を簡略化することができ、この点で好適である。   FIG. 46 shows a structure of a passive display device. FIG. 46 includes a column signal line driver circuit 4601, a row signal line driver circuit 4602, and a pixel portion 4603. The pixel portion 4603 is provided with column signal lines S1 to Sn and row signal lines V1 to Vn, and a plurality of light emitting elements 4604 are provided between the column signal lines and the row signal lines. When the passive method is adopted, the configuration of the present invention can be simplified as compared with the case where the active matrix method is adopted, which is preferable in this respect.

以上で述べたような表示装置の構成を、本発明では採用することができる。 The configuration of the display device as described above can be employed in the present invention.

(本実施形態の画素構成)
図2に、図1で示した本発明の画素部の構成について詳しい構成を示す。図2において第1の画素201、第2の画素202、第3の画素203、第4の画素204、第5の画素205、第6の画素206がそれぞれ、図1における画素101に対応する。また、第1の画素〜第6の画素を併せて一つの最小の画像を表示する絵素200とする。第1の画素201、第2の画素202、第3の画素203、第4の画素204、第5の画素205、第6の画素206にはそれぞれ、発光素子が設けられており、第1の画素には発光素子R1、第2の画素には発光素子R2、第3の画素には発光素子G1、第4の画素には発光素子G2、第5の画素には発光素子B1、第6の画素には発光素子B2がそれぞれ接続されている。
(Pixel configuration of this embodiment)
FIG. 2 shows a detailed configuration of the pixel portion of the present invention shown in FIG. In FIG. 2, a first pixel 201, a second pixel 202, a third pixel 203, a fourth pixel 204, a fifth pixel 205, and a sixth pixel 206 correspond to the pixel 101 in FIG. In addition, the first to sixth pixels are combined to form a picture element 200 that displays one minimum image. Each of the first pixel 201, the second pixel 202, the third pixel 203, the fourth pixel 204, the fifth pixel 205, and the sixth pixel 206 is provided with a light-emitting element. The pixel is the light emitting element R1, the second pixel is the light emitting element R2, the third pixel is the light emitting element G1, the fourth pixel is the light emitting element G2, the fifth pixel is the light emitting element B1, and the sixth pixel is the sixth pixel. A light emitting element B2 is connected to each pixel.

ここで本明細書において第1の画素の発光素子R1及び第2の画素の発光素子R2は、CIE−XY色度図で表したときに、色度図のxが0.50以上の領域に座標を有するものとする。また、第3の画素の発光素子G1及び第4の画素の発光素子G2は、CIE−XY色度図で表したときに、色度図のyが0.55以上の領域に座標を有するものとする。また、第5の画素の発光素子B1及び第6の画素の発光素子B2は、CIE−XY色度図を表したときに、色度図のxが0.20以下、yが0.35以下の領域に座標を有するものとする。また、より好ましくは、第1の画素の発光素子R1及び第2の画素の発光素子R2のいずれかは、CIE−XY色度図で表したときに、色度図のxが0.6以上、yが0.35以下の領域に座標を有するものとする。またより好ましくは、第3の画素の発光素子G1及び第4の画素の発光素子G2のいずれかは、CIE−XY色度図で表したときに、色度図のxが0.3以下、yが0.6以上の領域に座標を有するものとする。またより好ましくは、第5の画素の発光素子B1及び第6の画素の発光素子B2のいずれかは、CIE−XY色度図を表したときに、色度図のxが0.15以下、yが0.2以下の領域に座標を有するものとする。   Here, in the present specification, when the light emitting element R1 of the first pixel and the light emitting element R2 of the second pixel are expressed in a CIE-XY chromaticity diagram, x in the chromaticity diagram is in an area of 0.50 or more. It shall have coordinates. Further, the light emitting element G1 of the third pixel and the light emitting element G2 of the fourth pixel have coordinates in a region where y in the chromaticity diagram is 0.55 or more when represented by the CIE-XY chromaticity diagram. And In the light emitting element B1 of the fifth pixel and the light emitting element B2 of the sixth pixel, when the CIE-XY chromaticity diagram is expressed, x in the chromaticity diagram is 0.20 or less and y is 0.35 or less. It is assumed that the area has coordinates. More preferably, any of the light emitting element R1 of the first pixel and the light emitting element R2 of the second pixel has a chromaticity diagram x of 0.6 or more when represented by a CIE-XY chromaticity diagram. , Y has coordinates in the region of 0.35 or less. More preferably, when any of the light emitting element G1 of the third pixel and the light emitting element G2 of the fourth pixel is represented by a CIE-XY chromaticity diagram, x in the chromaticity diagram is 0.3 or less, It is assumed that y has coordinates in a region where 0.6 or more. More preferably, when any of the light emitting element B1 of the fifth pixel and the light emitting element B2 of the sixth pixel represents the CIE-XY chromaticity diagram, x in the chromaticity diagram is 0.15 or less, It is assumed that the coordinates are in a region where y is 0.2 or less.

なお、本発明においては、発光素子G1とG2とのCIE−XY色度図の座標の差(x、yの座標の距離)の絶対値G12は、発光素子R1と発光素子R2とのCIE−XY色度図の座標の差の絶対値R12または発光素子B1と発光素子B2とのCIE−XY色度図の座標の差の絶対値B12より大きいことが好ましい。G12>R12、G12>B12を満たすことで、色再現範囲を向上させ、人間の眼に視認される色域を広くすることができ、好適である。 In the present invention, the absolute value G 12 of the difference between the coordinates of the CIE-XY chromaticity diagram of the light-emitting element G1 and G2 (x, distance y coordinates) is, CIE between the light emitting element R1 and the light-emitting element R2 it is preferably larger than the absolute value B 12 of the absolute value coordinates of the difference between CIE-XY chromaticity diagram between R 12 or light-emitting element B1 and the light-emitting element B2 of the difference between the coordinates of -XY chromaticity diagram. By satisfying G 12 > R 12 and G 12 > B 12 , the color reproduction range can be improved, and the color gamut visually recognized by human eyes can be widened.

なお本明細書におけるCIE−XY色度図における領域とは、CIE−XY色度図における人間の目が認識することのできる可視光の光を表す領域のことを指すものとする。すなわち図39において示したCIE−XY色度図における太線で囲まれた内側の領域に対応する。 Note that the region in the CIE-XY chromaticity diagram in this specification refers to a region representing visible light that can be recognized by the human eye in the CIE-XY chromaticity diagram. That is, it corresponds to the inner region surrounded by the thick line in the CIE-XY chromaticity diagram shown in FIG.

また図3に、図2で示した本発明の絵素200の回路構成を示す。図2に示す第1の画素201、第2の画素202、第3の画素203、第4の画素204、第5の画素205、第6の画素206は、信号線Si(S1〜Snのうちの1つ)、走査線Gi(G1〜Gmのうちの1つ)及び電源線Vi(V1〜Vnのうちの1つ)を有している。また第1の画素201、第2の画素202、第3の画素203、第4の画素204、第5の画素205、第6の画素206はそれぞれ、映像信号の入力を制御するスイッチング用の第1のトランジスタ301、映像信号によって発光素子の発光・非発光を決定する駆動用の第2のトランジスタ302、発光素子303及び保持容量304を有している。保持容量304は第2のトランジスタ302のゲートとソースの間の電圧(ゲート電圧)をより確実に保持するために設けられているが、必ずしも設ける必要はない。なお、本明細書において電圧とは、特に記載のない限りグラウンドとの電位差を意味する。また、発光素子303は、図2におけるR1,R2,G1,G2,B1,B2の発光素子が対応し、それぞれは各々を駆動するための回路が接続されている。図3に示す構成においては、同じ電源線Viで、発光素子R1と発光素子R2、発光素子G1と発光素子G2、発光素子B1と発光素子B2に電流を供給する電源線を共通化する構成を取りうる。発光素子R1と発光素子R2、発光素子G1と発光素子G2、発光素子B1と発光素子B2においては色合いがほとんど同じであるため、このように電源線を共通化することができ、その結果、表示装置に配置する電源線の数を減らすことができるため好適である。図3においては、発光素子R1と発光素子R2、発光素子G1と発光素子G2、発光素子B1と発光素子B2にそれぞれに接続される電源線は、別々の配線として記載しているが同じ配線より分岐したものであってもよい。   FIG. 3 shows a circuit configuration of the picture element 200 of the present invention shown in FIG. The first pixel 201, the second pixel 202, the third pixel 203, the fourth pixel 204, the fifth pixel 205, and the sixth pixel 206 illustrated in FIG. ), A scanning line Gi (one of G1 to Gm), and a power supply line Vi (one of V1 to Vn). The first pixel 201, the second pixel 202, the third pixel 203, the fourth pixel 204, the fifth pixel 205, and the sixth pixel 206 are each switched for controlling the input of the video signal. 1 transistor 301, a second transistor 302 for driving that determines light emission / non-light emission of the light emitting element according to the video signal, a light emitting element 303, and a storage capacitor 304. The storage capacitor 304 is provided in order to hold the voltage (gate voltage) between the gate and the source of the second transistor 302 more reliably, but is not necessarily provided. Note that the voltage in this specification means a potential difference from the ground unless otherwise specified. The light emitting element 303 corresponds to the light emitting elements R1, R2, G1, G2, B1, and B2 in FIG. 2, and each is connected to a circuit for driving each. In the configuration shown in FIG. 3, the same power supply line Vi is used to share power supply lines for supplying current to the light emitting element R1 and the light emitting element R2, the light emitting element G1 and the light emitting element G2, and the light emitting element B1 and the light emitting element B2. Possible. Since the light-emitting elements R1 and R2, the light-emitting elements G1 and G2, and the light-emitting elements B1 and B2 have almost the same hue, the power supply lines can be shared in this way, and as a result, the display This is preferable because the number of power supply lines arranged in the apparatus can be reduced. In FIG. 3, the power supply lines connected to the light emitting element R1 and the light emitting element R2, the light emitting element G1 and the light emitting element G2, and the light emitting element B1 and the light emitting element B2 are shown as separate wirings. It may be branched.

なお、図3の示した構成とは別の構成を図52に示す。図52において図3と同一の機能を有する構成については同一の符号を付す。図52に示すように、発光素子R1と発光素子R2、発光素子G1と発光素子G2、発光素子B1と発光素子B2とでそれぞれ異なる第2の電源線Viに接続される構成であってもよい。発光素子R1と発光素子R2、発光素子G1と発光素子G2、発光素子B1と発光素子B2とで電流を供給する電源線を異ならせることによって、それぞれの発光素子について加える電圧を制御することができ輝度を自由に変えることができるため好適である。 A configuration different from the configuration shown in FIG. 3 is shown in FIG. In FIG. 52, components having the same functions as those in FIG. As shown in FIG. 52, the light-emitting element R1 and the light-emitting element R2, the light-emitting element G1 and the light-emitting element G2, in a light-emitting element B1 and the light-emitting element B2 be configured to be connected to a different second power supply line Vi 2 respectively Good. The voltage applied to each light emitting element can be controlled by making the power supply lines for supplying current different between the light emitting element R1 and the light emitting element R2, the light emitting element G1 and the light emitting element G2, and the light emitting element B1 and the light emitting element B2. This is preferable because the luminance can be freely changed.

ここで図4に、図3における発光素子303が発光するときの駆動方法について説明する。図4において、発光素子404に接続している回路は、映像信号の入力を制御するスイッチング用の第1のトランジスタ401と、映像信号によって前記発光素子の発光強度を決定する駆動用の第2のトランジスタ402と、信号線405と、電源線406と、走査線407とで構成されている。第1のトランジスタ401のゲートは、走査線407に接続されている。第1のトランジスタ401の第1の端子と第2の端子(いずれか一方をソースとし、もう一方をドレインとする)は、一方は信号線405に、もう一方は第2のトランジスタ402のゲートに接続されている。また第2のトランジスタ402の第1の端子と第2の端子は、一方は電源線406に、もう一方は発光素子404が有する画素電極に接続されている。発光素子404は陽極と陰極を有しており、本明細書では、陽極を画素電極として用いる場合は陰極を対向電極と呼び、陰極を画素電極として用いる場合は陽極を対向電極と呼ぶ。対向電極の電圧は一定の高さに保たれている場合が多い。また、第1のトランジスタ401、第2のトランジスタ402はnチャネル型トランジスタとpチャネル型トランジスタのどちらでも良い。そして、陽極を画素電極として用い、陰極を対向電極として用いる場合、第2のトランジスタ402はpチャネル型トランジスタであるのが望ましい。逆に、陽極を対向電極として用い、陰極を画素電極として用いる場合、第2のトランジスタ402はnチャネル型トランジスタであるのが望ましい。   Here, FIG. 4 illustrates a driving method when the light emitting element 303 in FIG. 3 emits light. In FIG. 4, a circuit connected to the light emitting element 404 includes a switching first transistor 401 that controls input of a video signal, and a second driving transistor that determines the light emission intensity of the light emitting element based on the video signal. A transistor 402, a signal line 405, a power supply line 406, and a scanning line 407 are included. The gate of the first transistor 401 is connected to the scanning line 407. The first terminal and the second terminal of the first transistor 401 (one of which is a source and the other is a drain) are connected to the signal line 405 and the other is connected to the gate of the second transistor 402. It is connected. One of a first terminal and a second terminal of the second transistor 402 is connected to the power supply line 406 and the other is connected to a pixel electrode included in the light-emitting element 404. The light emitting element 404 includes an anode and a cathode. In this specification, when the anode is used as a pixel electrode, the cathode is called a counter electrode, and when the cathode is used as a pixel electrode, the anode is called a counter electrode. The voltage of the counter electrode is often kept at a constant height. The first transistor 401 and the second transistor 402 may be either an n-channel transistor or a p-channel transistor. When the anode is used as the pixel electrode and the cathode is used as the counter electrode, the second transistor 402 is preferably a p-channel transistor. On the other hand, when the anode is used as the counter electrode and the cathode is used as the pixel electrode, the second transistor 402 is preferably an n-channel transistor.

保持容量403が有する2つの電極の一方は、第2のトランジスタのゲートに接続されている。また保持容量403が有する2つの電極の他方は、電源線406に接続されているがこれに限定されず、別の配線に接続されていてもよい。保持容量403は第2のトランジスタ402のゲートとソースの間の電圧(ゲート電圧)をより確実に維持するために設けられているが、第2のトランジスタ402のゲート容量で代用することにより、必ずしも設ける必要はない。   One of the two electrodes of the storage capacitor 403 is connected to the gate of the second transistor. The other of the two electrodes of the storage capacitor 403 is connected to the power supply line 406. However, the present invention is not limited to this, and may be connected to another wiring. The storage capacitor 403 is provided to more reliably maintain the voltage (gate voltage) between the gate and the source of the second transistor 402. However, by substituting the gate capacitance of the second transistor 402, the storage capacitor 403 is not necessarily provided. There is no need to provide it.

図4において、書き込み期間において走査線407が選択されると、走査線407にゲートが接続されている第1のトランジスタ401がオンになる。そして、信号線405に入力された映像信号が、第1のトランジスタ401を介して第2のトランジスタ402のゲートに入力されることによって電源線406から発光素子404へ電流が流れ、発光素子404は発光をする。   In FIG. 4, when the scan line 407 is selected in the writing period, the first transistor 401 whose gate is connected to the scan line 407 is turned on. Then, when the video signal input to the signal line 405 is input to the gate of the second transistor 402 through the first transistor 401, a current flows from the power supply line 406 to the light-emitting element 404. Emits light.

なお、画素構成はこれに限定されない。トランジスタのしきい値電圧のばらつきを補正する方式や、画素に信号電流を入力する方式など様々な画素構成を適用することが可能である。   Note that the pixel configuration is not limited to this. Various pixel configurations such as a method of correcting variation in threshold voltage of a transistor and a method of inputting a signal current to a pixel can be applied.

以上で述べたような画素構成を、本発明では採用することができる。 The pixel configuration as described above can be adopted in the present invention.

(本実施形態の動作方法)
図4に示した回路構成において、表示を行う際の動作タイミングについて、図5を用いて説明する。表示装置においては、表示期間では繰り返し画面の書き換えと表示とを行っている。この書き換え回数は、一般的には1秒間に60回程度とすることで、視認者がちらつき(フリッカ)を感じないとされている。ここで、画面の書き換え、表示の一連の動作を1回行う期間、つまり図5中、501で示した期間を、1フレーム期間501と表記する。本実施の形態においては、例として、デジタル時間階調方式で3ビットデジタル映像信号を用いた場合を挙げて説明する。デジタル時間階調方式の場合、1フレーム期間501を、さらに複数のサブフレーム期間に分割する。ここでは3ビットであるので、3つのサブフレーム期間に分割し、各期間で、各発光色における書き込み、表示を行う。
(Operation method of this embodiment)
In the circuit configuration shown in FIG. 4, the operation timing when displaying is described with reference to FIG. In the display device, the screen is repeatedly rewritten and displayed during the display period. The number of times of rewriting is generally set to about 60 times per second so that the viewer does not feel flicker. Here, a period in which a series of screen rewriting and display operations is performed once, that is, a period indicated by 501 in FIG. In this embodiment, as an example, a case where a 3-bit digital video signal is used in a digital time gray scale method will be described. In the digital time gray scale method, one frame period 501 is further divided into a plurality of subframe periods. Here, since it is 3 bits, it is divided into three subframe periods, and writing and display in each emission color are performed in each period.

各サブフレーム期間は、アドレス(書き込み)期間Ta#(#は自然数)と、サステイン(発光)期間Ts#を有する。図5においては、サステイン(発光)期間の長さを、Ts1:Ts2:Ts3=4:2:1とし、各サステイン(発光)期間で、発光もしくは非発光を制御することにより、2=8階調を表現する。つまり、サステイン(発光)期間の長さを、Ts1:Ts2:Ts3=2(n−1):2(n−2):・・・:2:2というように、2のべき乗の比とする。例えば、Ts3のみが発光し、Ts1、Ts2においては非発光である場合、すべてのサステイン(発光)期間のうち、約14%の期間だけ発光していることになる。すなわち、約14%の輝度が表現出来る。Ts1とTs2が発光し、Ts3が非発光である場合には、すべてのサステイン(発光)期間のうち、約86%の期間だけ発光していることになる。すなわち、約86%の輝度が表現出来る。 Each subframe period has an address (writing) period Ta # (# is a natural number) and a sustain (light emission) period Ts #. In FIG. 5, the length of the sustain (light emission) period is Ts1: Ts2: Ts3 = 4: 2: 1, and light emission or non-light emission is controlled in each sustain (light emission) period, thereby 2 3 = 8. Express gradation. That is, the length of the sustain (light emission) period is set to a power of 2 ratio such that Ts1: Ts2: Ts3 = 2 (n-1) : 2 (n-2) :...: 2 1 : 2 0 And For example, when only Ts3 emits light and Ts1 and Ts2 do not emit light, light is emitted for only about 14% of all the sustain (light emission) periods. That is, a luminance of about 14% can be expressed. When Ts1 and Ts2 emit light and Ts3 does not emit light, light is emitted for only about 86% of all the sustain (light emission) periods. That is, a luminance of about 86% can be expressed.

この動作によって、図3における発光素子303であるR1,R2,G1,G2,B1,B2をそれぞれ駆動する。このように、図3の絵素200における各々の画素に設けられた発光素子は、各々の発光素子に接続された回路によって独立に発光時間を制御され、所望の表示色が得られる。ここで、表示色とは、一画素内に含まれる発光色がそれぞれ異なる複数の発光素子から得られる発光が組み合わさり混合された色として、視覚的に認識できる色のことをいう。   By this operation, R1, R2, G1, G2, B1, and B2 which are the light emitting elements 303 in FIG. 3 are respectively driven. As described above, the light emitting elements provided in the respective pixels in the picture element 200 of FIG. 3 are independently controlled in light emission time by the circuit connected to each light emitting element, and a desired display color can be obtained. Here, the display color refers to a color that can be visually recognized as a color in which light emission obtained from a plurality of light emitting elements having different light emission colors included in one pixel is combined and mixed.

なお、駆動方法はこれに限定されない。第1のトランジスタのゲートにアナログ信号が入力されて、それに応じて発光素子404の輝度をアナログ的に変化させてもよい。   The driving method is not limited to this. An analog signal may be input to the gate of the first transistor, and the luminance of the light emitting element 404 may be changed in an analog manner accordingly.

以上で述べたような動作方法を、本発明では採用することができる。 The operation method as described above can be adopted in the present invention.

(本発明の発光素子の構成)
次に、本発明の表示装置に適用可能な発光素子の例を図6に示す。
(Configuration of Light Emitting Element of the Present Invention)
Next, an example of a light-emitting element applicable to the display device of the present invention is shown in FIG.

図6(a)の発光素子は、基板601の上に陽極602、正孔注入材料からなる正孔注入層603、その上に正孔輸送材料からなる正孔輸送層604、発光層605、電子輸送材料からなる電子輸送層606、電子注入材料からなる電子注入層607、そして陰極608を積層させた素子構造である。ここで、発光層605は、一種類の発光材料のみから形成されることもあるが、2種類以上の材料から形成されてもよい。また本発明の発光素子の構造は、この構造に限定されない。勿論、基板601と陽極602との間にはトランジスタより構成される発光素子を駆動するための回路や配線があってもよい。 6A, an anode 602 on a substrate 601, a hole injection layer 603 made of a hole injection material, a hole transport layer 604 made of a hole transport material thereon, a light emitting layer 605, an electron In this element structure, an electron transport layer 606 made of a transport material, an electron injection layer 607 made of an electron injection material, and a cathode 608 are stacked. Here, the light emitting layer 605 may be formed of only one type of light emitting material, but may be formed of two or more types of materials. Further, the structure of the light-emitting element of the present invention is not limited to this structure. Needless to say, a circuit or wiring for driving a light-emitting element including a transistor may be provided between the substrate 601 and the anode 602.

また、図6(a)で示した各機能層を積層した積層構造の他、高分子化合物を用いた素子、発光層に三重項励起状態から発光する三重項発光材料を利用した高効率素子など、バリエーションは多岐にわたる。発光素子は、ホールブロック層によってキャリヤの再結合領域を制御し、発光領域を二つの領域にわけることによって得られる白色発光素子などにも応用可能である。   In addition to the laminated structure in which the functional layers shown in FIG. 6A are laminated, an element using a polymer compound, a high-efficiency element using a triplet light emitting material that emits light from a triplet excited state in the light emitting layer, and the like. The variation is wide. The light-emitting element can be applied to a white light-emitting element obtained by controlling a carrier recombination region by a hole blocking layer and dividing the light-emitting region into two regions.

図6(a)に示す本発明の素子作製方法は、まず、陽極602(ITO:インジウム錫酸化物)を有する基板601に正孔注入材料、正孔輸送材料、発光材料を順に蒸着する。次に電子輸送材料、電子注入材料を蒸着し、最後に陰極608を蒸着で形成する。   6A, first, a hole injection material, a hole transport material, and a light emitting material are sequentially deposited on a substrate 601 having an anode 602 (ITO: indium tin oxide). Next, an electron transport material and an electron injection material are vapor-deposited, and finally a cathode 608 is formed by vapor deposition.

なお、正孔注入層に換えて、正孔発生層を設けてもよい。なお、正孔発生層とは、正孔を発生する層であり、正孔輸送性物質の中から選ばれた少なくとも一の物質と、正孔輸送性物質に対して電子受容性を示す物質とを混合することによって形成することができる。ここで、正孔輸送性物質としては、正孔輸送層を形成するのに用いることのできる物質と同様の物質を用いることができる。また、電子受容性を示す物質としては、モリブデン酸化物、バナジウム酸化物、ルテニウム酸化物、レニウム酸化物等の金属酸化物を用いることができる。 Note that a hole generation layer may be provided instead of the hole injection layer. Note that the hole generating layer is a layer that generates holes, and is composed of at least one substance selected from hole transporting substances, and a substance that exhibits electron acceptability with respect to the hole transporting substance. Can be formed by mixing. Here, as the hole transporting substance, a substance similar to the substance that can be used to form the hole transporting layer can be used. As the substance exhibiting electron accepting properties, metal oxides such as molybdenum oxide, vanadium oxide, ruthenium oxide, and rhenium oxide can be used.

次に、正孔注入材料、正孔輸送材料、電子輸送材料、電子注入材料、発光材料の材料に好適な材料を以下に列挙する。   Next, materials suitable for the hole injection material, the hole transport material, the electron transport material, the electron injection material, and the light emitting material are listed below.

正孔注入材料としては、フタロシアニン(略称:H2Pc)や銅フタロシアニン(CuPC)等のフタロシアニン系の化合物、或いはポリ(エチレンジオキシチオフェン)/ポリ(スチレンスルホン酸)水溶液(PEDOT/PSS)等の高分子等が挙げられる。正孔注入層として用いる材料のイオン化ポテンシャルが、正孔注入層に陽極として機能する電極の反対側に接して形成されている機能層のイオン化ポテンシャルよりも相対的に小さくなるような物質を、正孔輸送性を有する物質の中から選択することによって、正孔注入層を形成することができる。 As a hole injection material, a phthalocyanine compound such as phthalocyanine (abbreviation: H2Pc) or copper phthalocyanine (CuPC), or a poly (ethylenedioxythiophene) / poly (styrenesulfonic acid) aqueous solution (PEDOT / PSS) Molecule and the like. A material whose ionization potential of the material used for the hole injection layer is relatively smaller than the ionization potential of the functional layer formed in contact with the hole injection layer on the opposite side of the electrode functioning as an anode is positive. A hole injection layer can be formed by selecting from substances having hole transportability.

正孔輸送材料として最も広く用いられている材料として、4,4’−ビス[N−(1−ナフチル)−N−フェニルアミノ]ビフェニル(略称:NPB)、4,4’−ビス[N−(3−メチルフェニル)−N−フェニルアミノ]ビフェニル(略称:TPD)、4,4’,4’’−トリス(N,N−ジフェニルアミノ)トリフェニルアミン(略称:TDATA)、4,4’,4’’−トリス[N−(3−メチルフェニル)−N−フェニルアミノ]トリフェニルアミン(略称:MTDATA)、4,4’−ビス{N−[4−(N,N−ジ−m−トリルアミノ)フェニル]−N−フェニルアミノ}ビフェニル(略称:DNTPD)、1,3,5−トリス[N,N−ジ(m−トリル)アミノ]ベンゼン(略称:m−MTDAB)、4,4’,4’’−トリス(N−カルバゾリル)トリフェニルアミン(略称:TCTA)、フタロシアニン(略称:H2Pc)、銅フタロシアニン(略称:CuPc)、バナジルフタロシアニン(略称:VOPc)等が挙げられる。また、正孔輸送層は、以上に述べた物質から成る層を二以上組み合わせて形成した多層構造の層であってもよい。   As a material most widely used as a hole transport material, 4,4′-bis [N- (1-naphthyl) -N-phenylamino] biphenyl (abbreviation: NPB), 4,4′-bis [N— (3-methylphenyl) -N-phenylamino] biphenyl (abbreviation: TPD), 4,4 ′, 4 ″ -tris (N, N-diphenylamino) triphenylamine (abbreviation: TDATA), 4,4 ′ , 4 ″ -tris [N- (3-methylphenyl) -N-phenylamino] triphenylamine (abbreviation: MTDATA), 4,4′-bis {N- [4- (N, N-di-m -Tolylamino) phenyl] -N-phenylamino} biphenyl (abbreviation: DNTPD), 1,3,5-tris [N, N-di (m-tolyl) amino] benzene (abbreviation: m-MTDAB), 4,4 ', 4' '-G Scan (N- carbazolyl) triphenylamine (abbreviation: TCTA), phthalocyanine (abbreviation: H2Pc), copper phthalocyanine (abbreviation: CuPc), or vanadyl phthalocyanine (abbreviation: VOPc), and the like. The hole transport layer may be a layer having a multilayer structure formed by combining two or more layers made of the substances described above.

電子輸送材料としては、トリス(8−キノリノラト)アルミニウム(略称:Alq3)、トリス(4−メチル−8−キノリノラト)アルミニウム(略称:Almq3)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq2)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−アルミニウム(略称:BAlq)、ビス[2−(2−ヒドロキシフェニル)ベンゾオキサゾラト]亜鉛(略称:Zn(BOX)2)、ビス[2−(2−ヒドロキシフェニル)ベンゾチアゾラト]亜鉛(略称:Zn(BTZ)2)等の他、2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(略称:PBD)、1,3−ビス[5−(p−tert−ブチルフェニル)−1,3,4−オキサジアゾール−2−イル]ベンゼン(略称:OXD−7)、3−(4−ビフェニリル)−4−フェニル−5−(4−tert−ブチルフェニル)−1,2,4−トリアゾール(略称:TAZ)、3−(4−ビフェニリル)−4−(4−エチルフェニル)−5−(4−tert−ブチルフェニル)−1,2,4−トリアゾール(略称:p−EtTAZ))、バソフェナントロリン(略称:BPhen)、バソキュプロイン(略称:BCP)、2,2’,2’’−(1,3,5−ベンゼントリイル)−トリス(1−フェニル−1H−ベンゾイミダゾール)(略称:TPBI)、4,4−ビス(5−メチルベンズオキサゾル−2−イル)スチルベン(略称:BzOs)等が挙げられる。また、電子輸送層は、以上に述べた物質から成る層を二以上組み合わせて形成した多層構造の層であってもよい。   As an electron transporting material, tris (8-quinolinolato) aluminum (abbreviation: Alq3), tris (4-methyl-8-quinolinolato) aluminum (abbreviation: Almq3), bis (10-hydroxybenzo [h] -quinolinato) beryllium ( Abbreviations: BeBq2), bis (2-methyl-8-quinolinolato) -4-phenylphenolato-aluminum (abbreviation: BAlq), bis [2- (2-hydroxyphenyl) benzoxazolate] zinc (abbreviation: Zn ( BOX) 2), bis [2- (2-hydroxyphenyl) benzothiazolate] zinc (abbreviation: Zn (BTZ) 2) and the like, as well as 2- (4-biphenylyl) -5- (4-tert-butylphenyl)- 1,3,4-oxadiazole (abbreviation: PBD), 1,3-bis [5- (p-tert-butylphenyl) 1,3,4-oxadiazol-2-yl] benzene (abbreviation: OXD-7), 3- (4-biphenylyl) -4-phenyl-5- (4-tert-butylphenyl) -1,2, 4-triazole (abbreviation: TAZ), 3- (4-biphenylyl) -4- (4-ethylphenyl) -5- (4-tert-butylphenyl) -1,2,4-triazole (abbreviation: p-EtTAZ) )), Bathophenanthroline (abbreviation: BPhen), bathocuproin (abbreviation: BCP), 2,2 ′, 2 ″-(1,3,5-benzenetriyl) -tris (1-phenyl-1H-benzimidazole) (Abbreviation: TPBI), 4,4-bis (5-methylbenzoxazol-2-yl) stilbene (abbreviation: BzOs), and the like. The electron transport layer may be a layer having a multilayer structure formed by combining two or more layers made of the substances described above.

電子注入材料としては、アルカリ金属またはアルカリ土類金属、アルカリ金属のフッ化物、アルカリ土類金属のフッ化物、アルカリ金属の酸化物、アルカリ土類金属の酸化物等の無機物が挙げられる。また、無機物の他、BPhen、BCP、p−EtTAZ、TAZ、BzOs等の電子輸送層を形成するのに用いることのできる物質も、これらの物質の中から、電子輸送層の形成に用いる物質よりも電子親和力が大きい物質を選択することによって、電子注入層を形成する物質として用いることができる。つまり、電子注入層における電子親和力が電子輸送層における電子親和力よりも相対的に大きくなるような物質を、電子輸送性を有する物質の中から選択することによって、電子注入層を形成することもできる。 Examples of the electron injection material include inorganic substances such as alkali metals or alkaline earth metals, alkali metal fluorides, alkaline earth metal fluorides, alkali metal oxides, and alkaline earth metal oxides. In addition to inorganic substances, substances that can be used to form an electron transport layer such as BPhen, BCP, p-EtTAZ, TAZ, and BzOs are also more preferable than those used to form an electron transport layer. In addition, by selecting a substance having a high electron affinity, it can be used as a substance for forming an electron injection layer. That is, the electron injection layer can also be formed by selecting a substance having an electron transport property that has a relatively higher electron affinity in the electron injection layer than the electron affinity in the electron transport layer. .

発光材料を含む層である発光層としては、発光物質について特に限定はなく、発光効率が良好で、所望の発光波長の発光をし得る物質を選択して用いればよい。例えば、赤色系の発光を得たいときには、4−ジシアノメチレン−2−イソプロピル−6−[2−(1,1,7,7−テトラメチルジュロリジン−9−イル)エテニル]−4H−ピラン(略称:DCJTI)、4−ジシアノメチレン−2−メチル−6−[2−(1,1,7,7−テトラメチルジュロリジン−9−イル)エテニル]−4H−ピラン(略称:DCJT)、4−ジシアノメチレン−2−tert−ブチル−6−[2−(1,1,7,7−テトラメチルジュロリジン−9−イル)エテニル]−4H−ピラン(略称:DCJTB)やペリフランテン、2,5−ジシアノ−1,4−ビス[2−(10−メトキシ−1,1,7,7−テトラメチルジュロリジン−9−イル)エテニル]ベンゼン等、600nmから680nmに発光スペクトルのピークを有する発光を呈する物質を用いることができる。また緑色系の発光を得たいときは、N,N’−ジメチルキナクリドン(略称:DMQd)、クマリン6やクマリン545T、トリス(8−キノリノラト)アルミニウム(略称:Alq3)等、500nmから550nmに発光スペクトルのピークを有する発光を呈する物質を用いることができる。また、青色系の発光を得たいときは、9,10−ビス(2−ナフチル)−tert−ブチルアントラセン(略称:t−BuDNA)、9,9’−ビアントリル、9,10−ジフェニルアントラセン(略称:DPA)や9,10−ビス(2−ナフチル)アントラセン(略称:DNA)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−ガリウム(略称:BGaq)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−アルミニウム(略称:BAlq)等、420nmから500nmに発光スペクトルのピークを有する発光を呈する物質を用いることができる。また、以上に記載した蛍光を発光する物質の他、トリス(2−フェニルピリジン)イリジウム等の燐光を発光する物質を用いても構わない。   There is no particular limitation on the light-emitting substance as a light-emitting layer including a light-emitting material, and a substance that has favorable emission efficiency and can emit light with a desired emission wavelength may be selected and used. For example, to obtain red light emission, 4-dicyanomethylene-2-isopropyl-6- [2- (1,1,7,7-tetramethyljulolidin-9-yl) ethenyl] -4H-pyran ( Abbreviation: DCJTI), 4-dicyanomethylene-2-methyl-6- [2- (1,1,7,7-tetramethyljulolidin-9-yl) ethenyl] -4H-pyran (abbreviation: DCJT), 4 -Dicyanomethylene-2-tert-butyl-6- [2- (1,1,7,7-tetramethyljulolidin-9-yl) ethenyl] -4H-pyran (abbreviation: DCJTB), periflanthene, 2,5 -Dicyano-1,4-bis [2- (10-methoxy-1,1,7,7-tetramethyljulolidin-9-yl) ethenyl] benzene, etc., emission spectrum from 600 nm to 680 nm It can be used and a substance which exhibits emission with a peak. When green light emission is desired, N, N′-dimethylquinacridone (abbreviation: DMQd), coumarin 6, coumarin 545T, tris (8-quinolinolato) aluminum (abbreviation: Alq3), etc., emission spectrum from 500 nm to 550 nm A substance exhibiting light emission having the following peak can be used. When blue light emission is desired, 9,10-bis (2-naphthyl) -tert-butylanthracene (abbreviation: t-BuDNA), 9,9′-bianthryl, 9,10-diphenylanthracene (abbreviation) : DPA), 9,10-bis (2-naphthyl) anthracene (abbreviation: DNA), bis (2-methyl-8-quinolinolato) -4-phenylphenolato-gallium (abbreviation: BGaq), bis (2-methyl) A substance exhibiting light emission having a peak of an emission spectrum from 420 nm to 500 nm, such as -8-quinolinolato) -4-phenylphenolato-aluminum (abbreviation: BAlq), can be used. In addition to the substances that emit fluorescence described above, a substance that emits phosphorescence such as tris (2-phenylpyridine) iridium may be used.

発光物質を分散状態にするために用いる物質(ホスト材料とも言われる。)について特に限定はなく、4,4’−ビス[N−(1−ナフチル)−N−フェニルアミノ]ビフェニル(略称:α−NPD)のようなアリールアミン骨格を有する化合物の他、4,4’−ビス(N−カルバゾリル)ビフェニル(略称:CBP)、4,4’,4’’−トリス(N−カルバゾリル)トリフェニルアミン(略称:TCTA)等のカルバゾール誘導体や、ビス[2−(2−ヒドロキシフェニル)ピリジナト]亜鉛(略称:Znpp2)、ビス[2−(2−ヒドロキシフェニル)ベンゾオキサゾラト]亜鉛(略称:Zn(BOX)2)、トリス(8−キノリノラト)アルミニウム(略称:Alq3)等の金属錯体等を用いることができる。   There is no particular limitation on a substance (also referred to as a host material) used for bringing the light-emitting substance into a dispersed state, and 4,4′-bis [N- (1-naphthyl) -N-phenylamino] biphenyl (abbreviation: α In addition to a compound having an arylamine skeleton such as —NPD), 4,4′-bis (N-carbazolyl) biphenyl (abbreviation: CBP), 4,4 ′, 4 ″ -tris (N-carbazolyl) triphenyl Carbazole derivatives such as amine (abbreviation: TCTA), bis [2- (2-hydroxyphenyl) pyridinato] zinc (abbreviation: Znpp2), bis [2- (2-hydroxyphenyl) benzoxazolate] zinc (abbreviation: Metal complexes such as Zn (BOX) 2) and tris (8-quinolinolato) aluminum (abbreviation: Alq3) can be used.

また、図6(b)に示すように図6(a)とは逆の順番に層を形成した発光素子を用いることができる。つまり、基板601の上に陰極608、電子注入材料からなる電子注入層607、その上に電子輸送材料からなる電子輸送層606、発光層605、正孔輸送材料からなる正孔輸送層604、正孔注入材料からなる正孔注入層603、そして陽極602を積層させた素子構造である。 In addition, as illustrated in FIG. 6B, a light-emitting element in which layers are formed in the reverse order of FIG. 6A can be used. That is, a cathode 608 on the substrate 601, an electron injection layer 607 made of an electron injection material, an electron transport layer 606 made of an electron transport material thereon, a light emitting layer 605, a hole transport layer 604 made of a hole transport material, This is an element structure in which a hole injection layer 603 made of a hole injection material and an anode 602 are laminated.

また、発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上にTFT及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、本発明の画素構成はどの射出構造の発光素子にも適用することができる。 In addition, in order to extract light emitted from the light emitting element, at least one of the anode and the cathode may be transparent. Then, a TFT and a light emitting element are formed on the substrate, and a top emission that extracts light emission from a surface opposite to the substrate, a bottom emission that extracts light emission from the surface on the substrate side, and a surface opposite to the substrate side and the substrate. The pixel structure of the present invention can be applied to a light emitting element having any emission structure.

以上で述べたような各機能を有する材料を、各々組み合わせ、本発明の発光素子を作製することができる。 The light-emitting element of the present invention can be manufactured by combining materials having functions as described above.

(本実施形態の表示装置における射出構造の構成)
次に、本発明の表示装置に適用可能な発光素子について、上面射出構造、下面射出構造、及び両面射出構造の例を図7に示す。
(Configuration of injection structure in display device of this embodiment)
Next, examples of a top emission structure, a bottom emission structure, and a dual emission structure of a light-emitting element applicable to the display device of the present invention are shown in FIGS.

上面射出構造の発光素子について図7(a)を用いて説明する。 A light-emitting element having a top emission structure will be described with reference to FIG.

基板700上に駆動用TFT701が形成され、駆動用TFT701のソース電極に接して第1の電極702が形成され、その上に発光層703と第2の電極704が形成されている。 A driving TFT 701 is formed over the substrate 700, a first electrode 702 is formed in contact with a source electrode of the driving TFT 701, and a light emitting layer 703 and a second electrode 704 are formed thereon.

また、第1の電極702は発光素子の陽極である。そして第2の電極704は発光素子の陰極である。つまり、第1の電極702と第2の電極704とで発光層703が挟まれているところが発光素子となる。 The first electrode 702 is an anode of the light emitting element. The second electrode 704 is a cathode of the light emitting element. That is, a light emitting element is a portion where the light emitting layer 703 is sandwiched between the first electrode 702 and the second electrode 704.

また、ここで、陽極として機能する第1の電極702に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、窒化チタン膜、クロム膜、タングステン膜、Zn膜、Pt膜などの単層膜の他、窒化チタン膜とアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との3層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。光を反射する金属膜を用いることで光を透過させない陽極を形成することができる。 Here, as a material used for the first electrode 702 functioning as an anode, a material having a high work function is preferably used. For example, in addition to a single layer film such as a titanium nitride film, a chromium film, a tungsten film, a Zn film, or a Pt film, a stack of a titanium nitride film and a film containing aluminum as a main component, a titanium nitride film and aluminum as a main component A three-layer structure of a film and a titanium nitride film can be used. Note that with a stacked structure, resistance as a wiring is low, good ohmic contact can be obtained, and a function as an anode can be obtained. By using a metal film that reflects light, an anode that does not transmit light can be formed.

また、陰極として機能する第2の電極704に用いる材料としては、仕事関数の小さい材料(Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、CaF、または窒化カルシウム)からなる金属薄膜と、透明導電膜(ITO(インジウムスズ酸化物)、インジウム亜鉛酸化物(IZO)、酸化亜鉛(ZnO)等)との積層を用いるのが良い。こうして薄い金属薄膜と、透明性を有する透明導電膜を用いることで光を透過させることが可能な陰極を形成することができる。 A material used for the second electrode 704 functioning as a cathode is a material having a low work function (Al, Ag, Li, Ca, or an alloy thereof such as MgAg, MgIn, AlLi, CaF 2 , or calcium nitride). A stack of a metal thin film and a transparent conductive film (ITO (indium tin oxide), indium zinc oxide (IZO), zinc oxide (ZnO), or the like) is preferably used. Thus, a cathode capable of transmitting light can be formed by using a thin metal thin film and a transparent conductive film having transparency.

こうして、図7(a)の矢印に示すように発光素子からの光を上面に取り出すことが可能になる。 In this manner, light from the light emitting element can be extracted to the upper surface as indicated by an arrow in FIG.

また、下面射出構造の発光素子について図7(b)を用いて説明する。射出構造以外は図7(a)と同じ構造の発光素子であるため同じ符号を用いて説明する。 A light-emitting element having a bottom emission structure will be described with reference to FIG. Except for the emission structure, the light emitting element has the same structure as that shown in FIG.

ここで、陽極として機能する第1の電極702に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ITO(インジウムスズ酸化物)膜、インジウム亜鉛酸化物(IZO)膜などの透明導電膜を用いることができる。透明性を有する透明導電膜を用いることで光を透過させることが可能な陽極を形成することができる。 Here, as a material used for the first electrode 702 functioning as an anode, a material having a high work function is preferably used. For example, a transparent conductive film such as an ITO (indium tin oxide) film or an indium zinc oxide (IZO) film can be used. By using a transparent conductive film having transparency, an anode capable of transmitting light can be formed.

また、陰極として機能する第2の電極704に用いる材料としては、仕事関数の小さい材料(Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、CaF、または窒化カルシウム)からなる金属膜を用いることができる。こうして、光を反射する金属膜を用いることで光が透過しない陰極を形成することができる。 A material used for the second electrode 704 functioning as a cathode is a material having a low work function (Al, Ag, Li, Ca, or an alloy thereof such as MgAg, MgIn, AlLi, CaF 2 , or calcium nitride). A metal film can be used. Thus, by using a metal film that reflects light, a cathode that does not transmit light can be formed.

こうして、図7(b)の矢印に示すように発光素子からの光を下面に取り出すことが可能になる。 In this manner, light from the light emitting element can be extracted to the lower surface as indicated by an arrow in FIG.

両面射出構造の発光素子について図7(c)を用いて説明する。射出構造以外は図7(a)と同じ構造の発光素子であるため同じ符号を用いて説明する。 A light-emitting element having a dual emission structure will be described with reference to FIG. Except for the emission structure, the light emitting element has the same structure as that shown in FIG.

ここで、陽極として機能する第1の電極702に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ITO(インジウムスズ酸化物)膜、インジウム亜鉛酸化物(IZO)膜などの透明導電膜を用いることができる。透明性を有する透明導電膜を用いることで光を透過させることが可能な陽極を形成することができる。 Here, as a material used for the first electrode 702 functioning as an anode, a material having a high work function is preferably used. For example, a transparent conductive film such as an ITO (indium tin oxide) film or an indium zinc oxide (IZO) film can be used. By using a transparent conductive film having transparency, an anode capable of transmitting light can be formed.

また、陰極として機能する第2の電極704に用いる材料としては、仕事関数の小さい材料(Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、CaF、または窒化カルシウム)からなる金属薄膜と、透明導電膜(ITO(インジウムスズ酸化物)、酸化インジウム酸化亜鉛合金(In―ZnO)、酸化亜鉛(ZnO)等)との積層を用いるのが良い。こうして薄い金属薄膜と、透明性を有する透明導電膜を用いることで光を透過させることが可能な陰極を形成することができる。 A material used for the second electrode 704 functioning as a cathode is a material having a low work function (Al, Ag, Li, Ca, or an alloy thereof such as MgAg, MgIn, AlLi, CaF 2 , or calcium nitride). A stack of a metal thin film and a transparent conductive film (ITO (indium tin oxide), indium zinc oxide alloy (In 2 O 3 —ZnO), zinc oxide (ZnO), or the like) is preferably used. Thus, a cathode capable of transmitting light can be formed by using a thin metal thin film and a transparent conductive film having transparency.

こうして、図7(c)の矢印に示すように発光素子からの光を両面に取り出すことが可能になる。 In this manner, light from the light emitting element can be extracted on both sides as indicated by arrows in FIG.

以上で述べたような射出構造を本発明の表示装置では採用することができる。 The injection structure as described above can be employed in the display device of the present invention.

また、図7で述べた射出構造において、層間膜を増やした別の構成を取りうることもできる。   Further, in the injection structure described with reference to FIG. 7, another configuration in which the interlayer film is increased can be taken.

図51に例として上面射出構造の発光素子を具備する構成について述べる。図51において図7(a)と異なる点として、層間絶縁膜5101を一層設け、第1の電極と接続するための配線5102を設ける構成を採用する。層間絶縁膜5101に平坦性を有する膜を採用することで、層間絶縁膜5101の上に設ける第1の電極などにおいて層間膜の段差に起因する配線の断絶等を軽減することができ、好適である。   As an example, FIG. 51 illustrates a structure including a light-emitting element having a top emission structure. 51 differs from FIG. 7A in that a structure in which an interlayer insulating film 5101 is provided in one layer and a wiring 5102 for connecting to the first electrode is provided. By adopting a film having flatness as the interlayer insulating film 5101, it is possible to reduce disconnection of wiring caused by a step of the interlayer film in the first electrode or the like provided over the interlayer insulating film 5101, which is preferable. is there.

また、発光素子の下部に、ゲート電極と同一の材料よりなる第1の反射電極5103、ソースドレイン電極と同一の材料よりなる第2の反射電極5104を設ける構成を採用するとよい。上面射出構造においては、発光素子下部に射出する光が視認者側に射出されず、光の取り出し効率が悪い。しかし、前記第1の反射電極5103、前記第2の反射電極5104を設ける構成を採用することによって、より発光素子上面に光りを射出することができ好適である。 In addition, a structure in which a first reflective electrode 5103 made of the same material as the gate electrode and a second reflective electrode 5104 made of the same material as the source / drain electrode are provided below the light-emitting element may be employed. In the top emission structure, the light emitted to the lower part of the light emitting element is not emitted to the viewer side, and the light extraction efficiency is poor. However, it is preferable to employ a structure in which the first reflective electrode 5103 and the second reflective electrode 5104 are provided, so that light can be emitted more on the top surface of the light emitting element.

以上で述べたような射出構造を本発明の表示装置では採用することができる。 The injection structure as described above can be employed in the display device of the present invention.

(本実施形態の表示装置における発光素子材料の構成)
次に、本発明の表示装置に適用可能な発光素子に適用する発光素子材料の具体的な例について説明する。
(Configuration of Light Emitting Element Material in Display Device of Present Embodiment)
Next, a specific example of a light emitting element material applied to a light emitting element applicable to the display device of the present invention will be described.

本発明の画素部の構成について、本発明の絵素は、第1の画素、第2の画素、第3の画素、第4の画素、第5の画素、第6の画素を有することについて、図2において説明した。また、第1〜6の画素にはそれぞれ、発光素子が設けられており、第1の画素には発光素子R1、第2の画素には発光素子R2、第3の画素には発光素子G1、第4の画素には発光素子G2、第5の画素には発光素子B1、第6の画素には発光素子B2がそれぞれ接続されている。   Regarding the configuration of the pixel portion of the present invention, the pixel of the present invention has a first pixel, a second pixel, a third pixel, a fourth pixel, a fifth pixel, and a sixth pixel. This has been described with reference to FIG. Each of the first to sixth pixels is provided with a light emitting element, the first pixel is a light emitting element R1, the second pixel is a light emitting element R2, the third pixel is a light emitting element G1, A light emitting element G2 is connected to the fourth pixel, a light emitting element B1 is connected to the fifth pixel, and a light emitting element B2 is connected to the sixth pixel.

そして本明細書における、本発明の第1の画素の発光素子R1及び第2の画素の発光素子R2は、CIE−XY色度図で表したときに、色度図のxが0.50以上の領域に座標を有するものである。また、本発明の第3の画素の発光素子G1及び第4の画素の発光素子G2は、は、CIE−XY色度図で表したときに、色度図のyが0.55以上の領域に座標を有するものである。また、本発明の第5の画素の発光素子B1及び第6の画素の発光素子B2は、CIE−XY色度図を表したときに、色度図のxが0.15以下、yが0.2以下の領域に座標を有するものである。   In the present specification, when the light emitting element R1 of the first pixel and the light emitting element R2 of the second pixel of the present invention are represented by a CIE-XY chromaticity diagram, x in the chromaticity diagram is 0.50 or more. Have coordinates in the area. In addition, the light emitting element G1 of the third pixel and the light emitting element G2 of the fourth pixel of the present invention are regions in which y in the chromaticity diagram is 0.55 or more when represented by the CIE-XY chromaticity diagram. Has coordinates. In the light emitting element B1 of the fifth pixel and the light emitting element B2 of the sixth pixel of the present invention, when the CIE-XY chromaticity diagram is expressed, x in the chromaticity diagram is 0.15 or less, and y is 0. It has coordinates in the area of .2 or less.

なお、前記第1の画素が具備する発光素子、前記第2の画素が具備する発光素子のいずれかは、CIE−XY色度図で表したときに、色度図のxが0.6以上、yが0.35以下の領域に座標を有するものであること、前記第3の画素が具備する発光素子、前記第4の画素が具備する発光素子のいずれかは、CIE−XY色度図で表したときに、色度図のxが0.3以下、yが0.6以上の領域に座標を有するものであること、前記第5の画素が具備する発光素子、前記第6の画素が具備する発光素子のいずれかは、CIE−XY色度図で表したときに、色度図のxが0.15以下、yが0.2以下の領域に座標を有するものであることを満たす構成とすることはより好適である。第1の画素に設けられた発光素子と第2の画素に設けられた発光素子、第3の画素に設けられた発光素子と第4の画素に設けられた発光素子、及び第5の画素に設けられた発光素子と第6の画素に設けられた発光素子を、CIE−XY色度図で表したときにその色座標を異なる領域に配置することによって、CIE−XY色度図上における色再現範囲がさらに向上した表示装置を得ることができる。   Note that any one of the light-emitting element included in the first pixel and the light-emitting element included in the second pixel has a chromaticity diagram with x of 0.6 or more when expressed in a CIE-XY chromaticity diagram. , Y has coordinates in a region of 0.35 or less, and the light emitting element included in the third pixel or the light emitting element included in the fourth pixel is a CIE-XY chromaticity diagram. In the chromaticity diagram, x has a coordinate in a region where x is 0.3 or less and y is 0.6 or more, the light emitting element included in the fifth pixel, and the sixth pixel Any of the light-emitting elements included in the CIE-XY chromaticity diagram has coordinates in a region where x in the chromaticity diagram is 0.15 or less and y is 0.2 or less. It is more preferable to satisfy the configuration. A light emitting element provided in the first pixel, a light emitting element provided in the second pixel, a light emitting element provided in the third pixel, a light emitting element provided in the fourth pixel, and a fifth pixel The color in the CIE-XY chromaticity diagram can be obtained by arranging the light emitting elements provided in the CIE-XY chromaticity diagram in different regions when the provided light emitting device and the light emitting device provided in the sixth pixel are represented in the CIE-XY chromaticity diagram. A display device with a further improved reproduction range can be obtained.

本発明の第1の画素、第2の画素に用いる発光素子R1、発光素子R2の具体的な例について説明する。   Specific examples of the light emitting element R1 and the light emitting element R2 used in the first pixel and the second pixel of the present invention will be described.

第1の画素に設けられている発光素子R1の具体的な素子構造について述べる。まずITO(110nm)上に、正孔注入層としてCuPcを20nm、次いで正孔輸送層としてNPBを30nm、次いで発光層として、ホスト材料である2,3−ビス(4−ジフェニルアミノフェニル)キノキサリン(略称:TPAQn)と(アセチルアセトナト)ビス[2−(2’−ベンゾチエニル)ピリジナト−N,C3’]イリジウム(略称:Ir(btp)2(acac))とを共蒸着した層を30nm、次いで電子輸送層としてBAlqを10nm、さらにAlqを20nm、次いで電子注入層としてフッ化カルシウムを2nm、最後に陰極としてAlを150nm成膜して作製した。なお、発光層におけるTPAQnとIr(btp)2(acac)との割合は、Ir(btp)2(acac)が8wt%となるように調節した。   A specific element structure of the light-emitting element R1 provided in the first pixel will be described. First, on ITO (110 nm), CuPc is 20 nm as a hole injection layer, NPB is 30 nm as a hole transport layer, and then a host material, 2,3-bis (4-diphenylaminophenyl) quinoxaline ( Abbreviation: TPAQn) and (acetylacetonato) bis [2- (2′-benzothienyl) pyridinato-N, C3 ′] iridium (abbreviation: Ir (btp) 2 (acac)) co-deposited layer of 30 nm, Next, BAlq was formed to 10 nm as an electron transport layer, Alq was further formed to 20 nm, calcium fluoride was formed to 2 nm as an electron injection layer, and finally Al was formed to a thickness of 150 nm as a cathode. Note that the ratio between TPAQn and Ir (btp) 2 (acac) in the light emitting layer was adjusted so that Ir (btp) 2 (acac) was 8 wt%.

また、第2の画素に設けられている発光素子R2の具体的な素子構造について述べる。まずITO(110nm)上に、正孔注入層としてCuPcを20nm、次いで正孔輸送層としてNPBを30nm、次いで発光層として、ホスト材料であるTPAQnとルブレンを共蒸着した層を30nm、次いで電子輸送層としてBAlqを10nm、さらにAlqを20nm、次いで電子注入層としてフッ化カルシウムを2nm、最後に陰極としてAlを150nm成膜して作製した。なお、発光層におけるTPAQnとルブレンとの割合はルブレンが10wt%となるように調整した。   A specific element structure of the light-emitting element R2 provided in the second pixel will be described. First, on ITO (110 nm), CuPc is 20 nm as a hole injection layer, NPB is 30 nm as a hole transport layer, and then a layer in which TPAQn and rubrene as a host material are co-deposited as a light emitting layer is 30 nm, and then electron transport is performed. BAlq was formed to be 10 nm, Alq was further formed to 20 nm, calcium fluoride was formed to 2 nm as the electron injection layer, and finally Al was formed to be 150 nm as the cathode. In addition, the ratio of TPAQn and rubrene in the light emitting layer was adjusted so that rubrene might be 10 wt%.

上記作製された発光素子R1についての発光スペクトル801、発光素子R2について発光スペクトル802について図8に示す。図8の発光スペクトルは発光素子に25mA/cm2の電流密度で電流を流した際の発光スペクトルである。図8において、R1の発光スペクトル801の低波長側にシフトした位置にR2の発光スペクトル802が存在する。このとき、発光素子R1のCIE−XY色度図における色度座標は、(x, y)=(0.68, 0.32)である。また、発光素子R2のCIE−XY色度図における色度座標は、(x, y)=(0.47, 0.52)となる。   FIG. 8 shows an emission spectrum 801 for the manufactured light emitting element R1 and an emission spectrum 802 for the light emitting element R2. The emission spectrum of FIG. 8 is an emission spectrum when a current is passed through the light emitting element at a current density of 25 mA / cm 2. In FIG. 8, the emission spectrum 802 of R2 exists at a position shifted to the lower wavelength side of the emission spectrum 801 of R1. At this time, the chromaticity coordinates in the CIE-XY chromaticity diagram of the light emitting element R1 are (x, y) = (0.68, 0.32). Further, the chromaticity coordinates in the CIE-XY chromaticity diagram of the light emitting element R2 are (x, y) = (0.47, 0.52).

次に本発明の第3の画素、第4の画素に用いる発光素子G1、発光素子G2の具体的な例について説明する。   Next, specific examples of the light-emitting element G1 and the light-emitting element G2 used for the third pixel and the fourth pixel of the present invention will be described.

第3の画素に設けられている発光素子G1の具体的な素子構造について述べる。ITO(110nm)上に、正孔注入層としてDNTPDを50nm、次いで正孔輸送層としてNPBを10nm、次いで発光層として、ホスト材料であるAlqとクマリン6とを共蒸着した層を37.5nm、次いで電子輸送層としてAlqを37.5nm、次いで電子注入層としてフッ化カルシウムを2nm、最後に陰極としてAlを150nm成膜して作製した。なお、発光層におけるAlqとクマリン6との割合は、クマリン6が0.3wt%となるように調節した。   A specific element structure of the light-emitting element G1 provided in the third pixel will be described. On ITO (110 nm), DNTPD is 50 nm as a hole injection layer, NPB is 10 nm as a hole transport layer, and then a layer obtained by co-depositing Alq as a host material and coumarin 6 as a light emitting layer is 37.5 nm. Next, Alq was formed as an electron transport layer at 37.5 nm, then calcium fluoride was formed as an electron injection layer at 2 nm, and finally, Al was formed as a cathode at 150 nm. The ratio of Alq and coumarin 6 in the light emitting layer was adjusted so that coumarin 6 was 0.3 wt%.

また、第4の画素に設けられている発光素子G2の具体的な素子構造について述べる。ITO(110nm)上に、正孔注入層としてDNTPDを50nm、次いで正孔輸送層としてNPBを10nm、次いで発光層として、ホスト材料であるAlqとDMQdとを共蒸着した層を37.5nm、次いで電子輸送層としてAlqを37.5nm、次いで電子注入層としてフッ化カルシウムを2nm、最後に陰極としてAlを150nm成膜して作製した。なお、発光層におけるAlqとDMQdとの割合は、DMQdが0.3wt%となるように調節した。   In addition, a specific element structure of the light-emitting element G2 provided in the fourth pixel will be described. On ITO (110 nm), DNTPD is 50 nm as a hole injection layer, NPB is 10 nm as a hole transport layer, then a layer in which Alq and DMQd as host materials are co-deposited as a light emitting layer is 37.5 nm, and then It was prepared by forming Alq as an electron transport layer at 37.5 nm, then forming an electron injection layer by calcium fluoride at 2 nm, and finally forming a cathode at 150 nm as Al. The ratio of Alq to DMQd in the light emitting layer was adjusted so that DMQd was 0.3 wt%.

上記作製された発光素子G1についての発光スペクトル901、発光素子G2について発光スペクトル902について図9に示す。図9の発光スペクトルは発光素子に25mA/cm2の電流密度で電流を流した際の発光スペクトルである。図9において、G1の発光スペクトル901の高波長側にシフトした位置にG2の発光スペクトル902が存在する。このとき、発光素子G1のCIE−XY色度図における色度座標は、(x, y)=(0.28, 0.63)である。また、発光素子G2のCIE−XY色度図における色度座標は、(x, y)=(0.43, 0.56)となる。   FIG. 9 shows an emission spectrum 901 for the manufactured light-emitting element G1 and an emission spectrum 902 for the light-emitting element G2. The emission spectrum in FIG. 9 is an emission spectrum when a current is passed through the light emitting element at a current density of 25 mA / cm 2. In FIG. 9, the emission spectrum 902 of G2 exists at a position shifted to the higher wavelength side of the emission spectrum 901 of G1. At this time, the chromaticity coordinates in the CIE-XY chromaticity diagram of the light emitting element G1 are (x, y) = (0.28, 0.63). Further, the chromaticity coordinates in the CIE-XY chromaticity diagram of the light emitting element G2 are (x, y) = (0.43, 0.56).

次に本発明の第5の画素、第6の画素に用いる発光素子B1、発光素子B2の具体的な例について説明する。   Next, specific examples of the light-emitting element B1 and the light-emitting element B2 used for the fifth pixel and the sixth pixel of the present invention will be described.

第5の画素に設けられている発光素子B1の具体的な素子構造について述べる。ITO(110nm)上に、正孔注入層としてDNTPDを30nm、次いで正孔輸送層としてNPBを30nm、次いで発光層としてt−BuDNAを40nm、次いで電子輸送層としてAlqを20nm、次いで電子注入層としてフッ化カルシウムを2nm、最後に陰極としてAlを150nm成膜して作製した。   A specific element structure of the light-emitting element B1 provided in the fifth pixel is described. On ITO (110 nm), DNTPD is 30 nm as a hole injection layer, NPB is 30 nm as a hole transport layer, t-BuDNA is 40 nm as a light emitting layer, Alq is 20 nm as an electron transport layer, and then as an electron injection layer. The film was prepared by depositing calcium fluoride with a thickness of 2 nm and finally with a cathode having a thickness of 150 nm.

また、第6の画素に設けられている発光素子B2の具体的な素子構造について述べる。ITO(110nm)上に、正孔注入層としてDNTPDを30nm、次いで正孔輸送層としてNPBを30nm、次いで発光層としてt−BuDNAとTPAQnとを共蒸着した層を40nm、次いで電子輸送層としてAlqを20nm、次いで電子注入層としてフッ化カルシウムを2nm、最後に陰極としてAlを150nm成膜して作製した。なお、発光層におけるt−BuDNAとTPAQnとの割合は、TPAQnが5wt%となるように調整した。   In addition, a specific element structure of the light-emitting element B2 provided in the sixth pixel is described. On ITO (110 nm), 30 nm of DNTPD as a hole injection layer, 30 nm of NPB as a hole transport layer, 40 nm of a layer in which t-BuDNA and TPAQn are co-deposited as a light emitting layer, and then Alq as an electron transport layer And 20 nm of calcium fluoride as an electron injection layer, and finally 150 nm of Al as a cathode. The ratio of t-BuDNA to TPAQn in the light emitting layer was adjusted so that TPAQn was 5 wt%.

上記作製された発光素子B1についての発光スペクトル1001、発光素子B2について発光スペクトル1002について図10に示す。図10の発光スペクトルは発光素子に25mA/cm2の電流密度で電流を流した際の発光スペクトルである。図10において、B1の発光スペクトル1001の高波長側にシフトした位置にB2の発光スペクトル1002が存在する。このとき、発光素子B1のCIE−XY色度図における色度座標は、(x, y)=(0.15, 0.11)である。また、発光素子B2のCIE−XY色度図における色度座標は、(x, y)=(0.18, 0.32)となる。   FIG. 10 shows an emission spectrum 1001 for the manufactured light-emitting element B1 and an emission spectrum 1002 for the light-emitting element B2. The emission spectrum of FIG. 10 is an emission spectrum when a current is passed through the light emitting element at a current density of 25 mA / cm 2. In FIG. 10, the emission spectrum 1002 of B2 exists at a position shifted to the higher wavelength side of the emission spectrum 1001 of B1. At this time, the chromaticity coordinates in the CIE-XY chromaticity diagram of the light emitting element B1 are (x, y) = (0.15, 0.11). Further, the chromaticity coordinates in the CIE-XY chromaticity diagram of the light emitting element B2 are (x, y) = (0.18, 0.32).

図11にCIE−XY色度図を示し、上記作製した発光素子R1、発光素子R2、発光素子G1、発光素子G2、発光素子B1、発光素子B2の各色度座標をプロットした図を示す。図11において、発光素子R1、発光素子G1、発光素子B1の色度座標について点を結んだ領域をRGB1とし、発光素子R2、発光素子G2、発光素子B2の色度座標について点を結んだ領域をRGB2とする。色の3原色であるRGBについて異なる色合いの発光素子を具備することによって、図11に示すRGB6で囲まれた領域の各色の色合いを表現することができ、CIE−XY色度図上における色再現範囲が向上した表示装置を提供することができる。   FIG. 11 shows a CIE-XY chromaticity diagram, in which the chromaticity coordinates of the light-emitting element R1, the light-emitting element R2, the light-emitting element G1, the light-emitting element G2, the light-emitting element B1, and the light-emitting element B2 produced above are plotted. In FIG. 11, a region where dots are connected with respect to the chromaticity coordinates of the light emitting elements R1, G1, and B1 is RGB1, and a region where dots are connected with respect to the chromaticity coordinates of the light emitting elements R2, G2, and B2. Is RGB2. By providing light emitting elements having different shades for RGB, which are the three primary colors, it is possible to express the shade of each color in the region surrounded by RGB6 shown in FIG. 11, and color reproduction on the CIE-XY chromaticity diagram A display device with an improved range can be provided.

なお、各発光素子において、色純度を高めるため、発光素子の発光領域と反射電極(光を反射する電極)との光学的距離をL、目的とする波長をλとするとL=(2m−1)λ/4(但しmは1以上の自然数)を満たすようにするいわゆる微小共振器構造(マイクロキャビティ構造)を採用してもよい。なお、光学的距離は「実際の距離×波長λにおける屈折率」で算出される。 In each light emitting element, in order to increase color purity, L = (2m−1) where L is the optical distance between the light emitting region of the light emitting element and the reflective electrode (electrode that reflects light), and λ is the target wavelength. ) A so-called microresonator structure (microcavity structure) that satisfies λ / 4 (where m is a natural number of 1 or more) may be employed. The optical distance is calculated by “actual distance × refractive index at wavelength λ”.

なお、発光素子R2、G2、B2の色度座標のいずれかは、発光素子R1、G1、B1の色度座標を結んで形成された領域以外の場所に存在すればよい。これは発光素子R2、G2、B2の全てが発光素子R1、G1、B1の色度座標を結んで形成された領域の中に存在すると、図11におけるRGB1とRGB2の色再現範囲が重複するためである。   Note that any one of the chromaticity coordinates of the light emitting elements R2, G2, and B2 may be present in a place other than the region formed by connecting the chromaticity coordinates of the light emitting elements R1, G1, and B1. This is because the color reproduction ranges of RGB1 and RGB2 in FIG. 11 overlap when all of the light emitting elements R2, G2, and B2 are present in an area formed by connecting the chromaticity coordinates of the light emitting elements R1, G1, and B1. It is.

以上、本発明の表示装置は、上述の発光素子の材料を各画素において採用することができる。なお、上記列挙した発光素子の材料は一部に過ぎず、本発明と同様の色度座標を取りうる発光素子であれば、何でもよい。   As described above, the display device of the present invention can employ the above light-emitting element material in each pixel. Note that the materials of the light-emitting elements listed above are only a part, and any light-emitting elements that can have the same chromaticity coordinates as in the present invention may be used.

なお、本実施の形態は、本明細書中の実施例または実施の形態のいかなる記載とも自由に組み合わせて実施することが可能である。 Note that this embodiment mode can be implemented freely combining with any description in the embodiments or embodiment modes in this specification.

(実施の形態2)
本実施の形態においては上記実施の形態で述べた本発明の表示装置における発光素子の構成とは別の構成について述べる。
(Embodiment 2)
In this embodiment mode, a structure different from the structure of the light-emitting element in the display device of the present invention described in the above embodiment mode is described.

本発明の画素部の構成について、本発明の絵素は、第1の画素、第2の画素、第3の画素、第4の画素、第5の画素、第6の画素を有することについて、図2において説明した。また、第1〜6の画素にはそれぞれ、発光素子が設けられており、第1の画素には発光素子R1、第2の画素には発光素子R2、第3の画素には発光素子G1、第4の画素には発光素子G2、第5の画素には発光素子B1、第6の画素には発光素子B2がそれぞれ接続されている。   Regarding the configuration of the pixel portion of the present invention, the pixel of the present invention has a first pixel, a second pixel, a third pixel, a fourth pixel, a fifth pixel, and a sixth pixel. This has been described with reference to FIG. Each of the first to sixth pixels is provided with a light emitting element, the first pixel is a light emitting element R1, the second pixel is a light emitting element R2, the third pixel is a light emitting element G1, A light emitting element G2 is connected to the fourth pixel, a light emitting element B1 is connected to the fifth pixel, and a light emitting element B2 is connected to the sixth pixel.

そして本明細書における、本発明の第1の画素の発光素子R1及び第2の画素の発光素子R2は、CIE−XY色度図で表したときに、色度図のxが0.50以上の領域に座標を有するものとする。また、本発明の第3の画素の発光素子G1及び第4の画素の発光素子G2は、は、CIE−XY色度図で表したときに、色度図のyが0.55以上の領域に座標を有するものとする。また、本発明の第5の画素の発光素子B1及び第6の画素の発光素子B2は、CIE−XY色度図を表したときに、色度図のxが0.15以下、yが0.2以下の領域に座標を有するものである。   In the present specification, when the light emitting element R1 of the first pixel and the light emitting element R2 of the second pixel of the present invention are represented by a CIE-XY chromaticity diagram, x in the chromaticity diagram is 0.50 or more. It is assumed that the area has coordinates. In addition, the light emitting element G1 of the third pixel and the light emitting element G2 of the fourth pixel of the present invention are regions in which y in the chromaticity diagram is 0.55 or more when represented by the CIE-XY chromaticity diagram. Have coordinates. In the light emitting element B1 of the fifth pixel and the light emitting element B2 of the sixth pixel of the present invention, when the CIE-XY chromaticity diagram is expressed, x in the chromaticity diagram is 0.15 or less, and y is 0. It has coordinates in the area of .2 or less.

本実施の形態においては、第1の画素、第2の画素に設けられた発光素子R1、R2、第3の画素、第4の画素に設けられた発光素子G1、G2、第5の画素、第6の画素に設けられた発光素子B1、B2において、それぞれの発光素子の膜厚を異ならせることで発光スペクトルを異ならせる。その結果、CIE−XY色度図で表したときに、色度図の座標を第1の画素、第2の画素に設けられた発光素子R1、R2、第3の画素、第4の画素に設けられた発光素子G1、G2、第5の画素、第6の画素に設けられた発光素子B1、B2で異ならせる。以下、その具体例について述べる。   In the present embodiment, the first pixel, the light emitting elements R1, R2, provided in the second pixel, the third pixel, the light emitting elements G1, G2, provided in the fourth pixel, the fifth pixel, In the light emitting elements B1 and B2 provided in the sixth pixel, the emission spectra are made different by changing the film thickness of each light emitting element. As a result, when expressed in the CIE-XY chromaticity diagram, the coordinates of the chromaticity diagram are represented by the light emitting elements R1, R2, the third pixel, and the fourth pixel provided in the first pixel and the second pixel, respectively. The light emitting elements G1 and G2, the fifth pixel, and the light emitting elements B1 and B2 provided in the sixth pixel are different. Specific examples will be described below.

本実施の形態においては、第3の画素、第4の画素に用いる発光素子G1、発光素子G2について、CIE−XY色度図で表したときに色度図の座標を異ならせるための具体的な例について説明する。   In the present embodiment, the light emitting element G1 and the light emitting element G2 used for the third pixel and the fourth pixel are specifically used to make the coordinates of the chromaticity diagram different when expressed in the CIE-XY chromaticity diagram. An example will be described.

第3の画素に設けられている発光素子G1の具体的な構造について述べる。まず、ITO(110nm)上に、ホール注入層としてCuPcを20nm、次いでホール輸送層としてNPBを40nm、次いで発光層として、ホスト材料であるAlqと緑色発光材料であるクマリン6とを共蒸着した層を40nm、次いで電子注入層としてAlqとLiとを共蒸着した層を30nm、最後に陰極としてAlを150nm成膜して作製した。なお、発光層におけるAlqとクマリン6との割合は、クマリン6が0.3wt%となるように調節した。また、電子注入層におけるAlqとLiとの割合は、Liが1wt%となるように調整した。   A specific structure of the light-emitting element G1 provided in the third pixel is described. First, a layer in which CuPc is 20 nm as a hole injection layer, NPB is 40 nm as a hole transport layer, and Alq as a host material and coumarin 6 as a green light emitting material are co-deposited as a light emitting layer on ITO (110 nm). 40 nm, and then a layer in which Alq and Li were co-deposited as an electron injection layer was formed to 30 nm, and finally, Al was formed to 150 nm as a cathode. The ratio of Alq and coumarin 6 in the light emitting layer was adjusted so that coumarin 6 was 0.3 wt%. The ratio of Alq to Li in the electron injection layer was adjusted so that Li was 1 wt%.

図12(a)に第3の画素に設けられる発光素子G1の積層構造について示す。基板1211の上にトランジスタ1212を介して陽極1213、正孔注入材料からなる正孔注入層1201A、その上に正孔輸送材料からなる正孔輸送層1202A、発光層1203A、電子輸送材料からなる電子輸送層1204A、電子注入材料からなる電子注入層1205A、そして陰極1214を積層させた素子構造である。なお図12(a)の右図における積層構造は、図12(a)における発光素子部の拡大した断面図である。   FIG. 12A illustrates a stacked structure of the light-emitting element G1 provided in the third pixel. An anode 1213 is formed on a substrate 1211 through a transistor 1212, a hole injection layer 1201A made of a hole injection material, a hole transport layer 1202A made of a hole transport material, an emission layer 1203A, and an electron made of an electron transport material. In this element structure, a transport layer 1204A, an electron injection layer 1205A made of an electron injection material, and a cathode 1214 are stacked. 12A is an enlarged cross-sectional view of the light emitting element portion in FIG.

また第4の画素に設けられている発光素子G2の具体的な素子構造について述べる。まず、ITO(110nm)上に、ホール注入層としてCuPcを20nm、次いでホール輸送層としてNPBを40nm、次いで発光層として、ホスト材料であるAlqと緑色発光材料であるクマリン6とを共蒸着した層を40nm、次いで電子注入層としてAlqとLiとを共蒸着した層を30nm、次いでNPBとモリブデン酸化物(VI)との共蒸着層を180nm、最後に陰極としてAlを150nm成膜して作製した。なお、発光層におけるAlqとクマリン6との割合は、クマリン6が0.3wt%となるように調節した。また、電子注入層におけるAlqとLiとの割合は、Liが1wt%となるように調整した。なお、NPBとモリブデン酸化物(VI)との割合は、モリブデン酸化物が20wt%となるように調整した。   A specific element structure of the light-emitting element G2 provided in the fourth pixel will be described. First, a layer in which CuPc is 20 nm as a hole injection layer, NPB is 40 nm as a hole transport layer, and Alq as a host material and coumarin 6 as a green light emitting material are co-deposited as a light emitting layer on ITO (110 nm). 40 nm, and then a layer obtained by co-depositing Alq and Li as an electron injection layer was formed by depositing 30 nm, then a co-deposited layer of NPB and molybdenum oxide (VI) was formed by 180 nm, and finally Al was formed by depositing 150 nm as a cathode. . The ratio of Alq and coumarin 6 in the light emitting layer was adjusted so that coumarin 6 was 0.3 wt%. The ratio of Alq to Li in the electron injection layer was adjusted so that Li was 1 wt%. The ratio of NPB to molybdenum oxide (VI) was adjusted so that molybdenum oxide was 20 wt%.

図12(b)に第4の画素に設けられる発光素子G2の積層構造について示す。基板1211の上にトランジスタ1212を介して陽極1213、正孔注入材料からなる正孔注入層1201B、その上に正孔輸送材料からなる正孔輸送層1202B、発光層1203B、電子輸送材料からなる電子輸送層1204B、電子注入材料からなる電子注入層1205B、NPBとモリブデン酸化物(VI)との共蒸着層1206、そして陰極1214を積層させた素子構造である。なお図12(b)の右図における積層構造は、図12(b)における発光素子部の拡大した断面図である。   FIG. 12B illustrates a stacked structure of the light-emitting element G2 provided in the fourth pixel. An anode 1213 through a transistor 1212 on a substrate 1211, a hole injection layer 1201B made of a hole injection material, a hole transport layer 1202B made of a hole transport material, an emission layer 1203B, and an electron made of an electron transport material. It is an element structure in which a transport layer 1204B, an electron injection layer 1205B made of an electron injection material, a co-deposited layer 1206 of NPB and molybdenum oxide (VI), and a cathode 1214 are stacked. Note that the laminated structure in the right view of FIG. 12B is an enlarged cross-sectional view of the light emitting element portion in FIG.

また、上記図12(a)の如く積層形成された発光素子G1についての発光スペクトル1301、上記図12(b)の如く積層形成された発光素子G2について発光スペクトル1302について図13に示す。図13の発光スペクトルは発光素子に25mA/cm2の電流密度で電流を流した際の発光スペクトルである。図13において、G1の発光スペクトル1301の低波長側にシフトした位置にG2の発光スペクトル1302が存在する。このとき、発光素子G1のCIE−XY色度図における色度座標は、(x, y)=(0.30, 0.64)である。また、発光素子G2のCIE−XY色度図における色度座標は、(x, y)=(0.21, 0.69)となる。   Further, FIG. 13 shows an emission spectrum 1301 for the light emitting element G1 stacked as shown in FIG. 12A and an emission spectrum 1302 for the light emitting element G2 stacked as shown in FIG. 12B. The emission spectrum of FIG. 13 is an emission spectrum when a current is passed through the light emitting element at a current density of 25 mA / cm 2. In FIG. 13, the emission spectrum 1302 of G2 exists at a position shifted to the lower wavelength side of the emission spectrum 1301 of G1. At this time, the chromaticity coordinates in the CIE-XY chromaticity diagram of the light emitting element G1 are (x, y) = (0.30, 0.64). Further, the chromaticity coordinates in the CIE-XY chromaticity diagram of the light emitting element G2 are (x, y) = (0.21, 0.69).

また、同様に第1の画素に設けられた発光素子R1と第2の画素に設けられた発光素子R2、第5の画素に設けられた発光素子B1と第6の画素に設けられた発光素子B2において、それぞれ異なる膜厚を有する発光素子を具備することで、異なる発光スペクトルを有する発光素子を得ることができる。換言すれば第1の画素に設けられた発光素子R1と第2の画素に設けられた発光素子R2、第5の画素に設けられた発光素子B1と第6の画素に設けられた発光素子B2において、異なるCIE−XY色度図上の色度座標を有する発光素子を得ることができる。   Similarly, the light emitting element R1 provided in the first pixel, the light emitting element R2 provided in the second pixel, the light emitting element B1 provided in the fifth pixel, and the light emitting element provided in the sixth pixel. By providing light emitting elements having different film thicknesses in B2, light emitting elements having different emission spectra can be obtained. In other words, the light emitting element R1 provided in the first pixel, the light emitting element R2 provided in the second pixel, the light emitting element B1 provided in the fifth pixel, and the light emitting element B2 provided in the sixth pixel. , Light emitting elements having chromaticity coordinates on different CIE-XY chromaticity diagrams can be obtained.

本実施の形態に例示した如く、発光素子の膜厚を発光素子R1と発光素子R2、発光素子G1と発光素子G2、発光素子B1とB2とで異なる膜厚とすることによって異なるCIE−XY色度図上の色度座標を有する発光素子を得ることができる。勿論異なる発光素子の材料を用いて、なおかつ発光素子の膜厚を変えることで異なるCIE−XY色度図上の色度座標を有する発光素子を得てもよい。 As exemplified in the present embodiment, the CIE-XY colors differ depending on the thickness of the light emitting elements R1 and R2, the light emitting elements G1 and G2, and the light emitting elements B1 and B2. A light emitting element having chromaticity coordinates on the degree diagram can be obtained. Needless to say, light emitting elements having different chromaticity coordinates on the CIE-XY chromaticity diagram may be obtained by using different light emitting element materials and changing the film thickness of the light emitting elements.

また、発光素子の膜厚を異ならせること(厚膜化)で発光スペクトルを異ならせることは、共蒸着層を形成することで達成することに特に限定されず、例えば図45、図54において示すように、正孔注入層1201、正孔輸送層1202、発光層1203、電子輸送層1204、または電子注入層1205を厚膜化することで達成してもよい。例えば図45(a)に示すように、正孔注入層1201を厚膜化して、発光素子R1と発光素子R2、発光素子G1と発光素子G2、発光素子B1とB2とで異なる膜厚としてもよい。また、図45(b)に示すように、正孔輸送層1202を厚膜化して、発光素子R1と発光素子R2、発光素子G1と発光素子G2、発光素子B1とB2とで異なる膜厚としてもよい。また、図45(c)に示すように、発光層1203を厚膜化して、発光素子R1と発光素子R2、発光素子G1と発光素子G2、発光素子B1とB2とで異なる膜厚としてもよい。また、図54(a)に示すように、電子輸送層1204を厚膜化して、発光素子R1と発光素子R2、発光素子G1と発光素子G2、発光素子B1とB2とで異なる膜厚としてもよい。また、図54(b)に示すように、電子注入層を厚膜化して、発光素子R1と発光素子R2、発光素子G1と発光素子G2、発光素子B1とB2とで異なる膜厚としてもよい。勿論、正孔注入層、正孔輸送層、発光層、電子輸送層、または電子注入層のいずれか複数を厚膜化して発光スペクトルを異ならせ、異なるCIE−XY色度図上の色度座標を有する発光素子を得てもよい。 Further, changing the emission spectrum by changing the film thickness of the light emitting element (thickening) is not particularly limited to achieving by forming a co-evaporated layer, for example, as shown in FIGS. As described above, the hole injection layer 1201, the hole transport layer 1202, the light-emitting layer 1203, the electron transport layer 1204, or the electron injection layer 1205 may be thickened. For example, as shown in FIG. 45 (a), the hole injection layer 1201 is thickened so that the light emitting elements R1 and R2, the light emitting elements G1 and G2, and the light emitting elements B1 and B2 have different film thicknesses. Good. In addition, as shown in FIG. 45B, the hole transport layer 1202 is thickened so that the light emitting elements R1 and R2, the light emitting elements G1 and G2, and the light emitting elements B1 and B2 have different thicknesses. Also good. Further, as shown in FIG. 45C, the light emitting layer 1203 may be thickened so that the light emitting elements R1 and R2, the light emitting elements G1 and G2, and the light emitting elements B1 and B2 have different thicknesses. . Further, as shown in FIG. 54A, the electron transport layer 1204 is thickened so that the light emitting element R1 and the light emitting element R2, the light emitting element G1 and the light emitting element G2, and the light emitting elements B1 and B2 have different film thicknesses. Good. Further, as shown in FIG. 54B, the electron injection layer may be thickened so that the light emitting element R1 and the light emitting element R2, the light emitting element G1 and the light emitting element G2, and the light emitting elements B1 and B2 have different film thicknesses. . Of course, any one of the hole injection layer, the hole transport layer, the light emitting layer, the electron transport layer, or the electron injection layer is thickened to make the emission spectrum different, and the chromaticity coordinates on different CIE-XY chromaticity diagrams. You may obtain the light emitting element which has this.

なお、本実施の形態においては、厚膜化の達成のために金属酸化物を含む共蒸着層を用いた。金属酸化物を共蒸着層に用いることによって、膜厚化による駆動電圧の上昇を防止でき、好適である。 In this embodiment mode, a co-evaporated layer containing a metal oxide is used to achieve a thick film. By using a metal oxide for the co-deposition layer, it is possible to prevent an increase in driving voltage due to the increase in film thickness, which is preferable.

なお、本発明における本実施の形態は、発光素子の発光領域と反射電極(光を反射する電極)との光学的距離L、目的とする波長をλとするとL=(2m−1)λ/4(但しmは1以上の自然数)を満たすようにするいわゆる微小共振器構造(マイクロキャビティ構造)とは異なる。なお、光学的距離は「実際の距離×波長λにおける屈折率」で算出されるものである。本発明の本実施の形態において発光素子の光学的距離は、発光素子R1と発光素子R2、発光素子G1と発光素子G2、発光素子B1と発光素子B2の発光スペクトルが異なりさえすれば、どのように設計してもよい。例えば、発光素子の膜厚を、発光素子R1、発光素子R2、発光素子G1、発光素子G2、発光素子B1、発光素子B2の順に薄く設計してもよいし、発光素子R1と発光素子R2、発光素子G1と発光素子G2、発光素子B1と発光素子B2の順に薄く設定してもよい。 Note that in the present embodiment of the present invention, the optical distance L between the light emitting region of the light emitting element and the reflective electrode (electrode that reflects light) and the target wavelength is λ, L = (2m−1) λ / This is different from a so-called microresonator structure (microcavity structure) that satisfies 4 (where m is a natural number of 1 or more). The optical distance is calculated by “actual distance × refractive index at wavelength λ”. In this embodiment of the present invention, the optical distance between the light emitting elements R1 and R2, the light emitting elements G1 and G2, and the light emitting elements B1 and B2 is different from each other as long as the emission spectra are different. You may design it. For example, the thickness of the light emitting element may be designed to be thinner in the order of the light emitting element R1, the light emitting element R2, the light emitting element G1, the light emitting element G2, the light emitting element B1, and the light emitting element B2, or the light emitting element R1 and the light emitting element R2, The light emitting element G1 and the light emitting element G2, and the light emitting element B1 and the light emitting element B2 may be set thinly in this order.

なお、本実施の形態において、発光素子の厚膜化を行うことで、発光素子の第1の電極(陽極)と発光素子の第2の電極(陰極)との距離Dは、発光素子R1と発光素子R2、発光素子G1と発光素子G2、発光素子B1とB2とでそれぞれ異なる。本明細書において、発光素子の第1の電極(陽極)と発光素子の第2の電極(陰極)との距離Dは、それぞれの電極における発光層側の端面(本実施の形態においては、第1の電極側では正孔注入層との境界、第2の電極側では電子注入層との境界)間の距離とする。   Note that in this embodiment, by increasing the thickness of the light-emitting element, the distance D between the first electrode (anode) of the light-emitting element and the second electrode (cathode) of the light-emitting element is equal to that of the light-emitting element R1. The light emitting element R2, the light emitting element G1 and the light emitting element G2, and the light emitting elements B1 and B2 are different. In this specification, the distance D between the first electrode (anode) of the light-emitting element and the second electrode (cathode) of the light-emitting element is the end face on the light-emitting layer side of each electrode (in this embodiment, the first surface The distance between the first electrode side and the hole injection layer on the second electrode side and the boundary with the electron injection layer on the second electrode side.

以上、本発明の表示装置は、上述の発光素子の材料を各画素において採用することができる。なお、上記列挙した発光素子の材料は一部に過ぎず、本発明と同様の色度座標を取りうる発光素子であれば、何でもよい。   As described above, the display device of the present invention can employ the above light-emitting element material in each pixel. Note that the materials of the light-emitting elements listed above are only a part, and any light-emitting elements that can have the same chromaticity coordinates as in the present invention may be used.

なお、本実施の形態は、本明細書中の実施例または実施の形態のいかなる記載とも自由に組み合わせて実施することが可能である。 Note that this embodiment mode can be implemented freely combining with any description in the embodiments or embodiment modes in this specification.

(実施の形態3)
本実施の形態においては上記実施の形態で述べた本発明の表示装置における発光素子の構成とは別の構成について述べる。
(Embodiment 3)
In this embodiment mode, a structure different from the structure of the light-emitting element in the display device of the present invention described in the above embodiment mode is described.

本発明の画素部の構成について、本発明の絵素は、第1の画素、第2の画素、第3の画素、第4の画素、第5の画素、第6の画素を有することについて、図2において説明した。また、第1〜6の画素にはそれぞれ、発光素子が設けられており、第1の画素には発光素子R1、第2の画素には発光素子R2、第3の画素には発光素子G1、第4の画素には発光素子G2、第5の画素には発光素子B1、第6の画素には発光素子B2がそれぞれ接続されている。   Regarding the configuration of the pixel portion of the present invention, the pixel of the present invention has a first pixel, a second pixel, a third pixel, a fourth pixel, a fifth pixel, and a sixth pixel. This has been described with reference to FIG. Each of the first to sixth pixels is provided with a light emitting element, the first pixel is a light emitting element R1, the second pixel is a light emitting element R2, the third pixel is a light emitting element G1, A light emitting element G2 is connected to the fourth pixel, a light emitting element B1 is connected to the fifth pixel, and a light emitting element B2 is connected to the sixth pixel.

そして本明細書における、本発明の第1の画素の発光素子R1及び第2の画素の発光素子R2は、CIE−XY色度図で表したときに、色度図のxが0.50以上の領域に座標を有するものである。また、本発明の第3の画素の発光素子G1及び第4の画素の発光素子G2は、は、CIE−XY色度図で表したときに、色度図のyが0.55以上の領域に座標を有するものである。また、本発明の第5の画素の発光素子B1及び第6の画素の発光素子B2は、CIE−XY色度図を表したときに、色度図のxが0.15以下、yが0.2以下の領域に座標を有するものである。   In the present specification, when the light emitting element R1 of the first pixel and the light emitting element R2 of the second pixel of the present invention are represented by a CIE-XY chromaticity diagram, x in the chromaticity diagram is 0.50 or more. Have coordinates in the area. In addition, the light emitting element G1 of the third pixel and the light emitting element G2 of the fourth pixel of the present invention are regions in which y in the chromaticity diagram is 0.55 or more when represented by the CIE-XY chromaticity diagram. Has coordinates. In the light emitting element B1 of the fifth pixel and the light emitting element B2 of the sixth pixel of the present invention, when the CIE-XY chromaticity diagram is expressed, x in the chromaticity diagram is 0.15 or less, and y is 0. It has coordinates in the area of .2 or less.

本実施の形態においては、第1の画素、第2の画素に設けられた発光素子R1、R2、第3の画素、第4の画素に設けられた発光素子G1、G2、第5の画素、第6の画素に設けられた発光素子B1、B2において、発光スペクトルをR1とR2、G1とG2、B1とB2とで概略等しくし、それぞれの発光素子からの光の透過部にカラーフィルターを設ける構成とすることによって発光スペクトルを異ならせる。その結果、CIE−XY色度図で表したときに、色度図の座標を第1の画素、第2の画素に設けられた発光素子R1、R2、第3の画素、第4の画素に設けられた発光素子G1、G2、第5の画素、第6の画素に設けられた発光素子B1、B2で異ならせる。以下、その具体例について述べる。   In the present embodiment, the first pixel, the light emitting elements R1, R2, provided in the second pixel, the third pixel, the light emitting elements G1, G2, provided in the fourth pixel, the fifth pixel, In the light emitting elements B1 and B2 provided in the sixth pixel, the emission spectra are approximately equal between R1 and R2, G1 and G2, and B1 and B2, and a color filter is provided in a light transmission part from each light emitting element. The emission spectrum is varied depending on the configuration. As a result, when expressed in the CIE-XY chromaticity diagram, the coordinates of the chromaticity diagram are represented by the light emitting elements R1, R2, the third pixel, and the fourth pixel provided in the first pixel and the second pixel, respectively. The light emitting elements G1 and G2, the fifth pixel, and the light emitting elements B1 and B2 provided in the sixth pixel are different. Specific examples will be described below.

本実施の形態においては、表示装置の構成について絵素部の断面構造を用いて説明する。   In this embodiment mode, a structure of a display device will be described using a cross-sectional structure of a picture element portion.

図14は本実施の形態における表示装置の絵素の断面図の一部である。図14(A)に示した本発明の表示装置は基板1400、下地絶縁膜1401、半導体層1402、ゲート絶縁膜1403、ゲート電極1404、層間絶縁膜1405、接続部1406、発光素子の第1の電極1407、隔壁1408、発光層1409、発光素子の第2の電極1410、カラーフィルター(R1)1411、カラーフィルター(R2)1412、カラーフィルター(G1)1413、カラーフィルター(G2)1414、カラーフィルター(B1)1415、カラーフィルター(B2)1416、対向基板1417の構成を含む。   FIG. 14 is a part of a cross-sectional view of a picture element of the display device in this embodiment. A display device of the present invention shown in FIG. 14A includes a substrate 1400, a base insulating film 1401, a semiconductor layer 1402, a gate insulating film 1403, a gate electrode 1404, an interlayer insulating film 1405, a connection portion 1406, and a first light emitting element. Electrode 1407, partition 1408, light emitting layer 1409, second electrode 1410 of the light emitting element, color filter (R1) 1411, color filter (R2) 1412, color filter (G1) 1413, color filter (G2) 1414, color filter ( B1) 1415, a color filter (B2) 1416, and a counter substrate 1417 are included.

発光素子は、発光素子の第1の電極1407と第2の電極1410とに発光層1409が挟まれている部分に形成される。発光素子は第1の電極1407と電気的に接触する接続部1406を介して半導体層1402、ゲート絶縁膜1403、ゲート電極1404よりなる薄膜トランジスタに接続され、発光の制御がなされる。また、本実施の形態において、第1の電極1407は反射率の高い材料により形成された反射電極とし、第2の電極1410は透光性を有する導電材料により形成された透明電極とし、第2の電極1410の方向から光を射出する構成となっている。   The light-emitting element is formed in a portion where the light-emitting layer 1409 is sandwiched between the first electrode 1407 and the second electrode 1410 of the light-emitting element. The light-emitting element is connected to a thin film transistor including a semiconductor layer 1402, a gate insulating film 1403, and a gate electrode 1404 through a connection portion 1406 that is in electrical contact with the first electrode 1407, and light emission is controlled. In this embodiment, the first electrode 1407 is a reflective electrode formed of a highly reflective material, the second electrode 1410 is a transparent electrode formed of a light-transmitting conductive material, The light is emitted from the direction of the electrode 1410.

なお、図14(A)における薄膜トランジスタは、左から順に発光素子R1、発光素子G1、発光素子B1、発光素子R2、発光素子G2、発光素子B2を駆動するものとする。なお各画素におけるカラーフィルターを設けない場合の発光素子の発光スペクトルは、R1とR2、G1とG2、B1とB2とで概略等しいものであるとする。なお、図14(A)で表す矢印は、左から順に発光素子R1、発光素子G1、発光素子B1、発光素子R2、発光素子G2、発光素子B2からのカラーフィルターを介した発光を模式的に表したものである。   Note that the thin film transistor in FIG. 14A drives the light emitting element R1, the light emitting element G1, the light emitting element B1, the light emitting element R2, the light emitting element G2, and the light emitting element B2 in this order from the left. Note that the emission spectra of the light-emitting elements in the case where no color filter is provided in each pixel are approximately equal for R1 and R2, G1 and G2, and B1 and B2. 14A schematically illustrates light emission from the light-emitting element R1, the light-emitting element G1, the light-emitting element B1, the light-emitting element R2, the light-emitting element G2, and the light-emitting element B2 in order from the left. It is a representation.

本実施の形態において、第1の画素、第2の画素に設けられた発光素子R1、R2、第3の画素、第4の画素に設けられた発光素子G1、G2、第5の画素、第6の画素に設けられた発光素子B1、B2のそれぞれについて、光が射出される側にはカラーフィルター(R1)1411、カラーフィルター(R2)1412、カラーフィルター(G1)1413、カラーフィルター(G2)1414、カラーフィルター(B1)1415、カラーフィルター(B2)1416が設けられている。本実施の形態においては、カラーフィルター(R1)1411とカラーフィルター(R2)1412、カラーフィルター(G1)1413とカラーフィルター(G2)1414、カラーフィルター(B1)1415とカラーフィルター(B2)1416との光の透過特性を異ならせることによって、発光素子R1と発光素子R2、発光素子G1と発光素子G2、発光素子B1と発光素子B2とで射出される光の発光スペクトルを異ならせることによって、異なるCIE−XY色度図上の色度座標を有する発光素子を得ることができる。   In the present embodiment, the light emitting elements R1, R2, provided in the first pixel, the second pixel, the third pixel, the light emitting elements G1, G2, provided in the fourth pixel, the fifth pixel, For each of the light emitting elements B1 and B2 provided in the six pixels, a color filter (R1) 1411, a color filter (R2) 1412, a color filter (G1) 1413, and a color filter (G2) are provided on the light emission side. 1414, a color filter (B1) 1415, and a color filter (B2) 1416 are provided. In this embodiment mode, the color filter (R1) 1411 and the color filter (R2) 1412, the color filter (G1) 1413 and the color filter (G2) 1414, the color filter (B1) 1415, and the color filter (B2) 1416 By changing the light transmission characteristics, the light emitting elements R1 and R2, the light emitting elements G1 and G2, and the light emitting elements B1 and B2 have different emission spectra. A light emitting element having chromaticity coordinates on the -XY chromaticity diagram can be obtained.

なお、カラーフィルターは顔料分散法、印刷法、電着法、染色法のいずれの方法で作製されたものであってもよい。また、第1の画素、第2の画素に設けられた発光素子R1、R2、第3の画素、第4の画素に設けられた発光素子G1、G2、第5の画素、第6の画素に設けられた発光素子B1、B2のそれぞれには、同じ発光スペクトルを有する発光素子、例えば白色光を射出する発光スペクトルを具備する発光素子であってもよい。同一の発光素子を具備することによって、発光素子作成のプロセスを簡略化することができ、好適である。   The color filter may be produced by any of the pigment dispersion method, printing method, electrodeposition method, and dyeing method. In addition, the light emitting elements R1 and R2 provided in the first pixel and the second pixel, the third pixel, the light emitting elements G1 and G2 provided in the fourth pixel, the fifth pixel, and the sixth pixel Each of the provided light emitting elements B1 and B2 may be a light emitting element having the same emission spectrum, for example, a light emitting element having an emission spectrum that emits white light. By including the same light emitting element, the process of manufacturing the light emitting element can be simplified, which is preferable.

また、図14(B)は本実施の形態における表示装置の絵素の断面図の一部である。なお、図14(B)に示した本発明の表示装置の各構成は図14(A)に準ずる。   FIG. 14B is a part of a cross-sectional view of a pixel of the display device in this embodiment mode. Note that each structure of the display device of the present invention illustrated in FIG. 14B is based on FIG.

図14(A)との違いは、発光素子R1、発光素子G1、発光素子B1から射出される光について、カラーフィルターを介しない点である。このとき各画素におけるカラーフィルターを設けない場合の発光素子の発光スペクトルは、R1とR2、G1とG2、B1とB2とで概略等しいものであるとする。図14(B)においては、発光素子R2、発光素子G2、発光素子B2から射出される光の発光スペクトルをカラーフィルター(R2)1412、カラーフィルター(G2)1414、カラーフィルター(B2)1416の透過特性によって異ならせる。その結果、発光素子R1と発光素子R2、発光素子G1と発光素子G2、発光素子B1と発光素子B2とで射出される光の発光スペクトルを異ならせることによって、異なるCIE−XY色度図上の色度座標を有する発光素子を得ることができる。   A difference from FIG. 14A is that light emitted from the light emitting element R1, the light emitting element G1, and the light emitting element B1 does not pass through a color filter. At this time, it is assumed that the emission spectra of the light emitting elements when no color filter is provided in each pixel are approximately equal between R1 and R2, G1 and G2, and B1 and B2. In FIG. 14B, emission spectra of light emitted from the light emitting element R2, the light emitting element G2, and the light emitting element B2 are transmitted through the color filter (R2) 1412, the color filter (G2) 1414, and the color filter (B2) 1416. Different depending on the characteristics. As a result, the light emission spectrums of the light emitted by the light emitting elements R1 and R2, the light emitting elements G1 and G2, and the light emitting elements B1 and B2 are made different from each other, so that different CIE-XY chromaticity diagrams are obtained. A light emitting element having chromaticity coordinates can be obtained.

なお、同一色の発光素子を全面に配置し、透過特性のそれぞれ異なるカラーフィルタを介して、発光素子R1と発光素子R2、発光素子G1と発光素子G2、発光素子B1と発光素子B2とで射出される光の発光スペクトルを異ならせることによって、異なるCIE−XY色度図上の色度座標を有する発光素子を得ることを達成してもよい。例えば、同一色の発光素子としては白色の発光素子を配し、図14(A)のように、第1の画素〜第6の画素の上部にカラーフィルタを配すればよい。   The light emitting elements of the same color are arranged on the entire surface, and the light emitting elements R1 and R2, the light emitting elements G1 and G2, and the light emitting elements B1 and B2 are emitted through color filters having different transmission characteristics. It is also possible to obtain light emitting elements having chromaticity coordinates on different CIE-XY chromaticity diagrams by differentiating the emission spectra of the emitted light. For example, a white light-emitting element may be provided as the same color light-emitting element, and a color filter may be provided above the first to sixth pixels as illustrated in FIG.

また、図15(A)は図14(A)と異なる構成を有する本発明の表示装置を表す図である。なお、図15(A)に示した本発明の表示装置の各構成は図14(A)に準ずる。図15(A)では、発光素子の第1の電極1407側に発光素子が光を射出する構成のボトムエミッション型の表示装置の例を示した。図15(B)では第1の電極1407側から発光を取り出す為、第1の電極1407は透光性を有する導電材料で形成し、第2の電極1410を反射電極として反射率の高い導電材料を用いて作製する。   FIG. 15A illustrates a display device of the present invention having a structure different from that in FIG. Note that each structure of the display device of the present invention illustrated in FIG. 15A is similar to FIG. FIG. 15A illustrates an example of a bottom emission display device in which a light-emitting element emits light to the first electrode 1407 side of the light-emitting element. In FIG. 15B, since light emission is extracted from the first electrode 1407 side, the first electrode 1407 is formed using a light-transmitting conductive material, and the second electrode 1410 serves as a reflective electrode. It is produced using.

本実施の形態において、第1の画素、第2の画素に設けられた発光素子R1、R2、第3の画素、第4の画素に設けられた発光素子G1、G2、第5の画素、第6の画素に設けられた発光素子B1、B2のそれぞれについて、光が射出される側にはカラーフィルター(R1)1411、カラーフィルター(R2)1412、カラーフィルター(G1)1413、カラーフィルター(G2)1414、カラーフィルター(B1)1415、カラーフィルター(B2)1416が設けられている。本実施の形態においては、カラーフィルター(R1)1411とカラーフィルター(R2)1412、カラーフィルター(G1)1413とカラーフィルター(G2)1414、カラーフィルター(B1)1415とカラーフィルター(B2)1416との光の透過特性を異ならせることによって、発光素子R1と発光素子R2、発光素子G1と発光素子G2、発光素子B1と発光素子B2とで射出される光の発光スペクトルを異ならせることによって、異なるCIE−XY色度図上の色度座標を有する発光素子を得ることができる。   In the present embodiment, the light emitting elements R1, R2, provided in the first pixel, the second pixel, the third pixel, the light emitting elements G1, G2, provided in the fourth pixel, the fifth pixel, For each of the light emitting elements B1 and B2 provided in the six pixels, a color filter (R1) 1411, a color filter (R2) 1412, a color filter (G1) 1413, and a color filter (G2) are provided on the light emission side. 1414, a color filter (B1) 1415, and a color filter (B2) 1416 are provided. In this embodiment mode, the color filter (R1) 1411 and the color filter (R2) 1412, the color filter (G1) 1413 and the color filter (G2) 1414, the color filter (B1) 1415, and the color filter (B2) 1416 By changing the light transmission characteristics, the light emitting elements R1 and R2, the light emitting elements G1 and G2, and the light emitting elements B1 and B2 have different emission spectra. A light emitting element having chromaticity coordinates on the -XY chromaticity diagram can be obtained.

なお、カラーフィルターは顔料分散法、印刷法、電着法、染色法のいずれの方法で作製されたものであってもよい。また、第1の画素、第2の画素に設けられた発光素子R1、R2、第3の画素、第4の画素に設けられた発光素子G1、G2、第5の画素、第6の画素に設けられた発光素子B1、B2のそれぞれには、同じ発光スペクトルを有する発光素子、例えば白色光を射出する発光スペクトルを具備する発光素子であってもよい。同一の発光素子を具備することによって、発光素子作成のプロセスを簡略化することができ、好適である。   The color filter may be produced by any of the pigment dispersion method, printing method, electrodeposition method, and dyeing method. In addition, the light emitting elements R1 and R2 provided in the first pixel and the second pixel, the third pixel, the light emitting elements G1 and G2 provided in the fourth pixel, the fifth pixel, and the sixth pixel Each of the provided light emitting elements B1 and B2 may be a light emitting element having the same emission spectrum, for example, a light emitting element having an emission spectrum that emits white light. By including the same light emitting element, the process of manufacturing the light emitting element can be simplified, which is preferable.

また、図15(B)は本実施の形態における表示装置の絵素の断面図の一部である。なお、図15(B)に示した本発明の表示装置の各構成は図15(A)に準ずる。   FIG. 15B is a part of a cross-sectional view of a picture element of the display device in this embodiment mode. Note that each structure of the display device of the present invention illustrated in FIG. 15B is similar to FIG.

図15(A)との違いは、発光素子R1、発光素子G1、発光素子B1から射出される光について、カラーフィルターを介しない点である。このとき各画素におけるカラーフィルターを設けない場合の発光素子の発光スペクトルは、R1とR2、G1とG2、B1とB2で概略等しいものであるとする。図15(B)においては、発光素子R2、発光素子G2、発光素子B2から射出される光の発光スペクトルをカラーフィルター(R2)1412、カラーフィルター(G2)1414、カラーフィルター(B2)1416の透過特性によって異ならせる。その結果、発光素子R1と発光素子R2、発光素子G1と発光素子G2、発光素子B1と発光素子B2とで射出される光の発光スペクトルを異ならせることによって、異なるCIE−XY色度図上の色度座標を有する発光素子を得ることができる。   A difference from FIG. 15A is that light emitted from the light emitting element R1, the light emitting element G1, and the light emitting element B1 does not pass through a color filter. At this time, it is assumed that the emission spectra of the light emitting elements in the case where no color filter is provided in each pixel are approximately equal for R1 and R2, G1 and G2, and B1 and B2. In FIG. 15B, emission spectra of light emitted from the light emitting element R2, the light emitting element G2, and the light emitting element B2 are transmitted through the color filter (R2) 1412, the color filter (G2) 1414, and the color filter (B2) 1416. Different depending on the characteristics. As a result, the light emission spectrums of the light emitted by the light emitting elements R1 and R2, the light emitting elements G1 and G2, and the light emitting elements B1 and B2 are made different from each other, so that different CIE-XY chromaticity diagrams are obtained. A light emitting element having chromaticity coordinates can be obtained.

なお、同一色の発光素子を全面に配置し、当該発光素子に重畳的に透過特性のそれぞれ異なるカラーフィルターを設け、当該カラーフィルターを介して射出される発光素子R1と発光素子R2、発光素子G1と発光素子G2、発光素子B1と発光素子B2の発光スペクトルを異ならせることによって、異なるCIE−XY色度図上の色度座標を有する発光素子を得ることを達成してもよい。例えば、同一色の発光素子としては白色の発光素子を配し、図15(A)のように、第1の画素〜第6の画素の上部にカラーフィルターを配すればよい。   Note that light emitting elements of the same color are arranged on the entire surface, color filters having different transmission characteristics are provided on the light emitting elements in a superimposed manner, and the light emitting elements R1, R2, and G1 emitted through the color filters are emitted. It is also possible to obtain light emitting elements having different chromaticity coordinates on the CIE-XY chromaticity diagram by differentiating the emission spectra of the light emitting element G2 and the light emitting elements B1 and B2. For example, a white light-emitting element may be provided as the light-emitting element of the same color, and a color filter may be provided above the first to sixth pixels as illustrated in FIG.

また、図15(C)は本実施の形態における表示装置の絵素の断面図の一部である。なお、図15(C)に示した本発明の表示装置の各構成は図14(A)に準ずる。   FIG. 15C is a part of a cross-sectional view of a pixel of the display device in this embodiment mode. Note that each structure of the display device of the present invention illustrated in FIG. 15C is based on FIG.

図15(A)、(B)との違いは、カラーフィルター(R1)1411、カラーフィルター(R2)1412、カラーフィルター(G1)1413、カラーフィルター(G2)1414、カラーフィルター(B1)1415、カラーフィルター(B2)1416について、位置を発光素子とトランジスタの間に配置された第1の電極1407の下に配置した点にある。プロセスが簡便になり容易である。その結果、発光素子R1と発光素子R2、発光素子G1と発光素子G2、発光素子B1と発光素子B2とで射出される光の発光スペクトルを異ならせることによって、異なるCIE−XY色度図上の色度座標を有する発光素子を得ることができる。   15A and 15B are different in color filter (R1) 1411, color filter (R2) 1412, color filter (G1) 1413, color filter (G2) 1414, color filter (B1) 1415, color The filter (B2) 1416 is located at a position below the first electrode 1407 disposed between the light-emitting element and the transistor. The process is simple and easy. As a result, the light emission spectrums of the light emitted by the light emitting elements R1 and R2, the light emitting elements G1 and G2, and the light emitting elements B1 and B2 are made different from each other, so that different CIE-XY chromaticity diagrams are obtained. A light emitting element having chromaticity coordinates can be obtained.

また、波長が短い単色光の発光素子を配置し、色変換層を通して必要な色に変換する方法を用いて、発光素子R1と発光素子R2、発光素子G1と発光素子G2、発光素子B1と発光素子B2とで射出される光の発光スペクトルを異ならせることによって、異なるCIE−XY色度図上の色度座標を有する発光素子を得ることを達成してもよい。図40(A)に示した本発明の表示装置は基板4000、下地絶縁膜4001、半導体層4002、ゲート絶縁膜4003、ゲート電極4004、層間絶縁膜4005、接続部4006、発光素子の第1の電極4007、隔壁4008、発光層4009A及び発光層4009B、発光素子の第2の電極4010、色変換層(R1)4011、色変換層(G1)4012、色変換層(R2)4013、色変換層(G2)4014、対向基板4015の構成を含む。   Further, by using a method of arranging a single color light emitting element having a short wavelength and converting to a necessary color through the color conversion layer, the light emitting element R1 and the light emitting element R2, the light emitting element G1 and the light emitting element G2, and the light emitting element B1 and the light emitting element are emitted. It may be possible to obtain light emitting elements having different chromaticity coordinates on the CIE-XY chromaticity diagram by differentiating the emission spectrum of light emitted from the element B2. A display device of the present invention illustrated in FIG. 40A includes a substrate 4000, a base insulating film 4001, a semiconductor layer 4002, a gate insulating film 4003, a gate electrode 4004, an interlayer insulating film 4005, a connection portion 4006, and a first light emitting element. Electrode 4007, partition wall 4008, light emitting layer 4009A and light emitting layer 4009B, second electrode 4010 of the light emitting element, color conversion layer (R1) 4011, color conversion layer (G1) 4012, color conversion layer (R2) 4013, color conversion layer (G2) Includes configurations of 4014 and counter substrate 4015.

例えば、波長が短い単色光の発光層4009A、発光層4009Bとしては発光スペクトルの異なる青色の発光素子B1、B2を配し、図40(A)のように上面発光(トップエミッション)の場合は、第1の画素、第2の画素、第4の画素、第5の画素の上部に色変換層を配すればよい。また、ボトムエミッションを採用する場合には、波長が短い単色光の発光層4009A、4009Bとしては発光スペクトルの異なる青色の発光素子B1、B2を配し、図40(B)のように第1の画素、第2の画素、第4の画素、第5の画素の下部に色変換層を配置すればよい。 For example, as the light emitting layer 4009A and the light emitting layer 4009B having a short wavelength, blue light emitting elements B1 and B2 having different emission spectra are arranged, and in the case of top emission (top emission) as shown in FIG. A color conversion layer may be provided above the first pixel, the second pixel, the fourth pixel, and the fifth pixel. In the case of adopting bottom emission, blue light emitting elements B1 and B2 having different emission spectra are arranged as the monochromatic light emitting layers 4009A and 4009B having a short wavelength, as shown in FIG. A color conversion layer may be disposed below the pixel, the second pixel, the fourth pixel, and the fifth pixel.

なお、波長が短い単色光の発光素子として発光スペクトルの異なる青色の発光素子B1、B2を配置する場合には、図41の発光層4109A及び発光層4109Bのように青色の発光素子B1とB2の発光素子の膜厚を異ならせ、発光スペクトルを異ならせてもよい。例えば、図41(A)のように上面発光(トップエミッション)の場合は、波長が短い単色光の発光素子として発光スペクトルの異なる青色の発光層4109A、発光層4109Bを配し、第1の画素、第2の画素、第4の画素、第5の画素の上部に色変換層を配すればよい。また、ボトムエミッションを採用する場合には、図41(B)のように青色の発光素子の発光層4109A、発光層4109Bの如く配し、第1の画素、第2の画素、第4の画素、第5の画素の下部に色変換層を配置すればよい。なお、図41に示した本発明の表示装置の各構成は図40に準ずる。   Note that when the blue light-emitting elements B1 and B2 having different emission spectra are disposed as the monochromatic light-emitting elements having a short wavelength, the blue light-emitting elements B1 and B2 such as the light-emitting layers 4109A and 4109B in FIG. The film thickness of the light emitting element may be varied to vary the emission spectrum. For example, in the case of top emission (top emission) as shown in FIG. 41A, a blue light emitting layer 4109A and a light emitting layer 4109B having different emission spectra are provided as monochromatic light emitting elements having a short wavelength, and the first pixel is arranged. A color conversion layer may be provided above the second pixel, the fourth pixel, and the fifth pixel. In the case of adopting bottom emission, the light emitting layer 4109A and the light emitting layer 4109B of the blue light emitting element are arranged as shown in FIG. 41B, and the first pixel, the second pixel, and the fourth pixel are arranged. A color conversion layer may be disposed below the fifth pixel. Each configuration of the display device of the present invention shown in FIG. 41 is based on FIG.

色変換層を通して必要な色に変換する色変換法に関しては、発光素子から発する発光色が1色であるため、発光層の塗り分けが必要ないことが大きなメリットであるといえる。また、カラーフィルタ法と比較して、色変換法は色変換層により光の吸収、励起、発光の経過を用いて所望の発光を得るため好適である。   With regard to the color conversion method for converting to a necessary color through the color conversion layer, it can be said that it is a great advantage that there is no need to separately coat the light emitting layer because the light emitting color emitted from the light emitting element is one color. In addition, compared with the color filter method, the color conversion method is preferable because the color conversion layer obtains desired light emission using the progress of light absorption, excitation, and light emission.

なお、本実施の形態は、本明細書中の実施例または実施の形態のいかなる記載とも自由に組み合わせて実施することが可能である。 Note that this embodiment mode can be implemented freely combining with any description in the embodiments or embodiment modes in this specification.

(実施の形態4)
本実施の形態においては、上記実施の形態で述べた一絵素内における画素の配置が図2に示したものとは別の構成について述べる。
(Embodiment 4)
In the present embodiment, a configuration in which the pixel arrangement in one picture element described in the above embodiment is different from that shown in FIG. 2 will be described.

なお、本発明の画素部の構成について、本発明の絵素は、第1の画素、第2の画素、第3の画素、第4の画素、第5の画素、第6の画素を有することについて、図2において説明した。また、第1〜6の画素にはそれぞれ、発光素子が設けられており、第1の画素には発光素子R1、第2の画素には発光素子R2、第3の画素には発光素子G1、第4の画素には発光素子G2、第5の画素には発光素子B1、第6の画素には発光素子B2がそれぞれ接続されている。   Note that the pixel of the present invention has a first pixel, a second pixel, a third pixel, a fourth pixel, a fifth pixel, and a sixth pixel with respect to the configuration of the pixel portion of the present invention. Was described in FIG. Each of the first to sixth pixels is provided with a light emitting element, the first pixel is a light emitting element R1, the second pixel is a light emitting element R2, the third pixel is a light emitting element G1, A light emitting element G2 is connected to the fourth pixel, a light emitting element B1 is connected to the fifth pixel, and a light emitting element B2 is connected to the sixth pixel.

本実施の形態における表示装置の画素の配置は、図16に示すように、絵素1600の中に、第1の画素1601、第2の画素1602、第3の画素1603、第4の画素1604、第5の画素1605、第6の画素1606を有し、各画素がストライプ状に配置されている。   As shown in FIG. 16, the pixel arrangement of the display device in this embodiment is such that a first pixel 1601, a second pixel 1602, a third pixel 1603, and a fourth pixel 1604 are included in a picture element 1600. , Fifth pixel 1605 and sixth pixel 1606, and each pixel is arranged in a stripe pattern.

なお、図16では、各々の第1の画素1601〜第6の画素1606は列方向に並んで配置されているが、配置の仕方について特に限定はなく、例えば行方向に並べて配置されていても良いし、また、例えば発光素子R1を具備する第1の画素1601と発光素子G2を具備する第5の画素1605が隣接するように配置されていても構わない。また各画素の形状についても、図16に示すような長方形に限らず、例えば正方形やその他の多角形あるいは曲率を有する形状であっても構わない。   In FIG. 16, each of the first pixel 1601 to the sixth pixel 1606 is arranged in the column direction, but there is no particular limitation on the arrangement method, and for example, the first pixel 1601 to the sixth pixel 1606 may be arranged in the row direction. Further, for example, the first pixel 1601 including the light emitting element R1 and the fifth pixel 1605 including the light emitting element G2 may be disposed adjacent to each other. Also, the shape of each pixel is not limited to a rectangle as shown in FIG. 16, but may be a square, other polygons, or a shape having a curvature.

なお、第1の画素1601〜第6の画素1606間の幅は、同じ間隔に配置してもよいし、異なる間隔に配置してもよい。   Note that the width between the first pixel 1601 to the sixth pixel 1606 may be arranged at the same interval or at different intervals.

また、図53(A)では、絵素1600において、第1の画素1601、第2の画素1602、第3の画素1603を並べて配置し、第4の画素1604、第5の画素1605、第6の画素1606を次行に並べて配し、第1の画素1601、第2の画素1602、第3の画素1603と第4の画素1604、第5の画素1605、第6の画素1606を一画素分ずらして配置させてもよい。本実施の形態では、行方向に一画素分ずらして配置したが、特に一画素に限定されない。例えば図53(B)に示すように半画素分ずらして配置させてもよい。このように画素を行毎にずらして配置するような構成を取ることで、特に自然の動画の表示において、なめらかな表示を行うことが可能となる。   In FIG. 53A, in a pixel 1600, a first pixel 1601, a second pixel 1602, and a third pixel 1603 are arranged side by side, and a fourth pixel 1604, a fifth pixel 1605, and a sixth pixel are arranged. Pixels 1606 are arranged in the next row, and the first pixel 1601, the second pixel 1602, the third pixel 1603, the fourth pixel 1604, the fifth pixel 1605, and the sixth pixel 1606 are provided for one pixel. It may be shifted and arranged. In the present embodiment, the pixels are arranged so as to be shifted by one pixel in the row direction, but are not particularly limited to one pixel. For example, as shown in FIG. 53B, the pixels may be shifted by half a pixel. By adopting a configuration in which the pixels are arranged so as to be shifted for each row in this way, it is possible to perform smooth display particularly in the display of a natural moving image.

なお、発光素子R1、発光素子R2、発光素子G1、発光素子G2、発光素子B1、発光素子B2において、それぞれの発光効率は、各々の発光色を呈する発光素子ごとに発光効率が異なる。このため、所望の輝度の発光を得るために必要な電流は、発光効率の低い発光素子の方が相対的に多くなる。さらに、人間の眼では発光波長ごとに感度が異なり、一般に、赤や青の発光波長よりも緑の発光波長に対する感度が高い。従って、人間の眼に対し、緑と同等の感度となるように青や赤を発光させるためには、青や赤の輝度を緑の輝度よりも相対的に高くする必要がある。しかし、発光素子の輝度を高くするために発光素子に多くの電流を流すことは、発光素子の劣化を促進し、また表示装置の消費電力の増加を招く。また、発光素子の劣化に起因して発光波長がシフトすると、表示装置の色再現性が低下し画質が低下することもある。   Note that, in the light-emitting element R1, the light-emitting element R2, the light-emitting element G1, the light-emitting element G2, the light-emitting element B1, and the light-emitting element B2, the light-emitting efficiencies of the light-emitting elements exhibiting the respective emission colors are different. For this reason, the current required for obtaining light emission with a desired luminance is relatively higher in a light emitting element having a lower light emission efficiency. Furthermore, the human eye has different sensitivities for each emission wavelength, and generally has a higher sensitivity to the green emission wavelength than the red and blue emission wavelengths. Therefore, in order to emit blue and red light so that the human eye has the same sensitivity as green, it is necessary to make the luminance of blue and red relatively higher than the luminance of green. However, flowing a large amount of current through the light emitting element in order to increase the luminance of the light emitting element promotes deterioration of the light emitting element and increases power consumption of the display device. In addition, when the emission wavelength is shifted due to the deterioration of the light emitting element, the color reproducibility of the display device is lowered and the image quality may be lowered.

そのため、あらかじめ、発光素子R1、発光素子R2、発光素子G1、発光素子G2、発光素子B1、発光素子B2とで発光素子の面積の大きさを異ならせる構成としてもよい。例えば、発光素子R1、発光素子R2、発光素子B1、発光素子B2の面積を2倍にし、発光素子G1、発光素子G2の面積をそのままにする構成としてもよい。このような構成を取ることで、発光素子間の劣化のばらつきを平均化することもできるため、好適である。 Therefore, the light emitting element R1, the light emitting element R2, the light emitting element G1, the light emitting element G2, the light emitting element B1, and the light emitting element B2 may have different structures in advance. For example, the area of the light emitting element R1, the light emitting element R2, the light emitting element B1, and the light emitting element B2 may be doubled, and the area of the light emitting element G1 and the light emitting element G2 may be left as they are. By adopting such a configuration, it is possible to average variations in deterioration among the light emitting elements, which is preferable.

また図16に示した構成とは別に、図17に示す表示装置の画素の配置は絵素1700の中に、第1の画素1701、第2の画素1702、第3の画素1703、第4の画素1704、第5の画素1705、第6の画素1706を有し、第1の画素と第2の画素と第3の画素、第4の画素と第5の画素と第6の画素とがそれぞれデルタ配置して配置されている。 In addition to the configuration shown in FIG. 16, the pixel arrangement of the display device shown in FIG. 17 includes a first pixel 1701, a second pixel 1702, a third pixel 1703, a fourth pixel in the picture element 1700. The pixel 1704, the fifth pixel 1705, and the sixth pixel 1706 each include a first pixel, a second pixel, and a third pixel, and a fourth pixel, a fifth pixel, and a sixth pixel. Delta arrangement is arranged.

図17では第1の画素1701と第4の画素1704、第2の画素1702と第5の画素1705、第3の画素1703と第6の画素1706とで面積を異ならせる構成としたが、これに限定されない。第1の画素1701と第4の画素1704、第2の画素1702と第5の画素1705、第3の画素1703と第6の画素1706を同じ面積にしてもよいし、第1の画素1701〜第6の画素1706で全て異なる面積を有する構成としてもよい。また、絵素の取り方においても特に限定されず、絵素1710で画像を形成する構成であってもよい。 In FIG. 17, the first pixel 1701 and the fourth pixel 1704, the second pixel 1702 and the fifth pixel 1705, and the third pixel 1703 and the sixth pixel 1706 are configured to have different areas. It is not limited to. The first pixel 1701 and the fourth pixel 1704, the second pixel 1702 and the fifth pixel 1705, the third pixel 1703 and the sixth pixel 1706 may have the same area, or the first pixels 1701 to 1701. The sixth pixel 1706 may have different areas. Further, the method of taking the picture element is not particularly limited, and the picture element 1710 may form an image.

また、例えば発光素子R1を具備する第1の画素1701と発光素子B1を具備する第3の画素1703が隣接するように配置されていても構わない。また各画素の形状についても、図17に示すような長方形に限らず、例えば正方形やその他の多角形あるいは曲率を有する形状であっても構わない。なお、第1の画素1701〜第6の画素1706間の幅は、同じ間隔に配置してもよいし、異なる間隔に配置してもよい。   Further, for example, the first pixel 1701 including the light emitting element R1 and the third pixel 1703 including the light emitting element B1 may be disposed adjacent to each other. Also, the shape of each pixel is not limited to the rectangle as shown in FIG. 17, and may be a square, other polygons, or a shape having a curvature, for example. Note that the width between the first pixel 1701 to the sixth pixel 1706 may be arranged at the same interval or at different intervals.

また、本発明の表示装置において、第1の画素〜第6の画素に限らず、図18に示すように第1の画素1801、第2の画素1802、第3の画素1803、第4の画素1804、第5の画素1805、第6の画素1806、第7の画素1807、第8の画素1808、第9の画素1809とする構成としてもよい。なお、第7の画素1807は発光素子R3を具備し、第8の画素1808は発光素子G3を具備し、第9の画素1809は発光素子B3を具備する構成とする。   In the display device of the present invention, not only the first to sixth pixels but also the first pixel 1801, the second pixel 1802, the third pixel 1803, and the fourth pixel as shown in FIG. 1804, a fifth pixel 1805, a sixth pixel 1806, a seventh pixel 1807, an eighth pixel 1808, and a ninth pixel 1809 may be employed. Note that the seventh pixel 1807 includes the light-emitting element R3, the eighth pixel 1808 includes the light-emitting element G3, and the ninth pixel 1809 includes the light-emitting element B3.

図18では第1の画素1801と第4の画素1804と第7の画素1807、第2の画素1802と第5の画素1805と第8の画素1808、第3の画素1803と第6の画素1806と第9の画素1809とで面積を異ならせる構成としたが、これに限定されない。第1の画素1801と第4の画素1804と第7の画素1807、第2の画素1802と第5の画素1805と第8の画素1808、第3の画素1803と第6の画素1806と第9の画素1809を同じ面積にしてもよいし、第1の画素1801〜第9の画素1809で全て異なる面積を有する構成としてもよい。 In FIG. 18, the first pixel 1801, the fourth pixel 1804, and the seventh pixel 1807, the second pixel 1802, the fifth pixel 1805, and the eighth pixel 1808, and the third pixel 1803 and the sixth pixel 1806 are displayed. And the ninth pixel 1809 have different areas, but the present invention is not limited to this. The first pixel 1801, the fourth pixel 1804, the seventh pixel 1807, the second pixel 1802, the fifth pixel 1805, the eighth pixel 1808, the third pixel 1803, the sixth pixel 1806, and the ninth pixel. The pixels 1809 may have the same area, or the first pixel 1801 to the ninth pixel 1809 may have different areas.

また、本発明の表示装置において、第1の画素〜第6の画素に限らず、図19(A)に示すように第1の画素1901、第2の画素1902、第3の画素1903を並べて配置し、第4の画素1904、第5の画素1905、第6の画素1906、第7の画素1907とする構成としてもよい。なお、第7の画素は白色の発光素子Wを具備する構成とする。   In the display device of the present invention, the first pixel 1901, the second pixel 1902, and the third pixel 1903 are arranged side by side as shown in FIG. 19A, without being limited to the first to sixth pixels. The fourth pixel 1904, the fifth pixel 1905, the sixth pixel 1906, and the seventh pixel 1907 may be arranged. Note that the seventh pixel includes a white light-emitting element W.

なお、第7の画素の発光素子Wは、CIE−XY色度図を表したときに、色度図のxが0.30以上、且つ0.40以下、yが0.30以上、且つ0.40以下の領域に座標を有するものとする。また、より好ましくは、第7の画素の発光素子Wは、CIE−XY色度図で表したときに、色度図のxが0.30以上、且つ0.35以下、yが0.30以上、且つ0.35以下の領域に座標を有するものとする。   Note that when the light emitting element W of the seventh pixel represents a CIE-XY chromaticity diagram, x in the chromaticity diagram is 0.30 or more and 0.40 or less, y is 0.30 or more, and 0. It shall have coordinates in the area below 40. More preferably, when the light emitting element W of the seventh pixel is represented by a CIE-XY chromaticity diagram, x in the chromaticity diagram is 0.30 or more and 0.35 or less, and y is 0.30. It is assumed that the coordinates are in the region of 0.35 or less.

図19(A)では第1の画素1901と第4の画素1904、第2の画素1902と第5の画素1905、第3の画素1903と第6の画素1906とで面積を同じにする構成としたが、これに限定されない。第1の画素1901と第4の画素1904、第2の画素1902と第5の画素1905、第3の画素1903と第6の画素1906を異なる面積にしてもよいし、第1の画素1901〜第6の画素1906で全て異なる面積を有する構成としてもよい。 19A, the first pixel 1901 and the fourth pixel 1904, the second pixel 1902 and the fifth pixel 1905, and the third pixel 1903 and the sixth pixel 1906 have the same area. However, it is not limited to this. The first pixel 1901 and the fourth pixel 1904, the second pixel 1902 and the fifth pixel 1905, the third pixel 1903 and the sixth pixel 1906 may have different areas, or the first pixel 1901 The sixth pixel 1906 may have different areas.

また図19(A)とは別の構成について図19(B)に示す。図19(A)との違いは、第1の画素1901、第2の画素1902、第3の画素1903、第4の画素1904、第5の画素1905、第6の画素1906、第7の画素1907の配置の違いである。勿論、各画素の配置についても特にこれに限定されない。また各画素の形状についても、図19に示すような長方形に限らず、例えば正方形やその他の多角形あるいは曲率を有する形状であっても構わない。   FIG. 19B shows a structure different from that in FIG. 19A differs from FIG. 19A in that the first pixel 1901, the second pixel 1902, the third pixel 1903, the fourth pixel 1904, the fifth pixel 1905, the sixth pixel 1906, and the seventh pixel. 1907 is the difference in arrangement. Of course, the arrangement of each pixel is not particularly limited to this. Also, the shape of each pixel is not limited to a rectangle as shown in FIG. 19, but may be a square, other polygons, or a shape having a curvature.

なお、第7の画素に白色光を発光する発光素子Wを具備することによって、発光素子R1、発光素子R2、発光素子G1、発光素子G2、発光素子B1、発光素子B2の混色で白色を表示するのに対し、発光素子Wだけの発光で表示ができるため、消費電力を低減できるため好適である。また、中間色を表示する際に、白色を交えて加法混色することにより、より消費電力の低減が見込めるため好適である。 In addition, by providing the seventh pixel with the light emitting element W that emits white light, white is displayed by the color mixture of the light emitting element R1, the light emitting element R2, the light emitting element G1, the light emitting element G2, the light emitting element B1, and the light emitting element B2. On the other hand, since display can be performed by light emission of only the light emitting element W, power consumption can be reduced, which is preferable. Further, when displaying an intermediate color, additive color mixing with white is preferable because power consumption can be further reduced.

なお、本発明の表示装置においては、絵素において、第7の画素に白色光を発光する発光素子W1を具備し、第8の画素に白色光を発光する発光素子W2を具備する構成としてもよい。上述の発光素子R1と発光素子R2、発光素子G1と発光素子G2、発光素子B1と発光素子B2と同様に、発光素子W1と発光素子W2とで発光スペクトルを異ならせる。その結果、より鮮やかな色彩を表示し、且つ消費電力が低減した表示装置を提供することが可能となる。   In the display device of the present invention, the picture element may include a light emitting element W1 that emits white light in the seventh pixel and a light emitting element W2 that emits white light in the eighth pixel. Good. Similarly to the light emitting element R1 and the light emitting element R2, the light emitting element G1 and the light emitting element G2, and the light emitting element B1 and the light emitting element B2, the light emitting element W1 and the light emitting element W2 have different emission spectra. As a result, it is possible to provide a display device that displays more vivid colors and consumes less power.

なお、第7の画素の発光素子W1及び第8の画素の発光素子W2は、CIE−XY色度図を表したときに、色度図のxが0.30以上、且つ0.40以下、yが0.30以上、且つ0.40以下の領域に座標を有するものとする。また、より好ましくは、第7の画素の発光素子W1及び第8の画素の発光素子W2は、CIE−XY色度図で表したときに、色度図のxが0.30以上、且つ0.35以下、yが0.30以上、且つ0.35以下の領域に座標を有するものとする。   Note that when the light emitting element W1 of the seventh pixel and the light emitting element W2 of the eighth pixel represent the CIE-XY chromaticity diagram, x in the chromaticity diagram is 0.30 or more and 0.40 or less, It is assumed that the coordinates are in a region where y is 0.30 or more and 0.40 or less. More preferably, when the light emitting element W1 of the seventh pixel and the light emitting element W2 of the eighth pixel are represented by a CIE-XY chromaticity diagram, x in the chromaticity diagram is 0.30 or more and 0 It is assumed that the coordinates are in a region where .35 or less and y is 0.30 or more and 0.35 or less.

なお、本実施の形態は、本明細書中の実施例または実施の形態のいかなる記載とも自由に組み合わせて実施することが可能である。 Note that this embodiment mode can be implemented freely combining with any description in the embodiments or embodiment modes in this specification.

(実施の形態5)
本実施の形態においては、上記実施の形態で述べた画素の構成、動作方法が図4、図5に示したものとは別の構成について述べる。
(Embodiment 5)
In this embodiment mode, the pixel configuration and operation method described in the above embodiment modes are different from those shown in FIGS.

図4、図5に示す画素構成、動作方法によると、アドレス(書き込み)期間とサステイン(発光)期間とが完全に分離されているため、サステイン(発光)期間の長さを自由に設定出来るといったメリットがあるが、アドレス(書き込み)期間において、ある行で書き込みが行われている間、他の行では書き込みも発光も行われていない。つまり、全体としてデューティー比が低くなってしまう。   According to the pixel configuration and operation method shown in FIGS. 4 and 5, the address (writing) period and the sustain (light emission) period are completely separated, so that the length of the sustain (light emission) period can be freely set. Although there is a merit, in the address (writing) period, while writing is performed in one row, writing and light emission are not performed in other rows. That is, the duty ratio is lowered as a whole.

そこで、アドレス(書き込み)期間とサステイン(発光)期間とを分離しない動作について説明する。   Therefore, an operation in which the address (writing) period and the sustain (light emission) period are not separated will be described.

上記動作を達成するための画素構成を図20に示す。図20に示す画素構成は、映像信号の入力を制御するスイッチング用の第1のトランジスタ2001(スイッチングトランジスタともいう)、映像信号によって発光素子の発光・非発光を決定する駆動用の第2のトランジスタ2002(駆動トランジスタともいう)、第2のトランジスタのゲートとソースの間の電圧を消去するための第3のトランジスタ2003(消去トランジスタともいう)、発光素子2004、保持容量2005、信号線2006、第1の走査線2007、第2の走査線2008、電源線2009、及び対向電極2010を有している。保持容量2005は第1のトランジスタ2001及び第2のトランジスタ2002のゲートとソースの間の電圧(ゲート電圧)をより確実に保持するために設けられているが、必ずしも設ける必要はない。なお、本明細書において電圧とは、特に記載のない限りグラウンドとの電位差を意味する。また、発光素子2004は、図2のおけるR1,R2,G1,G2,B1,B2の発光素子が対応する。   A pixel configuration for achieving the above operation is shown in FIG. The pixel configuration illustrated in FIG. 20 includes a first transistor 2001 for switching that controls input of a video signal (also referred to as a switching transistor), and a second transistor for driving that determines light emission / non-light emission of a light-emitting element based on the video signal. 2002 (also referred to as a driving transistor), a third transistor 2003 (also referred to as an erasing transistor) for erasing a voltage between the gate and the source of the second transistor, a light emitting element 2004, a storage capacitor 2005, a signal line 2006, a first transistor 1 scan line 2007, second scan line 2008, power supply line 2009, and counter electrode 2010. The storage capacitor 2005 is provided to more reliably hold the voltage (gate voltage) between the gate and the source of the first transistor 2001 and the second transistor 2002, but it is not necessarily provided. Note that the voltage in this specification means a potential difference from the ground unless otherwise specified. The light emitting element 2004 corresponds to the light emitting elements R1, R2, G1, G2, B1, and B2 in FIG.

第1の走査線2007を用いて、第1のトランジスタ2001を制御する。第1のトランジスタ2001がオンすると、信号線2006から、保持容量2005にビデオ信号が入力される。すると、ビデオ信号に応じて、第2のトランジスタ2002がオンオフし、電源線2009から発光素子2004を通って、対向電極2010へ電流が流れる。   The first transistor 2001 is controlled using the first scan line 2007. When the first transistor 2001 is turned on, a video signal is input from the signal line 2006 to the storage capacitor 2005. Then, the second transistor 2002 is turned on / off according to the video signal, and a current flows from the power supply line 2009 through the light emitting element 2004 to the counter electrode 2010.

信号を消去したい場合は、第2の走査線2008を選択して、第3のトランジスタ2003をオン状態にして、第2のトランジスタ2002がオフ状態になるようにする。すると、電源線2009から発光素子2004を通って、対向電極2010へ電流が流れないようになる。その結果、非点灯期間を作ることができ、点灯期間の長さを自由に制御できるようになる。   When the signal is to be erased, the second scanning line 2008 is selected, the third transistor 2003 is turned on, and the second transistor 2002 is turned off. Then, current does not flow from the power supply line 2009 to the counter electrode 2010 through the light emitting element 2004. As a result, a non-lighting period can be created and the length of the lighting period can be freely controlled.

次に、画素の信号を消去する動作を行う場合のタイミングチャートを図21に示す。本実施の形態においては、例として、図5と同様にデジタル時間階調方式で3ビットデジタル映像信号を用いた場合を挙げて説明する。デジタル時間階調方式の場合、1フレーム期間2101を、さらに複数のサブフレーム期間に分割する。ここでは3ビットであるので、3つのサブフレーム期間に分割し、各期間で、各発光色における書き込み、表示を行う。   Next, FIG. 21 shows a timing chart in the case of performing an operation of erasing the pixel signal. In this embodiment, as an example, a case where a 3-bit digital video signal is used in the digital time gray scale method as in FIG. 5 will be described. In the digital time gray scale method, one frame period 2101 is further divided into a plurality of subframe periods. Here, since it is 3 bits, it is divided into three subframe periods, and writing and display in each emission color are performed in each period.

図21において、各サブフレーム期間は、アドレス(書き込み)期間Ta#(#は自然数)と、サステイン(発光)期間Ts#を有する。図21中、1フレーム期間2101を分割した各サブフレーム期間において、アドレス(書き込み)期間とサステイン(発光)期間とが分離していない様子がわかる。つまり、i行目での書き込みが完了すると、i行目では直ちに発光が始まる。その後、i+1行目での書き込みが行われている時には、すでにi行目はサステイン(発光)期間に入っていることになる。このようなタイミングとすることにより、デューティー比を高くすることが出来る。   In FIG. 21, each subframe period has an address (write) period Ta # (# is a natural number) and a sustain (light emission) period Ts #. In FIG. 21, it can be seen that the address (writing) period and the sustain (light emission) period are not separated in each subframe period obtained by dividing one frame period 2101. That is, when writing in the i-th row is completed, light emission starts immediately in the i-th row. Thereafter, when writing is performed on the i + 1th row, the i-th row is already in the sustain (light emission) period. By setting such timing, the duty ratio can be increased.

ただし、図21のようなタイミングの場合、アドレス(書き込み)期間よりもサステイン(発光)期間が短くなると、あるサブフレーム期間におけるアドレス(書き込み)期間と、次のサブフレーム期間におけるアドレス(書き込み)期間とが重複する期間が生じてしまう。そこで、図20に示したように、第3のトランジスタを用いて、サステイン(発光)期間が終了する時点から、次のアドレス(書き込み)期間が開始されるまでの間、強制的に消去期間Tr3を設けている。この消去期間により、異なるサブフレーム期間におけるアドレス(書き込み)期間同士が重複するのを回避出来る。具体的には、第3のトランジスタを制御するための、第2の走査線駆動回路を用い、消去用の選択パルスを出力して、1行目から順に、所望のタイミングで第3のトランジスタをONさせる。なお、この第2の走査線駆動回路は、通常の書き込みを行う第1の走査線駆動回路と同じ構成で良い。よって、消去用信号の書き込みを行う期間(以後、リセット期間と表記する)Te3は、アドレス(書き込み)期間と長さが等しい。   However, in the case of the timing shown in FIG. 21, when the sustain (light emission) period is shorter than the address (write) period, the address (write) period in a certain subframe period and the address (write) period in the next subframe period A period in which and overlap occurs. Therefore, as shown in FIG. 20, the erasing period Tr3 is forcibly used from the time when the sustain (light emission) period ends to the start of the next address (write) period using the third transistor. Is provided. By this erasing period, overlapping of address (writing) periods in different subframe periods can be avoided. Specifically, the second scan line driver circuit for controlling the third transistor is used to output an erasing selection pulse, and the third transistor is turned on at a desired timing in order from the first row. Turn it on. Note that the second scan line driver circuit may have the same configuration as the first scan line driver circuit which performs normal writing. Therefore, the period for writing the erasing signal (hereinafter referred to as a reset period) Te3 is equal in length to the address (writing) period.

なお、ここでは階調表示ビット数とサブフレーム数が等しい場合を例としたが、さらに多くの期間に分割されていても良い。また、サステイン(発光)期間の長さの比も、必ずしも2のべき乗としなくても、階調表現は可能である。このように図20に示した画素構成を採用することにより、各行において、点灯期間の長さを容易に制御できるようになる。   Note that although the case where the number of gradation display bits is equal to the number of subframes is described here as an example, it may be divided into a larger number of periods. Further, even if the ratio of the length of the sustain (light emission) period is not necessarily a power of 2, gradation expression is possible. In this manner, by adopting the pixel configuration shown in FIG. 20, the length of the lighting period can be easily controlled in each row.

図20のような画素構成を取ることで、信号の書き込み動作が遅くても、1フレーム内に複数のサブフレームを配置することが可能となる。また、消去動作を行う場合は、消去用のデータをビデオ信号と同様に取得する必要がないため、ソースドライバの駆動周波数も低減出来る。   By adopting the pixel configuration as shown in FIG. 20, a plurality of subframes can be arranged in one frame even if the signal writing operation is slow. Further, when performing an erasing operation, it is not necessary to acquire erasing data in the same manner as a video signal, so that the driving frequency of the source driver can be reduced.

また、図4、図20の画素構成において、フィールドシーケンシャル方式を用いてもよい。図22(A)には、図4の画素構成において、2201で示される1フレーム期間を、2202〜2207で示される6つの期間に分割し、各期間で、各発光色における書き込み、表示を行う。また、図22(B)には図20の画素構成において、2201で示される1フレーム期間を、2202〜2207で示される6つの期間に分割し、各期間で、各発光色における書き込み、表示を行う。   Further, a field sequential method may be used in the pixel configurations of FIGS. In FIG. 22A, in the pixel configuration in FIG. 4, one frame period indicated by 2201 is divided into six periods indicated by 2202 to 2207, and writing and display are performed in each emission color in each period. . In FIG. 22B, in the pixel structure of FIG. 20, one frame period indicated by 2201 is divided into six periods indicated by 2202 to 2207, and writing and display in each emission color are performed in each period. Do.

なお、図22(A)(B)においては、例として3ビットデジタル映像信号を用いた場合を挙げて説明する。デジタル時間階調方式の場合、フレーム期間2201を、さらに複数のサブフレーム期間に分割する。ここでは3ビットであるので、3つのサブフレーム期間に分割している。   In FIGS. 22A and 22B, a case where a 3-bit digital video signal is used will be described as an example. In the case of the digital time gray scale method, the frame period 2201 is further divided into a plurality of subframe periods. Since it is 3 bits here, it is divided into three subframe periods.

なお、図22(A)(B)においては、R1,R2,G1,G2,B1,B2の発光素子に対応する第1の期間2202、第2の期間2203、第3の期間2204、第4の期間2205、第5の期間2206、第6の期間2207で示される6つの期間のうち1つの期間、例えば第1の期間2202の期間について説明する。   22A and 22B, the first period 2202, the second period 2203, the third period 2204, and the fourth period corresponding to the light emitting elements R1, R2, G1, G2, B1, and B2 are used. One period among the six periods indicated by the period 2205, the fifth period 2206, and the sixth period 2207, for example, the period of the first period 2202 will be described.

なお、第1の期間2202においては、各サブフレーム期間で、アドレス(書き込み)期間Ta1(#は自然数)と、サステイン(発光)期間Ts1を有する。また、第2の期間については、アドレス(書き込み)期間Ta2(#は自然数)と、サステイン(発光)期間Ts2、とし、以下第3の期間〜第6の期間も同様の表記をする。 Note that the first period 2202 includes an address (writing) period Ta1 # (# is a natural number) and a sustain (light emission) period Ts1 # in each subframe period. The second period is an address (writing) period Ta2 # (# is a natural number) and a sustain (light emission) period Ts2 # , and the same applies to the third to sixth periods.

図22(A)においては、サステイン(発光)期間の長さを、Ts1:Ts1:Ts1=4:2:1とし、各サステイン(発光)期間で、発光もしくは非発光を制御することにより、2=8階調を表現する。つまり、サステイン(発光)期間の長さを、Ts1:Ts1:Ts1=2(n−1):2(n−2):・・・:2:2というように、2のべき乗の比とする。例えば、Ts1のみが発光し、Ts1、Ts1においては非発光である場合、すべてのサステイン(発光)期間のうち、約14%の期間だけ発光していることになる。すなわち、約14%の輝度が表現出来る。Ts1とTs1が発光し、Ts1が非発光である場合には、すべてのサステイン(発光)期間のうち、約86%の期間だけ発光していることになる。すなわち、約86%の輝度が表現出来る。 In FIG. 22A, the length of the sustain (light emission) period is Ts1 1 : Ts1 2 : Ts1 3 = 4: 2: 1, and light emission or non-light emission is controlled in each sustain (light emission) period. Thus, 2 3 = 8 gradations are expressed. That is, the length of the sustain (light emission) period is set to 2 such as Ts1 1 : Ts1 2 : Ts1 3 = 2 (n−1) : 2 (n−2) :...: 2 1 : 2 0 The power ratio. For example, when only Ts1 3 emits light and Ts1 1 and Ts1 2 do not emit light, light is emitted only for about 14% of all the sustain (light emission) periods. That is, a luminance of about 14% can be expressed. When Ts1 1 and Ts1 2 emit light and Ts1 3 does not emit light, light is emitted for only about 86% of all the sustain (light emission) periods. That is, a luminance of about 86% can be expressed.

この動作を図21に示すように、第1〜第6の発光色、つまり図2における発光素子R1、発光素子R2、発光素子G1、発光素子G2、発光素子B1、発光素子B2において繰り返すことによって、視認者は残像効果によって多色表現を視認することができる。   As shown in FIG. 21, this operation is repeated in the first to sixth emission colors, that is, the light emitting element R1, the light emitting element R2, the light emitting element G1, the light emitting element G2, the light emitting element B1, and the light emitting element B2 in FIG. The viewer can visually recognize the multicolor expression by the afterimage effect.

図20では、第3のトランジスタ2003を用いていたが、別の方法を用いることも出来る。なぜなら、強制的に非点灯期間をつくればよいので、発光素子2004に電流が供給されないようにすればよいからである。よって、電源線2009から発光素子2004を通って、対向電極2010へ電流が流れる経路のいずれかに、スイッチを配置して、そのスイッチのオンオフを制御して、非点灯期間を作ればよい。あるいは、第2のトランジスタ2002のゲート・ソース間電圧を制御して、第2のトランジスタが強制的にオフになるようにすればよい。   In FIG. 20, the third transistor 2003 is used; however, another method can be used. This is because it is only necessary to forcibly create a non-lighting period, so that no current is supplied to the light emitting element 2004. Therefore, a non-lighting period may be generated by disposing a switch in any of the paths through which current flows from the power supply line 2009 to the counter electrode 2010 through the light-emitting element 2004 and controlling on / off of the switch. Alternatively, the gate-source voltage of the second transistor 2002 may be controlled so that the second transistor is forcibly turned off.

第2のトランジスタを強制的にオフにする場合の画素構成の例を図23に示す。図20と異なる点は、消去ダイオード2301が第2のトランジスタ2002のゲートと第2の走査線2008との間に接続されている。   FIG. 23 shows an example of a pixel configuration in the case where the second transistor is forcibly turned off. A difference from FIG. 20 is that an erasing diode 2301 is connected between the gate of the second transistor 2002 and the second scanning line 2008.

信号を消去したい場合は、第2の走査線2008を選択(ここでは、高い電位にする)して、消去ダイオード2301がオンして、第2の走査線2008から第2のトランジスタ2002のゲートへ電流が流れるようにする。その結果、第2のトランジスタ2002がオフ状態になる。すると、電源線2009から、発光素子2004を通って、対向電極2010には、電流が流れないようになる。その結果、非点灯期間を作ることができ、点灯期間の長さを自由に制御できるようになる。   When the signal is to be erased, the second scanning line 2008 is selected (here, set to a high potential), the erasing diode 2301 is turned on, and the second scanning line 2008 is connected to the gate of the second transistor 2002. Allow current to flow. As a result, the second transistor 2002 is turned off. Then, no current flows from the power supply line 2009 to the counter electrode 2010 through the light emitting element 2004. As a result, a non-lighting period can be created and the length of the lighting period can be freely controlled.

信号を保持しておきたい場合は、第2の走査線2008を非選択(ここでは、低い電位にする)しておく。すると、消去ダイオード2301がオフするので、第2のトランジスタ2002のゲート電位は保持される。   When it is desired to hold the signal, the second scanning line 2008 is not selected (here, set to a low potential). Then, the erasing diode 2301 is turned off, so that the gate potential of the second transistor 2002 is held.

なお、消去ダイオード2301は、整流性がある素子であれば、なんでもよい。PN型ダイオードでもよいし、PIN型ダイオードでもよいし、ショットキー型ダイオードでもよいし、ツェナー型ダイオードでもよい。   The erasing diode 2301 may be anything as long as it has a rectifying property. A PN-type diode, a PIN-type diode, a Schottky diode, or a Zener-type diode may be used.

また、トランジスタを用いて、ダイオード接続(ゲートとドレインを接続)して、用いても良い。その場合の回路図を図24に示す。消去ダイオード2301として、ダイオード接続したトランジスタ2401を用いている。ここでは、Nチャネル型を用いているが、これに限定されない。Pチャネル型を用いても良い。   Alternatively, a transistor may be used by diode connection (gate and drain connected). A circuit diagram in that case is shown in FIG. As the erasing diode 2301, a diode-connected transistor 2401 is used. Here, an N-channel type is used, but the present invention is not limited to this. A P-channel type may be used.

なお、本実施の形態において示したタイミングチャートや画素構成や駆動方法は、一例であり、これに限定されない。様々なタイミングチャートや画素構成や駆動方法に適用することが可能である。 Note that the timing chart, the pixel configuration, and the driving method shown in this embodiment mode are examples, and the present invention is not limited to this. The present invention can be applied to various timing charts, pixel configurations, and driving methods.

次に、デジタル階調法の場合における、駆動トランジスタの動作領域について述べる。なお図25はトランジスタの動作について、横軸にトランジスタのゲートとソース間にかかる電圧をとり、縦軸にトランジスタのソースとドレインを流れる電流をとった際の特性図である。 Next, the operation region of the driving transistor in the case of the digital gradation method will be described. FIG. 25 is a characteristic diagram of the operation of the transistor when the horizontal axis represents the voltage applied between the gate and the source of the transistor and the vertical axis represents the current flowing through the source and drain of the transistor.

例えば、飽和領域で動作させる場合は、発光素子の電圧電流特性が劣化しても、そこを流れる電流値が変化しない、という利点がある。そのため、表示装置は焼き付きの影響を受けにくい。ただし、駆動トランジスタの電流特性がばらつくと、そこを流れる電流もばらついてしまう。そのため、表示ムラを生じてしまう場合がある。 For example, when operating in the saturation region, there is an advantage that even if the voltage-current characteristics of the light emitting element deteriorate, the value of the current flowing therethrough does not change. Therefore, the display device is not easily affected by burn-in. However, if the current characteristics of the driving transistor vary, the current flowing therethrough also varies. Therefore, display unevenness may occur.

それに対して、線形領域で動作させると、駆動トランジスタの電流特性がばらついても、そこを流れる電流値は影響を受けにくい。そのため、表示ムラが生じにくい。また、駆動トランジスタのゲート・ソース間電圧(の絶対値)が大きくなりすぎないことにより、消費電力も小さくできる。 On the other hand, when operating in the linear region, even if the current characteristics of the driving transistor vary, the value of the current flowing therethrough is not easily affected. For this reason, display unevenness is unlikely to occur. Further, since the gate-source voltage (absolute value) of the driving transistor does not become too large, the power consumption can be reduced.

さらに、駆動トランジスタのゲート・ソース間電圧(の絶対値)を大きくすると、駆動トランジスタの電流特性がばらついても、そこを流れる電流値は影響をほとんど受けなくなる。ただし、発光素子の電圧電流特性が劣化すると、そこを流れる電流値が変化してしまう場合がある。そのため、表示装置は焼き付きの影響を受けやすくなる。 Furthermore, if the gate-source voltage (the absolute value thereof) of the drive transistor is increased, even if the current characteristics of the drive transistor vary, the value of the current flowing therethrough is hardly affected. However, when the voltage-current characteristics of the light-emitting element deteriorate, the value of current flowing there may be changed. Therefore, the display device is easily affected by burn-in.

このように、駆動トランジスタを飽和領域で動作させると、発光素子の特性が変化しても、電流値が変化しない。よって、その場合、駆動トランジスタは、電流源として動作していると見なせる。したがって、このような駆動を定電流駆動と呼ぶことにする。   In this manner, when the driving transistor is operated in the saturation region, the current value does not change even if the characteristics of the light emitting element change. Therefore, in that case, the driving transistor can be regarded as operating as a current source. Therefore, such driving is called constant current driving.

また、駆動トランジスタを線形領域で動作させると、駆動トランジスタの電流特性がばらついても、電流値が変化しない。よって、その場合、駆動トランジスタは、スイッチとして動作していると見なせる。よって、発光素子には、電源線の電圧がそのまま加わっているように見なせる。したがって、このような駆動を定電圧駆動と呼ぶことにする。   Further, when the driving transistor is operated in the linear region, the current value does not change even if the current characteristics of the driving transistor vary. Therefore, in that case, the driving transistor can be regarded as operating as a switch. Therefore, it can be considered that the voltage of the power supply line is applied to the light emitting element as it is. Therefore, such driving is called constant voltage driving.

本発明は定電流駆動、定電圧駆動のいずれも採用することが可能である。したがって、定電流駆動、定電圧駆動のどちらを採用するかは、発光素子、トランジスタのばらつきを考慮して適宜変更すればよい。   The present invention can employ either constant current drive or constant voltage drive. Therefore, whether to use constant current driving or constant voltage driving may be changed as appropriate in consideration of variations in light emitting elements and transistors.

なお、本実施の形態は、本明細書中の実施例または実施の形態のいかなる記載とも自由に組み合わせて実施することが可能である。 Note that this embodiment mode can be implemented freely combining with any description in the embodiments or embodiment modes in this specification.

(実施の形態6)
本実施の形態において、本発明における各画素と各配線のレイアウトの他の構成について説明する。
(Embodiment 6)
In this embodiment mode, another structure of the layout of each pixel and each wiring in the present invention will be described.

図4に示した回路図について、そのレイアウト図を図26に示す。なお、回路図やレイアウト図は、図4や図26に限定されない。   FIG. 26 shows a layout diagram of the circuit diagram shown in FIG. Note that the circuit diagram and layout diagram are not limited to FIG. 4 and FIG.

スイッチングトランジスタ2601A、2601B、駆動トランジスタ2602A、2602B,発光素子R1、R2の電極が配置されている。スイッチングトランジスタ2601A、2601Bのソースとドレインは各々、信号線2604と、駆動トランジスタ2602Aか2602Bのゲートとに接続されている。スイッチングトランジスタ2601Aのゲートは、走査線2605Aに接続され、スイッチングトランジスタ2601Bのゲートは、走査線2605Bに接続されている。駆動トランジスタ2602A、2602Bのソースとドレインは各々、電源線2606と、発光素子R1、R2の電極とに接続されている。保持容量は(図示せず)、駆動トランジスタ2602Aか2602Bのゲートと、電源線2606との間に接続されているが、必ずしも設ける必要はない。   Switching transistors 2601A and 2601B, drive transistors 2602A and 2602B, and electrodes of light emitting elements R1 and R2 are arranged. The sources and drains of the switching transistors 2601A and 2601B are connected to the signal line 2604 and the gate of the driving transistor 2602A or 2602B, respectively. The gate of the switching transistor 2601A is connected to the scanning line 2605A, and the gate of the switching transistor 2601B is connected to the scanning line 2605B. The sources and drains of the drive transistors 2602A and 2602B are connected to the power supply line 2606 and the electrodes of the light emitting elements R1 and R2, respectively. The storage capacitor (not shown) is connected between the gate of the driving transistor 2602A or 2602B and the power supply line 2606, but is not necessarily provided.

なお、信号線2604は、駆動トランジスタ2602A、2602Bに対応して複数設ける構成であってもよい。   Note that a plurality of signal lines 2604 may be provided corresponding to the driving transistors 2602A and 2602B.

信号線2604、電源線2606は、第2配線によって形成され、走査線2605A、2605Bは、第1配線によって形成されている。   The signal line 2604 and the power supply line 2606 are formed by the second wiring, and the scanning lines 2605A and 2605B are formed by the first wiring.

図27に図26に対応する画素構成の上面図について示す。図27の各構成に付される符号は、図26に準ずる。 FIG. 27 shows a top view of a pixel configuration corresponding to FIG. Reference numerals given to the components in FIG. 27 are the same as those in FIG.

図27において、トップゲート構造の場合は、基板、半導体層、ゲート絶縁膜、第1配線、層間絶縁膜、第2配線、の順で膜が構成される。ボトムゲート構造の場合は、基板、第1配線、ゲート絶縁膜、半導体層、層間絶縁膜、第2配線、の順で膜が構成される。また、図27においては、保持容量2701A、2701Bが電源線と第1配線の間に設けられている。   In FIG. 27, in the case of a top gate structure, a film is formed in the order of a substrate, a semiconductor layer, a gate insulating film, a first wiring, an interlayer insulating film, and a second wiring. In the case of the bottom gate structure, the film is formed in the order of the substrate, the first wiring, the gate insulating film, the semiconductor layer, the interlayer insulating film, and the second wiring. In FIG. 27, storage capacitors 2701A and 2701B are provided between the power supply line and the first wiring.

なお、スイッチングトランジスタ2601A、2601Bのチャネル形成領域が、各々2つ形成されるダブルゲート構造について説明したが、チャネル形成領域が一つ形成されるシングルゲート構造または三つ形成されるトリプルゲート構造であってもよい。あるいは、チャネル形成領域の上下にゲート絶縁膜を介して配置された2つのゲート電極を有するデュアルゲート型やその他の構造としてもよい。 Note that a double gate structure in which two channel formation regions of the switching transistors 2601A and 2601B are formed has been described, but a single gate structure in which one channel formation region is formed or a triple gate structure in which three channel formation regions are formed. May be. Alternatively, a dual gate type or other structure having two gate electrodes disposed above and below the channel formation region with a gate insulating film interposed therebetween may be used.

図27において、同じ絵素にある発光素子R1と発光素子R2の距離をD1とすると、発光素子R1と他の行の絵素にある発光素子R2との距離をD2とする。本実施の形態における図27の形態によると、D1<D2とする構成となり、同じ絵素内にある発光素子R1と発光素子R2の距離を近くすることができる。本発明においては、図27のように列方向(図26における縦方向)に並べて配し、発光素子R1と発光素子R2との間に走査線を配しない構成とすることで発光素子R1と発光素子R2の色の混色がより視認したやすくなるため好適である。勿論発光素子G1と発光素子G2、発光素子B1と発光素子B2も同様の構成とすることで、色の混色が視認しやすくなりより好適である。また、発光素子R1と発光素子R2を行方向(図26における横方向)に並べて配する場合には、電源線を発光素子R1と発光素子R2の間に配しないことによって、発光素子R1と発光素子R2がより隣接した位置に配することとなり、好適である。   In FIG. 27, when the distance between the light emitting element R1 and the light emitting element R2 in the same picture element is D1, the distance between the light emitting element R1 and the light emitting element R2 in the picture element in another row is D2. According to the form of FIG. 27 in the present embodiment, the configuration is such that D1 <D2, and the distance between the light emitting element R1 and the light emitting element R2 in the same pixel can be reduced. In the present invention, the light emitting element R1 and the light emitting element are arranged by arranging them side by side in the column direction (vertical direction in FIG. 26) as shown in FIG. 27 and no scanning line between the light emitting element R1 and the light emitting element R2. This is preferable because the color mixture of the element R2 becomes easier to visually recognize. Needless to say, the light-emitting elements G1 and G2 and the light-emitting elements B1 and B2 have the same structure, which makes it easier to visually recognize the color mixture. In the case where the light emitting element R1 and the light emitting element R2 are arranged side by side in the row direction (the horizontal direction in FIG. 26), the light emitting element R1 and the light emitting element R1 are not emitted by not arranging the power supply line between the light emitting element R1 and the light emitting element R2. The element R2 is preferably arranged at a more adjacent position.

図26の画素において、走査線2605Bを他の行の画素の走査線2605Aで代用することができる。つまり、その場合には、図26に示す表示装置の走査線2605Bを省略することができる。一例として、図26の画素の走査線2605Bを省略し、隣の行の画素の走査線2605Aで代用した場合の構成を図28に示す。   In the pixel of FIG. 26, the scanning line 2605B can be replaced with the scanning line 2605A of the pixel in another row. That is, in that case, the scanning line 2605B of the display device illustrated in FIG. 26 can be omitted. As an example, FIG. 28 shows a configuration in which the scanning line 2605B of the pixel in FIG. 26 is omitted and the scanning line 2605A of the pixel in the adjacent row is substituted.

図26、図28に示した表示装置の構成は一例であって本発明はこれに限定されない。例えば、電源線は信号線と平行に配置されていなくてもよく、走査線に平行に配置されていてもいいし、電源線のそれぞれが格子状に配置されていてもいい。つまり、図29に示すように、図26の画素における電源線を走査線と平行に配置してもよい。   The configuration of the display device shown in FIGS. 26 and 28 is an example, and the present invention is not limited to this. For example, the power supply line may not be arranged in parallel with the signal line, may be arranged in parallel with the scanning line, or each of the power supply lines may be arranged in a grid pattern. That is, as shown in FIG. 29, the power supply line in the pixel of FIG. 26 may be arranged in parallel with the scanning line.

上述のように、本発明の表示装置の画素周辺における配線の構成は多岐にわたり、本明細書に列挙した構成に特に限定されないものであることを付記する。   As described above, the configuration of the wiring around the pixel of the display device of the present invention is wide-ranging, and it is noted that the configuration is not particularly limited to the configurations listed in this specification.

なお、本実施の形態は、本明細書中の他の実施の形態、実施例のいかなる記載とも自由に組み合わせて実施することが可能である。   Note that this embodiment mode can be freely combined with any description in other embodiment modes and embodiments in this specification.

(実施の形態7)
本実施の形態では、上記実施例で示した画素構成を有する表示パネルの構成について図30(a)、(b)を用いて説明する。
(Embodiment 7)
In this embodiment mode, a structure of a display panel having the pixel structure described in the above embodiment is described with reference to FIGS.

なお、図30(a)は、表示パネルを示す上面図、図30(b)は図30(a)をA−A’で切断した断面図である。表示パネルは、点線で示された信号線駆動回路3001、画素部3002、第1の走査線駆動回路3003、第2の走査線駆動回路3006を有する。また、封止基板3004、シール材3005を有し、シール材3005で囲まれた内側は、空間3007になっている。 30A is a top view showing the display panel, and FIG. 30B is a cross-sectional view of FIG. 30A cut along A-A ′. The display panel includes a signal line driver circuit 3001, a pixel portion 3002, a first scan line driver circuit 3003, and a second scan line driver circuit 3006 indicated by dotted lines. In addition, a sealing substrate 3004 and a sealing material 3005 are provided, and an inner side surrounded by the sealing material 3005 is a space 3007.

なお、配線3008は第1の走査線駆動回路3003、第2の走査線駆動回路3006及び信号線駆動回路3001に入力される信号を伝送するための配線であり、外部入力端子となるFPC3009(フレキシブルプリントサーキット)からビデオ信号、クロック信号、スタート信号等を受け取る。FPC3009と表示パネルとの接続部上にはICチップ3019(メモリ回路や、バッファ回路などが形成された半導体チップ)がCOG(Chip On Glass)等で実装されている。なお、ここではFPCしか図示されていないが、このFPCにはプリント配線基盤(PWB)が取り付けられていても良い。本明細書における表示装置とは、表示パネル本体だけでなく、それにFPCもしくはPWBが取り付けられた状態をも含むものとする。また、ICチップなどが実装されたものを含むものとする。   Note that the wiring 3008 is a wiring for transmitting a signal input to the first scan line driver circuit 3003, the second scan line driver circuit 3006, and the signal line driver circuit 3001, and is an FPC 3009 (flexible flexible terminal) serving as an external input terminal. Video signal, clock signal, start signal, etc. are received from the print circuit). An IC chip 3019 (a semiconductor chip on which a memory circuit, a buffer circuit, or the like is formed) is mounted on a connection portion between the FPC 3009 and the display panel by a COG (Chip On Glass) or the like. Although only the FPC is shown here, a printed wiring board (PWB) may be attached to the FPC. The display device in this specification includes not only a display panel body but also a state in which an FPC or a PWB is attached thereto. In addition, it is assumed that an IC chip or the like is mounted.

次に、断面構造について図30(b)を用いて説明する。基板3010上には画素部3002とその周辺駆動回路(第1の走査線駆動回路3003、第2の走査線駆動回路3006及び信号線駆動回路3001)が形成されているが、ここでは、信号線駆動回路3001と、画素部3002が示されている。   Next, a cross-sectional structure will be described with reference to FIG. A pixel portion 3002 and its peripheral driver circuits (a first scan line driver circuit 3003, a second scan line driver circuit 3006, and a signal line driver circuit 3001) are formed over a substrate 3010. Here, a signal line A driving circuit 3001 and a pixel portion 3002 are shown.

なお、信号線駆動回路3001はNチャネル型TFT3020やNチャネル型TFT3021のように単極性のトランジスタで構成されている。なお、画素構成として単極性のトランジスタで画素を構成する場合には、周辺駆動回路をNチャネル型トランジスタで構成することにより単極性表示パネルを作製することができる。もちろん、単極性のトランジスタだけでなくPチャネル型トランジスタも用いてCMOS回路を形成しても良い。また、本実施の形態では、同一基板上に画素部と周辺駆動回路を形成した表示パネルを示すが、必ずしもその必要はなく、周辺駆動回路の全部若しくは一部をICチップなどに形成し、COGなどで実装しても良い。その場合には駆動回路は単極性にする必要がなくPチャネル型トランジスタを組み合わせて用いることができる。   Note that the signal line driver circuit 3001 includes unipolar transistors such as an N-channel TFT 3020 and an N-channel TFT 3021. Note that in the case where a pixel is formed using a unipolar transistor as a pixel structure, a unipolar display panel can be manufactured by forming the peripheral driver circuit using an N-channel transistor. Of course, a CMOS circuit may be formed using not only a unipolar transistor but also a P-channel transistor. In this embodiment mode, a display panel in which a pixel portion and a peripheral driver circuit are formed over the same substrate is shown; however, the display panel is not necessarily required, and all or part of the peripheral driver circuit is formed on an IC chip or the like. It may be implemented with In that case, the driver circuit does not need to be unipolar and can be used in combination with a P-channel transistor.

また、画素部3002はTFT3011と、TFT3012とを有している。なお、TFT3012のソース電極は第1の電極3013(画素電極)と接続されている。また、第1の電極3013の端部を覆って絶縁物3014が形成されている。ここでは、ポジ型の感光性アクリル樹脂膜を用いることにより形成する。   In addition, the pixel portion 3002 includes a TFT 3011 and a TFT 3012. Note that the source electrode of the TFT 3012 is connected to the first electrode 3013 (pixel electrode). An insulator 3014 is formed so as to cover an end portion of the first electrode 3013. Here, a positive photosensitive acrylic resin film is used.

また、カバレッジを良好なものとするため、絶縁物3014の上端部または下端部に曲率を有する曲面が形成されるようにする。例えば、絶縁物3014の材料としてポジ型の感光性アクリルを用いた場合、絶縁物3014の上端部のみに曲率半径(0.2μm〜3μm)を有する曲面を持たせることが好ましい。また、絶縁物3014として、光によってエッチャントに不溶解性となるネガ型フォトレジスト、或いは光によってエッチャントに溶解性となるポジ型フォトレジストのいずれも使用することができる。   In order to improve the coverage, a curved surface having a curvature is formed at the upper end portion or the lower end portion of the insulator 3014. For example, in the case where positive photosensitive acrylic is used as a material for the insulator 3014, it is preferable that only the upper end portion of the insulator 3014 has a curved surface having a curvature radius (0.2 μm to 3 μm). As the insulator 3014, either a negative photoresist that becomes insoluble in an etchant by light or a positive photoresist that becomes soluble in an etchant by light can be used.

第1の電極3013上には、発光層3016、および第2の電極3017(対向電極)がそれぞれ形成されている。ここで、陽極として機能する第1の電極3013に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ITO(インジウムスズ酸化物)膜、インジウム亜鉛酸化物(IZO)膜、窒化チタン膜、クロム膜、タングステン膜、Zn膜、Pt膜などの単層膜の他、窒化チタン膜とアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との3層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。   A light emitting layer 3016 and a second electrode 3017 (counter electrode) are formed over the first electrode 3013, respectively. Here, as a material used for the first electrode 3013 which functions as an anode, a material having a high work function is preferably used. For example, in addition to single layer films such as ITO (indium tin oxide) film, indium zinc oxide (IZO) film, titanium nitride film, chromium film, tungsten film, Zn film, and Pt film, titanium nitride film and aluminum are mainly used. A laminate of a component film, a three-layer structure of a titanium nitride film, a film containing aluminum as a main component, and a titanium nitride film can be used. Note that with a stacked structure, resistance as a wiring is low, good ohmic contact can be obtained, and a function as an anode can be obtained.

また、発光層3016は、蒸着マスクを用いた蒸着法、またはインクジェット法によって形成される。発光層3016には、元素周期表第4族金属錯体をその一部に用いることとし、その他、組み合わせて用いることのできる材料としては、低分子系材料であっても高分子系材料であっても良い。また、発光層に用いる材料としては、通常、有機化合物を単層もしくは積層で用いる場合が多いが、本実施の形態においては、有機化合物からなる膜の一部に無機化合物を用いる構成も含めることとする。さらに、公知の三重項材料を用いることも可能である。   The light emitting layer 3016 is formed by an evaporation method using an evaporation mask or an inkjet method. For the light emitting layer 3016, a group 4 metal complex of the periodic table of elements is used as a part thereof, and other materials that can be used in combination are low molecular weight materials and high molecular weight materials. Also good. In addition, as a material used for the light-emitting layer, an organic compound is usually used in a single layer or a stacked layer, but in this embodiment, a structure in which an inorganic compound is used for part of a film formed of the organic compound is also included. And Further, a known triplet material can be used.

さらに、発光層3016上に形成される第2の電極3017に用いる材料としては、仕事関数の小さい材料(Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、CaF、または窒化カルシウム)を用いればよい。なお、発光層3016で生じた光が第2の電極3017を透過させる場合には、第2の電極3017(陰極)として、膜厚を薄くした金属薄膜と、透明導電膜(ITO(酸化インジウム酸化スズ合金)、酸化インジウム酸化亜鉛合金(In―ZnO)、酸化亜鉛(ZnO)等)との積層を用いるのが良い。 Further, a material used for the second electrode 3017 formed over the light-emitting layer 3016 includes a material having a low work function (Al, Ag, Li, Ca, or an alloy thereof such as MgAg, MgIn, AlLi, CaF 2 , or nitridation. Calcium) may be used. Note that in the case where light generated in the light-emitting layer 3016 is transmitted through the second electrode 3017, a thin metal film and a transparent conductive film (ITO (indium oxide oxide) are used as the second electrode 3017 (cathode). It is preferable to use a stack of a tin alloy), an indium zinc oxide alloy (In 2 O 3 —ZnO), zinc oxide (ZnO), or the like).

さらにシール材3005で封止基板3004を基板3010と貼り合わせることにより、基板3010、封止基板3004、およびシール材3005で囲まれた空間3007に発光素子3018が備えられた構造になっている。なお、空間3007には、不活性気体(窒素やアルゴン等)が充填される場合の他、シール材3005で充填される構成も含むものとする。   Further, the sealing substrate 3004 and the substrate 3010 are attached to each other with the sealant 3005, so that the light-emitting element 3018 is provided in a space 3007 surrounded by the substrate 3010, the sealing substrate 3004, and the sealant 3005. Note that the space 3007 includes a structure filled with a sealing material 3005 in addition to a case where the space 3007 is filled with an inert gas (nitrogen, argon, or the like).

なお、シール材3005にはエポキシ系樹脂を用いるのが好ましい。また、これらの材料はできるだけ水分や酸素を透過しない材料であることが望ましい。また、封止基板3004に用いる材料としてガラス基板や石英基板の他、FRP(Fiberglass−Reinforced Plastics)、PVF(ポリビニルフロライド)、マイラー、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。   Note that an epoxy-based resin is preferably used for the sealant 3005. Moreover, it is desirable that these materials are materials that do not transmit moisture and oxygen as much as possible. In addition to a glass substrate or a quartz substrate, a plastic substrate made of FRP (Fiberglass-Reinforced Plastics), PVF (polyvinyl fluoride), Mylar, polyester, acrylic, or the like can be used as a material used for the sealing substrate 3004.

以上のようにして、本発明の画素構成を有する表示パネルを得ることができる。なお、上述した構成は一例であって本発明の表示パネルの構成はこれに限定されない。   As described above, a display panel having the pixel configuration of the present invention can be obtained. Note that the above-described configuration is an example, and the configuration of the display panel of the present invention is not limited to this.

図30に示すように、信号線駆動回路3001、画素部3002、第1の走査線駆動回路3003及び第2の走査線駆動回路3006を同一基板上に形成することで、表示装置の低コスト化が図れる。また、この場合において、信号線駆動回路3001、画素部3002、第1の走査線駆動回路3003及び第2の走査線駆動回路3006に用いられるトランジスタを単極性とすることで作製工程の簡略化が図れるためさらなる低コスト化が図れる。 As shown in FIG. 30, the signal line driver circuit 3001, the pixel portion 3002, the first scan line driver circuit 3003, and the second scan line driver circuit 3006 are formed over the same substrate, thereby reducing the cost of the display device. Can be planned. In this case, the manufacturing process can be simplified by making transistors used in the signal line driver circuit 3001, the pixel portion 3002, the first scan line driver circuit 3003, and the second scan line driver circuit 3006 unipolar. Therefore, further cost reduction can be achieved.

なお、表示パネルの構成としては、図30(a)に示したように信号線駆動回路3001、画素部3002、第1の走査線駆動回路3003及び第2の走査線駆動回路3006を同一基板上に形成した構成に限られず、信号線駆動回路3001に相当する図31に示す信号線駆動回路3101をICチップ上に形成して、COG等で表示パネルに実装した構成としても良い。なお、図31(a)の基板3100、画素部3102、第1の走査線駆動回路3103、第2の走査線駆動回路3104、FPC3105、ICチップ3106、ICチップ3107、封止基板3108、シール材3109は図30(a)の基板3010、画素部3002、第1の走査線駆動回路3003、第2の走査線駆動回路3006、FPC3009、ICチップ3019、封止基板3004、シール材3005に相当する。 Note that as the structure of the display panel, as shown in FIG. 30A, the signal line driver circuit 3001, the pixel portion 3002, the first scan line driver circuit 3003, and the second scan line driver circuit 3006 are formed over the same substrate. The signal line driver circuit 3101 shown in FIG. 31 corresponding to the signal line driver circuit 3001 may be formed over the IC chip and mounted on the display panel with COG or the like. Note that the substrate 3100, the pixel portion 3102, the first scan line driver circuit 3103, the second scan line driver circuit 3104, the FPC 3105, the IC chip 3106, the IC chip 3107, the sealing substrate 3108, and the sealing material in FIG. 3109 corresponds to the substrate 3010, the pixel portion 3002, the first scan line driver circuit 3003, the second scan line driver circuit 3006, the FPC 3009, the IC chip 3019, the sealing substrate 3004, and the sealant 3005 in FIG. .

つまり、高速動作が要求される信号線駆動回路のみを、CMOS等を用いてICチップに形成し、低消費電力化を図る。また、ICチップはシリコンウエハ等の半導体チップとすることで、より高速動作且つ低消費電力化を図れる。 That is, only a signal line driver circuit that requires high-speed operation is formed on an IC chip using a CMOS or the like to reduce power consumption. Further, by using a semiconductor chip such as a silicon wafer as the IC chip, higher speed operation and lower power consumption can be achieved.

そして、第1の走査線駆動回路3103や第2の走査線駆動回路3104を画素部3102と同一の基板にすることで、低コスト化が図れる。そして、この第2の走査線駆動回路3103、第2の走査線駆動回路3104及び画素部3102は単極性のトランジスタで構成することでさらなる低コスト化が図れる。画素部3102の有する画素の構成としては実施の形態1、2、3及び4で示した画素を適用することができる。 Further, by using the same substrate as the pixel portion 3102 for the first scan line driver circuit 3103 and the second scan line driver circuit 3104, cost reduction can be achieved. Further, the second scan line driver circuit 3103, the second scan line driver circuit 3104, and the pixel portion 3102 are formed of unipolar transistors, so that cost can be further reduced. As the structure of the pixel included in the pixel portion 3102, the pixel described in any of Embodiments 1, 2, 3, and 4 can be used.

こうして、高精細な表示装置の低コスト化が図れる。また、FPC3105と基板3100との接続部において機能回路(メモリやバッファ)が形成されたICチップを実装することで基板面積を有効利用することができる。 Thus, the cost of a high-definition display device can be reduced. Further, by mounting an IC chip on which a functional circuit (memory or buffer) is formed at a connection portion between the FPC 3105 and the substrate 3100, the substrate area can be effectively used.

また、図30(a)の信号線駆動回路3001、第1の走査線駆動回路3003及び第2の走査線駆動回路3006に相当する図31(b)の信号線駆動回路3111、第1の走査線駆動回路3114及び第2の走査線駆動回路3113をICチップ上に形成して、COG等で表示パネルに実装した構成としても良い。この場合には高精細な表示装置をより低消費電力にすることが可能である。よって、より消費電力が少ない表示装置とするためには、画素部に用いられるトランジスタの半導体層にはポリシリコンを用いることが望ましい。なお、図31(b)の基板3110、画素部3112、FPC3115、ICチップ3116、ICチップ3117、封止基板3118、シール材3119は図30(a)の基板3010、画素部3002、FPC3009、ICチップ3019、封止基板3004、シール材3005に相当する。 Further, the signal line driver circuit 3111 in FIG. 31B corresponding to the signal line driver circuit 3001, the first scan line driver circuit 3003, and the second scan line driver circuit 3006 in FIG. The line driver circuit 3114 and the second scan line driver circuit 3113 may be formed over an IC chip and mounted on the display panel with COG or the like. In this case, a high-definition display device can have lower power consumption. Therefore, in order to obtain a display device with lower power consumption, it is preferable to use polysilicon for a semiconductor layer of a transistor used in the pixel portion. Note that the substrate 3110, the pixel portion 3112, the FPC 3115, the IC chip 3116, the IC chip 3117, the sealing substrate 3118, and the sealing material 3119 in FIG. 31B are the substrate 3010, the pixel portion 3002, the FPC 3009, and the IC in FIG. It corresponds to a chip 3019, a sealing substrate 3004, and a sealant 3005.

また、画素部3112のトランジスタの半導体層にアモルファスシリコンを用いることにより低コスト化を図ることができる。さらに、大型の表示パネルを作製することも可能となる。 In addition, cost can be reduced by using amorphous silicon for the semiconductor layer of the transistor in the pixel portion 3112. Further, a large display panel can be manufactured.

また、画素の行方向及び列方向に第2の走査線駆動回路、第1の走査線駆動回路及び信号線駆動回路を設けなくても良い。例えば、図32(a)に示すようにICチップ上に形成された周辺駆動回路3201が図31(b)に示す、第1の走査線駆動回路3114、第2の走査線駆動回路3113及び信号線駆動回路3111の機能を有するようにしても良い。なお、図32(a)の基板3200、画素部3202、FPC3204、ICチップ3205、ICチップ3206、封止基板3207、シール材3208は図30(a)の基板3010、画素部3002、FPC3009、ICチップ3019、封止基板3004、シール材3005に相当する。 Further, the second scan line driver circuit, the first scan line driver circuit, and the signal line driver circuit are not necessarily provided in the row direction and the column direction of the pixels. For example, as shown in FIG. 32A, the peripheral drive circuit 3201 formed on the IC chip has a first scan line drive circuit 3114, a second scan line drive circuit 3113, and a signal shown in FIG. The function of the line driver circuit 3111 may be provided. Note that the substrate 3200, the pixel portion 3202, the FPC 3204, the IC chip 3205, the IC chip 3206, the sealing substrate 3207, and the sealant 3208 in FIG. 32A are the substrate 3010, the pixel portion 3002, the FPC 3009, and the IC in FIG. It corresponds to a chip 3019, a sealing substrate 3004, and a sealant 3005.

なお、図32(a)の表示装置の配線の接続を説明する模式図を図32(b)に示す。表示装置は、基板3210、周辺駆動回路3211、画素部3212、FPC3213、FPC3214を有する。FPC3213より周辺駆動回路3211に外部からの信号及び電源電位が入力される。そして、周辺駆動回路3211からの出力は、画素部3212の有する画素に接続された行方向及び列方向の配線に入力される。 FIG. 32B is a schematic diagram for explaining wiring connection of the display device in FIG. The display device includes a substrate 3210, a peripheral driver circuit 3211, a pixel portion 3212, an FPC 3213, and an FPC 3214. An external signal and a power supply potential are input to the peripheral driver circuit 3211 from the FPC 3213. Then, an output from the peripheral driver circuit 3211 is input to a wiring in a row direction and a column direction connected to the pixel included in the pixel portion 3212.

上述のように、本発明の表示装置における表示パネルの構成は多岐にわたり、本明細書に列挙した構成に特に限定されないものであることを付記する。   As described above, the configuration of the display panel in the display device of the present invention is various, and it is added that the configuration is not particularly limited to the configurations listed in this specification.

なお、本実施の形態は、本明細書中の他の実施の形態、実施例のいかなる記載とも自由に組み合わせて実施することが可能である。   Note that this embodiment mode can be freely combined with any description in other embodiment modes and embodiments in this specification.

(実施の形態8)
本実施の形態において、本発明における各画素とトランジスタの断面構造について、他の構成を説明する。
(Embodiment 8)
In this embodiment mode, another structure of the cross-sectional structure of each pixel and transistor in the present invention is described.

図44に本実施の形態における回路図の一例を示す。なお、回路図は、図44に限定されない。図44に列挙した回路図は、N型のトランジスタを用いて構成された回路図である。N型のトランジスタで画素を構成する回路を構成することで、プロセスが簡易で、大面積の基板に対応することができる表示装置を提供することができる。以下、その具体例について述べる。   FIG. 44 shows an example of a circuit diagram in this embodiment. Note that the circuit diagram is not limited to FIG. The circuit diagrams listed in FIG. 44 are circuit diagrams configured using N-type transistors. By forming a circuit that forms a pixel with an N-type transistor, a display device that can handle a large-area substrate with a simple process can be provided. Specific examples will be described below.

図44(A)に、回路の構成を示す。画素には、第1のトランジスタ4401、第2のトランジスタ4402、発光素子4406が配置されており、ビデオ信号が入力される信号線4403と第2のトランジスタ4402のゲートとは、第1のトランジスタ4401を介して接続されている。第1のトランジスタ4401のゲートには、走査線4407が接続されている。第1電源供給線4404と第2電源供給線4405との間は、第2のトランジスタ4402と発光素子4406とが接続されている。そして、第1電源供給線4404から第2電源供給線4405の方に電流が流れる。発光素子4406は、そこを流れる電流の大きさに応じて発光する。   FIG. 44A shows a circuit configuration. A pixel includes a first transistor 4401, a second transistor 4402, and a light emitting element 4406. A signal line 4403 to which a video signal is input and a gate of the second transistor 4402 are connected to the first transistor 4401. Connected through. A scanning line 4407 is connected to the gate of the first transistor 4401. A second transistor 4402 and a light emitting element 4406 are connected between the first power supply line 4404 and the second power supply line 4405. Then, current flows from the first power supply line 4404 to the second power supply line 4405. The light emitting element 4406 emits light according to the magnitude of current flowing therethrough.

なお、第2のトランジスタ4402のゲートに入力されるビデオ信号を保持するために、保持容量が配置されていてもよい。その場合、第2のトランジスタ4402のゲートと第2のトランジスタ4402のドレインとの間に、保持容量を配置してもよいし、第2のトランジスタ4402のゲートと第2のトランジスタ4402のソースとの間に、保持容量を配置してもよい。あるいは、第2のトランジスタ4402のゲートと別の配線(専用の配線や、前行の画素の走査線など)との間に、保持容量を配置してもよい。あるいは、第2のトランジスタ4402のゲート容量により、保持容量を配置しないことも可能である。なお、第2のトランジスタ4402や第1のトランジスタ4401は、Nチャネル型であるとする。   Note that a storage capacitor may be provided in order to hold a video signal input to the gate of the second transistor 4402. In that case, a storage capacitor may be provided between the gate of the second transistor 4402 and the drain of the second transistor 4402, or between the gate of the second transistor 4402 and the source of the second transistor 4402. A holding capacitor may be arranged between them. Alternatively, a storage capacitor may be provided between the gate of the second transistor 4402 and another wiring (a dedicated wiring, a scan line of a pixel in the previous row, or the like). Alternatively, the storage capacitor may not be provided due to the gate capacitance of the second transistor 4402. Note that the second transistor 4402 and the first transistor 4401 are n-channel transistors.

また図44(B)に、本実施の形態の別の回路の構成を示す。画素には、第1のトランジスタ6001、第2のトランジスタ6002、第3のトランジスタ6009(保持トランジスタともいう)、保持容量6010、発光素子6006が配置されており、ビデオ信号が入力される信号線6003と第2のトランジスタ6002のソースとは、第1のトランジスタ6001を介して接続されている。第1のトランジスタ6001のゲートには、走査線6007が接続されている。第1電源供給線6004と第2電源供給線6005との間には、第2のトランジスタ6002と発光素子6006とが接続されている。そして、第1電源供給線6004から第2電源供給線6005の方に電流が流れる。発光素子6006は、そこを流れる電流の大きさに応じて発光する。第2のトランジスタ6002のゲート・ソース間には、保持容量6010が配置され、第2のトランジスタ6002のゲート・ドレイン間には、第3のトランジスタ6009が接続されている。第3のトランジスタ6009のゲートには、走査線6007が接続されている。 FIG. 44B illustrates another circuit configuration of this embodiment. A pixel includes a first transistor 6001, a second transistor 6002, a third transistor 6009 (also referred to as a holding transistor), a holding capacitor 6010, and a light-emitting element 6006, and a signal line 6003 through which a video signal is input. And the source of the second transistor 6002 are connected to each other through the first transistor 6001. A scanning line 6007 is connected to the gate of the first transistor 6001. A second transistor 6002 and a light emitting element 6006 are connected between the first power supply line 6004 and the second power supply line 6005. Then, a current flows from the first power supply line 6004 to the second power supply line 6005. The light emitting element 6006 emits light according to the amount of current flowing therethrough. A storage capacitor 6010 is disposed between the gate and the source of the second transistor 6002, and a third transistor 6009 is connected between the gate and the drain of the second transistor 6002. A scanning line 6007 is connected to the gate of the third transistor 6009.

信号線駆動回路には、電流源回路6008が配置されている。電流源回路6008は、ビデオ信号に応じた大きさの電流を画素へ供給する。そして、走査線6007が選択されて、ソース信号線6003に供給されたビデオ信号は、第2のトランジスタ6002に入力される。このとき、第1電源供給線6004の電位を変化させているため、第1電源供給線6004と第2電源供給線6005の電位の関係から、発光素子6006には電流が流れない。そして、ビデオ信号の大きさに応じて、必要な大きさの第2のトランジスタ6002のゲート・ソース間電圧が保持容量6010に保持される。その後、走査線6007が非選択状態になり、保持容量6010に蓄積された電荷は保持される。よって、第2のトランジスタ6002のドレイン電位やソース電位が変化しても、第2のトランジスタ6002のゲート・ソース間電圧は変化しない。そして、第1電源供給線6004の電位が元に戻り、第2のトランジスタ6002には、ビデオ信号に応じた大きさの電流が流れ、発光素子6006にも流れていく。   A current source circuit 6008 is disposed in the signal line driver circuit. The current source circuit 6008 supplies a current having a magnitude corresponding to the video signal to the pixel. Then, the video signal supplied to the source signal line 6003 when the scan line 6007 is selected is input to the second transistor 6002. At this time, since the potential of the first power supply line 6004 is changed, no current flows through the light emitting element 6006 because of the potential relationship between the first power supply line 6004 and the second power supply line 6005. Then, the gate-source voltage of the second transistor 6002 having a necessary magnitude is held in the holding capacitor 6010 in accordance with the magnitude of the video signal. After that, the scanning line 6007 is in a non-selected state, and the charge accumulated in the storage capacitor 6010 is held. Therefore, even when the drain potential or the source potential of the second transistor 6002 changes, the gate-source voltage of the second transistor 6002 does not change. Then, the potential of the first power supply line 6004 returns to the original state, a current having a magnitude corresponding to the video signal flows through the second transistor 6002, and also flows through the light emitting element 6006.

また図44(C)に、本実施の形態の別の回路の構成を示す。画素には、第1のトランジスタ7001、第2のトランジスタ7002、第3のトランジスタ7009、保持容量7010、発光素子7006が配置されており、ビデオ信号が入力される信号線7003と第2のトランジスタ7002のゲートとは、第1のトランジスタ7001を介して接続されている。第1のトランジスタ7001のゲートには、第1の走査線7007が接続されている。第1電源供給線7004と第2電源供給線7005との間には、第2のトランジスタ7002と発光素子7006とが接続されている。そして、第1電源供給線7004から第2電源供給線7005の方に電流が流れる。発光素子7006は、そこを流れる電流の大きさに応じて発光する。第2のトランジスタ7002のゲート・ソース間には、保持容量7010が配置され、第2のトランジスタ7002のゲート・ドレイン間には、第3のトランジスタ7009が接続されている。第3のトランジスタ7009のゲートには、第2の走査線7016が接続されている。   FIG. 44C illustrates another circuit configuration of this embodiment. A pixel includes a first transistor 7001, a second transistor 7002, a third transistor 7009, a storage capacitor 7010, and a light-emitting element 7006. A signal line 7003 to which a video signal is input and a second transistor 7002 are provided. Is connected to the first gate via a first transistor 7001. A first scanning line 7007 is connected to a gate of the first transistor 7001. A second transistor 7002 and a light emitting element 7006 are connected between the first power supply line 7004 and the second power supply line 7005. A current flows from the first power supply line 7004 to the second power supply line 7005. The light emitting element 7006 emits light according to the magnitude of current flowing therethrough. A storage capacitor 7010 is disposed between the gate and the source of the second transistor 7002, and a third transistor 7009 is connected between the gate and the drain of the second transistor 7002. A second scan line 7016 is connected to the gate of the third transistor 7009.

図44(C)に示す回路構成において、第2の走査線7016より入力される信号に応じて、第3のトランジスタ7009をONする。そして、第2のトランジスタ7002のしきい値電圧分の第2のトランジスタ7002のゲート・ソース間電圧が保持容量7010に保持される。そのため、各駆動電圧のしきい値電圧のばらつきを予め補正することができる。なお、第2電源供給線7005について一瞬だけ電位を高くすることによって予め保持容量7010にしきい値電圧より高い電圧を保持しておいてもよい。   In the circuit configuration illustrated in FIG. 44C, the third transistor 7009 is turned on in accordance with a signal input from the second scan line 7016. Then, the gate-source voltage of the second transistor 7002 corresponding to the threshold voltage of the second transistor 7002 is held in the storage capacitor 7010. Therefore, variations in the threshold voltage of each drive voltage can be corrected in advance. Note that a voltage higher than the threshold voltage may be held in the storage capacitor 7010 in advance by increasing the potential of the second power supply line 7005 for a moment.

そして、信号線7003に供給されたビデオ信号は、第2のトランジスタ7002のゲートに入力される。そして、ビデオ信号の大きさに応じて、第2のトランジスタ7002に電流が流れ、発光素子7006にも流れていく。   Then, the video signal supplied to the signal line 7003 is input to the gate of the second transistor 7002. Then, current flows through the second transistor 7002 and also flows through the light-emitting element 7006 in accordance with the magnitude of the video signal.

なお、図44(A)〜(C)において、第2のトランジスタは、飽和領域でのみ動作させてもよいし、飽和領域と線形領域とで動作させてもよいし、線形領域のみで動作させてもよい。   44A to 44C, the second transistor may be operated only in the saturation region, may be operated in the saturation region and the linear region, or may be operated only in the linear region. May be.

線形領域のみで動作させる場合は、第2のトランジスタは、概ねスイッチとして動作する。そのため、第2のトランジスタの劣化や温度などによる特性の変動の影響がスイッチング動作に出にくい。線形領域のみで動作させる場合は、発光素子7006に電流が流れるかどうかをデジタル的に制御することが多い。その場合、多階調化をはかるため、時間階調方式や面積階調方式などを組み合わせることで対応すればよい。   When operating only in the linear region, the second transistor generally operates as a switch. Therefore, it is difficult for the switching operation to be affected by the characteristic variation due to deterioration or temperature of the second transistor. When operating only in the linear region, it is often digitally controlled whether or not a current flows through the light emitting element 7006. In that case, in order to increase the number of gradations, it may be dealt with by combining a time gradation method or an area gradation method.

次に、図44で示した回路構成におけるトランジスタの半導体層にアモルファスシリコン(a−Si:H)膜を用いた場合について説明する。図42にはトップゲートのトランジスタ、図43及び図49にはボトムゲートのトランジスタの場合について示す。   Next, the case where an amorphous silicon (a-Si: H) film is used for the semiconductor layer of the transistor in the circuit configuration shown in FIG. 42 shows a case of a top gate transistor, and FIGS. 43 and 49 show a case of a bottom gate transistor.

アモルファスシリコンを半導体層に用いた順スタガ構造のトランジスタの断面を図42(a)に示す。図42(a)に示すように、基板7601上に下地膜7602が形成されている。さらに下地膜7602上に画素電極7603が形成されている。また、画素電極7603と同層に同じ材料からなる第1の電極7604が形成されている。 FIG. 42A shows a cross section of a forward staggered transistor using amorphous silicon as a semiconductor layer. As shown in FIG. 42A, a base film 7602 is formed on a substrate 7601. Further, a pixel electrode 7603 is formed over the base film 7602. In addition, a first electrode 7604 made of the same material is formed in the same layer as the pixel electrode 7603.

基板はガラス基板、石英基板、セラミック基板、プラスチック基板などを用いることができる。また、下地膜7602としては、窒化アルミ(AlN)や酸化珪素(SiO)、酸化窒化珪素(SiO)などの単層やこれらの積層を用いることができる。 As the substrate, a glass substrate, a quartz substrate, a ceramic substrate, a plastic substrate, or the like can be used. The base film 7602 can be formed using a single layer such as aluminum nitride (AlN), silicon oxide (SiO 2 ), or silicon oxynitride (SiO x N y ), or a stacked layer thereof.

また、下地膜7602上に配線7605及び配線7606が形成され、画素電極7603の端部が配線7605で覆われている。配線7605及び配線7606の上部にN型の導電型を有するN型半導体層7607及びN型半導体層7608が形成されている。また、配線7605と配線7606の間であって、下地膜7602上に半導体層7609が形成されている。そして、半導体層7609の一部はN型半導体層7607及びN型半導体層7608上にまで延長されている。なお、この半導体層7609はアモルファスシリコン(a−Si:H)、微結晶半導体(μ−Si:H)等の非結晶性を有する半導体膜で形成されている。また、半導体層7609上にゲート絶縁膜7610が形成されている。また、ゲート絶縁膜7610と同層の同じ材料からなる絶縁膜7611が第1の電極7604上にも形成されている。なお、ゲート絶縁膜7610としては酸化珪素膜や窒化珪素膜などが用いられる。 Further, a wiring 7605 and a wiring 7606 are formed over the base film 7602, and an end portion of the pixel electrode 7603 is covered with the wiring 7605. An N-type semiconductor layer 7607 and an N-type semiconductor layer 7608 having an N-type conductivity are formed over the wirings 7605 and 7606. A semiconductor layer 7609 is formed between the wiring 7605 and the wiring 7606 and over the base film 7602. A part of the semiconductor layer 7609 extends to the N-type semiconductor layer 7607 and the N-type semiconductor layer 7608. Note that this semiconductor layer 7609 is formed using a non-crystalline semiconductor film such as amorphous silicon (a-Si: H) or microcrystalline semiconductor (μ-Si: H). In addition, a gate insulating film 7610 is formed over the semiconductor layer 7609. An insulating film 7611 made of the same material and in the same layer as the gate insulating film 7610 is also formed over the first electrode 7604. Note that a silicon oxide film, a silicon nitride film, or the like is used as the gate insulating film 7610.

また、ゲート絶縁膜7610上に、ゲート電極7612が形成されている。また、ゲート電極7612と同層に同じ材料でなる第2の電極7613が第1の電極7604上に絶縁膜7611を介して形成されている。第1の電極7604及び第2の電極7613で絶縁膜7611を挟むことにより保持容量7619が形成されている。また、画素電極7603の端部、駆動トランジスタ7618及び保持容量7619を覆い、層間絶縁物7614が形成されている。   A gate electrode 7612 is formed over the gate insulating film 7610. A second electrode 7613 made of the same material and in the same layer as the gate electrode 7612 is formed over the first electrode 7604 with an insulating film 7611 interposed therebetween. A storage capacitor 7619 is formed by sandwiching an insulating film 7611 between the first electrode 7604 and the second electrode 7613. Further, an interlayer insulator 7614 is formed to cover an end portion of the pixel electrode 7603, the driving transistor 7618, and the storage capacitor 7619.

層間絶縁物7614及びその開口部に位置する画素電極7603上に発光層7615及び対向電極7616が形成され、画素電極7603と対向電極7616とで発光層7615が挟まれた領域では発光素子7617が形成されている。 A light-emitting layer 7615 and a counter electrode 7616 are formed over the interlayer insulator 7614 and the pixel electrode 7603 located in the opening thereof, and a light-emitting element 7617 is formed in a region where the light-emitting layer 7615 is sandwiched between the pixel electrode 7603 and the counter electrode 7616. Has been.

また、図42(a)に示す第1の電極7604を図42(b)に示すように第1の電極7620で形成してもよい。第1の電極7620は配線7605及び7606と同層の同一材料で形成されている。 Further, the first electrode 7604 illustrated in FIG. 42A may be formed using the first electrode 7620 as illustrated in FIG. The first electrode 7620 is formed using the same material in the same layer as the wirings 7605 and 7606.

また、アモルファスシリコンを半導体層に用いたボトムゲート構造のトランジスタを用いた表示パネルの部分断面を図43に示す。 FIG. 43 shows a partial cross section of a display panel using a bottom-gate transistor using amorphous silicon as a semiconductor layer.

基板7701上に下地膜7702が形成されている。さらに下地膜7702上にゲート電極7703が形成されている。また、ゲート電極7703と同層に同じ材料からなる第1の電極7704が形成されている。ゲート電極7703の材料にはリンが添加された多結晶シリコンを用いることができる。多結晶シリコンの他に、金属とシリコンの化合物であるシリサイドでもよい。   A base film 7702 is formed over the substrate 7701. Further, a gate electrode 7703 is formed over the base film 7702. In addition, a first electrode 7704 made of the same material is formed in the same layer as the gate electrode 7703. As a material for the gate electrode 7703, polycrystalline silicon to which phosphorus is added can be used. In addition to polycrystalline silicon, silicide which is a compound of metal and silicon may be used.

また、ゲート電極7703及び第1の電極7704を覆うようにゲート絶縁膜7705が形成されている。ゲート絶縁膜7705としては酸化珪素膜や窒化珪素膜などが用いられる。 A gate insulating film 7705 is formed so as to cover the gate electrode 7703 and the first electrode 7704. As the gate insulating film 7705, a silicon oxide film, a silicon nitride film, or the like is used.

また、ゲート絶縁膜7705上に、半導体層7706が形成されている。また、半導体層7706と同層に同じ材料からなる半導体層7707が形成されている。   In addition, a semiconductor layer 7706 is formed over the gate insulating film 7705. In addition, a semiconductor layer 7707 made of the same material is formed in the same layer as the semiconductor layer 7706.

基板はガラス基板、石英基板、セラミック基板、プラスチック基板などを用いることができる。また、下地膜7702としては、窒化アルミ(AlN)や酸化珪素(SiO)、酸化窒化珪素(SiO)などの単層やこれらの積層を用いることができる。 As the substrate, a glass substrate, a quartz substrate, a ceramic substrate, a plastic substrate, or the like can be used. For the base film 7702, a single layer such as aluminum nitride (AlN), silicon oxide (SiO 2 ), or silicon oxynitride (SiO x N y ), or a stacked layer thereof can be used.

半導体層7706上にはN型の導電性を有するN型半導体層7708、7709が形成され、半導体層7707上にはN型半導体層7710が形成されている。 N-type semiconductor layers 7708 and 7709 having N-type conductivity are formed over the semiconductor layer 7706, and an N-type semiconductor layer 7710 is formed over the semiconductor layer 7707.

N型半導体層7708、7709、7710上にはそれぞれ配線7711、7712、7713が形成され、N型半導体層7710上には配線7711及び7712と同層の同一材料からなる導電層7713が形成されている。 Wirings 7711, 7712, and 7713 are formed over the N-type semiconductor layers 7708, 7709, and 7710, respectively, and a conductive layer 7713 made of the same material as the wirings 7711 and 7712 is formed over the N-type semiconductor layer 7710. Yes.

半導体層7707、N型半導体層7710及び導電層7713からなる第2の電極が構成される。なお、この第2の電極と第1の電極7704でゲート絶縁膜7705を挟み込んだ構造の保持容量7720が形成されている。 A second electrode including the semiconductor layer 7707, the N-type semiconductor layer 7710, and the conductive layer 7713 is formed. Note that a storage capacitor 7720 having a structure in which the gate insulating film 7705 is sandwiched between the second electrode and the first electrode 7704 is formed.

また、配線7711の一方の端部は延在し、その延在した配線7711上部に接して画素電極7714が形成されている。 In addition, one end portion of the wiring 7711 extends, and a pixel electrode 7714 is formed in contact with the upper portion of the extended wiring 7711.

また、画素電極7714の端部、駆動トランジスタ7719及び保持容量7720を覆うように絶縁物7715が形成されている。 In addition, an insulator 7715 is formed so as to cover the end portion of the pixel electrode 7714, the driving transistor 7719, and the storage capacitor 7720.

画素電極7714及び絶縁物7715上には発光層7716及び対向電極7717が形成され、画素電極7714と対向電極7717とで発光層7716が挟まれた領域では発光素子7718が形成されている。 A light emitting layer 7716 and a counter electrode 7717 are formed over the pixel electrode 7714 and the insulator 7715, and a light emitting element 7718 is formed in a region where the light emitting layer 7716 is sandwiched between the pixel electrode 7714 and the counter electrode 7717.

保持容量の第2の電極の一部となる半導体層7707及びN型半導体層7710は設けなくても良い。つまり第2の電極は導電層7713とし、第1の電極7704と導電層7713でゲート絶縁膜が挟まれた構造の保持容量としてもよい。 The semiconductor layer 7707 and the N-type semiconductor layer 7710 which are part of the second electrode of the storage capacitor are not necessarily provided. In other words, the second electrode may be the conductive layer 7713 and the storage capacitor may have a structure in which the gate insulating film is sandwiched between the first electrode 7704 and the conductive layer 7713.

なお、図43(a)において、配線7711を形成する前に画素電極7714を形成することで、図43(b)に示すような、画素電極7714と同層で同じ材料からなる第2の電極7721と第1の電極7704でゲート絶縁膜7705が挟まれた構造の保持容量7720を形成することができる。 Note that in FIG. 43A, by forming the pixel electrode 7714 before forming the wiring 7711, the second electrode made of the same material in the same layer as the pixel electrode 7714 as shown in FIG. A storage capacitor 7720 having a structure in which the gate insulating film 7705 is sandwiched between 7721 and the first electrode 7704 can be formed.

なお、図43では、逆スタガ型のチャネルエッチ構造のトランジスタについて示したが、もちろんチャネル保護構造のトランジスタでも良い。チャネル保護構造のトランジスタの場合について、図49(a)、(b)を用いて説明する。 Note that although an inverted staggered channel-etched transistor is shown in FIG. 43, a channel-protective transistor may of course be used. The case of a transistor having a channel protective structure will be described with reference to FIGS.

図49(a)に示すチャネル保護型構造のトランジスタは図43(a)に示したチャネルエッチ構造の駆動トランジスタ7719の半導体層7706のチャネルが形成される領域上にエッチングのマスクとなる絶縁物7801が設けられている点が異なり、他の共通しているところは共通の符号を用いている。 A transistor with a channel protective structure shown in FIG. 49A is an insulator 7801 serving as an etching mask over a region where a channel of the semiconductor layer 7706 of the driving transistor 7719 having the channel etch structure shown in FIG. Are different from each other, and other common parts use common reference numerals.

また、同様に、図49(b)に示すチャネル保護型構造のトランジスタは図43(b)に示したチャネルエッチ構造の駆動トランジスタ7719の半導体層7706のチャネルが形成される領域上にエッチングのマスクとなる絶縁物7802が設けられている点が異なり、他の共通しているところは共通の符号を用いている。 Similarly, in the channel protection type transistor shown in FIG. 49B, an etching mask is formed over a region where the channel of the semiconductor layer 7706 of the channel etching structure driving transistor 7719 shown in FIG. 43B is formed. The difference is that an insulator 7802 is provided, and common points are used for other common parts.

本発明の画素を構成するトランジスタの半導体層(チャネル形成領域やソース領域やドレイン領域など)に非晶質半導体膜を用いることで、製造コストを削減することができる。例えば、図44に示す画素構成を用いることで非晶質半導体膜を適用することが可能である。 By using an amorphous semiconductor film for a semiconductor layer (a channel formation region, a source region, a drain region, or the like) of a transistor included in the pixel of the present invention, manufacturing cost can be reduced. For example, an amorphous semiconductor film can be used by using the pixel structure shown in FIG.

なお、本実施の形態は、本明細書中の他の実施の形態、実施例のいかなる記載とも自由に組み合わせて実施することが可能である。   Note that this embodiment mode can be freely combined with any description in other embodiment modes and embodiments in this specification.

(実施の形態9)
本実施の形態では、本発明に適用することができるパッシブ型の表示パネルの構成について説明する。
(Embodiment 9)
In this embodiment, a structure of a passive display panel that can be applied to the present invention will be described.

図47(A)は、封止前における画素部の上面図を示す図であり、図47(A)中の鎖線A−A’で切断した断面図が図47(B)であり、鎖線B−B’で切断した断面図が図47(C)である。   FIG. 47A is a diagram illustrating a top view of the pixel portion before sealing. FIG. 47B is a cross-sectional view taken along the chain line AA ′ in FIG. FIG. 47C is a cross-sectional view taken along −B ′.

基板2110上には、ストライプ状に複数の第1の電極2113が等間隔で配置されている。また、第1の電極2113上には、各画素に対応する開口部を有する隔壁2114が設けられ、開口部を有する隔壁2114は遮光性を有する材料(黒色顔料やカーボンブラックを分散させてなる感光性または非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン)、またはSOG膜(例えば、アルキル基を含むSiOx膜))で構成されている。例えば、開口部を有する隔壁2114として、富士フィルムオーリン社製COLOR MOSAIC CK(商品名)のような材料を用いる。開口部を有する隔壁2114はブラックマトリクス(BM)として機能させている。なお、各画素に対応する開口部が発光領域2121となる。   On the substrate 2110, a plurality of first electrodes 2113 are arranged in stripes at equal intervals. A partition 2114 having an opening corresponding to each pixel is provided over the first electrode 2113, and the partition 2114 having the opening has a light-shielding material (photosensitive material in which a black pigment or carbon black is dispersed). Or a non-photosensitive organic material (polyimide, acrylic, polyamide, polyimide amide, resist or benzocyclobutene) or SOG film (for example, an SiOx film containing an alkyl group). For example, a material such as COLOR MOSAIC CK (trade name) manufactured by Fuji Film Orin Co., Ltd. is used as the partition wall 2114 having an opening. A partition 2114 having an opening functions as a black matrix (BM). Note that an opening corresponding to each pixel is a light emitting region 2121.

開口部を有する隔壁2114上に、第1の電極2113と交差する互いに平行な複数の逆テーパ状の隔壁2122が設けられる。逆テーパ状の隔壁2122はフォトリソグラフィ法に従い、未露光部分がパターンとして残るポジ型感光性樹脂を用い、パターンの下部がより多くエッチングされるように露光量または現像時間を調節することによって形成する。この逆テーパ状の隔壁2122も上述した遮光性を有する材料で形成し、さらにコントラストの向上を図ってもよい。 A plurality of reverse-tapered partition walls 2122 that are parallel to each other and intersect with the first electrode 2113 are provided over the partition wall 2114 having an opening. The reverse-tapered partition wall 2122 is formed by using a positive photosensitive resin in which an unexposed portion remains as a pattern in accordance with a photolithography method, and adjusting the exposure amount or development time so that the lower portion of the pattern is etched more. . This inversely tapered partition wall 2122 may also be formed of the above-described light-shielding material to further improve the contrast.

また、平行な複数の逆テーパ状の隔壁2122を形成した直後における斜視図を図48に示す。なお、図47と同一の部分には同一の符号を用いている。   FIG. 48 is a perspective view immediately after forming a plurality of parallel reverse-tapered partition walls 2122. Note that the same reference numerals are used for the same parts as in FIG.

逆テーパ状の隔壁2122の高さは、有機化合物を含む膜及び導電膜の膜厚より大きく設定する。図48に示す構成を有する第1の基板に対して有機化合物を含む膜と、導電膜とを積層形成すると、図47に示すように電気的に独立した複数の領域に分離され、発光層と、第2の電極2116とが形成される。第2の電極2116は、第1の電極2113と交差する方向に伸長する互いに平行なストライプ状の電極である。なお、逆テーパ状の隔壁2122上にも有機化合物を含む膜及び導電膜が形成されるが、発光層2115R、発光層2115G、発光層2115B及び第2の電極2116とは分断されている。   The height of the inversely tapered partition wall 2122 is set larger than the thickness of the film containing an organic compound and the conductive film. When a film containing an organic compound and a conductive film are stacked over the first substrate having the structure shown in FIG. 48, the first substrate is separated into a plurality of electrically independent regions as shown in FIG. , A second electrode 2116 is formed. The second electrode 2116 is a striped electrode parallel to each other and extending in a direction intersecting the first electrode 2113. Note that a film containing an organic compound and a conductive film are also formed over the reverse-tapered partition wall 2122; however, the light-emitting layer 2115R, the light-emitting layer 2115G, the light-emitting layer 2115B, and the second electrode 2116 are separated.

なお、本実施の形態において、本発明における第1の発光素子R1は発光層2115R、本発明における第3の発光素子G1は発光層2115G、本発明における第5の発光素子B1は発光層2115Bに対応する。なお、本実施の形態において、本発明における第2の発光素子R2は図47(A)における発光層2115Rの下の領域、本発明における第4の発光素子G2は図47(A)における発光層2115Gの下の領域、本発明における第6の発光素子B2は図47(A)における発光層2115Bの下の領域に対応する。発光素子R1と発光素子R2、発光素子G1と発光素子G2、発光素子B1と発光素子B2との発光スペクトルを異ならせる手段に関しては、発光素子の材料を異ならせて形成してもよいし、膜厚を異ならせて形成してもよいし、もしくは透過特性の異なるカラーフィルタや色変換層を用いることで、達成すればよい。本実施の形態では、発光層2115R、発光層2115G、発光層2115Bについて説明し、すべての画素についての説明については略す。   Note that in this embodiment mode, the first light emitting element R1 in the present invention is the light emitting layer 2115R, the third light emitting element G1 in the present invention is the light emitting layer 2115G, and the fifth light emitting element B1 in the present invention is the light emitting layer 2115B. Correspond. Note that in this embodiment mode, the second light-emitting element R2 in the present invention is a region under the light-emitting layer 2115R in FIG. 47A, and the fourth light-emitting element G2 in the present invention is a light-emitting layer in FIG. 47A. The region below 2115G, the sixth light emitting element B2 in the present invention, corresponds to the region below the light emitting layer 2115B in FIG. Regarding the means for making the emission spectra different between the light emitting element R1 and the light emitting element R2, the light emitting element G1 and the light emitting element G2, and the light emitting element B1 and the light emitting element B2, the materials of the light emitting elements may be different. The thickness may be different, or it may be achieved by using a color filter or a color conversion layer having different transmission characteristics. In this embodiment, the light-emitting layer 2115R, the light-emitting layer 2115G, and the light-emitting layer 2115B will be described, and description of all pixels will be omitted.

ここでは、発光層2115R、発光層2115G、発光層2115Bを選択的に形成し、3種類(R、G、B)の発光が得られるフルカラー表示可能な発光装置を形成する例を示している。発光層2115R、発光層2115G、発光層2115Bはそれぞれ互いに平行なストライプパターンで形成されている。   Here, an example is shown in which a light-emitting layer 2115R, a light-emitting layer 2115G, and a light-emitting layer 2115B are selectively formed to form a light-emitting device capable of full-color display capable of obtaining three types (R, G, and B) of light emission. The light emitting layer 2115R, the light emitting layer 2115G, and the light emitting layer 2115B are formed in stripe patterns parallel to each other.

また、発光素子の封止は、シール材を用いて第2の基板を貼り合わせることによって行う。必要があれば、第2の電極2116を覆う保護膜を形成してもよい。なお、第2の基板としては、水分に対するバリア性の高い基板が好ましい。また、必要であれば、シール材で囲まれた領域に乾燥剤を配置してもよい。   In addition, the light-emitting element is sealed by bonding the second substrate with a sealant. If necessary, a protective film covering the second electrode 2116 may be formed. Note that the second substrate is preferably a substrate having a high barrier property against moisture. Further, if necessary, a desiccant may be disposed in a region surrounded by the sealing material.

また、封止を行った後、FPCなどを実装した発光モジュールの上面図を図50に示す。   FIG. 50 shows a top view of a light emitting module on which an FPC or the like is mounted after sealing.

なお、本明細書中における発光装置とは、画像表示デバイス、発光デバイス、もしくは光源(照明装置含む)を指す。また、発光装置にコネクター、例えばFPC(Flexible printed circuit)もしくはTAB(Tape Automated Bonding)テープもしくはTCP(Tape Carrier Package)が取り付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュール、または発光素子にCOG(Chip On Glass)方式によりIC(集積回路)が直接実装されたモジュールも全て発光装置に含むものとする。 Note that a light-emitting device in this specification refers to an image display device, a light-emitting device, or a light source (including a lighting device). In addition, a module in which a connector such as an FPC (Flexible Printed Circuit) or TAB (Tape Automated Bonding) tape or TCP (Tape Carrier Package) is attached to the light emitting device, or a printed wiring board provided on the end of the TAB tape or TCP In addition, a module in which an IC (integrated circuit) is directly mounted on a light emitting element by a COG (Chip On Glass) method is also included in the light emitting device.

第1の基板5001と第2の基板5010とが対向するようにシール材5011で貼り付けられている。シール材5011としては光硬化樹脂を用いれば良く、脱ガスが少なく、吸湿性の低い材料が好ましい。また、シール材5011は基板間隔を一定に保つため、フィラー(棒状またはファイバー状のスペーサ)や球状のスペーサを添加したものであっても良い。なお、第2の基板5010としては第1の基板5001と熱膨張係数が同一の材料が好ましく、ガラス(石英ガラスを含む)もしくはプラスチックを用いることができる。 A first substrate 5001 and a second substrate 5010 are attached with a sealant 5011 so as to face each other. As the sealant 5011, a photo-curing resin may be used, and a material with low degassing and low hygroscopicity is preferable. Further, the sealant 5011 may be added with a filler (a rod-like or fiber-like spacer) or a spherical spacer in order to keep the substrate interval constant. Note that the second substrate 5010 is preferably formed using a material having the same thermal expansion coefficient as that of the first substrate 5001, and glass (including quartz glass) or plastic can be used.

図50に示すように画像表示を行う画素部は、カラム信号線群とロウ信号線群が互いに直交するように交差している。 As shown in FIG. 50, in the pixel portion that performs image display, the column signal line group and the row signal line group intersect so that they are orthogonal to each other.

図47における第1の電極2113が図50のカラム信号線5002に相当し、図47における第2の電極2116がロウ信号線5003に相当し、図47における逆テーパ状の隔壁2122が隔壁5004に相当する。カラム信号線5002とロウ信号線5003の間には発光層が挟まれており、交差部5005が画素1つ分となる。   The first electrode 2113 in FIG. 47 corresponds to the column signal line 5002 in FIG. 50, the second electrode 2116 in FIG. 47 corresponds to the row signal line 5003, and the inversely tapered partition 2122 in FIG. Equivalent to. A light emitting layer is sandwiched between the column signal line 5002 and the row signal line 5003, and the intersection 5005 corresponds to one pixel.

なお、ロウ信号線5003は配線端で接続配線5008と電気的に接続され、接続配線5008が入力端子5007を介してFPC5009bに接続される。また、カラム信号線5002は入力端子5006を介してFPC5009aに接続される。   Note that the row signal line 5003 is electrically connected to a connection wiring 5008 at a wiring end, and the connection wiring 5008 is connected to the FPC 5009b through an input terminal 5007. The column signal line 5002 is connected to the FPC 5009a through the input terminal 5006.

また、必要であれば、射出面に偏光板、又は円偏光板(楕円偏光板を含む)、位相差板(λ/4板、λ/2板)、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。また偏光板、又は円偏光板に加熱処理を施すアンチリフレクション処理を施してもよい。その後さらに、外部衝撃から保護するためハードコート処理を施すとよい。ただし、偏光板、又は円偏光板を用いると、偏光板、又は円偏光板により光の取り出し効率が低下してしまう。また、偏光板、又は円偏光板自体のコストが高く、且つ、劣化しやすい。   Further, if necessary, an optical film such as a polarizing plate or a circular polarizing plate (including an elliptical polarizing plate), a retardation plate (λ / 4 plate, λ / 2 plate), a color filter, etc. is appropriately provided on the exit surface. Also good. Further, an antireflection film may be provided on the polarizing plate or the circularly polarizing plate. For example, anti-glare treatment can be performed that diffuses reflected light due to surface irregularities and reduces reflection. Moreover, you may perform the anti-reflection process which heat-processes to a polarizing plate or a circularly-polarizing plate. Thereafter, in order to protect from external impact, a hard coat treatment may be performed. However, when a polarizing plate or a circularly polarizing plate is used, the light extraction efficiency decreases due to the polarizing plate or the circularly polarizing plate. In addition, the cost of the polarizing plate or the circularly polarizing plate itself is high and easily deteriorates.

本実施の形態においては、発光素子が設けられている基板側の画素間にブラックマトリクス(BM)となる黒色の隔壁(バンク、または障壁とも呼ばれる)を設け、発光素子からの迷光を吸収、または遮蔽することによって表示のコントラストを向上させることができる。   In this embodiment, a black partition (also referred to as a bank or a barrier) serving as a black matrix (BM) is provided between pixels on a substrate side where a light-emitting element is provided to absorb stray light from the light-emitting element, or The contrast of display can be improved by shielding.

なお、本実施の形態は、本明細書中の他の実施の形態、実施例のいかなる記載とも自由に組み合わせて実施することが可能である。   Note that this embodiment mode can be freely combined with any description in other embodiment modes and embodiments in this specification.

(実施の形態10)
本実施の形態において、本発明における発光素子の他の構成について説明する。
(Embodiment 10)
In this embodiment mode, another structure of the light-emitting element of the present invention will be described.

上記実施の形態に述べた発光素子は、主に有機エレクトロルミネッセンス(EL:Electro Luminescence)素子について述べたが、これに限定されない。   Although the light-emitting element described in the above embodiment is mainly an organic electroluminescence (EL) element, it is not limited thereto.

例えば、DMD(Digital Micromirror Device;デジタルマイクロミラーデバイス)、PDP(Plasma Display Panel;プラズマディスプレイパネル)、FED(Field Emission Display;フィールドエミッションディスプレイ)、FEDの一種であるSED(Surface−conduction Electron−emitter Display)、電気泳動表示装置(電子ペーパー)、圧電セラミックディスプレイであってもよい。   For example, DMD (Digital Micromirror Device), PDP (Plasma Display Panel), FED (Field Emission Display; Field Emission Display), SED (Surface-Declide-on-Discrete-on-Discrete-on-Disc) ), An electrophoretic display device (electronic paper), or a piezoelectric ceramic display.

上記列挙した発光素子のうち、光が透過することで色が認識できる素子については、実施の形態3で述べたようにカラーフィルタを介して表示を行えばよい。そして第1の画素の発光素子R1と第2の画素の発光素子R2、第3の画素の発光素子G1と第4の画素の発光素子G2、第5の画素の発光素子B1と第6の画素の発光素子B2について発光スペクトルを異ならせる。その結果、CIE−XY色度図で表したときに、色度図の座標を第1の画素、第2の画素に設けられた発光素子R1、R2、第3の画素、第4の画素に設けられた発光素子G1、G2、第5の画素、第6の画素に設けられた発光素子B1、B2で異ならせればよい。   Among the light-emitting elements listed above, elements that can recognize colors by transmitting light may be displayed through a color filter as described in Embodiment Mode 3. The light emitting element R1 of the first pixel and the light emitting element R2 of the second pixel, the light emitting element G1 of the third pixel, the light emitting element G2 of the fourth pixel, the light emitting element B1 of the fifth pixel, and the sixth pixel. The light emission spectra of the light emitting element B2 are made different. As a result, when expressed in the CIE-XY chromaticity diagram, the coordinates of the chromaticity diagram are represented by the light emitting elements R1, R2, the third pixel, and the fourth pixel provided in the first pixel and the second pixel. The light emitting elements G1 and G2 provided, the fifth pixel, and the light emitting elements B1 and B2 provided in the sixth pixel may be different.

また、上記列挙した発光素子にうち、自発光型の素子については蛍光体等で色変換し表示を行えばよい。そして第1の画素の発光素子R1と第2の画素の発光素子R2、第3の画素の発光素子G1と第4の画素の発光素子G2、第5の画素の発光素子B1と第6の画素の発光素子B2について発光スペクトルを異ならせる。その結果、CIE−XY色度図で表したときに、色度図の座標を第1の画素、第2の画素に設けられた発光素子R1、R2、第3の画素、第4の画素に設けられた発光素子G1、G2、第5の画素、第6の画素に設けられた発光素子B1、B2で異ならせればよい。   Of the light-emitting elements listed above, self-luminous elements may be color-converted with a phosphor or the like for display. The light emitting element R1 of the first pixel and the light emitting element R2 of the second pixel, the light emitting element G1 of the third pixel, the light emitting element G2 of the fourth pixel, the light emitting element B1 of the fifth pixel, and the sixth pixel. The light emission spectra of the light emitting element B2 are made different. As a result, when expressed in the CIE-XY chromaticity diagram, the coordinates of the chromaticity diagram are represented by the light emitting elements R1, R2, the third pixel, and the fourth pixel provided in the first pixel and the second pixel. The light emitting elements G1 and G2 provided, the fifth pixel, and the light emitting elements B1 and B2 provided in the sixth pixel may be different.

なお、本実施の形態は、本明細書中の他の実施の形態、実施例のいかなる記載とも自由に組み合わせて実施することが可能である。   Note that this embodiment mode can be freely combined with any description in other embodiment modes and embodiments in this specification.

本発明の表示装置は様々な電子機器に適用することができる。具体的には電子機器の表示部に適用することができる。そのような電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、コンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。 The display device of the present invention can be applied to various electronic devices. Specifically, it can be applied to a display portion of an electronic device. Such electronic devices include video cameras, digital cameras, goggles-type displays, navigation systems, sound playback devices (car audio, audio components, etc.), computers, game devices, portable information terminals (mobile computers, mobile phones, portable games) Or an image reproducing apparatus (specifically, an apparatus having a display capable of reproducing a recording medium such as a digital versatile disc (DVD) and displaying the image). .

図38(A)はディスプレイであり、筐体38101、支持台38102、表示部38103等を含む。本発明の画素構成を有する表示装置を表示部38103に用いることができる。なお、ディスプレイは、パーソナルコンピュータ用、テレビジョン放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。本発明の表示装置を表示部38103に用いたディスプレイは、鮮やかな色彩を表現することができる。 FIG. 38A shows a display which includes a housing 38101, a support base 38102, a display portion 38103, and the like. A display device having the pixel structure of the present invention can be used for the display portion 38103. The display includes all display devices for displaying information such as for personal computers, for receiving television broadcasts, and for displaying advertisements. A display using the display device of the present invention for the display portion 38103 can express bright colors.

近年、ディスプレイの高付加価値化のニーズが強くなっている。よって、いかに製造コストの削減を図り、なおかつ鮮やかな色彩を表現できるかが課題となる。 In recent years, the need for high added value of displays has been increasing. Therefore, how to reduce the manufacturing cost and express vivid colors becomes an issue.

例えば、図2などの画素構成を表示パネルの画素部に用いることで、鮮やかな色彩を表現できる表示パネルを提供することができる。 For example, by using the pixel configuration in FIG. 2 or the like for the pixel portion of the display panel, a display panel that can express vivid colors can be provided.

また、図30(a)に示すように画素部と周辺の駆動回路を同一基板上に形成することにより、製造コストが削減された表示パネルを形成することができる。 In addition, as shown in FIG. 30A, a display panel with reduced manufacturing costs can be formed by forming a pixel portion and a peripheral driver circuit over the same substrate.

また、画素部を構成する回路のトランジスタの半導体層に非晶質半導体(例えばアモルファスシリコン(a−Si:H))を用いることで、工程を簡略化し、さらなるコストダウンが図れる。この場合には図31(b)や図32(a)に示したように、画素部の周辺の駆動回路をICチップ上に形成し、COG等で表示パネルに実装すると良い。このように、非晶質半導体を用いることでディスプレイの大型化が容易になる。 Further, by using an amorphous semiconductor (eg, amorphous silicon (a-Si: H)) for a semiconductor layer of a transistor in a circuit included in the pixel portion, the process can be simplified and further cost reduction can be achieved. In this case, as shown in FIGS. 31B and 32A, a driver circuit around the pixel portion is preferably formed on the IC chip and mounted on the display panel by COG or the like. Thus, the use of an amorphous semiconductor makes it easy to increase the size of the display.

図38(B)はカメラであり、本体38201、表示部38202、受像部38203、操作キー38204、外部接続ポート38205、シャッター38206等を含む。 FIG. 38B shows a camera, which includes a main body 38201, a display portion 38202, an image receiving portion 38203, operation keys 38204, an external connection port 38205, a shutter 38206, and the like.

近年、デジタルカメラなどの高性能化に伴い、生産競争は激化している。そして、いかに高性能なものを低価格に抑えるかが重要となる。本発明の表示装置を表示部38202に用いたデジタルカメラは、鮮やかな色彩を表現することができる。 In recent years, production competition has intensified along with the improvement in performance of digital cameras and the like. And how to keep high-performance products at low prices is important. A digital camera using the display device of the present invention for the display portion 38202 can express vivid colors.

例えば、図31(a)に示すように、動作速度の高い信号線駆動回路はICチップ上に形成し、比較的動作速度の低い走査線駆動回路を画素部と共に単極性のトランジスタで構成される回路で同一基板上に形成することで、高性能化を実現し、低コスト化を図ることができる。また、画素部と、画素部と共に一体形成する走査線駆動回路に用いられるトランジスタの半導体層に非晶質半導体、例えばアモルファスシリコンを適用することでさらなる低コスト化が図れる。 For example, as shown in FIG. 31A, a signal line driver circuit with a high operating speed is formed on an IC chip, and a scanning line driver circuit with a relatively low operating speed is formed of a unipolar transistor together with a pixel portion. By forming the circuit on the same substrate, high performance can be realized and cost can be reduced. Further, by applying an amorphous semiconductor, for example, amorphous silicon, to a semiconductor portion of a transistor used in a pixel portion and a scan line driver circuit which is integrally formed with the pixel portion, cost can be further reduced.

図38(C)はコンピュータであり、本体38301、筐体38302、表示部38303、キーボード38304、外部接続ポート38305、ポインティングデバイス38306等を含む。本発明の表示装置を表示部38303に用いたコンピュータは、鮮やかな色彩を表現することができる。   FIG. 38C illustrates a computer, which includes a main body 38301, a housing 38302, a display portion 38303, a keyboard 38304, an external connection port 38305, a pointing device 38306, and the like. A computer using the display device of the present invention for the display portion 38303 can express vivid colors.

図38(D)はモバイルコンピュータであり、本体38401、表示部38402、スイッチ38403、操作キー38404、赤外線ポート38405等を含む。本発明の表示装置を表示部38402に用いたモバイルコンピュータは、鮮やかな色彩を表現することができる。   FIG. 38D illustrates a mobile computer, which includes a main body 38401, a display portion 38402, a switch 38403, operation keys 38404, an infrared port 38405, and the like. A mobile computer using the display device of the present invention for the display portion 38402 can express vivid colors.

図38(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体38501、筐体38502、表示部A38503、表示部B38504、記録媒体(DVD等)読み込み部38505、操作キー38506、スピーカー部38507等を含む。表示部A38503は主として画像情報を表示し、表示部B38504は主として文字情報を表示することができる。本発明の表示装置を表示部A38503や表示部B38504に用いた画像再生装置は、鮮やかな色彩を表現することができる。 FIG. 38E shows a portable image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a main body 38501, a housing 38502, a display portion A38503, a display portion B38504, a recording medium (DVD, etc.). A reading unit 38505, operation keys 38506, a speaker unit 38507, and the like are included. The display portion A38503 can mainly display image information, and the display portion B38504 can mainly display character information. An image reproduction device using the display device of the present invention for the display portion A 38503 or the display portion B 38504 can express vivid colors.

図38(F)はゴーグル型ディスプレイであり、本体38601、表示部38602、イヤホン38603、支持部38604等を含む。本発明の表示装置を表示部38602に用いたゴーグル型ディスプレイは、鮮やかな色彩を表現することができる。   FIG. 38F illustrates a goggle type display including a main body 38601, a display portion 38602, an earphone 38603, a support portion 38604, and the like. A goggle type display using the display device of the present invention for the display portion 38602 can express vivid colors.

図38(G)は携帯型遊技機であり、筐体38701、表示部38702、スピーカー部38703、操作キー38704、記憶媒体挿入部38705等を含む。本発明の表示装置を表示部38702に用いた携帯型遊技機は、鮮やかな色彩を表現することができる。   FIG. 38G illustrates a portable game machine including a housing 38701, a display portion 38702, speaker portions 38703, operation keys 38704, a storage medium insert portion 38705, and the like. A portable game machine using the display device of the present invention for the display portion 38702 can express bright colors.

図38(H)はテレビ受像機能付きデジタルカメラであり、本体38801、表示部38802、操作キー38803、スピーカー38804、シャッター38805、受像部38806、アンテナ38807等を含む。本発明の表示装置を表示部38802に用いたテレビ受像機能付きデジタルカメラは、鮮やかな色彩を表現することができる。   FIG. 38H illustrates a digital camera with a television receiving function, which includes a main body 38801, a display portion 38802, operation keys 38803, speakers 38804, a shutter 38805, an image receiving portion 38806, an antenna 38807, and the like. A digital camera with a television receiver function using the display device of the present invention for the display portion 38802 can express vivid colors.

このように多機能化したテレビ受像機能付きデジタルカメラはテレビの視聴等に使用頻度が高まる一方で、一回の充電により長時間使用できることが要求される。 Such a digital camera with a television receiving function that is multifunctional is required to be usable for a long time by a single charge, while increasing the frequency of use for viewing the television.

例えば、図31(b)や図32(a)に示すように周辺駆動回路をICチップ上に形成し、CMOS等を用いることにより低消費電力化を図ることが可能である。 For example, as shown in FIGS. 31B and 32A, it is possible to reduce power consumption by forming a peripheral drive circuit on an IC chip and using a CMOS or the like.

このように本発明は、あらゆる電子機器に適用することが可能である。   Thus, the present invention can be applied to all electronic devices.

なお、本実施例は、本明細書中の他の実施の形態、実施例のいかなる記載とも自由に組み合わせて実施することが可能である。   Note that this embodiment can be implemented freely combining with any description in the other embodiments and examples in this specification.

本実施例において、本発明の画素構成を用いた表示装置を表示部に有する携帯電話の構成例について図37を用いて説明する。 In this embodiment, a structure example of a cellular phone including a display device using the pixel structure of the present invention in a display portion will be described with reference to FIG.

表示パネル3701はハウジング3730に脱着自在に組み込まれる。ハウジング3730は表示パネル3701のサイズに合わせて、形状や寸法を適宜変更することができる。表示パネル3701を固定したハウジング3730はプリント基板3731に嵌入されモジュールとして組み立てられる。   A display panel 3701 is incorporated in a housing 3730 so as to be detachable. The shape and dimensions of the housing 3730 can be changed as appropriate in accordance with the size of the display panel 3701. A housing 3730 to which the display panel 3701 is fixed is fitted into a printed board 3731 and assembled as a module.

表示パネル3701はFPC3713を介してプリント基板3731に接続される。プリント基板3731には、スピーカー3732、マイクロフォン3733、送受信回路3734、CPU及びコントローラなどを含む信号処理回路3735が形成されている。このようなモジュールと、入力手段3736、バッテリー3737を組み合わせ、筐体3739に収納する。表示パネル3701の画素部は筐体3739に形成された開口窓から視認できように配置する。   The display panel 3701 is connected to the printed board 3731 through the FPC 3713. A signal processing circuit 3735 including a speaker 3732, a microphone 3733, a transmission / reception circuit 3734, a CPU, a controller, and the like is formed over the printed board 3731. Such a module, the input means 3736, and the battery 3737 are combined and stored in a housing 3739. The pixel portion of the display panel 3701 is arranged so that it can be seen from an opening window formed in the housing 3739.

表示パネル3701は、画素部と一部の周辺駆動回路(複数の駆動回路のうち動作周波数の低い駆動回路)を基板上にTFTを用いて一体形成し、一部の周辺駆動回路(複数の駆動回路のうち動作周波数の高い駆動回路)をICチップ上に形成し、そのICチップをCOG(Chip On Glass)で表示パネル3701に実装しても良い。あるいは、そのICチップをTAB(Tape Auto Bonding)やプリント基板を用いてガラス基板と接続してもよい。このような構成とすることで、表示装置の低消費電力化を図り、携帯電話機の一回の充電による使用時間を長くすることができる。また、携帯電話機の低コスト化を図ることができる。   In the display panel 3701, a pixel portion and some peripheral driver circuits (a driver circuit having a low operating frequency among a plurality of driver circuits) are integrally formed using a TFT over a substrate, and some peripheral driver circuits (a plurality of driver circuits) are formed. A driving circuit having a high operating frequency among the circuits) may be formed over an IC chip, and the IC chip may be mounted on the display panel 3701 by COG (Chip On Glass). Alternatively, the IC chip may be connected to the glass substrate using TAB (Tape Auto Bonding) or a printed board. With such a structure, the power consumption of the display device can be reduced, and the usage time by one charge of the mobile phone can be extended. In addition, the cost of the mobile phone can be reduced.

また、画素部には上記実施例で示した表示装置を適宜適用することができる。   In addition, the display device described in the above embodiment can be applied as appropriate to the pixel portion.

例えば、消費電力の低減を図るため、図31(b)や図32(a)に示すように、基板上にTFTを用いて画素部を形成し、全ての周辺駆動回路をICチップ上に形成し、そのICチップをCOG(Chip On Glass)などで表示パネルに実装しても良い。   For example, in order to reduce power consumption, as shown in FIGS. 31B and 32A, a pixel portion is formed on a substrate using TFTs, and all peripheral drive circuits are formed on an IC chip. The IC chip may be mounted on the display panel by COG (Chip On Glass) or the like.

また、本実施例に示した構成は携帯電話の一例であって、本発明の表示装置はこのような構成の携帯電話に限られず様々な構成の携帯電話に適用することができる。そして、本発明の表示装置を具備することによって、鮮やかな色彩を表現することができる。   Further, the configuration shown in this embodiment is an example of a mobile phone, and the display device of the present invention is not limited to the mobile phone having such a configuration, and can be applied to mobile phones having various configurations. A vivid color can be expressed by providing the display device of the present invention.

本実施例においては、本発明の画素構成を用いた表示装置を表示部に有する電子機器、特にELモジュールを具備するテレビ受像器の構成例について説明する。 In this embodiment, an example of a structure of an electronic device having a display device using the pixel structure of the present invention in a display portion, particularly a television receiver including an EL module will be described.

図33は表示パネル3301と、回路基板3311を組み合わせたELモジュールを示している。表示パネル3301は画素部3302、走査線駆動回路3303及び信号線駆動回路3304を有している。回路基板3311には、例えば、コントロール回路3312や信号分割回路3313などが形成されている。表示パネル3301と回路基板3311は接続配線3314によって接続されている。接続配線にはFPC等を用いることができる。   FIG. 33 shows an EL module in which a display panel 3301 and a circuit board 3311 are combined. The display panel 3301 includes a pixel portion 3302, a scan line driver circuit 3303, and a signal line driver circuit 3304. On the circuit board 3311, for example, a control circuit 3312, a signal dividing circuit 3313, and the like are formed. The display panel 3301 and the circuit board 3311 are connected by a connection wiring 3314. An FPC or the like can be used for the connection wiring.

表示パネル3301は、画素部と一部の周辺駆動回路(複数の駆動回路のうち動作周波数の低い駆動回路)を同一基板上にTFTを用いて形成し、一部の周辺駆動回路(複数の駆動回路のうち動作周波数の高い駆動回路)をICチップ上に形成し、そのICチップをCOG(Chip On Glass)などで表示パネル3301に実装するとよい。あるいは、そのICチップをTAB(Tape Auto Bonding)やプリント基板を用いて表示パネル3301に実装しても良い。なお、一部の周辺駆動回路を基板上に画素部と一体形成し、他の周辺駆動回路を形成したICチップをCOG等で実装した構成は図30(a)に一例を示してある。 In the display panel 3301, a pixel portion and some peripheral driver circuits (a driver circuit having a low operating frequency among a plurality of driver circuits) are formed over the same substrate using TFTs, and some peripheral driver circuits (a plurality of driver circuits) are formed. A driver circuit having a high operating frequency among circuits is formed over an IC chip, and the IC chip is preferably mounted on the display panel 3301 by COG (Chip On Glass) or the like. Alternatively, the IC chip may be mounted on the display panel 3301 using TAB (Tape Auto Bonding) or a printed board. Note that FIG. 30A shows an example of a configuration in which some peripheral drive circuits are formed integrally with a pixel portion on a substrate and an IC chip on which other peripheral drive circuits are formed is mounted by COG or the like.

また、画素部には上記実施の形態で示した表示装置を適宜適用することができる。 The display device described in the above embodiment can be applied as appropriate to the pixel portion.

例えば、消費電力の低減を図るため、ガラス基板上にTFTを用いて画素部を形成し、全ての周辺駆動回路をICチップ上に形成し、そのICチップをCOG(Chip On Glass)等で表示パネルに実装してもよい。 For example, in order to reduce power consumption, a pixel portion is formed on a glass substrate using TFTs, all peripheral drive circuits are formed on an IC chip, and the IC chip is displayed by COG (Chip On Glass) or the like. It may be mounted on a panel.

このELモジュールによりELテレビ受像機を完成させることができる。図34は、ELテレビ受像機の主要な構成を示すブロック図である。チューナ3401は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路3402と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路3403と、その映像信号を駆動回路の入力仕様に変換するためのコントロール回路3412により処理される。コントロール回路3412は、走査線駆動回路3410側と信号線駆動回路3404側にそれぞれ信号を出力する。デジタル駆動する場合には、コントロール回路3412と信号線駆動回路3404の間に信号分割回路3413を設け、入力デジタル信号をm個に分割して信号線駆動回路3404に供給し、表示パネル3411に出力する構成としても良い。   With this EL module, an EL television receiver can be completed. FIG. 34 is a block diagram showing the main configuration of an EL television receiver. A tuner 3401 receives video signals and audio signals. The video signal includes a video signal amplifying circuit 3402, a video signal processing circuit 3403 that converts a signal output from the video signal into a color signal corresponding to each color of red, green, and blue, and uses the video signal as input specifications of the drive circuit. It is processed by the control circuit 3412 for conversion. The control circuit 3412 outputs signals to the scanning line driver circuit 3410 side and the signal line driver circuit 3404 side, respectively. In the case of digital driving, a signal dividing circuit 3413 is provided between the control circuit 3412 and the signal line driving circuit 3404, and an input digital signal is divided into m and supplied to the signal line driving circuit 3404 for output to the display panel 3411. It is good also as composition to do.

チューナ3401で受信した信号のうち、音声信号は音声信号増幅回路3405に送られ、その出力は音声信号処理回路3406を経てスピーカー3407に供給される。制御回路3408は受信局(受信周波数)や音量の制御情報を入力部3409から受け、チューナ3401や音声信号処理回路3406に信号を送出する。   Of the signals received by the tuner 3401, the audio signal is sent to the audio signal amplifier circuit 3405, and the output is supplied to the speaker 3407 through the audio signal processing circuit 3406. The control circuit 3408 receives control information on the receiving station (reception frequency) and volume from the input unit 3409 and sends a signal to the tuner 3401 and the audio signal processing circuit 3406.

また、図34とは別の形態のELモジュールを組み込んだテレビ受像器について図35(A)に示す。図35(A)において、表示画面3502はELモジュールで形成される。また、筐体3501には、スピーカー3503、操作スイッチ3504などが適宜備えられている。   FIG. 35A illustrates a television receiver in which an EL module of a different form from that in FIG. 34 is incorporated. In FIG. 35A, a display screen 3502 is formed of an EL module. The housing 3501 is appropriately provided with a speaker 3503, an operation switch 3504, and the like.

また図35(B)に、ワイヤレスでディスプレイのみを持ち運び可能なテレビ受像器を示す。筐体3512にはバッテリー及び信号受信器が内蔵されており、そのバッテリーで表示部3513やスピーカー部3517を駆動させる。バッテリーは充電器3510で繰り返し充電が可能となっている。また、充電器3510は映像信号を送受信することが可能で、その映像信号をディスプレイの信号受信器に送信することができる。筐体3512は操作キー3516によって制御する。また、図35(B)に示す装置は、操作キー3516を操作することによって、筐体3512から充電器3510に信号を送ることも可能であるため映像音声双方向通信装置とも言える。また、操作キー3516を操作することによって、筐体3512から充電器3510に信号を送り、さらに充電器3510が送信できる信号を他の電子機器に受信させることによって、他の電子機器の通信制御も可能であり、汎用遠隔制御装置とも言える。本発明は表示部3513に適用することができる。   FIG. 35B shows a television receiver that can carry only a display wirelessly. A housing and a signal receiver are incorporated in the housing 3512, and the display portion 3513 and the speaker portion 3517 are driven by the battery. The battery can be repeatedly charged by a charger 3510. The charger 3510 can transmit and receive a video signal, and can transmit the video signal to a signal receiver of the display. The housing 3512 is controlled by operation keys 3516. The device illustrated in FIG. 35B can also be referred to as a video / audio two-way communication device because a signal can be transmitted from the housing 3512 to the charger 3510 by operating the operation key 3516. In addition, by operating the operation key 3516, a signal is transmitted from the housing 3512 to the charger 3510, and further, a signal that can be transmitted by the charger 3510 is received by another electronic device, thereby controlling communication of the other electronic device. It can be said to be a general-purpose remote control device. The present invention can be applied to the display portion 3513.

図36(A)は表示パネル3601とプリント配線基板3602を組み合わせたモジュールを示している。表示パネル3601は、複数の画素が設けられた画素部3603と、第1の走査線駆動回路3604、第2の走査線駆動回路3605と、選択された画素にビデオ信号を供給する信号線駆動回路3606を備えている。   FIG. 36A shows a module in which a display panel 3601 and a printed wiring board 3602 are combined. The display panel 3601 includes a pixel portion 3603 provided with a plurality of pixels, a first scan line driver circuit 3604, a second scan line driver circuit 3605, and a signal line driver circuit that supplies a video signal to the selected pixel. 3606.

プリント配線基板3602には、コントローラ3607、中央処理装置3608(CPU)、メモリ3609、電源回路3610、音声処理回路3611及び送受信回路3612などが備えられている。プリント配線基板3602と表示パネル3601は、フレキシブル配線基板3613(FPC)により接続されている。フレキシブル配線基板3613には、保持容量、バッファ回路などを設け、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることを防ぐ構成としても良い。また、コントローラ3607、音声処理回路3611、メモリ3609、CPU3608、電源回路3610などは、COG(Chip On Glass)方式を用いて表示パネル3601に実装することもできる。COG方式により、プリント配線基板3602の規模を縮小することができる。   The printed wiring board 3602 is provided with a controller 3607, a central processing unit 3608 (CPU), a memory 3609, a power supply circuit 3610, an audio processing circuit 3611, a transmission / reception circuit 3612, and the like. The printed wiring board 3602 and the display panel 3601 are connected by a flexible wiring board 3613 (FPC). The flexible wiring board 3613 may be provided with a storage capacitor, a buffer circuit, and the like so as to prevent noise from being applied to the power supply voltage and the signal and the rise of the signal from being slowed down. The controller 3607, the audio processing circuit 3611, the memory 3609, the CPU 3608, the power supply circuit 3610, and the like can be mounted on the display panel 3601 using a COG (Chip On Glass) method. The scale of the printed wiring board 3602 can be reduced by the COG method.

プリント配線基板3602に備えられたI/F部3614(インターフェイス)を介して、各種制御信号の入出力が行われる。また、アンテナとの間の信号の送受信を行うためのアンテナ用ポート3615が、プリント配線基板3602に設けられている。   Various control signals are input / output via an I / F unit 3614 (interface) provided in the printed wiring board 3602. An antenna port 3615 for transmitting and receiving signals to and from the antenna is provided on the printed wiring board 3602.

図36(B)は、図36(A)に示したモジュールのブロック図を示す。このモジュールは、メモリ3609としてVRAM3616、DRAM3617、フラッシュメモリ3618などが含まれている。VRAM3616にはパネルに表示する画像のデータが、DRAM3617には画像データまたは音声データが、フラッシュメモリ3618には各種プログラムが記憶されている。   FIG. 36B is a block diagram of the module shown in FIG. This module includes a VRAM 3616, a DRAM 3617, a flash memory 3618, and the like as the memory 3609. The VRAM 3616 stores image data to be displayed on the panel, the DRAM 3617 stores image data or audio data, and the flash memory 3618 stores various programs.

電源回路3610は、表示パネル3601、コントローラ3607、CPU3608、音声処理回路3611、メモリ3609、送受信回路3612を動作させる電力を供給する。またパネルの仕様によっては、電源回路3610に電流源が備えられている場合もある。   The power supply circuit 3610 supplies power for operating the display panel 3601, the controller 3607, the CPU 3608, the sound processing circuit 3611, the memory 3609, and the transmission / reception circuit 3612. Depending on the panel specifications, the power supply circuit 3610 may be provided with a current source.

CPU3608は、制御信号生成回路3620、デコーダ3621、レジスタ3622、演算回路3623、RAM3624、CPU3608用のインターフェイス3619などを有している。インターフェイス3619を介してCPU3608に入力された各種信号は、一旦レジスタ3622に保持された後、演算回路3623、デコーダ3621などに入力される。演算回路3623では、入力された信号に基づき演算を行い、各種命令を送る場所を指定する。一方デコーダ3621に入力された信号はデコードされ、制御信号生成回路3620に入力される。制御信号生成回路3620は入力された信号に基づき、各種命令を含む信号を生成し、演算回路3623において指定された場所、具体的にはメモリ3609、送受信回路3612、音声処理回路3611、コントローラ3607などに送る。   The CPU 3608 includes a control signal generation circuit 3620, a decoder 3621, a register 3622, an arithmetic circuit 3623, a RAM 3624, an interface 3619 for the CPU 3608, and the like. Various signals input to the CPU 3608 through the interface 3619 are temporarily stored in the register 3622 and then input to the arithmetic circuit 3623, the decoder 3621, and the like. The arithmetic circuit 3623 performs an operation based on the input signal and designates a place to send various commands. On the other hand, the signal input to the decoder 3621 is decoded and input to the control signal generation circuit 3620. The control signal generation circuit 3620 generates a signal including various instructions based on the input signal, and a location specified in the arithmetic circuit 3623, specifically, a memory 3609, a transmission / reception circuit 3612, an audio processing circuit 3611, a controller 3607, and the like. Send to.

メモリ3609、送受信回路3612、音声処理回路3611、コントローラ3607は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。   The memory 3609, the transmission / reception circuit 3612, the sound processing circuit 3611, and the controller 3607 operate according to the received commands. The operation will be briefly described below.

入力手段3625から入力された信号は、I/F部3614を介してプリント配線基板3602に実装されたCPU3608に送られる。制御信号生成回路3620は、ポインティングデバイスやキーボードなどの入力手段3625から送られてきた信号に従い、VRAM3616に格納してある画像データを所定のフォーマットに変換し、コントローラ3607に送付する。   A signal input from the input unit 3625 is sent to the CPU 3608 mounted on the printed wiring board 3602 via the I / F unit 3614. The control signal generation circuit 3620 converts the image data stored in the VRAM 3616 into a predetermined format in accordance with a signal sent from an input unit 3625 such as a pointing device or a keyboard, and sends the image data to the controller 3607.

コントローラ3607は、パネルの仕様に合わせてCPU3608から送られてきた画像データを含む信号にデータ処理を施し、表示パネル3601に供給する。またコントローラ3607は、電源回路3610から入力された電源電圧やCPU3608から入力された各種信号をもとに、Hsync信号、Vsync信号、クロック信号CLK、交流電圧(AC Cont)、切り替え信号L/Rを生成し、表示パネル3601に供給する。   The controller 3607 performs data processing on a signal including image data sent from the CPU 3608 in accordance with the panel specifications, and supplies the processed signal to the display panel 3601. Further, the controller 3607 generates an Hsync signal, a Vsync signal, a clock signal CLK, an AC voltage (AC Cont), and a switching signal L / R based on the power supply voltage input from the power supply circuit 3610 and various signals input from the CPU 3608. Generated and supplied to the display panel 3601.

送受信回路3612では、アンテナ3628において電波として送受信される信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、VCO(Voltage Controlled Oscillator)、LPF(Low Pass Filter)、カプラ、バランなどの高周波回路を含んでいる。送受信回路3612において送受信される信号のうち音声情報を含む信号が、CPU3608からの命令に従って、音声処理回路3611に送られる。   In the transmission / reception circuit 3612, signals transmitted / received as radio waves in the antenna 3628 are processed. Specifically, high-frequency signals such as an isolator, a band-pass filter, a VCO (Voltage Controlled Oscillator), an LPF (Low Pass Filter), a coupler, and a balun are used. Includes circuitry. A signal including audio information among signals transmitted and received in the transmission / reception circuit 3612 is sent to the audio processing circuit 3611 in accordance with a command from the CPU 3608.

CPU3608の命令に従って送られてきた音声情報を含む信号は、音声処理回路3611において音声信号に復調され、スピーカー3627に送られる。またマイク3626から送られてきた音声信号は、音声処理回路3611において変調され、CPU3608からの命令に従って、送受信回路3612に送られる。   A signal including audio information transmitted in accordance with an instruction from the CPU 3608 is demodulated into an audio signal by the audio processing circuit 3611 and transmitted to the speaker 3627. An audio signal sent from the microphone 3626 is modulated by the audio processing circuit 3611 and sent to the transmission / reception circuit 3612 in accordance with a command from the CPU 3608.

コントローラ3607、CPU3608、電源回路3610、音声処理回路3611、メモリ3609を、本実施例のパッケージとして実装することができる。   A controller 3607, a CPU 3608, a power supply circuit 3610, an audio processing circuit 3611, and a memory 3609 can be mounted as a package of this embodiment.

勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。そして、本発明の表示装置を具備することによって、鮮やかな色彩を表現することができる。   Of course, the present invention is not limited to a television receiver, and is applied to various uses as a display medium of a particularly large area such as a monitor of a personal computer, an information display board in a railway station or airport, an advertisement display board in a street, etc. can do. By providing the display device of the present invention, vivid colors can be expressed.

なお、本実施例は、本明細書中の他の実施の形態、実施例のいかなる記載とも自由に組み合わせて実施することが可能である。   Note that this embodiment can be implemented freely combining with any description in the other embodiments and examples in this specification.

本実施例については、本発明の表示装置を表示部に用いた表示パネルを用いた応用例について、応用形態を図示し説明する。本発明の表示装置を表示部に用いた表示パネルは、移動体や建造物等と一体に設けられた構成をとることもできる。 With respect to the present embodiment, an application mode is shown and described for an application example using a display panel in which the display device of the present invention is used as a display unit. A display panel using the display device of the present invention for a display portion can be configured to be provided integrally with a moving body, a building, or the like.

本発明の表示装置を表示部に有する表示パネルの例について、表示装置一体型の移動体をその一例として、図55に示す。図55(a)は、表示装置一体型の移動体の例として電車車両本体9701におけるドアのガラス戸のガラスに表示パネル9702を用いた例について示す。図55(a)に示す本発明の表示装置を表示部に有する表示パネル9702は、外部からの信号により表示部で表示される画像の切り替えが容易である。そのため、電車の乗降客の客層が入れ替わる時間帯ごとに表示パネルの画像を切り替え、より効果的な広告効果が期待できる。 An example of a display panel having the display device of the present invention in a display portion is shown in FIG. 55 as an example of a display device-integrated moving body. FIG. 55A shows an example in which a display panel 9702 is used for a glass door glass of a train car main body 9701 as an example of a display device-integrated moving body. A display panel 9702 having the display device of the present invention shown in FIG. 55A as a display portion can easily switch an image displayed on the display portion by a signal from the outside. Therefore, it is possible to expect a more effective advertising effect by switching the image on the display panel every time when the customer base of the passengers on the train changes.

なお、本発明の表示装置を表示部に有する表示パネルは、図55(a)で示した電車車両本体におけるドアのガラスにのみ適用可能であることに限定されることなく、その形状を異ならせることにより、ありとあらゆる場所に適用可能である。図55(b)にその一例について説明する。 The display panel having the display device of the present invention in the display portion is not limited to being applicable only to the door glass in the train car body shown in FIG. It can be applied to any place. An example thereof will be described with reference to FIG.

図55(b)は、電車車両本体における車内の様子について図示したものである。図55(b)において、図55(a)で示したドアのガラス戸の表示パネル9702の他に、ガラス窓に設けられた表示パネル9703、及び天井より吊り下げられた表示パネル9704を示す。本発明の表示装置を表示部に有する表示パネル9703は、自発光型の表示素子を具備するため、混雑時には広告用の画像を表示し、混雑時以外には表示を行わないことで、電車からの外観をも見ることもできる。また、本発明の表示装置を表示部に有する表示パネル9704はフィルム状の基板に有機トランジスタなどのスイッチング素子を設けることで表示パネル自体を湾曲させ、自発光型の表示素子を駆動し、表示を行うことも可能である。 FIG. 55 (b) illustrates the interior of the train car body. FIG. 55B shows a display panel 9703 provided on the glass window and a display panel 9704 suspended from the ceiling in addition to the glass door display panel 9702 of the door shown in FIG. The display panel 9703 having the display device of the present invention in a display portion includes a self-luminous display element. Therefore, the display panel 9703 displays an advertisement image when crowded, and does not display other than when crowded. You can also see the appearance. A display panel 9704 having the display device of the present invention in a display portion is provided with a switching element such as an organic transistor on a film-like substrate to bend the display panel itself, drive a self-luminous display element, and perform display. It is also possible to do this.

また、本発明の表示装置を表示部に有する表示パネルを用いた表示装置一体型の移動体の応用例について、別の応用形態を図56にて説明する。 Another application mode of an application example of a display device-integrated moving body using a display panel having the display device of the present invention in a display portion will be described with reference to FIG.

本発明の表示装置を表示部に有する表示パネルの例について、表示装置一体型の移動体をその一例として、図56に示す。図56は、表示装置一体型の移動体の例として自動車の車体9901に一体に取り付けられた表示パネル9902の例について示す。図56に示す本発明の表示装置を表示部に有する表示パネル9902は、自動車の車体と一体に取り付けられており、車体の動作や車体内外から入力される情報をオンデマンドに表示したり、自動車の目的地までのナビゲーション機能をも有する。 An example of a display panel having the display device of the present invention in a display portion is shown in FIG. FIG. 56 shows an example of a display panel 9902 that is integrally attached to a car body 9901 as an example of a display unit-integrated moving body. The display panel 9902 having the display device of the present invention shown in FIG. 56 as a display unit is attached integrally with the body of the automobile, and displays the operation of the body and information input from inside and outside the body on demand, It also has a navigation function to other destinations.

なお、本発明の表示装置を表示部に有する表示パネルは、図56で示した車体のフロント部にのみ適用可能であることに限定されることなく、その形状を異ならせることにより、ガラス窓、ドアなどありとあらゆる場所に適用可能である。 Note that the display panel having the display device of the present invention in the display portion is not limited to being applicable only to the front portion of the vehicle body shown in FIG. It can be applied to any place such as a door.

また、本発明の表示装置を表示部に有する表示パネルを用いた表示装置一体型の移動体の応用例について、別の応用形態を図57にて説明する。 Another application example of an application example of a display device-integrated moving body using a display panel having the display device of the present invention in a display portion will be described with reference to FIG.

本発明の表示装置を表示部に有する表示パネルの例について、表示装置一体型の移動体をその一例として、図57に示す。図57(a)は、表示装置一体型の移動体の例として飛行機車体10101内の客席天井部に一体に取り付けられた表示パネル10102の例について示す。図57(a)に示す本発明の表示装置を表示部に有する表示パネル10102は、飛行機車体10101とヒンジ部10103を介して一体に取り付けられており、ヒンジ部10103の伸縮により乗客は表示パネル10102の視聴が可能になる。表示パネル10102は乗客が操作することで情報を表示したり、広告や娯楽手段として利用できる機能を有する。また、図57(b)に示すように、ヒンジ部10103を折り曲げて飛行機車体10101に格納することにより、離着陸時の安全に配慮することができる。なお、緊急時に表示パネルの表示素子を点灯させることで、飛行機車体10101の誘導灯としても利用可能である。 An example of a display panel having the display device of the present invention in a display portion is shown in FIG. FIG. 57A shows an example of a display panel 10102 that is integrally attached to a passenger seat ceiling portion in an airplane body 10101 as an example of a display unit-integrated moving body. A display panel 10102 having the display device of the present invention shown in FIG. 57A as a display portion is integrally attached via an airplane body 10101 and a hinge portion 10103, and the passenger can display the display panel 10102 by expansion and contraction of the hinge portion 10103. Can be viewed. The display panel 10102 has a function of displaying information by being operated by a passenger or being used as an advertisement or an entertainment means. Also, as shown in FIG. 57 (b), safety at the time of takeoff and landing can be taken into consideration by bending the hinge portion 10103 and storing it in the airplane body 10101. Note that it can also be used as a guide light for the airplane body 10101 by turning on the display element of the display panel in an emergency.

なお、本発明の表示装置を表示部に有する表示パネルは、図57で示した飛行機車体10101の天井部にのみ適用可能であることに限定されることなく、その形状を異ならせることにより、座席やドアなどありとあらゆる場所に適用可能である。例えば座席前の座席後方に表示パネルを設け、操作・視聴を行う構成であってもよい。 Note that the display panel having the display device of the present invention in the display portion is not limited to being applicable only to the ceiling portion of the aircraft body 10101 shown in FIG. It can be applied to any place such as a door or a door. For example, a configuration may be employed in which a display panel is provided behind the seat in front of the seat for operation / viewing.

なお、本実施例において、移動体としては電車車両本体、自動車車体、飛行機車体について例示したがこれに限定されず、自動二輪車、自動四輪車(自動車、バス等を含む)、電車(モノレール、鉄道等を含む)、船舶等、多岐に渡る。本発明の表示装置を有する表示パネルを適用することにより、表示パネルの小型化、低消費電力化を達成し、且つ動作が良好である表示媒体を具備する移動体を提供することができる。また特に、外部からの信号により、移動体内における複数の表示パネルの表示を一斉に切り替えることが容易であるため、不特定多数の顧客を対象といた広告表示盤、また緊急災害時の情報表示板としても極めて有用であるといえる。 In this embodiment, the moving body is exemplified as a train car body, an automobile body, and an airplane body, but is not limited to this. A motorcycle, an automobile (including an automobile, a bus, etc.), a train (monorail, Including railways), ships, etc. By applying the display panel including the display device of the present invention, a moving body including a display medium that achieves reduction in size and power consumption of the display panel and favorable operation can be provided. In particular, it is easy to switch the display of a plurality of display panels in the moving body at the same time by an external signal, so an advertisement display panel for an unspecified number of customers, and an information display board for emergency disasters It can be said that it is extremely useful.

また、本発明の表示装置を表示部に有する表示パネルを用いた応用例について、建造物に用いた応用形態を図58にて用いて説明する。 An application example using a display panel having the display device of the present invention in a display portion will be described with reference to FIG.

図58は本発明の表示装置を表示部に有する表示パネルとして、フィルム状の基板に有機トランジスタなどのスイッチング素子を設け、自発光型の表示素子を駆動することにより表示パネル自身を湾曲させて表示可能な表示パネルとし、その応用例について説明する。図58においては、建造物として電柱等の屋外に設けられた柱状体の有する曲面に表示パネルを具備し、ここでは柱状体として電柱9801に表示パネル9802を具備する構成について示す。 FIG. 58 shows a display panel having the display device of the present invention in a display portion, in which a switching element such as an organic transistor is provided on a film-like substrate, and the display panel itself is curved by driving a self-luminous display element. A possible display panel and its application will be described. FIG. 58 illustrates a structure in which a display panel is provided on a curved surface of a columnar body provided outdoors such as a utility pole as a building, and here, a structure in which the display panel 9802 is provided on a utility pole 9801 as a columnar body is illustrated.

図58に示す表示パネル9802は、電柱の高さの真ん中あたりに位置させ、人間の視点より高い位置に設ける。そして移動体9803から表示パネルを視認することにより、表示パネル9802における画像を認識することができる。電柱のように屋外で繰り返し林立し、林立した電柱に設けた表示パネル9802において同じ映像を表示させることにより、視認者は情報表示、広告表示を視認することができる。図58において電柱9801に設けられた表示パネル9802は、外部からの信号より同じ画像を表示させることが容易であるため、極めて効率的な情報表示、及び広告効果が期待できる。また、本発明の表示パネルには、表示素子として自発光型の表示素子を設けるため、夜間であっても、視認性の高い表示媒体として有用であるといえる。 The display panel 9802 shown in FIG. 58 is positioned at the middle of the height of the utility pole and is provided at a position higher than the human viewpoint. By visually recognizing the display panel from the moving body 9803, an image on the display panel 9802 can be recognized. The viewer can visually recognize the information display and the advertisement display by repeatedly foresting outdoors like a utility pole and displaying the same image on the display panel 9802 provided on the established utility pole. In FIG. 58, since the display panel 9802 provided on the utility pole 9801 can easily display the same image from an external signal, extremely efficient information display and advertising effect can be expected. In addition, since the display panel of the present invention is provided with a self-luminous display element as a display element, it can be said that the display panel is useful as a display medium with high visibility even at night.

また、本発明の表示装置を表示部に有する表示パネルを用いた応用例について、図58とは別の建造物の応用形態を図59にて説明する。 In addition, as for an application example using a display panel having the display device of the present invention in a display portion, an application form of a building different from FIG. 58 will be described with reference to FIG.

本発明の表示装置を表示部に有する表示パネルの応用例として、図59に示す。図59は、表示装置一体型の例としてユニットバス10001内の側壁に一体に取り付けられた表示パネル10002の例について示す。図59に示す本発明の表示装置を表示部に有する表示パネル10002は、ユニットバス10001と一体に取り付けられており、入浴者は表示パネル10002の視聴が可能になる。表示パネル10002は入浴者が操作することで情報を表示したり、広告や娯楽手段として利用できる機能を有する。 FIG. 59 shows an application example of a display panel having the display device of the present invention in a display portion. FIG. 59 shows an example of a display panel 10002 integrally attached to a side wall in the unit bus 10001 as an example of a display device integrated type. A display panel 10002 having the display device of the present invention shown in FIG. 59 as a display portion is attached to a unit bath 10001 so that a bather can view the display panel 10002. The display panel 10002 has a function of displaying information by being operated by a bather or being used as an advertisement or an entertainment means.

なお、本発明の表示装置を表示部に有する表示パネルは、図59で示したユニットバス10001の側壁にのみ適用可能であることに限定されることなく、その形状を異ならせることにより、鏡面の一部や浴槽自体と一体にするなどありとあらゆる場所に適用可能である。 Note that the display panel having the display device of the present invention in the display portion is not limited to be applicable only to the side wall of the unit bus 10001 shown in FIG. It can be applied to any place, such as a part or the tub itself.

また図60に建造物内に大型の表示部を有するテレビジョン装置を設けた例について示す。図60は、筐体8010、表示部8011、操作部であるリモコン装置8012、スピーカー部8013等を含む。本発明の表示装置を表示部に有する表示パネルは、表示部8011の作製に適用される。図60のテレビジョン装置は、壁かけ型として建物と一体となっており、設置するスペースを広く必要とすることなく設置可能である。 FIG. 60 shows an example in which a television device having a large display portion is provided in a building. FIG. 60 includes a housing 8010, a display portion 8011, a remote control device 8012 which is an operation portion, a speaker portion 8013, and the like. A display panel including the display device of the present invention in the display portion is applied to manufacture of the display portion 8011. The television apparatus in FIG. 60 is integrated with a building as a wall-hanging type, and can be installed without requiring a large installation space.

なお、本実施例において、建造物として電柱、ユニットバス、建造物内部等を例としたが、本実施例はこれに限定されず、表示パネルを備えることのできる建造物であれば何でもよい。本発明の表示装置を表示パネルに備えることで、色鮮やかな色彩を表現できる表示媒体を具備する建造物を提供することができる。 In this embodiment, an electric pole, a unit bus, the inside of a building, and the like are taken as examples of the building. However, the present embodiment is not limited to this, and any building that can include a display panel may be used. By providing the display device of the present invention in a display panel, a building including a display medium capable of expressing colorful colors can be provided.

なお、本実施例は、本明細書中の他の実施形態及び実施例のいかなる記載とも自由に組み合わせて実施することができる。また、本実施例中のいかなる記載も自由に組み合わせて実施することができる。 Note that this embodiment can be freely combined with any description in other embodiments and examples in this specification. In addition, any description in this embodiment can be freely combined and implemented.

本発明の表示装置の模式図。The schematic diagram of the display apparatus of this invention. 本発明の表示装置の絵素の模式図。The schematic diagram of the picture element of the display apparatus of this invention. 本発明の表示装置の絵素の回路図。The circuit diagram of the pixel of the display apparatus of this invention. 本発明の表示装置の画素の回路図。FIG. 6 is a circuit diagram of a pixel of a display device of the present invention. 本発明の表示装置のタイミングチャート図。FIG. 6 is a timing chart of the display device of the present invention. 本発明の表示装置の発光素子の断面図。Sectional drawing of the light emitting element of the display apparatus of this invention. 本発明の表示装置の断面図。Sectional drawing of the display apparatus of this invention. 発光素子の発光スペクトル図。FIG. 7 is an emission spectrum diagram of the light-emitting element. 発光素子の発光スペクトル図。FIG. 7 is an emission spectrum diagram of the light-emitting element. 発光素子の発光スペクトル図。FIG. 7 is an emission spectrum diagram of the light-emitting element. 本発明の発光素子のCIE−XY色度図。The CIE-XY chromaticity diagram of the light emitting element of the present invention. 本発明の表示装置の発光素子の断面図。Sectional drawing of the light emitting element of the display apparatus of this invention. 発光素子の発光スペクトル図。FIG. 7 is an emission spectrum diagram of the light-emitting element. 本発明の表示装置の断面図。Sectional drawing of the display apparatus of this invention. 本発明の表示装置の断面図。Sectional drawing of the display apparatus of this invention. 本発明の表示装置の絵素の模式図。The schematic diagram of the picture element of the display apparatus of this invention. 本発明の表示装置の絵素の模式図。The schematic diagram of the picture element of the display apparatus of this invention. 本発明の表示装置の絵素の模式図。The schematic diagram of the picture element of the display apparatus of this invention. 本発明の表示装置の絵素の模式図。The schematic diagram of the picture element of the display apparatus of this invention. 本発明の表示装置の画素の回路図。FIG. 6 is a circuit diagram of a pixel of a display device of the present invention. 本発明の表示装置のタイミングチャート図。FIG. 6 is a timing chart of the display device of the present invention. 本発明の表示装置のタイミングチャート図。FIG. 6 is a timing chart of the display device of the present invention. 本発明の表示装置の画素の回路図。FIG. 6 is a circuit diagram of a pixel of a display device of the present invention. 本発明の表示装置の画素の回路図。FIG. 6 is a circuit diagram of a pixel of a display device of the present invention. 本発明の表示装置におけるトランジスタの動作について説明する図。6A and 6B illustrate operation of a transistor in a display device of the present invention. 本発明の表示装置の絵素の回路図。The circuit diagram of the pixel of the display apparatus of this invention. 本発明の表示装置の画素の上面図。FIG. 6 is a top view of a pixel of a display device of the present invention. 本発明の表示装置の絵素の回路図。The circuit diagram of the pixel of the display apparatus of this invention. 本発明の表示装置の絵素の回路図。The circuit diagram of the pixel of the display apparatus of this invention. 本発明の表示装置の一形態図。1 is a diagram of a display device of the present invention. 本発明の表示装置の一形態図。1 is a diagram of a display device of the present invention. 本発明の表示装置の一形態図。1 is a diagram of a display device of the present invention. 本発明の表示装置が適用可能な電子機器を説明する図。4A and 4B each illustrate an electronic device to which a display device of the present invention can be applied. 本発明の表示装置が適用可能な電子機器を説明する図。4A and 4B each illustrate an electronic device to which a display device of the present invention can be applied. 本発明の表示装置が適用可能な電子機器を説明する図。4A and 4B each illustrate an electronic device to which a display device of the present invention can be applied. 本発明の表示装置が適用可能な電子機器を説明する図。4A and 4B each illustrate an electronic device to which a display device of the present invention can be applied. 本発明の表示装置が適用可能な電子機器を説明する図。4A and 4B each illustrate an electronic device to which a display device of the present invention can be applied. 本発明の表示装置が適用可能な電子機器を説明する図。4A and 4B each illustrate an electronic device to which a display device of the present invention can be applied. 従来例について説明するためのCIE−XY色度図。The CIE-XY chromaticity diagram for demonstrating a prior art example. 本発明の表示装置の断面図。Sectional drawing of the display apparatus of this invention. 本発明の表示装置の断面図。Sectional drawing of the display apparatus of this invention. 本発明の表示装置の断面図。Sectional drawing of the display apparatus of this invention. 本発明の表示装置の断面図。Sectional drawing of the display apparatus of this invention. 本発明の表示装置の画素の回路図。FIG. 6 is a circuit diagram of a pixel of a display device of the present invention. 本発明の表示装置の発光素子の断面図。Sectional drawing of the light emitting element of the display apparatus of this invention. 本発明の表示装置の模式図。The schematic diagram of the display apparatus of this invention. 本発明の表示装置の断面図。Sectional drawing of the display apparatus of this invention. 本発明の表示装置の断面図。Sectional drawing of the display apparatus of this invention. 本発明の表示装置の断面図。Sectional drawing of the display apparatus of this invention. 本発明の表示装置の模式図。The schematic diagram of the display apparatus of this invention. 本発明の表示装置の断面図。Sectional drawing of the display apparatus of this invention. 本発明の表示装置の画素の回路図。FIG. 6 is a circuit diagram of a pixel of a display device of the present invention. 本発明の表示装置の絵素の模式図。The schematic diagram of the picture element of the display apparatus of this invention. 本発明の表示装置の発光素子の断面図。Sectional drawing of the light emitting element of the display apparatus of this invention. 本発明の電子機器の利用法を示す図。FIG. 14 illustrates a method for using an electronic device of the invention. 本発明の電子機器の利用法を示す図。FIG. 14 illustrates a method for using an electronic device of the invention. 本発明の電子機器の利用法を示す図。FIG. 14 illustrates a method for using an electronic device of the invention. 本発明の電子機器の利用法を示す図。FIG. 14 illustrates a method for using an electronic device of the invention. 本発明の電子機器の利用法を示す図。FIG. 14 illustrates a method for using an electronic device of the invention. 本発明の電子機器の利用法を示す図。FIG. 14 illustrates a method for using an electronic device of the invention.

符号の説明Explanation of symbols

R1 発光素子
R2 発光素子
R3 発光素子
G1 発光素子
G2 発光素子
G3 発光素子
B1 発光素子
B2 発光素子
B3 発光素子
W 発光素子
W1 発光素子
W2 発光素子
100 画素部
101 画素
102 信号線駆動回路
102a シフトレジスタ
102b 第1のラッチ回路
102c 第2のラッチ回路
103 走査線駆動回路
200 絵素
201 第1の画素
202 第2の画素
203 第3の画素
204 第4の画素
205 第5の画素
206 第6の画素
301 第1のトランジスタ
302 第2のトランジスタ
303 発光素子
304 保持容量
401 第1のトランジスタ
402 第2のトランジスタ
403 保持容量
404 発光素子
405 信号線
406 電源線
407 走査線
501 フレーム期間
601 基板
602 陽極
603 正孔注入層
604 正孔輸送層
605 発光層
606 電子輸送層
607 電子注入層
608 陰極
700 基板
701 駆動用TFT
702 第1の電極
703 発光層
704 第2の電極
801 発光スペクトル
802 発光スペクトル
901 発光スペクトル
902 発光スペクトル
1001 発光スペクトル
1002 発光スペクトル
1201A 正孔注入層
1201B 正孔注入層
1202A 正孔輸送層
1202B 正孔輸送層
1203A 発光層
1203B 発光層
1204A 電子輸送層
1204B 電子輸送層
1205A 電子注入層
1205B 電子注入層
1201 正孔注入層
1202 正孔輸送層
1203 発光層
1204 電子輸送層
1205 電子注入層
1206 共蒸着層
1211 基板
1212 トランジスタ
1213 陽極
1214 陰極
1301 発光スペクトル
1302 発光スペクトル
1400 基板
1401 下地絶縁膜
1402 半導体層
1403 ゲート絶縁膜
1404 ゲート電極
1405 層間絶縁膜
1406 接続部
1407 第1の電極
1408 隔壁
1409 発光層
1410 第2の電極
1411 カラーフィルター(R1)
1412 カラーフィルター(R2)
1413 カラーフィルター(G1)
1414 カラーフィルター(G2)
1415 カラーフィルター(B1)
1416 カラーフィルター(B2)
1417 対向基板
1600 絵素
1601 第1の画素
1602 第2の画素
1603 第3の画素
1604 第4の画素
1605 第5の画素
1606 第6の画素
1700 絵素
1701 第1の画素
1702 第2の画素
1703 第3の画素
1704 第4の画素
1705 第5の画素
1706 第6の画素
1710 絵素
1800 絵素
1801 第1の画素
1802 第2の画素
1803 第3の画素
1804 第4の画素
1805 第5の画素
1806 第6の画素
1807 第7の画素
1808 第8の画素
1809 第9の画素
1900 絵素
1901 第1の画素
1902 第2の画素
1903 第3の画素
1904 第4の画素
1905 第5の画素
1906 第6の画素
1907 第7の画素
2001 第1のトランジスタ
2002 第2のトランジスタ
2003 第3のトランジスタ
2004 発光素子
2005 保持容量
2006 信号線
2007 第1の走査線
2008 第2の走査線
2009 電源線
2010 対向電極
2101 フレーム期間
2110 基板
2113 第1の電極
2114 隔壁
2115B 発光層
2115G 発光層
2115R 発光層
2116 第2の電極
2121 発光領域
2122 隔壁
2201 フレーム期間
2202 期間
2203 期間
2204 期間
2205 期間
2206 期間
2207 期間
2301 消去ダイオード
2302 走査線
2303 データ線
2304 隔壁
2306 入力端子
2307 入力端子
2308 接続配線
2309a FPC
2309b FPC
2310 基板
2311 シール材
2401 トランジスタ
2601A スイッチングトランジスタ
2601B スイッチングトランジスタ
2602A 駆動トランジスタ
2602B 駆動トランジスタ
2604 信号線
2605A 走査線
2605B 走査線
2606 電源線
2701A 保持容量
2701B 保持容量
3001 信号線駆動回路
3002 画素部
3003 走査線駆動回路
3004 封止基板
3005 シール材
3006 走査線駆動回路
3007 空間
3008 配線
3009 FPC
3010 基板
3011 TFT
3012 TFT
3013 第1の電極
3014 絶縁物
3016 発光層
3017 第2の電極
3018 発光素子
3019 ICチップ
3020 Nチャネル型TFT
3021 Nチャネル型TFT
3100 基板
3101 信号線駆動回路
3102 画素部
3103 走査線駆動回路
3104 走査線駆動回路
3105 FPC
3106 ICチップ
3107 ICチップ
3108 封止基板
3109 シール材
3110 基板
3111 信号線駆動回路
3112 画素部
3113 走査線駆動回路
3114 走査線駆動回路
3115 FPC
3116 ICチップ
3117 ICチップ
3118 封止基板
3119 シール材
3200 基板
3201 周辺駆動回路
3202 画素部
3204 FPC
3205 ICチップ
3206 ICチップ
3207 封止基板
3208 シール材
3210 基板
3211 周辺駆動回路
3212 画素部
3213 FPC
3214 FPC
3301 表示パネル
3302 画素部
3303 走査線駆動回路
3304 信号線駆動回路
3311 回路基板
3312 コントロール回路
3313 信号分割回路
3314 接続配線
3401 チューナ
3402 映像信号増幅回路
3403 映像信号処理回路
3404 信号線駆動回路
3405 音声信号増幅回路
3406 音声信号処理回路
3407 スピーカー
3408 制御回路
3409 入力部
3410 走査線駆動回路
3411 表示パネル
3412 コントロール回路
3413 信号分割回路
3501 筐体
3502 表示画面
3503 スピーカー
3504 操作スイッチ
3510 充電器
3512 筐体
3513 表示部
3516 操作キー
3517 スピーカー部
3601 表示パネル
3602 プリント配線基板
3603 画素部
3604 走査線駆動回路
3605 走査線駆動回路
3606 信号線駆動回路
3607 コントローラ
3608 CPU
3609 メモリ
3610 電源回路
3611 音声処理回路
3612 送受信回路
3613 フレキシブル配線基板
3614 I/F部
3615 アンテナ用ポート
3616 VRAM
3617 DRAM
3618 フラッシュメモリ
3619 インターフェイス
3620 制御信号生成回路
3621 デコーダ
3622 レジスタ
3623 演算回路
3624 RAM
3625 入力手段
3626 マイク
3627 スピーカー
3628 アンテナ
3701 表示パネル
3713 FPC
3730 ハウジング
3731 プリント基板
3732 スピーカー
3733 マイクロフォン
3734 送受信回路
3735 信号処理回路
3736 入力手段
3737 バッテリー
3739 筐体
3740 アンテナ
3901 点線
3902 点線
3903 点線
3904 点線
3905 三角形
4000 基板
4001 下地絶縁膜
4002 半導体層
4003 ゲート絶縁膜
4004 ゲート電極
4005 層間絶縁膜
4006 接続部
4007 第1の電極
4008 隔壁
4009A 発光層
4009B 発光層
4010 第2の電極
4011 色変換層(R1)
4012 色変換層(G1)
4013 色変換層(R2)
4014 色変換層(G2)
4015 対向基板
4109A 発光層
4109B 発光層
4401 第1のトランジスタ
4402 第2のトランジスタ
4403 信号線
4404 第1電源供給線
4405 第2電源供給線
4406 発光素子
4407 走査線
4601 カラム信号線駆動回路
4602 ロウ信号線駆動回路
4603 画素部
4604 発光素子
5001 第1の基板
5002 カラム信号線
5003 ロウ信号線
5004 隔壁
5005 交差部
5006 入力端子
5007 入力端子
5008 接続配線
5009a FPC
5009b FPC
5010 第2の基板
5011 シール材
5101 層間絶縁膜
5102 配線
5103 反射電極
5104 反射電極
6001 第1のトランジスタ
6002 第2のトランジスタ
6003 信号線
6004 第1電源供給線
6005 第2電源供給線
6006 発光素子
6007 走査線
6008 電流源回路
6009 第3のトランジスタ
6010 保持容量
7001 第1のトランジスタ
7002 第2のトランジスタ
7003 信号線
7004 第1電源供給線
7005 第2電源供給線
7006 発光素子
7007 第1の走査線
7009 第3のトランジスタ
7010 保持容量
7016 第2の走査線
7601 基板
7602 下地膜
7603 画素電極
7604 第1の電極
7605 配線
7606 配線
7607 N型半導体層
7608 N型半導体層
7609 半導体層
7610 ゲート絶縁膜
7611 絶縁膜
7612 ゲート電極
7613 第2の電極
7614 層間絶縁物
7615 発光層
7616 対向電極
7617 発光素子
7618 駆動トランジスタ
7619 保持容量
7620 第1の電極
7701 基板
7702 下地膜
7703 ゲート電極
7704 第1の電極
7705 ゲート絶縁膜
7706 半導体層
7707 半導体層
7708 N型半導体層
7709 N型半導体層
7710 N型半導体層
7711 配線
7712 配線
7713 導電層
7714 画素電極
7715 絶縁物
7716 発光層
7717 対向電極
7718 発光素子
7719 駆動トランジスタ
7720 保持容量
7721 第2の電極
7801 絶縁物
7802 絶縁物
8010 筐体
8011 表示部
8012 リモコン装置
8013 スピーカー部
9701 電車車両本体
9702 表示パネル
9703 表示パネル
9704 表示パネル
9801 電柱
9802 表示パネル
9803 移動体
9901 車体
9902 表示パネル
10001 ユニットバス
10002 表示パネル
10101 飛行機車体
10102 表示パネル
10103 ヒンジ部
38101 筐体
38102 支持台
38103 表示部
38201 本体
38202 表示部
38203 受像部
38204 操作キー
38205 外部接続ポート
38206 シャッター
38301 本体
38302 筐体
38303 表示部
38304 キーボード
38305 外部接続ポート
38306 ポインティングデバイス
38401 本体
38402 表示部
38403 スイッチ
38404 操作キー
38405 赤外線ポート
38501 本体
38502 筐体
38503 表示部A
38504 表示部B
38505 部
38506 操作キー
38507 スピーカー部
38601 本体
38602 表示部
38603 イヤホン
38604 支持部
38701 筐体
38702 表示部
38703 スピーカー部
38704 操作キー
38705 記憶媒体挿入部
38801 本体
38802 表示部
38803 操作キー
38804 スピーカー
38805 シャッター
38806 受像部
38807 アンテナ
R1 Light emitting element R2 Light emitting element R3 Light emitting element G1 Light emitting element G2 Light emitting element G3 Light emitting element B1 Light emitting element B2 Light emitting element B3 Light emitting element W Light emitting element W1 Light emitting element W2 Light emitting element 100 Pixel portion 101 Pixel 102 Signal line driver circuit 102a Shift register 102b 1st latch circuit 102c 2nd latch circuit 103 Scan line drive circuit 200 Picture element 201 1st pixel 202 2nd pixel 203 3rd pixel 204 4th pixel 205 5th pixel 206 6th pixel 301 First transistor 302 Second transistor 303 Light-emitting element 304 Retention capacitor 401 First transistor 402 Second transistor 403 Retention capacitor 404 Light-emitting element 405 Signal line 406 Power line 407 Scan line 501 Frame period 601 Substrate 602 Anode 603 Hole Injection layer 604 hole transport layer 05 light-emitting layer 606 electron transport layer 607 an electron injection layer 608 cathode 700 substrate 701 driving TFT
702 First electrode 703 Light emitting layer 704 Second electrode 801 Emission spectrum 802 Emission spectrum 901 Emission spectrum 902 Emission spectrum 1001 Emission spectrum 1002 Emission spectrum 1201A Hole injection layer 1201B Hole injection layer 1202A Hole transport layer 1202B Hole transport Layer 1203A Light emitting layer 1203B Light emitting layer 1204A Electron transport layer 1204B Electron transport layer 1205A Electron injection layer 1205B Electron injection layer 1201 Hole injection layer 1202 Hole transport layer 1203 Light emission layer 1204 Electron transport layer 1205 Electron injection layer 1206 Co-evaporation layer 1211 Substrate 1212 Transistor 1213 Anode 1214 Cathode 1301 Emission spectrum 1302 Emission spectrum 1400 Substrate 1401 Base insulating film 1402 Semiconductor layer 1403 Gate insulating film 1404 Gate Pole 1405 interlayer insulating film 1406 connecting portion 1407 first electrode 1408 partition wall 1409 light emitting layer 1410 a second electrode 1411 color filter (R1)
1412 Color filter (R2)
1413 Color filter (G1)
1414 Color filter (G2)
1415 Color filter (B1)
1416 Color filter (B2)
1417 counter substrate 1600 picture element 1601 first pixel 1602 second pixel 1603 third pixel 1604 fourth pixel 1605 fifth pixel 1606 sixth pixel 1700 picture element 1701 first pixel 1702 second pixel 1703 3rd pixel 1704 4th pixel 1705 5th pixel 1706 6th pixel 1710 Picture element 1800 Picture element 1801 1st pixel 1802 2nd pixel 1803 3rd pixel 1804 4th pixel 1805 5th pixel 1806 6th pixel 1807 7th pixel 1808 8th pixel 1809 9th pixel 1900 Picture element 1901 1st pixel 1902 2nd pixel 1903 3rd pixel 1904 4th pixel 1905 5th pixel 1906 5th Sixth pixel 1907 Seventh pixel 2001 First transistor 2002 Second transistor 2003 Second 3 transistor 2004 light emitting element 2005 holding capacitor 2006 signal line 2007 first scanning line 2008 second scanning line 2009 power supply line 2010 counter electrode 2101 frame period 2110 substrate 2113 first electrode 2114 partition wall 2115B light emitting layer 2115G light emitting layer 2115R light emitting Layer 2116 Second electrode 2121 Light emitting region 2122 Partition 2201 Frame period 2202 Period 2203 Period 2204 Period 2205 Period 2206 Period 2207 Period 2301 Erase diode 2302 Scanning line 2303 Data line 2304 Partition 2306 Input terminal 2307 Input terminal 2308 Connection wiring 2309a FPC
2309b FPC
2310 Substrate 2311 Sealing material 2401 Transistor 2601A Switching transistor 2601B Switching transistor 2602A Driving transistor 2602B Driving transistor 2604 Signal line 2605A Scanning line 2605B Scanning line 2606 Power supply line 2701A Holding capacitor 2701B Holding capacitor 3001 Signal line driver circuit 3002 Pixel unit 3003 Scanning line driver circuit 3004 Sealing substrate 3005 Sealing material 3006 Scan line driving circuit 3007 Space 3008 Wiring 3009 FPC
3010 Substrate 3011 TFT
3012 TFT
3013 First electrode 3014 Insulator 3016 Light emitting layer 3017 Second electrode 3018 Light emitting element 3019 IC chip 3020 N-channel TFT
3021 N-channel TFT
3100 Substrate 3101 Signal line driver circuit 3102 Pixel portion 3103 Scan line driver circuit 3104 Scan line driver circuit 3105 FPC
3106 IC chip 3107 IC chip 3108 Sealing substrate 3109 Sealing material 3110 Substrate 3111 Signal line driver circuit 3112 Pixel portion 3113 Scan line driver circuit 3114 Scan line driver circuit 3115 FPC
3116 IC chip 3117 IC chip 3118 Sealing substrate 3119 Sealing material 3200 Substrate 3201 Peripheral drive circuit 3202 Pixel portion 3204 FPC
3205 IC chip 3206 IC chip 3207 Sealing substrate 3208 Sealing material 3210 Substrate 3211 Peripheral drive circuit 3212 Pixel portion 3213 FPC
3214 FPC
3301 Display panel 3302 Pixel portion 3303 Scanning line driving circuit 3304 Signal line driving circuit 3311 Circuit board 3312 Control circuit 3313 Signal dividing circuit 3314 Connection wiring 3401 Tuner 3402 Video signal amplification circuit 3403 Video signal processing circuit 3404 Signal line driving circuit 3405 Audio signal amplification Circuit 3406 Audio signal processing circuit 3407 Speaker 3408 Control circuit 3409 Input unit 3410 Scan line drive circuit 3411 Display panel 3412 Control circuit 3413 Signal division circuit 3501 Case 3502 Display screen 3503 Speaker 3504 Operation switch 3510 Charger 3512 Case 3513 Display unit 3516 Operation key 3517 Speaker portion 3601 Display panel 3602 Printed wiring board 3603 Pixel portion 3604 Scan line driving circuit 360 5 Scanning Line Driver Circuit 3606 Signal Line Driver Circuit 3607 Controller 3608 CPU
3609 Memory 3610 Power supply circuit 3611 Audio processing circuit 3612 Transmission / reception circuit 3613 Flexible wiring board 3614 I / F unit 3615 Antenna port 3616 VRAM
3617 DRAM
3618 Flash memory 3619 Interface 3620 Control signal generation circuit 3621 Decoder 3622 Register 3623 Arithmetic circuit 3624 RAM
3625 Input means 3626 Microphone 3627 Speaker 3628 Antenna 3701 Display panel 3713 FPC
3730 Housing 3731 Printed circuit board 3732 Speaker 3733 Microphone 3734 Transmission / reception circuit 3735 Signal processing circuit 3736 Input means 3737 Battery 3939 Housing 3740 Antenna 3901 Dotted line 3902 Dotted line 3903 Dotted line 3904 Dotted line 3905 Triangle 4000 Substrate 4001 Base insulating film 4002 Semiconductor layer 4003 Gate insulating film 4004 Gate electrode 4005 Interlayer insulating film 4006 Connection portion 4007 First electrode 4008 Partition wall 4009A Light emitting layer 4009B Light emitting layer 4010 Second electrode 4011 Color conversion layer (R1)
4012 Color conversion layer (G1)
4013 Color conversion layer (R2)
4014 Color conversion layer (G2)
4015 Counter substrate 4109A Light emitting layer 4109B Light emitting layer 4401 First transistor 4402 Second transistor 4403 Signal line 4404 First power supply line 4405 Second power supply line 4406 Light emitting element 4407 Scan line 4601 Column signal line drive circuit 4602 Row signal line Drive circuit 4603 Pixel portion 4604 Light emitting element 5001 First substrate 5002 Column signal line 5003 Row signal line 5004 Partition wall 5005 Intersection 5006 Input terminal 5007 Input terminal 5008 Connection wiring 5009a FPC
5009b FPC
5010 Second substrate 5011 Sealing material 5101 Interlayer insulating film 5102 Wiring 5103 Reflective electrode 5104 Reflective electrode 6001 First transistor 6002 Second transistor 6003 Signal line 6004 First power supply line 6005 Second power supply line 6006 Light emitting element 6007 Scanning Line 6008 Current source circuit 6009 Third transistor 6010 Storage capacitor 7001 First transistor 7002 Second transistor 7003 Signal line 7004 First power supply line 7005 Second power supply line 7006 Light emitting element 7007 First scanning line 7009 Third Transistor 7010 storage capacitor 7016 second scanning line 7601 substrate 7602 base film 7603 pixel electrode 7604 first electrode 7605 wiring 7606 wiring 7607 N-type semiconductor layer 7608 N-type semiconductor layer 7609 semiconductor 7610 Gate insulating film 7611 Insulating film 7612 Gate electrode 7613 Second electrode 7614 Interlayer insulator 7615 Light emitting layer 7616 Counter electrode 7617 Light emitting element 7618 Drive transistor 7619 Storage capacitor 7620 First electrode 7701 Substrate 7702 Base film 7703 Gate electrode 7704 First Electrode 7705 gate insulating film 7706 semiconductor layer 7707 semiconductor layer 7708 N type semiconductor layer 7709 N type semiconductor layer 7710 N type semiconductor layer 7711 wiring 7712 wiring 7713 conductive layer 7714 pixel electrode 7715 insulator 7716 light emitting layer 7717 counter electrode 7718 light emitting element 7719 Drive transistor 7720 Storage capacitor 7721 Second electrode 7801 Insulator 7802 Insulator 8010 Housing 8011 Display portion 8012 Remote control device 8013 Speaker portion 9701 Train vehicle main body 9702 Display panel 9703 Display panel 9704 Display panel 9801 Telephone pole 9802 Display panel 9803 Moving body 9901 Car body 9902 Display panel 10001 Unit bus 10002 Display panel 10101 Aircraft car body 10102 Display panel 10103 Hinge portion 38101 Housing 38102 Support base 38103 Display portion 38201 Main unit 38202 Display unit 38203 Image receiving unit 38204 Operation key 38205 External connection port 38206 Shutter 38301 Main unit 38302 Housing 38303 Display unit 38304 Keyboard 38305 External connection port 38306 Pointing device 38401 Main unit 38402 Display unit 38403 Switch 38404 Operation key 38405 Infrared port 38501 Main unit 38502 Housing Body 38503 table Part A
38504 Display B
38505 section 38506 operation key 38507 speaker section 38601 main body 38602 display section 38603 earphone 38604 support section 38701 housing 38702 display section 38703 speaker section 38704 operation key 38705 storage medium insertion section 38801 main body 38802 display section 38803 operation key 38804 speaker 38805 shutter 38805 38807 Antenna

Claims (13)

複数の絵素を有する表示領域を有し、
前記絵素は、CIE−XY色度図で表したときに、前記CIE−XY色度図のxが0.50以上の領域に座標を有する発光素子を具備する第1の画素及び第2の画素と、前記CIE−XY色度図のyが0.55以上の領域に座標を有する発光素子を具備する第3の画素及び第4の画素と、前記CIE−XY色度図のxが0.20以下、yが0.25以下の領域に座標を有する発光素子を具備する第5の画素及び第6の画素と、で構成されており、
前記第1の画素に設けられた発光素子と前記第2の画素に設けられた発光素子は互いに異なる発光スペクトルを有し、
前記第3の画素に設けられた発光素子と前記第4の画素に設けられた発光素子は互いに異なる発光スペクトルを有し、
前記第5の画素に設けられた発光素子と前記第6の画素に設けられた発光素子は、互いに異なる発光スペクトルを有することを特徴とする表示装置。
A display area having a plurality of picture elements;
When the pixel is represented by a CIE-XY chromaticity diagram, the first pixel and the second pixel each include a light emitting element having a coordinate in a region where x of the CIE-XY chromaticity diagram is 0.50 or more. A pixel, a third pixel and a fourth pixel including light emitting elements having coordinates in a region where y in the CIE-XY chromaticity diagram is 0.55 or more, and x in the CIE-XY chromaticity diagram is 0. .5 or less, and a fifth pixel and a sixth pixel each having a light-emitting element having coordinates in a region where y is 0.25 or less,
The light emitting element provided in the first pixel and the light emitting element provided in the second pixel have different emission spectra,
The light emitting element provided in the third pixel and the light emitting element provided in the fourth pixel have different emission spectra.
The display device, wherein the light emitting element provided in the fifth pixel and the light emitting element provided in the sixth pixel have different emission spectra.
複数の絵素を有する表示領域を有し、
前記絵素は、CIE−XY色度図で表したときに、前記CIE−XY色度図のxが0.50以上の領域に座標を有する発光素子を具備する第1の画素及び第2の画素と、前記CIE−XY色度図のyが0.55以上の領域に座標を有する発光素子を具備する第3の画素及び第4の画素と、前記CIE−XY色度図のxが0.20以下、yが0.25以下の領域に座標を有する発光素子を具備する第5の画素及び第6の画素と、で構成されており、
前記第1の画素に設けられた発光素子と前記第2の画素に設けられた発光素子は、前記CIE−XY色度図において、互いに座標が異なる色で発光し、
前記第3の画素に設けられた発光素子と前記第4の画素に設けられた発光素子は、前記CIE−XY色度図において、互いに座標が異なる色で発光し、
前記第5の画素に設けられた発光素子と前記第6の画素に設けられた発光素子は、前記CIE−XY色度図において、互いに座標が異なる色で発光することを特徴とする表示装置。
A display area having a plurality of picture elements;
When the pixel is represented by a CIE-XY chromaticity diagram, the first pixel and the second pixel each include a light emitting element having a coordinate in a region where x of the CIE-XY chromaticity diagram is 0.50 or more. A pixel, a third pixel and a fourth pixel including light emitting elements having coordinates in a region where y in the CIE-XY chromaticity diagram is 0.55 or more, and x in the CIE-XY chromaticity diagram is 0. .5 or less, and a fifth pixel and a sixth pixel each having a light-emitting element having coordinates in a region where y is 0.25 or less,
The light emitting element provided in the first pixel and the light emitting element provided in the second pixel emit light in colors having different coordinates in the CIE-XY chromaticity diagram,
The light emitting element provided in the third pixel and the light emitting element provided in the fourth pixel emit light in colors having different coordinates in the CIE-XY chromaticity diagram,
The display device, wherein the light emitting element provided in the fifth pixel and the light emitting element provided in the sixth pixel emit light in colors having different coordinates in the CIE-XY chromaticity diagram.
複数の絵素を有する表示領域を有し、
前記絵素は、CIE−XY色度図で表したときに、前記CIE−XY色度図のxが0.50以上の領域に座標を有する発光素子を具備する第1の画素及び第2の画素と、前記CIE−XY色度図のyが0.55以上の領域に座標を有する発光素子を具備する第3の画素及び第4の画素と、前記CIE−XY色度図のxが0.20以下、yが0.25以下の領域に座標を有する発光素子を具備する第5の画素及び第6の画素と、で構成されており、
前記第1の画素に設けられた発光素子と前記第2の画素に設けられた発光素子は、異なる材料で構成されており、且つ互いに異なる発光スペクトルを有し、
前記第3の画素に設けられた発光素子と前記第4の画素に設けられた発光素子は、異なる材料で構成されており、且つ互いに異なる発光スペクトルを有し、
前記第5の画素に設けられた発光素子と前記第6の画素に設けられた発光素子は、異なる材料で構成されており、且つ互いに異なる発光スペクトルを有することを特徴とする表示装置。
A display area having a plurality of picture elements;
When the pixel is represented by a CIE-XY chromaticity diagram, the first pixel and the second pixel each include a light emitting element having a coordinate in a region where x of the CIE-XY chromaticity diagram is 0.50 or more. A pixel, a third pixel and a fourth pixel including light emitting elements having coordinates in a region where y in the CIE-XY chromaticity diagram is 0.55 or more, and x in the CIE-XY chromaticity diagram is 0. .5 or less, and a fifth pixel and a sixth pixel each having a light-emitting element having coordinates in a region where y is 0.25 or less,
The light emitting element provided in the first pixel and the light emitting element provided in the second pixel are made of different materials and have different emission spectra.
The light emitting element provided in the third pixel and the light emitting element provided in the fourth pixel are made of different materials and have emission spectra different from each other.
The display device, wherein the light-emitting element provided in the fifth pixel and the light-emitting element provided in the sixth pixel are made of different materials and have different emission spectra.
複数の絵素を有する表示領域を有し、
前記絵素は、CIE−XY色度図で表したときに、前記CIE−XY色度図のxが0.50以上の領域に座標を有する発光素子を具備する第1の画素及び第2の画素と、前記CIE−XY色度図のyが0.55以上の領域に座標を有する発光素子を具備する第3の画素及び第4の画素と、前記CIE−XY色度図のxが0.20以下、yが0.25以下の領域に座標を有する発光素子を具備する第5の画素及び第6の画素と、で構成されており、
前記第1の画素に設けられた発光素子と前記第2の画素に設けられた発光素子は、互いに膜厚が異なっており、且つ互いに異なる発光スペクトルを有し、
前記第3の画素に設けられた発光素子と前記第4の画素に設けられた発光素子は、互いに膜厚が異なっており、且つ互いに異なる発光スペクトルを有し、
前記第5の画素に設けられた発光素子と前記第6の画素に設けられた発光素子は、互いに膜厚が異なっており、且つ互いに異なる発光スペクトルを有することを特徴とする表示装置。
A display area having a plurality of picture elements;
When the pixel is represented by a CIE-XY chromaticity diagram, the first pixel and the second pixel each include a light emitting element having a coordinate in a region where x of the CIE-XY chromaticity diagram is 0.50 or more. A pixel, a third pixel and a fourth pixel including light emitting elements having coordinates in a region where y in the CIE-XY chromaticity diagram is 0.55 or more, and x in the CIE-XY chromaticity diagram is 0. .5 or less, and a fifth pixel and a sixth pixel each having a light-emitting element having coordinates in a region where y is 0.25 or less,
The light-emitting element provided in the first pixel and the light-emitting element provided in the second pixel have different film thicknesses from each other and have different emission spectra.
The light emitting element provided in the third pixel and the light emitting element provided in the fourth pixel are different in film thickness from each other and have different emission spectra,
The display device, wherein the light-emitting element provided in the fifth pixel and the light-emitting element provided in the sixth pixel have different thicknesses and have different emission spectra.
複数の絵素を有する表示領域を有し、
前記絵素は、CIE−XY色度図で表したときに、前記CIE−XY色度図のxが0.50以上の領域に座標を有する発光素子を具備する第1の画素及び第2の画素と、前記CIE−XY色度図のyが0.55以上の領域に座標を有する発光素子を具備する第3の画素及び第4の画素と、前記CIE−XY色度図のxが0.20以下、yが0.25以下の領域に座標を有する発光素子を具備する第5の画素及び第6の画素と、で構成されており、
前記第1の画素、前記第2の画素は、互いに透過特性が異なるカラーフィルターを具備し、且つ互いに異なる発光スペクトルの光を透過し、
前記第3の画素、前記第4の画素は、互いに透過特性が異なるカラーフィルターを具備し、且つ互いに異なる発光スペクトルの光を透過し
前記第5の画素、前記第6の画素は、互いに透過特性が異なるカラーフィルターを具備し、且つ互いに異なる発光スペクトルの光を透過することを特徴とする表示装置。
A display area having a plurality of picture elements;
When the pixel is represented by a CIE-XY chromaticity diagram, the first pixel and the second pixel each include a light emitting element having a coordinate in a region where x of the CIE-XY chromaticity diagram is 0.50 or more. A pixel, a third pixel and a fourth pixel including light emitting elements having coordinates in a region where y in the CIE-XY chromaticity diagram is 0.55 or more, and x in the CIE-XY chromaticity diagram is 0. .5 or less, and a fifth pixel and a sixth pixel each having a light-emitting element having coordinates in a region where y is 0.25 or less,
The first pixel and the second pixel include color filters having different transmission characteristics, and transmit light having different emission spectra.
The third pixel and the fourth pixel include color filters having different transmission characteristics, and transmit light having different emission spectra. The fifth pixel and the sixth pixel have transmission characteristics. A display device comprising different color filters and transmitting light having different emission spectra.
複数の絵素を有する表示領域を有し、
前記絵素は、CIE−XY色度図で表したときに、前記CIE−XY色度図のxが0.50以上の領域に座標を有する発光素子を具備する第1の画素及び第2の画素と、前記CIE−XY色度図のyが0.55以上の領域に座標を有する発光素子を具備する第3の画素及び第4の画素と、前記CIE−XY色度図のxが0.20以下、yが0.25以下の領域に座標を有する発光素子を具備する第5の画素及び第6の画素と、で構成されており、
前記第1の画素に設けられた発光素子と前記第2の画素に設けられた発光素子は、異なる材料で構成されており、且つ前記CIE−XY色度図において、互いに座標が異なる色で発光し、
前記第3の画素に設けられた発光素子と前記第4の画素に設けられた発光素子は、異なる材料で構成されており、且つ前記CIE−XY色度図において、互いに座標が異なる色で発光し、
前記第5の画素に設けられた発光素子と前記第6の画素に設けられた発光素子は、異なる材料で構成されており、且つ前記CIE−XY色度図において、互いに座標が異なる色で発光することを特徴とする表示装置。
A display area having a plurality of picture elements;
When the pixel is represented by a CIE-XY chromaticity diagram, the first pixel and the second pixel each include a light emitting element having a coordinate in a region where x of the CIE-XY chromaticity diagram is 0.50 or more. A pixel, a third pixel and a fourth pixel including light emitting elements having coordinates in a region where y in the CIE-XY chromaticity diagram is 0.55 or more, and x in the CIE-XY chromaticity diagram is 0. .5 or less, and a fifth pixel and a sixth pixel each having a light-emitting element having coordinates in a region where y is 0.25 or less,
The light-emitting element provided in the first pixel and the light-emitting element provided in the second pixel are made of different materials and emit light in colors having different coordinates in the CIE-XY chromaticity diagram. And
The light emitting element provided in the third pixel and the light emitting element provided in the fourth pixel are made of different materials, and emit light in colors having different coordinates in the CIE-XY chromaticity diagram. And
The light-emitting element provided in the fifth pixel and the light-emitting element provided in the sixth pixel are made of different materials, and emit light in colors having different coordinates in the CIE-XY chromaticity diagram. A display device characterized by:
複数の絵素を有する表示領域を有し、
前記絵素は、CIE−XY色度図で表したときに、前記CIE−XY色度図のxが0.50以上の領域に座標を有する発光素子を具備する第1の画素及び第2の画素と、前記CIE−XY色度図のyが0.55以上の領域に座標を有する発光素子を具備する第3の画素及び第4の画素と、前記CIE−XY色度図のxが0.20以下、yが0.25以下の領域に座標を有する発光素子を具備する第5の画素及び第6の画素と、で構成されており、
前記第1の画素に設けられた発光素子と前記第2の画素に設けられた発光素子は、互いに膜厚が異なっており、且つ前記CIE−XY色度図において、互いに座標が異なる色で発光し、
前記第3の画素に設けられた発光素子と前記第4の画素に設けられた発光素子は、互いに膜厚が異なっており、且つ前記CIE−XY色度図において、互いに座標が異なる色で発光し、
前記第5の画素に設けられた発光素子と前記第6の画素に設けられた発光素子は、互いに膜厚が異なっており、且つ前記CIE−XY色度図において、互いに座標が異なる色で発光することを特徴とする表示装置。
A display area having a plurality of picture elements;
When the pixel is represented by a CIE-XY chromaticity diagram, the first pixel and the second pixel each include a light emitting element having a coordinate in a region where x of the CIE-XY chromaticity diagram is 0.50 or more. A pixel, a third pixel and a fourth pixel including light emitting elements having coordinates in a region where y in the CIE-XY chromaticity diagram is 0.55 or more, and x in the CIE-XY chromaticity diagram is 0. .5 or less, and a fifth pixel and a sixth pixel each having a light-emitting element having coordinates in a region where y is 0.25 or less,
The light-emitting element provided in the first pixel and the light-emitting element provided in the second pixel have different film thicknesses, and emit light in colors having different coordinates in the CIE-XY chromaticity diagram. And
The light emitting elements provided in the third pixel and the light emitting elements provided in the fourth pixel have different film thicknesses, and emit light with colors having different coordinates in the CIE-XY chromaticity diagram. And
The light emitting element provided in the fifth pixel and the light emitting element provided in the sixth pixel have different film thicknesses, and emit light with colors having different coordinates in the CIE-XY chromaticity diagram. A display device characterized by:
複数の絵素を有する表示領域を有し、
前記絵素は、CIE−XY色度図で表したときに、前記CIE−XY色度図のxが0.50以上の領域に座標を有する発光素子を具備する第1の画素及び第2の画素と、前記CIE−XY色度図のyが0.55以上の領域に座標を有する発光素子を具備する第3の画素及び第4の画素と、前記CIE−XY色度図のxが0.20以下、yが0.25以下の領域に座標を有する発光素子を具備する第5の画素及び第6の画素と、で構成されており、
前記第1の画素、前記第2の画素は、互いに透過特性が異なるカラーフィルターを具備し、且つ当該カラーフィルターを透過した光は、前記CIE−XY色度図において互いに座標が異なる色であり、
前記第3の画素、前記第4の画素は、互いに透過特性が異なるカラーフィルターを具備し、且つ当該カラーフィルターを透過した光は、前記CIE−XY色度図において互いに座標が異なる色であり、
前記第5の画素、前記第6の画素は、互いに透過特性が異なるカラーフィルターを具備し、且つ当該カラーフィルターを透過した光は、前記CIE−XY色度図において互いに座標が異なる色であることを特徴とする表示装置。
A display area having a plurality of picture elements;
When the pixel is represented by a CIE-XY chromaticity diagram, the first pixel and the second pixel each include a light emitting element having a coordinate in a region where x of the CIE-XY chromaticity diagram is 0.50 or more. A pixel, a third pixel and a fourth pixel including light emitting elements having coordinates in a region where y in the CIE-XY chromaticity diagram is 0.55 or more, and x in the CIE-XY chromaticity diagram is 0. .5 or less, and a fifth pixel and a sixth pixel each having a light-emitting element having coordinates in a region where y is 0.25 or less,
The first pixel and the second pixel include color filters having different transmission characteristics, and light transmitted through the color filter is a color having different coordinates in the CIE-XY chromaticity diagram.
The third pixel and the fourth pixel include color filters having different transmission characteristics, and light transmitted through the color filter is a color having different coordinates in the CIE-XY chromaticity diagram.
The fifth pixel and the sixth pixel are provided with color filters having different transmission characteristics, and light transmitted through the color filter is a color having different coordinates in the CIE-XY chromaticity diagram. A display device.
請求項1乃至請求項8のいずれか一項において、
前記第1の画素が具備する発光素子、前記第2の画素が具備する発光素子のいずれかは、前記CIE−XY色度図で表したときに、前記CIE−XY色度図のxが0.6以上、yが0.35以下の領域に座標を有し、
前記第3の画素が具備する発光素子、前記第4の画素が具備する発光素子のいずれかは、前記CIE−XY色度図で表したときに、前記CIE−XY色度図のxが0.3以下、yが0.6以上の領域に座標を有し、
前記第5の画素が具備する発光素子、前記第6の画素が具備する発光素子のいずれかは、前記CIE−XY色度図で表したときに、前記CIE−XY色度図のxが0.15以下、yが0.2以下の領域に座標を有することを特徴とする表示装置。
In any one of Claims 1 thru | or 8,
Either the light emitting element included in the first pixel or the light emitting element included in the second pixel has an x of 0 in the CIE-XY chromaticity diagram when represented by the CIE-XY chromaticity diagram. .6 or more and coordinates are in a region where y is 0.35 or less,
One of the light emitting element included in the third pixel and the light emitting element included in the fourth pixel is represented by x in the CIE-XY chromaticity diagram when represented by the CIE-XY chromaticity diagram. .3 or less, y has a coordinate in a region of 0.6 or more,
Any of the light emitting element included in the fifth pixel and the light emitting element included in the sixth pixel has an x of 0 in the CIE-XY chromaticity diagram when represented by the CIE-XY chromaticity diagram. A display device having coordinates in an area where .15 or less and y is 0.2 or less.
請求項1乃至請求項9のいずれか一項において、
前記絵素は、白色を発光する発光素子を具備することを特徴とする表示装置。
In any one of Claims 1 thru | or 9,
The display device, wherein the picture element includes a light emitting element that emits white light.
請求項1乃至請求項10のいずれか一項において、
前記第1の画素及び前記第2の画素、前記第3の画素及び前記第4の画素、並びに前記第5の画素及び前記第6の画素は、互いに異なる面積の発光領域を具備することを特徴とする表示装置。
In any one of Claims 1 to 10,
The first pixel, the second pixel, the third pixel, and the fourth pixel, and the fifth pixel and the sixth pixel include light emitting regions having different areas. A display device.
請求項1乃至請求項11のいずれか一項において、
前記発光素子は、エレクトロルミネッセンス素子であることを特徴とする表示装置。
In any one of Claims 1 to 11,
The display device, wherein the light emitting element is an electroluminescence element.
請求項1乃至請求項12のいずれか一項に記載の表示装置を具備することを特徴とする電子機器。 An electronic apparatus comprising the display device according to any one of claims 1 to 12.
JP2006263259A 2005-09-30 2006-09-27 Display device and electronic device Withdrawn JP2007122033A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006263259A JP2007122033A (en) 2005-09-30 2006-09-27 Display device and electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005288373 2005-09-30
JP2006263259A JP2007122033A (en) 2005-09-30 2006-09-27 Display device and electronic device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012045090A Division JP5651620B2 (en) 2005-09-30 2012-03-01 Display device, light emitting module, and electronic device

Publications (2)

Publication Number Publication Date
JP2007122033A true JP2007122033A (en) 2007-05-17
JP2007122033A5 JP2007122033A5 (en) 2009-11-05

Family

ID=38145875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006263259A Withdrawn JP2007122033A (en) 2005-09-30 2006-09-27 Display device and electronic device

Country Status (1)

Country Link
JP (1) JP2007122033A (en)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010060805A (en) * 2008-09-03 2010-03-18 Sony Corp Display device, method for driving the display device, and electronic equipment
WO2010039938A1 (en) * 2008-10-01 2010-04-08 Universal Display Corporation Novel oled display architecture
JP2011048372A (en) * 2009-08-27 2011-03-10 Aussmak Optoelectronic Corp Display module and display apparatus
WO2011123134A1 (en) * 2010-04-01 2011-10-06 Universal Display Corporation Novel oled display architecture
KR20120039874A (en) * 2010-10-18 2012-04-26 엘지디스플레이 주식회사 Organic electro luminescent device
US8334545B2 (en) 2010-03-24 2012-12-18 Universal Display Corporation OLED display architecture
JP2013026224A (en) * 2011-07-18 2013-02-04 Universal Display Corp Rgbw oled display of long lifetime and low power consumption
US8827488B2 (en) 2008-10-01 2014-09-09 Universal Display Corporation OLED display architecture
US8957579B2 (en) 2012-09-14 2015-02-17 Universal Display Corporation Low image sticking OLED display
JPWO2013018136A1 (en) * 2011-08-03 2015-02-23 パナソニック株式会社 Display panel and manufacturing method thereof
KR101533764B1 (en) * 2009-05-01 2015-07-06 엘지디스플레이 주식회사 Organic electroluminescent display device and methods of driving and manufacturing the same
JP2016109769A (en) * 2014-12-03 2016-06-20 株式会社ジャパンディスプレイ Image display device
JP2017126550A (en) * 2016-01-12 2017-07-20 三星ディスプレイ株式會社Samsung Display Co.,Ltd. Display device
KR101801244B1 (en) * 2010-08-27 2017-11-27 엘지디스플레이 주식회사 Organic electro-luminescence device
JP2018032020A (en) * 2016-08-17 2018-03-01 株式会社半導体エネルギー研究所 Display device, electronic device, and mobile information terminal
JP2018092946A (en) * 2011-04-27 2018-06-14 株式会社半導体エネルギー研究所 Light emitting device
KR101933952B1 (en) * 2011-07-01 2018-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light-emitting device, electronic device, and lighting device
CN112259602A (en) * 2020-10-10 2021-01-22 武汉华星光电半导体显示技术有限公司 Small-size TFT and display panel
WO2021152672A1 (en) * 2020-01-27 2021-08-05 シャープ株式会社 Display device
WO2023152972A1 (en) * 2022-02-14 2023-08-17 シャープディスプレイテクノロジー株式会社 Light-emitting device and production method therefor

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275381A (en) * 1993-03-18 1994-09-30 Hitachi Ltd Multicolor luminous element and substrate thereof
JP2001290441A (en) * 1999-02-26 2001-10-19 Sanyo Electric Co Ltd Color display device
JP2003077663A (en) * 2001-09-03 2003-03-14 Pioneer Electronic Corp Capacitive light emitting element panel
JP2003249174A (en) * 2002-02-26 2003-09-05 Matsushita Electric Ind Co Ltd Plasma display device
JP2005062833A (en) * 2003-07-29 2005-03-10 Seiko Epson Corp Color filter, color image display device, and electronic equipment
WO2005031693A1 (en) * 2003-09-30 2005-04-07 Koninklijke Philips Electronics, N.V. Multiple primary color display system and method of display using multiple primary colors
JP2005156925A (en) * 2003-11-26 2005-06-16 Hitachi Displays Ltd Display device
JP2005197239A (en) * 2003-12-12 2005-07-21 Semiconductor Energy Lab Co Ltd Light emitting device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275381A (en) * 1993-03-18 1994-09-30 Hitachi Ltd Multicolor luminous element and substrate thereof
JP2001290441A (en) * 1999-02-26 2001-10-19 Sanyo Electric Co Ltd Color display device
JP2003077663A (en) * 2001-09-03 2003-03-14 Pioneer Electronic Corp Capacitive light emitting element panel
JP2003249174A (en) * 2002-02-26 2003-09-05 Matsushita Electric Ind Co Ltd Plasma display device
JP2005062833A (en) * 2003-07-29 2005-03-10 Seiko Epson Corp Color filter, color image display device, and electronic equipment
WO2005031693A1 (en) * 2003-09-30 2005-04-07 Koninklijke Philips Electronics, N.V. Multiple primary color display system and method of display using multiple primary colors
JP2007515662A (en) * 2003-09-30 2007-06-14 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Multiple primary color display system and display method using multiple primary colors
JP2005156925A (en) * 2003-11-26 2005-06-16 Hitachi Displays Ltd Display device
JP2005197239A (en) * 2003-12-12 2005-07-21 Semiconductor Energy Lab Co Ltd Light emitting device

Cited By (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010060805A (en) * 2008-09-03 2010-03-18 Sony Corp Display device, method for driving the display device, and electronic equipment
KR102130426B1 (en) 2008-10-01 2020-07-08 유니버셜 디스플레이 코포레이션 Novel oled display architecture
EP3144972A1 (en) * 2008-10-01 2017-03-22 Universal Display Corporation Novel oled display architecture
US10192936B1 (en) 2008-10-01 2019-01-29 Universal Display Corporation OLED display architecture
KR20180000340A (en) * 2008-10-01 2018-01-02 유니버셜 디스플레이 코포레이션 Novel oled display architecture
WO2010039938A1 (en) * 2008-10-01 2010-04-08 Universal Display Corporation Novel oled display architecture
KR102302644B1 (en) 2008-10-01 2021-09-15 유니버셜 디스플레이 코포레이션 Novel oled display architecture
US9559151B2 (en) 2008-10-01 2017-01-31 Universal Display Corporation OLED display architecture
US10177201B2 (en) 2008-10-01 2019-01-08 Universal Display Corporation OLED display architecture
KR101669691B1 (en) * 2008-10-01 2016-10-27 유니버셜 디스플레이 코포레이션 Novel OLED display architecture
US9385167B2 (en) 2008-10-01 2016-07-05 Universal Display Corporation OLED display architecture
US8827488B2 (en) 2008-10-01 2014-09-09 Universal Display Corporation OLED display architecture
KR20200084059A (en) * 2008-10-01 2020-07-09 유니버셜 디스플레이 코포레이션 Novel oled display architecture
EP3761370A1 (en) * 2008-10-01 2021-01-06 Universal Display Corporation Novel oled display architecture
JP2015079760A (en) * 2008-10-01 2015-04-23 ユニバーサル・ディスプレイ・コーポレーション Novel oled display architecture
KR20110057234A (en) * 2008-10-01 2011-05-31 유니버셜 디스플레이 코포레이션 Novel oled display architecture
JP2012504852A (en) * 2008-10-01 2012-02-23 ユニバーサル・ディスプレイ・コーポレーション New OLED display structure
KR101533764B1 (en) * 2009-05-01 2015-07-06 엘지디스플레이 주식회사 Organic electroluminescent display device and methods of driving and manufacturing the same
JP2011048372A (en) * 2009-08-27 2011-03-10 Aussmak Optoelectronic Corp Display module and display apparatus
US8334545B2 (en) 2010-03-24 2012-12-18 Universal Display Corporation OLED display architecture
CN102822973A (en) * 2010-04-01 2012-12-12 通用显示公司 Novel OLED display architecture
KR20160142410A (en) * 2010-04-01 2016-12-12 유니버셜 디스플레이 코포레이션 Novel oled display architecture
KR102248776B1 (en) 2010-04-01 2021-05-06 유니버셜 디스플레이 코포레이션 Novel oled display architecture
KR102284003B1 (en) 2010-04-01 2021-07-30 유니버셜 디스플레이 코포레이션 Novel oled display architecture
WO2011123134A1 (en) * 2010-04-01 2011-10-06 Universal Display Corporation Novel oled display architecture
EP3751618A1 (en) * 2010-04-01 2020-12-16 Universal Display Corporation Novel oled display architecture
KR20190080986A (en) * 2010-04-01 2019-07-08 유니버셜 디스플레이 코포레이션 Novel oled display architecture
KR20190080987A (en) * 2010-04-01 2019-07-08 유니버셜 디스플레이 코포레이션 Novel oled display architecture
KR101996645B1 (en) 2010-04-01 2019-07-04 유니버셜 디스플레이 코포레이션 Novel oled display architecture
JP2013524432A (en) * 2010-04-01 2013-06-17 ユニバーサル ディスプレイ コーポレイション New organic light emitting device display architecture
KR101801244B1 (en) * 2010-08-27 2017-11-27 엘지디스플레이 주식회사 Organic electro-luminescence device
KR101697611B1 (en) * 2010-10-18 2017-01-18 엘지디스플레이 주식회사 Organic electro luminescent device
KR20120039874A (en) * 2010-10-18 2012-04-26 엘지디스플레이 주식회사 Organic electro luminescent device
JP2018092946A (en) * 2011-04-27 2018-06-14 株式会社半導体エネルギー研究所 Light emitting device
KR101933952B1 (en) * 2011-07-01 2018-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Light-emitting device, electronic device, and lighting device
JP2013026224A (en) * 2011-07-18 2013-02-04 Universal Display Corp Rgbw oled display of long lifetime and low power consumption
JPWO2013018136A1 (en) * 2011-08-03 2015-02-23 パナソニック株式会社 Display panel and manufacturing method thereof
US9236422B2 (en) 2011-08-03 2016-01-12 Joled Inc. Display panel and production method for same
US8957579B2 (en) 2012-09-14 2015-02-17 Universal Display Corporation Low image sticking OLED display
JP2016109769A (en) * 2014-12-03 2016-06-20 株式会社ジャパンディスプレイ Image display device
JP2017126550A (en) * 2016-01-12 2017-07-20 三星ディスプレイ株式會社Samsung Display Co.,Ltd. Display device
US11300826B2 (en) 2016-08-17 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic device, and mobile information terminal
JP7044497B2 (en) 2016-08-17 2022-03-30 株式会社半導体エネルギー研究所 Display device
JP2018032020A (en) * 2016-08-17 2018-03-01 株式会社半導体エネルギー研究所 Display device, electronic device, and mobile information terminal
JPWO2021152672A1 (en) * 2020-01-27 2021-08-05
WO2021152672A1 (en) * 2020-01-27 2021-08-05 シャープ株式会社 Display device
JP7329080B2 (en) 2020-01-27 2023-08-17 シャープ株式会社 Display device
US11804182B2 (en) 2020-01-27 2023-10-31 Sharp Kabushiki Kaisha Display device with pixel structure capable of extracting light from quantum-dot light-emitting layer and organic light-emitting layer of pixel structure
CN112259602A (en) * 2020-10-10 2021-01-22 武汉华星光电半导体显示技术有限公司 Small-size TFT and display panel
WO2023152972A1 (en) * 2022-02-14 2023-08-17 シャープディスプレイテクノロジー株式会社 Light-emitting device and production method therefor

Similar Documents

Publication Publication Date Title
US11676990B2 (en) Display device and electronic device
JP2007122033A (en) Display device and electronic device
JP5695813B2 (en) Display device, display module, and electronic device
JP2007058202A (en) Display device and driving method thereof

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090917

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130123