[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2007115564A - Method of manufacturing cold electron emitting element - Google Patents

Method of manufacturing cold electron emitting element Download PDF

Info

Publication number
JP2007115564A
JP2007115564A JP2005306795A JP2005306795A JP2007115564A JP 2007115564 A JP2007115564 A JP 2007115564A JP 2005306795 A JP2005306795 A JP 2005306795A JP 2005306795 A JP2005306795 A JP 2005306795A JP 2007115564 A JP2007115564 A JP 2007115564A
Authority
JP
Japan
Prior art keywords
amorphous silicon
layer
silicon layer
emitter
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005306795A
Other languages
Japanese (ja)
Inventor
Shinichi Hirose
紳一 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP2005306795A priority Critical patent/JP2007115564A/en
Publication of JP2007115564A publication Critical patent/JP2007115564A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of producing a cold electron emitting element capable of forming a Spindt-type emitter of which the cost can be reduced. <P>SOLUTION: An emitter electrode 2 is formed on a substrate 1, and an amorphous silicon layer 3 is formed in a predetermined area on the emitter electrode 2. An insulation layer 5 is formed on the emitter electrode 2 so that its surface may be a flat surface continuous with the amorphous silicon layer 3, and a conductive layer 6 and an etching mask layer 7 are overlaid on the insulation layer 5 and the amorphous silicon layer 3 in order. The conductive layer 6 and the etching mask layer 7 are etched to expose the surface of the amorphous silicon layer 3. The exposed layer 3 is etched isotropically and the neighborhood of the surface of the amorphous silicon layer 3 is transformed. The transformed part, the etching mask layer 7, and conductive layer 6 on the amorphous silicon layer 3 are removed, and the amorphous silicon layer 3 is transformed into an approximately conic emitter 10. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、スピント型エミッタを有する冷電子放出素子の製造方法に関する。   The present invention relates to a method for manufacturing a cold electron emission device having a Spindt-type emitter.

スピント型エミッタを有する冷電子放出素子は、ディスプレイや磁気測定などに幅広く使用されている。
また、スピント型エミッタを有する冷電子放出素子は、電界放射現象を利用している。即ち、この冷電子放出素子は、物質に印加する電界の強度を上げるとその強度に応じて物質表面のエネルギー障壁の幅が次第に狭くなり、電界強度が所定の値以上になると、物質中の電子がトンネル効果によりそのエネルギー障壁を突破できるようになり、そのため物質から冷電子が放出されるという現象を利用している。この場合、電場がポアソンの方程式に従って冷電子を放出するスピント型エミッタに電界が集中するので、比較的低い電圧で効率的に冷電子の放出を行うことができる。
Cold electron-emitting devices having Spindt-type emitters are widely used for displays and magnetic measurements.
A cold electron emission device having a Spindt-type emitter utilizes a field emission phenomenon. That is, when the intensity of the electric field applied to the substance is increased, the cold electron-emitting device gradually reduces the energy barrier width on the substance surface according to the intensity, and when the electric field intensity exceeds a predetermined value, Makes use of the phenomenon that the tunneling effect can break through the energy barrier and thus cold electrons are emitted from the material. In this case, since the electric field concentrates on the Spindt-type emitter that emits cold electrons according to Poisson's equation, cold electrons can be efficiently emitted at a relatively low voltage.

このようなスピント型エミッタを有する冷電子放出素子の構造を図8に示す。
図8は、スピント型エミッタを有する冷電子放出素子の一般的な構造を示す斜視図である。
The structure of a cold electron emission device having such a Spindt-type emitter is shown in FIG.
FIG. 8 is a perspective view showing a general structure of a cold electron emission device having a Spindt-type emitter.

図8に示すように、スピント型エミッタを有する冷電子放出素子120は、基板101上にエミッタ電極102が形成されており、このエミッタ電極102上には絶縁層103とゲート電極104とが所定の開口部105を有して順次積層されている。また、この開口部105には、エミッタ電極102と接して略円錐形状のスピント型エミッタ106が形成されている。
このスピント型エミッタ106の先端が尖っているほど、この先端に電界が集中しやすいので、より低い電圧で効率的に冷電子の放出を行うことができる。
As shown in FIG. 8, a cold electron emission device 120 having a Spindt-type emitter has an emitter electrode 102 formed on a substrate 101, and an insulating layer 103 and a gate electrode 104 are formed on the emitter electrode 102 in a predetermined manner. The openings 105 are sequentially stacked. In addition, a substantially conical Spindt emitter 106 is formed in the opening 105 in contact with the emitter electrode 102.
The sharper the tip of the Spindt-type emitter 106, the more the electric field is concentrated on the tip. Therefore, cold electrons can be efficiently emitted at a lower voltage.

このような略円錐形状のスピント型エミッタの形成方法が、特許文献1及び特許文献2に記載されている。
特許文献1に記載されているスピント型エミッタの形成方法は、基板に単結晶シリコンウエハを用いて、この単結晶シリコンウエハの表面近傍部を円錐形状に異方性エッチングすることによってスピント型エミッタを得る方法である。
また、特許文献2に記載されているスピント型エミッタの形成方法は、ゲート電極の上方からエミッタ電極に向かって導電性材料を斜め蒸着することによってスピント型エミッタを得る方法である。
特開平4−94033号公報 特開平6−96664号公報
Patent Documents 1 and 2 describe a method for forming such a substantially conical Spindt-type emitter.
The method of forming a Spindt emitter described in Patent Document 1 uses a single crystal silicon wafer as a substrate, and anisotropically etches the vicinity of the surface of the single crystal silicon wafer into a conical shape. How to get.
The method for forming a Spindt-type emitter described in Patent Document 2 is a method for obtaining a Spindt-type emitter by obliquely depositing a conductive material from above the gate electrode toward the emitter electrode.
JP-A-4-94033 JP-A-6-96664

しかしながら、特許文献1に記載されているスピント型エミッタの形成方法は、高価な単結晶シリコンウエハを用いるため、冷電子放出素子の低コスト化に対して改善が望まれる。
また、特許文献2に記載されているスピント型エミッタの形成方法は、導電性材料を斜め蒸着する際、基板を回転させながら、かつ、斜め蒸着を行うため、蒸着装置の機構が複雑になるので、多額の設備コストが必要になったり、生産性が悪化するといった不具合が生じる。従って、特許文献2に記載されているスピント型エミッタの形成方法によって作製された冷電子放出素子は高価なものとなる。
However, since the Spindt-type emitter forming method described in Patent Document 1 uses an expensive single crystal silicon wafer, improvement in cost reduction of the cold electron-emitting device is desired.
In addition, the spint-type emitter formation method described in Patent Document 2 performs the oblique deposition while rotating the substrate when the conductive material is obliquely deposited, so that the mechanism of the deposition apparatus becomes complicated. , Troubles such as large equipment costs are required and productivity deteriorates. Therefore, the cold electron-emitting device manufactured by the Spindt-type emitter forming method described in Patent Document 2 is expensive.

そこで、本発明が解決しようとする課題は、低コスト化が可能なスピント型エミッタを形成できる冷電子放出素子の製造方法を提供することにある。   Accordingly, the problem to be solved by the present invention is to provide a method for manufacturing a cold electron emission device capable of forming a Spindt-type emitter capable of reducing the cost.

上記の課題を解決するために、本願発明は次の手段を有する。
基板(1)上にエミッタ電極(2)を形成するエミッタ電極形成工程と、形成された前記エミッタ電極(2)上の所定範囲に、アモルファスシリコン層(3)を形成するアモルファスシリコン層形成工程と、前記アモルファスシリコン層(3)を除く前記エミッタ電極(2)上に、前記アモルファスシリコン層(3)の表面とその表面とが連続する平坦な面となるように絶縁層(5)を形成する絶縁層形成工程と、前記絶縁層(5)及び前記アモルファスシリコン層(3)の各表面に、導電層(6)を形成し、この導電層(6)上にエッチングマスク層(7)を形成する積層工程と、前記アモルファスシリコン層(3)の表面が露出するように、前記エッチングマスク層(7)及び前記導電層(6)の所定範囲をリング状に順次エッチングする第1エッチング工程と、前記第1エッチング工程で露出した前記アモルファスシリコン層(3)を等方的にエッチングする第2エッチング工程と、少なくとも前記アモルファスシリコン層(3)における表面近傍部を変質させて変質部とする変質工程と、前記変質部、前記エッチングマスク層(7)、及び前記アモルファスシリコン層(3)上の前記導電層(6)を除去すると共に、前記アモルファスシリコン層(3)を前記エミッタ電極(2)と接する面が底面となる略円錐状のエミッタ(10)とするエミッタ形成工程と、を有することを特徴とする冷電子放出素子(20)の製造方法である。
In order to solve the above problems, the present invention has the following means.
An emitter electrode forming step of forming an emitter electrode (2) on the substrate (1), and an amorphous silicon layer forming step of forming an amorphous silicon layer (3) in a predetermined range on the formed emitter electrode (2); An insulating layer (5) is formed on the emitter electrode (2) excluding the amorphous silicon layer (3) so that the surface of the amorphous silicon layer (3) and the surface thereof are continuous and flat. A conductive layer (6) is formed on each surface of the insulating layer (5) and the amorphous silicon layer (3), and an etching mask layer (7) is formed on the conductive layer (6). And a predetermined range of the etching mask layer (7) and the conductive layer (6) are sequentially etched in a ring shape so that the surface of the amorphous silicon layer (3) is exposed. A first etching step, a second etching step for isotropically etching the amorphous silicon layer (3) exposed in the first etching step, and altering at least the surface vicinity of the amorphous silicon layer (3) Altering step of changing to an altered portion, removing the altered portion, the etching mask layer (7), and the conductive layer (6) on the amorphous silicon layer (3), and removing the amorphous silicon layer (3) from the An emitter forming step of forming a substantially conical emitter (10) whose bottom surface is in contact with the emitter electrode (2).

本発明によれば、基板1上にエミッタ電極2を形成する工程と、エミッタ電極2上の所定の範囲にアモルファスシリコン層3を形成する工程と、エミッタ電極2上の所定の範囲を残してエミッタ電極2上にアモルファスシリコン層3の表面とその表面とが連続する平坦な面となるように絶縁層5を形成する工程と、絶縁層5及びアモルファスシリコン層3の表面に、導電層6及びエッチングマスク層7を順次積層する工程と、アモルファスシリコン層3の表面が露出するようにエッチングマスク層7及び導電層6の所定範囲をリング状に順次エッチングする工程と、露出したアモルファスシリコン層3を等方的にエッチングする工程と、少なくともアモルファスシリコン層3における表面近傍部を変質させて変質部とする工程と、変質部、エッチングマスク層7、及びアモルファスシリコン層3上の導電層6を除去すると共に、アモルファスシリコン層3をエミッタ電極2と接する面が底面となる略円錐状のエミッタ10とする工程と、を有するようにしたので、低コスト化が可能なスピント型エミッタを有する冷電子放出素子を製造できるという効果を奏する。   According to the present invention, the step of forming the emitter electrode 2 on the substrate 1, the step of forming the amorphous silicon layer 3 in a predetermined range on the emitter electrode 2, and the emitter leaving the predetermined range on the emitter electrode 2 A step of forming the insulating layer 5 on the electrode 2 so that the surface of the amorphous silicon layer 3 and the surface thereof are continuous and flat, and the conductive layer 6 and etching on the surfaces of the insulating layer 5 and the amorphous silicon layer 3. A step of sequentially laminating the mask layer 7, a step of sequentially etching a predetermined range of the etching mask layer 7 and the conductive layer 6 in a ring shape so that the surface of the amorphous silicon layer 3 is exposed, and the exposed amorphous silicon layer 3 Isotropic etching, at least a portion near the surface of the amorphous silicon layer 3 is altered to form an altered portion, an altered portion, A step of removing the conductive layer 6 on the masking mask layer 7 and the amorphous silicon layer 3 and forming the amorphous silicon layer 3 into a substantially conical emitter 10 whose bottom surface is in contact with the emitter electrode 2. As a result, a cold electron-emitting device having a Spindt-type emitter capable of reducing the cost can be produced.

本発明の実施の形態を、好ましい実施例により図1〜図7を用いて説明する。
本発明の冷電子放出素子の製造方法の実施例を、第1工程〜第7工程として、以下に説明する。
図1〜図7は、本発明の冷電子放出素子の製造方法の実施例における第1工程〜第7工程を説明するための模式的断面図である。なお、図7(a)は斜視図、図7(b)は模式的断面図である。そして、各図と各工程とはそれぞれ対応している。
The preferred embodiments of the present invention will be described with reference to FIGS.
Examples of the method for manufacturing a cold electron-emitting device according to the present invention will be described below as first to seventh steps.
FIGS. 1-7 is typical sectional drawing for demonstrating the 1st process-the 7th process in the Example of the manufacturing method of the cold electron emission element of this invention. 7A is a perspective view, and FIG. 7B is a schematic cross-sectional view. Each figure and each process correspond to each other.

<実施例>
(第1工程)[図1参照]
基板1の表面上に、真空成膜法を用いて、例えばNb(ニオブ)をその厚さが約0.1μmとなるように成膜する。この成膜されたNbはエミッタ電極2となる。
実施例では、基板1として、高価な単結晶シリコンウエハではなく、安価なガラス板を用いた。このガラス板は市販のものを使用することができる。
ここで、真空成膜法とは、スパッタ法や蒸着法などを示し、実施例ではスパッタ法を用いた。
<Example>
(First step) [See FIG. 1]
For example, Nb (niobium) is deposited on the surface of the substrate 1 so as to have a thickness of about 0.1 μm by using a vacuum deposition method. The formed Nb becomes the emitter electrode 2.
In the embodiment, an inexpensive glass plate was used as the substrate 1 instead of an expensive single crystal silicon wafer. A commercially available glass plate can be used.
Here, the vacuum film forming method indicates a sputtering method, a vapor deposition method, or the like, and in the examples, the sputtering method is used.

(第2工程)[図2参照]
エミッタ電極2の表面上に、真空成膜法を用いて、n型アモルファスシリコンをその厚さが約0.5μmとなるように成膜する。
実施例では、この真空成膜法として、プラズマCVD(Chemical Vapor Deposition)法を用いた。
次に、成膜されたn型アモルファスシリコンをフォトリソ法により選択的にエッチングすることによって、直径が約1μmの円筒状のn型アモルファスシリコン層3を形成する。
実施例では、このエッチング方法として、SF(6フッ化硫黄)によるドライエッチングを用いた。
(Second step) [See FIG. 2]
An n-type amorphous silicon film is formed on the surface of the emitter electrode 2 so as to have a thickness of about 0.5 μm by using a vacuum film forming method.
In Examples, a plasma CVD (Chemical Vapor Deposition) method was used as the vacuum film forming method.
Next, the formed n-type amorphous silicon is selectively etched by photolithography to form a cylindrical n-type amorphous silicon layer 3 having a diameter of about 1 μm.
In this embodiment, dry etching using SF 6 (sulfur hexafluoride) was used as the etching method.

(第3工程)[図3参照]
エミッタ電極2及びn型アモルファスシリコン層3の表面上に、真空成膜法を用いて、SiO(二酸化シリコン)をその厚さが約0.5μmとなるように成膜する。実施例では、この真空成膜法として、プラズマCVD法を用いた。
次に、この成膜されたSiO及びn型アモルファスシリコン層3の表面近傍部を、例えばケミカルメカニカルポリッシュ(CMP)法により研磨して、研磨後のSiO及びn型アモルファスシリコン層3の表面を連続する平坦な面にすると共にその各厚さを約0.3μmにする。この研磨後のSiOは、絶縁層5となる。
(Third step) [See FIG. 3]
On the surfaces of the emitter electrode 2 and the n-type amorphous silicon layer 3, SiO 2 (silicon dioxide) is formed so as to have a thickness of about 0.5 μm by using a vacuum film forming method. In the examples, the plasma CVD method was used as the vacuum film forming method.
Next, the surface vicinity of the deposited SiO 2 and n-type amorphous silicon layer 3 is polished by, for example, chemical mechanical polishing (CMP), and the surface of the polished SiO 2 and n-type amorphous silicon layer 3 is polished. Is a continuous flat surface and each thickness is about 0.3 μm. The polished SiO 2 becomes the insulating layer 5.

(第4工程)[図4参照]
n型アモルファスシリコン層3及び絶縁層5の表面上に、例えばスパッタ法によりNb(ニオブ)をその厚さが約0.2μmとなるように成膜して導電層6を形成した後、この導電層6の表面上に、例えばプラズマCVD法によりSiOをその厚さが約0.2μmとなるように成膜してSiO層7を形成する。
次に、フォトリソ法を用いて、導電層6及びSiO層7を選択的にエッチングすることによって、n型アモルファスシリコン層3上にリング状の開口部8を形成して、開口部8におけるn型アモルファスシリコン層3の表面を露出させる。
実施例では、n型アモルファスシリコン層3の外形と開口部8の外形とが略一致し、開口部8の幅wが約0.3μmとなるように、リング状の開口部8を形成した。
この開口部8形成後のSiO層7はエッチングマスク9となる。
(4th process) [Refer FIG. 4]
A conductive layer 6 is formed on the surfaces of the n-type amorphous silicon layer 3 and the insulating layer 5 by, for example, sputtering so that Nb (niobium) has a thickness of about 0.2 μm. A SiO 2 layer 7 is formed on the surface of the layer 6 by depositing SiO 2 to a thickness of about 0.2 μm, for example, by plasma CVD.
Next, by selectively etching the conductive layer 6 and the SiO 2 layer 7 using a photolithographic method, a ring-shaped opening 8 is formed on the n-type amorphous silicon layer 3, and n in the opening 8 is formed. The surface of the mold amorphous silicon layer 3 is exposed.
In the example, the ring-shaped opening 8 is formed so that the outer shape of the n-type amorphous silicon layer 3 and the outer shape of the opening 8 are substantially coincident and the width w of the opening 8 is about 0.3 μm.
The SiO 2 layer 7 after the opening 8 is formed serves as an etching mask 9.

(第5工程)[図5参照]
円錐形状に近い形状になるように、露出したn型アモルファスシリコン層3を等方的にドライエッチングする。
実施例では、このドライエッチングを、エッチングガスにSFを使用し、真空度を13.3Pa、RFパワーを160Wとした反応性イオンエッチングにて行った。
また、このドライエッチングでは絶縁層5はほとんどエッチングされない。
(Fifth step) [Refer to FIG. 5]
The exposed n-type amorphous silicon layer 3 is isotropically dry-etched so as to have a shape close to a conical shape.
In the example, this dry etching was performed by reactive ion etching using SF 6 as an etching gas, a degree of vacuum of 13.3 Pa, and an RF power of 160 W.
Further, in this dry etching, the insulating layer 5 is hardly etched.

(第6工程)[図6参照]
(酸素)プラズマ処理を行って、n型アモルファスシリコン層3の表面近傍部を酸化させる。また、このOプラズマ処理により、導電層6の露出している面近傍部も酸化される。
なお、図6では、このOプラズマ処理により酸化された部分(変質部と呼ぶ場合がある)をわかりやすくするために斜線部で表している。
また、実施例では、酸化によりn型アモルファスシリコン層3の表面近傍部を変質させて変質部を形成したが、これに限定されるものではない。例えば、酸化の代わりに窒化等により変質部を形成してもよい。
(Sixth step) [Refer to FIG. 6]
O 2 (oxygen) plasma treatment is performed to oxidize the vicinity of the surface of the n-type amorphous silicon layer 3. Moreover, the exposed surface vicinity portion of the conductive layer 6 is also oxidized by this O 2 plasma treatment.
In FIG. 6, a portion oxidized by the O 2 plasma treatment (sometimes referred to as an altered portion) is indicated by a hatched portion for easy understanding.
Further, in the embodiment, the altered portion is formed by altering the surface vicinity of the n-type amorphous silicon layer 3 by oxidation, but the present invention is not limited to this. For example, the altered portion may be formed by nitriding or the like instead of oxidation.

(第7工程)[図7参照]
例えば緩衝フッ酸溶液によるウェットエッチングを行って、上述の変質部を除去する。また、このウェットエッチングにより、エッチングマスク9及びn型アモルファスシリコン層3上の導電層6部を除去すると共に、先端が尖った略円錐状のスピント型エミッタ10を得る。また、このウェットエッチング後の導電層6は、ゲート電極12となる。
なお、このウェットエッチングにより、絶縁層5の内壁近傍部もエッチングされる。
(Seventh step) [Refer to FIG. 7]
For example, wet etching using a buffered hydrofluoric acid solution is performed to remove the above-described altered portion. Further, by this wet etching, the etching mask 9 and the conductive layer 6 on the n-type amorphous silicon layer 3 are removed, and a substantially conical Spindt-type emitter 10 having a sharp tip is obtained. In addition, the conductive layer 6 after the wet etching becomes the gate electrode 12.
Note that the vicinity of the inner wall of the insulating layer 5 is also etched by this wet etching.

上述した第1工程〜第7工程により、実施例における冷電子放出素子20を得る。
この冷電子放出素子20は、スピント型エミッタ10の先端が尖っているため、この先端に電界が集中しやすいので、より低い電圧で効率的に冷電子の放出を行うことができる。
また、実施例で説明したように、本発明の冷電子放出素子の製造方法によれば、単結晶シリコンウエハを使用することなく、また、斜め蒸着をすることなくスピント型エミッタを形成することができるので、冷電子放出素子の低コスト化が可能になる。
また、本発明の冷電子放出素子の製造方法によれば、基板に例えばガラス板を用いることができるので、大面積のガラス板に同時に複数の冷電子放出素子を形成することが可能であり、冷電子放出素子の低コスト化に有利である。
The cold electron-emitting device 20 in the embodiment is obtained by the first to seventh steps described above.
In this cold electron emitter 20, since the tip of the Spindt-type emitter 10 is pointed, the electric field tends to concentrate on the tip, so that cold electrons can be efficiently emitted at a lower voltage.
In addition, as described in the embodiments, according to the method for manufacturing a cold electron-emitting device of the present invention, a Spindt-type emitter can be formed without using a single crystal silicon wafer and without performing oblique deposition. Therefore, the cost of the cold electron emission device can be reduced.
Further, according to the method for manufacturing a cold electron emission device of the present invention, since a glass plate, for example, can be used for the substrate, it is possible to simultaneously form a plurality of cold electron emission devices on a large area glass plate, This is advantageous for reducing the cost of the cold electron-emitting device.

本発明の実施例は、上述した構成及び手順に限定されるものではなく、本発明の要旨を逸脱しない範囲において変形例としてもよいのは言うまでもない。   The embodiment of the present invention is not limited to the configuration and procedure described above, and it goes without saying that modifications may be made without departing from the scope of the present invention.

本発明の冷電子放出素子の製造方法の実施例における第1工程を説明するための模式的断面図である。It is typical sectional drawing for demonstrating the 1st process in the Example of the manufacturing method of the cold electron emission element of this invention. 本発明の冷電子放出素子の製造方法の実施例における第2工程を説明するための模式的断面図である。It is typical sectional drawing for demonstrating the 2nd process in the Example of the manufacturing method of the cold electron emission element of this invention. 本発明の冷電子放出素子の製造方法の実施例における第3工程を説明するための模式的断面図である。It is typical sectional drawing for demonstrating the 3rd process in the Example of the manufacturing method of the cold electron emission element of this invention. 本発明の冷電子放出素子の製造方法の実施例における第4工程を説明するための模式的断面図である。It is typical sectional drawing for demonstrating the 4th process in the Example of the manufacturing method of the cold electron emission element of this invention. 本発明の冷電子放出素子の製造方法の実施例における第5工程を説明するための模式的断面図である。It is typical sectional drawing for demonstrating the 5th process in the Example of the manufacturing method of the cold electron emission element of this invention. 本発明の冷電子放出素子の製造方法の実施例における第6工程を説明するための模式的断面図である。It is typical sectional drawing for demonstrating the 6th process in the Example of the manufacturing method of the cold electron emission element of this invention. 本発明の冷電子放出素子の製造方法の実施例における第7工程を説明するための斜視図及び模式的断面図である。It is the perspective view and typical sectional drawing for demonstrating the 7th process in the Example of the manufacturing method of the cold electron emission element of this invention. 冷電子放出素子の一般的な構造を説明するための斜視図である。It is a perspective view for demonstrating the general structure of a cold electron emission element.

符号の説明Explanation of symbols

1 基板、 2 エミッタ電極、 3 n型アモルファスシリコン層、 5 絶縁層、 6 導電層、 7 SiO層、 8 開口部、 9 エッチングマスク、 10 エミッタ、 12 ゲート電極、 20 冷電子放出素子、 w 幅 1 substrate, 2 emitter electrode, 3 n-type amorphous silicon layer, 5 insulating layer, 6 conductive layer, 7 SiO 2 layer, 8 opening, 9 etching mask, 10 emitter, 12 gate electrode, 20 cold electron-emitting device, w width

Claims (1)

基板上にエミッタ電極を形成するエミッタ電極形成工程と、
形成された前記エミッタ電極上の所定範囲に、アモルファスシリコン層を形成するアモルファスシリコン層形成工程と、
前記アモルファスシリコン層を除く前記エミッタ電極上に、前記アモルファスシリコン層の表面とその表面とが連続する平坦な面となるように絶縁層を形成する絶縁層形成工程と、
前記絶縁層及び前記アモルファスシリコン層の各表面に導電層を形成し、この導電層上にエッチングマスク層を形成する積層工程と、
前記アモルファスシリコン層の表面が露出するように、前記エッチングマスク層及び前記導電層の所定範囲をリング状に順次エッチングする第1エッチング工程と、
前記第1エッチング工程で露出した前記アモルファスシリコン層を等方的にエッチングする第2エッチング工程と、
少なくとも前記アモルファスシリコン層における表面近傍部を変質させて変質部とする変質工程と、
前記変質部、前記エッチングマスク層、及び前記アモルファスシリコン層上の前記導電層を除去すると共に、前記アモルファスシリコン層を前記エミッタ電極と接する面が底面となる略円錐状のエミッタとするエミッタ形成工程と、
を有することを特徴とする冷電子放出素子の製造方法。
An emitter electrode forming step of forming an emitter electrode on the substrate;
An amorphous silicon layer forming step of forming an amorphous silicon layer in a predetermined range on the formed emitter electrode;
An insulating layer forming step of forming an insulating layer on the emitter electrode excluding the amorphous silicon layer so that the surface of the amorphous silicon layer and the surface thereof are continuous flat surfaces;
A laminating step of forming a conductive layer on each surface of the insulating layer and the amorphous silicon layer, and forming an etching mask layer on the conductive layer;
A first etching step of sequentially etching a predetermined range of the etching mask layer and the conductive layer in a ring shape so that the surface of the amorphous silicon layer is exposed;
A second etching step for isotropically etching the amorphous silicon layer exposed in the first etching step;
An alteration process in which at least the vicinity of the surface of the amorphous silicon layer is altered to be an altered portion;
An emitter forming step of removing the altered portion, the etching mask layer, and the conductive layer on the amorphous silicon layer, and using the amorphous silicon layer as a substantially conical emitter whose bottom surface is in contact with the emitter electrode; ,
A method for manufacturing a cold electron-emitting device, comprising:
JP2005306795A 2005-10-21 2005-10-21 Method of manufacturing cold electron emitting element Pending JP2007115564A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005306795A JP2007115564A (en) 2005-10-21 2005-10-21 Method of manufacturing cold electron emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005306795A JP2007115564A (en) 2005-10-21 2005-10-21 Method of manufacturing cold electron emitting element

Publications (1)

Publication Number Publication Date
JP2007115564A true JP2007115564A (en) 2007-05-10

Family

ID=38097559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005306795A Pending JP2007115564A (en) 2005-10-21 2005-10-21 Method of manufacturing cold electron emitting element

Country Status (1)

Country Link
JP (1) JP2007115564A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113675057A (en) * 2021-07-12 2021-11-19 郑州大学 Self-aligned graphene field emission gate structure and preparation method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113675057A (en) * 2021-07-12 2021-11-19 郑州大学 Self-aligned graphene field emission gate structure and preparation method thereof
CN113675057B (en) * 2021-07-12 2023-11-03 郑州大学 Self-aligned graphene field emission grid structure and preparation method thereof

Similar Documents

Publication Publication Date Title
JP2007207753A (en) Manufacturing method of field emission element
US20090325452A1 (en) Cathode substrate having cathode electrode layer, insulator layer, and gate electrode layer formed thereon
US8159119B2 (en) Vacuum channel transistor and manufacturing method thereof
EP0637050B1 (en) A method of fabricating a field emitter
JP2900837B2 (en) Field emission type cold cathode device and manufacturing method thereof
KR19990038696A (en) Method of manufacturing cathode tips of field emission devices
JP2007115564A (en) Method of manufacturing cold electron emitting element
US20070296321A1 (en) Carbon nanotube field emission device and method for manufacturing the same
JP2008027781A (en) Diamond electron emitting element, and its manufacturing method
JP2017183180A (en) Field emission element and device including field emission element
JP2006294387A (en) Nanocarbon emitter and its manufacturing method
KR101034885B1 (en) Fabrication Method of Field Emission Device and Field Emission Device thereby method
JP4568090B2 (en) Electron emitting device, cathode, electron source substrate, display device, and manufacturing method thereof
JP4590631B2 (en) Field emitter array and manufacturing method thereof
CN113675057B (en) Self-aligned graphene field emission grid structure and preparation method thereof
JP3184890B2 (en) Electron emitting device and method of manufacturing the same
JP5013155B2 (en) Manufacturing method of diamond emitter array
JPH10199400A (en) Manufacture of field emission element
KR101042003B1 (en) Fabrication method of field emission devices using nano-beads
JPH08255556A (en) Field emission electron source device, manufacture thereof and image display using the device
JPH08190856A (en) Manufacture of field emission cold cathode
JP3826539B2 (en) Method for manufacturing cold electron-emitting device
JPH0864124A (en) Manufacture of field emission electron source
JP2007305493A (en) Cathode substrate and its manufacturing method, and display element and its manufacturing method
JP2007287403A (en) Method of manufacturing field electron emission element