[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2007189535A - Distortion compensation amplifier - Google Patents

Distortion compensation amplifier Download PDF

Info

Publication number
JP2007189535A
JP2007189535A JP2006006385A JP2006006385A JP2007189535A JP 2007189535 A JP2007189535 A JP 2007189535A JP 2006006385 A JP2006006385 A JP 2006006385A JP 2006006385 A JP2006006385 A JP 2006006385A JP 2007189535 A JP2007189535 A JP 2007189535A
Authority
JP
Japan
Prior art keywords
converter
level
digital
signal
distortion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006006385A
Other languages
Japanese (ja)
Other versions
JP4769583B2 (en
Inventor
Masaharu Chiba
匡春 千葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2006006385A priority Critical patent/JP4769583B2/en
Publication of JP2007189535A publication Critical patent/JP2007189535A/en
Application granted granted Critical
Publication of JP4769583B2 publication Critical patent/JP4769583B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To effectively compensate the nonlinear distortion of an A-D converter by saving an effort and time. <P>SOLUTION: An analog signal outputted from a power amplifying part 4 is supplied as a feedback signal FB to the A-D converter 7 and converted into a digital signal FB' and also supplied to an A-D correcting part 11. An adding part 14 of the A-D correcting part 11 eliminates nonlinear distortion caused by a nonlinear characteristic of the A-D converter 7 from the digital feedback signal FB' and the digital feedback signal FB' is supplied to a distortion part 8 for extracting nonlinear distortion caused by a nonlinear characteristic of the power amplifying part 4. The A-D correcting part 11 stores data of an inverse characteristic of the nonlinear characteristic of the A-D converter 7 as correction data into the correction table 13 of the A-D correcting part 11, reads correction data stored in an address Ad corresponding to the level of a feedback signal FB detected by a control part 12 from the correction table 13 and supplies the correction data to the adding part 14. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、増幅器の非線形歪の補償装置などに用いられる歪補償増幅装置に関する。   The present invention relates to a distortion compensation amplifying apparatus used in a nonlinear distortion compensation apparatus for an amplifier.

移動無線通信システムおける送信機などの無線機器では、ディジタル化が進み、これに伴って電力増幅部の非線形歪を補償することが重要な問題となってきており、その補償方法の1つとして、プリディストーション方式が知られている。その一例として、送信機の電力増幅部の非線形歪の補償に用いたものが提案されている(例えば、特許文献1参照)。   In wireless devices such as transmitters in mobile wireless communication systems, digitization has progressed, and accompanying this, it has become an important problem to compensate for nonlinear distortion of the power amplification unit. As one of the compensation methods, A predistortion method is known. As an example, one used for compensation of nonlinear distortion of a power amplifying unit of a transmitter has been proposed (see, for example, Patent Document 1).

図9はプリディストーション方式を用いた電力増幅部の非線形歪補償装置の一従来例を示すブロック図であって、1は入力端子、2はプリディストータ、3はD/A(デジタル/アナログ)変換器、4は電力増幅部、5は電力検出部、6は歪補償テーブル、7はA/D(アナログ/デジタル)変換器、8はACLR(Adjacent Channel Leakage Power Ratio:隣接チャンネル間漏洩電力比)検出部、9は制御部である。   FIG. 9 is a block diagram showing a conventional example of a nonlinear distortion compensator for a power amplification unit using a predistortion system, where 1 is an input terminal, 2 is a predistorter, and 3 is a D / A (digital / analog). Converter, 4 is a power amplifier, 5 is a power detector, 6 is a distortion compensation table, 7 is an A / D (analog / digital) converter, and 8 is an ACLR (Adjacent Channel Leakage Power Ratio). ) Detection unit, 9 is a control unit.

同図において、入力端子1から入力されたデジタル信号は、プリディストータ2と電力検出部5とに供給される。プリディストータ2では、歪補償テーブル6からの振幅/位相歪補償信号に基づいて、供給されたデジタル信号に電力増幅部4での非線形歪を補償するための処理がなされる。この補償処理は、この電力増幅部4で発生する非線形歪を打ち消すように、デジタル信号の振幅,位相を制御することにより、予め電力増幅部4の非線形特性とは逆の非線形特性による非線形歪を与える処理(予歪処理)である。   In the figure, a digital signal input from an input terminal 1 is supplied to a predistorter 2 and a power detection unit 5. In the predistorter 2, based on the amplitude / phase distortion compensation signal from the distortion compensation table 6, the supplied digital signal is processed to compensate for nonlinear distortion in the power amplification unit 4. In this compensation processing, by controlling the amplitude and phase of the digital signal so as to cancel the nonlinear distortion generated in the power amplification unit 4, the nonlinear distortion due to the nonlinear characteristic opposite to the nonlinear characteristic of the power amplification unit 4 is previously obtained. Processing (predistortion processing).

歪補償テーブル6には、入力デジダル信号の電力に応じた振幅/位相の補償データが登録されており、かかる補償データが入力デジダル信号の振幅と対応づけられている。   In the distortion compensation table 6, amplitude / phase compensation data corresponding to the power of the input digital signal is registered, and the compensation data is associated with the amplitude of the input digital signal.

入力端子1からの入力デジタル信号は電力検出部5に供給されてその電力が検出され、この検出された電力に応じた振幅/位相の補償データが歪補償テーブル6から読み出されて、振幅/位相歪補償信号として、プリディストータ2に供給される。   The input digital signal from the input terminal 1 is supplied to the power detection unit 5 to detect the power, and the amplitude / phase compensation data corresponding to the detected power is read from the distortion compensation table 6 to obtain the amplitude / The phase distortion compensation signal is supplied to the predistorter 2.

このようにしてプリディストータ2で予歪処理されたデジタル信号は、D/A変換器3でアナログ信号に変換された後、電力増幅部4で電力増幅されて出力される(送信機の場合には、無線周波信号に変換された後、増幅されてアンテナから送信される)。この電力増幅部4では、その非線形特性により、電力増幅されるアナログ信号に歪(即ち、非線形歪)が生ずるが、プリディストータ2によって予歪処理がなされているため、これによって電力増幅部4で発生する非線形歪が補償(キャンセル)される。   The digital signal predistorted by the predistorter 2 in this way is converted into an analog signal by the D / A converter 3 and then power amplified by the power amplifier 4 and output (in the case of a transmitter). Is converted to a radio frequency signal, then amplified and transmitted from the antenna). In the power amplifying unit 4, distortion (that is, non-linear distortion) is generated in the analog signal to be amplified due to the nonlinear characteristic. However, since the predistorter 2 performs predistortion processing, the power amplifying unit 4 Is compensated (cancelled).

ところで、電力増幅部4の非線形特性は、周囲温度などの環境の変化や経年などによって変化し、これに伴って電力増幅部4で生ずる非線形歪が変化する。このため、環境の変化や経年に応じて歪補償テーブル6での振幅/位相補償データを調整させることが必要となり、その調整手段として、A/D変換器7と歪検出部8と制御部9とかるなるフィードバック回路が設けられている。   By the way, the non-linear characteristics of the power amplifying unit 4 change due to environmental changes such as ambient temperature or aging, and the non-linear distortion generated in the power amplifying unit 4 changes accordingly. For this reason, it is necessary to adjust the amplitude / phase compensation data in the distortion compensation table 6 in accordance with environmental changes and aging. As the adjustment means, an A / D converter 7, a distortion detector 8, and a controller 9 are used. A reasonable feedback circuit is provided.

電力増幅部4から出力されるアナログ信号は、フィードバック信号として、適宜中間周波数に変換された後、A/D変換器7に供給され、そこでデジタル信号に変換されて歪検出部8に供給される。この歪検出部8では、供給されたデジタルのフィードバック信号から非線形歪が検出され、制御部9がこの検出された非線形歪の変化に応じて歪補償テーブル6での振幅/位相補償データを変化させる。   The analog signal output from the power amplifying unit 4 is appropriately converted to an intermediate frequency as a feedback signal and then supplied to the A / D converter 7 where it is converted into a digital signal and supplied to the distortion detecting unit 8. . In the distortion detection unit 8, nonlinear distortion is detected from the supplied digital feedback signal, and the control unit 9 changes the amplitude / phase compensation data in the distortion compensation table 6 in accordance with the detected nonlinear distortion change. .

ここで、電力増幅部4では、そこに供給されるアナログ信号が増幅されるのであるが、この電力増幅部4の非線形特性により、このアナログ信号の周波数帯域の帯域外(即ち、この周波数帯域よりも上側と下側の帯域)に非線形歪による不要信号成分が生じ、電力増幅部4の非線形特性の変化によって出力されるアナログ信号に非線形歪が残留すると、このアナログ信号の周波数帯域外に不要信号成分が生ずることになる。歪検出部8はフィードバック信号のスペクトルを分析し、電力増幅部4で増幅すべきアナログ信号の信号帯域外のスペクトル電力を、電力増幅部4の非線形特性による非線形歪成分(不要信号成分)として、検出する。制御部9は、歪検出部8で検出された不要信号成分を非線形歪成分として処理し、歪補償テーブル6に保存されている振幅/位相補償データの調整量を作成する。電力増幅部4の非線形特性を補償する逆特性はn次のべき級数で表わされる。制御部9は、歪検出部8で検出された非線形歪成分に応じてこのべき級数の各項の係数を摂動法によって更新することにより、電力増幅部4の非線形特性を補償する逆特性を表わすようにし、このように更新されたべき級数を基に電力検出部5で検出される入力デジタル信号の各電力毎の振幅/位相補償データを作成し、かかる補償データで歪補償テーブル6の振幅/位相補償データを更新する。あるいはまた、制御部9は上記の更新されたべき級数や歪補償テーブル6の振幅/位相補償データなども用いてかかる振幅/位相補償データの調整量を作成し、これでもって歪補償テーブル6の振幅/位相補償データを調整するようにしてもよい。   Here, in the power amplifying unit 4, the analog signal supplied thereto is amplified. Due to the non-linear characteristic of the power amplifying unit 4, the analog signal is out of the frequency band (that is, from this frequency band). If an unnecessary signal component due to nonlinear distortion occurs in the upper and lower bands), and the nonlinear distortion remains in the analog signal output due to a change in the nonlinear characteristic of the power amplifier 4, the unnecessary signal is outside the frequency band of the analog signal. An ingredient will be produced. The distortion detector 8 analyzes the spectrum of the feedback signal, and uses the spectrum power outside the signal band of the analog signal to be amplified by the power amplifier 4 as a nonlinear distortion component (unnecessary signal component) due to the nonlinear characteristics of the power amplifier 4. To detect. The control unit 9 processes the unnecessary signal component detected by the distortion detection unit 8 as a nonlinear distortion component, and creates an adjustment amount of the amplitude / phase compensation data stored in the distortion compensation table 6. The inverse characteristic that compensates for the nonlinear characteristic of the power amplifying unit 4 is represented by an nth power series. The control unit 9 represents an inverse characteristic that compensates for the nonlinear characteristic of the power amplifying unit 4 by updating the coefficient of each term of the power series by the perturbation method according to the nonlinear distortion component detected by the distortion detecting unit 8. Thus, the amplitude / phase compensation data for each power of the input digital signal detected by the power detection unit 5 is created based on the power series updated in this way, and the amplitude / phase compensation data of the distortion compensation table 6 is generated using the compensation data. Update phase compensation data. Alternatively, the control unit 9 creates an adjustment amount of the amplitude / phase compensation data using the updated power series and the amplitude / phase compensation data of the distortion compensation table 6 and the like. The amplitude / phase compensation data may be adjusted.

このようにして、電力増幅部4の非線形特性が環境変化によって変化しても、また、経年変化があったとしても、これに応じて歪補償テーブル6の振幅/位相補償データが調整されることになり、これにより、電力増幅部4では、アナログ信号が、非線形歪が効果的に抑圧されて、電力増幅されることになる。
特開2001ー203539
In this way, even if the nonlinear characteristic of the power amplifying unit 4 changes due to environmental changes or changes over time, the amplitude / phase compensation data of the distortion compensation table 6 is adjusted accordingly. As a result, in the power amplifying unit 4, the analog signal is amplified with the nonlinear distortion effectively suppressed.
JP 2001-203539 A

ところで、上記従来の技術では、上記のフィードバック信号のレベルが低い場合、フィードバック回路を構成するA/D変換器7の量子化雑音や非線形特性により、電力増幅部4の非線形歪を正しく検出することができないという問題があった。つまり、このA/D変換器7をその非線形特性などの強い部分(非線形部分)まで使用することになると、このA/D変換器7の出力フィードバック信号に非線形歪が生ずることになり、この非線形歪が歪検出部8で検出されることにより、電力増幅部4の出力信号に非線形歪が現われていないにもかかわらず、歪補償テーブル6の振幅/位相補償データが更新されてしまうことになる。このため、プリディストータ2の出力信号には、電力増幅部4で発生する非線形歪を打ち消すことができない予歪が含まれることになり、電力増幅部4の出力信号には、非線形歪が残留することになる。   By the way, in the conventional technique, when the level of the feedback signal is low, the nonlinear distortion of the power amplifying unit 4 is correctly detected by the quantization noise and nonlinear characteristics of the A / D converter 7 constituting the feedback circuit. There was a problem that could not. That is, when the A / D converter 7 is used up to a strong part (non-linear part) such as its nonlinear characteristic, nonlinear distortion occurs in the output feedback signal of the A / D converter 7, and this nonlinear When the distortion is detected by the distortion detector 8, the amplitude / phase compensation data in the distortion compensation table 6 is updated even though non-linear distortion does not appear in the output signal of the power amplifier 4. . For this reason, the output signal of the predistorter 2 includes predistortion that cannot cancel the non-linear distortion generated in the power amplifying unit 4, and the non-linear distortion remains in the output signal of the power amplifying unit 4. Will do.

A/D変換器の特性の非線形部分の一例として、低レベル(低振幅)領域の非線形特性がある。このような非線形特性による非線形歪を除くためには、図10に示すように、フィードバック回路のA/D変換器7の入力側にAGC(自動利得制御)回路10を設け、低レベルのフィードバック信号を増幅することにより、このフィードバック信号がA/D変換器7でその特性の非線形領域を越えた線形な領域で変換処理されるようにすることが考えられる。   As an example of the non-linear part of the characteristics of the A / D converter, there is a non-linear characteristic in a low level (low amplitude) region. In order to eliminate such non-linear distortion due to non-linear characteristics, an AGC (automatic gain control) circuit 10 is provided on the input side of the A / D converter 7 of the feedback circuit as shown in FIG. It is conceivable that this feedback signal is converted by the A / D converter 7 in a linear region exceeding the nonlinear region of the characteristic.

しかしながら、A/D変換器の非線形特性は、使用するA/D変換器毎に異なるので、補償するとしても、図10に示すような非線形歪の補償回路を備えた電力増幅部4を使用する製品毎に、A/D変換器7の特性を検証、補償するのは容易ではない。また、AGC回路10を使用するとしても、AGC回路はアナログ回路であるため、AGC回路の特性を検証することが必要となるほか、部品点数も増加する。   However, since the non-linear characteristics of the A / D converter are different for each A / D converter to be used, even if compensation is performed, the power amplifying unit 4 having a non-linear distortion compensation circuit as shown in FIG. 10 is used. It is not easy to verify and compensate the characteristics of the A / D converter 7 for each product. Even if the AGC circuit 10 is used, since the AGC circuit is an analog circuit, it is necessary to verify the characteristics of the AGC circuit, and the number of parts increases.

また、充分な線形特性を有するA/D変換器7を使用するとなると、このA/D変換器7では、電力増幅部4で発生した微細な非線形歪を含むフィードバック信号を取り扱うものであるから、A/D変換器7の特性としても、広い範囲に亘って線形であることが必要となり、高分解能の高価なA/D変換器を使用することが必要となる。   Further, when the A / D converter 7 having sufficient linear characteristics is used, the A / D converter 7 handles a feedback signal including a minute nonlinear distortion generated in the power amplification unit 4. The characteristics of the A / D converter 7 are also required to be linear over a wide range, and it is necessary to use an expensive A / D converter with high resolution.

本発明の目的は、かかる問題を解消し、手間と時間を省いて、A/D変換器の非線形歪を有効に補償することができるようにした歪補償増幅装置を提供することにある。   An object of the present invention is to provide a distortion compensation amplifying apparatus capable of solving such problems, saving labor and time, and effectively compensating for non-linear distortion of an A / D converter.

上記目的を達成するために、本発明は、増幅部と、該増幅部に入力される信号に、該増幅部の非線形特性とは逆の特性を与えるプリディストータと、該増幅部の出力信号をフィードバック信号としてA/D変換するA/D変換器と、該A/D変換機の出力信号に基づいて、該増幅部の出力信号に含まれる歪を検出する歪検出部と、該歪検出部で検出される歪が小さくなるように、該プロディストータの特性を制御する制御部と、該A/D変換器に入力されるアナログ信号のレベルを、入力レベルとして、検出する第1の手段と、該入力レベルに応じた補正データを発生する第2の手段と、該A/D変換器から出力されるデジタル信号に該補正データを加算する第3の手段とからなる補正部を備え、該補正データは、該A/D変換器の非線形特性の逆特性のデータであることを特徴とするものである。   In order to achieve the above object, the present invention includes an amplifying unit, a predistorter that gives a signal input to the amplifying unit a characteristic opposite to the nonlinear characteristic of the amplifying unit, and an output signal of the amplifying unit. An A / D converter that performs A / D conversion using the feedback signal as a feedback signal, a distortion detection unit that detects distortion included in the output signal of the amplification unit based on the output signal of the A / D converter, and the distortion detection A control unit that controls the characteristics of the prodistorter so that distortion detected by the unit is reduced; and a first level that detects the level of the analog signal input to the A / D converter as an input level A correction unit comprising: means; second means for generating correction data according to the input level; and third means for adding the correction data to the digital signal output from the A / D converter. The correction data is a nonlinear characteristic of the A / D converter. Is characterized in that the inverse characteristic data of the.

本発明によると、使用中のA/D変換器の非線形特性を補償できるものであるから、使用する際のA/D変換器の特性の検証を必要とせず、そのための手間と時間が省けるし、また、低分解能で安価なA/D変換器を使用することが可能となる。   According to the present invention, since the non-linear characteristic of the A / D converter in use can be compensated for, it is not necessary to verify the characteristics of the A / D converter in use, and labor and time for that can be saved. In addition, it is possible to use an inexpensive A / D converter with low resolution.

以下、本発明の実施形態を図面により説明する。
図1は本発明による歪補償増幅装置の第1の実施形態を示すブロック構成図であって、11はA/D補正部、12は制御部、13は補正テーブル、14は加算部であり、図9に対応する部分には同一符号を付けて重複する説明を省略する。
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a block diagram showing a first embodiment of a distortion compensation amplifying apparatus according to the present invention, in which 11 is an A / D correction unit, 12 is a control unit, 13 is a correction table, and 14 is an addition unit. Parts corresponding to those in FIG. 9 are denoted by the same reference numerals and redundant description is omitted.

同図において、入力端子1から入力されてプリディストータ2で処理されたデジタル情報信号はD/A変換器3でアナログ情報信号に変換され、図9に示した従来例と同様、適宜図示しないミキサなどで周波数変換され、電力増幅部4で増幅されるとともに、フィードバック信号FBとして、A/D変換器7とA/D補正部11とに供給される。A/D変換器7では、供給されたアナログのフィードバック信号FBがデジタルのフィードバック信号FB’に変換され、A/D補正部11に供給される。   In the figure, the digital information signal input from the input terminal 1 and processed by the predistorter 2 is converted to an analog information signal by the D / A converter 3 and is not shown as appropriate as in the conventional example shown in FIG. The frequency is converted by a mixer or the like, amplified by the power amplification unit 4, and supplied to the A / D converter 7 and the A / D correction unit 11 as a feedback signal FB. In the A / D converter 7, the supplied analog feedback signal FB is converted into a digital feedback signal FB ′ and supplied to the A / D correction unit 11.

A/D補正部11は制御部12と補正テーブル13と加算部14とで構成されている。補正テーブル13には、電力増幅部4からの、従って、A/D変換器7の入力側からのアナログのフィードバック信号FBの最小レベル(負の最大値)から最大レベル(正の最大値)までの各レベル毎の補正データが、夫々のレベルに対応するアドレスに格納されている。なお、これらレベルがアドレスとして使用されてもよく、以下では、説明を簡略化するために、レベルをアドレスとして使用し、このレベルに応じた補正データを補正テーブル13から読み出すものとする。なお、制御部12は、これらレベルをアドレスに変換するために、別のA/D変換器を(一時的に)備えてもよい。また、このA/D変換器は、線形性さえ充分であれば、サンプリングレートや分解能は低くてもよい。   The A / D correction unit 11 includes a control unit 12, a correction table 13, and an addition unit 14. The correction table 13 includes from the minimum level (negative maximum value) to the maximum level (positive maximum value) of the analog feedback signal FB from the power amplifying unit 4 and hence from the input side of the A / D converter 7. The correction data for each level is stored at addresses corresponding to the respective levels. It should be noted that these levels may be used as addresses. In the following, in order to simplify the description, the levels are used as addresses, and correction data corresponding to these levels is read from the correction table 13. Note that the control unit 12 may (temporarily) include another A / D converter in order to convert these levels into addresses. The A / D converter may have a low sampling rate and resolution as long as linearity is sufficient.

図2はA/D補正部11の補正動作の一具体例を示すフローチャートであり、これを用いてA/D補正部11の動作を説明する。   FIG. 2 is a flowchart showing a specific example of the correction operation of the A / D correction unit 11, and the operation of the A / D correction unit 11 will be described using this flowchart.

制御部12は、供給されるフィードバック信号FBのレベルを順次検出し(ステップ100)、この検出レベルをアドレスAdとして、このアドレスAdの補正データDFを補正テーブル13から読み出して加算部14に供給する(ステップ101)。加算部14では、A/D変換器7からのデジタルのフィードバック信号FB’に補正テーブル13から読み出された補正データDFが、オフセット値として、加算され(ステップ102)、これにより、このフィードバック信号FB’のA/D変換器7の非線形特性による非線形歪が補正される。   The control unit 12 sequentially detects the level of the supplied feedback signal FB (step 100), reads the correction data DF of the address Ad from the correction table 13 as the address Ad, and supplies it to the adder unit 14. (Step 101). In the adder 14, the correction data DF read from the correction table 13 is added to the digital feedback signal FB ′ from the A / D converter 7 as an offset value (step 102), thereby the feedback signal. Non-linear distortion due to the non-linear characteristic of the A / D converter 7 of FB ′ is corrected.

補正テーブル13での補正データDFは、入力端子1から試験信号を入力することにより、作成される。このときのA/D補正部11における制御部12による補正テーブル13の作成処理動作の一具体例を図3に示すフローチャートを用いて説明する。   The correction data DF in the correction table 13 is created by inputting a test signal from the input terminal 1. A specific example of the operation of creating the correction table 13 by the control unit 12 in the A / D correction unit 11 at this time will be described with reference to the flowchart shown in FIG.

補正テーブル13を作成する場合には、入力端子1からデジタルの試験信号が入力され、これにより、電力増幅部4からアナログの試験信号ATがフィードバック信号として出力され、A/D変換器7の非線形特性の取得ルーチンに入る(ステップ200)。電力増幅部4からのアナログの試験信号ATはA/D変換器7とA/D補正部11の制御部12とに供給され、また、この試験信号ATがA/D変換器7でデジタルの試験信号DTに変換されてA/D補正部11の制御部12に供給されるのである。この試験信号ATは、そのレベルが電力増幅部4から出力されるアナログ情報信号の可能なレベル範囲でその最小値から最大値まで順次等間隔でレベルが切り替えられ(ステップ201)、レベルが切り替えられる毎に、制御部12がこのときの試験信号ATのレベルとこのレベルに対するA/D変換器7の出力試験信号DTの値(デジタル値)とを取り込み(この取り込みタイミングを、以下、サンプル点という)、保存する(ステップ202)。ここで、制御部12がサンプル点で取り込んだ試験信号ATのレベルを、以下、アナログサンプル値といい、制御部12がサンプル点で取り込んだA/D変換器7からの試験信号DTのデジタル値を、以下、デジタルサンプル値という。なお、制御部12が取り込んだアナログサンプル値と、制御部12に取り込まれたこのアナログサンプル値に対するデジタルサンプル値との間では、A/D変換器7の処理時間分時間差があるが、制御部12では、これらアナログサンプル値とデジタルサンプル値とが対応づけられて保存される。このように、対応づけられたアナログサンプル値とデジタルサンプル値とを、以下、アナログサンプル値とデジタルサンプル値との対という
このようにして、上記のレベル範囲で試験信号ATのレベルを最小レベルから最大レベルまで切り替えたときの全てのサンプル点でのアナログサンプル値とデジタルサンプル値との対が取得されると、A/D変換器7の非線形特性の取得ルーチンが終了する(ステップ203)。
When creating the correction table 13, a digital test signal is input from the input terminal 1, whereby an analog test signal AT is output from the power amplifier 4 as a feedback signal, and the A / D converter 7 is nonlinear. The characteristic acquisition routine is entered (step 200). The analog test signal AT from the power amplification unit 4 is supplied to the A / D converter 7 and the control unit 12 of the A / D correction unit 11, and the test signal AT is digitally converted by the A / D converter 7. It is converted into a test signal DT and supplied to the control unit 12 of the A / D correction unit 11. The level of the test signal AT is sequentially switched at equal intervals from the minimum value to the maximum value within the possible level range of the analog information signal output from the power amplifier 4 (step 201), and the level is switched. Each time, the control unit 12 captures the level of the test signal AT at this time and the value (digital value) of the output test signal DT of the A / D converter 7 corresponding to the level (this capture timing is hereinafter referred to as a sample point). ) And save (step 202). Here, the level of the test signal AT captured by the control unit 12 at the sample point is hereinafter referred to as an analog sample value, and the digital value of the test signal DT from the A / D converter 7 captured by the control unit 12 at the sample point. Is hereinafter referred to as a digital sample value. Note that there is a time difference corresponding to the processing time of the A / D converter 7 between the analog sample value captured by the control unit 12 and the digital sample value corresponding to the analog sample value captured by the control unit 12. In 12, the analog sample value and the digital sample value are stored in association with each other. As described above, the analog sample value and the digital sample value that are associated with each other are hereinafter referred to as a pair of the analog sample value and the digital sample value. Thus, the level of the test signal AT is reduced from the minimum level in the above level range. When pairs of analog sample values and digital sample values at all sample points when switching to the maximum level are acquired, the nonlinear characteristic acquisition routine of the A / D converter 7 ends (step 203).

取り込まれた一連のデジタルサンプル値は電力増幅部4とA/D変換器7の特性、即ち、これらの非線形特性に応じたものであり、取り込まれた一連のアナログサンプル値は電力増幅部4の非線形特性の影響を受けているが、A/D変換器7の特性の影響を受けていないものである。そこで、対をなすアナログサンプル値とデジタルサンプル値との差分を取ることにより、この差分データがA/D変換器7の非線形特性の影響による部分を表わしていることになり、A/D変換器7による非線形歪に応じたデータである。従って、各サンプル点毎にアナログサンプル値とデジタルサンプル値とのかかる差分データを求めることにより、電力増幅部4の非線形特性の影響を受けず、A/D変換器7の非線形特性による非線形歪を補正するための逆特性のデータが得られることになる(ステップ204)。また、上記差分データは、電力増幅部4の非線形特性による非線形歪を相殺するものであり、従って、この差分データは、A/D変換器7の非線形特性の逆特性のデータということになる。   The captured series of digital sample values correspond to the characteristics of the power amplification unit 4 and the A / D converter 7, that is, the nonlinear characteristics thereof, and the captured series of analog sample values are the values of the power amplification unit 4. Although it is influenced by the nonlinear characteristic, it is not influenced by the characteristic of the A / D converter 7. Therefore, by taking the difference between the analog sample value and the digital sample value that make a pair, the difference data represents a portion due to the influence of the non-linear characteristic of the A / D converter 7, and the A / D converter 7 is data corresponding to the non-linear distortion according to 7. Therefore, by obtaining such differential data between the analog sample value and the digital sample value for each sample point, the nonlinear distortion due to the nonlinear characteristic of the A / D converter 7 is not affected by the nonlinear characteristic of the power amplifier 4. Inverse characteristic data for correction is obtained (step 204). The difference data cancels out non-linear distortion due to the non-linear characteristic of the power amplifying unit 4. Therefore, the difference data is data of the inverse characteristic of the non-linear characteristic of the A / D converter 7.

なお、差分データを得るためのサンプル値の一方はデジタル値であり、他方はアナログ値であるが、これらの差分データを求める場合には、アナログサンプル値であるレベルが図示しない他のA/D変換器などによって検出され、このレベルの検出値を線形特性の理想的なA/D変換器で変換されたときのデジタル値に変換し(例えば、テーブルなどを用いて校正し)、この変換デジタル値と上記のデジタルサンプル値との差分を求める。このようにして得られる各サンプル点でのかかる差分データが夫々対応するサンプル点での変換デジタル値と対応づけられ、これが上記の逆特性のデータとなる。   Note that one of the sample values for obtaining the difference data is a digital value and the other is an analog value. However, when obtaining these difference data, the level of the analog sample value is not shown in the other A / D. The detected value of this level is detected by a converter and the like, and the detected value at this level is converted into a digital value when converted by an ideal A / D converter having a linear characteristic (for example, calibrated using a table or the like), and this converted digital The difference between the value and the digital sample value is obtained. The difference data at each sample point obtained in this way is associated with the converted digital value at the corresponding sample point, and this becomes the data of the reverse characteristic.

このようにして、逆特性のデータ(即ち、サンプル点毎のアナログ試験信号ATのレベル(の変換デジタル値)と差分データとの対応からなるデータ)が求まると、次に、サンプル点間について、データの補間を行ない、より細かいサンプル点での一連の差分データを得る(ステップ205)。これにより、A/D変換器7の非線形特性の精度が高い逆特性データが得られることになる。このようにして得られた逆特性データでの補間サンプル点も含めた各サンプル点の差分データを補正データDFとし、これに対応したアナログの試験信号ATのレベルをアドレスAdとして、これら補正データDFとアドレスAdとを対応づけた補正テーブル13に保存する(ステップ206)。   In this way, when data of inverse characteristics (that is, data consisting of the correspondence between the level (converted digital value) of the analog test signal AT for each sample point and the difference data) is obtained, next, between the sample points, Data interpolation is performed to obtain a series of difference data at finer sample points (step 205). Thereby, inverse characteristic data with high accuracy of the nonlinear characteristic of the A / D converter 7 is obtained. The difference data of each sample point including the interpolation sample point in the inverse characteristic data obtained in this way is used as the correction data DF, and the level of the analog test signal AT corresponding to this is used as the address Ad. And the address Ad are stored in the correction table 13 (step 206).

この第1の実施形態の以上説明した動作以外の動作は、図9に示した従来技術と同様である。   Operations of the first embodiment other than those described above are the same as those of the prior art shown in FIG.

なお、試験信号ATとしては、A/D変換器7のサンプリング周波数の整数倍(0も含む)よりわずかにずれた周波数のトーン信号を用いることができ、補正テーブルの作成処理動作時のみコネクタの接続を変更するなどして、電力増幅部4をスルーさせて供給することもできる。また、スルーさせる際に、試験信号ATのみを通過させるフィルタを通してもよい。   As the test signal AT, a tone signal having a frequency slightly deviated from an integer multiple (including 0) of the sampling frequency of the A / D converter 7 can be used. The power amplifying unit 4 can be supplied through by changing the connection. Further, when passing through, a filter that allows only the test signal AT to pass may be passed.

また、制御部12は、アナログ試験信号のレベルを検出する代わりに、A/D変換器7からの試験信号DTから、デジタルPLL及びDDSを用いて、試験信号DTと等振幅,等位相の純粋なトーン信号を再生し、そのレベルを検出するようにしてもよい。   In addition, the control unit 12 uses the digital PLL and DDS from the test signal DT from the A / D converter 7 instead of detecting the level of the analog test signal, so that the test signal DT has the same amplitude and the same phase. A simple tone signal may be reproduced and its level detected.

以上のようにして、図1に示す第1の実施形態では、使用者に手間を掛けることなく、A/D変換器の非線形特性による影響を効果的に抑えることができる。この結果、電力増幅部4の非線形歪補償装置においても、歪補償テーブル6に保存されている振幅/位相補償データがA/D変換器7の非線形特性に影響されないものとなり、電力増幅部4からは非線形歪が効果的に抑制された信号が得られることになる。   As described above, in the first embodiment shown in FIG. 1, it is possible to effectively suppress the influence due to the non-linear characteristics of the A / D converter without taking time and effort for the user. As a result, even in the nonlinear distortion compensation device of the power amplification unit 4, the amplitude / phase compensation data stored in the distortion compensation table 6 is not affected by the nonlinear characteristic of the A / D converter 7. Thus, a signal in which nonlinear distortion is effectively suppressed can be obtained.

図4は本発明による歪補償増幅装置の第2の実施形態の要部を示すブロック構成図であって、15は制御部、16は係数テーブル、17は計算部、18は加算部であり、前出図面に対応する部分には同一符号を付けて重複する説明を省略する。   FIG. 4 is a block diagram showing the main part of the second embodiment of the distortion compensation amplifier according to the present invention, in which 15 is a control unit, 16 is a coefficient table, 17 is a calculation unit, 18 is an addition unit Parts corresponding to those in the previous drawings are denoted by the same reference numerals and redundant description is omitted.

同図において、A/D補正部11は、制御部15と係数テーブル16と計算部17と加算部18とから構成されており、制御部15に電力増幅部4からのフィードバック信号FBとA/D変換器7からのデジタルのフィードバック信号FB’とが供給される。係数テーブル16には、A/D変換器7からのデジタルのフィードバック信号FB’でのA/D変換器7の非線形特性による非線形歪の補正データを求めるための演算式の係数データが格納されている。   In the figure, the A / D correction unit 11 includes a control unit 15, a coefficient table 16, a calculation unit 17, and an addition unit 18, and the feedback signal FB from the power amplification unit 4 and the A / D are transmitted to the control unit 15. A digital feedback signal FB ′ from the D converter 7 is supplied. The coefficient table 16 stores coefficient data of an arithmetic expression for obtaining correction data for nonlinear distortion due to nonlinear characteristics of the A / D converter 7 in the digital feedback signal FB ′ from the A / D converter 7. Yes.

ここで、この演算式について説明する。   Here, this arithmetic expression will be described.

図5はかかる演算式の基となるフィードバック信号FBのアナログサンプル値Lと対応するA/D変換器7から出力されるデジタルのフィードバック信号FB’のデジタルサンプル値SDとの関係を示すものであって、アナログサンプル値L0をフィードバック信号FBの最小レベルとし、アナログサンプル値LNをフィードバック信号FBの最大レベルとして、N+1個のサンプル点でのアナログサンプル値(レベル)L0,L1,L2,……,LN-1,LNとこれら夫々に対応するデジタルサンプル値(デジタル値)SD0,SD1,SD2,……,SDN-1,SDNとを示している。このように、この第2の実施形態では、フィードバック信号FBの最小レベルから最大レベルまでのN+1個のアナログサンプル値(レベル)Lに対しては、デジタルサンプル値SDが決められているものであるが、これらサンプル点間でのレベルLXでのデジタルサンプル値SDXは、予め設定されているこれらN+1個のアナログサンプル値Li(但し、i=0,1,2,……,N−1)とデジタルサンプル値SDiとをもとに、線形補間法により、求めるようにするものであり、このための演算式f(LX)(=SDX)=α・LX+βの係数α,βが係数テーブル16に格納されているものである。 FIG. 5 shows the relationship between the analog sample value L of the feedback signal FB that is the basis of such an arithmetic expression and the digital sample value SD of the digital feedback signal FB ′ output from the corresponding A / D converter 7. The analog sample value L 0 is the minimum level of the feedback signal FB, the analog sample value L N is the maximum level of the feedback signal FB, and the analog sample values (levels) L 0 , L 1 , L at N + 1 sample points 2, ......, L N-1 , L N digital sample values corresponding to these respective (digital value) SD 0, SD 1, SD 2, ......, show the SD N-1, SD N. Thus, in the second embodiment, digital sample values SD are determined for N + 1 analog sample values (levels) L from the minimum level to the maximum level of the feedback signal FB. However, the digital sample value SD X at the level L X between these sample points is the N + 1 analog sample values L i (where i = 0, 1, 2,..., N− 1) and the digital sample value SD i are obtained by a linear interpolation method, and a coefficient of an arithmetic expression f (L X ) (= SD X ) = α · L X + β for this purpose α and β are stored in the coefficient table 16.

そこで、例えば、図5に示すように、アナログサンプル値L1,L2間のレベルLXに対するデジタルサンプル値SDXを求める場合には、制御部15は、そのとき取り込んだフィードバック信号FBのレベルがLXであるとし、このレベルLXが図5で示すアナログサンプル値Lのどの位置にあるかを判定し、この判定からこのレベルLXの上側のアナログサンプル値をL1、下側のアナログサンプル値をL2と決定する。そして、決定したアナログサンプル値L1,L2により、これらアナログサンプル値L1,L2間のレベルLXに対するデジタルサンプル値SDXを求めるための上記係数α,βを係数テーブル16で検索して読み出し、これを計算部17に供給する。 Therefore, for example, as shown in FIG. 5, when obtaining the digital sample value SD X for the level L X between the analog sample values L 1 and L 2 , the control unit 15 obtains the level of the feedback signal FB fetched at that time. Is determined as L X, it is determined at which position of the analog sample value L shown in FIG. 5 this level L X is, and from this determination, the analog sample value above this level L X is set to L 1 , determining the analog sample value and L 2. Based on the determined analog sample values L 1 and L 2 , the coefficient table 16 is searched for the coefficients α and β for obtaining the digital sample value SD X for the level L X between the analog sample values L 1 and L 2 . Are read out and supplied to the calculation unit 17.

計算部17では、このとき、制御部15から供給されるレベルLXを基に、係数テーブル16から読み出されて供給される係数α,βを演算式f(LX)=α・LX+βに当て嵌めてこのレベルLXに対するデジタルサンプル値SDXを求め、さらに、このデジタルサンプル値SDXからこのレベルLXを減算して補正データDFを作成し、加算部18に送る。 At this time, the calculation unit 17 calculates the coefficients α and β read from the coefficient table 16 and supplied based on the level L X supplied from the control unit 15 as an arithmetic expression f (L X ) = α · L X. + by fitting the β seeking digital sample values SD X for this level L X, further, the digital sample values the level L X is subtracted from the SD X creates the correction data DF, and sends to the adder 18.

加算部18では、フィードバック信号FBのこのレベルLXに対するA/D変換器7からのデジタルのフィードバック信号FB’のデジタル値(これは、上記の演算式で求められたデジタルサンプル値SDXにほぼ等しい)に計算部17からの補正データDFが加算され、これにより、このデジタルのフィードバック信号FB’のこのときのデジタル値に含まれているA/D変換器7の非線形特性による非線形歪が補償されることになる。 In the adder 18, the digital value of the digital feedback signal FB ′ from the A / D converter 7 with respect to this level L X of the feedback signal FB (this is almost equal to the digital sample value SD X obtained by the above equation). Correction data DF from the calculation unit 17 is added to the digital feedback signal FB ′, thereby compensating for non-linear distortion due to non-linear characteristics of the A / D converter 7 included in the digital value at this time of the digital feedback signal FB ′. Will be.

ここで、係数テーブル16に記憶されている係数によるアナログサンプル値L0,L1間の演算式,アナログサンプル値L1,L2間の演算式,……,アナログサンプル値LN-1,LN間の演算式f(LX)(= SDX)は夫々、いま、検出されたレベルLXがアナログサンプル値Li,Li+1間のレベルとし、アナログサンプル値Liに対するデジタルサンプル値をSDi,アナログサンプル値Li+1に対するデジタルサンプル値をSDi+1とすると、線形補間により、

Figure 2007189535
Here, an arithmetic expression between the analog sample values L 0 and L 1 by a coefficient stored in the coefficient table 16, an arithmetic expression between the analog sample values L 1 and L 2 ,..., An analog sample value L N−1 , The arithmetic expression f (L X ) (= SD X ) between L N is now assumed that the detected level L X is the level between the analog sample values L i and L i + 1 , and the digital with respect to the analog sample value L i If the sample value is SD i and the digital sample value for the analog sample value L i + 1 is SD i + 1 , linear interpolation
Figure 2007189535

で求められる。即ち、アナログサンプル値Li,Li+1とデジタルサンプル値SDi,SDi+1は既知であるので、レベルLXを代入することにより、デジタルサンプル値SDXが求まる。かかる係数α,βが、係数テーブル16でのアナログサンプル値Li,Li+1のレベル間に対応したアドレスAdに格納されている。 Is required. That is, since the analog sample values L i and L i + 1 and the digital sample values SD i and SD i + 1 are known, the digital sample value SD X can be obtained by substituting the level L X. The coefficients α and β are stored at an address Ad corresponding to the level between the analog sample values L i and L i + 1 in the coefficient table 16.

計算部17は、さらに、このようにして得られたデジタルサンプル値SDXに対し、

Figure 2007189535
The calculation unit 17 further calculates the digital sample value SD X thus obtained,
Figure 2007189535

の演算を行なって補正データDFを求めるものである。この数2の演算処理により、電力増幅器4の非線形特性に起因する非線形歪が相殺され、A/D変換器7の非線形特性の逆特性のデータが得られることになる。 The correction data DF is obtained by performing the above calculation. By the arithmetic processing of Equation 2, nonlinear distortion due to the nonlinear characteristic of the power amplifier 4 is canceled out, and data of the inverse characteristic of the nonlinear characteristic of the A / D converter 7 is obtained.

この補正データDFが加算部18に供給され、A/D変換器7からのデジタルのフィードバック信号FB’に加算されることにより、このフィードバック信号FB’に混入しているA/D変換器7の非線形特性による非線形歪が補償されることになる。   The correction data DF is supplied to the adder 18 and added to the digital feedback signal FB ′ from the A / D converter 7, whereby the A / D converter 7 mixed in the feedback signal FB ′. Non-linear distortion due to non-linear characteristics is compensated.

係数テーブル16には、上記のように、アナログサンプル値L0,L1間、L1,L2間、……、LN-1,LN間毎の上記数1に示す演算式f(LX)の係数α,βが記憶されている。計算部17は、取り込んだフィードバック信号FBのレベルLXに対する係数テーブル16の上記数1の演算式f(LX)に対する係数係数α,βを用いて、この数1の演算式f(LX)による演算処理を行ない、このレベルLXに対するデジタルサンプル値SDXを用いるのである。 As described above, the coefficient table 16 includes the arithmetic expression f ( 1) between the analog sample values L 0 and L 1, between L 1 and L 2 ,..., Between L N−1 and L N. L x ) coefficients α and β are stored. The calculation unit 17 uses the coefficient coefficients α and β with respect to the calculation formula f (L X ) of the above formula 1 of the coefficient table 16 for the level L X of the captured feedback signal FB, and uses the calculation formula f (L X of this formula 1 ) performs by the arithmetic processing is to use a digital sample values SD X for this level L X.

係数テーブル16に登録される上記数1の係数α,βは、図1に示した第1の実施形態と同様、入力端子1(図1)から入力され、電力増幅部4から出力される試験信号ATを用いて作成される。この試験信号ATも、電力増幅部4が使用されているときのフィードバック信号FBの取り得る最小レベルから最大レベルに変化する信号である。これを図6に示すフローチャートによって説明する。   The coefficients α and β of the above formula 1 registered in the coefficient table 16 are input from the input terminal 1 (FIG. 1) and output from the power amplifier 4 as in the first embodiment shown in FIG. 1. It is created using the signal AT. The test signal AT is also a signal that changes from the minimum level that can be taken by the feedback signal FB when the power amplifier 4 is used to the maximum level. This will be described with reference to the flowchart shown in FIG.

試験信号ATが供給されると、制御部15はそのレベルLiを取り込む。このレベルLiは最初に取り込まれるアナログサンプル値であって、i=0として(図6のステップ300)、図5でのレベル(アナログサンプル値)L0である(図6のステップ301)。次いで、制御部7は、このレベルLi(L0)に対するA/D変換器7からのデジタル試験信号DTのデジタル値(デジタルサンプル値)SDiを取り込む。この場合のデジタル値SDiは、i=0であるから、図5でのデジタル値SD0である(図6のステップ302)。 When the test signal AT is supplied, the control unit 15 takes in the level L i . This level L i is an analog sample value that is first taken in, and is i = 0 (step 300 in FIG. 6), and is the level (analog sample value) L 0 in FIG. 5 (step 301 in FIG. 6). Next, the control unit 7 takes in the digital value (digital sample value) SD i of the digital test signal DT from the A / D converter 7 for this level L i (L 0 ). Since the digital value SD i in this case is i = 0, it is the digital value SD 0 in FIG. 5 (step 302 in FIG. 6).

次に、試験信号ATがレベル変化すると、制御部15はこのレベルをレベルLi+1として取り込む。このとき、i=0であるから、レベルLi+1は図5でのレベル(アナログサンプル値)L1である(図6のステップ303)。そして、このレベルLi+1(L1)に対するA/D変換器7からのデジタル試験信号DTのデジタル値(デジタルサンプル値)SDi+1を取り込む。この場合のデジタル値SDi+1は、図5でのデジタル値SD1である(図6のステップ304)。 Next, when the level of the test signal AT changes, the control unit 15 takes in this level as the level Li + 1 . At this time, since i = 0, the level L i + 1 is the level (analog sample value) L 1 in FIG. 5 (step 303 in FIG. 6). Then, the digital value (digital sample value) SD i + 1 of the digital test signal DT from the A / D converter 7 for the level L i + 1 (L 1 ) is captured. Digital value SD i + 1 in this case is a digital value SD 1 in FIG. 5 (step 304 in FIG. 6).

そして、制御部15は、これらレベルLi,Li+1とデジタル値SDi,SDi+1とから、上記数1により、係数α,βを求め(図6のステップ305)、これら係数α,βをレベルLi,Li+1(この場合、レベルL0,L1)と関連付けて係数テーブル16に格納する(図6のステップ306)。 Then, the control unit 15 obtains the coefficients α and β from the levels L i and L i + 1 and the digital values SD i and SD i + 1 according to the above equation 1 (step 305 in FIG. 6). α and β are associated with the levels L i and L i + 1 (in this case, the levels L 0 and L 1 ) and stored in the coefficient table 16 (step 306 in FIG. 6).

ここで、係数テーブル16では、このレベルL0〜L1の範囲に対して求められた係数α,βをα0,β0とすると、このレベルL0〜L1の範囲に係数テーブル16でアドレスAd0が割り当てられ、図7(a)に示すように、このアドレスAd0にかかる係数α0,β0が格納される。また、制御部15では、図7(b)に示すように、レベル範囲Li〜Li+1の範囲(この場合、レベル範囲L0〜L1)と係数テーブル16でのアドレイAd(この場合、アドレスAd0)との対応関係を示す情報が保持される。 Here, in the coefficient table 16, if the coefficients α and β obtained for the range of the levels L 0 to L 1 are α 0 and β 0 , the coefficient table 16 includes the range of the levels L 0 to L 1. address Ad 0 are assigned, as shown in FIG. 7 (a), the coefficient alpha 0 according to the address Ad 0, beta 0 is stored. Further, in the control unit 15, as shown in FIG. 7B, the range of the level range L i to L i + 1 (in this case, the level range L 0 to L 1 ) and the adlay Ad (this) in the coefficient table 16 In this case, information indicating a correspondence relationship with the address Ad 0 ) is held.

次に、制御部15は、レベルLi+1,デジタル値SDi+1を夫々レベルLi,デジタル値SDiとし(即ち、i=1とする。)、これらレベルLi,デジタル値SDi(この場合、レベルL1,デジタル値SD1)を保持する(図6のステップ307)。 Next, the control unit 15 sets the level L i + 1 and the digital value SD i + 1 as the level L i and the digital value SD i (that is, i = 1), and the level L i and the digital value SD. i (in this case, level L 1 , digital value SD 1 ) is held (step 307 in FIG. 6).

試験信号ATが次のレベル変化をすると、制御部7はそのときのレベルをレベルLi+1(図5でのレベル(アナログサンプル値L2に相当))として取り込み(図6のステップ303)、さらに、このレベルLi+1に対するA/D変換器7からのデジタル試験信号DTのデジタル値(デジタルサンプル値)SDi+1を取り込む。この場合のデジタル値SDi+1は、図5でのデジタル値SD1である(図6のステップ304)。そして、制御部15は、保持している上記のレベルLi(=レベルL1),デジタル値SDi(=SD1)と新たに取り込んだレベルLi+1(=レベルL2),デジタル値SDi+1(=SD2)とから、上記数1により、係数α,βを求め(図6のステップ305)、これら係数α,βをレベルLi,Li+1(この場合、レベルL1,L2)と関連付けて係数テーブル16に格納する(図6のステップ306)。そして、新たに取り込んだレベルLi+1,デジタル値SDi+1を夫々レベルLi,デジタル値SDiとし(即ち、i=2とする。)、これらレベルLi,デジタル値SDi(この場合、レベルL2,デジタル値SD2)を保持する(図6のステップ307)。 When the test signal AT changes to the next level, the control unit 7 takes in the level at that time as the level L i + 1 (the level in FIG. 5 (corresponding to the analog sample value L 2 )) (step 303 in FIG. 6). further, taking the level L i + 1 digital values of the digital test signal DT from the a / D converter 7 for (digital sample value) SD i + 1. Digital value SD i + 1 in this case is a digital value SD 1 in FIG. 5 (step 304 in FIG. 6). Then, the control unit 15 holds the above-mentioned level L i (= level L 1 ), digital value SD i (= SD 1 ), newly captured level L i + 1 (= level L 2 ), digital From the value SD i + 1 (= SD 2 ), the coefficients α and β are obtained by the above equation 1 (step 305 in FIG. 6), and these coefficients α and β are set to levels L i and L i + 1 (in this case, Are stored in the coefficient table 16 in association with the levels (L 1 , L 2 ) (step 306 in FIG. 6). Then, the newly acquired level L i + 1 and digital value SD i + 1 are set as level L i and digital value SD i (that is, i = 2), respectively, and these level L i and digital value SD i ( In this case, level L 2 and digital value SD 2 ) are held (step 307 in FIG. 6).

この場合、係数テーブル16では、このレベルL1〜L2の範囲に対して求められた係数α,βをα1,β1とすると、このレベルL1〜L2の範囲に係数テーブル16のアドレスAd1が割り当てられ、図7(a)に示すように、このアドレスAd1にかかる係数α1,β1が格納される。また、制御部15では、図7(b)に示すように、レベル範囲Li〜Li+1(この場合、レベル範囲L1〜L2)と係数テーブル16でのアドレイAd(この場合、アドレスAd1)との対応関係を示す情報が保持される。 In this case, in the coefficient table 16, if the coefficients α and β obtained for the range of the levels L 1 to L 2 are α 1 and β 1 , the coefficient table 16 includes the coefficient table 16 in the range of the levels L 1 to L 2 . assigned address Ad 1, as shown in FIG. 7 (a), the coefficient alpha 1 according to the address Ad 1, beta 1 is stored. Further, in the control unit 15, as shown in FIG. 7B, the level range L i to L i + 1 (in this case, the level range L 1 to L 2 ) and the adlay Ad in the coefficient table 16 (in this case, Information indicating the correspondence with the address Ad 1 ) is held.

以下同様にして、試験信号ATのレベルLが変化する毎に、それをレベルLi+1とし、また、これにA/D変換器7の出力レベルをデジタル値SDi+1として取り込み(図6のステップ303,304)、これらと保持しているレベルLi,デジタル値SDiとで係数α,βを算出し(図6のステップ305)、レベル範囲Li〜Li+1と関連付けて(即ち、係数テーブル16のアドレスAdを割り当て)、係数テーブル16に格納する(図6のステップ306)。かかる動作が、i=N−1となるまで繰り返される(図6のステップ308)。 In the same manner, every time the level L of the test signal AT changes, it is set to the level L i + 1, and the output level of the A / D converter 7 is taken into this as the digital value SD i + 1 (see FIG. step 303 and 304 6), these to be held level L i, the coefficient between the digital value SD i alpha, calculates a beta (step 305 in FIG. 6), associated with a level range L i ~L i + 1 (That is, the address Ad of the coefficient table 16 is assigned) and stored in the coefficient table 16 (step 306 in FIG. 6). Such an operation is repeated until i = N−1 (step 308 in FIG. 6).

このようにして、各レベル範囲Li〜Li+1(i=0,1,2,……,N−1)毎に上記数1での係数αi,βiが得られ、係数テーブル16に格納されることになる。電力増幅部4からA/D変換器7にフィードバック信号FBが供給され、歪補償テーブル6の補正データを更新する動作が行なわれるときには、制御部15において、このフィードバック信号FBのレベルLXが検出され、図7(b)に示すテーブルを用いて、このレベルLXがいずれのレベル範囲Li〜Li+1のいずれに含まれるかを判定することにより、アドレスAdiを決定して、このアドレスAdiの係数αi,βiを係数テーブル16から読み取り、計算部17において、かかる係数αi,βiとレベルLXを用いて、上記数1,数2の演算を行なうことにより、このレベルLXに対するデジタル値SDXのA/D変換器7による非線形歪の補償処理のための補正データDF、即ち、A/D変換器7の非線形特性の逆特性の補正データDFを求めるものである。 In this way, the coefficients α i and β i in the above equation 1 are obtained for each level range L i to L i + 1 (i = 0, 1, 2,..., N−1). 16 is stored. When the feedback signal FB is supplied from the power amplifier 4 to the A / D converter 7 and the operation of updating the correction data in the distortion compensation table 6 is performed, the control unit 15 detects the level L X of the feedback signal FB. The address Ad i is determined by determining which level range L i to L i + 1 is included in the level range L X using the table shown in FIG. The coefficients α i and β i at the address Ad i are read from the coefficient table 16 and the calculation unit 17 uses the coefficients α i and β i and the level L X to perform the above equations 1 and 2. , the correction data DF for compensation of nonlinear distortion by the digital value SD X of the a / D converter 7 for the level L X, i.e., the correction data DF of inverse characteristic of the nonlinear characteristic of the a / D converter 7 It is intended Mel.

以上により、この第2の実施形態においても、先の第1の実施形態と同様の効果が得られることになる。   As described above, also in the second embodiment, the same effect as that of the first embodiment can be obtained.

図8は本発明による歪補償増幅装置の第3の実施形態の要部を示すブロック構成図であって、19は制御部、20は補正テーブル、21は加算部、22は切替スイッチ、23は入力端子であり、前出図面に対応する部分には同一符号を付けて重複する説明を省略する。   FIG. 8 is a block diagram showing the main part of a third embodiment of the distortion compensation amplifier according to the present invention. 19 is a control unit, 20 is a correction table, 21 is an adding unit, 22 is a changeover switch, Parts that are input terminals and that correspond to the previous drawings are assigned the same reference numerals, and redundant description is omitted.

同図において、A/D補正部11は、制御部19と補正テーブル20と加算部21とから構成されており、制御部15にA/D変換器7からのフィードバック信号FBが供給される点で先の実施形態と異なる。補正テーブル20には、A/D変換器7からのデジタルのフィードバック信号FB’でのA/D変換器7の非線形特性による非線形歪の補正データが格納されている。   In the figure, the A / D correction unit 11 includes a control unit 19, a correction table 20, and an addition unit 21, and a feedback signal FB from the A / D converter 7 is supplied to the control unit 15. This is different from the previous embodiment. The correction table 20 stores correction data for non-linear distortion due to non-linear characteristics of the A / D converter 7 with the digital feedback signal FB ′ from the A / D converter 7.

電力増幅部4の使用状態のときには、切替スイッチ22は電力増幅部4側の固定接点a側に閉じており、電力増幅部4の出力信号が、アナログのフィードバック信号FBとして、A/D変換器7とA/D補正部11の制御部19とに供給されている。補正テーブル20には、図1におけるA/D補正部11の補正テーブル13と同様の補正データが格納されている。制御部12は、供給されるフィードバック信号FBを直接アドレスAdとして、補正データDFを補正テーブル13から読み出し、加算部14に供給する。加算部14では、A/D変換器7からのデジタルのフィードバック信号FB’に補正テーブル13から読み出された補正データDFが、オフセット値として、加算され、これにより、このフィードバック信号FB’のA/D変換器7の非線形特性による非線形歪が補正される。   When the power amplifying unit 4 is in use, the changeover switch 22 is closed to the fixed contact a side on the power amplifying unit 4 side, and the output signal of the power amplifying unit 4 serves as an analog feedback signal FB as an A / D converter. 7 and the control unit 19 of the A / D correction unit 11. The correction table 20 stores correction data similar to the correction table 13 of the A / D correction unit 11 in FIG. The control unit 12 reads the correction data DF from the correction table 13 using the supplied feedback signal FB as the direct address Ad, and supplies the correction data DF to the addition unit 14. In the adding unit 14, the correction data DF read from the correction table 13 is added to the digital feedback signal FB ′ from the A / D converter 7 as an offset value, and thereby the A of the feedback signal FB ′ is added. Non-linear distortion due to the non-linear characteristic of the / D converter 7 is corrected.

次に、この補正テーブル20での補正データの作成方法について説明する。   Next, a method for creating correction data in the correction table 20 will be described.

この場合には、切替スイッチ22が固定接点b側に切り替わり、入力端子23から切替スイッチ22を介して2種類の試験信号ATがA/D変換器7に供給される。また、この試験信号ATは、A/D変換器7でデジタルの試験信号DTに変換されてA/D補正部11の加算部21に供給される。   In this case, the changeover switch 22 is switched to the fixed contact b side, and two types of test signals AT are supplied to the A / D converter 7 from the input terminal 23 via the changeover switch 22. The test signal AT is converted into a digital test signal DT by the A / D converter 7 and supplied to the adding unit 21 of the A / D correction unit 11.

第1の試験信号ATは、そのレベルが電力増幅部4が使用状態にあるときのこの電力増幅部4から出力されるフィードバック信号FBの可能な最大レンジに対応する最小値(負の最大値)から最大値(正の最大値)まで順次(リニアに)変化するもの(ランプ波形)であって、制御部19はこの試験信号DTのレベルを順次検出しており、最小値からA/D変換器7の分解能分の所定のレベルだけ変化する毎にそのときのレベルをレベルL0(最小値),L1,L2,……,LN(最大値)として順次取り込んでいく。 The first test signal AT has a minimum value (negative maximum value) corresponding to the maximum possible range of the feedback signal FB output from the power amplifier 4 when the power amplifier 4 is in use. From the minimum value to the maximum value (positive maximum value) (ramp waveform), and the control unit 19 sequentially detects the level of the test signal DT, and performs A / D conversion from the minimum value. Each time the level changes by a predetermined level corresponding to the resolution of the device 7, the level at that time is sequentially taken as levels L 0 (minimum value), L 1 , L 2 ,..., L N (maximum value).

一方、補正テーブル20では、かかるレベルL0,L1,L2,……,LN毎にアドレスAdがAd0,Ad1,Ad2,……,AdNとして割り当てられており、初期状態では、夫々のアドレスAdi(但し、i=0,1,2,……,N)に値0の補正データが格納されている。 On the other hand, in the correction table 20, such level L 0, L 1, L 2 , ......, L N every address Ad is Ad 0, Ad 1, Ad 2, ......, it is assigned as Ad N, the initial state Then, correction data having a value of 0 is stored at each address Ad i (where i = 0, 1, 2,..., N).

試練信号ATの連続的な変化に対し、試験信号DTの不連続な変化(飛び越し、あるいは停滞)を制御部19が検知すると、その不連続を解消するような補正データを算出して補正テーブル20に書き込む。このような不連続は、A/D変換器7の各ビット重みの誤差によるものであり、各ビットの繰り上げが発生するときの不連続値を合計し、平均化する。不連続値は、飛び越しのときには、そのレベル差そのものであり、停滞のときには、連続区間であれば、その停滞期間に何レベル変化するかという想定値である。ビット重み区間の両端で、補正データがその不連続値の±1/2となるように線形補間し、これを各ビットに対して合成することで補正データを算出する。   When the control unit 19 detects a discontinuous change (jumping or stagnation) in the test signal DT with respect to the continuous change in the test signal AT, correction data that eliminates the discontinuity is calculated and the correction table 20 is calculated. Write to. Such a discontinuity is due to an error of each bit weight of the A / D converter 7, and the discontinuous values when the carry of each bit occurs are summed and averaged. The discontinuous value is the level difference itself when jumping, and is an assumed value of how many levels change during the stagnation period if it is a continuous section when stagnation. At both ends of the bit weight interval, linear interpolation is performed so that the correction data becomes ± 1/2 of the discontinuous value, and the correction data is calculated by synthesizing the correction data for each bit.

次に、第2の試験信号AT’を与える。この第2の試験信号AT’は、例えば、任意の周波数の複数のトーン信号である。   Next, a second test signal AT 'is given. The second test signal AT 'is, for example, a plurality of tone signals having an arbitrary frequency.

A/D変換器7からのデジタルの試験信号DTはA/D補正部11の加算部21に供給され、そのデジタル値SDiと補正テーブル20から読み出される補正データとが加算されて歪検出部8に供給される。このとき補正テーブル20から読み出される値0の補正データDFは、このとき加算部21に供給されるデジタル値SDiのレベルLiに割り当てられたアドレスAdiから読み出されたものである。 The digital test signal DT from the A / D converter 7 is supplied to the addition unit 21 of the A / D correction unit 11, and the digital value SD i and the correction data read from the correction table 20 are added to add a distortion detection unit. 8 is supplied. At this time, the correction data DF having a value of 0 read from the correction table 20 is read from the address Ad i assigned to the level L i of the digital value SD i supplied to the adder 21 at this time.

加算部21から出力されるデジタルの試験信号DTには、ビット重み誤差以外のA/D変換器7の非線形特性による非線形歪が含まれている場合、この試験信号DTそのものの周波数(帯域)の外側に不要信号成分(相互変調歪)が含まれている。歪検出部8では、この不要信号成分を、例えば、相互変調歪の次数毎に抽出し、A/D補正部11の制御部19に供給する。制御部19は、この不要信号成分から、制御部9と同様、デジタル値SDiでの非線形歪の変化を検出し、これを打ち消すことができる修正データΔDFを求めて補正テーブル20に供給する。ここで、試験信号DTの電力もしくは振幅レベルL0’,L1’,L2’,……,LN’毎に不要信号成分が抽出されるが、A/D変換器7の非線形特性はM次のべき級数で表わすことができ、かかるレベルL0’,L1’,L2’,……,LN’に対応するレベルL0,L1,L2,……,LNとそのときの不要信号成分とからなる連立方程式により、かかるべき級数の各係数がノイズフロアレベルの影響を受けずに算出され、A/D変換器7の非線形特性の逆特性を表わすべき級数が得られる。このべき級数からレベルL0,L1,L2,……,LN毎の修正データΔDFが求められ、補正テーブル20の補正データDFが修正される。 When the digital test signal DT output from the adder 21 includes non-linear distortion due to non-linear characteristics of the A / D converter 7 other than the bit weight error, the frequency (band) of the test signal DT itself is included. An unnecessary signal component (intermodulation distortion) is included outside. The distortion detection unit 8 extracts this unnecessary signal component, for example, for each order of intermodulation distortion, and supplies it to the control unit 19 of the A / D correction unit 11. The control unit 19 detects a change in non-linear distortion in the digital value SD i from the unnecessary signal component, like the control unit 9, and obtains correction data ΔDF that can cancel the change, and supplies the correction data ΔDF to the correction table 20. Here, unnecessary signal components are extracted for each power or amplitude level L 0 ′, L 1 ′, L 2 ′,..., L N ′ of the test signal DT, but the nonlinear characteristic of the A / D converter 7 is It can be represented by M following power series, such level L 0 ', L 1', L 2 ', ......, L N' level L 0, L 1, L 2 corresponding to, ..., and L N The coefficients of the power series are calculated without being affected by the noise floor level by the simultaneous equations composed of unnecessary signal components at that time, and a power series representing the inverse characteristic of the nonlinear characteristic of the A / D converter 7 is obtained. It is done. From this power series, the correction data ΔDF for each of the levels L 0 , L 1 , L 2 ,..., L N is obtained, and the correction data DF in the correction table 20 is corrected.

なお、この場合、修正データΔDFに、それを求めるために不良信号成分が抽出されたデジタル値SDiに該当するレベルLiに割り当てられたアドレスAdiが対応づけられ、補正テーブル20では、このアドレスAdiでこのときの補正データDFがこの求めた修正データΔDFが加算されることで修正される。 In this case, the correction data ΔDF is associated with the address Ad i assigned to the level L i corresponding to the digital value SD i from which the defective signal component is extracted in order to obtain the correction data ΔDF. The correction data DF at this time at the address Ad i is corrected by adding the obtained correction data ΔDF.

このようにして、補正テーブル20では、試験信号ATのレベルL0,L1,L2,……,LN毎に補正データが修正される。かかる補正データDFの修正処理は、同じ試験信号ATを繰り返し複数回入力端子23から入力することにより、複数回行なわれ、デジタルの試験信号DTでのA/D変換器7による非線形歪をより高精度に取り除くことができる補正データDF、即ち、A/D変換器7の非線形特性の逆特性の補正データが補正テーブル20に設定できるようになる。 In this way, in the correction table 20, the correction data is corrected for each level L 0 , L 1 , L 2 ,..., L N of the test signal AT. Such correction processing of the correction data DF is performed a plurality of times by repeatedly inputting the same test signal AT from the input terminal 23 a plurality of times, and the non-linear distortion caused by the A / D converter 7 in the digital test signal DT is further increased. Correction data DF that can be removed with high accuracy, that is, correction data having a reverse characteristic of the nonlinear characteristic of the A / D converter 7 can be set in the correction table 20.

このように、補正テーブル20で高精度の補正データDFが設定された状態で切替スイッチ22を固定接点a側に切り替えることにより、電力増幅部4からのフィードバック信号FBをA/D変換器7でデジタルフィードバック信号FB’に変換するときのこのA/D変換器7による非線形歪をA/D補正部11で取り除くことができる。   As described above, the feedback signal FB from the power amplifying unit 4 is converted by the A / D converter 7 by switching the changeover switch 22 to the fixed contact a side in the state where the highly accurate correction data DF is set in the correction table 20. Non-linear distortion caused by the A / D converter 7 when converted to the digital feedback signal FB ′ can be removed by the A / D correction unit 11.

以上のように、この第3の実施形態によれば、先の第1,第2の実施形態と同様の効果が得られるとともに、試験信号として複数のトーン信号を用い、スペクトル解析して不要信号成分を抽出することにより、試験信号源に要求される精度を下げることができる。   As described above, according to the third embodiment, the same effects as those of the first and second embodiments can be obtained, and a plurality of tone signals can be used as test signals to perform spectrum analysis and unnecessary signals. By extracting the components, the accuracy required for the test signal source can be lowered.

なお、以上の各実施形態の説明では、補正データの作成処理を電力増幅部4の無送信期間などに行なうようにしてもよい。これにより、A/D変換器7の非線形特性の経時変化による非線形歪の変化にも確実に対処できる。   In the above description of each embodiment, the correction data creation process may be performed during the non-transmission period of the power amplifying unit 4. Thereby, it is possible to reliably cope with a change in non-linear distortion due to a change in non-linear characteristic of the A / D converter 7 with time.

また、図1,図4に示す実施形態においても、図8に示す実施形態のように、試験信号ATをスイッチ22を介してA/D変換器7やA/D補正部11に供給するようにしてもよく、また、制御部12,15には、A/D変換器7からのデジタルフィードバック信号を入力するようにしてもよい。   In the embodiment shown in FIGS. 1 and 4, the test signal AT is supplied to the A / D converter 7 and the A / D correction unit 11 via the switch 22 as in the embodiment shown in FIG. The digital feedback signal from the A / D converter 7 may be input to the control units 12 and 15.

さらに、上記各実施形態では、A/D補正部11での加算部において、A/D変換器7からのデジタルのフィードバック信号FB’に補正データが加算することにより、A/D変換器7による非線形歪を補償するようにしたが、A/D変換器7のビット重みのバラツキに応じた補正データにより、A/D変換器7の変換特性を変更することにより、かかる非線形歪を補償するようにすることもできる。例えば、A/D変換器7がCMOSのパイプライン型A/D変換器の場合には、パイプラインの各ステージの重みを補正データを用いて校正する。例えば、各ステージにキャリブレータ用端子を設け、その端子を介して微小なアナログ電流などを与える。   Further, in each of the above-described embodiments, the addition unit in the A / D correction unit 11 adds the correction data to the digital feedback signal FB ′ from the A / D converter 7, whereby the A / D converter 7 Although the nonlinear distortion is compensated, the nonlinear distortion is compensated by changing the conversion characteristic of the A / D converter 7 according to the correction data corresponding to the variation in the bit weight of the A / D converter 7. It can also be. For example, when the A / D converter 7 is a CMOS pipeline type A / D converter, the weight of each stage of the pipeline is calibrated using the correction data. For example, a calibrator terminal is provided in each stage, and a minute analog current or the like is applied through the terminal.

さらにまた、図1,図4,図8におけるA/D補正部11は、DSP(Digital Signal Processor)やFPGA(Field Programmable Gate Array),その他の動的再構成デバイスで構成するようにしてもよい。   Furthermore, the A / D correction unit 11 in FIGS. 1, 4 and 8 may be configured by a DSP (Digital Signal Processor), an FPGA (Field Programmable Gate Array), or other dynamic reconfigurable device. .

本発明による歪補償増幅装置の第1の実施形態を示すブロック構成図である。1 is a block configuration diagram showing a first embodiment of a distortion compensation amplifying apparatus according to the present invention. 図1におけるA/D補正部の補正テーブルの作成方法の一具体例を示すフローチャートである。3 is a flowchart illustrating a specific example of a method for creating a correction table of an A / D correction unit in FIG. 1. 図1に示す第1の実施形態の試験動作の一具体例を示すタイミングチャートである。3 is a timing chart showing a specific example of the test operation of the first embodiment shown in FIG. 1. 本発明による歪補償増幅装置の第2の実施形態の要部を示すブロック構成図である。It is a block block diagram which shows the principal part of 2nd Embodiment of the distortion compensation amplification apparatus by this invention. 図4におけるテーブルでの記憶データを説明するための図である。It is a figure for demonstrating the memory | storage data in the table in FIG. 図4に示す第2の実施形態のテーブルの記憶データの作成方法の一具体例を示すフローチャートである。It is a flowchart which shows a specific example of the production method of the memory | storage data of the table of 2nd Embodiment shown in FIG. 図4におけるテーブルの記憶データとそれを読み出すための図4における制御部のデータを概略的に示す図である。FIG. 5 is a diagram schematically showing storage data of a table in FIG. 4 and data of a control unit in FIG. 4 for reading it. 本発明による歪補償増幅装置の第3の実施形態を示すブロック構成図である。It is a block block diagram which shows 3rd Embodiment of the distortion compensation amplification apparatus by this invention. 電力増幅部のプリディストーション方式による非線形歪補償装置の一従来例を示すブロック構成図である。It is a block block diagram which shows one prior art example of the nonlinear distortion compensation apparatus by the predistortion system of a power amplification part. 図9に示す従来技術で用いられる歪補償増幅装置の一例を示す図である。It is a figure which shows an example of the distortion compensation amplification apparatus used with the prior art shown in FIG.

符号の説明Explanation of symbols

1 入力端子
2 プリディストータ
3 D/A変換器
4 電力増幅部
5 電力検出部
6 歪補償テーブル
7 A/D変換器
8 歪検出部
9 制御部
11 A/D補正部
12 制御部
13 補正テーブル
14 加算部
15 制御部
16 係数テーブル
17 計算部
18 加算部
19 制御部
20 補正テーブル
21 加算部
22 切替スイッチ
23 試験信号の入力端子
DESCRIPTION OF SYMBOLS 1 Input terminal 2 Predistorter 3 D / A converter 4 Power amplification part 5 Power detection part 6 Distortion compensation table 7 A / D converter 8 Distortion detection part 9 Control part 11 A / D correction part 12 Control part 13 Correction table 13 14 Addition Unit 15 Control Unit 16 Coefficient Table 17 Calculation Unit 18 Addition Unit 19 Control Unit 20 Correction Table 21 Addition Unit 22 Changeover Switch 23 Test Signal Input Terminal

Claims (1)

増幅部と、
該増幅部に入力される信号に、該増幅部の非線形特性とは逆の特性を与えるプリディストータと、
該増幅部の出力信号をフィードバック信号としてA/D変換するA/D変換器と、
該A/D変換機の出力信号に基づいて、該増幅部の出力信号に含まれる歪を検出する歪検出部と、
該歪検出部で検出される歪が小さくなるように、該プロディストータの特性を制御する制御部と、
該A/D変換器に入力されるアナログ信号のレベルを、入力レベルとして、検出する第1の手段と、
該入力レベルに応じた補正データを発生する第2の手段と、
該A/D変換器から出力されるデジタル信号に該補正データを加算する第3の手段と
を有する補正部を備え、
該補正データは、該A/D変換器の非線形特性の逆特性のデータであることを特徴とする歪補償増幅装置。
An amplification unit;
A predistorter that gives a signal input to the amplifier to a characteristic opposite to the nonlinear characteristic of the amplifier;
An A / D converter for A / D converting the output signal of the amplifier as a feedback signal;
A distortion detection unit that detects distortion included in the output signal of the amplification unit based on the output signal of the A / D converter;
A control unit that controls the characteristics of the prodistorter so that the distortion detected by the distortion detection unit is reduced;
First means for detecting, as an input level, the level of an analog signal input to the A / D converter;
A second means for generating correction data according to the input level;
And a third unit for adding the correction data to the digital signal output from the A / D converter,
The distortion compensation amplifying apparatus, wherein the correction data is data having an inverse characteristic of a nonlinear characteristic of the A / D converter.
JP2006006385A 2006-01-13 2006-01-13 Distortion compensation amplifier Active JP4769583B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006006385A JP4769583B2 (en) 2006-01-13 2006-01-13 Distortion compensation amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006006385A JP4769583B2 (en) 2006-01-13 2006-01-13 Distortion compensation amplifier

Publications (2)

Publication Number Publication Date
JP2007189535A true JP2007189535A (en) 2007-07-26
JP4769583B2 JP4769583B2 (en) 2011-09-07

Family

ID=38344395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006006385A Active JP4769583B2 (en) 2006-01-13 2006-01-13 Distortion compensation amplifier

Country Status (1)

Country Link
JP (1) JP4769583B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009047865A1 (en) * 2007-10-12 2009-04-16 Fujitsu Limited Reception circuit, conversion table generating method of ad converter of the same and signal transmission system
RU2507681C2 (en) * 2012-11-21 2014-02-20 Гарри Романович Аванесян Method and apparatus for detecting nonlinear distortions caused by analogue-to-digital converter
US8712345B2 (en) 2011-08-11 2014-04-29 Fujitsu Limited Distortion compensation device, distortion compensation method, and radio transmitter
JPWO2021039037A1 (en) * 2019-08-27 2021-09-13 パナソニックIpマネジメント株式会社 Signal processing device and adjustment method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003032108A (en) * 2001-07-11 2003-01-31 Tanita Corp Linearity compensation device and linearity compensation method
JP2004320185A (en) * 2003-04-14 2004-11-11 Hitachi Kokusai Electric Inc Predistortion compensation power amplifier

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003032108A (en) * 2001-07-11 2003-01-31 Tanita Corp Linearity compensation device and linearity compensation method
JP2004320185A (en) * 2003-04-14 2004-11-11 Hitachi Kokusai Electric Inc Predistortion compensation power amplifier

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009047865A1 (en) * 2007-10-12 2009-04-16 Fujitsu Limited Reception circuit, conversion table generating method of ad converter of the same and signal transmission system
US8031091B2 (en) 2007-10-12 2011-10-04 Fujitsu Limited Reception circuit, method of creating AD converter conversion table of reception circuit, and signal transfer system
CN101796732B (en) * 2007-10-12 2013-08-14 富士通株式会社 Reception circuit, conversion table generating method of AD converter of the same and signal transmission system
US8712345B2 (en) 2011-08-11 2014-04-29 Fujitsu Limited Distortion compensation device, distortion compensation method, and radio transmitter
RU2507681C2 (en) * 2012-11-21 2014-02-20 Гарри Романович Аванесян Method and apparatus for detecting nonlinear distortions caused by analogue-to-digital converter
JPWO2021039037A1 (en) * 2019-08-27 2021-09-13 パナソニックIpマネジメント株式会社 Signal processing device and adjustment method
JP6994656B2 (en) 2019-08-27 2022-01-14 パナソニックIpマネジメント株式会社 Signal processing device and adjustment method

Also Published As

Publication number Publication date
JP4769583B2 (en) 2011-09-07

Similar Documents

Publication Publication Date Title
US8369802B2 (en) Polar modulation transmission apparatus and polar modulation transmission method
KR100864558B1 (en) Distortion compensating apparatus and method
US6593812B2 (en) Automatic optimization of linearity for envelope feedback RF amplifier linearization
KR100825166B1 (en) Distortion compensating apparatus and method
US8446220B2 (en) Method and apparatus for increasing the effective resolution of a sensor
JP4815490B2 (en) Method and system for determining the amplitude and / or phase of an output signal of a transmission link depending on the amplitude of the input signal
DE60026364D1 (en) IMPROVED FORECAST COMPENSATION FOR A POWER AMPLIFIER
KR101931150B1 (en) ICS_APD Linearization apparatus of power amplifier with improved non-linearity characteristics and control method therefor
KR100371083B1 (en) Adaptive biasing in a power amplifier
JP4769583B2 (en) Distortion compensation amplifier
JP2011171840A (en) Amplifying device and radio transmitter with the same, and gain adjustment method of amplifying device
CN101636912A (en) Device for low-distortion conversion, in particular amplification, of a signal
US6657492B1 (en) System for estimating a non-linear characteristic of an amplifier
JP2005150932A (en) Predistortion device
JP2007288492A (en) Distortion compensating device and distortion compensation method
JP4170883B2 (en) Nonlinear distortion compensation method and apparatus
US8514969B2 (en) Amplitude control circuit, polar modulation transmission circuit, and polar modulation method
KR20120054369A (en) Predistorter using memory polynomial model, predistorting method thereof, and system including the predistorter
US7863975B2 (en) Method for calibrating a power amplifier and device using the same
JP6179148B2 (en) Distortion compensation circuit and distortion compensation method
KR101415541B1 (en) Apparatus for measuring rf distortion signal, radio power amplifying apparatus with the same and method for measuring rf distortion signal
JP2003304121A (en) Adaptive predestination system amplifier
JP2017139711A (en) Transmitter and distortion compensation method
KR200282422Y1 (en) Temperature detection apparatus for compensating for measuring temperature
JP3293775B2 (en) Linearizer adjustment method for traveling wave tube and power amplification system to which the method is applied

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110607

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110620

R150 Certificate of patent or registration of utility model

Ref document number: 4769583

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250