JP2007189535A - Distortion compensation amplifier - Google Patents
Distortion compensation amplifier Download PDFInfo
- Publication number
- JP2007189535A JP2007189535A JP2006006385A JP2006006385A JP2007189535A JP 2007189535 A JP2007189535 A JP 2007189535A JP 2006006385 A JP2006006385 A JP 2006006385A JP 2006006385 A JP2006006385 A JP 2006006385A JP 2007189535 A JP2007189535 A JP 2007189535A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- level
- digital
- signal
- distortion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
本発明は、増幅器の非線形歪の補償装置などに用いられる歪補償増幅装置に関する。 The present invention relates to a distortion compensation amplifying apparatus used in a nonlinear distortion compensation apparatus for an amplifier.
移動無線通信システムおける送信機などの無線機器では、ディジタル化が進み、これに伴って電力増幅部の非線形歪を補償することが重要な問題となってきており、その補償方法の1つとして、プリディストーション方式が知られている。その一例として、送信機の電力増幅部の非線形歪の補償に用いたものが提案されている(例えば、特許文献1参照)。 In wireless devices such as transmitters in mobile wireless communication systems, digitization has progressed, and accompanying this, it has become an important problem to compensate for nonlinear distortion of the power amplification unit. As one of the compensation methods, A predistortion method is known. As an example, one used for compensation of nonlinear distortion of a power amplifying unit of a transmitter has been proposed (see, for example, Patent Document 1).
図9はプリディストーション方式を用いた電力増幅部の非線形歪補償装置の一従来例を示すブロック図であって、1は入力端子、2はプリディストータ、3はD/A(デジタル/アナログ)変換器、4は電力増幅部、5は電力検出部、6は歪補償テーブル、7はA/D(アナログ/デジタル)変換器、8はACLR(Adjacent Channel Leakage Power Ratio:隣接チャンネル間漏洩電力比)検出部、9は制御部である。 FIG. 9 is a block diagram showing a conventional example of a nonlinear distortion compensator for a power amplification unit using a predistortion system, where 1 is an input terminal, 2 is a predistorter, and 3 is a D / A (digital / analog). Converter, 4 is a power amplifier, 5 is a power detector, 6 is a distortion compensation table, 7 is an A / D (analog / digital) converter, and 8 is an ACLR (Adjacent Channel Leakage Power Ratio). ) Detection unit, 9 is a control unit.
同図において、入力端子1から入力されたデジタル信号は、プリディストータ2と電力検出部5とに供給される。プリディストータ2では、歪補償テーブル6からの振幅/位相歪補償信号に基づいて、供給されたデジタル信号に電力増幅部4での非線形歪を補償するための処理がなされる。この補償処理は、この電力増幅部4で発生する非線形歪を打ち消すように、デジタル信号の振幅,位相を制御することにより、予め電力増幅部4の非線形特性とは逆の非線形特性による非線形歪を与える処理(予歪処理)である。
In the figure, a digital signal input from an
歪補償テーブル6には、入力デジダル信号の電力に応じた振幅/位相の補償データが登録されており、かかる補償データが入力デジダル信号の振幅と対応づけられている。 In the distortion compensation table 6, amplitude / phase compensation data corresponding to the power of the input digital signal is registered, and the compensation data is associated with the amplitude of the input digital signal.
入力端子1からの入力デジタル信号は電力検出部5に供給されてその電力が検出され、この検出された電力に応じた振幅/位相の補償データが歪補償テーブル6から読み出されて、振幅/位相歪補償信号として、プリディストータ2に供給される。
The input digital signal from the
このようにしてプリディストータ2で予歪処理されたデジタル信号は、D/A変換器3でアナログ信号に変換された後、電力増幅部4で電力増幅されて出力される(送信機の場合には、無線周波信号に変換された後、増幅されてアンテナから送信される)。この電力増幅部4では、その非線形特性により、電力増幅されるアナログ信号に歪(即ち、非線形歪)が生ずるが、プリディストータ2によって予歪処理がなされているため、これによって電力増幅部4で発生する非線形歪が補償(キャンセル)される。
The digital signal predistorted by the
ところで、電力増幅部4の非線形特性は、周囲温度などの環境の変化や経年などによって変化し、これに伴って電力増幅部4で生ずる非線形歪が変化する。このため、環境の変化や経年に応じて歪補償テーブル6での振幅/位相補償データを調整させることが必要となり、その調整手段として、A/D変換器7と歪検出部8と制御部9とかるなるフィードバック回路が設けられている。
By the way, the non-linear characteristics of the power amplifying
電力増幅部4から出力されるアナログ信号は、フィードバック信号として、適宜中間周波数に変換された後、A/D変換器7に供給され、そこでデジタル信号に変換されて歪検出部8に供給される。この歪検出部8では、供給されたデジタルのフィードバック信号から非線形歪が検出され、制御部9がこの検出された非線形歪の変化に応じて歪補償テーブル6での振幅/位相補償データを変化させる。
The analog signal output from the power amplifying
ここで、電力増幅部4では、そこに供給されるアナログ信号が増幅されるのであるが、この電力増幅部4の非線形特性により、このアナログ信号の周波数帯域の帯域外(即ち、この周波数帯域よりも上側と下側の帯域)に非線形歪による不要信号成分が生じ、電力増幅部4の非線形特性の変化によって出力されるアナログ信号に非線形歪が残留すると、このアナログ信号の周波数帯域外に不要信号成分が生ずることになる。歪検出部8はフィードバック信号のスペクトルを分析し、電力増幅部4で増幅すべきアナログ信号の信号帯域外のスペクトル電力を、電力増幅部4の非線形特性による非線形歪成分(不要信号成分)として、検出する。制御部9は、歪検出部8で検出された不要信号成分を非線形歪成分として処理し、歪補償テーブル6に保存されている振幅/位相補償データの調整量を作成する。電力増幅部4の非線形特性を補償する逆特性はn次のべき級数で表わされる。制御部9は、歪検出部8で検出された非線形歪成分に応じてこのべき級数の各項の係数を摂動法によって更新することにより、電力増幅部4の非線形特性を補償する逆特性を表わすようにし、このように更新されたべき級数を基に電力検出部5で検出される入力デジタル信号の各電力毎の振幅/位相補償データを作成し、かかる補償データで歪補償テーブル6の振幅/位相補償データを更新する。あるいはまた、制御部9は上記の更新されたべき級数や歪補償テーブル6の振幅/位相補償データなども用いてかかる振幅/位相補償データの調整量を作成し、これでもって歪補償テーブル6の振幅/位相補償データを調整するようにしてもよい。
Here, in the power amplifying
このようにして、電力増幅部4の非線形特性が環境変化によって変化しても、また、経年変化があったとしても、これに応じて歪補償テーブル6の振幅/位相補償データが調整されることになり、これにより、電力増幅部4では、アナログ信号が、非線形歪が効果的に抑圧されて、電力増幅されることになる。
ところで、上記従来の技術では、上記のフィードバック信号のレベルが低い場合、フィードバック回路を構成するA/D変換器7の量子化雑音や非線形特性により、電力増幅部4の非線形歪を正しく検出することができないという問題があった。つまり、このA/D変換器7をその非線形特性などの強い部分(非線形部分)まで使用することになると、このA/D変換器7の出力フィードバック信号に非線形歪が生ずることになり、この非線形歪が歪検出部8で検出されることにより、電力増幅部4の出力信号に非線形歪が現われていないにもかかわらず、歪補償テーブル6の振幅/位相補償データが更新されてしまうことになる。このため、プリディストータ2の出力信号には、電力増幅部4で発生する非線形歪を打ち消すことができない予歪が含まれることになり、電力増幅部4の出力信号には、非線形歪が残留することになる。
By the way, in the conventional technique, when the level of the feedback signal is low, the nonlinear distortion of the power amplifying
A/D変換器の特性の非線形部分の一例として、低レベル(低振幅)領域の非線形特性がある。このような非線形特性による非線形歪を除くためには、図10に示すように、フィードバック回路のA/D変換器7の入力側にAGC(自動利得制御)回路10を設け、低レベルのフィードバック信号を増幅することにより、このフィードバック信号がA/D変換器7でその特性の非線形領域を越えた線形な領域で変換処理されるようにすることが考えられる。
As an example of the non-linear part of the characteristics of the A / D converter, there is a non-linear characteristic in a low level (low amplitude) region. In order to eliminate such non-linear distortion due to non-linear characteristics, an AGC (automatic gain control)
しかしながら、A/D変換器の非線形特性は、使用するA/D変換器毎に異なるので、補償するとしても、図10に示すような非線形歪の補償回路を備えた電力増幅部4を使用する製品毎に、A/D変換器7の特性を検証、補償するのは容易ではない。また、AGC回路10を使用するとしても、AGC回路はアナログ回路であるため、AGC回路の特性を検証することが必要となるほか、部品点数も増加する。
However, since the non-linear characteristics of the A / D converter are different for each A / D converter to be used, even if compensation is performed, the power amplifying
また、充分な線形特性を有するA/D変換器7を使用するとなると、このA/D変換器7では、電力増幅部4で発生した微細な非線形歪を含むフィードバック信号を取り扱うものであるから、A/D変換器7の特性としても、広い範囲に亘って線形であることが必要となり、高分解能の高価なA/D変換器を使用することが必要となる。
Further, when the A /
本発明の目的は、かかる問題を解消し、手間と時間を省いて、A/D変換器の非線形歪を有効に補償することができるようにした歪補償増幅装置を提供することにある。 An object of the present invention is to provide a distortion compensation amplifying apparatus capable of solving such problems, saving labor and time, and effectively compensating for non-linear distortion of an A / D converter.
上記目的を達成するために、本発明は、増幅部と、該増幅部に入力される信号に、該増幅部の非線形特性とは逆の特性を与えるプリディストータと、該増幅部の出力信号をフィードバック信号としてA/D変換するA/D変換器と、該A/D変換機の出力信号に基づいて、該増幅部の出力信号に含まれる歪を検出する歪検出部と、該歪検出部で検出される歪が小さくなるように、該プロディストータの特性を制御する制御部と、該A/D変換器に入力されるアナログ信号のレベルを、入力レベルとして、検出する第1の手段と、該入力レベルに応じた補正データを発生する第2の手段と、該A/D変換器から出力されるデジタル信号に該補正データを加算する第3の手段とからなる補正部を備え、該補正データは、該A/D変換器の非線形特性の逆特性のデータであることを特徴とするものである。 In order to achieve the above object, the present invention includes an amplifying unit, a predistorter that gives a signal input to the amplifying unit a characteristic opposite to the nonlinear characteristic of the amplifying unit, and an output signal of the amplifying unit. An A / D converter that performs A / D conversion using the feedback signal as a feedback signal, a distortion detection unit that detects distortion included in the output signal of the amplification unit based on the output signal of the A / D converter, and the distortion detection A control unit that controls the characteristics of the prodistorter so that distortion detected by the unit is reduced; and a first level that detects the level of the analog signal input to the A / D converter as an input level A correction unit comprising: means; second means for generating correction data according to the input level; and third means for adding the correction data to the digital signal output from the A / D converter. The correction data is a nonlinear characteristic of the A / D converter. Is characterized in that the inverse characteristic data of the.
本発明によると、使用中のA/D変換器の非線形特性を補償できるものであるから、使用する際のA/D変換器の特性の検証を必要とせず、そのための手間と時間が省けるし、また、低分解能で安価なA/D変換器を使用することが可能となる。 According to the present invention, since the non-linear characteristic of the A / D converter in use can be compensated for, it is not necessary to verify the characteristics of the A / D converter in use, and labor and time for that can be saved. In addition, it is possible to use an inexpensive A / D converter with low resolution.
以下、本発明の実施形態を図面により説明する。
図1は本発明による歪補償増幅装置の第1の実施形態を示すブロック構成図であって、11はA/D補正部、12は制御部、13は補正テーブル、14は加算部であり、図9に対応する部分には同一符号を付けて重複する説明を省略する。
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a block diagram showing a first embodiment of a distortion compensation amplifying apparatus according to the present invention, in which 11 is an A / D correction unit, 12 is a control unit, 13 is a correction table, and 14 is an addition unit. Parts corresponding to those in FIG. 9 are denoted by the same reference numerals and redundant description is omitted.
同図において、入力端子1から入力されてプリディストータ2で処理されたデジタル情報信号はD/A変換器3でアナログ情報信号に変換され、図9に示した従来例と同様、適宜図示しないミキサなどで周波数変換され、電力増幅部4で増幅されるとともに、フィードバック信号FBとして、A/D変換器7とA/D補正部11とに供給される。A/D変換器7では、供給されたアナログのフィードバック信号FBがデジタルのフィードバック信号FB’に変換され、A/D補正部11に供給される。
In the figure, the digital information signal input from the
A/D補正部11は制御部12と補正テーブル13と加算部14とで構成されている。補正テーブル13には、電力増幅部4からの、従って、A/D変換器7の入力側からのアナログのフィードバック信号FBの最小レベル(負の最大値)から最大レベル(正の最大値)までの各レベル毎の補正データが、夫々のレベルに対応するアドレスに格納されている。なお、これらレベルがアドレスとして使用されてもよく、以下では、説明を簡略化するために、レベルをアドレスとして使用し、このレベルに応じた補正データを補正テーブル13から読み出すものとする。なお、制御部12は、これらレベルをアドレスに変換するために、別のA/D変換器を(一時的に)備えてもよい。また、このA/D変換器は、線形性さえ充分であれば、サンプリングレートや分解能は低くてもよい。
The A /
図2はA/D補正部11の補正動作の一具体例を示すフローチャートであり、これを用いてA/D補正部11の動作を説明する。
FIG. 2 is a flowchart showing a specific example of the correction operation of the A /
制御部12は、供給されるフィードバック信号FBのレベルを順次検出し(ステップ100)、この検出レベルをアドレスAdとして、このアドレスAdの補正データDFを補正テーブル13から読み出して加算部14に供給する(ステップ101)。加算部14では、A/D変換器7からのデジタルのフィードバック信号FB’に補正テーブル13から読み出された補正データDFが、オフセット値として、加算され(ステップ102)、これにより、このフィードバック信号FB’のA/D変換器7の非線形特性による非線形歪が補正される。
The
補正テーブル13での補正データDFは、入力端子1から試験信号を入力することにより、作成される。このときのA/D補正部11における制御部12による補正テーブル13の作成処理動作の一具体例を図3に示すフローチャートを用いて説明する。
The correction data DF in the correction table 13 is created by inputting a test signal from the
補正テーブル13を作成する場合には、入力端子1からデジタルの試験信号が入力され、これにより、電力増幅部4からアナログの試験信号ATがフィードバック信号として出力され、A/D変換器7の非線形特性の取得ルーチンに入る(ステップ200)。電力増幅部4からのアナログの試験信号ATはA/D変換器7とA/D補正部11の制御部12とに供給され、また、この試験信号ATがA/D変換器7でデジタルの試験信号DTに変換されてA/D補正部11の制御部12に供給されるのである。この試験信号ATは、そのレベルが電力増幅部4から出力されるアナログ情報信号の可能なレベル範囲でその最小値から最大値まで順次等間隔でレベルが切り替えられ(ステップ201)、レベルが切り替えられる毎に、制御部12がこのときの試験信号ATのレベルとこのレベルに対するA/D変換器7の出力試験信号DTの値(デジタル値)とを取り込み(この取り込みタイミングを、以下、サンプル点という)、保存する(ステップ202)。ここで、制御部12がサンプル点で取り込んだ試験信号ATのレベルを、以下、アナログサンプル値といい、制御部12がサンプル点で取り込んだA/D変換器7からの試験信号DTのデジタル値を、以下、デジタルサンプル値という。なお、制御部12が取り込んだアナログサンプル値と、制御部12に取り込まれたこのアナログサンプル値に対するデジタルサンプル値との間では、A/D変換器7の処理時間分時間差があるが、制御部12では、これらアナログサンプル値とデジタルサンプル値とが対応づけられて保存される。このように、対応づけられたアナログサンプル値とデジタルサンプル値とを、以下、アナログサンプル値とデジタルサンプル値との対という
このようにして、上記のレベル範囲で試験信号ATのレベルを最小レベルから最大レベルまで切り替えたときの全てのサンプル点でのアナログサンプル値とデジタルサンプル値との対が取得されると、A/D変換器7の非線形特性の取得ルーチンが終了する(ステップ203)。
When creating the correction table 13, a digital test signal is input from the
取り込まれた一連のデジタルサンプル値は電力増幅部4とA/D変換器7の特性、即ち、これらの非線形特性に応じたものであり、取り込まれた一連のアナログサンプル値は電力増幅部4の非線形特性の影響を受けているが、A/D変換器7の特性の影響を受けていないものである。そこで、対をなすアナログサンプル値とデジタルサンプル値との差分を取ることにより、この差分データがA/D変換器7の非線形特性の影響による部分を表わしていることになり、A/D変換器7による非線形歪に応じたデータである。従って、各サンプル点毎にアナログサンプル値とデジタルサンプル値とのかかる差分データを求めることにより、電力増幅部4の非線形特性の影響を受けず、A/D変換器7の非線形特性による非線形歪を補正するための逆特性のデータが得られることになる(ステップ204)。また、上記差分データは、電力増幅部4の非線形特性による非線形歪を相殺するものであり、従って、この差分データは、A/D変換器7の非線形特性の逆特性のデータということになる。
The captured series of digital sample values correspond to the characteristics of the
なお、差分データを得るためのサンプル値の一方はデジタル値であり、他方はアナログ値であるが、これらの差分データを求める場合には、アナログサンプル値であるレベルが図示しない他のA/D変換器などによって検出され、このレベルの検出値を線形特性の理想的なA/D変換器で変換されたときのデジタル値に変換し(例えば、テーブルなどを用いて校正し)、この変換デジタル値と上記のデジタルサンプル値との差分を求める。このようにして得られる各サンプル点でのかかる差分データが夫々対応するサンプル点での変換デジタル値と対応づけられ、これが上記の逆特性のデータとなる。 Note that one of the sample values for obtaining the difference data is a digital value and the other is an analog value. However, when obtaining these difference data, the level of the analog sample value is not shown in the other A / D. The detected value of this level is detected by a converter and the like, and the detected value at this level is converted into a digital value when converted by an ideal A / D converter having a linear characteristic (for example, calibrated using a table or the like), and this converted digital The difference between the value and the digital sample value is obtained. The difference data at each sample point obtained in this way is associated with the converted digital value at the corresponding sample point, and this becomes the data of the reverse characteristic.
このようにして、逆特性のデータ(即ち、サンプル点毎のアナログ試験信号ATのレベル(の変換デジタル値)と差分データとの対応からなるデータ)が求まると、次に、サンプル点間について、データの補間を行ない、より細かいサンプル点での一連の差分データを得る(ステップ205)。これにより、A/D変換器7の非線形特性の精度が高い逆特性データが得られることになる。このようにして得られた逆特性データでの補間サンプル点も含めた各サンプル点の差分データを補正データDFとし、これに対応したアナログの試験信号ATのレベルをアドレスAdとして、これら補正データDFとアドレスAdとを対応づけた補正テーブル13に保存する(ステップ206)。
In this way, when data of inverse characteristics (that is, data consisting of the correspondence between the level (converted digital value) of the analog test signal AT for each sample point and the difference data) is obtained, next, between the sample points, Data interpolation is performed to obtain a series of difference data at finer sample points (step 205). Thereby, inverse characteristic data with high accuracy of the nonlinear characteristic of the A /
この第1の実施形態の以上説明した動作以外の動作は、図9に示した従来技術と同様である。 Operations of the first embodiment other than those described above are the same as those of the prior art shown in FIG.
なお、試験信号ATとしては、A/D変換器7のサンプリング周波数の整数倍(0も含む)よりわずかにずれた周波数のトーン信号を用いることができ、補正テーブルの作成処理動作時のみコネクタの接続を変更するなどして、電力増幅部4をスルーさせて供給することもできる。また、スルーさせる際に、試験信号ATのみを通過させるフィルタを通してもよい。
As the test signal AT, a tone signal having a frequency slightly deviated from an integer multiple (including 0) of the sampling frequency of the A /
また、制御部12は、アナログ試験信号のレベルを検出する代わりに、A/D変換器7からの試験信号DTから、デジタルPLL及びDDSを用いて、試験信号DTと等振幅,等位相の純粋なトーン信号を再生し、そのレベルを検出するようにしてもよい。
In addition, the
以上のようにして、図1に示す第1の実施形態では、使用者に手間を掛けることなく、A/D変換器の非線形特性による影響を効果的に抑えることができる。この結果、電力増幅部4の非線形歪補償装置においても、歪補償テーブル6に保存されている振幅/位相補償データがA/D変換器7の非線形特性に影響されないものとなり、電力増幅部4からは非線形歪が効果的に抑制された信号が得られることになる。
As described above, in the first embodiment shown in FIG. 1, it is possible to effectively suppress the influence due to the non-linear characteristics of the A / D converter without taking time and effort for the user. As a result, even in the nonlinear distortion compensation device of the
図4は本発明による歪補償増幅装置の第2の実施形態の要部を示すブロック構成図であって、15は制御部、16は係数テーブル、17は計算部、18は加算部であり、前出図面に対応する部分には同一符号を付けて重複する説明を省略する。 FIG. 4 is a block diagram showing the main part of the second embodiment of the distortion compensation amplifier according to the present invention, in which 15 is a control unit, 16 is a coefficient table, 17 is a calculation unit, 18 is an addition unit Parts corresponding to those in the previous drawings are denoted by the same reference numerals and redundant description is omitted.
同図において、A/D補正部11は、制御部15と係数テーブル16と計算部17と加算部18とから構成されており、制御部15に電力増幅部4からのフィードバック信号FBとA/D変換器7からのデジタルのフィードバック信号FB’とが供給される。係数テーブル16には、A/D変換器7からのデジタルのフィードバック信号FB’でのA/D変換器7の非線形特性による非線形歪の補正データを求めるための演算式の係数データが格納されている。
In the figure, the A /
ここで、この演算式について説明する。 Here, this arithmetic expression will be described.
図5はかかる演算式の基となるフィードバック信号FBのアナログサンプル値Lと対応するA/D変換器7から出力されるデジタルのフィードバック信号FB’のデジタルサンプル値SDとの関係を示すものであって、アナログサンプル値L0をフィードバック信号FBの最小レベルとし、アナログサンプル値LNをフィードバック信号FBの最大レベルとして、N+1個のサンプル点でのアナログサンプル値(レベル)L0,L1,L2,……,LN-1,LNとこれら夫々に対応するデジタルサンプル値(デジタル値)SD0,SD1,SD2,……,SDN-1,SDNとを示している。このように、この第2の実施形態では、フィードバック信号FBの最小レベルから最大レベルまでのN+1個のアナログサンプル値(レベル)Lに対しては、デジタルサンプル値SDが決められているものであるが、これらサンプル点間でのレベルLXでのデジタルサンプル値SDXは、予め設定されているこれらN+1個のアナログサンプル値Li(但し、i=0,1,2,……,N−1)とデジタルサンプル値SDiとをもとに、線形補間法により、求めるようにするものであり、このための演算式f(LX)(=SDX)=α・LX+βの係数α,βが係数テーブル16に格納されているものである。
FIG. 5 shows the relationship between the analog sample value L of the feedback signal FB that is the basis of such an arithmetic expression and the digital sample value SD of the digital feedback signal FB ′ output from the corresponding A /
そこで、例えば、図5に示すように、アナログサンプル値L1,L2間のレベルLXに対するデジタルサンプル値SDXを求める場合には、制御部15は、そのとき取り込んだフィードバック信号FBのレベルがLXであるとし、このレベルLXが図5で示すアナログサンプル値Lのどの位置にあるかを判定し、この判定からこのレベルLXの上側のアナログサンプル値をL1、下側のアナログサンプル値をL2と決定する。そして、決定したアナログサンプル値L1,L2により、これらアナログサンプル値L1,L2間のレベルLXに対するデジタルサンプル値SDXを求めるための上記係数α,βを係数テーブル16で検索して読み出し、これを計算部17に供給する。
Therefore, for example, as shown in FIG. 5, when obtaining the digital sample value SD X for the level L X between the analog sample values L 1 and L 2 , the
計算部17では、このとき、制御部15から供給されるレベルLXを基に、係数テーブル16から読み出されて供給される係数α,βを演算式f(LX)=α・LX+βに当て嵌めてこのレベルLXに対するデジタルサンプル値SDXを求め、さらに、このデジタルサンプル値SDXからこのレベルLXを減算して補正データDFを作成し、加算部18に送る。
At this time, the
加算部18では、フィードバック信号FBのこのレベルLXに対するA/D変換器7からのデジタルのフィードバック信号FB’のデジタル値(これは、上記の演算式で求められたデジタルサンプル値SDXにほぼ等しい)に計算部17からの補正データDFが加算され、これにより、このデジタルのフィードバック信号FB’のこのときのデジタル値に含まれているA/D変換器7の非線形特性による非線形歪が補償されることになる。
In the
ここで、係数テーブル16に記憶されている係数によるアナログサンプル値L0,L1間の演算式,アナログサンプル値L1,L2間の演算式,……,アナログサンプル値LN-1,LN間の演算式f(LX)(= SDX)は夫々、いま、検出されたレベルLXがアナログサンプル値Li,Li+1間のレベルとし、アナログサンプル値Liに対するデジタルサンプル値をSDi,アナログサンプル値Li+1に対するデジタルサンプル値をSDi+1とすると、線形補間により、
で求められる。即ち、アナログサンプル値Li,Li+1とデジタルサンプル値SDi,SDi+1は既知であるので、レベルLXを代入することにより、デジタルサンプル値SDXが求まる。かかる係数α,βが、係数テーブル16でのアナログサンプル値Li,Li+1のレベル間に対応したアドレスAdに格納されている。 Is required. That is, since the analog sample values L i and L i + 1 and the digital sample values SD i and SD i + 1 are known, the digital sample value SD X can be obtained by substituting the level L X. The coefficients α and β are stored at an address Ad corresponding to the level between the analog sample values L i and L i + 1 in the coefficient table 16.
計算部17は、さらに、このようにして得られたデジタルサンプル値SDXに対し、
の演算を行なって補正データDFを求めるものである。この数2の演算処理により、電力増幅器4の非線形特性に起因する非線形歪が相殺され、A/D変換器7の非線形特性の逆特性のデータが得られることになる。
The correction data DF is obtained by performing the above calculation. By the arithmetic processing of
この補正データDFが加算部18に供給され、A/D変換器7からのデジタルのフィードバック信号FB’に加算されることにより、このフィードバック信号FB’に混入しているA/D変換器7の非線形特性による非線形歪が補償されることになる。
The correction data DF is supplied to the
係数テーブル16には、上記のように、アナログサンプル値L0,L1間、L1,L2間、……、LN-1,LN間毎の上記数1に示す演算式f(LX)の係数α,βが記憶されている。計算部17は、取り込んだフィードバック信号FBのレベルLXに対する係数テーブル16の上記数1の演算式f(LX)に対する係数係数α,βを用いて、この数1の演算式f(LX)による演算処理を行ない、このレベルLXに対するデジタルサンプル値SDXを用いるのである。
As described above, the coefficient table 16 includes the arithmetic expression f ( 1) between the analog sample values L 0 and L 1, between L 1 and L 2 ,..., Between L N−1 and L N. L x ) coefficients α and β are stored. The
係数テーブル16に登録される上記数1の係数α,βは、図1に示した第1の実施形態と同様、入力端子1(図1)から入力され、電力増幅部4から出力される試験信号ATを用いて作成される。この試験信号ATも、電力増幅部4が使用されているときのフィードバック信号FBの取り得る最小レベルから最大レベルに変化する信号である。これを図6に示すフローチャートによって説明する。
The coefficients α and β of the
試験信号ATが供給されると、制御部15はそのレベルLiを取り込む。このレベルLiは最初に取り込まれるアナログサンプル値であって、i=0として(図6のステップ300)、図5でのレベル(アナログサンプル値)L0である(図6のステップ301)。次いで、制御部7は、このレベルLi(L0)に対するA/D変換器7からのデジタル試験信号DTのデジタル値(デジタルサンプル値)SDiを取り込む。この場合のデジタル値SDiは、i=0であるから、図5でのデジタル値SD0である(図6のステップ302)。
When the test signal AT is supplied, the
次に、試験信号ATがレベル変化すると、制御部15はこのレベルをレベルLi+1として取り込む。このとき、i=0であるから、レベルLi+1は図5でのレベル(アナログサンプル値)L1である(図6のステップ303)。そして、このレベルLi+1(L1)に対するA/D変換器7からのデジタル試験信号DTのデジタル値(デジタルサンプル値)SDi+1を取り込む。この場合のデジタル値SDi+1は、図5でのデジタル値SD1である(図6のステップ304)。
Next, when the level of the test signal AT changes, the
そして、制御部15は、これらレベルLi,Li+1とデジタル値SDi,SDi+1とから、上記数1により、係数α,βを求め(図6のステップ305)、これら係数α,βをレベルLi,Li+1(この場合、レベルL0,L1)と関連付けて係数テーブル16に格納する(図6のステップ306)。
Then, the
ここで、係数テーブル16では、このレベルL0〜L1の範囲に対して求められた係数α,βをα0,β0とすると、このレベルL0〜L1の範囲に係数テーブル16でアドレスAd0が割り当てられ、図7(a)に示すように、このアドレスAd0にかかる係数α0,β0が格納される。また、制御部15では、図7(b)に示すように、レベル範囲Li〜Li+1の範囲(この場合、レベル範囲L0〜L1)と係数テーブル16でのアドレイAd(この場合、アドレスAd0)との対応関係を示す情報が保持される。
Here, in the coefficient table 16, if the coefficients α and β obtained for the range of the levels L 0 to L 1 are α 0 and β 0 , the coefficient table 16 includes the range of the levels L 0 to L 1. address Ad 0 are assigned, as shown in FIG. 7 (a), the coefficient alpha 0 according to the address Ad 0, beta 0 is stored. Further, in the
次に、制御部15は、レベルLi+1,デジタル値SDi+1を夫々レベルLi,デジタル値SDiとし(即ち、i=1とする。)、これらレベルLi,デジタル値SDi(この場合、レベルL1,デジタル値SD1)を保持する(図6のステップ307)。
Next, the
試験信号ATが次のレベル変化をすると、制御部7はそのときのレベルをレベルLi+1(図5でのレベル(アナログサンプル値L2に相当))として取り込み(図6のステップ303)、さらに、このレベルLi+1に対するA/D変換器7からのデジタル試験信号DTのデジタル値(デジタルサンプル値)SDi+1を取り込む。この場合のデジタル値SDi+1は、図5でのデジタル値SD1である(図6のステップ304)。そして、制御部15は、保持している上記のレベルLi(=レベルL1),デジタル値SDi(=SD1)と新たに取り込んだレベルLi+1(=レベルL2),デジタル値SDi+1(=SD2)とから、上記数1により、係数α,βを求め(図6のステップ305)、これら係数α,βをレベルLi,Li+1(この場合、レベルL1,L2)と関連付けて係数テーブル16に格納する(図6のステップ306)。そして、新たに取り込んだレベルLi+1,デジタル値SDi+1を夫々レベルLi,デジタル値SDiとし(即ち、i=2とする。)、これらレベルLi,デジタル値SDi(この場合、レベルL2,デジタル値SD2)を保持する(図6のステップ307)。
When the test signal AT changes to the next level, the
この場合、係数テーブル16では、このレベルL1〜L2の範囲に対して求められた係数α,βをα1,β1とすると、このレベルL1〜L2の範囲に係数テーブル16のアドレスAd1が割り当てられ、図7(a)に示すように、このアドレスAd1にかかる係数α1,β1が格納される。また、制御部15では、図7(b)に示すように、レベル範囲Li〜Li+1(この場合、レベル範囲L1〜L2)と係数テーブル16でのアドレイAd(この場合、アドレスAd1)との対応関係を示す情報が保持される。
In this case, in the coefficient table 16, if the coefficients α and β obtained for the range of the levels L 1 to L 2 are α 1 and β 1 , the coefficient table 16 includes the coefficient table 16 in the range of the levels L 1 to L 2 . assigned address Ad 1, as shown in FIG. 7 (a), the coefficient alpha 1 according to the address Ad 1, beta 1 is stored. Further, in the
以下同様にして、試験信号ATのレベルLが変化する毎に、それをレベルLi+1とし、また、これにA/D変換器7の出力レベルをデジタル値SDi+1として取り込み(図6のステップ303,304)、これらと保持しているレベルLi,デジタル値SDiとで係数α,βを算出し(図6のステップ305)、レベル範囲Li〜Li+1と関連付けて(即ち、係数テーブル16のアドレスAdを割り当て)、係数テーブル16に格納する(図6のステップ306)。かかる動作が、i=N−1となるまで繰り返される(図6のステップ308)。
In the same manner, every time the level L of the test signal AT changes, it is set to the level L i + 1, and the output level of the A /
このようにして、各レベル範囲Li〜Li+1(i=0,1,2,……,N−1)毎に上記数1での係数αi,βiが得られ、係数テーブル16に格納されることになる。電力増幅部4からA/D変換器7にフィードバック信号FBが供給され、歪補償テーブル6の補正データを更新する動作が行なわれるときには、制御部15において、このフィードバック信号FBのレベルLXが検出され、図7(b)に示すテーブルを用いて、このレベルLXがいずれのレベル範囲Li〜Li+1のいずれに含まれるかを判定することにより、アドレスAdiを決定して、このアドレスAdiの係数αi,βiを係数テーブル16から読み取り、計算部17において、かかる係数αi,βiとレベルLXを用いて、上記数1,数2の演算を行なうことにより、このレベルLXに対するデジタル値SDXのA/D変換器7による非線形歪の補償処理のための補正データDF、即ち、A/D変換器7の非線形特性の逆特性の補正データDFを求めるものである。
In this way, the coefficients α i and β i in the
以上により、この第2の実施形態においても、先の第1の実施形態と同様の効果が得られることになる。 As described above, also in the second embodiment, the same effect as that of the first embodiment can be obtained.
図8は本発明による歪補償増幅装置の第3の実施形態の要部を示すブロック構成図であって、19は制御部、20は補正テーブル、21は加算部、22は切替スイッチ、23は入力端子であり、前出図面に対応する部分には同一符号を付けて重複する説明を省略する。 FIG. 8 is a block diagram showing the main part of a third embodiment of the distortion compensation amplifier according to the present invention. 19 is a control unit, 20 is a correction table, 21 is an adding unit, 22 is a changeover switch, Parts that are input terminals and that correspond to the previous drawings are assigned the same reference numerals, and redundant description is omitted.
同図において、A/D補正部11は、制御部19と補正テーブル20と加算部21とから構成されており、制御部15にA/D変換器7からのフィードバック信号FBが供給される点で先の実施形態と異なる。補正テーブル20には、A/D変換器7からのデジタルのフィードバック信号FB’でのA/D変換器7の非線形特性による非線形歪の補正データが格納されている。
In the figure, the A /
電力増幅部4の使用状態のときには、切替スイッチ22は電力増幅部4側の固定接点a側に閉じており、電力増幅部4の出力信号が、アナログのフィードバック信号FBとして、A/D変換器7とA/D補正部11の制御部19とに供給されている。補正テーブル20には、図1におけるA/D補正部11の補正テーブル13と同様の補正データが格納されている。制御部12は、供給されるフィードバック信号FBを直接アドレスAdとして、補正データDFを補正テーブル13から読み出し、加算部14に供給する。加算部14では、A/D変換器7からのデジタルのフィードバック信号FB’に補正テーブル13から読み出された補正データDFが、オフセット値として、加算され、これにより、このフィードバック信号FB’のA/D変換器7の非線形特性による非線形歪が補正される。
When the
次に、この補正テーブル20での補正データの作成方法について説明する。 Next, a method for creating correction data in the correction table 20 will be described.
この場合には、切替スイッチ22が固定接点b側に切り替わり、入力端子23から切替スイッチ22を介して2種類の試験信号ATがA/D変換器7に供給される。また、この試験信号ATは、A/D変換器7でデジタルの試験信号DTに変換されてA/D補正部11の加算部21に供給される。
In this case, the changeover switch 22 is switched to the fixed contact b side, and two types of test signals AT are supplied to the A /
第1の試験信号ATは、そのレベルが電力増幅部4が使用状態にあるときのこの電力増幅部4から出力されるフィードバック信号FBの可能な最大レンジに対応する最小値(負の最大値)から最大値(正の最大値)まで順次(リニアに)変化するもの(ランプ波形)であって、制御部19はこの試験信号DTのレベルを順次検出しており、最小値からA/D変換器7の分解能分の所定のレベルだけ変化する毎にそのときのレベルをレベルL0(最小値),L1,L2,……,LN(最大値)として順次取り込んでいく。
The first test signal AT has a minimum value (negative maximum value) corresponding to the maximum possible range of the feedback signal FB output from the
一方、補正テーブル20では、かかるレベルL0,L1,L2,……,LN毎にアドレスAdがAd0,Ad1,Ad2,……,AdNとして割り当てられており、初期状態では、夫々のアドレスAdi(但し、i=0,1,2,……,N)に値0の補正データが格納されている。 On the other hand, in the correction table 20, such level L 0, L 1, L 2 , ......, L N every address Ad is Ad 0, Ad 1, Ad 2, ......, it is assigned as Ad N, the initial state Then, correction data having a value of 0 is stored at each address Ad i (where i = 0, 1, 2,..., N).
試練信号ATの連続的な変化に対し、試験信号DTの不連続な変化(飛び越し、あるいは停滞)を制御部19が検知すると、その不連続を解消するような補正データを算出して補正テーブル20に書き込む。このような不連続は、A/D変換器7の各ビット重みの誤差によるものであり、各ビットの繰り上げが発生するときの不連続値を合計し、平均化する。不連続値は、飛び越しのときには、そのレベル差そのものであり、停滞のときには、連続区間であれば、その停滞期間に何レベル変化するかという想定値である。ビット重み区間の両端で、補正データがその不連続値の±1/2となるように線形補間し、これを各ビットに対して合成することで補正データを算出する。
When the
次に、第2の試験信号AT’を与える。この第2の試験信号AT’は、例えば、任意の周波数の複数のトーン信号である。 Next, a second test signal AT 'is given. The second test signal AT 'is, for example, a plurality of tone signals having an arbitrary frequency.
A/D変換器7からのデジタルの試験信号DTはA/D補正部11の加算部21に供給され、そのデジタル値SDiと補正テーブル20から読み出される補正データとが加算されて歪検出部8に供給される。このとき補正テーブル20から読み出される値0の補正データDFは、このとき加算部21に供給されるデジタル値SDiのレベルLiに割り当てられたアドレスAdiから読み出されたものである。
The digital test signal DT from the A /
加算部21から出力されるデジタルの試験信号DTには、ビット重み誤差以外のA/D変換器7の非線形特性による非線形歪が含まれている場合、この試験信号DTそのものの周波数(帯域)の外側に不要信号成分(相互変調歪)が含まれている。歪検出部8では、この不要信号成分を、例えば、相互変調歪の次数毎に抽出し、A/D補正部11の制御部19に供給する。制御部19は、この不要信号成分から、制御部9と同様、デジタル値SDiでの非線形歪の変化を検出し、これを打ち消すことができる修正データΔDFを求めて補正テーブル20に供給する。ここで、試験信号DTの電力もしくは振幅レベルL0’,L1’,L2’,……,LN’毎に不要信号成分が抽出されるが、A/D変換器7の非線形特性はM次のべき級数で表わすことができ、かかるレベルL0’,L1’,L2’,……,LN’に対応するレベルL0,L1,L2,……,LNとそのときの不要信号成分とからなる連立方程式により、かかるべき級数の各係数がノイズフロアレベルの影響を受けずに算出され、A/D変換器7の非線形特性の逆特性を表わすべき級数が得られる。このべき級数からレベルL0,L1,L2,……,LN毎の修正データΔDFが求められ、補正テーブル20の補正データDFが修正される。
When the digital test signal DT output from the
なお、この場合、修正データΔDFに、それを求めるために不良信号成分が抽出されたデジタル値SDiに該当するレベルLiに割り当てられたアドレスAdiが対応づけられ、補正テーブル20では、このアドレスAdiでこのときの補正データDFがこの求めた修正データΔDFが加算されることで修正される。 In this case, the correction data ΔDF is associated with the address Ad i assigned to the level L i corresponding to the digital value SD i from which the defective signal component is extracted in order to obtain the correction data ΔDF. The correction data DF at this time at the address Ad i is corrected by adding the obtained correction data ΔDF.
このようにして、補正テーブル20では、試験信号ATのレベルL0,L1,L2,……,LN毎に補正データが修正される。かかる補正データDFの修正処理は、同じ試験信号ATを繰り返し複数回入力端子23から入力することにより、複数回行なわれ、デジタルの試験信号DTでのA/D変換器7による非線形歪をより高精度に取り除くことができる補正データDF、即ち、A/D変換器7の非線形特性の逆特性の補正データが補正テーブル20に設定できるようになる。
In this way, in the correction table 20, the correction data is corrected for each level L 0 , L 1 , L 2 ,..., L N of the test signal AT. Such correction processing of the correction data DF is performed a plurality of times by repeatedly inputting the same test signal AT from the input terminal 23 a plurality of times, and the non-linear distortion caused by the A /
このように、補正テーブル20で高精度の補正データDFが設定された状態で切替スイッチ22を固定接点a側に切り替えることにより、電力増幅部4からのフィードバック信号FBをA/D変換器7でデジタルフィードバック信号FB’に変換するときのこのA/D変換器7による非線形歪をA/D補正部11で取り除くことができる。
As described above, the feedback signal FB from the
以上のように、この第3の実施形態によれば、先の第1,第2の実施形態と同様の効果が得られるとともに、試験信号として複数のトーン信号を用い、スペクトル解析して不要信号成分を抽出することにより、試験信号源に要求される精度を下げることができる。 As described above, according to the third embodiment, the same effects as those of the first and second embodiments can be obtained, and a plurality of tone signals can be used as test signals to perform spectrum analysis and unnecessary signals. By extracting the components, the accuracy required for the test signal source can be lowered.
なお、以上の各実施形態の説明では、補正データの作成処理を電力増幅部4の無送信期間などに行なうようにしてもよい。これにより、A/D変換器7の非線形特性の経時変化による非線形歪の変化にも確実に対処できる。
In the above description of each embodiment, the correction data creation process may be performed during the non-transmission period of the
また、図1,図4に示す実施形態においても、図8に示す実施形態のように、試験信号ATをスイッチ22を介してA/D変換器7やA/D補正部11に供給するようにしてもよく、また、制御部12,15には、A/D変換器7からのデジタルフィードバック信号を入力するようにしてもよい。
In the embodiment shown in FIGS. 1 and 4, the test signal AT is supplied to the A /
さらに、上記各実施形態では、A/D補正部11での加算部において、A/D変換器7からのデジタルのフィードバック信号FB’に補正データが加算することにより、A/D変換器7による非線形歪を補償するようにしたが、A/D変換器7のビット重みのバラツキに応じた補正データにより、A/D変換器7の変換特性を変更することにより、かかる非線形歪を補償するようにすることもできる。例えば、A/D変換器7がCMOSのパイプライン型A/D変換器の場合には、パイプラインの各ステージの重みを補正データを用いて校正する。例えば、各ステージにキャリブレータ用端子を設け、その端子を介して微小なアナログ電流などを与える。
Further, in each of the above-described embodiments, the addition unit in the A /
さらにまた、図1,図4,図8におけるA/D補正部11は、DSP(Digital Signal Processor)やFPGA(Field Programmable Gate Array),その他の動的再構成デバイスで構成するようにしてもよい。
Furthermore, the A /
1 入力端子
2 プリディストータ
3 D/A変換器
4 電力増幅部
5 電力検出部
6 歪補償テーブル
7 A/D変換器
8 歪検出部
9 制御部
11 A/D補正部
12 制御部
13 補正テーブル
14 加算部
15 制御部
16 係数テーブル
17 計算部
18 加算部
19 制御部
20 補正テーブル
21 加算部
22 切替スイッチ
23 試験信号の入力端子
DESCRIPTION OF
Claims (1)
該増幅部に入力される信号に、該増幅部の非線形特性とは逆の特性を与えるプリディストータと、
該増幅部の出力信号をフィードバック信号としてA/D変換するA/D変換器と、
該A/D変換機の出力信号に基づいて、該増幅部の出力信号に含まれる歪を検出する歪検出部と、
該歪検出部で検出される歪が小さくなるように、該プロディストータの特性を制御する制御部と、
該A/D変換器に入力されるアナログ信号のレベルを、入力レベルとして、検出する第1の手段と、
該入力レベルに応じた補正データを発生する第2の手段と、
該A/D変換器から出力されるデジタル信号に該補正データを加算する第3の手段と
を有する補正部を備え、
該補正データは、該A/D変換器の非線形特性の逆特性のデータであることを特徴とする歪補償増幅装置。
An amplification unit;
A predistorter that gives a signal input to the amplifier to a characteristic opposite to the nonlinear characteristic of the amplifier;
An A / D converter for A / D converting the output signal of the amplifier as a feedback signal;
A distortion detection unit that detects distortion included in the output signal of the amplification unit based on the output signal of the A / D converter;
A control unit that controls the characteristics of the prodistorter so that the distortion detected by the distortion detection unit is reduced;
First means for detecting, as an input level, the level of an analog signal input to the A / D converter;
A second means for generating correction data according to the input level;
And a third unit for adding the correction data to the digital signal output from the A / D converter,
The distortion compensation amplifying apparatus, wherein the correction data is data having an inverse characteristic of a nonlinear characteristic of the A / D converter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006006385A JP4769583B2 (en) | 2006-01-13 | 2006-01-13 | Distortion compensation amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006006385A JP4769583B2 (en) | 2006-01-13 | 2006-01-13 | Distortion compensation amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007189535A true JP2007189535A (en) | 2007-07-26 |
JP4769583B2 JP4769583B2 (en) | 2011-09-07 |
Family
ID=38344395
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006006385A Active JP4769583B2 (en) | 2006-01-13 | 2006-01-13 | Distortion compensation amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4769583B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009047865A1 (en) * | 2007-10-12 | 2009-04-16 | Fujitsu Limited | Reception circuit, conversion table generating method of ad converter of the same and signal transmission system |
RU2507681C2 (en) * | 2012-11-21 | 2014-02-20 | Гарри Романович Аванесян | Method and apparatus for detecting nonlinear distortions caused by analogue-to-digital converter |
US8712345B2 (en) | 2011-08-11 | 2014-04-29 | Fujitsu Limited | Distortion compensation device, distortion compensation method, and radio transmitter |
JPWO2021039037A1 (en) * | 2019-08-27 | 2021-09-13 | パナソニックIpマネジメント株式会社 | Signal processing device and adjustment method |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003032108A (en) * | 2001-07-11 | 2003-01-31 | Tanita Corp | Linearity compensation device and linearity compensation method |
JP2004320185A (en) * | 2003-04-14 | 2004-11-11 | Hitachi Kokusai Electric Inc | Predistortion compensation power amplifier |
-
2006
- 2006-01-13 JP JP2006006385A patent/JP4769583B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003032108A (en) * | 2001-07-11 | 2003-01-31 | Tanita Corp | Linearity compensation device and linearity compensation method |
JP2004320185A (en) * | 2003-04-14 | 2004-11-11 | Hitachi Kokusai Electric Inc | Predistortion compensation power amplifier |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009047865A1 (en) * | 2007-10-12 | 2009-04-16 | Fujitsu Limited | Reception circuit, conversion table generating method of ad converter of the same and signal transmission system |
US8031091B2 (en) | 2007-10-12 | 2011-10-04 | Fujitsu Limited | Reception circuit, method of creating AD converter conversion table of reception circuit, and signal transfer system |
CN101796732B (en) * | 2007-10-12 | 2013-08-14 | 富士通株式会社 | Reception circuit, conversion table generating method of AD converter of the same and signal transmission system |
US8712345B2 (en) | 2011-08-11 | 2014-04-29 | Fujitsu Limited | Distortion compensation device, distortion compensation method, and radio transmitter |
RU2507681C2 (en) * | 2012-11-21 | 2014-02-20 | Гарри Романович Аванесян | Method and apparatus for detecting nonlinear distortions caused by analogue-to-digital converter |
JPWO2021039037A1 (en) * | 2019-08-27 | 2021-09-13 | パナソニックIpマネジメント株式会社 | Signal processing device and adjustment method |
JP6994656B2 (en) | 2019-08-27 | 2022-01-14 | パナソニックIpマネジメント株式会社 | Signal processing device and adjustment method |
Also Published As
Publication number | Publication date |
---|---|
JP4769583B2 (en) | 2011-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8369802B2 (en) | Polar modulation transmission apparatus and polar modulation transmission method | |
KR100864558B1 (en) | Distortion compensating apparatus and method | |
US6593812B2 (en) | Automatic optimization of linearity for envelope feedback RF amplifier linearization | |
KR100825166B1 (en) | Distortion compensating apparatus and method | |
US8446220B2 (en) | Method and apparatus for increasing the effective resolution of a sensor | |
JP4815490B2 (en) | Method and system for determining the amplitude and / or phase of an output signal of a transmission link depending on the amplitude of the input signal | |
DE60026364D1 (en) | IMPROVED FORECAST COMPENSATION FOR A POWER AMPLIFIER | |
KR101931150B1 (en) | ICS_APD Linearization apparatus of power amplifier with improved non-linearity characteristics and control method therefor | |
KR100371083B1 (en) | Adaptive biasing in a power amplifier | |
JP4769583B2 (en) | Distortion compensation amplifier | |
JP2011171840A (en) | Amplifying device and radio transmitter with the same, and gain adjustment method of amplifying device | |
CN101636912A (en) | Device for low-distortion conversion, in particular amplification, of a signal | |
US6657492B1 (en) | System for estimating a non-linear characteristic of an amplifier | |
JP2005150932A (en) | Predistortion device | |
JP2007288492A (en) | Distortion compensating device and distortion compensation method | |
JP4170883B2 (en) | Nonlinear distortion compensation method and apparatus | |
US8514969B2 (en) | Amplitude control circuit, polar modulation transmission circuit, and polar modulation method | |
KR20120054369A (en) | Predistorter using memory polynomial model, predistorting method thereof, and system including the predistorter | |
US7863975B2 (en) | Method for calibrating a power amplifier and device using the same | |
JP6179148B2 (en) | Distortion compensation circuit and distortion compensation method | |
KR101415541B1 (en) | Apparatus for measuring rf distortion signal, radio power amplifying apparatus with the same and method for measuring rf distortion signal | |
JP2003304121A (en) | Adaptive predestination system amplifier | |
JP2017139711A (en) | Transmitter and distortion compensation method | |
KR200282422Y1 (en) | Temperature detection apparatus for compensating for measuring temperature | |
JP3293775B2 (en) | Linearizer adjustment method for traveling wave tube and power amplification system to which the method is applied |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080925 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110607 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110620 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4769583 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |