JP2007187995A - 駆動制御回路 - Google Patents

Abstract

【課題】 液晶配向を初期化するために流れる大量の瞬時電流を阻止できる駆動制御回路を提供する。
【解決手段】 液晶表示パネルにおいて液晶駆動電圧を印加すべき複数行の液晶画素をそれぞれ選択する複数のゲート線に対する駆動制御回路であって、液晶配向を初期化する所定電圧を液晶駆動電圧として複数行の液晶画素の全てに印加する初期化モードにおいて複数のゲート線を駆動する駆動部（２３）と、初期化モードにおいて複数のゲート線のうちの駆動総数を順次増大させるように駆動部を制御する制御部（５）とを備える駆動制御回路である。
【選択図】図３

Description

本発明は、例えばＯＣＢ(Optically Compensated Birefringence）モードの液晶表示パネルに設けられる複数のゲート線に対する駆動制御回路に関する。

液晶表示装置に代表される平面表示装置は、コンピュータ、カーナビゲーションシステム、あるいはテレビ受信機等の表示装置として広く利用されている。

液晶表示装置は、一般に複数の液晶画素のマトリクスアレイを含む液晶表示パネル、およびこの表示パネルを制御する表示パネル制御回路を有する。液晶表示パネルはアレイ基板および対向基板間に液晶層を挟持した構造である。
アレイ基板は略マトリクス状に配置される複数の画素電極、複数の画素電極の行に沿って配置される複数のゲート線、複数の画素電極の列に沿って配置される複数のソース線、複数のゲート線および複数のソース線の交差位置近傍に配置される複数のスイッチング素子を有する。

各スイッチング素子は、例えば薄膜トランジスタ（ＴＦＴ）からなり、１ゲート線が駆動されたときに導通して１ソース線の電位を１画素電極に印加する。対向基板には、アレイ基板に配置された複数の画素電極に対向するように共通電極が設けられる。
一対の画素電極および共通電極はこれら電極間に位置する液晶層の一部である画素領域と共に画素を構成する。画素領域において液晶分子配列は画素電極および共通電極間の電界によって制御される。表示パネル制御回路は複数のゲート線を駆動するゲートドライバ、複数のソース線を駆動するソースドライバ、およびこれらゲートドライバおよびソースドライバの動作タイミングを制御するコントローラ等を含む。

液晶表示装置が主に動画を表示するテレビ受信機用である場合、液晶分子が良好な応答性を示すＯＣＢモードの液晶表示パネルが一般的に用いられている（例えば、特許文献１を参照）。この液晶表示パネルでは、画素電極および共通電極上で互いに平行にラビングされた配向膜によって、ＯＣＢ液晶は電源投入前においてスプレー配向となっている。そのため、電源投入に伴う初期化処理において比較的強い電界を印加してこれらＯＣＢ液晶をスプレー配向からベンド配向に転移させてから表示動作を行う。これは、ＯＣＢ液晶がスプレー配向となると、視野角特性がベンド配向に対して大きく異なることから表示異常となるためである。
特開２００２−２０２４９１号公報

従来、電源投入に伴う初期化処理では、ＯＣＢ液晶をスプレー配向からベンド配向に転移させるために、液晶表示パネルの複数のゲート線を全て同時に選択（オン）して全スイッチング素子を導通させ、この間に複数のソース線からこれらスイッチング素子を介して所定の画素電圧を全画素電極に印加し、他方において共通電圧を共通電極に印加することにより全画素電極および共通電極間に転移電圧を得ていた。
この転移電圧は液晶配向をスプレー配向からベンド配向に転移させる強い電界を画素領域に発生させる画素電極および共通電極の電位差、すなわち液晶駆動電圧である。
そして、初期化終了後は、液晶表示パネルの複数のゲート線を全て同時に非選択（オフ）して全スイッチング素子を非導通にさせ、これにより各画素領域内の強い電界を元に戻してから、通常の表示動作が行われる。

このように、全ゲート線のオン又はオフが一緒に行われるため、液晶パネル全画素への充放電が同時に行われ、ゲートドライバ、ソースドライバを含む駆動回路に大量の瞬時電流が流れる。その結果、これらの駆動回路が破損しあるいは動作不良を生ずるなどのトラブルの原因ともなっていた。

本発明はかかる事情に鑑みてなされたものであって、液晶配向を初期化するために流れる大量の瞬時電流を阻止できる駆動制御回路を提供することを目的とする。

本発明によれば、液晶表示パネルにおいて液晶駆動電圧を印加すべき複数行の液晶画素をそれぞれ選択する複数のゲート線に対する駆動制御回路であって、液晶配向を初期化する所定電圧を液晶駆動電圧として複数行の液晶画素の全てに印加する初期化モードにおいて複数のゲート線を駆動する駆動部と、初期化モードにおいて複数のゲート線のうちの駆動総数を順次増大させるように駆動部を制御する制御部とを備える駆動制御回路が提供される。

この駆動制御回路では、駆動部が初期化モードにおいて複数のゲート線のうちの駆動総数を順次増大させるように制御される。これにより、複数行の液晶画素の充放電を一斉に行なう必要がなくなり、液晶配向を初期化するために流れる大量の瞬時電流を阻止できる。従って、大量の瞬時電流に起因する回路の破損や動作不良が発生しなくなる。

以下、本発明の一実施形態に係る液晶表示装置について添付図面を参照して説明する。
図１は液晶表示装置の回路構成を概略的に示す図である。液晶表示装置は液晶表示パネルＤＰ、および表示パネルＤＰに接続される表示パネル制御回路ＣＮＴを備える。

液晶表示パネルＤＰは一対の電極基板であるアレイ基板１および対向基板２間に液晶層３を挟持した構造である。液晶層３は例えば、ＯＣＢ液晶を液晶材料として用いることができる。表示パネル制御回路ＣＮＴはアレイ基板１および対向基板２から液晶層３に印加される液晶駆動電圧を変化させることにより液晶表示パネルＤＰの透過率を制御する。
ノーマリホワイトの表示動作のために、電源投入時において表示パネル制御回路ＣＮＴにより比較的大きな電界がＯＣＢ液晶に印加され、ＯＣＢ液晶は、スプレー配向からベンド配向へ転移される。

ＯＣＢ液晶が電源投入前にスプレー配向となる理由は、スプレー配向が液晶駆動電圧の無印加状態でエネルギー的にベンド配向よりも安定であるためである。このようなＯＣＢ液晶は一旦ベンド配向に転移しても、スプレー配向のエネルギーとベンド配向のエネルギーとが拮抗するレベル以下の電圧印加状態や電圧無印加状態が長期間続く場合に再びスプレー配向に逆転移してしまうという性質を有する。
従来、ベンド配向からスプレー配向への逆転移を防止するため、例えば１フレームの画像を表示するフレーム毎に大きな電圧をＯＣＢ液晶に印加する駆動方式がとられている。ノーマリホワイトの液晶表示パネルでは、この電圧が黒表示となる画素電圧に相当するため、黒挿入駆動と呼ばれる。

アレイ基板１は、複数の画素電極ＰＥ、複数のゲート線Ｙ（Ｙ１〜Ｙｍ）、複数の補助容量線Ｃ（Ｃ１〜Ｃｍ）、複数のソース線Ｘ（Ｘ１〜Ｘｎ）、並びに複数の画素スイッチング素子Ｗを有する。
画素電極ＰＥは、例えばガラス等の透明絶縁基板上に略マトリクス状に配置される。ゲート線Ｙ（Ｙ１〜Ｙｍ）は、複数の画素電極ＰＥの行に沿って配置される。補助容量線Ｃ（Ｃ１〜Ｃｍ）は、複数の画素電極ＰＥの行に沿って複数のゲート線Ｙ（Ｙ１〜Ｙｍ）に平行に配置される。ソース線Ｘ（Ｘ１〜Ｘｎ）は、複数の画素電極ＰＥの列に沿って配置される。画素スイッチング素子Ｗは、これらゲート線Ｙおよびソース線Ｘの交差位置近傍に配置され、各々対応ゲート線Ｙを介して駆動されたときに対応ソース線Ｘおよび対応画素電極ＰＥ間で導通する。各画素スイッチング素子Ｗは例えば薄膜トランジスタからなり、薄膜トランジスタのゲートがゲート線Ｙに接続され、ソース−ドレインパスがソース線Ｘおよび画素電極ＰＥ間に接続される。

対向基板２は例えばガラス等の透明絶縁基板上に配置されるカラーフィルタ、および複数の画素電極ＰＥに対向してカラーフィルタ上に配置される共通電極ＣＥ等を含む。
各画素電極ＰＥおよび共通電極ＣＥは、例えばＩＴＯ等の透明電極材料からなり、互いに平行にラビング処理される配向膜でそれぞれ覆われる。そして、画素電極ＰＥおよび共通電極ＣＥからの電界に対応して液晶層３の液晶分子配列が制御される。画素電極ＰＥ、共通電極ＣＥ及び液晶層３の画素領域が、ＯＣＢ液晶画素ＰＸを構成する。
また、複数のＯＣＢ液晶画素ＰＸは各々画素電極ＰＥおよび共通電極ＣＥ間に液晶容量ＣＬＣを有している。複数の補助容量線Ｃ１〜Ｃｍは各々対応する行の液晶画素の画素電極ＰＥに容量結合して補助容量Ｃｓを構成する。補助容量Ｃｓは画素スイッチング素子Ｗの寄生容量に対して十分大きな容量値を有する。

表示パネル制御回路ＣＮＴは、ゲートドライバＹＤ、ソースドライバＸＤ、画像データ変換回路４、およびコントローラ５を含んでいる。
ゲートドライバＹＤは、複数のスイッチング素子Ｗを行単位に導通させるように複数のゲート線Ｙ１〜Ｙｍを駆動する。ソースドライバＸＤは、各行のスイッチング素子Ｗが対応ゲート線Ｙの駆動によって導通する期間において画素電圧Ｖsを複数のソース線Ｘ１〜Ｘｎにそれぞれ出力する。画像データ変換回路４は、外部信号源ＳＳから入力される映像信号VIDEOに含まれる画像データに対して、黒挿入を行う。コントローラ５は、この変換結果に対してゲートドライバＹＤおよびソースドライバＸＤの動作タイミング等を制御する。

画素電圧Ｖsは共通電極ＣＥのコモン電圧Ｖcomを基準として画素電極ＰＥに印加される電圧であり、例えばライン反転駆動およびフレーム反転駆動（１Ｈ１Ｖ反転駆動）を行うようコモン電圧Ｖcomに対して極性反転される。画像データは全液晶画素ＰＸに対する画素データからなり、１フレーム期間（垂直走査期間Ｖ）毎に更新される。
黒挿入では、１フレーム分の入力画素データＤＩが１Ｖ毎に出力画素データＤＯとなる１フレーム分の黒挿入用画素データＢおよび１フレーム分の階調表示用画素データＳに変換される。
階調表示用画素データＳは画素データＤＩと同じ階調値であり、黒挿入用画素データＢは黒表示の階調値である。１フレーム分の黒挿入用画素データＢおよび１フレーム分の階調表示用画素データＳの各々はそれぞれ１Ｖ期間において画像データ変換回路４から直列に出力される。

ゲートドライバＹＤおよびソースドライバＸＤは、例えばスイッチング素子Ｗと同一工程で形成される薄膜トランジスタを用いて構成されている。他方、コントローラ５は外部のプリント配線板ＰＣＢ上に配置される。画像データ変換回路４はこのプリント配線板ＰＣＢのさらに外側に配置される。

コントローラ５は、制御信号ＣＴＹおよび制御信号ＣＴＸ等を発生する。
制御信号ＣＴＹは、コントローラ５からゲートドライバＹＤに供給され、上述のように複数のゲート線Ｙを選択的に駆動する。制御信号ＣＴＸは、画像データ変換回路４の変換結果として得られる黒挿入用画素データＢまたは階調表示用画素データＳである画素データＤＯと共にコントローラ５からソースドライバＸＤに供給される。ソースドライバＸＤは、黒挿入用または階調表示用画素データを複数のソース線Ｘにそれぞれ割り当てると共に信号極性を指定する。

表示パネル制御回路ＣＮＴはさらに補償電圧発生回路６、および階調基準電圧発生回路７を含んでいる。
補償電圧発生回路６は、スイッチング素子Ｗの寄生容量によって各行の画素ＰＸに生じる画素電圧Ｖsの変動を補償する補償電圧Ｖeを発生する。この補償電圧Ｖeは、１行分のスイッチング素子Ｗが非導通となるときに、これらスイッチング素子Ｗに対応した行の補助容量線ＣにゲートドライバＹＤを介して印加される。階調基準電圧発生回路７は、画素データＤＯを画素電圧Ｖsに変換するために用いられる所定数の階調基準電圧ＶＲＥＦを発生する。

ゲートドライバＹＤは、制御信号ＣＴＹの制御により、各垂直走査期間において黒挿入用に複数のゲート線Ｙ１〜Ｙｍを選択して各行の画素スイッチング素子ＷをＨ期間ずつ導通させるように駆動信号を選択ゲート線Ｙに供給する。ゲートドライバＹＤは、さらに階調表示用に複数のゲート線Ｙ１〜Ｙｍを選択して各行の画素スイッチング素子ＷをＨ期間ずつ導通させるように駆動信号を選択ゲート線Ｙに供給する。
画像データ変換回路４は変換結果の出力画素データＤＯとして得られる１フレーム分の黒挿入用画素データＢおよび１フレーム分の階調表示用画素データＳを交互に出力する。ソースドライバＸＤは上述の階調基準電圧発生回路７から供給される所定数の階調基準電圧ＶＲＥＦを参照してこれら黒挿入用画素データＢおよび階調表示用画素データＳをそれぞれ画素電圧Ｖsに変換し、複数のソース線Ｘ１〜Ｘｎに並列的に出力する。

ゲートドライバＹＤが例えばゲート線Ｙ１を駆動電圧により駆動してゲート線Ｙ１に接続された全ての画素スイッチング素子Ｗを導通させると、ソース線Ｘ１〜Ｘｎ上の画素電圧Ｖsがこれら画素スイッチング素子Ｗをそれぞれ介して対応画素電極ＰＥおよび補助容量Ｃｓの一端に供給される。
また、ゲートドライバＹＤは補助容量Ｃｓの他端となる補助容量線Ｃ１に補償電圧発生回路６からの補償電圧Ｖeを出力し、ゲート線Ｙ１に接続された全ての画素スイッチング素子ＷをＨ／２期間だけ導通させた直後にこれら画素スイッチング素子Ｗを非導通にする非駆動電圧をゲート線Ｙ１に出力する。
補償電圧Ｖeはこれら画素スイッチング素子Ｗが非導通になったときに、これらの寄生容量によって画素電極ＰＥから引き抜かれる電荷を低減して画素電圧Ｖsの変動、すなわち突き抜け電圧ΔＶｐを実質的にキャンセルする。

図２はゲートドライバＹＤの構成を詳細に示す図である。
ゲートドライバＹＤは、シフトレジスタ１０と、出力回路１２とを備える。
シフトレジスタ１０は、クロック信号ＣＫＡに同期してスタート信号ＳＴＨＡをシフトする。出力回路１２は、シフトレジスタ１０に保持されるスタート信号ＳＴＨＡのシフト位置によって選択されるゲート線Ｙに対して出力イネーブル信号ＯＥＡの制御により駆動信号を出力する。

ここで、クロック信号ＣＫＡ、スタート信号ＳＴＨＡ、出力イネーブル信号ＯＥＡは、いずれもコントローラ５から供給される制御信号ＣＴＹに含まれる信号である。

シフトレジスタ１０は、ゲート線Ｙ１〜Ｙｍにそれぞれ割り当てられ直列に接続されるｍ段のレジスタからなる。スタート信号ＳＴＨＡは、ゲート線Ｙ１に割り当てられた１段目のレジスタに入力される。シフトレジスタ１０は１段目のレジスタからｍ段目のレジスタに向かう方向にスタート信号ＳＴＨＡをシフトする。
シフトレジスタ１０の全レジスタは、対応するゲート線Ｙを選択する信号を出力する出力端を有する。各々のレジスタは、スタート信号ＳＴＨＡを保持した状態で高レベル（選択状態）となる。

出力回路１２はｍ個のＡＮＤゲート回路１３、ｍ個のＯＲゲート回路１５、およびレベルシフタ１６を含んでいる。
ｍ個のＡＮＤゲート回路１３は、シフトレジスタ１０から得られるゲート線Ｙ１〜Ｙｍの選択信号を出力イネーブル信号ＯＥＡの制御によりｍ個のＯＲゲート回路１５にそれぞれ出力する。出力イネーブル信号ＯＥＡは、高レベルに設定された状態で選択信号の出力を全ＡＮＤゲート回路１３に対して許可し、低レベルに設定された状態で選択信号の出力を全ＡＮＤゲート回路１３に対して禁止する。

ｍ個のＯＲゲート回路１５は、各々対応するＡＮＤゲート回路１３からの選択信号をレベルシフタ１６に入力する。レベルシフタ１６は、ｍ個のＯＲゲート回路１５からそれぞれ入力される選択信号の電圧をレベルシフトすることにより薄膜トランジスタＷを導通させる駆動信号に変換する。そしてその駆動信号をそれぞれゲート線Ｙ１からＹｍに出力する。

以上説明したゲートドライバＹＤの動作が、１フレーム分の黒挿入用画素データＢと、１フレーム分の階調表示用画素データＳとについて実行される。

続いて、液晶配向をスプレー配向からベンド配向へ転移させる初期化処理動作について説明する。
図２に示すゲート線全選択信号ＧＯＮは、例えば電源オフに先立って全画面を白表示にする場合にコントローラ５から供給される。ｍ個のＯＲゲート回路１５は、このゲート線全選択信号ＧＯＮをゲート線Ｙ１〜Ｙｍの選択信号としてそれぞれレベルシフタ１６に入力する。ゲート線全選択信号ＧＯＮを従来のように電源投入に伴う初期化処理で用いると、クロック信号ＣＫＡ、スタート信号ＳＴＨＡ、出力イネーブル信号ＯＥＡの状態によらず、全てのゲート線Ｙ１〜Ｙｍを同時に駆動することになり、瞬時電流の問題を生ずる。従って、このゲート線全選択信号ＧＯＮは、初期化処理では用いられない。
図３は、初期化処理においてスプレー配向からベンド配向への転移動作を制御するためにコントローラ５に設けられる制御部の構成を示している。

この制御部は、シーケンス生成回路２１、及びゲートドライバ制御回路２２を備えている。ゲートドライバ制御回路２２は、制御信号ＣＴＹをゲートドライバ２３に対して発生する信号発生部である。シーケンス生成回路２１は電源投入に伴って初期化モードを設定し、この初期化モードにおいて制御信号ＣＴＹに含まれるクロック信号ＣＫＡ、スタート信号ＳＴＨ、出力イネーブル信号ＯＥＡ、及びゲート線全選択信号ＧＯＮの発生シーケンスを設定するシーケンス設定部である。
ゲートドライバ制御回路２２は、シーケンス生成回路２１で設定されたシーケンスに従って、上述の制御信号ＣＴＹをゲートドライブバＹＤに出力する。
なお、図３には明示していないが、上述のコントローラ５は、画像データ変換回路４からの画素データＤＯを取得し、ソースドライバＸＤへの制御信号ＣＴＸと画素データＤＯ（Ｂ，Ｓ）を出力するように構成されている。

図４は、初期化モードで行われるゲートドライバＹＤの動作を示すタイミングチャートである。
初期化モードでは、ゲート線全選択信号ＧＯＮが常にＨ（High）レベルに維持される。この状態で、スタート信号ＳＴＨＡがＨレベルのパルスとして入力される。シフトレジスタ１０は、クロック信号ＣＫＡのクロックパルスに応答して、スタート信号ＳＴＨＡをシフトする。スタート信号ＳＴＨＡのパルスは、クロック信号ＣＫＡのクロックパルスが、例えばｍ個入力されるまでＨレベルに維持される。これは、全画素ＰＸの液晶配向を最終的に同じ条件でベンド配向に転移させるためである。この期間は、図示しない操作によってコントローラ５に対して設定することができる。

出力イネーブル信号ＯＥＡは、スタート信号ＳＴＨＡの立ち上がり後、クロック信号ＣＫＡのクロックパルス数が２ｍ個に達するまでＨレベルに維持される。これによって、スタート信号の保持位置に対応してゲート線Ｙが駆動される。具体的には、クロックパルス数が１〜ｍ個までの間、ゲート線Ｙ１；Ｙ１，Ｙ２；Ｙ１，Ｙ２，Ｙ３；Ｙ１，Ｙ２，Ｙ３，Ｙ４・・・；Ｙ１〜Ｙｍというように、ゲート線Ｙの駆動総数が順次増大する。
スタート信号ＳＴＨＡが、駆動総数がｍに達した後、Ｌ（Ｌｏｗ）レベルに立ち下がると、クロックパルス数がｍ＋１〜２ｍまでの間、ゲート線Ｙ２〜Ｙｍ；Ｙ３〜Ｙｍ；Ｙ４〜Ｙｍ・・・；Ｙｍというようにゲート線Ｙの駆動総数が順次減少する。
この結果、順次生成されるクロック信号ＣＫＡに対応して、順次ゲート線Ｙ１、Ｙ２，・・・、Ｙｎが非選択となり、各行の液晶層３に作用していた電界が元の値に復帰する。

なお、上述のゲートの駆動動作と併せて、従来と同様のコモン電圧Ｖｃｏｍの制御が行われる。図５は、共通電極ＣＥに設定されるコモン電圧Ｖcomの変化を示す図である。
電源が投入されると、これに伴ってコモン電圧Ｖcomがベンド配向を得るために−２０Ｖに設定される。コモン電圧Ｖcomが−２０Ｖに設定されると、いずれも画素電極ＰＥおよび共通電極ＣＥ間の電位差、すなわち液晶駆動電圧を増大して、液晶層３に大きな電界が印加される状態になる。これにより液晶層３内の液晶分子がスプレー配向からベンド配向に転移する。

こうして、全てのゲート線Ｙ１、Ｙ２，・・・、Ｙｎが非選択となった後に、出力イネーブル信号ＯＥＡはＬレベルに設定され、初期化処理が終了する。そして初期化処理が終了すると、通常駆動期間となり、コモン電圧Ｖcomが＋５Ｖに継続的に設定される。

図６は、初期化処理時にソースドライバＹＤに流れる電流の推移を表す図である。図６の（１）は、従来の駆動制御回路を用いたときの電流の推移を表し、図６の（２）は、本発明に係る駆動制御回路を用いたときの電流の推移を表している。
従来の方式によれば、全ゲートラインのオンまたはオフを同時に行うことから、液晶パネル全画素への充放電が一挙に生じ、結果として大量の瞬時電流が流れてしまっていたが、本発明の方式によれば、全ゲートラインのオンまたはオフを順次走査により行うことで、瞬時電流の低減を実現している。

尚、本発明は上述の実施形態に限定されず、その要旨を逸脱しない範囲で様々に変形可能である。例えば、クロック信号のクロック数はｍ個以上であっても良い。即ち、完全に転移が行われるまで、スタート信号がＨレベルを維持するようにしても良い。

本発明の一実施形態に係る液晶表示装置の回路構成を概略的に示す図。 ゲートドライバの構成を詳細に示す図。 駆動制御回路の構成を示す図。 初期処理時のゲート駆動タイミングチャート。 共通電極に設定されるコモン電圧の変化を示す図。 初期化処理時にソースドライバに流れる電流の推移を表す図。

符号の説明

１…アレイ基板、２…対向基板、３…液晶層、４…画像データ変換回路、５…コントローラ、６…補償電圧発生回路、７…階調基準電圧発生回路、１０…シフトレジスタ、１２…出力回路、１３…ＡＮＤゲート回路、１５…ＯＲゲート回路、１６…レベルシフタ、２１…シーケンス生成回路、２２…ゲートドライバ制御回路、２３…ゲートドライブユニット、ＤＰ…液晶表示パネル、ＰＥ…画素電極、ＣＥ…共通電極、ＣＬＣ…液晶容量、Ｃｓ…補助容量、Ｃ…補助容量線、ＰＸ…液晶画素、Ｗ…スイッチング素子、Ｙ…ゲート線、Ｘ…ソース線、ＣＮＴ…表示パネル制御回路、ＹＤ…ゲートドライバ、ＸＤ…ソースドライバ。

Claims (5)

1. 液晶表示パネルにおいて液晶駆動電圧を印加すべき複数行の液晶画素をそれぞれ選択する複数のゲート線に対する駆動制御回路であって、
   液晶配向を初期化する所定電圧を前記液晶駆動電圧として前記複数行の液晶画素の全てに印加する初期化モードにおいて前記複数のゲート線を駆動する駆動部と、
   前記初期化モードにおいて前記複数のゲート線のうちの駆動総数を順次増大させるように前記駆動部を制御する制御部と
   を備えることを特徴とする駆動制御回路。
2. 前記制御部は、さらに前記複数のゲート線の全てが駆動された後に前記駆動総数を順次減少させるように構成されることを特徴とする請求項１に記載の駆動制御回路。
3. 前記制御部は、少なくともクロック信号およびスタート信号を発生する信号発生部および前記信号発生部の信号発生シーケンスを設定するシーケンス設定部を含み、
   前記駆動部は、前記クロック信号に応答して前記スタート信号をシフトし、このスタート信号の保持位置に対応して駆動すべき走査線を特定するシフトレジスタを含むことを特徴とする請求項１に記載の駆動制御回路。
4. 前記シーケンス設定部は、電源投入に伴なって前記初期化モードを設定し、この初期化モードにおいて少なくとも前記複数の走査線の総数に等しい前記クロック信号のクロック数の期間に渡って前記スタート信号を継続的に出力するように構成されることを特徴とする請求項３に記載の駆動制御回路。
5. 前記液晶画素は、ＯＣＢモードの液晶画素であり、
   前記所定電圧は、前記ＯＣＢモードの液晶画素において液晶配向をスプレー配向からベンド配向に転移させる転移電圧に設定されることを特徴とする請求項１に記載の駆動制御回路。

Images