[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2007180166A - Electronic component, manufacturing method thereof, circuit board, and electronic equipment - Google Patents

Electronic component, manufacturing method thereof, circuit board, and electronic equipment Download PDF

Info

Publication number
JP2007180166A
JP2007180166A JP2005374994A JP2005374994A JP2007180166A JP 2007180166 A JP2007180166 A JP 2007180166A JP 2005374994 A JP2005374994 A JP 2005374994A JP 2005374994 A JP2005374994 A JP 2005374994A JP 2007180166 A JP2007180166 A JP 2007180166A
Authority
JP
Japan
Prior art keywords
control layer
gap control
electronic component
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005374994A
Other languages
Japanese (ja)
Other versions
JP4784304B2 (en
Inventor
Hiroki Kato
洋樹 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005374994A priority Critical patent/JP4784304B2/en
Publication of JP2007180166A publication Critical patent/JP2007180166A/en
Application granted granted Critical
Publication of JP4784304B2 publication Critical patent/JP4784304B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electronic component capable of uniformizing the amount of collapse of a bump electrode. <P>SOLUTION: The electronic component 121 includes on an active surface 121a an electrode 24 and a bump electrode 10 connected electrically with the electrode 24 for electrical connection with a partner board via the bump electrode 10. The electronic component further includes on the active surface 121a a gap control layer 15 provided for keeping an interval between the active surface 121a and the partner side board unchanged. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、電子部品、電子部品の製造方法、回路基板及び電子機器に関するものである。   The present invention relates to an electronic component, an electronic component manufacturing method, a circuit board, and an electronic device.

各種の電子機器に搭載される基板に半導体IC等の電子部品を実装する方法として、フリップチップ実装が知られている。このフリップチップ実装では、例えば電子部品の下面にAuメッキバンプ等のバンプ電極(金属バンプ電極)が形成され、このバンプ電極を押し潰しつつ基板上の端子電極に接触させることで、両者の電気的接続が図られる。また最近では、バンプ電極として、樹脂製の突起部をコアとした樹脂バンプ電極が開発されている。この樹脂バンプ電極を用いれば、実装圧着時の衝撃を樹脂製のコア部で吸収するため、より接続信頼性の高い構造が得られる。   Flip chip mounting is known as a method for mounting an electronic component such as a semiconductor IC on a substrate mounted on various electronic devices. In this flip chip mounting, for example, a bump electrode (metal bump electrode) such as an Au plating bump is formed on the lower surface of an electronic component, and the bump electrode is crushed and brought into contact with the terminal electrode on the substrate. Connection is made. Recently, a resin bump electrode having a resin protrusion as a core has been developed as a bump electrode. If this resin bump electrode is used, the impact at the time of mounting and crimping is absorbed by the resin core portion, so that a structure with higher connection reliability can be obtained.

ところで、電子部品を基板上に実装する場合には、まず基板の実装面にACFやNCF等の接着剤樹脂を配置し、これを押し分けるようにして電子部品を基板上に圧着するのが一般的である。電子部品によって押しのけられた接着剤は、バンプ電極の隙間から電子部品の外部へと排出され、最終的に必要な厚みの接着剤層のみが電子部品と基板との間に配置される。   By the way, when mounting an electronic component on a substrate, it is common to first place an adhesive resin such as ACF or NCF on the mounting surface of the substrate, and press the electronic component on the substrate in such a manner as to push it apart. Is. The adhesive pushed away by the electronic component is discharged from the gap between the bump electrodes to the outside of the electronic component, and finally only the adhesive layer having a necessary thickness is disposed between the electronic component and the substrate.

しかし、このように接着剤を介して実装を行なうと、電子部品の端部と中央部とでバンプ電極の潰れ量にばらつきが生じる場合がある。その原因の一つとしては、基板と電子部品とを接着するための接着剤が、電子部品の端部においては流れ出易いのに対し、電子部品の中央部においては流れ出にくいことにより、接着剤の圧力が不均一になることが考えられている。つまり、接着剤の圧力に分布が存在すると、それによって電子部品が斜めに傾き、バンプ電極の潰れ具合にばらつきが生じるようになるのである。   However, when mounting is performed through the adhesive as described above, the amount of collapse of the bump electrode may vary between the end and the center of the electronic component. One of the causes is that the adhesive for bonding the substrate and the electronic component tends to flow out at the end of the electronic component, but difficult to flow out at the center of the electronic component. It is considered that the pressure becomes non-uniform. In other words, if there is a distribution in the pressure of the adhesive, the electronic components are inclined obliquely, thereby causing variations in the degree of collapse of the bump electrodes.

そこで、この問題を解決するために、特許文献1に開示される方法を採用することが考えられている。すなわち、電子部品の下面にダミーバンプ電極を均一に設けるという方法である。この方法によれば、電子部品の下面に電気的接続に関与しないダミーバンプ電極を設けることにより、バンプ電極の配置のばらつきを改善し、電子部品の実装圧着時に接着剤の流れを均一化することが期待される。
特開平9−68715号公報
Therefore, in order to solve this problem, it is considered to adopt the method disclosed in Patent Document 1. That is, the dummy bump electrodes are uniformly provided on the lower surface of the electronic component. According to this method, by providing a dummy bump electrode that does not participate in electrical connection on the lower surface of the electronic component, variation in the arrangement of the bump electrode can be improved, and the flow of the adhesive can be made uniform when mounting and crimping the electronic component. Be expected.
JP-A-9-68715

しかしながら、上述の方法では、電子部品に均一な分布の圧力が作用した場合における均一なバンプ電極の変形のみを考慮しており、電子部品内に異なる分布の圧力が作用した場合には対応することができない。つまり、電子部品に作用する圧力に分布があると、それによって接着剤の流れやバンプ電極の潰れ具合が不均一になり、十分な効果が得られなくなる。特に、樹脂材料をコアとする樹脂バンプ電極では、バンプ電極自体が容易に変形してしまうので、バンプ電極の潰れの不均一性による接触抵抗のばらつきが金属バンプ電極に比べて大きくなり、電気光学装置に適用した場合には、それによって生じる電気信号のなまりによって、高精細化に十分に対応できなくなる可能性がある。   However, in the above method, only uniform bump electrode deformation is considered when a uniform distribution of pressure is applied to the electronic component, and the case where a different distribution of pressure is applied to the electronic component is handled. I can't. That is, if the pressure acting on the electronic component is distributed, the flow of the adhesive and the crushing state of the bump electrode become non-uniform, and a sufficient effect cannot be obtained. In particular, in a resin bump electrode having a resin material as a core, the bump electrode itself is easily deformed. Therefore, variation in contact resistance due to non-uniformity of the bump electrode crushing is larger than that of the metal bump electrode, and electro-optics When it is applied to an apparatus, there is a possibility that it becomes impossible to sufficiently cope with high definition due to the rounding of electric signals generated thereby.

本発明はこのような事情に鑑みてなされたものであって、基板上に電子部品を実装する際にバンプ電極の潰れ量を均一化することのできる電子部品及びその製造方法を提供することを目的とする。また、このような電子部品を備えることにより接続信頼性を高めた回路基板及び電子機器を提供することを目的とする。   The present invention has been made in view of such circumstances, and provides an electronic component capable of making the amount of collapse of the bump electrode uniform when mounting the electronic component on a substrate, and a method for manufacturing the same. Objective. It is another object of the present invention to provide a circuit board and an electronic device that are provided with such electronic components and have improved connection reliability.

上記の課題を解決するため、本発明の電子部品は、能動面上に、電極と、前記電極と電気的に接続されたバンプ電極とを有し、前記バンプ電極を介して相手側基板と電気的に接続される電子部品であって、前記能動面上に、前記能動面と前記相手側基板との間隔を一定に保持するギャップ制御層が設けられていることを特徴とする。
この構成によれば、電子部品と相手側基板との間隔(ギャップ)をギャップ制御層の厚みに均一に保持することができるため、バンプ電極の潰れが能動面全体で均一になり、バンプ電極同士の間で接触抵抗等のばらつきのない均一な特性が得られるようになる。
In order to solve the above problems, an electronic component according to the present invention has an electrode on an active surface and a bump electrode electrically connected to the electrode, and is electrically connected to the counterpart substrate via the bump electrode. Electronically connected electronic components, characterized in that a gap control layer is provided on the active surface to maintain a constant distance between the active surface and the counterpart substrate.
According to this configuration, since the gap (gap) between the electronic component and the counterpart substrate can be uniformly maintained at the thickness of the gap control layer, the bump electrode is uniformly crushed across the entire active surface, and the bump electrodes are A uniform characteristic with no variation in contact resistance or the like can be obtained.

本発明においては、前記バンプ電極は、前記電極よりも突出した樹脂製の突起と、前記電極の表面から前記突起の表面にかけて配設された導電膜と、を有し、前記突起の表面に配設された前記導電膜を介して相手側基板と電気的に接続されることが望ましい。
この構成によれば、バンプ電極が樹脂材料をコアとするもの(樹脂バンプ電極)であるため、バンプ電極を相手側基板の端子に押圧したときに、この樹脂製突起が弾性変形し、相手側基板の反りを吸収することができる。また、バンプ電極が弾性変形した状態で相手側基板に接触するため、これらを接着する接着剤が温度変化によって熱膨張してもバンプ電極を介した導電接触状態が維持される。また、Auメッキバンプ等の金属材料をコアとするもの(金属バンプ電極)に比べて薄い金属膜のパターニングを行えばよく、したがってエッチング用のレジストについてはアスペクト比を低くすることができることから、狭ギャップ化(狭ピッチ化)が可能になる。
In the present invention, the bump electrode includes a resin protrusion protruding from the electrode, and a conductive film disposed from the surface of the electrode to the surface of the protrusion, and is disposed on the surface of the protrusion. It is desirable to be electrically connected to the counterpart substrate through the conductive film provided.
According to this configuration, since the bump electrode is a resin material core (resin bump electrode), when the bump electrode is pressed against the terminal of the mating substrate, the resin protrusion is elastically deformed, and the mating side The warp of the substrate can be absorbed. In addition, since the bump electrode is elastically deformed and contacts the counterpart substrate, the conductive contact state via the bump electrode is maintained even if the adhesive that bonds them thermally expands due to a temperature change. Further, it is only necessary to pattern a thin metal film as compared with a core (metal bump electrode) having a metal material such as an Au-plated bump. Therefore, the aspect ratio of the resist for etching can be reduced. A gap (narrow pitch) can be achieved.

本発明においては,前記ギャップ制御層と前記突起とは同じ材料によって構成されていることが望ましい。
この構成によれば、ギャップ制御層とバンプ電極とを共通の工程で形成することができ、製造工程が簡略化される。
In the present invention, it is desirable that the gap control layer and the protrusion are made of the same material.
According to this configuration, the gap control layer and the bump electrode can be formed in a common process, and the manufacturing process is simplified.

本発明においては、前記ギャップ制御層は、前記バンプ電極が配置される領域を除く前記能動面の略全ての領域に設けられていることが望ましい。ここで、「略全て」とは、バンプ電極以外の領域全てにギャップ制御層が設けられる場合だけでなく、ギャップ制御に支障が生じない範囲で部分的にギャップ制御層が形成されない領域が設けられる場合を含む趣旨である。
この構成によれば、ギャップ制御層が広い面積で形成されているため、電子部品を相手側基板上に押圧したときにギャップ制御層が変形しにくくなり、能動面全体にわたって良好なギャップ制御が可能になる。
In the present invention, it is preferable that the gap control layer is provided in substantially all regions of the active surface except for regions where the bump electrodes are disposed. Here, “substantially all” includes not only a case where the gap control layer is provided in all regions other than the bump electrodes, but also a region where the gap control layer is not partially formed within a range in which gap control is not hindered. The purpose is to include cases.
According to this configuration, since the gap control layer is formed in a wide area, the gap control layer is not easily deformed when the electronic component is pressed on the counterpart substrate, and good gap control is possible over the entire active surface. become.

本発明においては、前記ギャップ制御層の表面には、前記ギャップ制御層の中央部から前記ギャップ制御層の外周縁に至る溝が設けられていることが望ましい。
このように溝を形成しておけば、接着剤によって電子部品と相手側基板とを接着した際に、接着剤の逃げ道ができ、余分な接着剤がギャップ制御層と相手側基板との間に配置されることがない。このため、接着剤の圧力分布が能動面内で均一になり、これにより更に均一なバンプ電極の潰れ量が得られるようになる。
In the present invention, it is preferable that a groove extending from the center of the gap control layer to the outer periphery of the gap control layer is provided on the surface of the gap control layer.
If the groove is formed in this way, when the electronic component and the counterpart substrate are bonded by the adhesive, the adhesive can escape, and the excess adhesive is interposed between the gap control layer and the counterpart substrate. Will not be placed. For this reason, the pressure distribution of the adhesive becomes uniform in the active surface, and thereby a more uniform collapse amount of the bump electrode can be obtained.

本発明においては、前記ギャップ制御層の表面には、凹凸が設けられていることが望ましい。
この構成によれば、ギャップ制御層の表面に設けられた微細な凹凸によってギャップ制御層の表面積が広がるため、相手側基板との密着力を向上させることができる。
In the present invention, it is desirable that the surface of the gap control layer is provided with irregularities.
According to this configuration, since the surface area of the gap control layer is increased by the fine irregularities provided on the surface of the gap control layer, the adhesion with the counterpart substrate can be improved.

本発明の電子部品の製造方法は、能動面上に、電極と、前記電極よりも突出した樹脂製の突起と、前記電極の表面から前記突起の表面にかけて配設された導電膜とを有し、前記突起の表面に配設された前記導電膜を介して相手側基板と電気的に接続される電子部品の製造方法であって、前記能動面上に、一定の厚みを有する樹脂膜を形成する工程と、前記樹脂膜をパターニングして、前記突起と、前記突起と同じ厚みを有するギャップ制御層を形成する工程と、前記電極の表面から前記突起の表面に至る前記導電膜を形成する工程と、前記ギャップ制御層の厚みを、前記能動面と前記相手側基板との間で保持されるべき間隔の厚みと同じ厚みになるまで低減させる工程と、を有することを特徴とする。
この方法によれば、接続信頼性が高く、バンプ電極の狭ギャップ化にも対応可能な電子部品を製造することができる。この方法においては、ギャップ制御層とバンプ電極とが共通の工程で形成されるため、これらを別々に形成する場合に比べて製造が容易になる。
The electronic component manufacturing method of the present invention includes an electrode, a resin protrusion protruding from the electrode, and a conductive film disposed from the surface of the electrode to the surface of the protrusion on the active surface. A method of manufacturing an electronic component that is electrically connected to a counterpart substrate via the conductive film disposed on the surface of the protrusion, wherein a resin film having a certain thickness is formed on the active surface A step of patterning the resin film to form the projection and a gap control layer having the same thickness as the projection, and a step of forming the conductive film from the surface of the electrode to the surface of the projection. And a step of reducing the thickness of the gap control layer to the same thickness as the thickness of the gap to be held between the active surface and the counterpart substrate.
According to this method, it is possible to manufacture an electronic component that has high connection reliability and can cope with a narrow gap of the bump electrode. In this method, since the gap control layer and the bump electrode are formed in a common process, the manufacturing becomes easier as compared with the case where they are formed separately.

本発明においては、前記ギャップ制御層の厚みを低減させる工程が、前記ギャップ制御層の表面をプラズマ処理することによって行なわれることが望ましい。
この方法によれば、プラズマ処理によってギャップ制御層の表面に微細な凹凸が形成されるため、この凹凸によってギャップ制御層の表面積が広がり、相手側基板との密着力を向上させることができる。
In the present invention, it is preferable that the step of reducing the thickness of the gap control layer is performed by plasma processing the surface of the gap control layer.
According to this method, since fine irregularities are formed on the surface of the gap control layer by the plasma treatment, the surface area of the gap control layer is widened by the irregularities, and the adhesion with the counterpart substrate can be improved.

本発明においては、前記樹脂膜をパターニングする際に、前記ギャップ制御層の表面に溝を形成することが望ましい。
このように溝を形成しておけば、接着剤によって電子部品と相手側基板とを接着した際に、接着剤の逃げ道ができ、余分な接着剤がギャップ制御層と相手側基板との間に配置されることがない。このため、接着剤の圧力分布が能動面内で均一になり、これにより更に均一なバンプ電極の潰れ量が得られるようになる。また、樹脂膜をパターニングするときに同時に溝を形成するので、新たな工程が追加されることがなく、工程が簡略化される。
In the present invention, it is desirable to form a groove on the surface of the gap control layer when patterning the resin film.
If the groove is formed in this way, when the electronic component and the counterpart substrate are bonded by the adhesive, the adhesive can escape, and the excess adhesive is interposed between the gap control layer and the counterpart substrate. Will not be placed. For this reason, the pressure distribution of the adhesive becomes uniform in the active surface, and thereby a more uniform collapse amount of the bump electrode can be obtained. Further, since the groove is formed at the same time when the resin film is patterned, a new process is not added and the process is simplified.

本発明の回路基板は、基板と、前記基板と電気的に接続された電子部品とを有する回路基板であって、前記電子部品が、上述した本発明の電子部品を備えたことを特徴とする。また、本発明の回路基板は、基板と、前記基板と電気的に接続された電子部品とを有する回路基板であって、前記電子部品は、能動面上に、電極と、前記電極と電気的に接続されたバンプ電極とを有し、前記バンプ電極を介して前記基板と電気的に接続されており、前記基板と前記電子部品の能動面の間には、前記基板と前記能動面との間隔を一定に保持するギャップ制御層が設けられていることを特徴とする。
これらの構成によれば、電子部品と相手側基板との間隔(ギャップ)をギャップ制御層の厚みに均一に保持することができるため、バンプ電極の潰れが能動面全体で均一になり、バンプ電極同士の間で接触抵抗等のばらつきのない均一な特性が得られるようになる。
なお、この構成においては、ギャップ制御層は電子部品側又は該電子部品が実装される基板側のいずれに配置されても良い。また、これらを接着する接着剤の中にこのようなギャップ制御層としての機能を有する部材が配置されていても良い。この場合、このような部材又は該部材が混入された接着層が本発明のギャップ制御層となる。このような部材としては、液晶表示装置等で一般に使用されるギャップ制御用のスペーサ等を用いることができる。
The circuit board of the present invention is a circuit board having a substrate and an electronic component electrically connected to the substrate, wherein the electronic component includes the electronic component of the present invention described above. . The circuit board of the present invention is a circuit board having a substrate and an electronic component electrically connected to the substrate, and the electronic component has an electrode on the active surface, and an electrical connection with the electrode. A bump electrode connected to the substrate, and is electrically connected to the substrate via the bump electrode. Between the substrate and the active surface of the electronic component, the substrate and the active surface A gap control layer that keeps the distance constant is provided.
According to these structures, since the gap (gap) between the electronic component and the counterpart substrate can be kept uniformly in the thickness of the gap control layer, the bump electrode is uniformly crushed across the entire active surface. Uniform characteristics with no variation in contact resistance between them can be obtained.
In this configuration, the gap control layer may be disposed on either the electronic component side or the substrate side on which the electronic component is mounted. Further, a member having such a function as a gap control layer may be disposed in an adhesive that bonds them. In this case, such a member or an adhesive layer mixed with the member is the gap control layer of the present invention. As such a member, a spacer for gap control generally used in a liquid crystal display device or the like can be used.

本発明においては、前記基板と前記電子部品とが接着剤を介して接着されていることが望ましい。
この構成によれば、接着剤によって電子部品と基板との接続状態を強固に固定することができる。電子部品と基板との間に接着剤を配置した場合には、その排出性の相違から、能動面の端部と中央部とで接着剤の量(圧力)に不均一性が生じやすいが、本発明の回路基板ではギャップ制御層によって能動面と相手側基板との間隔が一定に保持されるので、従来の回路基板に比べて圧力分布に不均一性が生じにくく、したがって均一なバンプ電極の潰れ量を得ることができる。
In the present invention, it is desirable that the substrate and the electronic component are bonded via an adhesive.
According to this structure, the connection state of an electronic component and a board | substrate can be firmly fixed with an adhesive agent. When an adhesive is placed between the electronic component and the substrate, non-uniformity in the amount (pressure) of the adhesive tends to occur between the end and the center of the active surface due to the difference in discharging properties. In the circuit board of the present invention, the gap control layer keeps the distance between the active surface and the opposite substrate constant, so that the pressure distribution is less likely to be non-uniform than the conventional circuit board. The amount of crushing can be obtained.

本発明の電子機器は、上述した本発明の回路基板を備えたことを特徴とする。
この構成によれば、接続信頼性が高く且つ電気的特性にも優れた電子機器を提供することができる。
An electronic apparatus according to the present invention includes the above-described circuit board according to the present invention.
According to this configuration, it is possible to provide an electronic device having high connection reliability and excellent electrical characteristics.

以下、図面を参照して本発明の実施の形態について説明する。なお、以下の各図において構成要素間の寸法の比率は実際とは異なる場合がある。   Embodiments of the present invention will be described below with reference to the drawings. In the following drawings, the ratio of dimensions between components may be different from the actual one.

[電気光学装置]
図1は電気光学装置の一実施形態である液晶表示装置を示す模式図である。
図示の液晶表示装置100は、液晶パネル110と、半導体装置121とを有する。また、必要に応じて、図示しない偏光板、反射シート、バックライト等の付帯部材が適宜に設けられる。
[Electro-optical device]
FIG. 1 is a schematic view showing a liquid crystal display device which is an embodiment of an electro-optical device.
The illustrated liquid crystal display device 100 includes a liquid crystal panel 110 and a semiconductor device 121. Moreover, incidental members, such as a polarizing plate, a reflective sheet, and a backlight (not shown), are appropriately provided as necessary.

液晶パネル110は、ガラスやプラスチックなどで構成される基板111及び112を備えている。基板(回路基板)111と基板112は対向配置され、図示しないシール材などによって相互に貼り合わされている。基板111と基板112の間には電気光学物質である液晶(不図示)が封入されている。基板111の内面上にはITO(Indium Tin Oxide)などの透明導電体で構成された電極111aが形成され、基板112の内面上には上記電極111aに対向配置される電極112aが形成されている。なお、電極111a及び電極112aは直交するように配置されている。そして、電極111a及び電極112aは基板張出部111Tに引き出され、その端部にはそれぞれ電極端子111bx及び電極端子111cxが形成されている。また、基板張出部111Tの端縁近傍には入力配線111dが形成され、その内端部にも端子111dxが形成されている。   The liquid crystal panel 110 includes substrates 111 and 112 made of glass or plastic. The substrate (circuit substrate) 111 and the substrate 112 are arranged to face each other and are bonded to each other by a sealing material (not shown). A liquid crystal (not shown) that is an electro-optical material is sealed between the substrate 111 and the substrate 112. An electrode 111a made of a transparent conductor such as ITO (Indium Tin Oxide) is formed on the inner surface of the substrate 111, and an electrode 112a disposed opposite to the electrode 111a is formed on the inner surface of the substrate 112. . The electrode 111a and the electrode 112a are arranged so as to be orthogonal to each other. Then, the electrode 111a and the electrode 112a are drawn out to the substrate extension portion 111T, and an electrode terminal 111bx and an electrode terminal 111cx are formed at the end portions, respectively. An input wiring 111d is formed in the vicinity of the edge of the substrate overhanging portion 111T, and a terminal 111dx is also formed at the inner end thereof.

基板張出部111T上には、封止樹脂(接着剤)122を介して、半導体装置(電子部品)121が実装されている。この半導体装置121は、例えば液晶パネル110を駆動する液晶駆動用ICチップである。半導体装置121の下面には図示しない多数のバンプ電極が形成されており、これらのバンプ電極は基板張出部111T上の端子111bx,111cx,111dxにそれぞれ導電接続される。   A semiconductor device (electronic component) 121 is mounted on the substrate extension portion 111T via a sealing resin (adhesive) 122. The semiconductor device 121 is, for example, a liquid crystal driving IC chip that drives the liquid crystal panel 110. A large number of bump electrodes (not shown) are formed on the lower surface of the semiconductor device 121, and these bump electrodes are electrically connected to terminals 111bx, 111cx, 111dx on the substrate overhanging portion 111T, respectively.

また、入力配線111dの外端部に形成された入力端子111dyには、異方性導電膜124を介してフレキシブル配線基板123が実装されている。入力端子111dyは、フレキシブル配線基板123に設けられた図示しない配線にそれぞれ導電接続されている。そして、外部からフレキシブル配線基板123を介して制御信号、映像信号、電源電位などが入力端子111dyに供給され、半導体装置121において液晶駆動用の駆動信号が生成されて、液晶パネル110に供給されるようになっている。   A flexible wiring board 123 is mounted on the input terminal 111dy formed at the outer end of the input wiring 111d via an anisotropic conductive film 124. The input terminals 111dy are conductively connected to wirings (not shown) provided on the flexible wiring board 123, respectively. Then, a control signal, a video signal, a power supply potential, and the like are supplied from the outside to the input terminal 111 dy through the flexible wiring board 123, and a drive signal for driving the liquid crystal is generated in the semiconductor device 121 and supplied to the liquid crystal panel 110. It is like that.

以上のように構成された本実施形態の液晶表示装置100によれば、半導体装置121を介して電極111aと電極112aとの間に適宜の電圧が印加されることにより、両電極111a,112aが対向配置される画素部分の液晶を再配向させて光を変調することができ、これによって液晶パネル110内の画素が配列された表示領域に所望の画像を形成することができる。   According to the liquid crystal display device 100 of the present embodiment configured as described above, an appropriate voltage is applied between the electrode 111a and the electrode 112a via the semiconductor device 121, whereby the electrodes 111a and 112a are Light can be modulated by re-orienting the liquid crystal of the pixel portions opposed to each other, whereby a desired image can be formed in the display area in which the pixels in the liquid crystal panel 110 are arranged.

図2は図1のH−H線における側面断面図であり、上記液晶表示装置100における半導体装置121の実装構造の説明図である。図2に示すように、半導体装置121の能動面(図示下面)には、IC側端子として複数のバンプ電極10が設けられ、その先端は上記基板111の端子111bx,111dxに直接導電接触している。バンプ電極10と端子111bx,111dxとの間の導電接触部分の周囲には、熱硬化性樹脂などで構成される硬化された封止樹脂122が充填されている。また、半導体装置121の能動面121aと、基板111の半導体装置121が実装される面111A(実装面)との間には、該実装面111Aと該能動面121aとの間隔(ギャップ)を一定に保持するギャップ制御層15が設けられている。半導体装置121と基板111との間隔、このギャップ制御層15によって能動面全体で一定に保持されており、これにより端子111bx,111dxに押圧されるバンプ電極10の潰れ量が均一になるようになっている。   FIG. 2 is a side cross-sectional view taken along the line HH in FIG. 1, and is an explanatory diagram of a mounting structure of the semiconductor device 121 in the liquid crystal display device 100. As shown in FIG. 2, a plurality of bump electrodes 10 are provided as IC side terminals on the active surface (the lower surface in the drawing) of the semiconductor device 121, and the tips thereof are in direct conductive contact with the terminals 111 bx and 111 dx of the substrate 111. Yes. The periphery of the conductive contact portion between the bump electrode 10 and the terminals 111bx and 111dx is filled with a cured sealing resin 122 made of a thermosetting resin or the like. In addition, a gap (gap) between the mounting surface 111A and the active surface 121a is constant between the active surface 121a of the semiconductor device 121 and the surface 111A (mounting surface) of the substrate 111 on which the semiconductor device 121 is mounted. A gap control layer 15 is provided. The gap between the semiconductor device 121 and the substrate 111 and the gap control layer 15 are held constant over the entire active surface, so that the amount of collapse of the bump electrode 10 pressed against the terminals 111bx and 111dx becomes uniform. ing.

[半導体装置]
次に、半導体装置121の端子構造について説明する。図3は、端子が形成される半導体装置121の能動面側の構造を示す部分斜視図である。
半導体装置121は、例えば液晶表示装置の画素を駆動するICチップであり、その能動面側には薄膜トランジスタ等の複数の電子素子や各電子素子間を接続する配線等の電子回路(集積回路)が形成されている(いずれも不図示)。
[Semiconductor device]
Next, a terminal structure of the semiconductor device 121 will be described. FIG. 3 is a partial perspective view showing the structure on the active surface side of the semiconductor device 121 where the terminals are formed.
The semiconductor device 121 is, for example, an IC chip that drives a pixel of a liquid crystal display device, and an electronic circuit (integrated circuit) such as a plurality of electronic elements such as thin film transistors and wirings connecting the electronic elements is provided on the active surface side. It is formed (both not shown).

図3に示す半導体装置121では、その能動面121aの長辺に沿って複数の電極パッド(電極)24が整列配置されている。この電極パッド24は、上述した電子素子等から引き出されたものであり、電子回路の外部電極として機能するものである。また、能動面121aにおける電極パッド列24aの内側には、その電極パッド列24aに沿って直線状に連続する樹脂製の突起(以下、樹脂突起という)12が形成されている。さらに、各電極パッド24の表面から樹脂突起12の表面にかけて、各電極パッド24と樹脂突起12の頂部とを結ぶ金属配線としての複数の導電膜20が形成されている。そして、コアとしての樹脂突起12と、樹脂突起12の表面に配設された各導電膜20とを含んでバンプ電極10が構成されている。   In the semiconductor device 121 shown in FIG. 3, a plurality of electrode pads (electrodes) 24 are arranged along the long side of the active surface 121a. The electrode pad 24 is drawn from the above-described electronic element or the like, and functions as an external electrode of the electronic circuit. In addition, a resin protrusion (hereinafter referred to as a resin protrusion) 12 that is linearly continuous along the electrode pad row 24a is formed inside the electrode pad row 24a on the active surface 121a. Further, a plurality of conductive films 20 are formed as metal wirings connecting the electrode pads 24 and the tops of the resin protrusions 12 from the surface of each electrode pad 24 to the surface of the resin protrusion 12. The bump electrode 10 is configured to include the resin protrusion 12 as a core and the conductive films 20 disposed on the surface of the resin protrusion 12.

導電膜20は、電極パッド24の配列に合わせて一定のピッチで配列されている。導電膜20の配置されない部分には樹脂突起12が露出しており、その露出した部分の樹脂突起12Aの表面はプラズマ処理によって削られ、その厚みが減じられている。   The conductive films 20 are arranged at a constant pitch according to the arrangement of the electrode pads 24. The resin protrusion 12 is exposed at a portion where the conductive film 20 is not disposed, and the surface of the exposed resin protrusion 12A is shaved by plasma treatment to reduce its thickness.

なお、図3の例では、電極パッド列24aの内側に樹脂突起12を配置しているが、電極パッド列24aの外側に樹脂突起12を配置してもよい。   In the example of FIG. 3, the resin protrusion 12 is disposed inside the electrode pad row 24a, but the resin protrusion 12 may be disposed outside the electrode pad row 24a.

能動面121aの中央部には、ギャップ制御層15が設けられている。このギャップ制御層15は、半導体装置121を相手側基板11に実装した際に、半導体装置121と相手側基板11との間に挟まれて、これらの間隔(ギャップ)を一定間隔に保持する。本実施形態の場合、このギャップ制御層15は、一定の厚みを有する平坦な膜として構成されている。このギャップ制御層15は、バンプ電極15の近傍から能動面121aの中央部に亘って、バンプ電極15の内側全体を略全て覆うように形成されている。   A gap control layer 15 is provided at the center of the active surface 121a. The gap control layer 15 is sandwiched between the semiconductor device 121 and the counterpart substrate 11 when the semiconductor device 121 is mounted on the counterpart substrate 11, and keeps a gap (gap) between them at a constant interval. In the case of this embodiment, the gap control layer 15 is configured as a flat film having a certain thickness. The gap control layer 15 is formed so as to cover almost the entire inner side of the bump electrode 15 from the vicinity of the bump electrode 15 to the central portion of the active surface 121a.

図4は、バンプ電極10の要部構成を示す図であり、図4(a)はバンプ電極の周辺の平面拡大図、図4(b)は図4(a)のA−A線における側面断面図である。
図4に示すように、半導体装置121の能動面121aの周縁部には、Al等の導電性材料からなる複数の電極パッド24が配列形成されている。また、半導体装置121の能動面全体にSiN等の電気絶縁性材料からなる保護膜としてのパッシベーション膜26が形成されており、上述した各電極パッド24の表面に、パッシベーション膜26の開口部26aが形成されている。
4A and 4B are diagrams showing the configuration of the main part of the bump electrode 10, FIG. 4A is an enlarged plan view of the periphery of the bump electrode, and FIG. 4B is a side view taken along line AA in FIG. It is sectional drawing.
As shown in FIG. 4, a plurality of electrode pads 24 made of a conductive material such as Al are arranged on the periphery of the active surface 121 a of the semiconductor device 121. Further, a passivation film 26 as a protective film made of an electrically insulating material such as SiN is formed on the entire active surface of the semiconductor device 121, and an opening 26a of the passivation film 26 is formed on the surface of each electrode pad 24 described above. Is formed.

そのパッシベーション膜26の表面であって、電極パッド列24aの内側には、樹脂突起12が形成されている。樹脂突起12は、半導体装置121の能動面121aから突出して形成され、略同一高さで直線状に延在しており、電極パッド列24aと平行に配設されている。この樹脂突起12は、ポリイミド樹脂やアクリル樹脂、フェノール樹脂、エポキシ樹脂、シリコーン樹脂、変性ポリイミド樹脂等の弾性を有する樹脂材料からなっている。樹脂突起12の断面形状は、図4(b)に示すような半円状や台形状等の弾性変形が容易な形状とすることが望ましい。こうすることで、相手側基板との当接時にバンプ電極10を容易に弾性変形させることが可能になり、相手側基板との導電接続の信頼性を向上させることができる。   Resin protrusions 12 are formed on the surface of the passivation film 26 and inside the electrode pad row 24a. The resin protrusion 12 is formed to project from the active surface 121a of the semiconductor device 121, extends linearly at substantially the same height, and is disposed in parallel with the electrode pad row 24a. The resin protrusion 12 is made of an elastic resin material such as polyimide resin, acrylic resin, phenol resin, epoxy resin, silicone resin, or modified polyimide resin. The cross-sectional shape of the resin protrusion 12 is desirably a shape that can be easily elastically deformed, such as a semicircular shape or a trapezoidal shape as shown in FIG. By doing so, the bump electrode 10 can be easily elastically deformed at the time of contact with the counterpart substrate, and the reliability of the conductive connection with the counterpart substrate can be improved.

樹脂突起12は、感光性樹脂によって形成することが望ましい。この場合、感光性樹脂をパッシベーション膜26の表面にコーティングし、フォトリソグラフィを行うことにより樹脂突起12が形成される。これにより、半導体装置121の能動面121aにおける電極パッド列24aの内側に、精度よく樹脂突起12を配設することが可能になる。なお、グレーマスクを用いたフォトリソグラフィを行うことにより、樹脂突起12の断面を台形状や半円状等の弾性変形が容易な先細り形状とすることができる。   The resin protrusion 12 is preferably formed of a photosensitive resin. In this case, the resin protrusion 12 is formed by coating a photosensitive resin on the surface of the passivation film 26 and performing photolithography. As a result, the resin protrusion 12 can be accurately arranged inside the electrode pad row 24 a on the active surface 121 a of the semiconductor device 121. Note that by performing photolithography using a gray mask, the cross section of the resin protrusion 12 can be formed into a tapered shape that can be easily elastically deformed, such as a trapezoidal shape or a semicircular shape.

また、各電極パッド24の表面から樹脂突起12の表面にかけて、各電極パッド24と樹脂突起12の頂部とを結ぶ金属配線としての複数の導電膜20が形成されている。この導電膜20は、例えば、Au、Ag、TiW、Cu、Ni、Pd、Al、Cr、Ti、W、NiV等、または鉛フリーはんだ等の導電性材料からなっている。なお導電膜20は、TiW/Au等の2層構造としてもよい。導電膜20は、例えば、Ai、Cu、Ni等の導電性金属を蒸着やスパッタリング等により半導体装置121の能動面全体に形成し、これに適宜のパターニング処理を行うことによって形成することができる。また、Cu、Ni、Alなどで構成された下地の導電膜の表面をさらにAuメッキ等で被覆し、導電接触性を高めることも可能である。   A plurality of conductive films 20 are formed as metal wirings connecting the electrode pads 24 and the tops of the resin protrusions 12 from the surface of each electrode pad 24 to the surface of the resin protrusion 12. The conductive film 20 is made of a conductive material such as Au, Ag, TiW, Cu, Ni, Pd, Al, Cr, Ti, W, NiV, or lead-free solder. The conductive film 20 may have a two-layer structure such as TiW / Au. The conductive film 20 can be formed by, for example, forming a conductive metal such as Ai, Cu, or Ni on the entire active surface of the semiconductor device 121 by vapor deposition or sputtering, and performing an appropriate patterning process thereon. In addition, the surface of the underlying conductive film made of Cu, Ni, Al or the like can be further covered with Au plating or the like to improve the conductive contact property.

なお、導電膜20は、電極パッド24から樹脂突起12を挟んで反対側に延設され、この反対側において、能動面121aと密着している。すなわち、導電膜20は、樹脂突起12の外側における各電極パッド24の表面に密着するとともに、樹脂突起12の表面を経由して、樹脂突起12の内側における能動面121aにかけて形成され、この内側の能動面121aに配置されたパッシベーション膜26との間で密着面を形成している。このため、導電膜20は、樹脂突起12を挟んだ両側において能動面に固定されるため、相手側基板と接合する際に剥がれ等が生じにくい構造となっている。導電膜20の形状はこれに限定されず変形可能であり、導電膜20は少なくとも電極パッド24と樹脂突起12の頂部との間にわたって形成されていればよい。   The conductive film 20 extends from the electrode pad 24 to the opposite side across the resin protrusion 12 and is in close contact with the active surface 121a on the opposite side. That is, the conductive film 20 is in close contact with the surface of each electrode pad 24 on the outer side of the resin protrusion 12, and is formed through the surface of the resin protrusion 12 to the active surface 121 a on the inner side of the resin protrusion 12. A close contact surface is formed with the passivation film 26 disposed on the active surface 121a. For this reason, since the conductive film 20 is fixed to the active surface on both sides of the resin protrusion 12, the conductive film 20 has a structure in which peeling or the like hardly occurs when the conductive film 20 is bonded to the counterpart substrate. The shape of the conductive film 20 is not limited to this, and can be deformed. The conductive film 20 may be formed at least between the electrode pad 24 and the top of the resin protrusion 12.

パッシベーション膜26の表面であって、バンプ電極10の内側には、ギャップ制御層15が設けられている。ギャップ制御層15は、半導体装置121の能動面121aから突出して形成され、略同一高さで能動面121aの中央部全体を覆っている。このギャップ制御層15は、ポリイミド樹脂やアクリル樹脂、フェノール樹脂、エポキシ樹脂、シリコーン樹脂、変性ポリイミド樹脂等の弾性を有する樹脂材料からなっている。本実施形態の場合、ギャップ制御層15と樹脂突起12とは同じ材料によって構成されている。   A gap control layer 15 is provided on the surface of the passivation film 26 and inside the bump electrode 10. The gap control layer 15 is formed to protrude from the active surface 121a of the semiconductor device 121, and covers the entire central portion of the active surface 121a at substantially the same height. The gap control layer 15 is made of a resin material having elasticity such as polyimide resin, acrylic resin, phenol resin, epoxy resin, silicone resin, and modified polyimide resin. In the present embodiment, the gap control layer 15 and the resin protrusion 12 are made of the same material.

ギャップ制御層15の表面はプラズマ処理によって削られており、その厚みは導電膜20の配置された部分の樹脂突起12Bの厚みよりも薄くなっている。本実施形態の場合、例えば、樹脂突起12Bの厚みh1は15μm程度であり、ギャップ制御層15の厚みh2は10μm程度である。また、このプラズマ処理によってギャップ制御層15の表面が荒され、その表面には多数の微細な凹凸が形成されている。この凹凸はギャップ制御層15の表面積、すなわち相手側基板11と当接したときの接触面積を広げる効果を有しており、これにより相手側基板との間で高い密着力を得ることが可能となっている。   The surface of the gap control layer 15 is shaved by plasma treatment, and the thickness thereof is thinner than the thickness of the resin protrusion 12B where the conductive film 20 is disposed. In the present embodiment, for example, the thickness h1 of the resin protrusion 12B is about 15 μm, and the thickness h2 of the gap control layer 15 is about 10 μm. Further, the surface of the gap control layer 15 is roughened by this plasma treatment, and a large number of fine irregularities are formed on the surface. This unevenness has the effect of increasing the surface area of the gap control layer 15, that is, the contact area when coming into contact with the counterpart substrate 11, and this makes it possible to obtain high adhesion with the counterpart substrate. It has become.

なお、図3に示した導電膜20の配置されていない部分の樹脂突起12Aは、ギャップ制御層15と同時にプラズマ処理によって削られるため、その厚みはギャップ制御層15と同じ厚みとなっている。また、このプラズマ処理によって樹脂突起12Aの表面が荒らされ、その表面には多数の微細な凹凸が形成されている。   Note that the resin protrusion 12 </ b> A in the portion where the conductive film 20 shown in FIG. 3 is not disposed is shaved by plasma treatment simultaneously with the gap control layer 15, so that the thickness thereof is the same as the gap control layer 15. Further, the surface of the resin protrusion 12A is roughened by this plasma treatment, and a large number of fine irregularities are formed on the surface.

先の図1に示すように、上記のバンプ電極10は、封止樹脂122を介して基板111上の端子111bxに熱圧着されている。封止樹脂122は熱硬化性樹脂であり、実装前においては未硬化状態若しくは半硬化状態となっている。封止樹脂122が未硬化状態であれば、実装前に半導体装置121の能動面(図示下面)又は基板111の表面に塗布すればよく、また、封止樹脂122が半硬化状態であれば、フィルム状若しくはシート状として、半導体装置121と基板111との間に介挿すればよい。封止樹脂122としてはエポキシ樹脂が一般的に用いられるが、他の樹脂でも同じ目的を達することができるものであれば良い。   As shown in FIG. 1, the bump electrode 10 is thermocompression bonded to the terminal 111 bx on the substrate 111 through the sealing resin 122. The sealing resin 122 is a thermosetting resin, and is in an uncured state or a semi-cured state before mounting. If the sealing resin 122 is in an uncured state, it may be applied to the active surface (the lower surface in the drawing) of the semiconductor device 121 or the surface of the substrate 111 before mounting, and if the sealing resin 122 is in a semi-cured state, What is necessary is just to insert between the semiconductor device 121 and the board | substrate 111 as a film form or a sheet form. An epoxy resin is generally used as the sealing resin 122, but other resins may be used as long as they can achieve the same purpose.

[半導体装置の実装方法]
図5は、半導体装置121を基板111の端子111dx上に実装する方法を示した要部拡大図である。図5(a)は、半導体装置121を押圧してバンプ電極10の先端部を基板111の端子111dxに接触させた状態を示しており、図5(b)は、更に半導体装置121を押圧してバンプ電極10を弾性変形させた状態を示している。また、図5(c)は、図5(b)のギャップ制御層15と基板111との接触部分を拡大して示している。
[Method of mounting semiconductor device]
FIG. 5 is an enlarged view of a main part showing a method of mounting the semiconductor device 121 on the terminal 111 dx of the substrate 111. FIG. 5A shows a state in which the semiconductor device 121 is pressed to bring the tip of the bump electrode 10 into contact with the terminal 111dx of the substrate 111. FIG. 5B further presses the semiconductor device 121. The bump electrode 10 is elastically deformed. FIG. 5C is an enlarged view of a contact portion between the gap control layer 15 and the substrate 111 in FIG.

図5(a)に示すように、半導体装置121を実装するにあたって、まず基板111の実装面111A上に封止樹脂122が配置される。この封止樹脂122としては、例えばNCF(Non Conductive Film:非導電性フィルム)等の熱硬化性接着剤が好適に用いられる。この封止樹脂122は、一般的に半導体装置121に形成されているバンプ電極10の厚みよりも厚くなっている。また、この封止樹脂122は、半導体装置121の能動面121aよりも広い面積で設けられており、これにより半導体装置121を基板111上に確実に実装できるようになっている。なお、封止樹脂122は、基板111の実装面111A上に配設する代わりに、半導体装置121の能動面121a上に配設しても良い。   As shown in FIG. 5A, when mounting the semiconductor device 121, first, the sealing resin 122 is disposed on the mounting surface 111 </ b> A of the substrate 111. As the sealing resin 122, for example, a thermosetting adhesive such as NCF (Non Conductive Film) is preferably used. The sealing resin 122 is generally thicker than the bump electrode 10 formed on the semiconductor device 121. The sealing resin 122 is provided in a larger area than the active surface 121a of the semiconductor device 121, so that the semiconductor device 121 can be reliably mounted on the substrate 111. The sealing resin 122 may be disposed on the active surface 121a of the semiconductor device 121 instead of being disposed on the mounting surface 111A of the substrate 111.

次に、半導体装置121を基板111の実装面111A上に配置し、バンプ電極10と端子111dxとの位置合わせを行なった状態で、半導体装置121を当該実装面111A上に圧着することにより、半導体装置121の実装が行なわれる。   Next, the semiconductor device 121 is disposed on the mounting surface 111A of the substrate 111, and the semiconductor device 121 is pressure-bonded onto the mounting surface 111A in a state where the bump electrode 10 and the terminal 111dx are aligned. The device 121 is mounted.

半導体装置121の実装は、図示しない加熱加圧ヘッドなどを用いて半導体装置121を基板111上に加熱しながら加圧して行う。このとき、封止樹脂122は初期において加熱によって軟化し、この軟化した樹脂を押し分けるようにしてバンプ電極10の頂部が端子111bxに導電接触する(図5(a))。この場合、バンプ電極10の厚みはギャップ制御層15の厚みよりも厚いので、バンプ電極10の先端部が基板111に接触した段階では、まだギャップ制御層15の表面15Aは基板111とは接触していない。   The semiconductor device 121 is mounted by applying pressure while heating the semiconductor device 121 on the substrate 111 using a heating and pressing head (not shown) or the like. At this time, the sealing resin 122 is initially softened by heating, and the top of the bump electrode 10 is in conductive contact with the terminal 111bx so as to push the softened resin apart (FIG. 5A). In this case, since the thickness of the bump electrode 10 is thicker than the thickness of the gap control layer 15, the surface 15 A of the gap control layer 15 is still in contact with the substrate 111 when the tip of the bump electrode 10 contacts the substrate 111. Not.

図5(b)に示すように、この状態で更に半導体装置121の加圧を行なうと、バンプ電極10のコアである樹脂突起12が押圧されて接触方向(図示上下方向)に弾性変形する。そして、バンプ電極10がある程度潰れたら、ギャップ制御層15が基板111の実装面111Aに当接し、それ以上半導体装置121が基板111側に押し込まれなくなる。ここで、ギャップ制御層15は能動面全体を覆った状態で形成されているため、能動面121aと実装面111Aとの間隔はギャップ制御層15の厚みに略正確に制御することが可能である。このため、仮に半導体装置121に均一な圧力分布で押圧されなかった場合でも、能動面121aと実装面111Aとを略平行な状態で保持することができ、その結果、バンプ電極10の潰れ量を能動面全体で均一にすることが可能である。さらに、バンプ電極10の潰れ量がギャップ制御層15の厚みで制御されるため、半導体装置121を加圧する力が強くても、バンプ電極10が過剰に潰され、導電膜20に破断や剥離等を生じるといった問題は生じない。したがって、このようなギャップ制御層15を備えた液晶表示装置100においては、バンプ電極10が均一に押し潰されることで、バンプ電極10の接触抵抗等の均一化が図られると共に、バンプ電極10の潰れ量が一定範囲内に制限されることで、バンプ電極10の接続信頼性の向上も図られたものとなる。   As shown in FIG. 5B, when the semiconductor device 121 is further pressurized in this state, the resin protrusion 12 that is the core of the bump electrode 10 is pressed and elastically deformed in the contact direction (the vertical direction in the drawing). When the bump electrode 10 is crushed to some extent, the gap control layer 15 comes into contact with the mounting surface 111A of the substrate 111, and the semiconductor device 121 is not pushed further into the substrate 111 side. Here, since the gap control layer 15 is formed so as to cover the entire active surface, the distance between the active surface 121a and the mounting surface 111A can be controlled approximately accurately by the thickness of the gap control layer 15. . Therefore, even if the semiconductor device 121 is not pressed with a uniform pressure distribution, the active surface 121a and the mounting surface 111A can be held in a substantially parallel state, and as a result, the amount of collapse of the bump electrode 10 can be reduced. It can be uniform across the active surface. Furthermore, since the amount of crushing of the bump electrode 10 is controlled by the thickness of the gap control layer 15, the bump electrode 10 is excessively crushed even if the force to pressurize the semiconductor device 121 is strong, and the conductive film 20 is broken or peeled off. There is no problem such as. Therefore, in the liquid crystal display device 100 including such a gap control layer 15, the bump electrode 10 is uniformly crushed, so that the contact resistance and the like of the bump electrode 10 can be made uniform and the bump electrode 10 can be made uniform. By restricting the crushing amount within a certain range, the connection reliability of the bump electrode 10 is also improved.

なお、図示は省略したが、この半導体装置121の実装工程においては、ギャップ制御層15だけでなく、バンプ電極間に設けられた樹脂突起12Aによっても、半導体装置121と基板111との間隔が保持される。すなわち、バンプ電極10がある程度潰れたときに、樹脂突起12Aが半導体装置121の能動面121aと基板111の実装面111Aとの間に挟まれ、バンプ電極近傍の両部材の間隔が樹脂突起12Aの厚みだけ離間した状態で保持される。この場合、樹脂突起12Aの配置される面積はギャップ制御層15の配置される面積よりも小さいので、ギャップ制御層15と比較するとギャップを保持する機能(ギャップ制御機能)は弱いが、樹脂突起12Aの材料等を工夫すれば、樹脂突起12A単体でも十分なギャップ制御機能が得られる場合もある。   Although not shown, in the mounting process of the semiconductor device 121, the gap between the semiconductor device 121 and the substrate 111 is maintained not only by the gap control layer 15 but also by the resin protrusion 12A provided between the bump electrodes. Is done. That is, when the bump electrode 10 is crushed to some extent, the resin protrusion 12A is sandwiched between the active surface 121a of the semiconductor device 121 and the mounting surface 111A of the substrate 111, and the distance between both members near the bump electrode is the resin protrusion 12A. It is held in a state separated by a thickness. In this case, since the area where the resin protrusion 12A is disposed is smaller than the area where the gap control layer 15 is disposed, the function of holding the gap (gap control function) is weak compared to the gap control layer 15, but the resin protrusion 12A. If the material is devised, a sufficient gap control function may be obtained even with the resin protrusion 12A alone.

そして、図5(b)の状態でさらに加熱を続けると封止樹脂122は架橋して熱硬化し、加圧力を解放しても封止樹脂122によってバンプ電極10が端子111dxに導電接触しつつ弾性変形した状態に保持される。このとき、図5(c)に示すように、ギャップ制御層15の表面には微細な凹凸15aが設けられているので、この凹凸15aによってギャップ制御層15と基板111との接触面積が広がり、より強固に半導体装置121と基板111とを固定することができる。   When the heating is further continued in the state of FIG. 5B, the sealing resin 122 is crosslinked and thermoset, and the bump electrode 10 is in conductive contact with the terminal 111dx by the sealing resin 122 even when the applied pressure is released. It is held in an elastically deformed state. At this time, as shown in FIG. 5C, since the surface of the gap control layer 15 is provided with fine irregularities 15a, the irregularity 15a increases the contact area between the gap control layer 15 and the substrate 111, The semiconductor device 121 and the substrate 111 can be more firmly fixed.

[半導体装置の製造方法]
次に、本発明の半導体装置の製造方法について、特に、上記バンプ電極10を形成する工程について説明する。
図6及び図7は、半導体装置121の製造方法の一例を示す工程図である。この製造工程は、パッシベーション膜26を形成する工程(図6(a))と、樹脂突起12及びギャップ制御層15を形成する工程(図6(b))と、導電膜20を形成する工程(図6(c))と、ギャップ制御層15の厚みを低減させる工程(図7(a))と、を含む。なお、図7(b)は、図7(a)の工程をD方向から見た断面図である。
[Method for Manufacturing Semiconductor Device]
Next, the process for forming the bump electrode 10 will be described in particular for the method for manufacturing a semiconductor device of the present invention.
6 and 7 are process diagrams showing an example of a method for manufacturing the semiconductor device 121. This manufacturing process includes a process of forming the passivation film 26 (FIG. 6A), a process of forming the resin protrusion 12 and the gap control layer 15 (FIG. 6B), and a process of forming the conductive film 20 (FIG. 6C) and a step of reducing the thickness of the gap control layer 15 (FIG. 7A). FIG. 7B is a cross-sectional view of the process of FIG.

まず、図6(a)に示すように、半導体素子が形成された基板Pの能動面121a上にパッシベーション膜26を形成する。すなわち、成膜法によりSiOやSiN等のパッシベーション膜26を基板P上に形成した後に、フォトリソグラフィ法を用いたパターニングにより開口部26aを形成する。開口部26aの形成は、パッシベーション膜26上にスピンコート法、ディッピング法、スプレーコート法等によってレジスト層を形成し、さらに所定のパターンが形成されたマスクを用いてレジスト層に露光処理及び現像処理を施し、所定形状のレジストパターン(図示せず)を形成する。その後、このレジストパターンをマスクにして前記膜のエッチングを行って電極パッド24を露出させる開口部26aを形成し、剥離液等を用いてレジストパターンを除去する。ここで、エッチングにはドライエッチングを用いるのが好ましく、ドライエッチングとしては反応性イオンエッチング(RIE:Reactive Ion Etching)が好適に用いられる。エッチングとしてウェットエッチングを用いることもできる。 First, as shown in FIG. 6A, the passivation film 26 is formed on the active surface 121a of the substrate P on which the semiconductor element is formed. That is, after forming a passivation film 26 such as SiO 2 or SiN on the substrate P by a film forming method, an opening 26a is formed by patterning using a photolithography method. The opening 26a is formed by forming a resist layer on the passivation film 26 by a spin coating method, a dipping method, a spray coating method, or the like, and further exposing and developing the resist layer using a mask on which a predetermined pattern is formed. Then, a resist pattern (not shown) having a predetermined shape is formed. Thereafter, the film is etched using the resist pattern as a mask to form an opening 26a exposing the electrode pad 24, and the resist pattern is removed using a stripping solution or the like. Here, dry etching is preferably used for etching, and reactive ion etching (RIE) is preferably used as dry etching. Wet etching can also be used as the etching.

次に、電極パッド24及びパッシベーション膜26が形成された基板Pの能動面121a上に、樹脂突起12及びギャップ制御層15を構成する樹脂、例えばポジ型レジストとなるアクリル樹脂を、例えば10〜20μm程度に塗布し、さらにプリベークすることによって樹脂膜を形成する。そして、この樹脂膜上にマスクを配置し、このマスクを介して樹脂膜に紫外線を露光する。   Next, on the active surface 121a of the substrate P on which the electrode pad 24 and the passivation film 26 are formed, a resin constituting the resin protrusion 12 and the gap control layer 15, for example, an acrylic resin serving as a positive resist, is 10 to 20 μm, for example. The resin film is formed by applying to a degree and further pre-baking. Then, a mask is disposed on the resin film, and the resin film is exposed to ultraviolet rays through the mask.

ここで、マスクとしては、例えばCr等の遮光膜を形成したガラス板からなるもので、形成する樹脂突起12及びギャップ制御層15の平面形状に対応した開口を有したものが用いられる。また、露光に際しては、その露光条件を調整することにより、現像後に得られる樹脂突起12のパターンを、その上面が凸形状の曲面となるパターンにする。具体的には、樹脂膜の材質や厚さに対して、標準的な露光量より十分に少ない量で露光する、いわゆるアンダー露光を行う。なお、実際に行う露光(アンダー露光)としては、例えば標準的な露光量の半分程度で行う。   Here, the mask is made of a glass plate on which a light-shielding film such as Cr is formed, for example, and has a mask having openings corresponding to the planar shapes of the resin protrusion 12 and the gap control layer 15 to be formed. Further, at the time of exposure, by adjusting the exposure conditions, the pattern of the resin protrusions 12 obtained after development is changed to a pattern whose upper surface is a convex curved surface. Specifically, so-called underexposure is performed in which the exposure and exposure are sufficiently smaller than the standard exposure amount with respect to the material and thickness of the resin film. The actual exposure (underexposure) is performed, for example, at about half of the standard exposure amount.

このようにして露光を行うと、マスクの開口から露出する樹脂膜では、当該開口の中心から周辺部に行くに連れて漸次露光量が少なくなる。したがって、このようにして露光処理を行った後、現像処理を行うと、当該開口から露出した樹脂膜においても、露光量が少なくなったことで生じた未露光部分が現像され、除去される。すなわち、樹脂膜はマスクの開口の中心から周辺部に行くに連れてその表層側の露光の度合いが漸次少なくなることから、この露光の度合いが少なくなって未露光部分となった樹脂が現像により除去され、その結果、樹脂膜は上面が凸形状の曲面となるパターンの突起となるのである。   When exposure is performed in this manner, the amount of exposure gradually decreases from the center of the opening toward the peripheral portion in the resin film exposed from the opening of the mask. Therefore, when the development process is performed after the exposure process is performed in this manner, even in the resin film exposed from the opening, the unexposed part generated by the decrease in the exposure amount is developed and removed. That is, since the degree of exposure on the surface layer side of the resin film gradually decreases from the center of the mask opening to the peripheral part, the resin that has become unexposed portions by developing this degree of exposure decreases. As a result, the resin film becomes a projection having a pattern whose upper surface is a convex curved surface.

以上により、半導体装置121の能動面121a上に、図6(b)に示す樹脂突起12及びギャップ制御層15が形成される。この樹脂突起12は、電極24の配列に沿って能動面121aの4つの縁辺に形成されており、ギャップ制御層15は、その内側であって、能動面121aの中央部全体を覆うように広い面積で形成されている。なお、この段階では、ギャップ制御層15と樹脂突起12とは同じ厚み(高さ)となっている。   Thus, the resin protrusion 12 and the gap control layer 15 shown in FIG. 6B are formed on the active surface 121a of the semiconductor device 121. The resin protrusions 12 are formed on the four edges of the active surface 121a along the arrangement of the electrodes 24, and the gap control layer 15 is wide so as to cover the entire central portion of the active surface 121a. It is formed by area. At this stage, the gap control layer 15 and the resin protrusion 12 have the same thickness (height).

次に、図6(c)に示すように、電極パッド24の表面から樹脂突起12の表面にかけて、電極パッド24と樹脂突起12の頂部とを結ぶ金属配線としての導電膜20を形成し、樹脂バンプ電極10を完成する。この導電膜20としては、TiW(チタンタングステン)とAu(金)との2層構造を有するものが好適である。   Next, as shown in FIG. 6C, a conductive film 20 is formed as a metal wiring connecting the electrode pad 24 and the top of the resin protrusion 12 from the surface of the electrode pad 24 to the surface of the resin protrusion 12, and resin The bump electrode 10 is completed. The conductive film 20 preferably has a two-layer structure of TiW (titanium tungsten) and Au (gold).

具体的には、まず基板Pの表面全体にスパッタリング等によりTiWからなる第1導電膜を形成し、続いて、この表面全体にさらにスパッタリング等によりAuからなる第2導電膜を形成する。第1導電膜を形成するに当たっては、樹脂突起12との密着力を高めるために、予め樹脂突起12の表面にプラズマ処理を施し、その表面に微細な凹凸を形成することが望ましい。   Specifically, a first conductive film made of TiW is first formed on the entire surface of the substrate P by sputtering or the like, and then a second conductive film made of Au is further formed on the entire surface by sputtering or the like. In forming the first conductive film, it is desirable to perform plasma treatment on the surface of the resin protrusion 12 in advance to form fine irregularities on the surface in order to increase the adhesion with the resin protrusion 12.

次に、第2導電膜上にスピンコート法、ディッピング法、スプレーコート法等によってレジスト層を形成し、さらに所定のパターンが形成されたマスクを用いてレジスト層に露光処理及び現像処理を施し、所定形状のレジストパターン(所定の導電膜パターン以外の領域が開口するパターン)を形成する。その後、このレジストパターンをマスクにして第1導電膜及び第2導電膜膜をエッチングし、さらに剥離液等を用いてレジストパターンを除去することにより、所定形状の導電膜20が形成される。   Next, a resist layer is formed on the second conductive film by a spin coating method, a dipping method, a spray coating method, etc., and further, a resist layer is subjected to exposure processing and development processing using a mask on which a predetermined pattern is formed, A resist pattern having a predetermined shape (a pattern in which a region other than the predetermined conductive film pattern is opened) is formed. Thereafter, the first conductive film and the second conductive film are etched using the resist pattern as a mask, and the resist pattern is removed using a stripping solution or the like, whereby the conductive film 20 having a predetermined shape is formed.

以上によりバンプ電極10が完成したら、図7に示すように、基板P全体にプラズマ処理を施し、ギャップ制御層15及び樹脂突起12Aの厚みを、能動面121aと相手側基板111との間で保持されるべき間隔(ギャップ)と同じ厚みになるまで低減させる。ギャップ制御層15及び樹脂突起12Aの厚みは、バンプ電極10の変形が許容される範囲で適切な厚みに設定される。具体的には、(1)樹脂突起12Bが変形可能な範囲、(2)樹脂突起12Bの変形に対して導電膜20が剥離又は断線せずに追随し得る範囲、等に基づいて適切な範囲に設定される。本実施形態の場合、バンプ電極10の厚みを15μmとした場合、ギャップ制御層15の厚みは10μm程度に設定される。   When the bump electrode 10 is completed as described above, as shown in FIG. 7, the entire substrate P is subjected to plasma treatment, and the thicknesses of the gap control layer 15 and the resin protrusion 12A are maintained between the active surface 121a and the counterpart substrate 111. Reduce to the same thickness as the gap (gap) to be made. The thicknesses of the gap control layer 15 and the resin protrusion 12A are set to appropriate thicknesses as long as the deformation of the bump electrode 10 is allowed. Specifically, an appropriate range based on (1) a range in which the resin protrusion 12B can be deformed, (2) a range in which the conductive film 20 can follow the deformation of the resin protrusion 12B without peeling or breaking, and the like. Set to In this embodiment, when the thickness of the bump electrode 10 is 15 μm, the thickness of the gap control layer 15 is set to about 10 μm.

このようなプラズマ処理によってギャップ制御層15及び樹脂突起12Aの表面を削ると、ギャップ制御層15及び樹脂突起12Aの表面が荒らされ、その表面に多数の微細な凹凸が形成される。この凹凸は、相手側基板111との接触面積を広げることによって、その接着力(密着力)を高めることに貢献する。
以上により、半導体装置121が完成する。
When the surfaces of the gap control layer 15 and the resin protrusions 12A are scraped by such plasma treatment, the surfaces of the gap control layer 15 and the resin protrusions 12A are roughened, and a large number of fine irregularities are formed on the surfaces. This unevenness contributes to increasing the adhesive force (adhesion force) by widening the contact area with the counterpart substrate 111.
Thus, the semiconductor device 121 is completed.

以上説明したように、本実施形態の液晶表示装置100では、半導体装置121と基板111との間にギャップ制御機能を有する部材(ギャップ制御層15及び樹脂突起12A)が設けられているため、これらの間隔(ギャップ)を当該部材の厚みに均一に保持することができる。このため、このような半導体装置121を備えた液晶表示装置100においては、バンプ電極10の潰れが能動面全体で均一になり、バンプ電極同士の間で接触抵抗等のばらつきのない均一な電気的特性が得られるようになる。   As described above, in the liquid crystal display device 100 of the present embodiment, the members (gap control layer 15 and resin protrusion 12A) having a gap control function are provided between the semiconductor device 121 and the substrate 111. Can be uniformly maintained at the thickness of the member. Therefore, in the liquid crystal display device 100 including such a semiconductor device 121, the bump electrode 10 is uniformly crushed across the entire active surface, and there is no uniform electrical variation between the bump electrodes such as contact resistance. Characteristics can be obtained.

また、ギャップ制御層15の表面及び樹脂突起12Aの表面に微細な凹凸が形成されているため、この凹凸によって基板111との接着面積が広がり、その結果、半導体装置121と基板111とを強固に接着させることが可能である。この凹凸はプラズマ処理によってギャップ制御層15の厚みを低減させる際に同時に形成されるため、新たな工程を対化する必要がなく、したがって製造プロセスの簡素化により低コスト化が図られたものとなる。   In addition, since fine unevenness is formed on the surface of the gap control layer 15 and the surface of the resin protrusion 12A, the unevenness increases the bonding area with the substrate 111. As a result, the semiconductor device 121 and the substrate 111 are strengthened. It is possible to adhere. Since the unevenness is formed at the same time when the thickness of the gap control layer 15 is reduced by the plasma treatment, it is not necessary to pair a new process, so that the manufacturing process is simplified and the cost is reduced. Become.

なお、本実施形態では、ギャップ制御層15は半導体装置121の能動面上に配置されたが、このギャップ制御層15は半導体装置121の能動面121a又は基板111の実装面111Aのいずれに配置されても良い。また、これらを接着する封止樹脂122の中にこのようなギャップ制御層としての機能を有する部材が配置されていても良い。この場合、このような部材又は該部材が混入された接着層が本発明のギャップ制御層となる。このような部材としては、液晶表示装置等で一般に使用されるギャップ制御用のスペーサ等を用いることができる。   In this embodiment, the gap control layer 15 is disposed on the active surface of the semiconductor device 121. However, the gap control layer 15 is disposed on either the active surface 121a of the semiconductor device 121 or the mounting surface 111A of the substrate 111. May be. Further, a member having such a function as the gap control layer may be disposed in the sealing resin 122 that bonds them. In this case, such a member or an adhesive layer mixed with the member is the gap control layer of the present invention. As such a member, a spacer for gap control generally used in a liquid crystal display device or the like can be used.

また、本実施形態では、ギャップ制御層15及び樹脂突起12Aによって半導体装置121と基板111との間隔を保持したが、ギャップ制御層15のみ又は樹脂突起12Aのみによって、両者の間隔を保持することも可能である。   In this embodiment, the gap between the semiconductor device 121 and the substrate 111 is held by the gap control layer 15 and the resin protrusion 12A. However, the gap between the two may be held only by the gap control layer 15 or the resin protrusion 12A. Is possible.

また、本実施形態では、ギャップ制御層15をバンプ電極10の内側のみに設けたが、ギャップ制御層15の位置は必ずしもこれに限定されるものではない。例えば、バンプ電極10の内側と外側の双方にギャップ制御層15を設けることも可能である。ギャップ制御層15は、バンプ電極10が配置される領域を除く能動面121aの略全ての領域に設けられることが望ましく、これにより一層精度の高いギャップ制御が可能になる。ただし、ギャップ制御層15は、必ずしも能動面全体に形成されている必要はなく、ギャップ制御を行う上で支障が生じない範囲で部分的にギャップ制御層15が形成されない領域を設けることも可能である。   In the present embodiment, the gap control layer 15 is provided only inside the bump electrode 10, but the position of the gap control layer 15 is not necessarily limited thereto. For example, the gap control layer 15 can be provided on both the inside and the outside of the bump electrode 10. The gap control layer 15 is desirably provided in almost all regions of the active surface 121a except for the region where the bump electrode 10 is disposed, thereby enabling more accurate gap control. However, the gap control layer 15 does not necessarily have to be formed on the entire active surface, and it is possible to provide a region where the gap control layer 15 is not partially formed in a range that does not hinder the gap control. is there.

[変形例]
図8(a)〜図8(e)は、半導体装置121の他の構成例を示す平面模式図である。これらの半導体装置の基本構成は、上記実施形態で示したのものと同じである。すなわち、能動面121aの外周部に沿ってバンプ電極(樹脂突起12)が設けられ、そのバンプ電極が配置される領域を除く能動面121aの略全ての領域にギャップ制御層15が設けられている。したがって、上記実施形態と共通の構成要素には同一の符号を付し、詳細な説明は省略する。
[Modification]
8A to 8E are schematic plan views illustrating other configuration examples of the semiconductor device 121. FIG. The basic configuration of these semiconductor devices is the same as that shown in the above embodiment. That is, bump electrodes (resin protrusions 12) are provided along the outer periphery of the active surface 121a, and the gap control layer 15 is provided in almost all regions of the active surface 121a except for the region where the bump electrodes are disposed. . Therefore, the same code | symbol is attached | subjected to the same component as the said embodiment, and detailed description is abbreviate | omitted.

図8(a)の例では、ギャップ制御層15の表面に、図示上下方向(半導体装置121の短辺方向)に延びる複数の溝15Dが設けられている。この溝15Dは、図6(b)の工程で樹脂膜をパターニングする際に、ギャップ制御層15の表面に同時に形成されたものである。   In the example of FIG. 8A, a plurality of grooves 15 </ b> D extending in the illustrated vertical direction (the short side direction of the semiconductor device 121) are provided on the surface of the gap control layer 15. The groove 15D is formed at the same time on the surface of the gap control layer 15 when the resin film is patterned in the step of FIG.

この例では、溝15Dが、ギャップ制御層15の中央部からギャップ制御層15の外周縁に至るように形成されているため、封止樹脂によって半導体装置121と相手側基板とを接着した際に、封止樹脂の逃げ道ができ、余分な封止樹脂がギャップ制御層15と相手側基板との間に配置されることがない。具体的には、ギャップ制御層15の中央部に配置された封止樹脂は、溝15D、及びバンプ電極間にもうけられた溝(樹脂突起12Aの厚みが低減された部分)を介して外部に排出される。このため、封止樹脂の圧力分布が能動面121a内で均一になり、これにより更に均一なバンプ電極の潰れ量が得られるようになる。また、樹脂膜をパターニングするときに同時に溝15Dを形成するので、新たな工程が追加されることがなく、工程が簡略化される。   In this example, since the groove 15D is formed so as to extend from the central portion of the gap control layer 15 to the outer peripheral edge of the gap control layer 15, when the semiconductor device 121 and the counterpart substrate are bonded by the sealing resin. The escape route for the sealing resin can be formed, and no excess sealing resin is disposed between the gap control layer 15 and the counterpart substrate. Specifically, the sealing resin disposed in the central portion of the gap control layer 15 is exposed to the outside via the groove 15D and a groove (a portion where the thickness of the resin protrusion 12A is reduced) provided between the bump electrodes. Discharged. For this reason, the pressure distribution of the sealing resin becomes uniform in the active surface 121a, and thereby a more uniform amount of collapse of the bump electrode can be obtained. Further, since the groove 15D is formed at the same time when the resin film is patterned, a new process is not added and the process is simplified.

図8(b)の例では、ギャップ制御層15の表面に、図示左右方向(半導体装置121の長辺方向)に延びる複数の溝15Dが設けられている。この溝15Dは、図6(b)の工程で樹脂膜をパターニングする際に、ギャップ制御層15の表面に同時に形成されたものである。この例では、ギャップ制御層15の中央部に配置された封止樹脂は、溝15Dを介して、バンプ電極の形成されていない半導体装置121の短辺側の辺から外部に排出される。したがって、この例でも、余分な封止樹脂がギャップ制御層15と相手側基板との間に配置されることがなく、均一なバンプ電極の潰れ量が得られるようになる。   In the example of FIG. 8B, a plurality of grooves 15 </ b> D extending in the illustrated left-right direction (long side direction of the semiconductor device 121) are provided on the surface of the gap control layer 15. The groove 15D is formed at the same time on the surface of the gap control layer 15 when the resin film is patterned in the step of FIG. In this example, the sealing resin disposed in the central portion of the gap control layer 15 is discharged to the outside from the side on the short side of the semiconductor device 121 where the bump electrode is not formed via the groove 15D. Therefore, even in this example, an excess sealing resin is not disposed between the gap control layer 15 and the counterpart substrate, and a uniform amount of bump electrode collapse can be obtained.

図8(c)の例では、ギャップ制御層15には溝は形成されておらず、バンプ電極(樹脂突起12)は半導体装置121の4つの辺全てに形成されている。この構成によれば、4つの辺全てに設けた樹脂突起12A(図示は省略している)によって、均一に能動面121aを支持することができる。   In the example of FIG. 8C, no groove is formed in the gap control layer 15, and the bump electrodes (resin protrusions 12) are formed on all four sides of the semiconductor device 121. According to this configuration, the active surface 121a can be uniformly supported by the resin protrusions 12A (not shown) provided on all four sides.

図8(d)の例では、ギャップ制御層15の表面にX字状の溝15Dが設けられている。この例では、ギャップ制御層15の中央部に配置された封止樹脂は、溝15Dを介して、バンプ電極の形成されていない半導体装置121の角部から外部に排出される。したがって、この例でも、余分な封止樹脂がギャップ制御層15と相手側基板との間に配置されることがなく、均一なバンプ電極の潰れ量が得られるようになる。   In the example of FIG. 8D, an X-shaped groove 15 </ b> D is provided on the surface of the gap control layer 15. In this example, the sealing resin disposed in the central portion of the gap control layer 15 is discharged to the outside from the corner portion of the semiconductor device 121 where the bump electrode is not formed via the groove 15D. Therefore, even in this example, an excess sealing resin is not disposed between the gap control layer 15 and the counterpart substrate, and a uniform amount of bump electrode collapse can be obtained.

図8(e)の例では、ギャップ制御層15に溝は形成されていないが、その代わりに、下辺の樹脂突起12が3つに分割され、その分割された部分によって余分な封止樹脂を排出できるようになっている。したがって、この例でも、均一なバンプ電極の潰れ量を得ることが可能である。   In the example of FIG. 8E, no groove is formed in the gap control layer 15, but instead, the lower resin protrusion 12 is divided into three parts, and an extra sealing resin is added by the divided parts. It can be discharged. Therefore, even in this example, it is possible to obtain a uniform collapse amount of the bump electrode.

[電子機器]
次に、上述した電気光学装置又は半導体装置を備えた電子機器について説明する。
図9は、本発明に係る電子機器の一例を示す斜視図である。この図に示す携帯電話1300は、上述した電気光学装置を小サイズの表示部1301として備え、複数の操作ボタン1302、受話口1303、及び送話口1304を備えて構成されている。
上述した電気光学装置は、上記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、液晶テレビ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等々の画像表示手段として好適に用いることができ、いずれの場合にも電気的接続の信頼性に優れた電子機器を提供することができる。
[Electronics]
Next, an electronic apparatus including the above-described electro-optical device or semiconductor device will be described.
FIG. 9 is a perspective view showing an example of an electronic apparatus according to the present invention. A cellular phone 1300 shown in the figure includes the above-described electro-optical device as a small-sized display unit 1301 and includes a plurality of operation buttons 1302, a mouthpiece 1303, and a mouthpiece 1304.
The above-described electro-optical device is not limited to the above mobile phone, but an electronic book, a personal computer, a digital still camera, a liquid crystal television, a viewfinder type or a monitor direct-view type video tape recorder, a car navigation device, a pager, an electronic notebook, a calculator, It can be suitably used as an image display means for a word processor, a workstation, a videophone, a POS terminal, a device equipped with a touch panel, etc., and in any case, an electronic device having excellent electrical connection reliability can be provided. it can.

以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。   The preferred embodiments of the present invention have been described above with reference to the accompanying drawings, but it goes without saying that the present invention is not limited to such examples. Various shapes, combinations, and the like of the constituent members shown in the above-described examples are examples, and various modifications can be made based on design requirements and the like without departing from the gist of the present invention.

半導体装置が実装された液晶表示装置を示す模式図である。It is a schematic diagram which shows the liquid crystal display device with which the semiconductor device was mounted. 半導体装置の実装構造の説明図である。It is explanatory drawing of the mounting structure of a semiconductor device. 半導体装置の斜視図である。It is a perspective view of a semiconductor device. 同半導体装置の端子部分を拡大して示す図である。It is a figure which expands and shows the terminal part of the semiconductor device. 同半導体装置の実装方法を説明するための工程図である。FIG. 10 is a process diagram for describing the mounting method of the same semiconductor device. 同半導体装置の製造方法を説明するための工程図である。FIG. 6 is a process diagram for describing the manufacturing method of the same semiconductor device. 同半導体装置の製造方法を説明するための工程図である。FIG. 6 is a process diagram for describing the manufacturing method of the same semiconductor device. 半導体装置の他の構成例を示す平面模式図である。It is a plane schematic diagram which shows the other structural example of a semiconductor device. 電子機器の一例を示す斜視図である。It is a perspective view which shows an example of an electronic device.

符号の説明Explanation of symbols

10…バンプ電極、12…樹脂突起、15…ギャップ制御層、15a…凹凸、15D…溝、20…導電膜、24…電極パッド(電極)、24a…電極パッド列、100…液晶表示装置、111…基板(回路基板)、111bx,111cx,111dx…電極端子、121…半導体装置(電子部品)、121a…能動面、122…封止樹脂(接着剤)、1300…携帯電話(電子機器)

DESCRIPTION OF SYMBOLS 10 ... Bump electrode, 12 ... Resin protrusion, 15 ... Gap control layer, 15a ... Unevenness, 15D ... Groove, 20 ... Conductive film, 24 ... Electrode pad (electrode), 24a ... Electrode pad row | line | column, 100 ... Liquid crystal display device, 111 ... Board (circuit board), 111bx, 111cx, 111dx ... Electrode terminal, 121 ... Semiconductor device (electronic component), 121a ... Active surface, 122 ... Sealing resin (adhesive), 1300 ... Mobile phone (electronic device)

Claims (13)

能動面上に、電極と、前記電極と電気的に接続されたバンプ電極とを有し、前記バンプ電極を介して相手側基板と電気的に接続される電子部品であって、
前記能動面上に、前記能動面と前記相手側基板との間隔を一定に保持するギャップ制御層が設けられていることを特徴とする電子部品。
An electronic component having an electrode and a bump electrode electrically connected to the electrode on an active surface, and electrically connected to a counterpart substrate via the bump electrode,
An electronic component, wherein a gap control layer is provided on the active surface to keep a constant distance between the active surface and the counterpart substrate.
前記バンプ電極は、前記電極よりも突出した樹脂製の突起と、前記電極の表面から前記突起の表面にかけて配設された導電膜と、を有し、
前記突起の表面に配設された前記導電膜を介して相手側基板と電気的に接続されることを特徴とする請求項1記載の電子部品。
The bump electrode has a resin protrusion protruding from the electrode, and a conductive film disposed from the surface of the electrode to the surface of the protrusion,
The electronic component according to claim 1, wherein the electronic component is electrically connected to a counterpart substrate through the conductive film disposed on the surface of the protrusion.
前記ギャップ制御層と前記突起とは同じ材料によって構成されていることを特徴とする請求項2記載の電子部品。   The electronic component according to claim 2, wherein the gap control layer and the protrusion are made of the same material. 前記ギャップ制御層は、前記バンプ電極が配置される領域を除く前記能動面の略全ての領域に設けられていることを特徴とする請求項1〜3のいずれかの項に記載の電子部品。   4. The electronic component according to claim 1, wherein the gap control layer is provided in substantially all regions of the active surface excluding a region where the bump electrodes are disposed. 前記ギャップ制御層の表面には、前記ギャップ制御層の中央部から前記ギャップ制御層の外周縁に至る溝が設けられていることを特徴とする請求項4記載の電子部品。   The electronic component according to claim 4, wherein a groove extending from a central portion of the gap control layer to an outer peripheral edge of the gap control layer is provided on a surface of the gap control layer. 前記ギャップ制御層の表面には、凹凸が設けられていることを特徴とする請求項4又は5記載の電子部品。   6. The electronic component according to claim 4, wherein unevenness is provided on a surface of the gap control layer. 能動面上に、電極と、前記電極よりも突出した樹脂製の突起と、前記電極の表面から前記突起の表面にかけて配設された導電膜とを有し、前記突起の表面に配設された前記導電膜を介して相手側基板と電気的に接続される電子部品の製造方法であって、
前記能動面上に、一定の厚みを有する樹脂膜を形成する工程と、
前記樹脂膜をパターニングして、前記突起と、前記突起と同じ厚みを有するギャップ制御層を形成する工程と、
前記電極の表面から前記突起の表面に至る前記導電膜を形成する工程と、
前記ギャップ制御層の厚みを、前記能動面と前記相手側基板との間で保持されるべき間隔の厚みと同じ厚みになるまで低減させる工程と、を有することを特徴とする電子部品の製造方法。
The active surface has an electrode, a resin protrusion protruding from the electrode, and a conductive film disposed from the surface of the electrode to the surface of the protrusion, and is disposed on the surface of the protrusion. A method of manufacturing an electronic component electrically connected to a counterpart substrate via the conductive film,
Forming a resin film having a certain thickness on the active surface;
Patterning the resin film to form the protrusion and a gap control layer having the same thickness as the protrusion;
Forming the conductive film from the surface of the electrode to the surface of the protrusion;
Reducing the thickness of the gap control layer to the same thickness as the thickness of the gap to be held between the active surface and the mating substrate. .
前記ギャップ制御層の厚みを低減させる工程が、前記ギャップ制御層の表面をプラズマ処理することによって行なわれることを特徴とする請求項7記載の電子部品の製造方法。   8. The method of manufacturing an electronic component according to claim 7, wherein the step of reducing the thickness of the gap control layer is performed by performing plasma treatment on a surface of the gap control layer. 前記樹脂膜をパターニングする際に、前記ギャップ制御層の表面に溝を形成することを特徴とする請求項7又は8記載の電子部品の製造方法。   9. The method of manufacturing an electronic component according to claim 7, wherein a groove is formed on the surface of the gap control layer when patterning the resin film. 基板と、前記基板と電気的に接続された電子部品とを有する回路基板であって、
前記電子部品が、請求項1〜6のいずれかの項に記載の電子部品からなることを特徴とする回路基板。
A circuit board having a substrate and an electronic component electrically connected to the substrate,
A circuit board comprising the electronic component according to any one of claims 1 to 6.
基板と、前記基板と電気的に接続された電子部品とを有する回路基板であって、
前記電子部品は、能動面上に、電極と、前記電極と電気的に接続されたバンプ電極とを有し、前記バンプ電極を介して前記基板と電気的に接続されており、
前記基板と前記電子部品の能動面の間には、前記基板と前記能動面との間隔を一定に保持するギャップ制御層が設けられていることを特徴とする回路基板。
A circuit board having a substrate and an electronic component electrically connected to the substrate,
The electronic component has an electrode on an active surface, and a bump electrode electrically connected to the electrode, and is electrically connected to the substrate via the bump electrode,
A circuit board, wherein a gap control layer is provided between the board and the active surface of the electronic component to maintain a constant distance between the board and the active surface.
前記基板と前記電子部品とが接着剤を介して接着されていることを特徴とする請求項10又は11記載の回路基板。   The circuit board according to claim 10 or 11, wherein the substrate and the electronic component are bonded together with an adhesive. 請求項10〜12のいずれかの項に記載の回路基板を備えたことを特徴とする電子機器。

An electronic apparatus comprising the circuit board according to claim 10.

JP2005374994A 2005-12-27 2005-12-27 Electronic component, method for manufacturing electronic component, circuit board, and electronic device Expired - Fee Related JP4784304B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005374994A JP4784304B2 (en) 2005-12-27 2005-12-27 Electronic component, method for manufacturing electronic component, circuit board, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005374994A JP4784304B2 (en) 2005-12-27 2005-12-27 Electronic component, method for manufacturing electronic component, circuit board, and electronic device

Publications (2)

Publication Number Publication Date
JP2007180166A true JP2007180166A (en) 2007-07-12
JP4784304B2 JP4784304B2 (en) 2011-10-05

Family

ID=38305081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005374994A Expired - Fee Related JP4784304B2 (en) 2005-12-27 2005-12-27 Electronic component, method for manufacturing electronic component, circuit board, and electronic device

Country Status (1)

Country Link
JP (1) JP4784304B2 (en)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049285A (en) * 2007-08-22 2009-03-05 Seiko Epson Corp Mounting structure, and method of manufacturing the same
JP2009049226A (en) * 2007-08-21 2009-03-05 Seiko Epson Corp Mounting structure for electronic component and method of manufacturing the same
JP2009081416A (en) * 2007-09-04 2009-04-16 Epson Imaging Devices Corp Semiconductor device, semiconductor mounting structure, and electro-optical device
JP2009212905A (en) * 2008-03-05 2009-09-17 Seiko Epson Corp Substrate for mounting electronic component, and mounting structure for electronic component
JP2009212906A (en) * 2008-03-05 2009-09-17 Seiko Epson Corp Mounting structure for electronic component, and method of mounting the same
JP2010063154A (en) * 2007-10-19 2010-03-18 Seiko Epson Corp Electronic component, mounting structure thereof, and method for mounting electronic component
JP2010081308A (en) * 2008-09-26 2010-04-08 Seiko Epson Corp Mounting structure of electronic component and method of manufacturing electronic component
US7755261B2 (en) 2007-10-19 2010-07-13 Seiko Epson Corporation Electronic component, mounting structure thereof, and method for mounting electronic component
JP2010171680A (en) * 2009-01-22 2010-08-05 Seiko Epson Corp Surface acoustic wave device and manufacturing method thereof
JP2010192576A (en) * 2009-02-17 2010-09-02 Seiko Epson Corp Semiconductor device, method of manufacturing the same, and method of manufacturing electronic device
US7994430B2 (en) 2006-10-27 2011-08-09 Epson Imaging Devices Corporation Mounting structure, electro-optical device, electronic apparatus, and method of producing the mounting structure
JP2011176884A (en) * 2011-06-02 2011-09-08 Seiko Epson Corp Mounting structure of electronic component and method of manufacturing electronic component
US8183690B2 (en) 2007-08-13 2012-05-22 Seiko Epson Corporation Electronic device
JP2013030789A (en) * 2012-09-10 2013-02-07 Seiko Epson Corp Packaging structure and manufacturing method therefor
JP2016107551A (en) * 2014-12-09 2016-06-20 セイコーエプソン株式会社 Piezoelectric device, liquid spray head, manufacturing method for piezoelectric device and manufacturing method for liquid spray head
JP2016179573A (en) * 2015-03-24 2016-10-13 セイコーエプソン株式会社 Head unit and liquid discharge device
JP2017042953A (en) * 2015-08-25 2017-03-02 セイコーエプソン株式会社 Electronic device, liquid jet head, and manufacturing method of electronic device
WO2017188125A1 (en) * 2016-04-27 2017-11-02 セイコーエプソン株式会社 Mounting structure, ultrasonic device, ultrasonic probe, ultrasonic apparatus, and electronic equipment
JP2017201678A (en) * 2016-04-27 2017-11-09 セイコーエプソン株式会社 Mounting structure, ultrasonic device, ultrasonic probe, ultrasonic apparatus, and electronic equipment
US20180084642A1 (en) * 2016-09-21 2018-03-22 Seiko Epson Corporation Mounting structure, ultrasonic device, ultrasonic probe, ultrasonic apparatus and electronic apparatus
EP3401024A1 (en) 2017-05-09 2018-11-14 Seiko Epson Corporation Mounting structure and electronic apparatus
JP2019073033A (en) * 2019-02-25 2019-05-16 セイコーエプソン株式会社 Head unit and liquid discharge device
US10818834B2 (en) 2016-08-19 2020-10-27 Seiko Epson Corporation Mounting structure, ultrasonic device, ultrasonic probe, ultrasonic apparatus, electronic apparatus, and manufacturing method of mounting structure
JP2022549534A (en) * 2019-07-24 2022-11-28 京東方科技集團股▲ふん▼有限公司 Display substrate and manufacturing method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56160048A (en) * 1980-05-15 1981-12-09 Citizen Watch Co Ltd Mounting structure of integrated circuit
JPH04345040A (en) * 1991-05-22 1992-12-01 Nitto Denko Corp Insulating film for mounting semiconductor elements, carrier for the same, and mounting structure of semiconductor element
JPH04355933A (en) * 1991-02-07 1992-12-09 Nitto Denko Corp Packaging structure of flip chip
JPH06232210A (en) * 1993-02-05 1994-08-19 Toshiba Corp Semiconductor device, and method for preventing deformation of chip
JP2001068505A (en) * 1999-08-24 2001-03-16 Citizen Electronics Co Ltd Mounting structure for flip chip
JP2005353983A (en) * 2004-06-14 2005-12-22 Seiko Epson Corp Semiconductor device, circuit board, electrooptic device, and electronic device
JP2006222405A (en) * 2005-02-12 2006-08-24 Tatsuharu Matsuda Flip-chip mounting structure and mounting method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56160048A (en) * 1980-05-15 1981-12-09 Citizen Watch Co Ltd Mounting structure of integrated circuit
JPH04355933A (en) * 1991-02-07 1992-12-09 Nitto Denko Corp Packaging structure of flip chip
JPH04345040A (en) * 1991-05-22 1992-12-01 Nitto Denko Corp Insulating film for mounting semiconductor elements, carrier for the same, and mounting structure of semiconductor element
JPH06232210A (en) * 1993-02-05 1994-08-19 Toshiba Corp Semiconductor device, and method for preventing deformation of chip
JP2001068505A (en) * 1999-08-24 2001-03-16 Citizen Electronics Co Ltd Mounting structure for flip chip
JP2005353983A (en) * 2004-06-14 2005-12-22 Seiko Epson Corp Semiconductor device, circuit board, electrooptic device, and electronic device
JP2006222405A (en) * 2005-02-12 2006-08-24 Tatsuharu Matsuda Flip-chip mounting structure and mounting method

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7994430B2 (en) 2006-10-27 2011-08-09 Epson Imaging Devices Corporation Mounting structure, electro-optical device, electronic apparatus, and method of producing the mounting structure
US8183690B2 (en) 2007-08-13 2012-05-22 Seiko Epson Corporation Electronic device
JP2009049226A (en) * 2007-08-21 2009-03-05 Seiko Epson Corp Mounting structure for electronic component and method of manufacturing the same
JP2009049285A (en) * 2007-08-22 2009-03-05 Seiko Epson Corp Mounting structure, and method of manufacturing the same
JP4683082B2 (en) * 2007-09-04 2011-05-11 エプソンイメージングデバイス株式会社 Semiconductor device, semiconductor mounting structure, electro-optical device
JP2009081416A (en) * 2007-09-04 2009-04-16 Epson Imaging Devices Corp Semiconductor device, semiconductor mounting structure, and electro-optical device
US8102099B2 (en) 2007-10-19 2012-01-24 Seiko Epson Corporation Electronic component, mounting structure thereof, and method for mounting electronic component
JP2010063154A (en) * 2007-10-19 2010-03-18 Seiko Epson Corp Electronic component, mounting structure thereof, and method for mounting electronic component
US7755261B2 (en) 2007-10-19 2010-07-13 Seiko Epson Corporation Electronic component, mounting structure thereof, and method for mounting electronic component
US8274201B2 (en) 2007-10-19 2012-09-25 Seiko Epson Corporation Electronic component, mounting structure thereof, and method for mounting electronic component
JP2009212905A (en) * 2008-03-05 2009-09-17 Seiko Epson Corp Substrate for mounting electronic component, and mounting structure for electronic component
JP2009212906A (en) * 2008-03-05 2009-09-17 Seiko Epson Corp Mounting structure for electronic component, and method of mounting the same
JP2010081308A (en) * 2008-09-26 2010-04-08 Seiko Epson Corp Mounting structure of electronic component and method of manufacturing electronic component
JP2010171680A (en) * 2009-01-22 2010-08-05 Seiko Epson Corp Surface acoustic wave device and manufacturing method thereof
JP2010192576A (en) * 2009-02-17 2010-09-02 Seiko Epson Corp Semiconductor device, method of manufacturing the same, and method of manufacturing electronic device
JP2011176884A (en) * 2011-06-02 2011-09-08 Seiko Epson Corp Mounting structure of electronic component and method of manufacturing electronic component
JP2013030789A (en) * 2012-09-10 2013-02-07 Seiko Epson Corp Packaging structure and manufacturing method therefor
JP2016107551A (en) * 2014-12-09 2016-06-20 セイコーエプソン株式会社 Piezoelectric device, liquid spray head, manufacturing method for piezoelectric device and manufacturing method for liquid spray head
JP2016179573A (en) * 2015-03-24 2016-10-13 セイコーエプソン株式会社 Head unit and liquid discharge device
JP2017042953A (en) * 2015-08-25 2017-03-02 セイコーエプソン株式会社 Electronic device, liquid jet head, and manufacturing method of electronic device
WO2017188125A1 (en) * 2016-04-27 2017-11-02 セイコーエプソン株式会社 Mounting structure, ultrasonic device, ultrasonic probe, ultrasonic apparatus, and electronic equipment
JP2017201678A (en) * 2016-04-27 2017-11-09 セイコーエプソン株式会社 Mounting structure, ultrasonic device, ultrasonic probe, ultrasonic apparatus, and electronic equipment
US11917922B2 (en) 2016-04-27 2024-02-27 Seiko Epson Corporation Mounting structure, ultrasonic device, ultrasonic probe, ultrasonic apparatus, and electronic apparatus
US11581478B2 (en) 2016-04-27 2023-02-14 Seiko Epson Corporation Mounting structure, ultrasonic device, ultrasonic probe, ultrasonic apparatus, and electronic apparatus
US10818834B2 (en) 2016-08-19 2020-10-27 Seiko Epson Corporation Mounting structure, ultrasonic device, ultrasonic probe, ultrasonic apparatus, electronic apparatus, and manufacturing method of mounting structure
US10206280B2 (en) 2016-09-21 2019-02-12 Seiko Epson Corporation Mounting structure, ultrasonic device, ultrasonic probe, ultrasonic apparatus and electronic apparatus
CN107854137A (en) * 2016-09-21 2018-03-30 精工爱普生株式会社 Attachment structure and electronic equipment
JP2018049933A (en) * 2016-09-21 2018-03-29 セイコーエプソン株式会社 Mounting structure, ultrasonic device, ultrasonic probe, ultrasonic apparatus, and electronic device
US20180084642A1 (en) * 2016-09-21 2018-03-22 Seiko Epson Corporation Mounting structure, ultrasonic device, ultrasonic probe, ultrasonic apparatus and electronic apparatus
CN108878637A (en) * 2017-05-09 2018-11-23 精工爱普生株式会社 Assembling structure, ultrasonic device, ultrasonic probe and ultrasonic unit
EP3401024A1 (en) 2017-05-09 2018-11-14 Seiko Epson Corporation Mounting structure and electronic apparatus
US11179748B2 (en) 2017-05-09 2021-11-23 Seiko Epson Corporation Mounting structure, ultrasonic device, ultrasonic probe, ultrasonic apparatus, and electronic apparatus
CN108878637B (en) * 2017-05-09 2023-11-10 精工爱普生株式会社 Mounting structure, ultrasonic device, ultrasonic probe, and ultrasonic apparatus
JP2019073033A (en) * 2019-02-25 2019-05-16 セイコーエプソン株式会社 Head unit and liquid discharge device
JP2022549534A (en) * 2019-07-24 2022-11-28 京東方科技集團股▲ふん▼有限公司 Display substrate and manufacturing method thereof
US11817307B2 (en) 2019-07-24 2023-11-14 Boe Technology Group Co., Ltd. Display substrate and method for manufacturing the same
JP7525469B2 (en) 2019-07-24 2024-07-30 京東方科技集團股▲ふん▼有限公司 Display substrate and manufacturing method thereof

Also Published As

Publication number Publication date
JP4784304B2 (en) 2011-10-05

Similar Documents

Publication Publication Date Title
JP4784304B2 (en) Electronic component, method for manufacturing electronic component, circuit board, and electronic device
JP3873986B2 (en) Electronic component, mounting structure, electro-optical device, and electronic apparatus
JP3994989B2 (en) Semiconductor device, circuit board, electro-optical device, and electronic apparatus
KR100643984B1 (en) Method for mounting semiconductor device, circuit board, electrooptic device, and electronic device
JP4165495B2 (en) Semiconductor device, semiconductor device manufacturing method, circuit board, electro-optical device, electronic device
TWI450315B (en) Method for implementing semiconductor device
JP5125314B2 (en) Electronic equipment
US20040099959A1 (en) Conductive bump structure
KR100747960B1 (en) Electronic component, electro-optical device, and electronic apparatus
JP2013030789A (en) Packaging structure and manufacturing method therefor
JP5169071B2 (en) Electronic component, electronic device, mounting structure for electronic component, and method for manufacturing mounting structure for electronic component
JP2007165745A (en) Mounting structure, electrooptical device and electronic equipment
JP2007165744A (en) Semiconductor device, mounting structure, electrooptical device, method of manufacturing semiconductor device, method of manufacturing mounting structure, method of manufacturing electrooptical device, and electronic equipment
JP4656191B2 (en) Manufacturing method of semiconductor device
US7645706B2 (en) Electronic substrate manufacturing method
CN100468668C (en) Method for mounting semiconductor device, circuit board, electrooptic device, and electronic device
JP4655052B2 (en) Semiconductor device, circuit board, electro-optical device, and electronic apparatus
JP2009049154A (en) Semiconductor device, packaging structure, electrooptical device, and electronic equipment
JP2008219049A (en) Semiconductor device, production process of semiconductor device, circuit board, electro-optical device, electronic equipment
JP2007042777A (en) Semiconductor device and manufacturing method thereof, circuit board, electrooptical device, and electronic apparatus
JP2009049224A (en) Semiconductor device, electronic module, and electronic equipment
JP2008108868A (en) Semiconductor device, mounting structure, electro-optic device, electronic apparatus, and process for manufacturing electronic component
JP2010157770A (en) Semiconductor device, circuit board, electro-optical device, and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20081127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110516

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110614

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110627

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4784304

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees