JP2007165725A - Semiconductor light-emitting diode - Google Patents
Semiconductor light-emitting diode Download PDFInfo
- Publication number
- JP2007165725A JP2007165725A JP2005362262A JP2005362262A JP2007165725A JP 2007165725 A JP2007165725 A JP 2007165725A JP 2005362262 A JP2005362262 A JP 2005362262A JP 2005362262 A JP2005362262 A JP 2005362262A JP 2007165725 A JP2007165725 A JP 2007165725A
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode
- emitting diode
- semiconductor layer
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
Description
本発明は、基板の片側に第1電極および第2電極を設けた半導体発光ダイオードに係り、特に青ないし緑色の光を発生するものに好適な半導体発光ダイオードに関する。 The present invention relates to a semiconductor light emitting diode in which a first electrode and a second electrode are provided on one side of a substrate, and more particularly to a semiconductor light emitting diode suitable for one that generates blue to green light.
代表的な窒化物系III−V族化合物半導体(以下、「窒化物半導体」という。)であるGaInN混晶は、インジウム組成比により禁制帯幅が0.8eVから3.2eVまで変化し、また直接遷移の半導体材料であり、紫外領域,全可視領域および赤外領域までの広い波長範囲にわたる発光・受光素子の構成材料として期待されている。既に、紫外,青および緑色並びに白色の発光ダイオード(LED;Light Emitting Diode)や、Blu-ray (ブルーレイ)規格の発振波長405nmのレーザは実用化されており、その高性能化が図られている。更には、発振波長450nmの純青色レーザなどもほぼ実用化段階に入っている。また、この材料は、高電界での飽和速度が大きく、耐熱性および耐放射線性にも優れていることから、高出力高周波トランジスタなどの電子素子を構成する材料としても注目されている。 A GaInN mixed crystal, which is a typical nitride-based III-V group compound semiconductor (hereinafter referred to as “nitride semiconductor”), has a band gap varying from 0.8 eV to 3.2 eV depending on the indium composition ratio. It is a direct transition semiconductor material, and is expected as a constituent material for light emitting / receiving elements over a wide wavelength range from the ultraviolet region, the entire visible region, and the infrared region. Already, ultraviolet, blue, green, and white light emitting diodes (LEDs) and lasers with an oscillation wavelength of 405 nm in accordance with the Blu-ray standard have been put into practical use, and their performance has been improved. . Furthermore, a pure blue laser having an oscillation wavelength of 450 nm is almost in practical use. Further, since this material has a high saturation rate in a high electric field and is excellent in heat resistance and radiation resistance, it is also attracting attention as a material constituting electronic devices such as high-power high-frequency transistors.
図25は、このようなGaInN混晶を用いた従来の半導体発光ダイオードの一例を表している。この半導体発光ダイオードは、サファイア等の絶縁性材料よりなる基板111上に形成されており、n型層112およびp型層113によりpn接合部114が構成されている。p型層113上には、高反射材料よりなるp側電極121が設けられている。p型層113,およびn型層112の厚み方向一部は例えばドライエッチングにより除去されて段差部130となっており、n型層112の露出面にn側電極122が設けられている。このように基板111の片側にp側電極121およびn側電極122を設けた半導体発光ダイオードでは、発生した光は基板111の裏側から外部へ取り出される。
FIG. 25 shows an example of a conventional semiconductor light emitting diode using such a GaInN mixed crystal. This semiconductor light emitting diode is formed on a
基板111としては、SiCまたはGaNなど導電性のものを用いることもある。これらの基板は発光波長に対して透明なので、サファイア基板の場合と同様に、基板の片側にp側電極およびn側電極を設け、基板の裏側から光を取り出すフリップチップ型の構造とされることが多い。これは、基板の裏側に電極などを設けると、電極などで吸収される光の損失が大きくなってしまうという素子性能設計上の理由による。
As the
このように基板の片側にp側電極およびn側電極を設けた半導体発光ダイオードでは、p側電極121から注入された電流Cは、n型層112内を基板面に平行な方向(以下「横方向」という。)に流れる。また、高反射材料よりなるp側電極121の面積を大きくして光の取り出し効率を上げるため、p側電極121は、p型層113の周囲の段差部130ぎりぎりまで形成されており、p側電極121の端と段差部130に露出したpn接合部114との距離XLED は、例えばリソグラフィの制御限界である数μmまで近接している。その結果、電流Cは段差部130近傍を流れることになる。
しかしながら、この段差部130には、ドライエッチングにより表面のpn構造に損傷が生じており、表面にリークパスが発生するなど、素子特性や信頼性に影響を及ぼしていた。
However, the
なお、例えば特許文献1には、窒化物半導体発光素子においては発光層の端面から発せられる発光成分が比較的大きいことから、p型半導体層にエッチング加工を施して櫛型の凹部を設け、発光領域の端面を増やすことにより光取り出し効率を上げるようにした構造が記載されている。しかし、この構造では、ドライエッチングによる段差部も増えることになるので、段差部の損傷による素子特性や信頼性への影響はますます看過しがたいものとなっていた。また、凹部を設けることにより光取り出し効率が高くなる反面、p型半導体層すなわち発光領域の面積が減少するので、同じ電流に対して電流密度があがり、発光効率が低下してしまうという問題もあった。
For example,
ちなみに、半導体レーザの場合には、図26に示したように、p型クラッド層113に突条部(リッジ)113Aが設けられていることを除いて、構成は半導体発光ダイオードとほぼ同様である。しかし、突条部113Aの幅は例えば1μm〜2μmであり、レーザストライプ幅WLDが例えば300μmであるのに対して十分に狭い。よって、突条部113A上のp側電極121の端と段差部130に露出したpn接合部114との距離XLDは、例えば約20μm〜70μmと十分に離して設計することが可能である。電流は主に突条部113Aの下方に流れ、段差部130近傍にはほとんど流れないので、段差部130にドライエッチングによる損傷が生じていてもその影響は現れにくい。
Incidentally, in the case of a semiconductor laser, the configuration is almost the same as that of a semiconductor light emitting diode except that a protrusion (ridge) 113A is provided on a p-
また、電流Cが横方向に流れる構造をとる場合、動作電圧を下げるにはn型層112の抵抗が低いことが必要である。そのため、n型層112の不純物添加条件や厚み設計により、n型層112またはn側電極122の接触抵抗が素子の動作電圧上昇にあまり影響しないようにしている。しかし、n型層112を著しく厚くすると、結晶成長時間が増大するだけでなく、基板111とn型層112との熱膨張係数の違いによる反りが大きくなってしまい、リソグラフィやチップのペレタイズ等の製造工程や実装工程に影響するという問題があった。
Further, when the structure in which the current C flows in the lateral direction is used, the resistance of the n-
このようにn型層112の抵抗が有限で、電流Cが横方向に流れる構造である限り、図27に模式的に示したように、pn境界の段差部130近傍に電流が集中し、段差部130からの距離が長い場所には電流があまり流れない、いわゆるカレントクラウディング現象が生じてしまっていた。光出力は電流注入密度に依存性があるので、電流注入が不均一であると発光効率や素子特性の低下を招いていた。電流Cの流れる距離を短くするには、素子サイズを小さくすればよいが、それでは高出力の素子を設計することはできなかった。
As long as the resistance of the n-
本発明はかかる問題点に鑑みてなされたもので、その第1の目的は、段差部のドライエッチングによる損傷の影響を抑えることができ、素子特性や信頼性を高めることができる半導体発光ダイオードを提供することにある。 The present invention has been made in view of such problems, and a first object of the present invention is to provide a semiconductor light-emitting diode capable of suppressing the influence of damage due to dry etching of a stepped portion and improving device characteristics and reliability. It is to provide.
本発明の第2の目的は、電流注入の不均一を低減し、発光効率を向上させることができる半導体発光ダイオードを提供することにある。 A second object of the present invention is to provide a semiconductor light emitting diode capable of reducing nonuniformity of current injection and improving luminous efficiency.
本発明の第3の目的は、光取り出し効率を高めると共に発光効率を向上させることができる半導体発光ダイオードを提供することにある。 It is a third object of the present invention to provide a semiconductor light emitting diode that can improve light extraction efficiency and light emission efficiency.
本発明による第1の半導体発光ダイオードは、pn接合部を構成する第1導電型半導体層および第2導電型半導体層を含むと共に、第1導電型半導体層の表面に第1電極を有する第1領域と、第2導電型半導体層の一部領域を含み、第2導電型半導体層の表面に第2電極を有する第2領域と、第1領域と第2領域との間に設けられ、第1導電型半導体層の表面から厚み方向一部にかけて形成された第1段差部、第1段差部に連続し、第1導電型半導体層内に形成された平坦部、および、平坦部に連続し、pn接合部をまたいで形成された第2段差部を有する境界領域とを備えたものである。 A first semiconductor light emitting diode according to the present invention includes a first conductive semiconductor layer and a second conductive semiconductor layer constituting a pn junction, and a first electrode having a first electrode on the surface of the first conductive semiconductor layer. A second region having a second electrode on the surface of the second conductivity type semiconductor layer, and a second region including a part of the second conductivity type semiconductor layer, and a second region having a second electrode; A first stepped portion formed from the surface of the one-conductivity-type semiconductor layer to a part in the thickness direction, continuous to the first stepped portion, a flat portion formed in the first-conductivity-type semiconductor layer, and continuous to the flat portion. , A boundary region having a second step portion formed across the pn junction.
本発明の第1の半導体発光ダイオードでは、境界領域が、平坦部を間にして、第1導電型半導体層内の第1段差部と、pn接合部をまたぐ第2段差部との2段構造とされているので、平坦部における第1導電型半導体層の厚みが小さくなっており、電流が横方向に広がりにくくなっている。よって、第1電極から注入された電流は、第1段差部に沿って平坦部まで下降して第2導電型半導体層に入ったのち、横方向に第2電極に向かって流れ、電流経路が第2段差部から遠ざかる。従って、第2段差部の表面のpn構造に損傷が生じていてもリークパスなどの発生が抑えられる。 In the first semiconductor light emitting diode of the present invention, the boundary region has a two-stage structure of a first step portion in the first conductivity type semiconductor layer and a second step portion straddling the pn junction portion with a flat portion in between. Therefore, the thickness of the first conductivity type semiconductor layer in the flat portion is small, and the current is difficult to spread in the lateral direction. Therefore, the current injected from the first electrode descends to the flat portion along the first step portion and enters the second conductive type semiconductor layer, then flows laterally toward the second electrode, and the current path is Move away from the second step. Accordingly, even if the pn structure on the surface of the second step portion is damaged, the occurrence of a leak path or the like can be suppressed.
本発明による第2の半導体発光ダイオードは、pn接合部を構成する第1導電型半導体層および第2導電型半導体層を含むと共に、第1導電型半導体層の表面に第1電極を有する第1領域と、第2導電型半導体層の一部領域を含み、第2導電型半導体層の表面に第2電極を有する第2領域と、第1領域と第2領域との間に設けられた境界領域とを有し、第1領域内に凹部が設けられ、凹部の底面は第2領域となっており、第1電極は凹部を取り囲むように形成される一方、凹部の底面に第2電極が設けられ、第1電極のすべての位置で第2電極との最短距離Mは70μm以下であるものである。 A second semiconductor light emitting diode according to the present invention includes a first conductive type semiconductor layer and a second conductive type semiconductor layer constituting a pn junction, and has a first electrode on the surface of the first conductive type semiconductor layer. A second region having a second electrode on the surface of the second conductive semiconductor layer, and a boundary provided between the first region and the second region; The first electrode is formed so as to surround the recess, while the second electrode is formed on the bottom surface of the recess. The shortest distance M to the second electrode is 70 μm or less at all positions of the first electrode.
ここに最短距離Mは、第1電極の各座標ごとに最も近接する第2電極との距離を求めた場合の、その最大値をいう。 Here, the shortest distance M is the maximum value when the distance to the closest second electrode is obtained for each coordinate of the first electrode.
本発明の第2の半導体発光ダイオードでは、第1電極のすべての位置で第2電極との最短距離Mは70μm以下とされているので、実際に電流が横方向に流れる距離が短くなり、第1電極の周辺部と中央部との電流注入むらが改善される。よって、動作電圧が下がり、発光効率が高くなる。 In the second semiconductor light emitting diode of the present invention, since the shortest distance M from the second electrode is 70 μm or less at all positions of the first electrode, the distance in which the current actually flows in the lateral direction is shortened. Current injection unevenness between the peripheral portion and the central portion of one electrode is improved. Therefore, the operating voltage is lowered and the light emission efficiency is increased.
本発明による第3の半導体発光ダイオードは、pn接合部を構成する第1導電型半導体層および第2導電型半導体層を含むと共に、第1導電型半導体層の表面に第1電極を有する第1領域と、第2導電型半導体層の一部領域を含み、第2導電型半導体層の表面に第2電極を有する第2領域と、第1領域と第2領域との間に設けられた境界領域とを有し、第1領域内に凹部が設けられ、凹部の底面は第2領域となっており、第1領域の面積Sと総周辺長Lとは数1を満たし、かつ、面積Sは、第1領域,第2領域および境界領域の合計面積の70%以上であるものである。
A third semiconductor light emitting diode according to the present invention includes a first conductive type semiconductor layer and a second conductive type semiconductor layer constituting a pn junction, and a first electrode having a first electrode on the surface of the first conductive type semiconductor layer. A second region having a second electrode on the surface of the second conductive semiconductor layer, and a boundary provided between the first region and the second region; The first region has a recess, the bottom surface of the recess is a second region, the area S of the first region and the total peripheral length L satisfy
(数1)
a=L/√S
a>10
(数1においてaは第1領域の形状の複雑さの指標を表す。)
(Equation 1)
a = L / √S
a> 10
(In
本発明の第3の半導体発光ダイオードでは、第1領域の面積Sと総周辺長Lとが数1を満たし、かつ、面積Sが、第1領域,第2領域および境界領域の合計面積の70%以上とされているので、総周辺長Lを長くして光取り出し効率を高めつつ、十分に大きな面積Sが確保されており、同じ電流に対して電流密度があがってしまうことがなく、発光効率の低下が抑えられる。
In the third semiconductor light emitting diode of the present invention, the area S of the first region and the total peripheral length L satisfy
本発明の第1の半導体発光ダイオードによれば、境界領域を、平坦部を間にして、第2導電型半導体層内の第1段差部と、pn接合部をまたぐ第2段差部とに分けた2段構造としたので、電流注入効率を上げるため第1段差部ぎりぎりまで第1電極を設けても、第2段差部のドライエッチングによる損傷の影響を抑えることができる。よって、素子特性や信頼性を高めることができる。 According to the first semiconductor light emitting diode of the present invention, the boundary region is divided into the first stepped portion in the second conductivity type semiconductor layer and the second stepped portion straddling the pn junction with the flat portion in between. Therefore, even if the first electrode is provided as far as the first step portion to increase the current injection efficiency, it is possible to suppress the influence of damage due to dry etching of the second step portion. Therefore, element characteristics and reliability can be improved.
本発明の第2の半導体発光ダイオードによれば、第1電極のすべての位置で第2電極との最短距離Mを70μm以下としたので、実際に電流が横方向に流れる距離を短くして、電流注入むらを改善することができる。よって、動作電圧を下げて発光効率を高め、素子性能を向上させることができる。 According to the second semiconductor light emitting diode of the present invention, since the shortest distance M with respect to the second electrode is 70 μm or less at all positions of the first electrode, the distance in which the current actually flows in the lateral direction is shortened, Current injection unevenness can be improved. Therefore, the operating voltage can be lowered to increase the light emission efficiency, and the device performance can be improved.
本発明の第3の半導体発光ダイオードによれば、第1領域の面積Sと総周辺長Lとが数1を満たすようにすると共に、面積Sを、第1領域,第2領域および境界領域の合計面積の70%以上としたので、総周辺長Lを長くして光取り出し効率を向上させつつ、十分な面積Sを確保することができる。よって、同じ電流に対して電流密度があがってしまうことがなく、発光効率の低下を抑えることができる。
According to the third semiconductor light emitting diode of the present invention, the area S of the first region and the total peripheral length L satisfy the
以下、本発明の実施の形態について、図面を参照して詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(第1の実施の形態)
図1は本発明の第1の実施の形態に係る半導体発光ダイオードの断面構成を表し、図2はその平面構成を概略的に表したものである。この半導体発光ダイオードは、信号機などの表示素子,灯りまたはディスプレイなどに用いられるものであり、例えばサファイア等の絶縁性材料よりなる基板11上に形成されている。また、この半導体発光ダイオードは、正方形の第1領域10Aと、この第1領域10Aを枠状に囲む第2領域10Bとを有し、両者の間に境界領域10Cが設けられている。なお、実際の素子形状は図2に近いが、図1ではわかりやすくするため境界領域10Cをやや広めに表している。
(First embodiment)
FIG. 1 shows a cross-sectional configuration of the semiconductor light emitting diode according to the first embodiment of the present invention, and FIG. 2 schematically shows a planar configuration thereof. This semiconductor light emitting diode is used for display elements such as traffic lights, lights or displays, and is formed on a
第1領域10Aは、n型層12およびp型層13を含み、これら両層によりpn接合部14が構成されている。p型層13の表面には、p側電極21が設けられている。n型層12は、例えば、積層方向における厚み(以下、単に「厚み」という。)が1μmないし6μm程度であり、n型AlGaInN,n型AlGaN,n型GaInNまたはn型GaNにより構成されている。p型層13は、例えば、厚みが0.1μmないし1μm程度であり、p型AlGaInN,p型AlGaN,p型GaInNまたはp型GaNにより構成されている。p側電極21は、例えば、パラジウム(Pd)層またはニッケル(Ni)層を第一層に用い、例えばパラジウム(Pd)層,白金(Pt)層および金(Au)層をp型層13側から順に積層した構成を有し、p型層13に電気的に接続されている。p側電極21は、第1領域10Aの全部に形成されている必要はなく、第1領域10Aの一部に形成されていてもよい。
The
第2領域10Bは、n型層12の一部領域を含み、このn型層12の表面にn側電極22が設けられている。n側電極22は、例えば、チタン(Ti)層,白金(Pt)層および金(Au)層をn型層12側から順に積層した構成を有し、n型層12に電気的に接続されている。n側電極22は、第2領域10Bの全部に形成されている必要はなく、第2領域10Bの一部に形成されていてもよい。
なお、p側電極21およびn側電極22の一部には、電極取り出しのためのバンプやはんだ接着層などを設けるため、例えば直径100μm程度のパッド領域(図示せず)が設けられている。このパッド領域は、実装時の信頼性により、例えば3箇所以上設けられる場合もある。
A part of the p-
境界領域10Cには、第1領域10A側から順に、第1段差部31,平坦部32および第2段差部33が連続して形成されている。第1段差部31は、p型層13の表面から厚み方向一部にかけて形成されている。平坦部32は、第1段差部31に連続し、p型層13内に形成されている。第2段差部33は、平坦部32に連続し、pn接合部14をまたいで形成されている。これにより、この半導体発光ダイオードでは、平坦部32におけるp型クラッド層13の厚みを小さくして電流Cの横方向への広がりを低減し、電流Cの経路を第2段差部33から遠ざけて、第2段差部33のドライエッチングによる損傷の影響を抑えることができるようになっている。
In the
平坦部32におけるp型層13の厚みTは、例えば0.05μm以上0.2μm以下であることが好ましい。電流経路の観点からは厚みTは小さいほうがよいが、エッチングプロセスの制御性、また、平坦部32の表面のドライエッチングによる損傷(深さ0.05μmないし0.1μm以下)がpn接合部14に達しないことが必要なので、厚みTは上記範囲内とされる。
The thickness T of the p-
また、平坦部32の幅Wは、例えば0.5μm以上3μm以下であることが好ましい。幅Wが厚みTよりも大きければ(W>T)電流制御の観点からは十分であるが、実際にはウェハプロセス上の寸法やアライメント精度の問題があるので、幅Wを1μm未満に制御することが難しく、一方、幅Wをより大きくすることは素子面積の有効活用上必要でないからである。
Further, the width W of the
第1段差部31および第2段差部33の、n型層12の露出面に対する傾斜角度θは、例えば30°〜40°であることが好ましい。第1段差部31または第2段差部33で反射した光が基板11に入射する角度を大きくすることができるので、光の取り出し効率を高めることができるからである。
The inclination angle θ of the
この半導体発光ダイオードの中心を通る長さD(素子サイズ)は、250μm以上であることが好ましい。窒化物半導体では効率の電流依存性が大きく、図3に示したように、一般には動作電流は効率最大の条件よりも大きくされているので、高出力設計には、効率を下げないために素子サイズを大きくすることが必要となるからである。また、高出力設計には、排熱性の点からも素子サイズが大きい方が有利だからである。 The length D (element size) passing through the center of the semiconductor light emitting diode is preferably 250 μm or more. Nitride semiconductors have a large current dependency on efficiency, and as shown in FIG. 3, the operating current is generally larger than the maximum efficiency condition. This is because it is necessary to increase the size. Moreover, it is because it is advantageous for a high output design that the element size is larger from the viewpoint of exhaust heat.
この半導体発光ダイオードは、例えば次のようにして製造することができる。 This semiconductor light emitting diode can be manufactured, for example, as follows.
まず、例えば、図4(A)に示したように、サファイアよりなる基板11を用意し、この基板11の上に、例えばMOCVD(Metal Organic Chemical Vapor Deposition ;有機金属化学気相成長)法により、上述した厚みおよび材料よりなるn型層12およびp型層13を順に形成する。次いで、同じく図4(A)に示したように、p型層13の上に、例えば蒸着法により、パラジウム(Pd)層,白金(Pt)層および金(Au)層を順に積層し、p側電極21を形成するための金属膜21Aを形成する。
First, for example, as shown in FIG. 4A, a
続いて、図4(B)に示したように、金属膜21A上にフォトレジスト膜41を、第1領域10Aの形成予定領域10A1のみを覆うように形成し、このフォトレジスト膜41をマスクとして、例えばRIE(Reactive Ion Etching;反応性イオンエッチング)法により金属膜21Aを選択的に除去する。更に、p型層13の厚み方向一部を選択的に除去し、第1段差部31を形成する。そののち、フォトレジスト膜41を除去する。これにより、pn接合部14を構成するn型層12およびp型層13を含み、p型層13の表面にp側電極21を有する第1領域10Aが形成される。
Subsequently, as shown in FIG. 4B, a
第1領域10Aを形成したのち、図5(A)に示したように、フォトレジスト膜42を、第1領域10Aおよび第1段差部31を覆うように形成する。このとき、平坦部32を形成するため、フォトレジスト膜42を、第1段差部31を超えてp型クラッド層13の平坦な表面にも延在させる。続いて、同じく図5(A)に示したように、このフォトレジスト膜42をマスクとして、例えばRIE法により、p型クラッド層13の厚み方向残部,およびn型クラッド層12の厚み方向一部を選択的に除去し、n型クラッド層12を露出させると共に第2段差部33をpn接合部14をまたいで形成する。そののち、フォトレジスト42を除去する。これにより、平坦部32を間にして第1段差部31と第2段差部33との2段構造を有する境界領域10Cが形成される。
After forming the
境界領域10Cを形成したのち、図5(B)に示したように、n型クラッド層12の露出した表面に、例えば蒸着法により、n側電極22を形成する。これにより、図1および図2に示した半導体発光ダイオードが完成する。
After forming the
この半導体発光ダイオードでは、p側電極21とn側電極22との間に所定の電圧が印加されると、電流が注入されて、電子−正孔再結合により発光が起こる。ここでは、境界領域10Cが、平坦部32を間にして、p型クラッド層13内の第1段差部31と、pn接合部14をまたぐ第2段差部33との2段構造とされているので、平坦部32におけるp型クラッド層13の厚みが小さくなっており、電流が横方向に広がりにくくなっている。よって、p側電極21から注入された電流Cは、第1段差部31に沿って平坦部32まで下降してn型クラッド層12に入ったのち、横方向にn側電極22に向かって流れ、電流Cの経路が第2段差部33から遠ざかる。従って、第2段差部33の表面のpn構造に損傷が生じていてもリークパスなどの発生が抑えられる。
In this semiconductor light emitting diode, when a predetermined voltage is applied between the p-
このように本実施の形態の半導体発光ダイオードでは、境界領域10Cを、平坦部32を間にして、p型クラッド層13内の第1段差部31と、pn接合部14をまたぐ第2段差部33とに分けた2段階構造としたので、電流注入効率を上げるため第1段差部31ぎりぎりまでp側電極21を設けても、第2段差部33のドライエッチングによる損傷の影響を抑えることができる。よって、素子特性や信頼性を高めることができる。
As described above, in the semiconductor light emitting diode according to the present embodiment, the
なお、本実施の形態では、基板11がサファイアにより構成されている場合について説明したが、GaN基板でもよい。
Although the case where the
また、本実施の形態では、第1領域10Aが正方形である場合について説明したが、第1領域10Aの形状は特に限定されない。例えば、第1領域10Aは、図6のような円形、または図7のような長方形でもよい。
In the present embodiment, the case where the
また、第2領域10Bの幅は必ずしも一様である必要はなく、部分的に異なっていてもよい。例えば、図8に示したように、第2領域10Bの幅を第1領域10Aの一角で広くして、例えば第1領域10Aの一辺の3分の1程度の正方形としてもよい。あるいは、図9に示したように、第2領域10Bの幅を第1領域10Aの対向する二辺の中央で広くしてもよい。
Further, the width of the
更に、複数の第1領域10Aを並べて一つの半導体発光ダイオードを構成することも可能である。例えば、図10に示したように、四つの長方形の第1領域10Aの周囲に、それぞれ境界領域10Cおよび第2領域10Bを枠状に設けるようにしてもよい。この場合、pn接合部14の面積が減らないよう、第1領域10Aの数は1個ないし5個程度以下とし、各第1領域10Aは矩形またはそれに近い形状とすることが望ましい。
Furthermore, a plurality of
(第2の実施の形態)
図11は本発明の第2の実施の形態に係る半導体発光ダイオードの断面構成を表し、図12はその平面構成を概略的に表したものである。この半導体発光ダイオードは第1の実施の形態と同様に、第1領域10Aと第2領域10Bとの間に境界領域10Cを設けたものである。よって、対応する構成要素には同一の符号を付して説明する。
(Second Embodiment)
FIG. 11 shows a cross-sectional configuration of a semiconductor light emitting diode according to the second embodiment of the present invention, and FIG. 12 schematically shows a planar configuration thereof. In this semiconductor light emitting diode, a
本実施の形態では、正方形の第1領域10Aの周囲に第2領域10Bが形成されている。第2領域10Bの幅は、第1領域10Aの一角において広くされ、例えば第1領域10Aの一辺の3分の1程度のほぼ正方形となっている。境界領域10Cは、例えば、段差部34を有している。この段差部34は、p型クラッド層13の表面からn型クラッド層12の露出面にかけて形成されている。また、第1の実施の形態と同様に、この半導体発光ダイオードの中心を通る長さD(素子サイズ)は250μm以上であることが好ましい。
In the present embodiment, the
第1領域10Aの各辺には、周囲から内部へ延びる切込み状の凹部10Dが設けられ、この凹部10Dの底面は第2領域10Bとなっている。p側電極21は凹部10Dを取り囲むように形成される一方、凹部10Dの底面にはn側電極22が形成されている。なお、凹部10Dの側面は境界領域10Cとなっている。
Each side of the
p側電極21のすべての位置でn側電極22との最短距離Mは70μm以下であることが好ましく、30μm以下であればより好ましい。この範囲内であれば、実際に電流が横方向に流れる距離を短くして、電流注入むらを改善し、動作電圧を下げたり発光効率を高めることができるからである。なお、図面では、最短距離Mを表す矢印を、半導体発光ダイオードをp側電極21側から見たときの平面上の距離として記載しているが、この距離は、必ずしも実際に電流が横方向に流れる距離と等しくなるとは限らない。
The shortest distance M from the n-
最短距離Mは、広義においては、素子の寸法(一辺,長辺または直径)に対して、p側電極21の各座標ごとのn側電極22までの距離を求めた場合の、その最大値を表し、この値が小さいほど(概ねM<0.1)p側電極21はn側電極22に近いことになる。定性的に表現すれば、第1領域10Aが丸や矩形ではなく、細長い、あるいは入り組んだ形状であることを表す。
The shortest distance M is, in a broad sense, the maximum value when the distance to the n-
素子性能上は、最短距離Mは相対値としてではなく、実際に電流が横方向に流れる距離として問題になる。すなわち、第1領域10Aが正方形であっても、横方向電流経路が一辺の2分の1以上になることはないので、例えば一辺が200μmの正方形の第1領域10Aの周囲に枠状の第2領域10Bを有する半導体発光ダイオードでは、電流が横方向に流れる距離は最大でも100μmとなる。しかし、第1領域10Aの一辺を1mmとすると、電流が横方向に流れる距離は500μmにもなってしまい、電流注入むらが生じるおそれがある。
In terms of device performance, the shortest distance M is not a relative value, but is a problem that a current actually flows in the lateral direction. That is, even if the
また、第1領域10Aの面積Sと総周辺長Lとは数2を満たし、かつ、面積Sは、第1領域10A,第2領域10Bおよび境界領域10Cの合計面積の70%以上であることが好ましい。総周辺長Lを長くして光取り出し効率を向上させつつ、十分な面積Sを確保できるように最適化することができ、同じ電流に対して電流密度があがってしまうことがなく、発光効率の低下を抑えることができるからである。
Further, the area S and the total peripheral length L of the
(数2)
a=L/√S
a>10
(数2においてaは第1領域10Aの形状の複雑さの指標を表す。)
(Equation 2)
a = L / √S
a> 10
(In Equation 2, a represents an index of the complexity of the shape of the
aは、面積Sに対する総周辺長Lの比率であり、第1領域10Aの形状の入り組みの程度を表している。すなわち、aの値が大きいほど第1領域10Aの形状が入り組んでいることを表す。
a is the ratio of the total peripheral length L to the area S and represents the degree of intricacy of the shape of the
aの値を大きくし、第1領域10Aを入り組んだ形状とすることは、光取り出し効率の向上につながる。すなわち、発生した光のうちには、基板11の外部に出力されない成分があり、これは、素子の内部と外部との界面あるいは素子内の屈折率の異なる層の間の界面と、p側電極21との間で反射する。p側電極21での反射率は100%ではないので、反射のたびに吸収損失が発生し、反射を繰り返すうちに減衰してしまう。図13(A)に示したように、凹部10Dが設けられていない場合には、第1領域10Aの幅が大きく、発生した光が境界領域10Cに達するまでの反射回数が多く、吸収損失も大きくなる。これに対して、図13(B)に示したように、凹部10Dを設けた場合には、発生した光が境界領域10Cに達するまでの反射回数を少なくすることができ、光の吸収損失を小さくして取り出し効率を高めることができる。更に、このとき、段差部34の傾斜角θは、例えば30°〜40°程度に浅くすることが好ましい。段差部34で反射した光を基板11に深い角度で入射させ、素子外部に効率よく取り出すことができるからである。図13(C)に示したように、段差部34の傾斜角θが垂直に近い角度の場合には、段差部34で反射した光が素子内部に戻ってしまい、基板11の外部に出力されにくくなってしまう。
Increasing the value of a and making the shape of the
表1は、第1領域10Aの形状を計算例1,2に示したように変化させた場合の総周辺長Lおよび面積S,p側電極21とn側電極22との最短距離M,並びに上記指標aの簡単な計算結果をそれぞれ表したものである。なお、計算に際して、凹部10Dの幅および境界領域10Cの幅は無視している。また、凹部10Dを設けた場合、面積Sも例えば10%〜20%減少するが、表1では簡便のため無視している。
Table 1 shows the total peripheral length L and area S when the shape of the
計算例1では、図14に示したように、第1領域10Aは長方形であり、長辺Xは約1mm、短辺は長辺の4分の1(X/4)、約250μmである。第1領域10Aの長辺には、切込み状の凹部10Dが等間隔に15本設けられている。凹部10Dの長さは短辺の約3分の1(X/12)とされている。
In Calculation Example 1, as shown in FIG. 14, the
計算例2は、図15に示したように、図14に示した長方形の第1領域10Aを四つ並べて配置したものであり、全体として一辺約1mmの正方形をなしている。
In Calculation Example 2, as shown in FIG. 15, four rectangular
また、参考例1〜6として、凹部10Dを設けない場合についても計算例1,2と同様にして総周辺長Lおよび面積S,p側電極21とn側電極22との最短距離M,並びに上記指標aを併せて表1に示す。
Further, as Reference Examples 1 to 6, when the
参考例1では、図16に示したように、第1領域10Aは半径Zの円形であり、その周囲に環状の第2領域10Bが設けられている。参考例2は、図17に示したように、第1領域10Aは一辺Zの正方形であり、その周囲に枠状の第2領域10Bが設けられている。参考例3は、図18に示したように、参考例2と同様の第1領域10Aの一角において、第2領域10Bの幅を広くし、第1領域10Aの幅の3分の1(Z/3)の正方形としたものである。参考例4は、図19に示したように、参考例2と同様の第1領域10Aの対向する二辺の中央で、第2領域10Bの幅を広くし、第1領域10Aの幅の3分の1(Z/3)としたものである。参考例5では、図20に示したように、第1領域10Aは長方形、長辺Z、短辺は長辺の4分の1(Z/4)であり、その周囲に枠状の第2領域10Bが設けられている。参考例6は、図21に示したように、参考例5と同様の第1領域10Aを四つ並べて配置したものである。
In Reference Example 1, as shown in FIG. 16, the
ここで、一定の面積に対する総周辺長は、形状が円の場合に最小となるので、L=2√π(≒3.5)がLの最小値である。表1から分かるように、凹部10Dを設けた計算例1,2ではa>10となるのに対して、凹部を設けない参考例1〜6ではa≦10である。
Here, since the total peripheral length for a certain area is minimum when the shape is a circle, L = 2√π (≈3.5) is the minimum value of L. As can be seen from Table 1, in the first and second calculation examples 1 and 2 in which the
この半導体発光ダイオードは、第1領域10Aを形成する際に凹部10Dを設けること、および一回のエッチングで段差部34を形成することを除いては、上記第1の実施の形態と同様にして製造することができる。
This semiconductor light emitting diode is the same as the first embodiment except that the
この半導体発光ダイオードでは、上記実施の形態と同様に、p側電極21とn側電極22との間に所定の電圧が印加されると、電流が注入されて、電子−正孔再結合により発光が起こる。ここで、p側電極21のすべての位置でn側電極22との最短距離Mが70μm以下とされていることにより、実際に電流が横方向に流れる距離が短くなり、p側電極21の周辺部と中央部との電流注入むらが改善される。よって、動作電圧が下がり、発光効率が高くなる。
In this semiconductor light emitting diode, as in the above embodiment, when a predetermined voltage is applied between the p-
また、第1領域10Aの面積Sと総周辺長Lとが数2を満たし、かつ、面積Sが、第1領域,第2領域および境界領域の合計面積の70%以上とされていることにより、総周辺長Lを長くして光取り出し効率を高めつつ、十分に大きな面積Sが確保されており、同じ電流に対して電流密度があがってしまうことがなく、発光効率の低下が抑えられる。
Further, the area S and the total peripheral length L of the
これに対して、従来では、電流分布はp側電極121に対して一様ではなく、p側電極121の周辺部では電流密度が高く、そこから離れるにつれて電流注入量が減っていた。このような電流注入むらは、実際に電流Cが横方向に流れる距離が長くなるほど顕著になり、動作電圧の上昇や発光効率低下を招いてしまっていた。
On the other hand, conventionally, the current distribution is not uniform with respect to the p-
電流Cが横方向に流れる距離を変化させるため、従来では、p型クラッド層113やn型クラッド層112の厚みや濃度などの設計により抵抗率を調整するようにしていた。しかし、この方法では、結晶成長工程やウェハプロセスに制約を生じていた。例えば、p型クラッド層113の厚みを大きくした場合、成長時間が長くなるので、不純物拡散やpn接合部114への悪影響のおそれがあり、また、エッチング深さが増大することによりウェハプロセスのパターニング技術にも制約があった。
In order to change the distance through which the current C flows in the lateral direction, conventionally, the resistivity has been adjusted by designing the thickness and concentration of the p-
なお、上述した製造方法により、図11および図12に示したような一辺0.3mmの正方形の第1領域10Aの各辺に凹部10Dを設けたλ≒520nmの緑色発光を得られる半導体発光ダイオードを実際に作製した。また、同一ウェハ上に、凹部10Dを設けないことを除いては同一の構成を有するものを、近接させて作製した。得られた半導体発光ダイオードについて、電流値を両者一定(40mA)として、光出力を調べたところ、凹部10Dを設けたものは、設けないものと同等、少なくとも周辺のウェハ内素子での輝度ばらつき分布の数%以内で、有意差がなかった。凹部10Dを設けたものは、設けないものに比べて第1領域10Aの面積が85%程度と小さく、電流密度が高くなっているにもかかわらず、光出力において遜色はない。このことから、単位面積当たりの発光量は、凹部10Dを設けたもののほうが設けないものよりも大きいと考えられる。また、波長を調べたところ、中心波長でΔλ≦1nm程度でほぼ同等であった。
In addition, by the manufacturing method described above, a semiconductor light-emitting diode capable of obtaining λ≈520 nm green light emission in which a
このように本実施の形態では、p側電極21のすべての位置でn側電極22との最短距離Mを70μm以下、より好ましくは30μm以下とすることにより、実際に電流が横方向に流れる距離を短くして、電流注入むらを改善し、動作電圧を下げたり発光効率を高めることができる。
As described above, in the present embodiment, the shortest distance M from the n-
また、面積Sと総周辺長Lとが数2を満たし、かつ、面積Sが、第1領域,第2領域および境界領域の合計面積の70%以上とすることにより、総周辺長Lを長くして光取り出し効率を高めつつ、十分に大きな面積Sを確保し、同じ電流に対して電流密度があがってしまうことがなく、発光効率の低下を抑えることができる。 Further, the area S and the total peripheral length L satisfy Equation 2, and the area S is set to 70% or more of the total area of the first region, the second region, and the boundary region, thereby increasing the total peripheral length L. Thus, while increasing the light extraction efficiency, a sufficiently large area S is ensured, the current density is not increased with respect to the same current, and a decrease in light emission efficiency can be suppressed.
また、半導体発光ダイオードは既に広く市場に普及した汎用部品であり、できる限りコストを抑えることが望まれるが、本実施の形態では若干の工程変更を伴うのみで、コスト増を極力抑えつつ発光効率や光取り出し効率などの性能を向上させることができる。 In addition, semiconductor light-emitting diodes are general-purpose components that have already been widely used in the market, and it is desirable to reduce costs as much as possible. However, in this embodiment, only a few process changes are involved, and light emission efficiency is suppressed while minimizing cost increases. And performance such as light extraction efficiency can be improved.
なお、上記図14,図15では、第1領域10Aの長辺に凹部10Dを入れた場合について説明したが、凹部10Dを設ける位置は第1領域10Aの周縁部であればよく、例えば短辺に入れることも可能である。
14 and 15, the description has been given of the case where the
また、フリップチップ型実装の場合には、第2領域10Bは必ずしも平面的に見て連続した形状である必要はない。よって、図22に示したように、第1領域10A内に例えば四つの円形の凹部10Dを設けるようにしてもよい。なお、凹部10Dの平面形状は円形に限定されないことは言うまでもなく、また、その個数も特に限定されない。
In the case of flip chip mounting, the
(第3の実施の形態)
図23は、本発明の第3の実施の形態に係る半導体発光ダイオードの断面構成を表し、図24はその平面構成を概略的に表したものである。この半導体発光ダイオードは、境界領域10Cを上記第1の実施の形態と同様の2段階構造としたことを除いては、第2の実施の形態の半導体発光ダイオードと同一の構成を有している。また、製造方法および作用も第1の実施の形態と同様である。
(Third embodiment)
FIG. 23 shows a cross-sectional configuration of a semiconductor light emitting diode according to the third embodiment of the present invention, and FIG. 24 schematically shows a planar configuration thereof. This semiconductor light emitting diode has the same configuration as that of the semiconductor light emitting diode of the second embodiment, except that the
本実施の形態では、境界領域10Cを上記第1の実施の形態と同様の2段階構造としたので、第1領域10A内に凹部10Dを設けることにより総周辺長Lを長くしても、第2段差部33のドライエッチングによる損傷の影響を抑えることができる。よって、素子特性や信頼性を高めることができる。
In the present embodiment, the
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態では、第1段差部31および第2段差部33が傾斜面である場合について説明したが、第1段差部31および第2段差部33は必ずしも傾斜面である必要はなく、湾曲面などでもよい。
While the present invention has been described with reference to the embodiment, the present invention is not limited to the above embodiment, and various modifications can be made. For example, in the above embodiment, the case where the first stepped
また、上記実施の形態において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。例えば、上記実施の形態では、半導体層10の構成材料を具体的に挙げて説明したが、半導体層10は、3B族元素のうちアルミニウム(Al),ガリウム(Ga)およびインジウム(In)のうちの少なくとも1種と、5B族元素のうち窒素(N)とを含む他の窒化物半導体により構成されていてもよい。
Further, the material and thickness of each layer described in the above embodiment, or the film formation method and film formation conditions are not limited, and other materials and thicknesses may be used, or other film formation methods and film formation. It is good also as conditions. For example, in the above-described embodiment, the constituent material of the
更に、p側電極21は、素子設計上の理由で高反射率の銀(Ag)または銀(Ag)を含む合金を用い、例えば銀(Ag)層,白金(Pt)層および金(Au)層をp型クラッド層13側から順に積層した構成としてもよい。その際、白金(Pt)層の代わりに、電極の拡散・合金化を抑制するためのバリアメタルとして、タングステン(W)やモリブデン(Mo)を用いてもよい。また、n側電極22の熱処理を行う場合には、チタン(Ti),アルミニウム(Al)系を用いてもよい。
Further, the p-
更に、例えば、上記実施の形態では、n型層12およびp型層13をMOCVD法により形成する場合について説明したが、MOVPE法等の他の有機金属気相成長法により形成してもよく、あるいは、MBE(Molecular Beam Epitaxy;分子線エピタキシー)法等を用いてもよい。
Further, for example, in the above embodiment, the case where the n-
加えて、例えば、上記実施の形態では、半導体発光ダイオードの構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また他の層を更に備えていてもよい。例えば、n型層12およびp型層13の間に活性層を備えていてもよい。また、p型層13とp側電極21との間、あるいはn型層12とn側電極22との間に、p側電極21またはn側電極22とのコンタクト性を高めるためのコンタクト層を有していてもよい。更に、基板11とn型層12との間にバッファ層を備えていてもよい。
In addition, for example, in the above-described embodiment, the configuration of the semiconductor light emitting diode has been specifically described, but it is not necessary to include all the layers, and other layers may be further included. For example, an active layer may be provided between the n-
10…半導体発光ダイオード、10A…第1領域、10B…第2領域、10C…境界領域、10D…凹部、11…基板、12…n型クラッド層、13…p型クラッド層、14…pn接合部、21…p側電極、22…n側電極、31…第1段差部、32…平坦部、33…第2段差部、34…段差部
DESCRIPTION OF
Claims (10)
前記第2導電型半導体層の一部領域を含み、前記第2導電型半導体層の表面に第2電極を有する第2領域と、
前記第1領域と前記第2領域との間に設けられ、前記第1導電型半導体層の表面から厚み方向一部にかけて形成された第1段差部、前記第1段差部に連続し、前記第1導電型半導体層内に形成された平坦部、および、前記平坦部に連続し、前記pn接合部をまたいで形成された第2段差部を有する境界領域と
を備えたことを特徴とする半導体発光ダイオード。 a first region including a first conductivity type semiconductor layer and a second conductivity type semiconductor layer constituting a pn junction, and having a first electrode on a surface of the first conductivity type semiconductor layer;
A second region including a partial region of the second conductivity type semiconductor layer and having a second electrode on a surface of the second conductivity type semiconductor layer;
A first step portion provided between the first region and the second region and formed from the surface of the first conductivity type semiconductor layer to a part in a thickness direction; the first step portion; and the first step portion. 1. A semiconductor comprising: a flat portion formed in a one-conductivity-type semiconductor layer; and a boundary region having a second stepped portion that is continuous with the flat portion and straddles the pn junction portion. Light emitting diode.
前記第1電極は前記凹部を取り囲むように形成される一方、前記凹部の底面に前記第2電極が設けられ、
前記第1電極のすべての位置で前記第2電極との最短距離Mは70μm以下である
ことを特徴とする請求項1記載の半導体発光ダイオード。 A recess is provided in the first region, and the bottom surface of the recess is the second region,
The first electrode is formed so as to surround the recess, while the second electrode is provided on the bottom surface of the recess,
2. The semiconductor light emitting diode according to claim 1, wherein a shortest distance M from the second electrode at all positions of the first electrode is 70 μm or less.
ことを特徴とする請求項3記載の半導体発光ダイオード。 The semiconductor light emitting diode according to claim 3, wherein the recess is a cut extending from the periphery of the first region to the inside.
前記第1領域の面積Sと総周辺長Lとは数1を満たし、
かつ、前記面積Sは、前記第1領域,前記第2領域および前記境界領域の合計面積の70%以上である
ことを特徴とする請求項1記載の半導体発光ダイオード。
(数1)
a=L/√S
a>10
(数1においてaは前記第1領域の形状の複雑さの指標を表す。) A recess is provided in the first region, and the bottom surface of the recess is the second region,
The area S and the total peripheral length L of the first region satisfy the formula 1,
2. The semiconductor light emitting diode according to claim 1, wherein the area S is 70% or more of a total area of the first region, the second region, and the boundary region.
(Equation 1)
a = L / √S
a> 10
(In Equation 1, a represents an index of the complexity of the shape of the first region.)
ことを特徴とする請求項5記載の半導体発光ダイオード。 The semiconductor light emitting diode according to claim 5, wherein the recess is a cut extending from the periphery of the first region to the inside.
前記第2導電型半導体層の一部領域を含み、前記第2導電型半導体層の表面に第2電極を有する第2領域と、
前記第1領域と前記第2領域との間に設けられた境界領域と
を有し、
前記第1領域内に凹部が設けられ、前記凹部の底面は前記第2領域となっており、
前記第1電極は前記凹部を取り囲むように形成される一方、前記凹部の底面に前記第2電極が設けられ、
前記第1電極のすべての位置で前記第2電極との最短距離Mは70μm以下である
ことを特徴とする半導体発光ダイオード。 a first region including a first conductivity type semiconductor layer and a second conductivity type semiconductor layer constituting a pn junction, and having a first electrode on a surface of the first conductivity type semiconductor layer;
A second region including a partial region of the second conductivity type semiconductor layer and having a second electrode on a surface of the second conductivity type semiconductor layer;
A boundary region provided between the first region and the second region,
A recess is provided in the first region, and the bottom surface of the recess is the second region,
The first electrode is formed so as to surround the recess, while the second electrode is provided on the bottom surface of the recess,
The shortest distance M from the second electrode at all positions of the first electrode is 70 μm or less.
ことを特徴とする請求項7記載の半導体発光ダイオード。 The semiconductor light emitting diode according to claim 7, wherein the recess is a cut extending from the periphery of the first region to the inside.
前記第2導電型半導体層の一部領域を含み、前記第2導電型半導体層の表面に第2電極を有する第2領域と、
前記第1領域と前記第2領域との間に設けられた境界領域と
を有し、
前記第1領域内に凹部が設けられ、前記凹部の底面は前記第2領域となっており、
前記第1領域の面積Sと総周辺長Lとは数2を満たし、
かつ、前記面積Sは、前記第1領域,前記第2領域および前記境界領域の合計面積の70%以上である
ことを特徴とする半導体発光ダイオード。
(数2)
a=L/√S
a>10
(数2においてaは前記第1領域の形状の複雑さの指標を表す。) a first region including a first conductivity type semiconductor layer and a second conductivity type semiconductor layer constituting a pn junction, and having a first electrode on a surface of the first conductivity type semiconductor layer;
A second region including a partial region of the second conductivity type semiconductor layer and having a second electrode on a surface of the second conductivity type semiconductor layer;
A boundary region provided between the first region and the second region,
A recess is provided in the first region, and the bottom surface of the recess is the second region,
The area S and the total peripheral length L of the first region satisfy the formula 2,
The area S is 70% or more of the total area of the first region, the second region, and the boundary region.
(Equation 2)
a = L / √S
a> 10
(In Equation 2, a represents an index of the complexity of the shape of the first region.)
ことを特徴とする請求項9記載の半導体発光ダイオード。
The semiconductor light-emitting diode according to claim 9, wherein the recess is a cut extending from the periphery of the first region to the inside.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005362262A JP4862386B2 (en) | 2005-12-15 | 2005-12-15 | Semiconductor light emitting diode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005362262A JP4862386B2 (en) | 2005-12-15 | 2005-12-15 | Semiconductor light emitting diode |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007165725A true JP2007165725A (en) | 2007-06-28 |
JP4862386B2 JP4862386B2 (en) | 2012-01-25 |
Family
ID=38248255
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005362262A Expired - Fee Related JP4862386B2 (en) | 2005-12-15 | 2005-12-15 | Semiconductor light emitting diode |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4862386B2 (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009253012A (en) * | 2008-04-07 | 2009-10-29 | Panasonic Corp | Semiconductor light emitting element, and semiconductor light emitting device using the same |
JP2011223039A (en) * | 2011-07-29 | 2011-11-04 | Toshiba Corp | Semiconductor light-emitting element |
JP2013161851A (en) * | 2012-02-02 | 2013-08-19 | Nichia Chem Ind Ltd | Semiconductor light-emitting element |
WO2016125344A1 (en) * | 2015-02-03 | 2016-08-11 | ソニー株式会社 | Light emitting diode |
JP2016149392A (en) * | 2015-02-10 | 2016-08-18 | 旭化成エレクトロニクス株式会社 | Infrared light-emitting diode |
WO2018038105A1 (en) * | 2016-08-26 | 2018-03-01 | スタンレー電気株式会社 | Group iii nitride semiconductor light-emitting element |
CN110537262A (en) * | 2017-06-07 | 2019-12-03 | Lg 伊诺特有限公司 | Semiconductor devices |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002164574A (en) * | 2000-11-24 | 2002-06-07 | Mitsubishi Cable Ind Ltd | Semiconductor light emitting element |
JP2004228554A (en) * | 2003-01-17 | 2004-08-12 | Epitech Technology Corp | Light emitting diode having distributed electrode |
JP2006005215A (en) * | 2004-06-18 | 2006-01-05 | Stanley Electric Co Ltd | Semiconductor light emitting device and manufacturing method therefor |
-
2005
- 2005-12-15 JP JP2005362262A patent/JP4862386B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002164574A (en) * | 2000-11-24 | 2002-06-07 | Mitsubishi Cable Ind Ltd | Semiconductor light emitting element |
JP2004228554A (en) * | 2003-01-17 | 2004-08-12 | Epitech Technology Corp | Light emitting diode having distributed electrode |
JP2006005215A (en) * | 2004-06-18 | 2006-01-05 | Stanley Electric Co Ltd | Semiconductor light emitting device and manufacturing method therefor |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009253012A (en) * | 2008-04-07 | 2009-10-29 | Panasonic Corp | Semiconductor light emitting element, and semiconductor light emitting device using the same |
JP2011223039A (en) * | 2011-07-29 | 2011-11-04 | Toshiba Corp | Semiconductor light-emitting element |
JP2013161851A (en) * | 2012-02-02 | 2013-08-19 | Nichia Chem Ind Ltd | Semiconductor light-emitting element |
JPWO2016125344A1 (en) * | 2015-02-03 | 2017-11-09 | ソニー株式会社 | Light emitting diode |
CN107210338A (en) * | 2015-02-03 | 2017-09-26 | 索尼公司 | Light emitting diode |
WO2016125344A1 (en) * | 2015-02-03 | 2016-08-11 | ソニー株式会社 | Light emitting diode |
US10811562B2 (en) | 2015-02-03 | 2020-10-20 | Sony Corporation | Light emitting diode |
CN107210338B (en) * | 2015-02-03 | 2021-05-25 | 索尼公司 | Light emitting diode |
JP2016149392A (en) * | 2015-02-10 | 2016-08-18 | 旭化成エレクトロニクス株式会社 | Infrared light-emitting diode |
WO2018038105A1 (en) * | 2016-08-26 | 2018-03-01 | スタンレー電気株式会社 | Group iii nitride semiconductor light-emitting element |
JPWO2018038105A1 (en) * | 2016-08-26 | 2019-06-27 | スタンレー電気株式会社 | Group III nitride semiconductor light emitting device and wafer including the device configuration |
US10818823B2 (en) | 2016-08-26 | 2020-10-27 | Stanley Electric Co., Ltd. | Group III nitride semiconductor light-emitting element and wafer including such element configuration |
JP7060508B2 (en) | 2016-08-26 | 2022-04-26 | スタンレー電気株式会社 | Group III nitride semiconductor light emitting device and wafer including the device configuration |
CN110537262A (en) * | 2017-06-07 | 2019-12-03 | Lg 伊诺特有限公司 | Semiconductor devices |
CN110537262B (en) * | 2017-06-07 | 2023-08-29 | 苏州立琻半导体有限公司 | Semiconductor device with a semiconductor layer having a plurality of semiconductor layers |
Also Published As
Publication number | Publication date |
---|---|
JP4862386B2 (en) | 2012-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8155163B2 (en) | Photonic crystal laser and method of manufacturing photonic crystal laser | |
US10177281B2 (en) | Light-emitting diode | |
US9318656B2 (en) | Light-emitting diode and method of manufacturing the same | |
US20090140279A1 (en) | Substrate-free light emitting diode chip | |
JP5377725B1 (en) | Semiconductor light emitting device | |
KR20080087135A (en) | Nitride semiconductor light emitting element | |
JP5095785B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
JP2013125929A (en) | Group-iii nitride semiconductor light-emitting element | |
KR20150139194A (en) | Light emitting diode and method of fabricating the same | |
JP2013125929A5 (en) | ||
JP7224020B2 (en) | Semiconductor device, semiconductor device package, and lighting system including the same | |
KR100631967B1 (en) | Nitride semiconductor light emitting device for flip chip | |
US8288788B2 (en) | Optical semiconductor device having uneven semiconductor layer with non-uniform carrier density | |
JP2007103690A (en) | Semiconductor light emitting device and its fabrication process | |
WO2020196735A1 (en) | Infrared led device | |
JP4862386B2 (en) | Semiconductor light emitting diode | |
US7242025B2 (en) | Radiation emitting semiconductor component having a nitride compound semiconductor body and a contact metallization layer on its surface | |
JP2011071444A (en) | Light-emitting element | |
KR102256590B1 (en) | Light emitting diode | |
JP2007165726A (en) | Semiconductor light-emitting diode | |
JP2010027824A (en) | Light-emitting element | |
JP2009135192A (en) | Light emitting element | |
KR20100137524A (en) | A light emitting diode structure, a lamp device and a method of forming a light emitting diode structure | |
KR100601992B1 (en) | Reflective electrode and compound semiconductor light emitting device including the same | |
JP5865870B2 (en) | Semiconductor light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111011 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111024 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |