[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2007165446A - 半導体素子のオーミックコンタクト構造 - Google Patents

半導体素子のオーミックコンタクト構造 Download PDF

Info

Publication number
JP2007165446A
JP2007165446A JP2005357589A JP2005357589A JP2007165446A JP 2007165446 A JP2007165446 A JP 2007165446A JP 2005357589 A JP2005357589 A JP 2005357589A JP 2005357589 A JP2005357589 A JP 2005357589A JP 2007165446 A JP2007165446 A JP 2007165446A
Authority
JP
Japan
Prior art keywords
ohmic
electrode
semiconductor body
main
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005357589A
Other languages
English (en)
Inventor
Shinichi Hoshi
真一 星
Masanori Ito
正紀 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2005357589A priority Critical patent/JP2007165446A/ja
Priority to CNA2006101503681A priority patent/CN1983628A/zh
Priority to US11/636,430 priority patent/US7601993B2/en
Publication of JP2007165446A publication Critical patent/JP2007165446A/ja
Priority to US12/549,860 priority patent/US20090315122A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】GaN-HEMTのオーミックリセスコンタクト構造において、信頼性を向上させ、オーミックコンタクト抵抗Rcを低減する。
【解決手段】第１主面から半導体本体内へと第１主電極領域102内及び第２主電極領域106内を貫いて２次元電子ガス層よりも深い位置にまでそれぞれ個別に設けられている第１オーミック電極104及び第２オーミック電極108とを具え、第１オーミック電極の第１側面及びこの第１側面と対向する第２オーミック電極の第２側面は、これら第１及び第２オーミック電極の厚み方向に厚みに渡って延在する凹部によって形成された凹凸面である。
【選択図】図１

Description

この発明は、GaN系電界効果トランジスタ（FET）のオーミックコンタクト抵抗の低減に関し、特にオーミックリセス構造を有するGaN系高移動度FET（GaN-HEMT）のオーミックコンタクト構造に関する。
従来、この種の素子（FET又はHEMT）は、オーミックコンタクト抵抗を低減することが素子特性の向上のための重要な因子となっている。GaN-HEMTに代表されるような、強固な結晶構造をもつGaNを母体としたエネルギーバンドギャップの大きい半導体においては、オーミック金属材料と合金化を行うためには大きなエネルギーを必要とする。そのために合金化によるオーミックコンタクトがとれにくく、又バンドギャップが大きいためにオーミックコンタクト抵抗が大きくなっていた。
一方、オーミックコンタクト抵抗を低減するために、オーミックコンタクト領域をエッチングする方法（オーミックリセス）により、HEMTの電子走行層となる２次元電子ガス層とオーミック電極との距離を短縮する構造や、さらにオーミックリセスを２次元電子ガス層よりも深くエッチングして、オーミックリセス部のエッジ部の湾曲した部分にオーミック電極を形成することにより、さらにオーミックコンタクト抵抗が低減されるという報告もある（例えば非特許文献１）。
図８は、オーミックリセス構造を有するGaN-HEMT（非特許文献１）の典型的な断面図である。基板80としてSiC、サファイア又はSiを用い、有機金属化学気相成長(MOCVD)法によりバッファ層82、i-GaNチャネル層84、i-AlGaNショトキー層88及びGaNキャップ層90を連続的に形成する。この構造にすると２次元電子ガス層86がi-GaNチャネル層84の中に形成される。次に、Arイオンによる選択イオン注入によりアイソレーション領域92を形成する。
次に上述の構造体に対しオーミックリセスエッチングを２次元電子ガス層へのダメージの少ない誘導結合型反応性イオンエッチング（Inductively Coupled Plasuma-Reactive Ion Etching;ICP-RIE）によりBCl3ガスを使用し、レジストをマスクに２次元電子ガス層86よりも最大でも50 nm深くエッチングする。次にオーミック電極94,96としてTi及びAlをそれぞれ15 nm、100 nm連続蒸着し、リフトオフによりパターン形成を行う。その後オーミックコンタクト形成のための熱処理を600℃で２分間窒素中で行う。
最後にゲート電極98をNi及びAuの連続蒸着により、レジストパターンによるリフトオフにより形成し、熱処理を400℃で２分間窒素中で行う。これでGaN-HEMTの基本的な構造が形成される。
図９は、図８で示したGaN-HEMTの平面図である。周辺のアイソレーション領域92の中にオーミックリセス領域と一致したオーミック電極94,96及びゲート電極98が形成されている。オーミック電極幅をここではWと仮定しておく。
しかしながら、このオーミックコンタクト領域をエッチングするオーミックリセス構造のみでは、オーミックコンタクトとしては以下の理由により十分とはいえない。
すなわち、２次元電子ガス層よりも深くエッチングしたオーミックリセス構造においては、オーミック電極エッジ部で２次元電子ガス層とオーミック電極が接触しているため、エッジ部のラフネスやマスクアライメントずれ等によって、コンタクト抵抗にばらつきが生じ、このためコンタクト抵抗の信頼性に問題が生じる。
又、電極長（L）が電極のエッジ部で制限されているため、下記の伝送線路モデル（非特許文献２）の電極長（L）が十分長いときのコンタクト抵抗の飽和領域に達しないことが挙げられる。
非特許文献２の201ページによれば、伝送線路モデルにおいて電極長Lが十分長いときにオーミックコンタクトが低減されることが下記の式によって示されている。このとき、コンタクト抵抗Rc（ohm・cm）は、
Rc=((ρc・ρ□)0.5/W)・(1-e-L/Le)-1・・・(1)
Rc=(ρc・ρ□)0.5/W・・・(2) 電極長Lが十分長いとき（L>>3Le）
となる。
ここで、ρcは接触比抵抗（ohm・cm2）、ρ□はシート抵抗（ohm/sq）及びWはオーミックコンタクトのゲート側に接触しているオーミック電極の長さである。Leはオーミック電極へ流れ込む電流が全電流の1/eとなる距離であり、L=3Leのとき(1-e-L/Le)≒0.95であるので、オーミック電極長LとしてはLeの３倍程度必要とされている。
Leは非特許文献２の201ページ図6.19にもあるように２次元電子ガスのシート抵抗によって異なるが、400ohm/sq、電子移動度4000cm2/Vsのとき1.5μｍ程度必要となる。GaN-HEMTのようなAlGaN/GaNヘテロ接合の場合の電子移動度は1500cm2/Vs程度とさらに低いので、Leの値は1.5μｍ以上必要となる。
K.Kaifu et al.2005 The Electrochemical Society,State-of-the-Art Program on Compound Semiconductors and Nitride and Wide Bandgap Semiconductors for Sensors,Photonics,and Electronics VI Vol.1 No.2 pp.259-265 菅野卓雄監修、大森正道編"３ 超高速化合物半導体デバイス"培風館 6.2電極形成技術（p.196-202）
このように、オーミックリセス深さが２次元電子ガス層よりも深い領域におけるオーミックリセスコンタクト構造を有する従来のGaN-HEMTの半導体素子では、オーミックコンタクトの信頼性を高めることができなかった。
そこで、この出願に係る発明者が種々検討したところ、オーミックリセスコンタクトの形状を工夫して、ゲート側のオーミックコンタクトによる電極幅Wを長くすること、及びオーミックコンタクトによる電極長（L）を大きくすること、がコンタクト抵抗の低減に繋がるという結論に達した。
そこで、この発明の第１の目的は、オーミックリセスコンタクト構造において、電極幅Wを長くすることによりオーミックコンタクトの信頼性を向上させるGaN-HEMTのオーミックコンタクト構造を提供することにある。
この発明の第２の目的は、オーミックリセスコンタクト構造において電極長の実効長Lを従来の電極長Lよりもに長くすることによりオーミックコンタクト抵抗Rcを低減できるGaN-HEMTのオーミックコンタクト構造を提供することにある。
本願の第１の発明は、GaN-HEMTのオーミックコンタクト構造であって、下記の構成を有している。
すなわち、この第１の発明は、半導体本体と、第１及び第２主電極領域と、２次元電子ガス層と、第１及び第２オーミック電極とを具えている。
第１及び第２主電極領域は、半導体本体の第１主面から半導体本体内へと互いに離間して設けられている。
２次元電子ガス層は、半導体本体内に第１及び第２主電極領域のそれぞれを貫きかつこれら両主電極領域間に渡って形成されている。
第１及び第２オーミック電極は、第１主面から半導体本体内へと第１及び第２主電極領域内を貫いて、２次元電子ガス層よりも深い位置にまでそれぞれ個別に設けられている。
第１オーミック電極の第１側面及びこの第１側面と対向する第２オーミック電極の第２側面は、これら第１及び第２オーミック電極の厚み方向に渡って延在する凹部によって形成された凹凸面となっている。
本願の第２の発明は、GaN-HEMTのオーミックコンタクト構造であって、下記の構成を有している。
すなわち、この第２の発明は、半導体本体と、第１及び第２主電極領域と、２次元電子ガス層と、第１及び第２オーミック電極とを具えている。
第１及び第２主電極領域は、半導体本体の第１主面から半導体本体内へと互いに離間して設けられている。
２次元電子ガス層は、半導体本体内に第１及び第２主電極領域のそれぞれを貫きかつこれら両主電極領域間に渡って形成されている。
第１及び第２オーミック電極は、第１主面から半導体本体内へと第１及び第２主電極領域内を貫いて、２次元電子ガス層よりも深い位置にまでそれぞれ個別に設けられている。
第１及び第２オーミック電極の各々は、互いに離間しかつ半導体本体の厚み方向に延在する、複数の柱状体としてそれぞれ設けられている。
本願の第１の発明によれば、オーミックリセスエッチングの深さを２次元電子ガス層の深さよりも深くエッチングすることで接触比抵抗ρcが低減され、さらにオーミック電極の側面に、凹凸面を有するオーミック電極すなわちオーミックリセスコンタクトを設けているので、接触比抵抗ρcを低減したまま擬似的なオーミックリセスコンタクト端部の距離W’(ゲート側のオーミックリセスコンタクト端部)を拡張する。
この構造によれば、非特許文献２に示されている（１）式のWがW’に拡大して結果的にコンタクト抵抗Rcは低減されることになる。
従って、オーミックリセスコンタクト端部の長さがW’-Wの差分の拡張分だけ擬似的なオーミックリセスコンタクト端部の距離Wが増大され、オーミックリセス部がその上部に形成されるオーミック電極金属に包括されるため、GaN-HENT全体のオーミックコンタクト抵抗を低減できると共に、かつオーミックコンタクトの信頼性が向上する。
信頼性が向上するという意味は、オーミックコンタクト端部が拡張されオーミック電極に包括されるので、GaN-HEMTのオーミック電極金属のエッジラフネス等の影響やマスクアライメントずれの影響に左右されずにオーミックコンタクトが形成されるということである。
本願の第２の発明によれば、オーミックリセスエッチングの深さを２次元電子ガス層の深さよりも深くエッチングすることで接触比抵抗ρcが低減され、さらにオーミック電極内包部の下部の２次元電子ガス層を流れる電流を遮断しないように、細かい斑点状（例えば大きさ及び間隔が１μｍの斑点）にオーミックリセスコンタクトを設ける構造にする。
この構造により、非特許文献２に示される（２）式による伝送線路モデルが擬似的に適用できるため、すなわち斑点状の領域を電極長Lと見立てることによりL≒3Leの関係が成立し、コンタクト抵抗Rcは低減されることになる。
従って、コンタクト抵抗は擬似的に非特許文献２の伝送線路モデルで近似可能となり、電極長L≒3LeのときGaN-HEMT全体のオーミックコンタクト抵抗を従来技術の1/3程度に低減でき、かつオーミックリセス部をオーミック電極金属で包括できるのため、第１の発明同様にGaN-HEMTのオーミックコンタクトの信頼性が向上する。
以下、図を参照して、この発明の実施の形態につき説明する。なお、これらの図は、この発明が理解できる程度に構成要素の形状、大きさおよび配置関係を概略的に示してあるにすぎず、また、以下に説明する数値的およびその他の条件は単なる好適例であり、この発明はこの発明の実施の形態にのみ何等限定されるものではない。
なお、断面図において、図面の複雑化を防ぐために、断面図において断面を表すハッチング等を一部省略して示してある。
GaN-HEMTを一例に挙げて以下説明する例では、第１主電極領域をHEMTのソース電極、及び第２主電極領域をHEMTのドレイン電極とする。
（第１の実施形態）
図１は、この発明の半導体素子すなわちGaN-HEMTのオーミックコンタクト構造の第１の実施形態を説明するための平面図である。なお、GaN-HEMTの構成としては、アイソレーション領域を形成するまでの構成は、図８を用いて背景技術で既に説明した構成と同様であるので、簡単に説明しその詳細な説明を省略する。又、この発明においては、基板80、バッファ層82、i-GaNチャネル層84、i-AlGaNショトキー層88、及びキャップ層90の積層構造体を半導体本体100と称する。
この発明のオーミックコンタクト構造につき、図２(A)〜(C)を参照して説明する。図２(A)は、アイソレーション領域が形成された半導体本体の平面図であり、図２(B)は、図２(A)のI-I’線に沿って切断した断面図である。図２(C)は、第１及び第２主電極領域が区画された半導体本体の平面図である。
先ず、図２(A)及び図２(B)に示すように、アイソレーション領域92が形成された半導体本体100を用意する。
次に、図２(A)及び図２(B)に示す構造体に対して、第１及び第２主電極領域102及び106を区画することにより設定する（図２(C)に点線で示す）。
半導体本体100は、オーミック電極やゲート電極が形成される側の表面を第１主面200とし、かつ、第１主面と対向する側の裏面を第２主面300とする。この第１主面200は、その周囲が四角枠状のアイソレーション領域92で囲まれている。従って、この第１主面200は、矩形状の表面領域である。
この第１主面200から、半導体本体100の内部へと第１及び第２主電極領域が区画により設定されている。これら設定された第１及び第２主電極領域102及び106は、第１主面から半導体本体100内の２次元電子ガス層86が形成されている層内であってこの２次元電子ガス層86よりも深い領域にまで達している。図２(B)に示す例では、２次元電子ガス層86が形成されている層はi-GaNチャネル層84内である。従って、これらの第１及び第２主電極領域102及び106は直方体の領域である。
さらに、これらの第１及び第２主電極領域102及び106は、一例として四角枠状のアイソレーション領域92の対向する領域部分を、一部の領域としてそれぞれ含んで、互いに離間して設けられている。図示例（図２(C)）では、第１及び第２主電極領域102及び106の互いに対向する一辺を除いた残りの三辺をアイソレーション領域92に設定している。
次に、図３(A)〜(C)を参照して第１及び第２オーミックリセスの形成を説明する。図３(A)は、第１及び第２オーミックリセスが形成された半導体本体の平面図である。図３(B)は、図３(A)のC-C’線に沿って切断した断面図であり、図３(C)は、図３(A)のD-D’線に沿って切断した断面図である。
図３(A)〜図３(C)に示すとおり、設定した第１及び第２主電極領域102及び106に、第１及び第２オーミック電極をそれぞれ形成するための第１及び第２オーミックリセス110及び112をエッチング形成する。これらオーミックリセス110及び112の第１主面200に平行な面内で見た輪郭全体の形状を例えば鋸型又は櫛型とするのが好ましい。
この場合、これら２つのオーミックリセスの鋸型の鋸歯又は櫛型の櫛歯は、互いに直接向き合う側のリセス側面を形成している。又、これら鋸歯又は櫛歯のピッチ（間隔）は設計に応じて任意の値に設定すればよい。好ましくは、例えば、ゲート長を１μｍとする場合には、このピッチを１μｍとするのが良い。図３(A)に示した構成例では、第１オーミックリセス110を鋸型の輪郭形状とし、及び第２オーミックリセス112を櫛型の輪郭形状としている。
上述した、第１及び第２オーミックリセス110及び112をレジストパターンマスクを用いてエッチング形成する。エッチングの深さは、２次元電子ガス層86よりも深くエッチングする。この深さは、２次元電子ガス層86よりも好ましくは最大でも50nm程度深い深さとするのが良い。
エッチング条件としては、２次元電子ガス層へのダメージの少ない誘導結合型反応性イオンエッチング（ICP-RIE）により、次の条件で行うのが好適である。
(1)使用ガス：BCl3 20 sccm
(2)圧力：40 mTorr
(3)パワー：ICP側 50 W、RIE側 30W
(4)RF：13.56 MHz
(5)エッチング時間：10〜15分
次に、図４(A)及び(B)を参照して第１及び第２オーミック電極の形成を説明する。図４(A)は、図１のA-A’線に沿って切断した断面図であり、図４(B)は、図１のB-B’線に沿って切断した断面図である。
新たにフォトリソを行い、第１及び第２オーミックリセス110及び112に、第１及び第２オーミック電極104及び108を形成する（図４(A),(B)）。これら第１及び第２オーミック電極104及び108を、Ti及びAlをそれぞれ好ましくは例えば、15nm,100nm連続的に真空蒸着し、リフトオフによりパターン形成する。その後、好ましくは例えば、オーミックコンタクト形成のための熱処理を600℃で２分間窒素雰囲気中で行う。
このようにして、第１及び第２オーミックリセス110及び112のそれぞれを埋め込む蒸着部分と、これらリセスの開口端周辺のつば状の頭の蒸着部分とが形成される。すなわち、それぞれの電極は、埋め込み部分104及び108とつば状の頭の部分114及び116とで形成されている。
なお、リセス深さと蒸着金属の層厚との関係で、リセス内の蒸着金属層が凹む場合と、リセス内が埋め込まれて埋め込み部分と頭の部分との表面が平坦面となる場合がある。好ましくは、蒸着金属層の断切れの発生の恐れを回避するために、リセスの上側の蒸着金属層が平坦面となっているのが良い。
このようにして第１及び第２オーミックリセス110及び112の内壁面とオーミック接触した側面を有する第１及び第２オーミック電極104及び108が得られる。これら第１及び第２オーミック電極104及び108の周側面は、第１及び第２オーミックリセス110及び112が型として作用するため、これらリセス110及び112の輪郭形状が転写された形状となっている。
次に、ゲート電極98を半導体本体100の第１主面200上に形成する。その場合、このゲート電極98を図１の平面図に示すように、対向する第１及び第２オーミック電極104及び108の中間位置に設ける。このゲート電極98を、例えばNi及びAuの連続真空蒸着により、レジストパターンによるリフトオフにより形成し、熱処理を400℃で２分間窒素雰囲気中で行う。
このような構成により、形成された第１及び第２オーミックリセスコンタクトすなわち第１及び第２オーミック電極104及び108のゲート電極側の第１及び第２側面の第１主面200に平行な方向に測った長さは、それぞれ凹凸のない従来の平坦面の場合の長さWに比べて長くなっている。例えば第１オーミック電極の第１側面の長さをW1’とし、及び第２オーミック電極の第２側面の長さをW2’とすると、第１及び第２オーミックリセスコンタクトの互いに対向する側面の長さの差分W1’-W及びW2’-Wの拡張分だけそれぞれ擬似的なオーミックリセスコンタクト端部の距離を増大できることになる。
従って、この構造によれば、非特許文献２に示される（１）式のWがW1’及びW2’に拡大して結果的にコンタクト抵抗Rcは低減されることになる。
又、第１及び第２オーミック電極104及び108の第１及び第２オーミックリセス110及び112の埋込部分が、その第１主面200上に形成されているオーミック電極のオーミックリセス外の頭の部分114及び116に包括されるため、GaN-HEMT全体のオーミックコンタクト抵抗を低減できると共に、かつオーミックコンタクトの信頼性が向上する。
図１を参照して説明した実施形態では、２つの対向するオーミック電極の形状を、鋸歯形状及び櫛歯形状としているが、何らこの組合せに限定されない。例えば、その組合せを鋸歯形状の電極同士、あるいは櫛歯形状の電極同士とすることもでき、このように同一形状の電極の組合せの方が製造方法が簡単かつ容易となる。
（第２の実施形態）
図５は、この発明の半導体素子すなわちGaN-HEMTのオーミックコンタクト構造の第２の実施形態を説明するための平面図である。
アイソレーション領域92を形成し、第１及び第２主電極領域102及び106を区画し設定するところまでの説明は、第１の実施形態と同様なので省略する。
次に、図６(A)及び(B)を参照して、第２の実施形態の第１及び第２オーミックリセスの形成を説明する。図６(A)は平面図であり、図６(B)は図６(A)のF-F’線で切断した断面図である。
図６(A)及び(B)に示すとおり、設定した第１及び第２主電極領域102及び106に、第１及び第２オーミック電極をそれぞれ形成するための第１及び第２オーミックリセス124及び126をそれぞれ複数個エッチング形成する。これらオーミックリセス124及び126の、第１主面200に平行な面内で見た、輪郭の全体形状を例えば矩形又は円形とするのが好ましい。
この第２の実施形態では、一例としてオーミックリセス124及び126は、第１主面200での輪郭の平面形状が矩形の場合を示している。さらに、第１及び第２オーミックリセス124及び126を、それぞれ複数個、マトリックス状に配列して設けている。
この場合、これら複数個の矩形の大きさ及びピッチは、設計に応じて任意の値に設定すればよい。例えばゲート長１μｍとする場合には、この矩形の大きさ及びピッチを１μｍとするのが良い。
上述した、第１及び第２オーミックリセス124及び126をレジストパターンマスクを用いてエッチング形成する。エッチングの深さは、２次元電子ガス層86よりも深くエッチングする。この深さは、２次元電子ガス層86よりも好ましくは最大でも50nm程度深い深さとするのが良い。
エッチング条件は、第１の実施形態で示した条件と同様なので、ここでは説明を省略する。
次に、図７を参照して、第１及び第２オーミック電極の形成を説明する。図７は、図５のE-E’線で切断した断面図である。
新たにフォトリソを行い、第１及び第２オーミック電極120及び122を形成する（図７）。これら第１及び第２オーミック電極120及び122をTi及びAlをそれぞれ好ましくは例えば、15nm,100nm連続的に真空蒸着し、リフトオフによりパターン形成する。その後、好ましくは例えば、オーミックコンタクト形成のための熱処理を600℃で２分間窒素雰囲気中で行う。
すなわち、第１及び第２オーミック電極120及び122は、互いに離間しかつ半導体本体100の厚み方向に設けた複数の柱状体である。
このようにして、第１及び第２オーミックリセス124及び126のそれぞれを埋め込む蒸着部分と、これらリセスの開口端周辺のつば状の頭の蒸着部分とが形成される。すなわち、それぞれの電極は、埋め込み部分120及び122とつば状の頭の部分128及び130とで形成されている。
なお、リセス深さと蒸着金属の層厚との関係で、リセス内の蒸着金属層が凹む場合と、リセス内が埋め込まれて埋め込み部分と頭の部分との表面が平坦面となる場合がある。好ましくは、蒸着金属層の断切れの発生の恐れを回避するために、リセスの上側の蒸着金属層が平坦面となっているのが良い。
このようにして第１及び第２オーミックリセス124及び126の内壁面とオーミック接触した側面を有する第１及び第２オーミック電極120及び122が得られる。これら第１及び第２オーミック電極120及び122の周側面は、第１及び第２オーミックリセス124及び126が型として作用するため、これらリセス124及び126の輪郭形状が転写された形状となっている。
次に、ゲート電極98を半導体本体100の第１主面200上に形成する。その場合、このゲート電極98を図５の平面図に示すように、対向する第１及び第２オーミック電極120及び122の中間位置に設ける。このゲート電極98を、例えばNi及びAuの連続真空蒸着により、レジストパターンによるリフトオフにより形成し、熱処理を400℃で２分間窒素雰囲気中で行う。
このような構成により、第２の実施形態においては、非特許文献２に示される（２）式による伝送線路モデルが擬似的に適用できるため、すなわち、複数の矩形の領域を電極長Lと見立てることによりL≒3Leの関係が成立し、コンタクト抵抗Rcは低減されることになる。
従って、電極長L≒3LeのときGaN-HEMT全体のオーミックコンタクト抵抗を従来技術の1/3程度に低減でき、かつオーミックリセス部をオーミック電極金属で包括できるのため、第１の実施形態と同様にGaN-HEMTのオーミックコンタクトの信頼性が向上する。
第１の実施形態を説明するためのGaN-HEMTの平面図である。 第１の実施形態を説明するためのGaN-HEMTの製造工程（その１）である。 第１の実施形態を説明するためのGaN-HEMTの製造工程（その２）である。 第１の実施形態を説明するためのGaN-HEMTの製造工程（その３）である。 第２の実施例形態を説明するためのGaN-HEMTの平面図である。 第２の実施形態を説明するためのGaN-HEMTの製造工程（その１）である。 第２の実施形態を説明するためのGaN-HEMTの製造工程（その２）である。 背景技術を説明するためのGaN-HEMTの断面図である。 背景技術を説明するためのGaN-HEMTの平面図である。
符号の説明
８０：基板（SiC、サファイア、Si）
８２：バッファ層
８４：i-GaNチャネル層
８６：２次元電子ガス層
８８：i-AlGaNショトキー層
９０：GaNキャップ層
９２：アイソレーション層
９４，９６：オーミック電極
９８：ゲート電極
１００：半導体本体
１０２：第１主電極領域
１０４，１２０：第１オーミック電極
１０６：第２主電極領域
１０８，１２２：第２オーミック電極
１１０，１２４：第１オーミックリセス
１１２，１２６：第２オーミックリセス
１１４，１２８：第１オーミック電極のオーミックリセス外の頭部分
１１６，１３０：第２オーミック電極のオーミックリセス外の頭部分
２００：第１主面
３００：第２主面

Claims (2)

  1. GaN-HEMTのオーミックコンタクト構造において、
    半導体本体と、
    該半導体本体の第１主面から該半導体本体内へと互いに離間して設けられている第１主電極領域及び第２主電極領域と、
    前記半導体本体内に該第１主電極領域及び該第２主電極領域のそれぞれを貫きかつこれら両主電極領域間に渡って形成されている２次元電子ガス層と、
    前記第１主面から前記半導体本体内へと前記第１主電極領域内及び前記第２主電極領域内を貫いて前記２次元電子ガス層よりも深い位置にまでそれぞれ個別に設けられている第１オーミック電極及び第２オーミック電極とを具え、
    前記第１オーミック電極の第１側面及び該第１側面と対向する前記第２オーミック電極の第２側面は、これら第１及び第２オーミック電極の厚み方向に該厚みに渡って延在する凹部によって形成された凹凸面である
    ことを特徴とする半導体素子のオーミックコンタクト構造。
  2. GaN-HEMTのオーミックコンタクト構造において、
    半導体本体と、
    該半導体本体の第１主面から該半導体本体内へと互いに離間して設けられている第１主電極領域及び第２主電極領域と、
    前記半導体本体内に該第１主電極領域及び該第２主電極領域のそれぞれを貫きかつこれら両主電極領域間に渡って形成されている２次元電子ガス層と、
    前記第１主面から前記半導体本体内へと前記第１主電極領域内及び前記第２主電極領域内を貫いて前記２次元電子ガス層よりも深い位置にまでそれぞれ個別に設けられている第１オーミック電極及び第２オーミック電極とを具え、
    前記第１オーミック電極及び前記第２オーミック電極の各々は、互いに離間しかつ前記半導体本体の厚み方向に延在する、複数の柱状体としてそれぞれ設けられている
    ことを特徴とする半導体素子のオーミックコンタクト構造。
JP2005357589A 2005-12-12 2005-12-12 半導体素子のオーミックコンタクト構造 Pending JP2007165446A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005357589A JP2007165446A (ja) 2005-12-12 2005-12-12 半導体素子のオーミックコンタクト構造
CNA2006101503681A CN1983628A (zh) 2005-12-12 2006-10-30 半导体元件的欧姆接触构造
US11/636,430 US7601993B2 (en) 2005-12-12 2006-12-11 Semiconductor device having ohmic recessed electrode
US12/549,860 US20090315122A1 (en) 2005-12-12 2009-08-28 Semiconductor device having ohmic recessed electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005357589A JP2007165446A (ja) 2005-12-12 2005-12-12 半導体素子のオーミックコンタクト構造

Publications (1)

Publication Number Publication Date
JP2007165446A true JP2007165446A (ja) 2007-06-28

Family

ID=38138443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005357589A Pending JP2007165446A (ja) 2005-12-12 2005-12-12 半導体素子のオーミックコンタクト構造

Country Status (3)

Country Link
US (2) US7601993B2 (ja)
JP (1) JP2007165446A (ja)
CN (1) CN1983628A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008072083A (ja) * 2006-08-14 2008-03-27 National Institute Of Advanced Industrial & Technology 窒化物半導体デバイス及びその作製方法
JP2009239144A (ja) * 2008-03-28 2009-10-15 Furukawa Electric Co Ltd:The 窒化ガリウム系化合物半導体からなる半導体素子及びその製造方法
WO2011074166A1 (ja) * 2009-12-18 2011-06-23 パナソニック株式会社 窒化物半導体素子および窒化物半導体素子の製造方法
JP2011210751A (ja) * 2010-03-26 2011-10-20 Nec Corp Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体素子の製造方法、および電子装置
US8164118B2 (en) 2008-12-26 2012-04-24 Sanken Electric Co., Ltd. Semiconductor device and its manufacturing method
JP2012231128A (ja) * 2011-04-25 2012-11-22 Samsung Electro-Mechanics Co Ltd 窒化物半導体素子及びその製造方法
KR101204622B1 (ko) * 2010-12-09 2012-11-23 삼성전기주식회사 질화물계 반도체 소자 및 그 제조 방법
JP2013201371A (ja) * 2012-03-26 2013-10-03 Toshiba Corp 窒化物半導体装置
WO2014003047A1 (ja) * 2012-06-29 2014-01-03 シャープ株式会社 窒化物半導体装置の電極構造およびその製造方法並びに窒化物半導体電界効果トランジスタ
CN103928311A (zh) * 2014-05-08 2014-07-16 西安电子科技大学 Hemt器件的欧姆接触电极制作方法
WO2016170839A1 (ja) * 2015-04-21 2016-10-27 シャープ株式会社 窒化物半導体装置
US9508809B2 (en) 2014-09-09 2016-11-29 Kabushiki Kaisha Toshiba III-N device with extended source and drain
US9972710B2 (en) 2015-12-17 2018-05-15 Nichia Corporation Field effect transistor
JP2019192698A (ja) * 2018-04-19 2019-10-31 富士通株式会社 半導体装置、半導体装置の製造方法及び増幅器
WO2020004198A1 (ja) * 2018-06-28 2020-01-02 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び高周波モジュール
JP2021129032A (ja) * 2020-02-14 2021-09-02 株式会社東芝 半導体装置

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008112185A1 (en) * 2007-03-09 2008-09-18 The Regents Of The University Of California Method to fabricate iii-n field effect transistors using ion implantation with reduced dopant activation and damage recovery temperature
FR2914500B1 (fr) * 2007-03-30 2009-11-20 Picogiga Internat Dispositif electronique a contact ohmique ameliore
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
US20090072269A1 (en) * 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
US8519438B2 (en) * 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
US7999287B2 (en) * 2009-10-26 2011-08-16 Infineon Technologies Austria Ag Lateral HEMT and method for the production of a lateral HEMT
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
WO2012068066A2 (en) 2010-11-15 2012-05-24 Sensor Electronic Technology, Inc. Ohmic contact to semiconductor
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US8946780B2 (en) * 2011-03-01 2015-02-03 National Semiconductor Corporation Ohmic contact schemes for group III-V devices having a two-dimensional electron gas layer
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
JP2013197315A (ja) * 2012-03-19 2013-09-30 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
WO2013155108A1 (en) 2012-04-09 2013-10-17 Transphorm Inc. N-polar iii-nitride transistors
US9660043B2 (en) 2012-06-04 2017-05-23 Sensor Electronic Technology, Inc. Ohmic contact to semiconductor layer
WO2013184654A1 (en) 2012-06-04 2013-12-12 Sensor Electronic Technology, Inc. Ohmic contact to semiconductor layer
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
WO2014011964A1 (en) 2012-07-12 2014-01-16 Sensor Electronic Technology, Inc. Metallic contact for optoelectronic semiconductor device
US9793439B2 (en) 2012-07-12 2017-10-17 Sensor Electronic Technology, Inc. Metallic contact for optoelectronic semiconductor device
US8981381B2 (en) * 2012-11-16 2015-03-17 Vishay General Semiconductor Llc GaN-based Schottky diode having dual metal, partially recessed electrode
US9018698B2 (en) 2012-11-16 2015-04-28 Vishay General Semiconductor Llc Trench-based device with improved trench protection
US8981528B2 (en) * 2012-11-16 2015-03-17 Vishay General Semiconductor Llc GaN-based Schottky diode having partially recessed anode
US9425276B2 (en) * 2013-01-21 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. High electron mobility transistors
JP6522521B2 (ja) 2013-02-15 2019-05-29 トランスフォーム インコーポレーテッド 半導体デバイスの電極及びその製造方法
KR102055839B1 (ko) * 2013-03-08 2019-12-13 삼성전자주식회사 질화계 반도체 소자
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9842923B2 (en) * 2013-03-15 2017-12-12 Semiconductor Components Industries, Llc Ohmic contact structure for semiconductor device and method
US9269789B2 (en) * 2013-03-15 2016-02-23 Semiconductor Components Industries, Llc Method of forming a high electron mobility semiconductor device and structure therefor
US9245993B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
CN103311284B (zh) 2013-06-06 2015-11-25 苏州晶湛半导体有限公司 半导体器件及其制作方法
DE102013211360A1 (de) * 2013-06-18 2014-12-18 Robert Bosch Gmbh Halbleiter-Leistungsschalter und Verfahren zur Herstellung eines Halbleiter-Leistungsschalters
US9443938B2 (en) 2013-07-19 2016-09-13 Transphorm Inc. III-nitride transistor including a p-type depleting layer
TWI555209B (zh) * 2013-07-29 2016-10-21 高效電源轉換公司 具有降低的輸出電容之氮化鎵裝置及其製法
JP2015177067A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置
CN103972069A (zh) * 2014-05-08 2014-08-06 西安电子科技大学 AlGaN-GaN异质结欧姆接触制作方法
EP2953167A1 (en) * 2014-06-05 2015-12-09 Nxp B.V. Semiconductor heterojunction device
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
WO2017123999A1 (en) 2016-01-15 2017-07-20 Transphorm Inc. Enhancement mode iii-nitride devices having an al(1-x)sixo gate insulator
CN107230618A (zh) * 2016-03-25 2017-10-03 北京大学 氮化镓晶体管器件的制备方法
CN107230717A (zh) * 2016-03-25 2017-10-03 北京大学 氮化镓晶体管的制造方法
TWI813243B (zh) 2016-05-31 2023-08-21 美商創世舫科技有限公司 包含漸變空乏層的三族氮化物裝置
US10741682B2 (en) 2016-11-17 2020-08-11 Semiconductor Components Industries, Llc High-electron-mobility transistor (HEMT) semiconductor devices with reduced dynamic resistance
TWI664726B (zh) * 2017-05-31 2019-07-01 財團法人工業技術研究院 歐姆接觸結構及具有此歐姆接觸結構之半導體元件
JP6986376B2 (ja) * 2017-06-27 2021-12-22 ＮＤＫ ＳＡＷ ｄｅｖｉｃｅｓ株式会社 弾性表面波素子およびその製造方法
CN108197359B (zh) * 2017-12-22 2021-06-22 大连理工大学 一种欧姆接触电极有效宽度的计算和判定方法
US11521964B2 (en) * 2018-06-29 2022-12-06 Intel Corporation Schottky diode structures and integration with III-V transistors
US12034053B2 (en) * 2019-05-30 2024-07-09 National Research Council Of Canada Ohmic contacts with direct access pathways to two-dimensional electron sheets
CN114078965B (zh) * 2020-08-11 2023-08-08 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
CN113809169A (zh) * 2021-08-25 2021-12-17 西安电子科技大学 基于栅源漏一体化沉积的氮化镓器件及其制作方法
CN117747420A (zh) * 2022-09-14 2024-03-22 华润微电子（重庆）有限公司 一种hemt接触孔结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218099A (ja) * 1992-02-07 1993-08-27 Mitsubishi Electric Corp ヘテロ接合電界効果トランジスタ
JPH0964341A (ja) * 1995-08-28 1997-03-07 Denso Corp 高電子移動度トランジスタ
JP2005217361A (ja) * 2004-02-02 2005-08-11 Furukawa Electric Co Ltd:The 高電子移動度トランジスタ
JP2006253559A (ja) * 2005-03-14 2006-09-21 Nichia Chem Ind Ltd 電界効果トランジスタ及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02202029A (ja) * 1989-01-31 1990-08-10 Sony Corp 化合物半導体装置
US5436468A (en) * 1992-03-17 1995-07-25 Fujitsu Limited Ordered mixed crystal semiconductor superlattice device
CA2091926A1 (en) * 1992-03-23 1993-09-24 Shigeru Nakajima Semiconductor device
US5561305A (en) * 1994-02-16 1996-10-01 The United States Of America As Represented By The Secretary Of The Army Method and apparatus for performing internal device structure analysis of a dual channel transistor by multiple-frequency Schubnikov-de Haas analysis
US5818078A (en) * 1994-08-29 1998-10-06 Fujitsu Limited Semiconductor device having a regrowth crystal region
US6462361B1 (en) * 1995-12-27 2002-10-08 Showa Denko K.K. GaInP epitaxial stacking structure and fabrication method thereof, and a FET transistor using this structure
JP3177951B2 (ja) * 1997-09-29 2001-06-18 日本電気株式会社 電界効果トランジスタおよびその製造方法
JP2001284367A (ja) * 2000-03-29 2001-10-12 Nec Kansai Ltd 高周波用電界効果トランジスタ
TWI257179B (en) * 2000-07-17 2006-06-21 Fujitsu Quantum Devices Ltd High-speed compound semiconductor device operable at large output power with minimum leakage current
JP3866149B2 (ja) * 2002-05-08 2007-01-10 富士通株式会社 半導体装置の製造方法
JP2004260364A (ja) * 2003-02-25 2004-09-16 Renesas Technology Corp 半導体装置及び高出力電力増幅装置並びにパソコンカード
JP2005159157A (ja) * 2003-11-27 2005-06-16 Renesas Technology Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218099A (ja) * 1992-02-07 1993-08-27 Mitsubishi Electric Corp ヘテロ接合電界効果トランジスタ
JPH0964341A (ja) * 1995-08-28 1997-03-07 Denso Corp 高電子移動度トランジスタ
JP2005217361A (ja) * 2004-02-02 2005-08-11 Furukawa Electric Co Ltd:The 高電子移動度トランジスタ
JP2006253559A (ja) * 2005-03-14 2006-09-21 Nichia Chem Ind Ltd 電界効果トランジスタ及びその製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008072083A (ja) * 2006-08-14 2008-03-27 National Institute Of Advanced Industrial & Technology 窒化物半導体デバイス及びその作製方法
JP2009239144A (ja) * 2008-03-28 2009-10-15 Furukawa Electric Co Ltd:The 窒化ガリウム系化合物半導体からなる半導体素子及びその製造方法
US8164118B2 (en) 2008-12-26 2012-04-24 Sanken Electric Co., Ltd. Semiconductor device and its manufacturing method
US8592871B2 (en) 2009-12-18 2013-11-26 Panasonic Corporation Nitride semiconductor device and method of manufacturing nitride semiconductor device
WO2011074166A1 (ja) * 2009-12-18 2011-06-23 パナソニック株式会社 窒化物半導体素子および窒化物半導体素子の製造方法
JP2011129769A (ja) * 2009-12-18 2011-06-30 Panasonic Corp 窒化物半導体素子および窒化物半導体素子の製造方法
JP2011210751A (ja) * 2010-03-26 2011-10-20 Nec Corp Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体素子の製造方法、および電子装置
KR101204622B1 (ko) * 2010-12-09 2012-11-23 삼성전기주식회사 질화물계 반도체 소자 및 그 제조 방법
JP2012231128A (ja) * 2011-04-25 2012-11-22 Samsung Electro-Mechanics Co Ltd 窒化物半導体素子及びその製造方法
JP2013201371A (ja) * 2012-03-26 2013-10-03 Toshiba Corp 窒化物半導体装置
WO2014003047A1 (ja) * 2012-06-29 2014-01-03 シャープ株式会社 窒化物半導体装置の電極構造およびその製造方法並びに窒化物半導体電界効果トランジスタ
CN103928311A (zh) * 2014-05-08 2014-07-16 西安电子科技大学 Hemt器件的欧姆接触电极制作方法
US9508809B2 (en) 2014-09-09 2016-11-29 Kabushiki Kaisha Toshiba III-N device with extended source and drain
WO2016170839A1 (ja) * 2015-04-21 2016-10-27 シャープ株式会社 窒化物半導体装置
US9972710B2 (en) 2015-12-17 2018-05-15 Nichia Corporation Field effect transistor
JP2019192698A (ja) * 2018-04-19 2019-10-31 富士通株式会社 半導体装置、半導体装置の製造方法及び増幅器
WO2020004198A1 (ja) * 2018-06-28 2020-01-02 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び高周波モジュール
JP2021129032A (ja) * 2020-02-14 2021-09-02 株式会社東芝 半導体装置
JP7247129B2 (ja) 2020-02-14 2023-03-28 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US7601993B2 (en) 2009-10-13
US20090315122A1 (en) 2009-12-24
US20070132037A1 (en) 2007-06-14
CN1983628A (zh) 2007-06-20

Similar Documents

Publication Publication Date Title
JP2007165446A (ja) 半導体素子のオーミックコンタクト構造
JP6024579B2 (ja) Ｈｅｍｔを備えた半導体装置
JP5625336B2 (ja) 半導体装置
JP5487613B2 (ja) 化合物半導体装置及びその製造方法
JP4333652B2 (ja) オーミック電極、オーミック電極の製造方法、電界効果型トランジスタ、電界効果型トランジスタの製造方法、および、半導体装置
TWI528549B (zh) 氮化物半導體裝置及其製造方法
US9508809B2 (en) III-N device with extended source and drain
JP6290287B2 (ja) 半導体デバイスおよびその製造方法
JP5386829B2 (ja) 半導体装置
WO2007108055A1 (ja) 化合物半導体装置及びその製造方法
JP2008124262A (ja) 選択再成長を用いたＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造方法
JP2008141040A (ja) 電界効果トランジスタおよびその製造方法
US8253169B2 (en) Semiconductor device and manufacturing method for semiconductor device
JP2008084942A (ja) Ｍｉｓ型ｆｅｔのゲート絶縁層
US9070708B2 (en) Semiconductor device and manufacturing method thereof
JP2010067692A (ja) 半導体装置及び半導体装置の製造方法
TW201427000A (zh) 增強型氮化鎵電晶體元件
JP2009246227A (ja) 半導体装置
JP2010098251A (ja) 半導体装置及びその製造方法
JP5744346B2 (ja) 窒化物半導体を用いたトランジスタおよびその製造方法
JP5564790B2 (ja) 半導体装置及びその製造方法
JP2014060427A (ja) 半導体装置及びその製造方法
JP2011119607A (ja) 窒化物系化合物半導体装置、及びその製造方法
JP5386810B2 (ja) Ｍｉｓ型ｆｅｔ及びその製造方法
JP2010097974A (ja) 化合物半導体電界効果トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071025

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110725

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110823