JP2007148965A - フラッシュディスク装置のエラーブロック管理方法及び装置 - Google Patents
フラッシュディスク装置のエラーブロック管理方法及び装置 Download PDFInfo
- Publication number
- JP2007148965A JP2007148965A JP2005345177A JP2005345177A JP2007148965A JP 2007148965 A JP2007148965 A JP 2007148965A JP 2005345177 A JP2005345177 A JP 2005345177A JP 2005345177 A JP2005345177 A JP 2005345177A JP 2007148965 A JP2007148965 A JP 2007148965A
- Authority
- JP
- Japan
- Prior art keywords
- error
- controller
- flash memory
- management table
- logical sector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- Memory System (AREA)
Abstract
【課題】エラー管理テーブルを設け、該エラー管理テーブルにエラーが発生した論理セクタの情報を記録するようにして、エラーが発生した論理セクタを事前に把握することができ、不必要なアクセスを減少することができ、処理を高速化することができるようにする。
【解決手段】フラッシュメモリと該フラッシュメモリのコントローラとから成るフラッシュディスク装置のエラーブロック管理方法であって、エラーが発生した論理セクタ23の情報を前記コントローラに設けられたエラー管理テーブル17に記録するステップと、前記フラッシュメモリへアクセスする際に前記エラー管理テーブル17を参照するステップとを有する。
【選択図】図1
【解決手段】フラッシュメモリと該フラッシュメモリのコントローラとから成るフラッシュディスク装置のエラーブロック管理方法であって、エラーが発生した論理セクタ23の情報を前記コントローラに設けられたエラー管理テーブル17に記録するステップと、前記フラッシュメモリへアクセスする際に前記エラー管理テーブル17を参照するステップとを有する。
【選択図】図1
Description
本発明は、フラッシュディスク装置のエラーブロック管理方法及び装置に関するものである。
従来、記憶装置の1つとして、不揮発性メモリであるEEPROM(Electrically−Erasable and Programmable Read Only Memory)の一種であるフラッシュメモリが広い産業分野で使用されている。そして、近年では、フラッシュメモリの大容量化、低コスト化に伴い、小容量のHDD(Hard Disk Drive)を使用していた産業分野において、フラッシュメモリとコントローラとを一体化させたフラッシュディスク装置がHDDに代えて使用されるようになっている。フラッシュディスク装置は、小型で、低消費電力で、耐振動性に優れ、信頼性が高く、システムメンテナンスの負担も小さいというメリットから、HDDからの置き換えが進んでいる。また、フラッシュディスク装置は、HDDのようにヘッドのシークタイムがないのでコマンド入力からデータ読み出しまでの時間が非常に短いため、ルータ等の通信分野でもシステムキャッシュ等の用途に使用され始めている。
ところで、フラッシュディスク装置に一般的に使用されているフラッシュメモリは、AND型又はNAND型のメモリであるが、フラッシュメモリに記憶されたデータは、ある一定の確率でビットエラーが発生する。また、フラッシュメモリに記憶されたデータを消去する場合、ブロックと呼ばれる単位(一般的には16〔KB〕)で消去を行うが、各ブロック毎に消去回数が10万回〜100万回という制約がある。そこで、フラッシュメモリに記憶されたデータを管理するために管理テーブルを使用する管理方法が提案されている(例えば、特許文献1参照。)。
特開平5−73434号公報
しかしながら、前記従来の管理方法においては、エラーが発生した論理セクタの情報を管理していないので、エラーが発生した論理セクタの前後の正常な論理セクタをリードする場合にもエラーになってしまう。
図2は従来のフラッシュディスク装置の論理構成を示す図である。
図に示されるように、従来のフラッシュディスク装置はブロック管理テーブルを有し、該ブロック管理テーブルがデータの書換回数や現在の状態を保存している。そして、論理セクタにエラーが発生した場合は、該当するブロックにエラーが発生したという情報は分かるようになっている。そのため、フラッシュメモリへのアクセス時にエラーが発生した場合、該エラーが発生したブロックが記録されるので、それ以降にフラッシュメモリへアクセスした際に、前記エラーが発生したブロックが使用されることはない。
しかし、論理セクタの情報がないので、どの論理セクタにエラーがあったのかが不明である。そのため、エラーが発生した論理セクタの前後の正常な論理セクタをリードする場合にもエラーになってしまう。
本発明は、前記従来の問題点を解決して、エラー管理テーブルを設け、該エラー管理テーブルにエラーが発生した論理セクタの情報を記録するようにして、エラーが発生した論理セクタを事前に把握することができ、不必要なアクセスを減少することができ、処理を高速化することができるフラッシュディスク装置のエラーブロック管理方法及び装置を提供することを目的とする。
そのために、本発明のフラッシュディスク装置のエラーブロック管理方法においては、フラッシュメモリと該フラッシュメモリのコントローラとから成るフラッシュディスク装置のエラーブロック管理方法であって、エラーが発生した論理セクタの情報を前記コントローラに設けられたエラー管理テーブルに記録するステップと、前記フラッシュメモリへアクセスする際に前記エラー管理テーブルを参照するステップとを有する。
本発明の他のフラッシュディスク装置のエラーブロック管理方法においては、さらに、前記エラーが発生した論理セクタの情報は、ブロック単位で前記エラー管理テーブルに記録される。
本発明の更に他のフラッシュディスク装置のエラーブロック管理方法においては、さらに、前記エラーが発生した論理セクタの情報は、ページ単位で前記エラー管理テーブルに記録される。
本発明の更に他のフラッシュディスク装置のエラーブロック管理方法においては、さらに、前記エラーが発生した論理セクタの情報は、前記エラー管理テーブルに代えて、前記フラッシュメモリ内の管理データ領域に記録される。
本発明のフラッシュディスク装置のエラーブロック管理装置においては、フラッシュメモリと該フラッシュメモリのコントローラとから成るフラッシュディスク装置のエラーブロック管理装置であって、前記コントローラは、エラー管理テーブルを備え、エラーが発生した論理セクタの情報を前記エラー管理テーブルに記録し、前記フラッシュメモリへアクセスする際に前記エラー管理テーブルを参照する。
本発明の他のフラッシュディスク装置のエラーブロック管理装置においては、さらに、前記コントローラは、前記エラーが発生した論理セクタの情報をブロック単位で前記エラー管理テーブルに記録する。
本発明の更に他のフラッシュディスク装置のエラーブロック管理装置においては、さらに、前記コントローラは、前記エラーが発生した論理セクタの情報をページ単位で前記エラー管理テーブルに記録する。
本発明の更に他のフラッシュディスク装置のエラーブロック管理装置においては、さらに、前記コントローラは、前記エラーが発生した論理セクタの情報を、前記エラー管理テーブルに代えて、前記フラッシュメモリ内の管理データ領域に記録する。
本発明によれば、フラッシュディスク装置のエラーブロック管理方法は、エラー管理テーブルを設け、該エラー管理テーブルにエラーが発生した論理セクタの情報を記録するようになっている。そのため、エラーが発生した論理セクタを事前に把握することができ、不必要なアクセスを減少することができ、処理を高速化することができる。
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。
図1は本発明の第1の実施の形態におけるフラッシュディスク装置の論理構成を示す図、図3は本発明の第1の実施の形態におけるエラー管理テーブルの内容を示す図である。
図1において、11は、本実施の形態におけるフラッシュディスク装置が有するフラッシュメモリの物理的メモリ空間であり、12は、前記フラッシュディスク装置が有するコントローラが備えるアドレス変換テーブルであり、論理アドレス空間13に含まれる論理アドレスを物理的メモリ空間11に含まれる物理的アドレスに変換するために使用されるテーブルである。なお、前記コントローラは、フラッシュディスク装置のエラーブロック管理装置としても機能する。
ここで、前記フラッシュディスク装置は、電気的な消去が可能な不揮発性メモリであるEEPROMの一種であるフラッシュメモリと、該フラッシュメモリをコントロールするためのコントローラとを一体化させた装置である。そして、前記フラッシュディスク装置は、HDDに代わる記憶手段として使用することができ、例えば、パーソナルコンピュータ、携帯電話機、PDA(Personal Digital Assistant)、デジタルカメラ、ビデオカメラ、音楽プレーヤ、ゲーム機、車両用ナビゲーション装置等の電子機器に装着されて使用されるものであるが、いかなる機器において使用されるものであってもよい。
また、前記物理的メモリ空間11は、複数のブロック21に区分されている。さらに、各ブロック21は、前記フラッシュメモリ内のアドレス空間を所定の大きさに分割した複数の物理ページ22を含んでいる。一方、論理アドレス空間13は、複数の論理セクタ23に区分されている。
そして、前記コントローラは、アドレス変換テーブル12の他に、空きページリスト15、ブロック管理テーブル16及びエラー管理テーブル17を備える。ここで、前記アドレス変換テーブル12は、各論理セクタ23と物理ページ22との対応関係を含んでいる。そのため、前記コントローラは、フラッシュメモリへのデータの書き込み、すなわち、ライトを行う際、及び、フラッシュメモリからのデータの読み込み、すなわち、リードを行う際には、前記アドレス変換テーブル12を参照することによって、各論理セクタ23と物理ページ22との対応付けを行うことができる。
また、前記空きページリスト15は、前記フラッシュメモリに含まれる物理ページ22の中でデータを記憶していない、すなわち、空いている物理ページ22のリストを含んでいる。そのため、前記コントローラは、ライトを行う際に前記空きページリスト15を参照することによって、空いている物理ページ22を見出すことができる。
さらに、前記ブロック管理テーブル16は、前記フラッシュメモリの各ブロック21のデータの書換回数及び現在の状態を保存している。フラッシュディスク装置に一般的に使用されているフラッシュメモリは、データの書換回数の上限値である許容書換回数が100万回程度であり、比較的寿命が短い。そのため、特定のブロック21における書換頻度が他のブロック21における書換頻度と比較して高く、前記特定のブロック21における書換回数が許容書換回数を超えると、他のブロック21における書換回数が許容書換回数に達していなくても、メモリとしての寿命が尽きてしまう。そこで、前記コントローラは、ブロック管理テーブル16を参照することによって、データの書き換えが特定のブロック21に集中しないようにして、フラッシュメモリの寿命をできる限り長くすることができる。
さらに、前記エラー管理テーブル17は、エラーが発生した論理セクタ23の情報を記録するテーブルであり、図3に示されるように、エラーが発生した論理セクタ23のアドレスを示す論理セクタアドレスを含んでいる。そのため、前記コントローラは、エラー管理テーブル17を参照することによって、エラーが発生した論理セクタを事前に把握することができ、不必要なアクセスを減少することができる。
次に、前記構成のコントローラの動作について説明する。まず、フラッシュメモリへライトを行う際の動作について説明する。
図4は本発明の第1の実施の形態におけるコントローラの動作の概略を示す図、図5は本発明の第1の実施の形態におけるコントローラのライトの際の動作を示すフローチャートである。
まず、コントローラは、エラー管理テーブル17を参照して、当該アドレスのエラー情報があるか否かを判断する。そして、エラー情報がある場合、コントローラは、エラーが発生した論理セクタ23の情報をアドレス変換テーブル12から抹消する、すなわち、エラーセクタの情報をクリアする。続いて、新しいブロック21へライトを行って処理を終了する。また、エラー情報がない場合、コントローラは、そのまま、新しいブロック21へライトを行って処理を終了する。
次に、フローチャートについて説明する。
ステップS1 エラー情報があるか否かを判断する。エラー情報がある場合はステップS2に進み、エラー情報がない場合はステップS3に進む。
ステップS2 エラーセクタの情報をクリアする。
ステップS3 新しいブロック21へライトを行って処理を終了する。
ステップS1 エラー情報があるか否かを判断する。エラー情報がある場合はステップS2に進み、エラー情報がない場合はステップS3に進む。
ステップS2 エラーセクタの情報をクリアする。
ステップS3 新しいブロック21へライトを行って処理を終了する。
次に、フラッシュメモリのリードを行う際の動作について説明する。
図6は本発明の第1の実施の形態におけるコントローラのリードの際の動作を示すフローチャートである。
まず、コントローラは、エラー管理テーブル17を参照して、エラーが発生したブロック21のリードであるか否か、すなわち、エラーブロックのリードであるか否かを判断する。ここで、エラーブロックのリードである場合、コントローラは、エラーである旨をフラッシュディスク装置が装着されている電子機器等の上位装置に返信する、すなわち、エラーを返却する。そして、処理を終了する。
また、エラーブロックのリードでない場合、コントローラは、フラッシュメモリからデータを読み込む、すなわち、データをリードする。続いて、コントローラは、正常終了であるか否かを判断する。ここで、正常終了である場合、コントローラは、正常である旨を上位装置に返信する、すなわち、正常を返却する。そして、処理を終了する。
また、正常終了でない場合、コントローラは、エラー管理テーブル17を参照して、該エラー管理テーブル17内に該当する論理セクタ23のアドレスを示す論理セクタアドレスがあるか否か、すなわち、テーブルに既にあるか否かを判断する。そして、テーブルに既にある場合、コントローラはエラーを返却して処理を終了する。また、テーブルにまだない場合、コントローラは、該当する論理セクタ23のアドレスを示す論理セクタアドレスをエラー管理テーブル17に追加する。そして、エラーを返却して処理を終了する。
次に、フローチャートについて説明する。
ステップS11 エラーブロックのリードであるか否かを判断する。エラーブロックのリードである場合はステップS12に進み、エラーブロックのリードでない場合はステップS13に進む。
ステップS12 エラーを返却して処理を終了する。
ステップS13 データをリードする。
ステップS14 正常終了であるか否かを判断する。正常終了である場合はステップS15に進み、正常終了でない場合はステップS16に進む。
ステップS15 正常を返却して処理を終了する。
ステップS16 テーブルに既にあるか否かを判断する。テーブルに既にある場合はステップS18に進み、テーブルにまだない場合はステップS17に進む。
ステップS17 論理セクタアドレスをエラー管理テーブル17に追加する。
ステップS18 エラーを返却して処理を終了する。
ステップS11 エラーブロックのリードであるか否かを判断する。エラーブロックのリードである場合はステップS12に進み、エラーブロックのリードでない場合はステップS13に進む。
ステップS12 エラーを返却して処理を終了する。
ステップS13 データをリードする。
ステップS14 正常終了であるか否かを判断する。正常終了である場合はステップS15に進み、正常終了でない場合はステップS16に進む。
ステップS15 正常を返却して処理を終了する。
ステップS16 テーブルに既にあるか否かを判断する。テーブルに既にある場合はステップS18に進み、テーブルにまだない場合はステップS17に進む。
ステップS17 論理セクタアドレスをエラー管理テーブル17に追加する。
ステップS18 エラーを返却して処理を終了する。
このように、本実施の形態においては、エラーが発生した論理セクタ23の情報をブロック単位でエラー管理テーブル17に記録しておくようになっている。そのため、コントローラは、エラーを含んだデータであるか否かを事前に判断することができ、フラッシュメモリへの不必要なアクセスを減らすことができる。また、エラーを含んだデータをフラッシュメモリにライトしてしまうことを防止することができる。
次に、本発明の第2の実施の形態について説明する。なお、第1の実施の形態と同じ構造を有するものについては、同じ符号を付与することによってその説明を省略する。また、前記第1の実施の形態と同じ動作及び同じ効果についても、その説明を省略する。
図7は本発明の第2の実施の形態におけるエラー管理テーブルの内容を示す図である。
本実施の形態におけるエラー管理テーブル17は、エラーが発生した論理セクタ23の情報とともにエラーが発生した物理ページ22、すなわち、エラーページの情報も記録するようになっている。そのため、前記エラー管理テーブル17は、図7に示されるように、エラーが発生した論理セクタ23のアドレスを示す論理セクタアドレス、及び、エラーが発生した物理ページ22を示すページフラグを含んでいる。なお、その他の点における構成は、前記第1の実施の形態と同様であるので、説明を省略する。
次に、本実施の形態におけるコントローラの動作について説明する。なお、フラッシュメモリへライトを行う際の動作については、前記第1の実施の形態と同様であるので、説明を省略し、フラッシュメモリのリードを行う際の動作について説明する。
図8は本発明の第2の実施の形態におけるコントローラの動作の概略を示す図、図9は本発明の第2の実施の形態におけるコントローラのリードの際の動作を示すフローチャートである。
まず、コントローラは、エラー管理テーブル17を参照して、エラーが発生した物理ページ22のリードであるか否か、すなわち、エラーページのリードであるか否かを判断する。ここで、エラーページのリードである場合、コントローラは、エラーである旨を上位装置に返信する、すなわち、エラーを返却する。そして、処理を終了する。
また、エラーページのリードでない場合、コントローラは、フラッシュメモリからデータを読み込む、すなわち、データをリードする。続いて、コントローラは、正常終了であるか否かを判断する。ここで、正常終了である場合、コントローラは、正常である旨を上位装置に返信する、すなわち、正常を返却する。そして、処理を終了する。
また、正常終了でない場合、コントローラは、エラー管理テーブル17を参照して、該エラー管理テーブル17内に該当する論理セクタ23のアドレスを示す論理セクタアドレス及び該当する物理ページ22を示すページフラグがあるか否か、すなわち、テーブルに既にあるか否かを判断する。そして、テーブルに既にある場合、コントローラは前記ページフラグを更新する。続いて、エラーを返却して処理を終了する。また、テーブルにまだない場合、コントローラは、該当する論理セクタ23のアドレスを示す論理セクタアドレス及び該当する物理ページ22を示すページフラグをエラー管理テーブル17に追加する。そして、エラーを返却して処理を終了する。
次に、フローチャートについて説明する。
ステップS21 エラーページのリードであるか否かを判断する。エラーページのリードである場合はステップS22に進み、エラーページのリードでない場合はステップS23に進む。
ステップS22 エラーを返却して処理を終了する。
ステップS23 データをリードする。
ステップS24 正常終了であるか否かを判断する。正常終了である場合はステップS25に進み、正常終了でない場合はステップS26に進む。
ステップS25 正常を返却して処理を終了する。
ステップS26 テーブルに既にあるか否かを判断する。テーブルに既にある場合はステップS27に進み、テーブルにまだない場合はステップS28に進む。
ステップS27 ページフラグを更新する。
ステップS28 論理セクタアドレス及びページフラグをエラー管理テーブル17に追加する。
ステップS29 エラーを返却して処理を終了する。
ステップS21 エラーページのリードであるか否かを判断する。エラーページのリードである場合はステップS22に進み、エラーページのリードでない場合はステップS23に進む。
ステップS22 エラーを返却して処理を終了する。
ステップS23 データをリードする。
ステップS24 正常終了であるか否かを判断する。正常終了である場合はステップS25に進み、正常終了でない場合はステップS26に進む。
ステップS25 正常を返却して処理を終了する。
ステップS26 テーブルに既にあるか否かを判断する。テーブルに既にある場合はステップS27に進み、テーブルにまだない場合はステップS28に進む。
ステップS27 ページフラグを更新する。
ステップS28 論理セクタアドレス及びページフラグをエラー管理テーブル17に追加する。
ステップS29 エラーを返却して処理を終了する。
このように、本実施の形態においは、エラーをフラッシュメモリの最小単位であるページ単位で管理するようになっている。そのため、上位装置からのアクセスの単位と一致し、効率のよいエラーブロックの管理が可能となる。これにより、本来、正常のデータにしかアクセスしないにも関わらずエラーとなってしまうことを防止することができるようになり、システムの信頼性を向上することができる。
次に、本発明の第3の実施の形態について説明する。なお、第1及び第2の実施の形態と同じ構造を有するものについては、同じ符号を付与することによってその説明を省略する。また、前記第1及び第2の実施の形態と同じ動作及び同じ効果についても、その説明を省略する。
図10は一般的なフラッシュメモリのデータ構造を示す図、図11は本発明の第3の実施の形態におけるフラッシュメモリのデータ構造を示す図である。
前記第1及び第2の実施の形態においては、エラーが発生した論理セクタ23やエラーが発生した物理ページ22の内容をエラー管理テーブル17に記録するようになっているが、本実施の形態においては、フラッシュメモリ内の記録領域にエラー情報を記録するようになっている。
ところで、一般的なフラッシュメモリにおいては、図10に示されるように、各物理ページ22はデータ領域(512〔Byte〕)と管理データ領域(16〔Byte〕)とから成り、各ブロック21は32ページの物理ページ22から成る。
本実施の形態においては、図11に示されるように、第1番目の物理ページ22、すなわち、ページ0の管理データ領域にエラーが発生した論理セクタアドレス(3〔Byte〕)を記録し、第2番目の物理ページ22、すなわち、ページ1の管理データ領域にエラーページ(4〔Byte〕)を記録するようになっている。なお、その他の点における構成は、前記第1の実施の形態と同様であるので、説明を省略する。
次に、本実施の形態におけるコントローラの動作について説明する。まず、フラッシュメモリへライトを行う際の動作について説明する。
図12は本発明の第3の実施の形態におけるコントローラの動作の概略を示す図である。
まず、コントローラは、当該アドレスのエラー情報があるか否かを判断する。そして、エラー情報がある場合、コントローラは、エラーが発生した論理セクタ23の情報をフラッシュメモリ内から抹消する、すなわち、フラッシュメモリ内のエラーセクタの情報をクリアする。続いて、新しいブロック21へライトを行って処理を終了する。また、エラー情報がない場合、コントローラは、そのまま、新しいブロック21へライトを行って処理を終了する。
次に、フローチャートについて説明する。
ステップS31 エラー情報があるか否かを判断する。エラー情報がある場合はステップS32に進み、エラー情報がない場合はステップS33に進む。
ステップS32 フラッシュメモリ内のエラーセクタの情報をクリアする。
ステップS33 新しいブロック21へライトを行って処理を終了する。
ステップS31 エラー情報があるか否かを判断する。エラー情報がある場合はステップS32に進み、エラー情報がない場合はステップS33に進む。
ステップS32 フラッシュメモリ内のエラーセクタの情報をクリアする。
ステップS33 新しいブロック21へライトを行って処理を終了する。
次に、フラッシュメモリのリードを行う際の動作について説明する。
図13は本発明の第3の実施の形態におけるコントローラのリードの際の動作を示すフローチャートである。
まず、コントローラは、エラーが発生した物理ページ22のリードであるか否か、すなわち、エラーページのリードであるか否かを判断する。ここで、エラーページのリードである場合、コントローラは、エラーである旨を上位装置に返信する、すなわち、エラーを返却する。そして、処理を終了する。
また、エラーページのリードでない場合、コントローラは、フラッシュメモリからデータを読み込む、すなわち、データをリードする。続いて、コントローラは、正常終了であるか否かを判断する。ここで、正常終了である場合、コントローラは、正常である旨を上位装置に返信する、すなわち、正常を返却する。そして、処理を終了する。
また、正常終了でない場合、コントローラは、フラッシュメモリの論理セクタ23のエラーページのページフラグを参照して、フラッシュメモリ内に該当する論理セクタ23のアドレスを示す論理セクタアドレス及びエラーページのページフラグがあるか否か、すなわち、既にあるか否かを判断する。そして、既にある場合、コントローラはフラッシュメモリ内のページフラグを更新する。続いて、エラーを返却して処理を終了する。また、まだない場合、コントローラは、該当する論理セクタ23のアドレスを示す論理セクタアドレス及びエラーページのページフラグをフラッシュメモリ内に追加する。そして、エラーを返却して処理を終了する。
次に、フローチャートについて説明する。
ステップS41 エラーページのリードであるか否かを判断する。エラーページのリードである場合はステップS42に進み、エラーページのリードでない場合はステップS43に進む。
ステップS42 エラーを返却して処理を終了する。
ステップS43 データをリードする。
ステップS44 正常終了であるか否かを判断する。正常終了である場合はステップS45に進み、正常終了でない場合はステップS46に進む。
ステップS45 正常を返却して処理を終了する。
ステップS46 既にあるか否かを判断する。既にある場合はステップS47に進み、まだない場合はステップS48に進む。
ステップS47 フラッシュメモリ内のページフラグを更新する。
ステップS48 論理セクタアドレス及びエラーページのページフラグをフラッシュメモリ内に追加する。
ステップS49 エラーを返却して処理を終了する。
ステップS41 エラーページのリードであるか否かを判断する。エラーページのリードである場合はステップS42に進み、エラーページのリードでない場合はステップS43に進む。
ステップS42 エラーを返却して処理を終了する。
ステップS43 データをリードする。
ステップS44 正常終了であるか否かを判断する。正常終了である場合はステップS45に進み、正常終了でない場合はステップS46に進む。
ステップS45 正常を返却して処理を終了する。
ステップS46 既にあるか否かを判断する。既にある場合はステップS47に進み、まだない場合はステップS48に進む。
ステップS47 フラッシュメモリ内のページフラグを更新する。
ステップS48 論理セクタアドレス及びエラーページのページフラグをフラッシュメモリ内に追加する。
ステップS49 エラーを返却して処理を終了する。
このように、本実施の形態においては、フラッシュメモリ内の管理データ領域にエラーの情報を記録するようになっている。そのため、エラー管理テーブル17にデータを記録するために使用されるメモリ資源を節約することができる。また、前記第2の実施の形態と同様に、ページ単位での管理となるため、次の(1)〜(3)の効果を得ることができる。
(1)無駄の少ないフラッシュメモリの使用が可能となる。
(2)サーチの必要がなくなり、フラッシュディスク装置としての処理を高速化することができる。
(3)エラー管理テーブル17の記録等の制御を必要としなくなり、制御を簡素化することができ、信頼性を向上することができる。
(1)無駄の少ないフラッシュメモリの使用が可能となる。
(2)サーチの必要がなくなり、フラッシュディスク装置としての処理を高速化することができる。
(3)エラー管理テーブル17の記録等の制御を必要としなくなり、制御を簡素化することができ、信頼性を向上することができる。
なお、本発明は前記実施の形態に限定されるものではなく、本発明の趣旨に基づいて種々変形させることが可能であり、それらを本発明の範囲から排除するものではない。
17 エラー管理テーブル
21 ブロック
22 物理ページ
23 論理セクタ
21 ブロック
22 物理ページ
23 論理セクタ
Claims (8)
- (a)フラッシュメモリと該フラッシュメモリのコントローラとから成るフラッシュディスク装置のエラーブロック管理方法であって、
(b)エラーが発生した論理セクタの情報を前記コントローラに設けられたエラー管理テーブルに記録するステップと、
(c)前記フラッシュメモリへアクセスする際に前記エラー管理テーブルを参照するステップとを有することを特徴とするフラッシュディスク装置のエラーブロック管理方法。 - 前記エラーが発生した論理セクタの情報は、ブロック単位で前記エラー管理テーブルに記録される請求項1に記載のフラッシュディスク装置のエラーブロック管理方法。
- 前記エラーが発生した論理セクタの情報は、ページ単位で前記エラー管理テーブルに記録される請求項1に記載のフラッシュディスク装置のエラーブロック管理方法。
- 前記エラーが発生した論理セクタの情報は、前記エラー管理テーブルに代えて、前記フラッシュメモリ内の管理データ領域に記録される請求項1に記載のフラッシュディスク装置のエラーブロック管理方法。
- (a)フラッシュメモリと該フラッシュメモリのコントローラとから成るフラッシュディスク装置のエラーブロック管理装置であって、
(b)前記コントローラは、エラー管理テーブルを備え、エラーが発生した論理セクタの情報を前記エラー管理テーブルに記録し、前記フラッシュメモリへアクセスする際に前記エラー管理テーブルを参照することを特徴とするフラッシュディスク装置のエラーブロック管理装置。 - 前記コントローラは、前記エラーが発生した論理セクタの情報をブロック単位で前記エラー管理テーブルに記録する請求項5に記載のフラッシュディスク装置のエラーブロック管理装置。
- 前記コントローラは、前記エラーが発生した論理セクタの情報をページ単位で前記エラー管理テーブルに記録する請求項5に記載のフラッシュディスク装置のエラーブロック管理装置。
- 前記コントローラは、前記エラーが発生した論理セクタの情報を、前記エラー管理テーブルに代えて、前記フラッシュメモリ内の管理データ領域に記録する請求項5に記載のフラッシュディスク装置のエラーブロック管理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005345177A JP2007148965A (ja) | 2005-11-30 | 2005-11-30 | フラッシュディスク装置のエラーブロック管理方法及び装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005345177A JP2007148965A (ja) | 2005-11-30 | 2005-11-30 | フラッシュディスク装置のエラーブロック管理方法及び装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007148965A true JP2007148965A (ja) | 2007-06-14 |
Family
ID=38210287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005345177A Withdrawn JP2007148965A (ja) | 2005-11-30 | 2005-11-30 | フラッシュディスク装置のエラーブロック管理方法及び装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007148965A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009211230A (ja) * | 2008-03-01 | 2009-09-17 | Toshiba Corp | メモリシステム |
JP2012509541A (ja) * | 2008-11-20 | 2012-04-19 | マイクロン テクノロジー, インク. | 外部アドレスに応える不良メモリブロックの置き換え |
US8276043B2 (en) | 2008-03-01 | 2012-09-25 | Kabushiki Kaisha Toshiba | Memory system |
JP2013171343A (ja) * | 2012-02-17 | 2013-09-02 | Toshiba Corp | ストレージデバイス |
WO2015040658A1 (ja) * | 2013-09-20 | 2015-03-26 | 富士通株式会社 | 情報処理方法、情報処理装置、メモリコントローラ及びメモリ |
-
2005
- 2005-11-30 JP JP2005345177A patent/JP2007148965A/ja not_active Withdrawn
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009211230A (ja) * | 2008-03-01 | 2009-09-17 | Toshiba Corp | メモリシステム |
US8276043B2 (en) | 2008-03-01 | 2012-09-25 | Kabushiki Kaisha Toshiba | Memory system |
US8751901B2 (en) | 2008-03-01 | 2014-06-10 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory system configured to control data transfer |
US9176816B2 (en) | 2008-03-01 | 2015-11-03 | Kabushiki Kaisha Toshiba | Memory system configured to control data transfer |
JP2012509541A (ja) * | 2008-11-20 | 2012-04-19 | マイクロン テクノロジー, インク. | 外部アドレスに応える不良メモリブロックの置き換え |
JP2013171343A (ja) * | 2012-02-17 | 2013-09-02 | Toshiba Corp | ストレージデバイス |
US9043675B2 (en) | 2012-02-17 | 2015-05-26 | Kabushiki Kaisha Toshiba | Storage device |
WO2015040658A1 (ja) * | 2013-09-20 | 2015-03-26 | 富士通株式会社 | 情報処理方法、情報処理装置、メモリコントローラ及びメモリ |
JP6075456B2 (ja) * | 2013-09-20 | 2017-02-08 | 富士通株式会社 | 情報処理方法、情報処理装置、メモリコントローラ及びメモリ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4832521B2 (ja) | フラッシュメモリメディアにおけるデータ管理方法 | |
US8843691B2 (en) | Prioritized erasure of data blocks in a flash storage device | |
US7631142B2 (en) | Method and apparatus for selectively storing data into cache or nonvolatile memory | |
KR101613678B1 (ko) | 전력 손실 이후의 비-휘발성 메모리에 대한 복원 | |
US7757041B2 (en) | Storage device using nonvolatile cache memory and control method thereof | |
US9996462B1 (en) | Data storage device and data maintenance method thereof | |
JP5983019B2 (ja) | 制御装置、記憶装置、記憶制御方法 | |
WO2009096180A1 (ja) | メモリコントローラ、不揮発性記憶装置、及び、不揮発性記憶システム | |
JP5874525B2 (ja) | 制御装置、記憶装置、記憶制御方法 | |
JP2009037317A (ja) | メモリーコントローラ、及びこれを用いた不揮発性記憶装置並びに不揮発性記憶システム | |
JP5180957B2 (ja) | メモリコントローラ、半導体記録装置及び書き換え回数通知方法 | |
JP4347707B2 (ja) | 情報記録媒体のフォーマット方法および情報記録媒体 | |
JP4561246B2 (ja) | メモリ装置 | |
US20170090768A1 (en) | Storage device that performs error-rate-based data backup | |
JP2007148965A (ja) | フラッシュディスク装置のエラーブロック管理方法及び装置 | |
JP5949122B2 (ja) | 制御装置、記憶装置、記憶制御方法 | |
CN109960463B (zh) | 一种磁盘管理方法、装置及存储介质 | |
JP2011227802A (ja) | データ記録装置 | |
JP4919983B2 (ja) | データ記憶装置及びデータ記憶装置におけるデータ管理方法 | |
JP5206103B2 (ja) | ストレージ装置、ストレージ装置制御システム、ストレージ装置の制御方法、及びプログラム | |
JP4888333B2 (ja) | フラッシュディスク装置 | |
JP2008299455A (ja) | データ記憶装置及びデータ管理方法 | |
JP7435470B2 (ja) | 情報処理装置、情報処理方法および情報処理プログラム | |
JP4664869B2 (ja) | データ記録システム | |
JP2005174468A (ja) | フラッシュメモリのアクセス制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090203 |