JP2007027701A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2007027701A JP2007027701A JP2006162127A JP2006162127A JP2007027701A JP 2007027701 A JP2007027701 A JP 2007027701A JP 2006162127 A JP2006162127 A JP 2006162127A JP 2006162127 A JP2006162127 A JP 2006162127A JP 2007027701 A JP2007027701 A JP 2007027701A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- solder
- wiring board
- spherical
- terminal pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【解決手段】 集積回路チップICを実装する側とは反対側に設けられた端子パッド111に、棒状の軸部122と該軸部122より径大で半球状の鍔部123とを有する球面ピン121が半田付けされているピングリッドアレー型の配線基板100において、球面ピン121の鍔部123の径をD1とし、球面ピン121と端子パッド111とを接合する半田131内に存在するボイドBDの最大径をD2としたとき、(D2/D1)≦1/2を充足する。
【選択図】 図1
Description
集積回路チップを実装する側とは反対側に設けられた端子パッドに、棒状の軸部と、該軸部より径大で先端にむかい先細る形状または該軸部より径大でその端面が膨出してなる鍔部とを有するピンが半田付けされているピングリッドアレー型の配線基板において、前記ピンの前記鍔部の径をD1とし、前記ピンと前記端子パッドとを接合する半田内に存在するボイドの最大径をD2としたとき、(D2/D1)≦1/2を充足することを特徴とする。
図1は本発明の配線基板の側面図であり、図2はピンの接合構造を示す拡大断面図である。配線基板100は、コア基板上に、エポキシ樹脂を主成分とする樹脂絶縁層と、Cuメッキからなる内部配線層とを交互に積層した構造の基板本体101を備える。基板本体101の第一主面103には、集積回路チップICに接続する半田バンプ102が多数形成されている。基板本体101の第二主面104には、平面視で円形の多数の裏面端子パッド111が格子状に分散形成されている。裏面端子パッド111は、表面がNi/Auメッキによって形成されており、ピン121が半田により接合されるピン接合部をなしている。第一主面103側の半田バンプ102と、第二主面104側の裏面端子パッド111とは、基板本体101の内部配線層同士を接続するビア、ならびにコア基板の表裏を貫くメッキスルーホールによって導通接続している。
1/2≦D1/W1≦1/1
1/4≦H1/D1≦1/2
配線基板100は、その本体部分である基板本体101を先ず作製し、その基板本体101の裏面端子パッド111に球面ピンを半田付けすることにより得られる。基板本体101は、公知のビルドアップ法等により、板状コアの両主面に樹脂誘電体層と導体層とを交互に形成することにより作製することができる。基板本体101の裏面端子パッド111への球面ピン121の半田付けは、以下の方法にて行なうことができる。
ピンの全長:2.07mm(球面ピン)、2.14mm(フラットピン)
鍔部の径:0.7mm(球面ピン)、0.75mm(フラットピン)
鍔部の高さ:0.24mm(球面ピン)、0.15mm(フラットピン)
軸部の径:0.305mm(球面ピンとフラットピンに共通)
ピン材質:アロイ194(球面ピンとフラットピンに共通)
半田の種類:Pb−10Sn−8Sb
半田ペーストのフラックス含有率:10wt%
印刷した半田ペーストの乾燥条件(サンプル5のみ):60℃−1hr
リフロー条件:260℃−20秒
サンプル2:球面ピン+ガラス板+クリップ止め
サンプル3:球面ピン+ガラス板
サンプル4:球面ピン(荷重なし)
サンプル5:球面ピン+ガラス板+クリップ止め+リフロー前に乾燥工程
101 基板本体
111 裏面端子パッド
121 ピン(球面ピン)
122 軸部
123 鍔部
124 接合面
131 半田
13p,131p 半田ペースト
141 ピン立て治具
145 クリップ
151 板状体
BD ボイド
Claims (5)
- 集積回路チップを実装する側とは反対側に設けられた端子パッドに、棒状の軸部と該軸部より径大で半球状の鍔部とを有する球面ピンが半田付けされているピングリッドアレー型の配線基板において、前記球面ピンの前記鍔部の径をD1とし、前記球面ピンと前記端子パッドとを接合する半田内に存在するボイドの最大径をD2としたとき、(D2/D1)≦1/2を充足することを特徴とする配線基板。
- 前記半田内に存在する直径30μm以下のボイドが30個以下である請求項1記載の配線基板。
- 前記球面ピンは前記鍔部が前記端子パッドに接触した状態で半田付けされている請求項1または2記載の配線基板。
- 集積回路チップを実装する側とは反対側に設けられた端子パッドに、棒状の軸部と、該軸部より径大で先端にむかい先細る形状または該軸部より径大でその端面が膨出してなる鍔部とを有するピンが半田付けされているピングリッドアレー型の配線基板において、前記ピンの前記鍔部の径をD1とし、前記ピンと前記端子パッドとを接合する半田内に存在するボイドの最大径をD2としたとき、(D2/D1)≦1/2を充足することを特徴とする配線基板。
- 前記(D2/D1)が1/10以上を充足する請求項1ないし4のいずれか1項に記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006162127A JP2007027701A (ja) | 2005-06-13 | 2006-06-12 | 配線基板 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005172963 | 2005-06-13 | ||
JP2006162127A JP2007027701A (ja) | 2005-06-13 | 2006-06-12 | 配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007027701A true JP2007027701A (ja) | 2007-02-01 |
Family
ID=37787999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006162127A Pending JP2007027701A (ja) | 2005-06-13 | 2006-06-12 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007027701A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009224461A (ja) * | 2008-03-14 | 2009-10-01 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
JP2011151180A (ja) * | 2010-01-21 | 2011-08-04 | Shinko Electric Ind Co Ltd | リードピン付き配線基板 |
US8343340B2 (en) | 2008-06-25 | 2013-01-01 | Shuhei Oda | Flowing water splitting apparatus, flowing water splitting method and sewage system |
-
2006
- 2006-06-12 JP JP2006162127A patent/JP2007027701A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009224461A (ja) * | 2008-03-14 | 2009-10-01 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
US8343340B2 (en) | 2008-06-25 | 2013-01-01 | Shuhei Oda | Flowing water splitting apparatus, flowing water splitting method and sewage system |
JP2011151180A (ja) * | 2010-01-21 | 2011-08-04 | Shinko Electric Ind Co Ltd | リードピン付き配線基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH09134934A (ja) | 半導体パッケージ及び半導体装置 | |
US6225569B1 (en) | Wiring substrate and method of manufacturing the same | |
JP2001217341A (ja) | リードピン付き配線基板 | |
KR101496068B1 (ko) | 반도체 디바이스에서의 리드-프리 구조들 | |
JP2011040606A (ja) | 半導体装置の製造方法 | |
JP5320165B2 (ja) | 半導体装置 | |
JP2006344621A (ja) | リードピン付き配線基板およびリードピン | |
TWI502666B (zh) | Electronic parts mounting body, electronic parts, substrate | |
JP2007251053A (ja) | 半導体装置の実装構造及びその実装構造の製造方法 | |
JP6492768B2 (ja) | 電子装置及びはんだ実装方法 | |
JP3550355B2 (ja) | ピン立設基板 | |
JP2007027701A (ja) | 配線基板 | |
US7755200B2 (en) | Methods and arrangements for forming solder joint connections | |
JP2007027700A (ja) | 配線基板および配線基板の製造方法 | |
JP3180041B2 (ja) | 接続端子及びその形成方法 | |
JP4364991B2 (ja) | リードピン付き配線基板 | |
JP4267549B2 (ja) | 半導体装置およびその製造方法ならびに電子機器 | |
JPH10209591A (ja) | 配線基板 | |
JP3859963B2 (ja) | 半導体装置及びその製造方法 | |
JP2009043844A (ja) | リードピン付き配線基板およびリードピン | |
JP2005093872A (ja) | リードピン及びリードピン付き配線基板 | |
JP2008218483A (ja) | 半導体装置及びその製造方法 | |
JP2856197B2 (ja) | Bga接続構造 | |
JP2008171975A (ja) | 半導体部品の実装構造及び実装方法 | |
KR101097488B1 (ko) | 핀 그리드 어레이 기판의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080325 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20080901 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20081002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081031 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081225 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090203 |