JP2007012709A - Semiconductor inspection device, and inspection method of semiconductor device - Google Patents
Semiconductor inspection device, and inspection method of semiconductor device Download PDFInfo
- Publication number
- JP2007012709A JP2007012709A JP2005188668A JP2005188668A JP2007012709A JP 2007012709 A JP2007012709 A JP 2007012709A JP 2005188668 A JP2005188668 A JP 2005188668A JP 2005188668 A JP2005188668 A JP 2005188668A JP 2007012709 A JP2007012709 A JP 2007012709A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- probe card
- semiconductor
- test
- probe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
本発明は、半導体ウェーハ上に形成された半導体装置の電気的試験を行う半導体検査装置および半導体装置の検査方法に関する。 The present invention relates to a semiconductor inspection apparatus that performs an electrical test of a semiconductor device formed on a semiconductor wafer and a semiconductor device inspection method.
半導体集積回路を製造する際、製造工程中に集積回路の電気的特性試験を行うことが必須とされている。この試験においては、集積回路が製造されたウェーハと外部の半導体試験装置との間に、試験信号を伝送させる伝送路を設ける必要がある。伝送路は先端に接触子を有し、この接触子を集積回路上の接続端子に接触させることによって、外部の半導体試験装置で生成された試験信号を集積回路に供給する。近年、回路の微細化および高集積化により、より効率よく試験を行うことが要求されている。 When manufacturing a semiconductor integrated circuit, it is essential to conduct an electrical characteristic test of the integrated circuit during the manufacturing process. In this test, it is necessary to provide a transmission path for transmitting a test signal between the wafer on which the integrated circuit is manufactured and an external semiconductor test apparatus. The transmission line has a contact at the tip, and this contact is brought into contact with a connection terminal on the integrated circuit, thereby supplying a test signal generated by an external semiconductor test apparatus to the integrated circuit. In recent years, there has been a demand for more efficient testing due to circuit miniaturization and higher integration.
ここで、従来技術の半導体試験装置には、試験信号を送受信するための信号送信部と、この信号送信部の信号を評価ウェーハに供給するためのプローブカードと、信号送信部とプローブカードとの間に設けられコプラナリティを向上するためのインターフェースと、評価ウェーハを固定するためのチャックと、を備えるものがある(例えば、特許文献1参照。)。 Here, the conventional semiconductor test apparatus includes a signal transmission unit for transmitting and receiving a test signal, a probe card for supplying a signal of the signal transmission unit to the evaluation wafer, a signal transmission unit and a probe card. Some include an interface provided between them for improving coplanarity and a chuck for fixing the evaluation wafer (see, for example, Patent Document 1).
上記従来技術は、一枚のウェーハの或る部分に対して、レティクルと表現される1チップのパッド座標を数十チップ分繰り返して配した単位で測定を実施する。したがって、1つの評価ウェーハの測定を実施するのに、数回コンタクトを繰り返して評価ウェーハ全面を測定する必要がある。さらに、例えば、同一ロット内の同様の集積回路を形成した複数のウェーハについても同様の試験を繰り返す必要がある。このように、試験にかかる時間が単純にその測定回数分増え、試験の効率化を図ることができないという問題があった。
本発明は、上記課題を解決するものであり、複数の半導体ウェーハに対して半導体装置の機能試験の実施のための信号のより確実な出入力を可能にし、試験時間の短縮を図ることが可能な半導体検査装置を提供することを目的とする。 SUMMARY OF THE INVENTION The present invention solves the above-described problems, and enables more reliable input / output of signals for performing a functional test of a semiconductor device on a plurality of semiconductor wafers, thereby shortening a test time. An object of the present invention is to provide a simple semiconductor inspection apparatus.
本発明の一態様に係る半導体検査装置は、下部側に半導体ウェーハを貫通する検査用貫通孔部に電気的に導通するとともに貫通するための接触子が設けられ、上部側にこの接触子と電気的に導通するとともに上部に配置された他の接触子を受け止めるためのパッド部が設けられたコンタクトプローブを有する複数のプローブカードと、
前記半導体ウェーハ上に、この半導体ウェーハの前記検査用貫通孔部を前記接触子が貫通するように前記プローブカードを配置し、このプローブカードと半導体ウェーハとの組を、前記プローブカードのパッド部がその上方に配置されるべき他のプローブカードの接触子を受け止めるように積層し、この積層された前記半導体ウェーハをそれぞれ保持するためのウェーハ保持部と、を備えることを特徴とする。
In the semiconductor inspection apparatus according to one aspect of the present invention, a contact is provided on the lower side so as to be electrically connected to and through the inspection through hole that penetrates the semiconductor wafer. A plurality of probe cards having contact probes provided with pads for receiving other contacts disposed on the top and electrically conducting,
On the semiconductor wafer, the probe card is arranged so that the contact penetrates the inspection through-hole portion of the semiconductor wafer, and a set of the probe card and the semiconductor wafer is combined with a pad portion of the probe card. And a wafer holding part for holding the stacked semiconductor wafers so as to receive the contacts of other probe cards to be placed thereon.
本発明の一態様に係る半導体装置の検査方法は、下部側に接触子が設けられ、上部側に前記接触子と電気的に導通するパッド部が設けられたコンタクトプローブを有するプローブカードを、半導体ウェーハに形成された半導体検査装置の検査用貫通孔部に前記接触子電気的に導通するとともに貫通するように半導体ウェーハ上に配置し、
このプローブカードと半導体ウェーハとの組を、前記プローブカードのパッド部がその上方に配置されるべき他のプローブカードの接触子を受け止めるように積層し、
この積層された前記半導体ウェーハをそれぞれ保持し、
積層された最上部の前記プローブカードの前記パッド部から最下部の前記プローブカードの前記接触子までの導通状態を試験し、
前記コンタクト試験により、前記最上部のプローブカードの前記パッド部と前記最下部のプローブカードの接触子との間が導通していない場合は、このプローブカードの上方から圧力を印加することを特徴とする。
According to another aspect of the present invention, there is provided a method for inspecting a semiconductor device comprising: a probe card having a contact probe provided with a contact on the lower side and a pad portion electrically connected to the contact on the upper side; Arranged on the semiconductor wafer so as to penetrate through and through the contact to the inspection through-hole portion of the semiconductor inspection apparatus formed on the wafer,
The probe card and semiconductor wafer set are stacked so that the pad portion of the probe card receives contacts of other probe cards to be disposed above it,
Each of the stacked semiconductor wafers is held,
Test the conduction state from the pad portion of the uppermost stacked probe card to the contact of the lowermost probe card,
When contact between the pad portion of the uppermost probe card and the contact of the lowermost probe card is not conducted by the contact test, pressure is applied from above the probe card. To do.
本発明の一態様に係る半導体検査装置によれば、半導体ウェーハとプローブカードとを交互に積層し、この積層された各半導体ウェーハの半導体装置について一括した信号入出力を可能とするので、積層された各半導体ウェーハの半導体装置について機能試験を並行して実施することができ、試験時間の短縮を図ることができる。 According to the semiconductor inspection apparatus according to one aspect of the present invention, the semiconductor wafers and the probe cards are alternately stacked, and signal input / output can be performed collectively for the semiconductor devices of the stacked semiconductor wafers. In addition, the function test can be performed in parallel on the semiconductor device of each semiconductor wafer, and the test time can be shortened.
以下、本発明を適用した各実施例について図面を参照しながら説明する。 Embodiments to which the present invention is applied will be described below with reference to the drawings.
図1は、本発明の実施例1に係る半導体検査装置の全体構成を示す断面図であり、図2は、本発明の実施例1に係る半導体検査装置の要部構成を示す断面図である。また、図3は、本発明の実施例1に係る半導体検査装置のプローブカードの要部構成を示す断面図および平面図である。また、図4は、本発明の実施例1に係る半導体検査装置の両可動型コンタクトプローブ(ポゴピン)の要部構成を示す断面図である。
FIG. 1 is a cross-sectional view showing an overall configuration of a semiconductor inspection apparatus according to
図1に示すように、半導体検査装置100は、半導体ウェーハ1に設けられた半導体装置(図示せず)の電気的特性の検査のための信号を印加するためのプローブカード2と、積層された半導体ウェーハ1を保持するためのウェーハ保持部3と、積層された最上部のプローブカード2の上方に配置され、このプローブカード2の上方から圧力を印加するためのコンタクト圧印加装置4と、積層された最下部のプローブカード2の下方に配置された最下部用プローブカード基板5と、コンタクト試験のための信号を生成し最上部のプローブカード2に入力するためのコンタクト試験用ドライバ6と、最下部用プローブカード基板5に接続され、積層されたプローブカード2を通過した信号が入力されるコンタクト試験用コンパレータ7と、プローブカード2に接続され、ウェーハ単位でコンタクト試験をするためのウェーハ単位試験用コンパレータ8と、を備えている。
As shown in FIG. 1, a
半導体ウェーハ1は、例えば、約70μm〜80μmの厚さを有し、半導体装置の検査のために信号を出入力するための検査用貫通孔部9が貫通するように形成されている。この検査用貫通孔部9は、例えば、100μm程度の直径を有する。また、検査用貫通孔部9の内面および上部には、例えば、Al等の導電性膜が成膜されており、半導体装置と電気的に接続されている。この検査用貫通孔部9は、一般的な半導体ウェーハをエッチングしてホール構造を形成し、例えば、Al等の導電性膜を当該ホール内面および上部に形成し、当該半導体ウェーハを裏面から削って当該ホールを貫通させることにより形成することが可能である。
The
なお、検査用貫通孔部9は当該半導体装置のエリア内に形成されていてもよく、また、ダイシングにより当該半導体装置から分離されるようにエリア外に形成されていてもよい。
Note that the inspection through-
図1および図2に示すように、プローブカード2は、検査用貫通孔部9にコンタクトするとともに貫通するための接触子10が下部側に設けられ、この接触子10と電気的に導通するとともに上部に配置された他の接触子10を受け止めるためのパッド部11が上部側に設けられた両可動型コンタクトプローブ12を有する。
As shown in FIGS. 1 and 2, the
接触子10は、針状部10aと、ふた状部10bとからなる鋲状プローブ針である。この針状部10aがパッド部11に電気信号を伝送する。ふた状部10bは、検査用貫通孔部9の上部で接触し支持されるとともに電気的に導通するようになっている。また、接触子10は、例えば、タングステン等の導電性の材質からなり、検査用貫通孔部9と接触して電気的に接続できるようになっている。また、パッド部11は、例えば、金等の導電性の材質からなり、上部に配置される接触子10と電気的に接続できるようになっている。各パッド部11には、接触子10から所定の力が加わるようになっている。
The
また、プローブカード2には、ウェーハ単位試験用コンパレータ8と接続するための外周コンタクタ13が設けられている。この外周コンタクタ13は、図3に示すように、配線2aにより両可動型コンタクトプローブ12に接続され電気的に接続されている。なお、両可動型コンタクトプローブ12のパッド部11は、検査対象の半導体装置のパターン2bに合わせて配置されている。
Further, the
また、この外周コンタクタ13には、図1に概略的に示すように、リレー18が接続されている。さらに、このリレー18は、当該リレー18が接続されたプローブカード2の上下に隣接するプローブカード2の外周コンタクタ13と他のリレー18を介して配線されるようになっている。このリレー18を切り換えることにより、コンタクト不良がある半導体ウェーハ1を迂回して配線される。すなわち、コンタクト不良がある半導体ウェーハ1上に配置されたプローブカード2の両可動型コンタクトプローブ12の接触子10を信号の伝送路としないで、当該半導体ウェーハ1の上下に配置されるプローブカード2の信号を伝送すべき両可動型コンタクトプローブ12同士が導通するように配線(経路迂回処置)できるようになっている。
Further, a
そして、プローブカード2は、コンタクト試験用ドライバ6が出力した信号を全ての半導体ウェーハ1に伝送させるために、半導体ウェーハ1上に、この半導体ウェーハ1の検査用貫通孔部9を接触子10が貫通するように配置される。このプローブカード2と半導体ウェーハ1との組が、プローブカード2のパッド部11がその上方に配置されるべき他のプローブカード2の接触子10を受け止めるように積層されるようになっている。この積層された半導体ウェーハ1とプローブカード2との間の距離は、例えば、約300μm程度に調整される。
Then, in order to transmit the signal output from the
ここで、図4に示すように、両可動型コンタクトプローブ12は、プローブカード2の本体に固定され、弾性体であるバネ部14を支持する外筒15と、接触子10が下面側に接続されるとともにバネ部14が上面側に接続され、外筒15内を上下に摺動可能な下部内筒16と、パッド部11が上面側に接続されるとともにバネ部14が下面側に接続され、外筒15内を上下に摺動可能な上部内筒17と、を有する。この下部内筒16、上部内筒17が上下に摺動可能であることにより、プローブカード2のコプラナリティを吸収できるようになっている。また、バネ部14、外筒15、下部内筒16、および上部内筒17は、導電性の材質で形成されており、所定の電気信号が伝達できるようになっている。なお、コンタクトプローブ12は、少なくとも接触子10またはパット部11の片側のみ可動するようになっていてもよい。
Here, as shown in FIG. 4, both
ウェーハ保持部3は、既述のように、積層された半導体ウェーハ1をそれぞれ保持する。
The
最下部用プローブカード基板5は、最下部のプローブカード2の接触子10を受け止め、この接触子10を伝達してきた信号をコンタクト試験用コンパレータ7に出力するようになっている。
The lowermost
コンタクト試験用コンパレータ7は、コンタクト試験用ドライバ6が出力し積層されたプローブカード2を伝送してきた信号、すなわち、最下部用プローブカード基板5の出力信号に基づいて、最上部のプローブカード2のパッド部から最下部のプローブカードの接触子までの導通状態を試験する。このコンタクト試験用ドライバ6とコンタクト試験用コンパレータ7とによりコンタクト試験装置が構成される。
The contact test comparator 7 outputs a signal transmitted from the
上記コンタクト試験により、最上部のプローブカード2のパッド部11と最下部のプローブカード2の接触子10との間が導通していないと判定された場合は、コンタクト圧印加装置4は、最上部のプローブカード2の上面側から圧力を印加する。
When it is determined by the contact test that the
ウェーハ単位試験用コンパレータ8は、上部に積層されたプローブカード2を介して、コンタクト試験用ドライバ6が出力しパッド部11に伝達される信号の入力に基づいて、ウェーハ単位でパッド部11と接触子10とのコンタクト試験をする。このウェーハ単位試験用コンパレータ8とコンタクト試験用ドライバ6とにより、ウェーハ単位コンタクト試験装置が構成される。なお、ウェーハ単位試験用コンパレータ8は、最上層のプローブカード2に接続された場合、コンタクト試験用ドライバ6とパッド部11とが電気的に導通しているか否かを検出することができるようになっている。
The wafer
次に、上記構成を有する半導体検査装置100により半導体装置を検査するための方法について説明する。ここで、本検査方法は、積層された各半導体ウェーハの半導体装置を並行して機能試験するために、前段階として、各半導体装置に接続された検査用貫通孔部に各プローブカード2が信号を印加できる状態かを検査するとともに、コンタクト不良がある場合には、当該コンタクト不良の改善策を実施するものである。さらに、当該改善策によってもコンタクト不良が改善されない場合には、コンタクト不良のあった半導体ウェーハを迂回して配線し積層された他の半導体ウェーハの半導体装置の機能検査の実施を可能にするものである。
Next, a method for inspecting a semiconductor device by the
以下、図面を参照しつつ本検査方法について説明する、図5は、本発明の一態様である実施例1に係る半導体装置の検査方法を示すフロー図である。 Hereinafter, the inspection method will be described with reference to the drawings. FIG. 5 is a flowchart showing the semiconductor device inspection method according to the first embodiment which is an aspect of the present invention.
ます、プローブカード2を、半導体ウェーハ1に形成された半導体検査装置の検査用貫通孔部9に接触子10がコンタクトするとともに貫通するように半導体ウェーハ1上に配置する(ステップS1)。
First, the
次に、プローブカード2と半導体ウェーハ1との組を、プローブカード2のパッド部11がその上方に配置されるべき他のプローブカード2の接触子10を受け止めるように積層する(ステップS2)。
Next, the set of the
このステップS2の後、ウェーハ保持部3により、積層された半導体ウェーハ1をそれぞれ保持する(ステップS3)。これらの半導体ウェーハ1は、プローブカード2の接触子10に負荷を与えないように位置決めされた位置に固定される。
After step S2, the stacked
積層された最上部のプローブカード2のパッド部11から最下部のプローブカード2の接触子10までの導通状態をコンタクト試験する(ステップS4)。このコンタクト試験は、例えば、コンタクト試験用ドライバ6の出力信号が積層された全てのプローブカード2の接触子10とパッド部11とを伝送して、コンタクト試験用コンパレータ7により正常に検出されるか否かを判定することにより実施される。なお、コンタクト不良の原因としては、例えば、検査用貫通孔部9が正常に開口しておらず、また、半導体装置の製造工程中のアルミの成膜不良で生じた検査用貫通孔部9のアルミのつまりにより接触子10が正常に貫通できない場合等が考えられる。
A contact test is performed on the conduction state from the
このステップS4のコンタクト試験により、コンタクト不良が検出されなかった場合には、積層された各半導体ウェーハ1の半導体装置について機能試験が並行して実施されることとなる。なお、各半導体装置に対する機能試験は、例えば、最上部のプローブカード2のパッド部11、最下部用プローブカード基板5、および各プローブカードの外周コンタクタ13から機能試験のための信号を出入力することにより実施される。
If no contact failure is detected by the contact test in step S4, a functional test is performed on the semiconductor devices of the stacked
一方、ステップS4のコンタクト試験により、最上部のプローブカード2のパッド部11と最下部のプローブカード2の接触子10との間が導通していないと判定された場合は、コンタクト圧力印加装置4により、最上部のプローブカード2の上方から圧力を印加する(ステップS5)。このコンタクト圧力印加装置4による圧力の印加は、半導体ウェーハ1およびプローブカード2を破損しない程度の値まで徐々に増加するように実施される。これにより、最上部のプローブカード2の接触子10から下方に積層された両可動型コンタクトプローブ12の弾性的に上下に摺動するパッド部11および接触子10により圧力が伝達される。そして、例えば、接触子10が正常に検査用貫通孔部9を貫通した場合には、コンタクト不良のあったパッド部11とのコンタクト不良が改善されることとなる。
On the other hand, when it is determined by the contact test in step S4 that the
ステップS5で最上部のプローブカード2の上面側から圧力を印加した後、コンタクト試験装置によりコンタクト試験を再度実施する(ステップS6)。
After applying pressure from the upper surface side of the
このステップS6のコンタクト試験により、コンタクト不良が検出されなかった場合には、積層された各半導体ウェーハ1の半導体装置について機能試験が並行して実施されることとなる。
If no contact failure is detected by the contact test in step S6, a functional test is performed on the semiconductor devices of the stacked
一方、最上部のプローブカード2のパッド部11と最下部のプローブカードの接触子10との間が導通していないと判定された場合には、ウェーハ単位試験装置によりそれぞれの接触子10とパッド部11の導通状態を試験する(ステップS7)。
On the other hand, if it is determined that the
上記試験により、導通していないと判定された接触子10を有する両可動型コンタクトプローブ12と、この接触子10と導通すべきパッド部11を有する両可動型コンタクトプローブ12とをリレー18を切り換えることにより経路迂回処置する(ステップS8)。これにより、コンタクト不良のあった半導体ウェーハ1を迂回して配線し積層された他の半導体ウェーハ1の半導体装置の機能検査の実施ができるようになる。
The
ここで、図6は、図1に示す半導体検査装置の要部の構成を示す断面図および配線図である。図6に示すように、例えば、半導体ウェーハ1a、半導体ウェーハ1bで検査用貫通孔部9が正常に開口していないために、接触子19aとパッド部20aとが導通せずコンタクト不良21が発生した場合は、リレー18aをそのままにし、リレー18bを切り換えて、半導体ウェーハ1aを挟む上下2つのプローブカード2の外周コンタクタ13を配線する。これにより、既述のように、積層された他の半導体ウェーハ1の半導体装置の機能検査の実施ができるようになっている。
Here, FIG. 6 is a cross-sectional view and a wiring diagram showing the configuration of the main part of the semiconductor inspection apparatus shown in FIG. As shown in FIG. 6, for example, since the inspection through-
以上のように、本実施例に係る半導体検査装置によれば、半導体ウェーハとプローブカードとを交互に積層し、この積層された各半導体ウェーハの半導体装置について一括した信号入出力を可能とするとともに、例えば、半導体ウェーハに形成された検査用貫通孔部の開口に異常があり、積層されたプローブカードの電気的な導通が為されていない場合であっても、最上部のプローブカード2の上面側から圧力を印加しコンタクト不良を改善し、半導体装置について一括した信号入出力を可能とするので、積層された各半導体ウェーハの半導体装置について機能試験を並行して実施することができ、試験時間の短縮を図ることができる。
As described above, according to the semiconductor inspection apparatus according to the present embodiment, the semiconductor wafer and the probe card are alternately stacked, and signal input / output can be performed collectively for the semiconductor devices of the stacked semiconductor wafers. Even if, for example, there is an abnormality in the opening of the inspection through hole formed in the semiconductor wafer and the stacked probe cards are not electrically connected, the upper surface of the
また、上記コンタクト不良が改善されない場合であっても、コンタクト不良のある半導体ウェーハを迂回するようにプローブカードを配線することにより、少なくとも残りの半導体ウェーハに形成された各半導体装置については、機能試験のための信号の出入力を可能にすることができる。 Even if the contact failure is not improved, at least for each semiconductor device formed on the remaining semiconductor wafer, a functional test is performed by wiring the probe card so as to bypass the semiconductor wafer having the contact failure. It is possible to enable input / output of signals for.
上記実施例1では、半導体ウェーハを貫通する半導体装置の検査用貫通孔部にコンタクトするとともに貫通するための接触子が、鋲状プローブ針である場合について述べたが、本実施例では、接触子の他の構成について述べる。 In the first embodiment, the case where the contact for contacting and penetrating the inspection through-hole portion of the semiconductor device penetrating the semiconductor wafer is a hook-shaped probe needle has been described. Another configuration will be described.
図7は、本発明の実施例2に係る半導体検査装置の要部構成を示す断面図である。また、また、図8は、本発明の実施例2に係る半導体検査装置の両可動型コンタクトプローブの要部構成を示す断面図である。なお、図中、実施例1と同じ符号は、実施例1と同様の構成を示しており、図示しない他の構成は実施例1の構成と同様である。
FIG. 7 is a cross-sectional view showing a main configuration of a semiconductor inspection apparatus according to
図7に示すように、接触子22は、円錐形プローブ針である。この円錐形プローブ針の頂部22aがパッド部11に接触し電気信号を伝送するようになっている。また、円錐形プローブ針の円錐面22bは、検査用貫通孔部9の上部で接触し支持されるとともに電気的に導通するようになっている。また、接触子22は、例えば、タングステン等の導電性の材質からなり、検査用貫通孔部9と接触して電気的に接続できるようになっている。
As shown in FIG. 7, the
ここで、図8に示すように、両可動型コンタクトプローブ23は、プローブカード2の本体に固定され、弾性体であるバネ部14を支持する外筒15と、接触子22が下面側に接続されるとともにバネ部14が上面側に接続され、外筒15内を上下に摺動可能な下部内筒16と、パッド部11が上面側に接続されるとともにバネ部14が下面側に接続され、外筒15内を上下に摺動可能な上部内筒17と、を有する。この下部内筒16、上部内筒17が上下に摺動可能であることにより、プローブカード2の垂直方向のコプラナリティを吸収できるようになっている。
Here, as shown in FIG. 8, both movable contact probes 23 are fixed to the main body of the
以上のように、本実施例に係る半導体検査装置によれば、実施例1と同様に、積層された各半導体ウェーハの半導体装置について機能試験を並行して実施することができ、試験時間の短縮を図ることができる。 As described above, according to the semiconductor inspection apparatus according to the present embodiment, as in the first embodiment, functional tests can be performed in parallel on the semiconductor devices of the stacked semiconductor wafers, and the test time can be shortened. Can be achieved.
上記実施例2では、半導体ウェーハを貫通する半導体装置の検査用貫通孔部に電気的に導通するとともに貫通するための接触子が、円錐形プローブ針である場合について述べたが、本実施例では、特に、この接触子である円錐形プローブ針に溝部を形成した構成について述べる。 In the second embodiment, the case where the contact for passing through and penetrating through the inspection through-hole portion of the semiconductor device penetrating the semiconductor wafer is a conical probe needle has been described. In particular, a configuration in which a groove is formed in the conical probe needle which is the contact will be described.
図9は、本発明の実施例3に係る半導体検査装置の両可動型コンタクトプローブの要部構成を示す断面図である。図10は、図9の両可動型コンタクトプローブの接触子の断面図である。なお、図中、実施例と同じ符号は、実施例1と同様の構成を示しており、図示しない他の構成は実施例1の構成と同様である。
FIG. 9 is a cross-sectional view showing the main configuration of both movable contact probes of the semiconductor inspection apparatus according to
図9に示すように、両可動型コンタクトプローブ25は、プローブカード2の本体に固定され、弾性体であるバネ部14を支持する外筒15と、接触子24が下面側に接続されるとともにバネ部14が上面側に接続され、外筒15内を上下に摺動可能な下部内筒16と、パッド部11が上面側に接続されるとともにバネ部14が下面側に接続され、外筒15内を上下に摺動可能な上部内筒17と、を有する。
As shown in FIG. 9, both movable contact probes 25 are fixed to the main body of the
接触子24は、円錐形プローブ針である。この円錐形プローブ針の頂部24aがパッド部11に接触し電気信号を伝送するようになっている。また、円錐形プローブ針の円錐面24bには、頂部24aから放射状に延びた溝25が形成されている。この溝25により、スクラブして接触抵抗を下げて、検査用貫通孔部9との接触性を向上させるようになっている。また、この接触子24は、既述の実施例と同様に、例えば、タングステン等の導電性の材質からなり、検査用貫通孔部9と接触して電気的に接続できるようになっている。
The
以上のように、本実施例に係る半導体検査装置によれば、実施例1と同様に、積層された各半導体ウェーハの半導体装置について機能試験を並行して実施することができ、試験時間の短縮を図ることができる。さらに、接触子である円錐形プローブ針の円錐面に溝を形成して、検査用貫通孔部との接触性を向上しているので、より確実に機能試験を実施できる。 As described above, according to the semiconductor inspection apparatus according to the present embodiment, as in the first embodiment, functional tests can be performed in parallel on the semiconductor devices of the stacked semiconductor wafers, and the test time can be shortened. Can be achieved. Furthermore, since a groove is formed in the conical surface of the conical probe needle as a contact to improve the contact property with the through hole for inspection, the function test can be performed more reliably.
なお、以上の実施例においては、プローブカードと半導体ウェーハとを積層した段階で、最上部のプローブカードの上面からコンタクト圧印加装置により圧力を印加については言及していないが、積層し半導体ウェーハを保持した後、当該圧力を印加し、その後のコンタクト試験でコンタクト不良が検出された場合に、さらに高い圧力を印加するようにしてもよいのは勿論である。 In the above embodiment, the application of pressure from the upper surface of the uppermost probe card at the stage where the probe card and the semiconductor wafer are laminated is not mentioned, but the laminated semiconductor wafer is not laminated. Of course, a higher pressure may be applied when a contact failure is detected in a subsequent contact test after the holding.
また、以上の実施例においては、両可動型コンタクトプローブの弾性体としてバネ部を用いて説明したが、他の弾性を有する機構であれば、同様の作用効果を奏することができるのは勿論である。 In the above embodiments, the spring portion is used as the elastic body of both movable contact probes. However, it is a matter of course that the same function and effect can be obtained with other elastic mechanisms. is there.
1 半導体ウェーハ
2 プローブカード
3 ウェーハ保持部
4 コンタクト圧印加装置
5 最下部用プローブカード基板
6 コンタクト試験用ドライバ
7 コンタクト試験用コンパレータ
8 ウェーハ単位試験用コンパレータ
9 検査用貫通孔部
10 接触子
10a 針状部
10b ふた状部
11 パッド部
12 両可動型コンタクトプローブ(ポゴピン)
13 外周コンタクタ
14 バネ部
15 外筒
16 下部内筒
17 上部内筒
18、18a、18b リレー
19 接触子
20 パッド部
21 コンタクト不良
22 接触子
22a 頂部
22b 円錐面
23 両可動型コンタクトプローブ(ポゴピン)
24 接触子
24a 頂部
24b 円錐面
25 溝
100 半導体検査装置
DESCRIPTION OF
13
24
Claims (5)
前記半導体ウェーハ上に、この半導体ウェーハの前記検査用貫通孔部を前記接触子が貫通するように前記プローブカードを配置し、このプローブカードと半導体ウェーハとの組を、前記プローブカードのパッド部がその上方に配置されるべき他のプローブカードの接触子を受け止めるように積層し、この積層された前記半導体ウェーハをそれぞれ保持するためのウェーハ保持部と、を備えることを特徴とする半導体検査装置。 On the lower side, there is provided a contact for conducting and penetrating through the inspection through-hole portion penetrating the semiconductor wafer. On the upper side, there is another contact disposed on the upper side while being electrically connected to this contact. A plurality of probe cards having contact probes provided with pad portions for receiving the contacts;
On the semiconductor wafer, the probe card is arranged so that the contact penetrates the inspection through-hole portion of the semiconductor wafer, and a set of the probe card and the semiconductor wafer is combined with a pad portion of the probe card. A semiconductor inspection apparatus comprising: a wafer holding section for stacking the contacts of other probe cards to be placed thereon and holding the stacked semiconductor wafers.
積層された最下部の前記プローブカードの下方に配置され、このプローブカードの接触子を受け止めるための最下部用プローブカード基板と、
最上部の前記プローブカードの前記パッド部から最下部の前記プローブカードの前記接触子までの導通状態を試験するためのコンタクト試験装置と、
をさらに備えることを特徴とする請求項1に記載の半導体検査装置。 A contact pressure application device for applying pressure from above the probe card, which is disposed above the uppermost stacked probe card;
A lowermost probe card board for receiving the contact of the probe card, disposed below the stacked lowermost probe card;
A contact test device for testing a conduction state from the pad portion of the uppermost probe card to the contact of the lowermost probe card;
The semiconductor inspection apparatus according to claim 1, further comprising:
さらに備えることを特徴とする請求項2に記載の半導体検査装置。 A wafer unit test apparatus for performing a contact test between the pad unit and the contact in units of the wafer,
The semiconductor inspection apparatus according to claim 2, further comprising:
このプローブカードと半導体ウェーハとの組を、前記プローブカードのパッド部がその上方に配置されるべき他のプローブカードの接触子を受け止めるように積層し、
この積層された前記半導体ウェーハをそれぞれ保持し、
積層された最上部の前記プローブカードの前記パッド部から最下部の前記プローブカードの前記接触子までの導通状態を試験し、
前記コンタクト試験により、前記最上部のプローブカードの前記パッド部と前記最下部のプローブカードの接触子との間が導通していない場合は、このプローブカードの上方から圧力を印加することを特徴とすることを特徴とする半導体装置の検査方法。 A probe card having a contact probe provided with a contact on the lower side and a pad portion electrically connected to the contact on the upper side is formed as a through hole for inspection of a semiconductor inspection device formed on a semiconductor wafer. Arranged on a semiconductor wafer so as to penetrate through and contact the contactor,
The probe card and semiconductor wafer set are stacked so that the pad portion of the probe card receives contacts of other probe cards to be disposed above it,
Each of the stacked semiconductor wafers is held,
Test the conduction state from the pad portion of the uppermost stacked probe card to the contact of the lowermost probe card,
When contact between the pad portion of the uppermost probe card and the contact of the lowermost probe card is not conducted by the contact test, pressure is applied from above the probe card. A method for inspecting a semiconductor device.
最上部のプローブカードのパッド部と最下部のプローブカードの接触子との間が導通していないと判定された場合には、それぞれの前記接触子と前記パッド部の導通状態を試験し、
導通していないと判定された接触子を有するコンタクトプローブと、この接触子と導通すべきパッド部を有するコンタクトプローブとを配線することを特徴とする請求項4に記載の半導体装置の検査方法。 After applying pressure from the upper surface side of the uppermost probe card, the contact test is performed again,
If it is determined that there is no conduction between the pad portion of the uppermost probe card and the contact of the lowermost probe card, test the conduction state of each contact and the pad portion,
5. The method of inspecting a semiconductor device according to claim 4, wherein a contact probe having a contact determined to be non-conductive and a contact probe having a pad portion to be electrically connected to the contact are wired.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005188668A JP2007012709A (en) | 2005-06-28 | 2005-06-28 | Semiconductor inspection device, and inspection method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005188668A JP2007012709A (en) | 2005-06-28 | 2005-06-28 | Semiconductor inspection device, and inspection method of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007012709A true JP2007012709A (en) | 2007-01-18 |
Family
ID=37750855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005188668A Pending JP2007012709A (en) | 2005-06-28 | 2005-06-28 | Semiconductor inspection device, and inspection method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007012709A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016098175A1 (en) * | 2014-12-16 | 2016-06-23 | Wit株式会社 | Circuit inspection probe device |
CN113270393A (en) * | 2021-05-12 | 2021-08-17 | 武汉新芯集成电路制造有限公司 | Test key structure and wafer stacking structure |
-
2005
- 2005-06-28 JP JP2005188668A patent/JP2007012709A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016098175A1 (en) * | 2014-12-16 | 2016-06-23 | Wit株式会社 | Circuit inspection probe device |
CN113270393A (en) * | 2021-05-12 | 2021-08-17 | 武汉新芯集成电路制造有限公司 | Test key structure and wafer stacking structure |
CN113270393B (en) * | 2021-05-12 | 2024-03-15 | 武汉新芯集成电路制造有限公司 | Test key structure and wafer stacking structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5486866B2 (en) | Manufacturing method of semiconductor device | |
US8310253B1 (en) | Hybrid probe card | |
US7456643B2 (en) | Methods for multi-modal wafer testing using edge-extended wafer translator | |
KR100712561B1 (en) | Wafer type probe card and method for fabricating the same and semiconductor test apparatus having wafer type probe card | |
US7782688B2 (en) | Semiconductor memory device and test method thereof | |
KR101384714B1 (en) | Device for semiconductor test | |
WO2016017292A1 (en) | Device inspection method, probe card, interposer, and inspection apparatus | |
JP2018096972A (en) | Probe card and test apparatus including the same | |
US7105856B1 (en) | Test key having a chain circuit and a kelvin structure | |
JP2008071999A (en) | Semiconductor device, inspection method therefor, and inspection method for inspecting apparatus of semiconductor device | |
JP2009270835A (en) | Inspection method and device for semiconductor component | |
KR102148840B1 (en) | Probe card | |
EP2385551A1 (en) | Silicon substrate wafer and test method | |
KR102047665B1 (en) | Probe card and test device including the same | |
JP2005315775A (en) | Four-terminal inspection method and four-terminal inspection jig using single-sided transfer probe | |
KR20130019602A (en) | Probe card | |
JP2007012709A (en) | Semiconductor inspection device, and inspection method of semiconductor device | |
WO2007138831A1 (en) | Board examination method and board examination device | |
TWI431278B (en) | Semiconductor test probe card space transformer | |
US11372024B2 (en) | Probe card test apparatus | |
KR20090075515A (en) | Probe card and test apparatus comprising the same | |
JP2010098046A (en) | Probe card and method for manufacturing semiconductor device | |
KR20100099516A (en) | Detecting structure | |
JP2007251022A (en) | Semiconductor device and its testing method | |
JPH04320044A (en) | Semiconductor device, and method and apparatus for testing semiconductor device |