JP2007005561A - Electronic device having double sided mounting circuit substrate with built-in capacitor - Google Patents
Electronic device having double sided mounting circuit substrate with built-in capacitor Download PDFInfo
- Publication number
- JP2007005561A JP2007005561A JP2005183815A JP2005183815A JP2007005561A JP 2007005561 A JP2007005561 A JP 2007005561A JP 2005183815 A JP2005183815 A JP 2005183815A JP 2005183815 A JP2005183815 A JP 2005183815A JP 2007005561 A JP2007005561 A JP 2007005561A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- capacitor
- double
- electronic device
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
Description
本発明は、回路基板を用いて半導体素子を高密度に電気接続したキャパシタ内蔵両面実装回路基板を有する電子装置に関する。 The present invention relates to an electronic device having a circuit board with a built-in capacitor in which semiconductor elements are electrically connected with high density using a circuit board.
従来、電子機器に半導体素子を高密度に実装する形態としては、パッケージ基板と呼ばれる小型の回路基板に半導体素子を実装し、その半導体素子を実装したパッケージ基板を、マザーボードと呼ばれる、より大きな回路基板にさらに実装するという、2段階の実装構造が用いられている。マザーボードには電子機器全体の回路が形成される。 Conventionally, as a form of mounting semiconductor elements on an electronic device at a high density, a semiconductor element is mounted on a small circuit board called a package board, and the package board on which the semiconductor element is mounted is referred to as a motherboard, which is a larger circuit board. In this case, a two-stage mounting structure is used. A circuit for the entire electronic device is formed on the motherboard.
これは、半導体素子とマザーボードの配線ルールが、形状、製造方法、要求特性の点で大きく異なるためである。半導体素子表面に形成される入出力用接続端子は、マザーボード表面に形成される入出力用接続端子より微細であるため、両者のインターフェースとして、半導体素子表面に形成された入出力用接続端子と、マザーボード表面に形成された入出力用接続端子の両方を有するパッケージ基板を用いている。 This is because the wiring rules between the semiconductor element and the mother board are greatly different in terms of shape, manufacturing method, and required characteristics. Since the input / output connection terminal formed on the surface of the semiconductor element is finer than the input / output connection terminal formed on the motherboard surface, as an interface between them, the input / output connection terminal formed on the semiconductor element surface, A package substrate having both input / output connection terminals formed on the surface of the motherboard is used.
したがって、マザーボードにおける半導体素子の実装密度を上げる手段として様々な考案がなされている。例えば、特許文献1には、マザーボードにおける半導体素子の実装密度を上げる手段として、半導体素子を実装したフレキシブルプリント配線板を折りたたむことで、半導体素子を積み重ねる構造が提案されている。
Therefore, various ideas have been made as means for increasing the mounting density of semiconductor elements on the mother board. For example,
一方、特許文献2には、実装面積の増加を少なくしながら、半導体素子近傍にキャパシタを配置するための電子部品の実装構造が提案されている。この構造においては、キャパシタを構成するように、誘電体層の両面に電極層を対向配置し、配線基板上に電子部品を実装し、その上に半導体素子を実装する。半導体素子と配線基板を貫通電極を介して接続するとともに、半導体素子又は配線基板を取り出し電極に接続する。
ネットワーク機器の高速化,大容量化にともない、半導体素子間の配線距離を短縮し,実装密度を上げることが要求されている。一方、電源スイッチング等による高周波ノイズを除去するには,半導体素子近傍にキャパシタを配設する必要がある。しかし、キャパシタの配設面積は半導体素子の高密度実装の障害となるため、キャパシタの近接配置と半導体素子の高密度実装を両立することが困難であった。 As network devices increase in speed and capacity, it is required to reduce the wiring distance between semiconductor elements and increase the mounting density. On the other hand, in order to remove high frequency noise due to power switching or the like, it is necessary to dispose a capacitor near the semiconductor element. However, since the capacitor area is an obstacle to high-density mounting of semiconductor elements, it is difficult to achieve both close proximity of capacitors and high-density mounting of semiconductor elements.
本発明は、上記の点に鑑みてなされたものであり、両面実装回路基板ユニットにおいて、半導体素子の実装密度を上げると共に、半導体素子近傍にキャパシタを配設することを可能とする実装構造を提供することを目的とする。 The present invention has been made in view of the above points, and in a double-sided mounting circuit board unit, provides a mounting structure capable of increasing the mounting density of semiconductor elements and disposing a capacitor near the semiconductor elements. The purpose is to do.
上記の課題を解決するために、本発明の両面実装回路基板ユニットを有する電子装置は、複数の両面実装回路基板ユニットが搭載された電子装置であって、前記両面実装回路基板ユニットが、半導体素子を実装する一方の面と、グランド層が露出した他方の面とを有する2つの回路基板と、前記2つの回路基板の間に配置され、中心の電源層を挟んで2つの誘電体層が形成されると共に、前記誘電体層の外側に前記電源層から電気的に絶縁されたグランド層を更に有する板状キャパシタとを備え、前記2つの回路基板と前記板状キャパシタとが、それぞれのグランド層を対向するように配置され、グランド層同士が電気的に接続されることを特徴とする。 In order to solve the above problems, an electronic device having a double-sided mounting circuit board unit according to the present invention is an electronic device in which a plurality of double-sided mounting circuit board units are mounted. The two circuit boards having one surface for mounting and the other surface from which the ground layer is exposed, and two dielectric layers formed between the two circuit boards and sandwiching the central power supply layer And a plate capacitor further having a ground layer electrically insulated from the power supply layer outside the dielectric layer, wherein the two circuit boards and the plate capacitor are respectively connected to the ground layers. Are arranged so as to face each other, and the ground layers are electrically connected to each other.
上記の両面実装回路基板ユニットを有する電子装置は、前記板状キャパシタが少なくともその一辺に、電源端子およびグランド端子を有する構成としてもよい。 The electronic device having the above-described double-sided mounted circuit board unit may be configured such that the plate capacitor has a power supply terminal and a ground terminal on at least one side thereof.
上記の両面実装回路基板ユニットを有する電子装置は、各回路基板のグランド層の接続端子部が半導体素子を実装する面の反対側の面に露出させたグランド層のみであり、配線および電源の接続端子部が設けられた回路基板の端部には存在しない構成としてもよい。 In the electronic device having the above-described double-sided mounting circuit board unit, the connection terminal portion of the ground layer of each circuit board is only the ground layer exposed on the surface opposite to the surface on which the semiconductor element is mounted. It is good also as a structure which does not exist in the edge part of the circuit board provided with the terminal part.
上記の両面実装回路基板ユニットを有する電子装置は、前記板状キャパシタとして、電源層の両面に3層以上の誘電体層を有する積層型キャパシタを用いる構成としてもよい。 The electronic device having the above-described double-sided mounted circuit board unit may employ a multilayer capacitor having three or more dielectric layers on both sides of the power supply layer as the plate capacitor.
上記の両面実装回路基板ユニットを有する電子装置は、前記2つの回路基板と前記板状キャパシタとの電気的接続に導電性ペーストを用いる構成としてもよい。 The electronic device having the above-described double-sided mounting circuit board unit may use a conductive paste for electrical connection between the two circuit boards and the plate capacitor.
本発明の両面実装回路基板を有する電子装置においては、半導体素子を実装する面と、グランド層あるいは電源層が露出した面を有する回路基板2枚を、グランド層が露出した面を向かい合わせて配置し、2つの回路基板の間に、グランド層が露出したキャパシタフィルムを挿入して、2つの回路基板とその間に挿入されたキャパシタフィルムを電気的に接続するとともに、2つの回路基板とその間に挿入されたキャパシタフィルムを接着することにより、半導体素子が両面に実装された両面実装回路基板ユニットとすると共に、2つの回路基板の内部にキャパシタ層を内蔵することが可能となる。 In an electronic device having a double-sided mounting circuit board according to the present invention, two circuit boards having a surface on which a semiconductor element is mounted and a surface on which a ground layer or a power supply layer is exposed are arranged with the surface on which the ground layer is exposed facing each other. The capacitor film with the ground layer exposed is inserted between the two circuit boards to electrically connect the two circuit boards and the capacitor film inserted therebetween, and between the two circuit boards. By adhering the capacitor film thus formed, it is possible to form a double-sided mounting circuit board unit in which semiconductor elements are mounted on both sides, and to incorporate a capacitor layer inside two circuit boards.
本発明の両面実装回路基板ユニットは、片面実装回路基板を製造後、回路基板の一面に露出させた電源層あるいはグランド層2つでキャパシタフィルムを挟み込み、電気的に接続する構成を有する。このため、容易かつ低コストにキャパシタを2つの回路基板間に内蔵し、かつ、高密度実装に有効な両面実装回路基板ユニットを提供することが可能となる。 The double-sided mounted circuit board unit according to the present invention has a configuration in which after a single-sided mounted circuit board is manufactured, a capacitor film is sandwiched between two power supply layers or ground layers exposed on one surface of the circuit board and electrically connected. For this reason, it is possible to provide a double-sided mounting circuit board unit in which a capacitor is built in between two circuit boards easily and at low cost and is effective for high-density mounting.
さらに、電源層とグランド層を有するキャパシタフィルムのグランド電極を各回路基板の半導体素子を実装していない面に設けたグランド電極と電気的に接続して、マザーボードのグランド電極と電気的に接続されたキャパシタフィルムのグランド電極をマザーボードにおけるグランド電極の延長とする構成を有する。このため、従来、半導体素子を実装した回路基板の入出力端子において、並列接続によるインダクタンス低減を目的に半数以上を占めていたグランド電極数を、キャパシタフィルムのグランド電極と電気的に接続するための1つにすることで、各回路基板の入出力端子数を半数以下に低減することができる。 Further, the ground electrode of the capacitor film having the power supply layer and the ground layer is electrically connected to the ground electrode provided on the surface of each circuit board where the semiconductor element is not mounted, and is electrically connected to the ground electrode of the motherboard. The capacitor film has a configuration in which the ground electrode of the capacitor film is an extension of the ground electrode on the motherboard. For this reason, the number of ground electrodes, which conventionally accounted for more than half of the input / output terminals of the circuit board on which the semiconductor element is mounted, for the purpose of reducing inductance by parallel connection, is electrically connected to the ground electrode of the capacitor film. By using one, the number of input / output terminals of each circuit board can be reduced to half or less.
本発明を実施するための形態について図面と共に説明する。 A mode for carrying out the present invention will be described with reference to the drawings.
まず、本発明者が特願2005−012937号において提案した、両面実装回路基板ユニットの実装構造について、図1を用いて説明する。 First, a mounting structure of a double-sided mounting circuit board unit proposed by the present inventor in Japanese Patent Application No. 2005-012937 will be described with reference to FIG.
図1の両面実装回路基板ユニット20において、LSI等の半導体素子21が、回路基板22の表面及び裏面にそれぞれ実装されている。図1の例では、2つの半導体素子21が上下対称の位置に実装されている。しかし、必ずしも対称の位置に2つの半導体素子21を配設する必要はない。また、各半導体素子21の内部配線構造も、必ずしも対称である必要はない。
In the double-sided mounting
図2は、マザーボードに図1の両面実装回路基板ユニットを複数段スタックして積み重ねて構成した電子装置を示す。 FIG. 2 shows an electronic device configured by stacking the double-sided mounting circuit board units of FIG.
図2に示すように、各両面実装回路基板ユニット20の両端には、電気的接続用の端子(図示なし)が設けられており、コネクタ4と接続することにより、複数の両面実装回路基板ユニット20間の電気的接続がなされる。
As shown in FIG. 2, terminals (not shown) for electrical connection are provided at both ends of each double-sided mounting
コネクタ4はマザーボード6と電気的に接続されており、半導体素子21とマザーボード6上に実装される他の電子部品(図示なし)との間の電気的接続がなされる。
The connector 4 is electrically connected to the
図2の電子装置1のスタック構造において、回路基板22の両面に実装された半導体素子21は、互いに向かい合う配置となる。この向かい合う半導体素子21の間に生じる空間には、放熱板5が挿入されている。図2の例では、複数の放熱板5の各々が、向かい合う半導体素子21の間に生じる空間に挿入されているが、これら複数の放熱板5は後方において一体化されるように形成され、放熱板アセンブリを構成している。
In the stack structure of the
放熱板5の材質は、熱伝導率が高く、安価で、しかも機械加工が容易な材質であることが望ましい。例えば、放熱板5の材質として、アルミニウム、又はアルミニウム合金を用いるとよい。
The material of the
電子装置1全体の小型化の観点から、この例における放熱板5の厚さは、1mm未満に設定されている。放熱板5の表面と半導体素子21の表面との隙間を埋めるために、放熱用のグリースを予め、半導体素子21上又は放熱板5の表面に塗布しておいてもよい。
From the viewpoint of miniaturization of the entire
図2の電子装置1は、実装された半導体素子の高さ方向に、両面実装回路基板ユニット20が複数個、スタックして積み重ねられた実装構造を有するとともに、積み重ねられた複数の両面実装回路基板ユニット20の少なくとも一辺側が開口するように配置され、かつ、両面実装回路基板ユニット20の端部で、各両面実装回路基板ユニット20間の電気的な接続を行なうコネクタ4と、スタック構造で互いに対向する半導体素子21の間に設けられ、各半導体素子21にそれぞれ接触する冷却構造(放熱板5)を有している。
The
図3は、図2の電子装置に用いられるコネクタの接続例を示す概略図である。 FIG. 3 is a schematic diagram illustrating a connection example of a connector used in the electronic apparatus of FIG.
図3に示すように、マザーボード6の向かい合う2辺に沿って複数のコネクタピン24が設けられている。
As shown in FIG. 3, a plurality of connector pins 24 are provided along two opposing sides of the
また、両面実装回路基板ユニット20の回路基板22には、その向かい合う2辺に沿って、電気的接続及び位置あわせのための貫通穴27が形成されている。隣り合う2つの両面実装回路基板ユニット20の間にそれぞれスペーサ25が挿入されている。このスペーサ25にも、回路基板22の貫通穴27の位置と対応する位置に、貫通穴25hが形成されている。
Further, the
スペーサ25の材質は、例えばゴムなどの絶縁体である。スペーサ25の厚さを調整することにより、隣り合う2つの両面実装回路基板ユニット20間の距離を調整することができる。
The material of the spacer 25 is an insulator such as rubber. By adjusting the thickness of the spacer 25, the distance between two adjacent double-sided mounting
回路基板22の貫通穴27と、スペーサ25の貫通穴25hとに、マザーボード6の導電性のコネクタピン24を差し込むことにより、各両面実装回路基板ユニット20が位置決めされると共に、両面実装回路基板ユニット20とマザーボード6の間の電気的接続が行われる。
By inserting the conductive connector pins 24 of the
両面実装回路基板ユニット20の回路基板22に形成された複数の貫通穴27は、選択的にその内壁に導電処理がなされている。すなわち、各両面実装回路基板ユニット20は、その回路基板22内に形成された配線パターン(図示なし)に応じて、導電処理がなされた貫通穴27と、導電処理がなされない貫通穴27とを有する。導電処理がなされた貫通穴27は、その内壁に、例えばめっき処理等により形成される金属層を有する。回路基板22の配線パターンとコネクタピン24とが、導電処理のなされた貫通穴27を介して導通され、各両面実装回路基板ユニット20間の電気的な接続がなされている。導電処理がなされない貫通穴27は、もっぱら位置合わせのために形成されている。
The plurality of through
このように、両面実装回路基板ユニット20の回路基板22に形成された複数の貫通穴27を選択的に導電処理することにより、複数の両面実装回路基板ユニット20をスタックして積み重ねられた実装構造における所望の回路基板間の導通を実現することができる。
In this way, a mounting structure in which a plurality of double-sided mounting
図4は、本発明の一実施形態に係るキャパシタ内蔵両面実装回路基板ユニットの構成を示す。図4(a)は2つの回路基板とキャパシタフィルムを張り合わせる前の状態を示し、図4(b)は2つの回路基板とキャパシタフィルムを張り合わせてグランド電極間接続が完了した後の状態を示す。 FIG. 4 shows the configuration of a circuit board unit with a built-in capacitor according to an embodiment of the present invention. 4A shows a state before the two circuit boards and the capacitor film are bonded together, and FIG. 4B shows a state after the connection between the ground electrodes is completed by bonding the two circuit boards and the capacitor film. .
図4(a)に示すように、LSI等の半導体素子11は、回路基板12の片面に実装されている。回路基板12は、半導体素子11を実装した面と、半導体素子11を実装していない反対側の面を有し、この反対側の面にグランド電極14が露出されている。各々半導体素子11を実装した2つの回路基板12を、グランド電極14が露出した面を向かい合わせて配置する。2つの回路基板12の間に、グランド電極14が両面に露出したキャパシタフィルム13を配置する。
As shown in FIG. 4A, a
図4(b)に示すように、キャパシタフィルム13を2つの回路基板12の間に挿入して、回路基板12とキャパシタフィルム13の向かい合うグランド電極14間の電気的な接続を行なうと共に、2つの回路基板12とキャパシタフィルム13を接着することにより、キャパシタ内蔵の両面実装回路基板ユニット10が作製されている。
As shown in FIG. 4B, the
前述したように、従来の実装構造は、個々のキャパシタを別々に回路基板内部に配設する構成や、回路基板内部の電源層・グランド層間をキャパシタとして利用する構成を用いている。個々のキャパシタを歩留まり良く回路基板内部に別々に配設することは困難である。また、キャパシタとして使用する材料が回路基板の製造プロセスに適合する必要があり、低コストでキャパシタ内蔵の回路基板を製造することは困難である。 As described above, the conventional mounting structure uses a configuration in which individual capacitors are separately provided in the circuit board, or a configuration in which the power supply layer / ground layer in the circuit board is used as a capacitor. It is difficult to separately arrange individual capacitors in a circuit board with a high yield. In addition, the material used as the capacitor needs to be compatible with the circuit board manufacturing process, and it is difficult to manufacture a circuit board with a built-in capacitor at low cost.
これに対し、本実施形態では、キャパシタ内蔵両面実装回路基板ユニット10を複数個マザーボード上にスタックして積み重ねる際の実装構造として、図2及び図3の実装構造を採用する。
On the other hand, in the present embodiment, the mounting structure shown in FIGS. 2 and 3 is adopted as a mounting structure when a plurality of double-sided mounting
この場合、図3の構成例と同様に、図4(b)の両面実装回路基板ユニット10において回路基板12の両端には、電気的接続用の端子12aが設けられている。マザーボード6上に複数の両面実装回路基板ユニット10をスタックして積み重ねた実装構造とした場合に、マザーボード6のコネクタピン24と、各両面実装回路基板ユニット10の電気的接続用の端子12aとの電気的接続を容易に行うことができる。
In this case, similarly to the configuration example of FIG. 3,
また、図3のコネクタの接続例と同様に、図4(b)の両面実装回路基板ユニット10において、回路基板12には、その向かい合う2辺に沿って、電気的接続及び位置あわせのために複数の貫通穴(図示なし)を形成しておくとよい。隣り合う2つの両面実装回路基板ユニット10の間にそれぞれスペーサ(図示なし)を挿入する。このスペーサにも、回路基板12の貫通穴の位置と対応する位置に、貫通穴が形成されている。
As in the connector connection example of FIG. 3, in the double-sided mounting
回路基板12の貫通穴と、スペーサの貫通穴とに、マザーボード6の導電性のコネクタピン24を差し込むことにより、各両面実装回路基板ユニット10が位置決めされると共に、両面実装回路基板ユニット10とマザーボード6の間の電気的接続が行われる。さらに、図3のコネクタの接続例と同様に、図4(b)の両面実装回路基板ユニット10の回路基板12に形成される複数の貫通穴は、選択的にその内壁に導電処理がなされている。
By inserting the conductive connector pins 24 of the
この実装構造を用いることにより、片面実装回路基板を製造後、2つの回路基板12の一面に露出させた電源層又はグランド層にてキャパシタフィルム13を挟み込み、電気的に接続する構成を有する。このため、容易かつ低コストに、キャパシタを半導体素子11近傍の位置で回路基板12間に内蔵し、かつ、高密度実装に有効な両面実装回路基板ユニットを提供することが可能となる。
By using this mounting structure, the
図6は、本発明のキャパシタ内蔵両面実装回路基板ユニットに用いられる回路基板の構成例を示す平面図である。 FIG. 6 is a plan view showing a configuration example of a circuit board used in the double-sided mounting circuit board unit with a built-in capacitor according to the present invention.
図6に示すように、この回路基板12において、LSI等の半導体素子11を実装する面の中央部には、複数のLSI実装用パッド32が形成されている。回路基板12のLSI実装用パッド32と半導体素子11との間の電気的な接続はバンプ等を介して行われる。
As shown in FIG. 6, in this
また、この回路基板12には、その向かい合う2辺に沿って、上述した複数の貫通穴上に、複数の信号接続用パッド34が形成されている。各信号接続用パッド34は、回路基板12上に形成された配線パターンにより、対応するLSI実装用パッド32と接続されている。
The
図3の構成例と同様に、図6の回路基板12の上述した複数の貫通穴の位置と対応する位置に、各信号接続用パッド34を配置することで、回路基板12とマザーボード6との間の電気的な接続を、コネクタピン24を介して容易に行うことができる。
Similar to the configuration example of FIG. 3, the signal connection pads 34 are arranged at positions corresponding to the above-described positions of the plurality of through holes of the
図7は、本発明のキャパシタ内蔵両面実装回路基板ユニットに用いられる積層型キャパシタの構成を示す。 FIG. 7 shows the configuration of a multilayer capacitor used in the double-sided mounting circuit board unit with a built-in capacitor according to the present invention.
図7の積層型キャパシタ13は、くし形状の電源電極36とくし形状のグランド電極38とを互いに向かい合うように配置して、誘電体37内に埋め込むことにより形成されている。この積層型キャパシタ13において、片方の面に電源電極36が露出されており、他方の面にグランド電極38が露出されている。
The
上述した図4の実施形態と同様に、図7の積層型キャパシタ13を2つの回路基板12の間に挿入して、各回路基板12と積層型キャパシタ13の向かい合うグランド電極又は電源電極間の電気的な接続を行うと共に、2つの回路基板12と積層型キャパシタ13を接着することで、キャパシタ内蔵の両面実装回路基板ユニット10を作成することができる。
Similar to the above-described embodiment of FIG. 4, the
図7の積層型キャパシタ13を両面実装回路基板ユニット10に内蔵することにより、容易かつ低コストに、キャパシタを回路基板に内蔵し、かつ、高密度実装に有効な両面実装回路基板ユニットを提供することが可能となる。
By providing the
次に、図5は、本発明の他の実施形態に係るキャパシタ内蔵両面実装回路基板ユニットの構成を示す。 Next, FIG. 5 shows a configuration of a double-sided mounting circuit board unit with a built-in capacitor according to another embodiment of the present invention.
図5(a)は2つの回路基板とキャパシタフィルムを張り合わせる前の状態を示し、図5(b)は2つの回路基板とキャパシタフィルムを張り合わせてグランド電極間接続が完了した後の状態を示す。 5A shows a state before the two circuit boards and the capacitor film are bonded together, and FIG. 5B shows a state after the connection between the ground electrodes is completed by bonding the two circuit boards and the capacitor film. .
図5(a)に示すように、LSI等の半導体素子11が、回路基板12の片面に実装されている。回路基板12は、半導体素子11を実装した面と、半導体素子11を実装していない反対側の面を有し、この反対側の面にグランド電極14が露出している。各々半導体素子11を実装した2つの回路基板12を、グランド電極14が露出した面を向かい合わせて配置する。2つの回路基板12の間に、グランド電極14が両面に露出したキャパシタフィルム13aを配置する。
As shown in FIG. 5A, a
キャパシタフィルム13aは、表面及び裏面に露出させたグランド層14と、高誘電率を有する樹脂にて形成した2つの樹脂層15の間に挿入された、導電性金属にて形成した電源層16とを含む、少なくとも5層の層構造を有している。各樹脂層15の高誘電率を有する樹脂として、誘電率10以上の材料(ε>10)が望ましい。
The
図5(b)に示すように、キャパシタフィルム13aのグランド電極14は、各回路基板12のグランド電極14と向かい合わせに配置されて、電気的接続が行なわれると共に、導電性接着剤17によって、各回路基板12とキャパシタフィルム13aとを接着することにより、キャパシタ内蔵の両面実装回路基板ユニット10Aが作製されている。
As shown in FIG. 5 (b), the
また、このキャパシタフィルム13aには、高誘電率を有する樹脂の代わりに、無機絶縁材料を用いても良い。導電性接着剤17を用いた接着においては、回路基板12、キャパシタフィルム13aともに、基板短部の接続端子部を除き、グランド電極以外の露出面は絶縁体であるため、工業的な製造において導電性接着剤17を用いて、容易に電気的接続と接着を行なうことができる。
In addition, an inorganic insulating material may be used for the
また、図3の構成例と同様に、図5(b)の両面実装回路基板ユニット10Aにおいて回路基板12の両端には、電気的接続用の端子12aが設けられている。マザーボード6上に複数の両面実装回路基板ユニット10をスタックして積み重ねた実装構造とした場合に、マザーボード6のコネクタピン24と、各両面実装回路基板ユニット10Aの電気的接続用の端子12aとの電気的接続を容易に行うことができる。
As in the configuration example of FIG. 3,
また、図3のコネクタの接続例と同様に、図5(b)の両面実装回路基板ユニット10Aにおいて、回路基板12には、その向かい合う2辺に沿って、電気的接続及び位置あわせのために複数の貫通穴(図示なし)を形成しておくとよい。隣り合う2つの両面実装回路基板ユニット10Aの間にそれぞれスペーサ(図示なし)を挿入する。このスペーサにも、回路基板12の貫通穴の位置と対応する位置に、貫通穴が形成されている。
Similarly to the connector connection example of FIG. 3, in the double-sided mounting
回路基板12の貫通穴と、スペーサの貫通穴とに、マザーボード6の導電性のコネクタピン24を差し込むことにより、各両面実装回路基板ユニット10Aが位置決めされると共に、両面実装回路基板ユニット10Aとマザーボード6の間の電気的接続が行われる。さらに、図3のコネクタの接続例と同様に、図5(b)の両面実装回路基板ユニット10Aの回路基板12に形成される複数の貫通穴は、選択的にその内壁に導電処理がなされている。
By inserting the conductive connector pins 24 of the
従って、図5の実施形態の両面実装回路基板ユニット10Aによれば、上述の図4の実施形態と同様の効果を得ることができる。
Therefore, according to the double-sided mounted
また、本実施形態の両面実装回路基板においては、電源層とグランド層を有するキャパシタフィルムのグランド電極を回路基板の半導体を実装していない面に設けたグランド電極と電気的に接続して、マザーボードのグランド電極と電気的に接続されたキャパシタフィルムのグランド電極をマザーボードにおけるグランド電極の延長とする構成を有する。このため、従来、半導体素子を実装した回路基板の入出力端子において、並列接続によるインダクタンス低減を目的に半数以上を占めていたグランド電極数を、キャパシタフィルムのグランド電極と電気的に接続するための一つにすることで、回路基板の入出力端子数を半数以下に低減することができる。 Further, in the double-sided mounting circuit board of the present embodiment, the ground electrode of the capacitor film having the power supply layer and the ground layer is electrically connected to the ground electrode provided on the surface of the circuit board where the semiconductor is not mounted, The ground electrode of the capacitor film electrically connected to the ground electrode is an extension of the ground electrode on the motherboard. For this reason, the number of ground electrodes, which conventionally accounted for more than half of the input / output terminals of the circuit board on which the semiconductor element is mounted, for the purpose of reducing inductance by parallel connection, is electrically connected to the ground electrode of the capacitor film. By using one, the number of input / output terminals of the circuit board can be reduced to half or less.
以上の如く、本明細書は以下の発明を開示する。
(付記1)
複数の両面実装回路基板ユニットが搭載された電子装置であって、
前記両面実装回路基板ユニットは、
半導体素子を実装する一方の面と、グランド層が露出した他方の面とを有する2つの回路基板と、
前記2つの回路基板の間に配置され、中心の電源層を挟んで2つの誘電体層が形成されると共に、前記誘電体層の外側に前記電源層から電気的に絶縁されたグランド層を更に有する板状キャパシタと
を備え、前記2つの回路基板と前記板状キャパシタとが、それぞれのグランド層を対向するように配置され、グランド層同士が電気的に接続されることを特徴とする電子装置。
(付記2)
前記板状キャパシタが少なくともその一辺に、電源端子およびグランド端子を有することを特徴とする付記1記載の電子装置。
(付記3)
各回路基板のグランド層の接続端子部が、半導体素子を実装する面の反対側の面に露出させたグランド層のみであり、配線および電源の接続端子部が設けられた回路基板の端部には存在しないことを特徴とする付記2記載の電子装置。
(付記4)
前記板状キャパシタとして、電源層の両面に3層以上の誘電体層を有する積層型キャパシタを用いることを特徴とする付記1記載の電子装置。
(付記5)
前記2つの回路基板と前記板状キャパシタとの電気的接続に導電性ペーストを用いることを特徴とする付記1記載の電子装置。
(付記6)
半導体素子を実装する一方の面と、グランド層が露出した他方の面とを有する2つの回路基板と、
前記2つの回路基板の間に配置され、中心の電源層を挟んで2つの誘電体層が形成されると共に、前記誘電体層の外側に前記電源層から電気的に絶縁されたグランド層を更に有する板状キャパシタと
を備え、前記2つの回路基板と前記板状キャパシタとが、それぞれのグランド層を対向するように配置され、グランド層同士が電気的に接続されることを特徴とする両面実装回路基板ユニット。
(付記7)
前記板状キャパシタが少なくともその一辺に、電源端子およびグランド端子を有することを特徴とする付記6記載の両面実装回路基板ユニット。
(付記8)
各回路基板のグランド層の接続端子部が、半導体素子を実装する面の反対側の面に露出させたグランド層のみであり、配線および電源の接続端子部が設けられた回路基板の端部には存在しないことを特徴とする付記7記載の両面実装回路基板ユニット。
(付記9)
前記板状キャパシタとして、電源層の両面に3層以上の誘電体層を有する積層型キャパシタを用いることを特徴とする付記6乃至8のいずれか一項に記載の両面実装回路基板ユニット。
(付記10)
前記2つの回路基板と前記板状キャパシタとの電気的接続に導電性ペーストを用いることを特徴とする付記6乃至9のいずれか一項に記載の両面実装回路基板ユニット。
As described above, the present specification discloses the following invention.
(Appendix 1)
An electronic device on which a plurality of double-sided mounting circuit board units are mounted,
The double-sided mounting circuit board unit is
Two circuit boards having one surface on which a semiconductor element is mounted and the other surface on which the ground layer is exposed;
Two dielectric layers are formed between the two circuit boards, with a central power supply layer interposed therebetween, and a ground layer electrically insulated from the power supply layer is further provided outside the dielectric layer. An electronic device, wherein the two circuit boards and the plate capacitor are disposed so as to face each other, and the ground layers are electrically connected to each other. .
(Appendix 2)
The electronic device according to
(Appendix 3)
The connection terminal part of the ground layer of each circuit board is only the ground layer exposed on the surface opposite to the surface on which the semiconductor element is mounted, and is connected to the end of the circuit board provided with the connection terminal part of the wiring and power supply. The electronic device according to appendix 2, wherein the electronic device does not exist.
(Appendix 4)
2. The electronic device according to
(Appendix 5)
The electronic device according to
(Appendix 6)
Two circuit boards having one surface on which a semiconductor element is mounted and the other surface on which the ground layer is exposed;
Two dielectric layers are formed between the two circuit boards, with a central power supply layer interposed therebetween, and a ground layer electrically insulated from the power supply layer is further provided outside the dielectric layer. A double-sided mounting, wherein the two circuit boards and the plate-like capacitor are disposed so as to face each other, and the ground layers are electrically connected to each other. Circuit board unit.
(Appendix 7)
The double-sided mounting circuit board unit according to
(Appendix 8)
The connection terminal part of the ground layer of each circuit board is only the ground layer exposed on the surface opposite to the surface on which the semiconductor element is mounted, and is connected to the end of the circuit board provided with the connection terminal part of the wiring and power supply. The double-sided mounting circuit board unit according to appendix 7, wherein there is no existing.
(Appendix 9)
The double-sided mounted circuit board unit according to any one of
(Appendix 10)
The double-sided mounting circuit board unit according to any one of
1 電子装置
4 コネクタ
5 放熱板
6 マザーボード
10、10A 両面実装回路基板ユニット
11 半導体素子
12 回路基板
12a 端子接続部
13、13a キャパシタフィルム
14 グランド電極
15 樹脂層
16 電源層
17 導電性接着剤
20 両面実装回路基板ユニット
21 半導体素子
22 回路基板
24 コネクタピン
25 スペーサ
25h 貫通穴
27 貫通穴
DESCRIPTION OF
Claims (5)
前記両面実装回路基板ユニットは、
半導体素子を実装する一方の面と、グランド層が露出した他方の面とを有する2つの回路基板と、
前記2つの回路基板の間に配置され、中心の電源層を挟んで2つの誘電体層が形成されると共に、前記誘電体層の外側に前記電源層から電気的に絶縁されたグランド層を更に有する板状キャパシタと
を備え、前記2つの回路基板と前記板状キャパシタとが、それぞれのグランド層を対向するように配置され、グランド層同士が電気的に接続されることを特徴とする電子装置。 An electronic device on which a plurality of double-sided mounting circuit board units are mounted,
The double-sided mounting circuit board unit is
Two circuit boards having one surface on which a semiconductor element is mounted and the other surface on which the ground layer is exposed;
Two dielectric layers are formed between the two circuit boards, with a central power supply layer interposed therebetween, and a ground layer electrically insulated from the power supply layer is further provided outside the dielectric layer. An electronic device, wherein the two circuit boards and the plate capacitor are disposed so as to face each other, and the ground layers are electrically connected to each other. .
5. The electronic device according to claim 1, wherein a conductive paste is used for electrical connection between the two circuit boards and the plate capacitor. 6.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005183815A JP4486553B2 (en) | 2005-06-23 | 2005-06-23 | Electronic device having double-sided mounting circuit board with built-in capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005183815A JP4486553B2 (en) | 2005-06-23 | 2005-06-23 | Electronic device having double-sided mounting circuit board with built-in capacitor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007005561A true JP2007005561A (en) | 2007-01-11 |
JP4486553B2 JP4486553B2 (en) | 2010-06-23 |
Family
ID=37690876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005183815A Expired - Fee Related JP4486553B2 (en) | 2005-06-23 | 2005-06-23 | Electronic device having double-sided mounting circuit board with built-in capacitor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4486553B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010079445A (en) * | 2008-09-24 | 2010-04-08 | Toshiba Corp | Ssd device |
JP2010245269A (en) * | 2009-04-06 | 2010-10-28 | Nec Corp | Semiconductor device |
CN109801889A (en) * | 2017-11-16 | 2019-05-24 | 富士电机株式会社 | Power semiconductor device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11168157A (en) * | 1997-10-01 | 1999-06-22 | Toshiba Corp | Multi-chip semiconductor device |
JP2000208669A (en) * | 1999-01-18 | 2000-07-28 | Rohm Co Ltd | Structure of hybrid integrated circuit device |
JP2004055769A (en) * | 2002-07-18 | 2004-02-19 | Fujitsu Ltd | Semiconductor device |
JP2004288834A (en) * | 2003-03-20 | 2004-10-14 | Fujitsu Ltd | Mounting method and structure for electronic component, and package board |
JP2004311987A (en) * | 2003-03-27 | 2004-11-04 | Tdk Corp | Multilayered substrate |
JP2005150443A (en) * | 2003-11-17 | 2005-06-09 | Sharp Corp | Laminated semiconductor device and its manufacturing method |
JP2006202975A (en) * | 2005-01-20 | 2006-08-03 | Fujitsu Ltd | Electronic device with cooling structure for high-density mounting |
-
2005
- 2005-06-23 JP JP2005183815A patent/JP4486553B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11168157A (en) * | 1997-10-01 | 1999-06-22 | Toshiba Corp | Multi-chip semiconductor device |
JP2000208669A (en) * | 1999-01-18 | 2000-07-28 | Rohm Co Ltd | Structure of hybrid integrated circuit device |
JP2004055769A (en) * | 2002-07-18 | 2004-02-19 | Fujitsu Ltd | Semiconductor device |
JP2004288834A (en) * | 2003-03-20 | 2004-10-14 | Fujitsu Ltd | Mounting method and structure for electronic component, and package board |
JP2004311987A (en) * | 2003-03-27 | 2004-11-04 | Tdk Corp | Multilayered substrate |
JP2005150443A (en) * | 2003-11-17 | 2005-06-09 | Sharp Corp | Laminated semiconductor device and its manufacturing method |
JP2006202975A (en) * | 2005-01-20 | 2006-08-03 | Fujitsu Ltd | Electronic device with cooling structure for high-density mounting |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010079445A (en) * | 2008-09-24 | 2010-04-08 | Toshiba Corp | Ssd device |
JP2010245269A (en) * | 2009-04-06 | 2010-10-28 | Nec Corp | Semiconductor device |
CN109801889A (en) * | 2017-11-16 | 2019-05-24 | 富士电机株式会社 | Power semiconductor device |
CN109801889B (en) * | 2017-11-16 | 2023-09-22 | 富士电机株式会社 | Semiconductor device for electric power |
Also Published As
Publication number | Publication date |
---|---|
JP4486553B2 (en) | 2010-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2960276B2 (en) | Multilayer wiring board, semiconductor device using this substrate, and method of manufacturing multilayer wiring board | |
EP1761119B1 (en) | Ceramic capacitor | |
JP3288840B2 (en) | Semiconductor device and manufacturing method thereof | |
US7317610B2 (en) | Sheet-shaped capacitor and method for manufacture thereof | |
EP2009966A1 (en) | Multi-layer electrically isolated thermal conduction structure for a circuit board assembly | |
TWI579982B (en) | Power Module Package | |
WO2011102561A1 (en) | Multilayer printed circuit board and manufacturing method therefor | |
WO2003103355A1 (en) | Composite multi-layer substrate and module using the substrate | |
JPH07135376A (en) | Composite printed-circuit board and its manufacture | |
US10813209B2 (en) | Multilayer substrate, electronic device, and a method for manufacturing a multilayer substrate | |
TW201507556A (en) | Thermally enhanced wiring board with thermal pad and electrical post | |
JP2005026263A (en) | Hybrid integrated circuit | |
JP4854345B2 (en) | Capacitor sheet and electronic circuit board | |
US20200303112A1 (en) | MAGNETIC DEVICE and STACKED ELECTRONIC STRUCTURE | |
KR101555403B1 (en) | Wiring board | |
JP4486553B2 (en) | Electronic device having double-sided mounting circuit board with built-in capacitor | |
JP2000261152A (en) | Printed wiring board assembly | |
JPH04273150A (en) | Semiconductor device | |
TWI738019B (en) | Multi-stack cooling structure for radiofrequency component | |
JP2013115110A (en) | Printed wiring board of step structure | |
JPH08236940A (en) | Multilayered wiring board | |
JP6264721B2 (en) | Multi-layer wiring board heat dissipation structure | |
JP7161629B1 (en) | Substrate with built-in component and method for manufacturing the same | |
CN112738994B (en) | Printed circuit board with embedded power device | |
JP2004165318A (en) | Multilayer printed wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100316 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100323 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100326 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |