[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2007048866A - Nitride semiconductor element - Google Patents

Nitride semiconductor element Download PDF

Info

Publication number
JP2007048866A
JP2007048866A JP2005230390A JP2005230390A JP2007048866A JP 2007048866 A JP2007048866 A JP 2007048866A JP 2005230390 A JP2005230390 A JP 2005230390A JP 2005230390 A JP2005230390 A JP 2005230390A JP 2007048866 A JP2007048866 A JP 2007048866A
Authority
JP
Japan
Prior art keywords
insulating film
semi
hfet
electrode
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005230390A
Other languages
Japanese (ja)
Inventor
Wataru Saito
渉 齋藤
Ichiro Omura
一郎 大村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005230390A priority Critical patent/JP2007048866A/en
Publication of JP2007048866A publication Critical patent/JP2007048866A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a nitride semiconductor element in which a passivation film is not deteriorated by high voltage stress. <P>SOLUTION: On the passivation film 6 of an HFET, a semi-insulating film 7 connected with a drain electrode 4 is provided to cover a partial region at least between the gate-drain. The passivation film is formed thin and hot electrons 9 generated by a high electric field are discharged to a drain electrode through the semi-insulating film 7. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、窒化物半導体素子の構造に関し、特に、ヘテロ構造を用いたヘテロ接合電界効果トランジスタの構造を有する窒化物半導体素子に関する。   The present invention relates to a structure of a nitride semiconductor device, and more particularly to a nitride semiconductor device having a structure of a heterojunction field effect transistor using a heterostructure.

スイッチング電源やインバータなどの回路には、スイッチング素子やダイオードなどのパワー半導体素子が用いられ、このパワー半導体素子には、高耐圧や、低オン抵抗（ＲＯＮ）などの特性が求められる。そして、これら耐圧とオン抵抗（ＲＯＮ）との間には、素子材料で決まるトレードオフの関係がある。技術開発の進歩により、パワー半導体は主な素子材料であるシリコン（以下、Ｓｉ）の限界近くまで、低オン抵抗（ＲＯＮ）化が実現されるようになってきた。オン抵抗（ＲＯＮ）をさらに低減させるためには、素子材料の変更が必要である。例えば、窒化ガリウム（以下、ＧａＮ）や窒化アルミニウムガリウム（以下、ＡｌＧａＮ）などの窒化物半導体や炭化珪素（以下、ＳｉＣ）などのワイドバンドギャップ半導体をスイッチング素子材料として用いることにより、材料で決まるトレードオフ関係を改善して、飛躍的にオン抵抗（ＲＯＮ）を下げることが可能となる。 Circuits such as switching power supplies and inverters use power semiconductor elements such as switching elements and diodes, and the power semiconductor elements are required to have characteristics such as high breakdown voltage and low on-resistance (R ON ). There is a trade-off relationship determined by the element material between the breakdown voltage and the on-resistance (R ON ). Advances in technology development have made it possible to achieve low on-resistance (R ON ) near the limit of silicon (hereinafter referred to as Si), which is a main element material for power semiconductors. In order to further reduce the on-resistance (R ON ), it is necessary to change the element material. For example, by using a nitride semiconductor such as gallium nitride (hereinafter referred to as GaN) or aluminum gallium nitride (hereinafter referred to as AlGaN) or a wide band gap semiconductor such as silicon carbide (hereinafter referred to as SiC) as a switching element material, a trade determined by the material. It is possible to improve the OFF relationship and dramatically reduce the ON resistance (R ON ).

窒化物半導体を用いた素子として、ヘテロ構造を用いたヘテロ電界効果トランジスタ（以下、ＨＦＥＴ：Heterojunction Field Effect Transistor）が挙げられる。このＨＦＥＴは、ヘテロ界面チャネルの高移動度と、ヘテロ界面の歪によるピエゾ分極によって発生する高電子濃度により、低オン抵抗を実現している。このため、従来より高出力の高周波デバイスとして注目されていた。   Examples of the element using a nitride semiconductor include a hetero field effect transistor (hereinafter, HFET) using a hetero structure. This HFET realizes a low on-resistance due to the high mobility of the heterointerface channel and the high electron concentration generated by the piezo polarization due to the strain at the heterointerface. For this reason, it has been attracting attention as a high-power high-frequency device.

例えば、特許文献１には、ヘテロ接合を含むIII族窒化物半導体からなるＨＦＥＴについて記載されている。特許文献１の図１に記載されるＨＦＥＴは、ＳｉＣなどの基板１０上に形成される。基板１０上には、半導体層からなるバッファ層１１が形成されている。このバッファ層１１上に、ＧａＮチャネル層１２が形成されている。チャネル層の上には、ＡｌＧａＮバリア層（文献中には電子供給層と記載）１３が形成されている。この電子供給層上にはオーム性接触がとられたソース電極１およびドレイン電極３があり、その間に、電界制御電極５を有しショットキー性接触がとられたゲート電極２が設けられている。電子供給層１３の表面はＳｉＮ膜２１で覆われており、さらにその上層にはＳｉＯ２膜２２が設けられている。電界制御電極５の直下にはこのＳｉＮ膜２１およびＳｉＯ２膜２２が設けられている。電界制御電極５は、ニッケル（Ｎｉ）やアルミニウム（Ａｌ）などの金属材料で形成され、これに独立して制御電圧を印加することで、コプラス現象を低減させている。「コプラス」とは、ピエゾ分極によりＡｌＧａＮ層表面に大量の負電荷が発生することをいい、これによって交流動作時素子特性に影響を与えるものである。 For example, Patent Document 1 describes an HFET made of a group III nitride semiconductor including a heterojunction. The HFET described in FIG. 1 of Patent Document 1 is formed on a substrate 10 such as SiC. A buffer layer 11 made of a semiconductor layer is formed on the substrate 10. A GaN channel layer 12 is formed on the buffer layer 11. On the channel layer, an AlGaN barrier layer (described as an electron supply layer in the literature) 13 is formed. On the electron supply layer, there are a source electrode 1 and a drain electrode 3 that are in ohmic contact, and a gate electrode 2 that has an electric field control electrode 5 and that is in Schottky contact is provided between the source electrode 1 and the drain electrode 3. . The surface of the electron supply layer 13 is covered with a SiN film 21, and a SiO 2 film 22 is further provided thereon. The SiN film 21 and the SiO 2 film 22 are provided immediately below the electric field control electrode 5. The electric field control electrode 5 is made of a metal material such as nickel (Ni) or aluminum (Al), and the coplus phenomenon is reduced by applying a control voltage independently thereto. “Coplus” means that a large amount of negative charge is generated on the surface of the AlGaN layer due to piezo-polarization, thereby affecting the device characteristics during AC operation.

先に述べたＧａＮなどの窒化物半導体な有する高耐圧、低オン抵抗（ＲＯＮ）の性質を期待して、上記ＨＦＥＴを横型パワー半導体として利用する場合には以下のような問題点がある。
確かに、ＧａＮなどの窒化物半導体素子はＳｉの１０倍もの臨界電界を有することで、高耐圧と低オン抵抗（ＲＯＮ）を実現している。パワー半導体として素子に高電界が印加されると、横型素子では表面保護膜（以下、パッシベーション膜と称する）にも高電界が印加されることになる。通常、ワイドバンドギャップ半導体と絶縁体の臨界電界の差は小さく、伝導帯バンド不連続も小さい。このため、特許文献１の図１に表すような横型素子に高電圧を印加すると、ＧａＮチャネル層１２とＡｌＧａＮバリア層１３の界面に形成されるチャネルを走行する電子がホットエレクトロンとなり、パッシベーション膜（図１においては、ＳｉＯ２膜２２）中に飛び込む。膜中に電子が飛び込むことで膜質が劣化し、パッシベーション膜の絶縁性は低下する。さらに、膜中に飛び込んだ電子がパッシベーション膜中に留まり固定電荷となると、チャネルの電子濃度が低下しオン抵抗（ＲＯＮ）が増加してしまうだけでなく、高電圧印加時の電荷分布が変化し、耐圧が低下してしまう。 Expecting the high breakdown voltage and low on-resistance (R ON ) characteristics of the nitride semiconductor such as GaN described above, there are the following problems when the HFET is used as a lateral power semiconductor.
Certainly, nitride semiconductor elements such as GaN have a critical electric field 10 times that of Si, thereby realizing a high breakdown voltage and a low on-resistance (R ON ). When a high electric field is applied to the element as a power semiconductor, a high electric field is also applied to a surface protective film (hereinafter referred to as a passivation film) in the lateral element. Usually, the difference in critical electric field between the wide band gap semiconductor and the insulator is small, and the conduction band discontinuity is also small. For this reason, when a high voltage is applied to the lateral element as shown in FIG. 1 of Patent Document 1, electrons traveling in the channel formed at the interface between the GaN channel layer 12 and the AlGaN barrier layer 13 become hot electrons, and the passivation film ( In FIG. 1, it jumps into the SiO 2 film 22). Electrons jump into the film, so that the film quality is deteriorated and the insulating property of the passivation film is lowered. Furthermore, when electrons that have jumped into the film remain in the passivation film and become fixed charges, not only does the electron concentration of the channel decrease and the on-resistance (R ON ) increases, but also the charge distribution changes when a high voltage is applied. As a result, the withstand voltage decreases.

ところで、高耐圧半導体素子の終端構造に半絶縁膜を用いることで、高耐圧を保持する技術は、従来より提案されていた。例えば、特許文献２には、抵抗性ショットキバリアフィールドプレート構造について記載されており、半絶縁膜としてチタン酸化物（ＴｉＯＸ）膜が用いられる。チタン酸化物（ＴｉＯＸ）膜の熱酸化時間を短くすることで不完全な酸化処理を行い、薄膜のシート抵抗を変化させている。
一方、非特許文献１には、半絶縁ポリシリコン（ＳＩＰＯＳ：Semi-Insulating Polycrystalline Silicon）を用いたデバイスについて記載されており、ＳＩＰＯＳ堆積時の酸素ガス流量を変化させることで膜中の酸素含有量を変化させて、薄膜のシート抵抗を変化させている。
特開２００４−２１４４７１号公報 特開平２−１３０９５９号公報 IEEE TRANSACTIONS ON ELECTRON DEVICE. VOL.38,NO.7,JULY 1991 "High-Voltage Planar Device Using Field Plate and Semi-Resistive Layers" By the way, a technique for maintaining a high breakdown voltage by using a semi-insulating film for a termination structure of a high breakdown voltage semiconductor element has been proposed. For example, Patent Document 2 describes a resistive Schottky barrier field plate structure, and a titanium oxide (TiO x ) film is used as a semi-insulating film. By shortening the thermal oxidation time of the titanium oxide (TiO x ) film, an incomplete oxidation treatment is performed to change the sheet resistance of the thin film.
On the other hand, Non-Patent Document 1 describes a device using semi-insulating polysilicon (SIPOS), and changes the oxygen gas flow rate during SIPOS deposition to change the oxygen content in the film. To change the sheet resistance of the thin film.
JP 2004-214471 A Japanese Patent Laid-Open No. 2-130959 IEEE TRANSACTIONS ON ELECTRON DEVICE.VOL.38, NO.7, JULY 1991 "High-Voltage Planar Device Using Field Plate and Semi-Resistive Layers"

本発明の目的は、高電圧ストレスにより表面保護膜が劣化しない窒化物半導体素子を提供することである。   An object of the present invention is to provide a nitride semiconductor device in which a surface protective film does not deteriorate due to high voltage stress.

本発明の一態様によれば、
窒化物半導体のヘテロ接合を有する構造体と、
前記構造体の上に設けられたソース電極およびドレイン電極と、
前記ソース電極と前記ドレイン電極との間において直接もしくは絶縁膜を介して前記構造体の上に設けられたゲート電極と、
前記構造体と前記ゲート電極の上に延在して設けられた第１の絶縁膜と、
前記第１の絶縁膜上の前記ゲート電極と前記ドレイン電極との間の領域の少なくとも一部に設けられ、前記ドレイン電極と電気的に接続された第１の半絶縁膜と、
を備えたことを特徴とする窒化物半導体素子が提供される。 According to one aspect of the invention,
A structure having a heterojunction of a nitride semiconductor;
A source electrode and a drain electrode provided on the structure;
A gate electrode provided on the structure directly or via an insulating film between the source electrode and the drain electrode;
A first insulating film provided on the structure and the gate electrode;
A first semi-insulating film provided in at least part of a region between the gate electrode and the drain electrode on the first insulating film and electrically connected to the drain electrode;
A nitride semiconductor device is provided.

本発明によれば、高電圧ストレスにより表面保護膜が劣化しない窒化物半導体素子を提供することが可能となる。   According to the present invention, it is possible to provide a nitride semiconductor device in which the surface protective film does not deteriorate due to high voltage stress.

以下、図面を参照しつつ本発明の実施の形態について説明する。
図１は、本発明の第１の実施の形態にかかるＧａＮ−ＨＦＥＴの構造を表す、模式断面図である。
図１に表すＨＦＥＴは、ノンドープＧａＮチャネル層１上にノンドープＡｌＧａＮバリア層２が形成された構造体を有する。ＡｌＧａＮバリア層２上にはオーミック電極であるソース電極３とドレイン電極４と、ＡｌＧａＮバリア層２とショットキー接合を形成するゲート電極５とが形成されている。そして、半導体表面とゲート電極５を覆うようにパッシベーション膜６が形成されている。パッシベーション膜６上のゲート電極５とドレイン電極４間の領域には半絶縁膜７が形成され、ドレイン電極４に接続されている。パッシベーション膜６および半絶縁膜７を覆うように絶縁膜８が形成されている。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a schematic cross-sectional view showing the structure of a GaN-HFET according to the first embodiment of the present invention.
The HFET shown in FIG. 1 has a structure in which a non-doped AlGaN barrier layer 2 is formed on a non-doped GaN channel layer 1. On the AlGaN barrier layer 2, a source electrode 3 and a drain electrode 4 which are ohmic electrodes, and a gate electrode 5 which forms a Schottky junction with the AlGaN barrier layer 2 are formed. Then, a passivation film 6 is formed so as to cover the semiconductor surface and the gate electrode 5. A semi-insulating film 7 is formed in the region between the gate electrode 5 and the drain electrode 4 on the passivation film 6 and connected to the drain electrode 4. An insulating film 8 is formed so as to cover the passivation film 6 and the semi-insulating film 7.

図１に表すＧａＮ−ＨＦＥＴに高電圧を印加すると、ゲート電極５とドレイン電極４間に高電界が加わる。この高電界によってパッシベーション膜６に向かって飛び出したホットエレクトロン９は、パッシベーション膜６上に形成される半絶縁膜７へと飛び込む。半絶縁膜７は高抵抗ではあるが電子を走行させることができるので、飛び込んだホットエレクトロン９はドレイン電極４へと排出される。
このように、パッシベーション膜７へと飛び込んだ電子が膜中で固定電荷とならないため、安定した動作が実現できる。
半絶縁膜７は、例えば、そのシート抵抗が１０ＭΩ／□以上であることが望ましい。シート抵抗がこれよりも低いと半絶縁膜が電極として働いてしまい、耐圧が低下してしまうからである。 When a high voltage is applied to the GaN-HFET shown in FIG. 1, a high electric field is applied between the gate electrode 5 and the drain electrode 4. The hot electrons 9 jumping out toward the passivation film 6 by this high electric field jump into the semi-insulating film 7 formed on the passivation film 6. Although the semi-insulating film 7 has a high resistance, it can run electrons, so the hot electrons 9 that have jumped in are discharged to the drain electrode 4.
As described above, since electrons jumping into the passivation film 7 do not become fixed charges in the film, stable operation can be realized.
For example, the semi-insulating film 7 preferably has a sheet resistance of 10 MΩ / □ or more. This is because if the sheet resistance is lower than this, the semi-insulating film works as an electrode and the withstand voltage decreases.

このような半絶縁膜７の材料としては、例えば、ポリシリコン（多結晶シリコン）を用いることができる。この場合、抵抗値が高くなるように不純物をドープする。また、半絶縁膜７の材料として、酸化物、窒化物、フッ化物、あるいはこれらの混合体などを用いることも可能である。より具体的には、酸化シリコン（ＳｉＯＸ）や窒化シリコン（ＳｉＮＸ）や酸化チタン（ＴｉＯＸ）等を用いることができる。これらは、多結晶状態でも非晶質状態でもよい。
例えば、酸化シリコンや酸化チタンの場合、酸素の含有量を調整することにより、その導電率を制御できる。より具体的には、例えば、ＣＶＤ法により酸化シリコンを形成する際に、シリコン原料ガスと酸素含有ガスとの比率を適宜調整することにより、形成される酸化シリコン中の酸素の含有量を調整できる。一般的には、ＳｉＯ２のような化学量論的な組成を与えた場合には、絶縁性を示すのに対して、例えば、ＳｉＯｘにおける組成比ｘを２よりも小さくすることにより抵抗率が低下し、半絶縁性を与えることができる。窒化物や窒化酸化物、フッ化物などについても同様である。すなわち、窒化シリコンなどの窒化物の場合には、窒素の含有量を調整することにより、その導電率を制御できる。
また、例えば、これら酸化物、窒化物、フッ化物などに対してプラズマなどを照射して損傷を与えることにより、半絶縁性とすることも可能である。 As a material for such a semi-insulating film 7, for example, polysilicon (polycrystalline silicon) can be used. In this case, the impurity is doped so as to increase the resistance value. In addition, as the material of the semi-insulating film 7, an oxide, nitride, fluoride, or a mixture thereof can be used. More specifically, silicon oxide (SiO x ), silicon nitride (SiN x ), titanium oxide (TiO x ), or the like can be used. These may be in a polycrystalline state or an amorphous state.
For example, in the case of silicon oxide or titanium oxide, the conductivity can be controlled by adjusting the oxygen content. More specifically, for example, when silicon oxide is formed by a CVD method, the content of oxygen in the formed silicon oxide can be adjusted by appropriately adjusting the ratio of the silicon source gas and the oxygen-containing gas. . In general, when a stoichiometric composition such as SiO 2 is given, the insulating property is exhibited. On the other hand, for example, the resistivity can be reduced by making the composition ratio x in SiO x smaller than 2. It can be lowered and semi-insulating. The same applies to nitrides, nitride oxides, fluorides, and the like. That is, in the case of a nitride such as silicon nitride, the conductivity can be controlled by adjusting the nitrogen content.
Further, for example, these oxides, nitrides, fluorides, etc. can be made semi-insulating by irradiating them with plasma or the like.

また、発生したホットエレクトロン９が確実に半絶縁膜７飛び込むように、パッシベーション膜６の膜厚は数ナノメータ程度の厚さとすることが望ましい。パッシベーション膜６を薄く形成することで、トンネル効果が起こり電子は速やかに半絶縁膜７へと抜けていく。なお、この電子が半絶縁膜７を通り越して絶縁膜８へと至らないよう、半絶縁膜７の膜厚は数１０ナノメータ以上の厚さとすることが望ましい。   Further, it is desirable that the thickness of the passivation film 6 is about several nanometers so that the generated hot electrons 9 surely jump into the semi-insulating film 7. By forming the passivation film 6 thinly, a tunnel effect occurs and electrons quickly escape to the semi-insulating film 7. Note that the thickness of the semi-insulating film 7 is desirably several tens of nanometers or more so that the electrons do not pass through the semi-insulating film 7 and reach the insulating film 8.

図２は、本発明の第２の実施の形態にかかるＧａＮ−ＨＦＥＴの構造を表す、模式断面図である。図１に表すＨＦＥＴと同様の要素には同一の番号を付し、その詳しい説明は省略する。
本図におけるＨＦＥＴが図１に表すＨＦＥＴと異なる部分は、半絶縁膜２１が短く、ゲート−ドレイン間のドレイン側にのみ形成されている点である。電子が加速されて大きなエネルギーを持つようになるのはドレイン側であるため、半絶縁膜２１はドレイン側にのみ形成されていてもホットエレクトロンを効率的に排出できる。また、このように半絶縁膜２１をゲート電極５からやや遠ざけることにより、これらの間に高電界が印加されることを防止できる。 FIG. 2 is a schematic cross-sectional view showing the structure of a GaN-HFET according to the second embodiment of the present invention. Elements similar to those of the HFET shown in FIG. 1 are given the same reference numerals, and detailed descriptions thereof are omitted.
1 is different from the HFET shown in FIG. 1 in that the semi-insulating film 21 is short and is formed only on the drain side between the gate and the drain. Since electrons are accelerated and have large energy on the drain side, hot electrons can be efficiently discharged even if the semi-insulating film 21 is formed only on the drain side. In addition, by separating the semi-insulating film 21 from the gate electrode 5 in this way, it is possible to prevent a high electric field from being applied between them.

本実施形態においても、第１の実施形態と同様の効果が得られる。すなわち、高電界によって加速されたホットエレクトロンがＨＦＥＴの表面パッシベーション膜上に形成される半絶縁膜に飛び込む。この半絶縁膜をドレイン電極に接続して、飛び込んだ電子の排出を行う。この結果、パッシベーション膜中に停滞する電子による不具合を解消できるので、安定した動作が期待でき、信頼性の高い窒化物半導体素子を実現できる。   Also in this embodiment, the same effect as the first embodiment can be obtained. That is, hot electrons accelerated by a high electric field jump into the semi-insulating film formed on the surface passivation film of the HFET. The semi-insulating film is connected to the drain electrode, and the jumped-in electrons are discharged. As a result, problems caused by electrons stagnating in the passivation film can be eliminated, so that stable operation can be expected and a highly reliable nitride semiconductor device can be realized.

図３は、本発明の第３の実施の形態にかかるＧａＮ−ＨＦＥＴの構造を表す、模式断面図である。図１に表すＨＦＥＴと同様の要素には同一の番号を付し、その詳しい説明は省略する。
本図におけるＨＦＥＴが図１に表すＨＦＥＴと異なる部分は、半絶縁膜３１がソース電極３まで伸びて、ソース電極３に接続されている点である。ソース−ドレイン間に電圧が印加されると、ソース−ドレイン間に接続される半絶縁膜３１によってこの間の電界分布は強制的に平坦にされる。このため、ゲート電極５の端部やドレイン電極４の端部に電界集中が起こらなくなる。電界集中による耐圧の低下を押さえ、高耐圧を維持することが可能となる。なお、半絶縁膜３１のシート抵抗を調整することにより、ソース−ドレイン間でリークが生ずることを防止できる。 FIG. 3 is a schematic cross-sectional view showing the structure of a GaN-HFET according to the third embodiment of the present invention. Elements similar to those of the HFET shown in FIG. 1 are given the same reference numerals, and detailed descriptions thereof are omitted.
1 is different from the HFET shown in FIG. 1 in that the semi-insulating film 31 extends to the source electrode 3 and is connected to the source electrode 3. When a voltage is applied between the source and the drain, the electric field distribution therebetween is forcibly flattened by the semi-insulating film 31 connected between the source and the drain. For this reason, electric field concentration does not occur at the end of the gate electrode 5 or the end of the drain electrode 4. It is possible to suppress a decrease in breakdown voltage due to electric field concentration and maintain a high breakdown voltage. In addition, by adjusting the sheet resistance of the semi-insulating film 31, it is possible to prevent leakage between the source and the drain.

本図に表すＨＦＥＴにおいて、オン状態とオフ状態の電流比は１０５以上、電圧比は１００程度であることから、オン状態とオフ状態の抵抗費は１０７以上となる。このため、半絶縁膜３１の抵抗値を素子のオン抵抗（ＲＯＮ）の１０７倍以上、すなわちシート抵抗に換算した場合に１００ＭΩ／□以上とすることで、半絶縁膜を介して発生するリーク電流を抑えることができる。 In the HFET shown in this figure, the on-state and off-state current ratio is 10 5 or more, and the voltage ratio is about 100. Therefore, the on-state and off-state resistance costs are 10 7 or more. For this reason, when the resistance value of the semi-insulating film 31 is 10 7 times or more of the on-resistance (R ON ) of the element, that is, 100 MΩ / □ or more when converted into sheet resistance, it is generated through the semi-insulating film. Leakage current can be suppressed.

本実施形態においても、第１の実施形態と同様の効果が得られる。すなわち、高電界によって加速されたホットエレクトロンがＨＦＥＴの表面パッシベーション膜上に形成される半絶縁膜に飛び込む。この半絶縁膜をドレイン電極に接続して、飛び込んだ電子の排出を行う。この結果、パッシベーション膜中に停滞する電子による不具合を解消できるので、安定した動作が期待でき、信頼性の高い窒化物半導体素子を実現できる。   Also in this embodiment, the same effect as the first embodiment can be obtained. That is, hot electrons accelerated by a high electric field jump into the semi-insulating film formed on the surface passivation film of the HFET. The semi-insulating film is connected to the drain electrode, and the jumped-in electrons are discharged. As a result, problems caused by electrons stagnating in the passivation film can be eliminated, so that stable operation can be expected and a highly reliable nitride semiconductor device can be realized.

図４は、本発明の第４の実施の形態にかかるＧａＮ−ＨＦＥＴの構造を表す、模式断面図である。図３に表すＨＦＥＴと同様の要素には同一の番号を付し、その詳しい説明は省略する。
本図におけるＨＦＥＴが図３に表すＨＦＥＴと異なる部分は、半絶縁膜４１の一端がソース電極３ではなくゲート電極５に接続されている点である。第２の実施の形態に関して前述したように、素子の耐圧を決めているのはゲート−ドレイン間の電界分布であるため、この領域での電界分布が平坦になれば高耐圧を保つことができるからである。また、この場合も、半絶縁膜４１のシート抵抗を調整することにより、ゲート−ドレイン間でリークが生ずることを防止できる。 FIG. 4 is a schematic cross-sectional view showing the structure of a GaN-HFET according to the fourth embodiment of the present invention. Elements similar to those of the HFET shown in FIG. 3 are denoted by the same reference numerals, and detailed description thereof is omitted.
3 is different from the HFET shown in FIG. 3 in that one end of the semi-insulating film 41 is connected to the gate electrode 5 instead of the source electrode 3. As described above with respect to the second embodiment, the breakdown voltage of the element is determined by the electric field distribution between the gate and the drain. Therefore, if the electric field distribution in this region becomes flat, a high breakdown voltage can be maintained. Because. Also in this case, it is possible to prevent leakage between the gate and the drain by adjusting the sheet resistance of the semi-insulating film 41.

本実施形態においても、第１の実施形態と同様の効果が得られる。すなわち、高電界によって加速されたホットエレクトロンがＨＦＥＴの表面パッシベーション膜上に形成される半絶縁膜に飛び込む。この半絶縁膜をドレイン電極に接続して、飛び込んだ電子の排出を行う。この結果、パッシベーション膜中に停滞する電子による不具合を解消できるので、安定した動作が期待でき、信頼性の高い窒化物半導体素子を実現できる。   Also in this embodiment, the same effect as the first embodiment can be obtained. That is, hot electrons accelerated by a high electric field jump into the semi-insulating film formed on the surface passivation film of the HFET. The semi-insulating film is connected to the drain electrode, and the jumped-in electrons are discharged. As a result, problems caused by electrons stagnating in the passivation film can be eliminated, so that stable operation can be expected and a highly reliable nitride semiconductor device can be realized.

図５は、本発明の第５の実施の形態にかかるＧａＮ−ＨＦＥＴの構造を表す、模式断面図である。図１に表すＨＦＥＴと同様の要素には同一の番号を付し、その詳しい説明は省略する。
本図におけるＨＦＥＴが図１に表すＨＦＥＴと異なる部分は、半絶縁膜が２つ形成されている点である。詳しくは、ゲート−ドレイン間のドレイン側に設けられドレイン電極４に接続される第１の半絶縁膜５１と、ゲート−ドレイン間のゲート側からゲート電極５、ゲート−ソース間を覆ってソース電極３に接続される第２の半絶縁膜５２とが設けられている。素子に高電圧が印加されて、アバランシェ降伏（avalanche breakdown）が起こるとホール５３、エレクトロン５４ペアが発生し、電界により加速されて半導体層を飛び出す。このとき、エレクトロン５４は第１の半絶縁膜５１に飛び込みドレイン電極４へと排出され、ホール５４は第２の半絶縁膜５２に飛び込みソース電極３へと排出される。このように、ホール排出用の半絶縁膜を設けることで、アバランシェ高電界でなだれ的に増殖するホール５３、エレクトロン５４ペアによる素子破壊を防止することができる。また、このように半絶縁膜を２つに分けることにより、ソース−ドレイン間でリークが生ずることも確実に防止できる。 FIG. 5 is a schematic cross-sectional view showing the structure of a GaN-HFET according to the fifth embodiment of the present invention. Elements similar to those of the HFET shown in FIG. 1 are given the same reference numerals, and detailed descriptions thereof are omitted.
The HFET in this figure is different from the HFET shown in FIG. 1 in that two semi-insulating films are formed. Specifically, a first semi-insulating film 51 provided on the drain side between the gate and the drain and connected to the drain electrode 4 and a source electrode covering the gate electrode 5 and the gate and the source from the gate side between the gate and the drain. 2 is connected to the second semi-insulating film 52. When an avalanche breakdown occurs when a high voltage is applied to the device, a pair of holes 53 and electrons 54 is generated and accelerated by an electric field to jump out of the semiconductor layer. At this time, electrons 54 jump into the first semi-insulating film 51 and are discharged to the drain electrode 4, and holes 54 jump into the second semi-insulating film 52 and are discharged to the source electrode 3. In this way, by providing a semi-insulating film for discharging holes, it is possible to prevent element destruction caused by a pair of holes 53 and electrons 54 that grow avalanche in an avalanche high electric field. Further, by dividing the semi-insulating film into two in this way, it is possible to reliably prevent leakage between the source and the drain.

本実施形態においても、第１の実施形態と同様の効果が得られる。すなわち、高電界によって加速されたホットエレクトロンがＨＦＥＴの表面パッシベーション膜上に形成される半絶縁膜に飛び込む。この半絶縁膜をドレイン電極に接続して、飛び込んだ電子の排出を行う。この結果、パッシベーション膜中に停滞する電子による不具合を解消できるので、安定した動作が期待でき、信頼性の高い窒化物半導体素子を実現できる。   Also in this embodiment, the same effect as the first embodiment can be obtained. That is, hot electrons accelerated by a high electric field jump into the semi-insulating film formed on the surface passivation film of the HFET. The semi-insulating film is connected to the drain electrode, and the jumped-in electrons are discharged. As a result, problems caused by electrons stagnating in the passivation film can be eliminated, so that stable operation can be expected and a highly reliable nitride semiconductor device can be realized.

図６は、本発明の第６の実施の形態にかかるＧａＮ−ＨＦＥＴの構造を表す、模式断面図である。図１に表すＨＦＥＴと同様の要素には同一の番号を付し、その詳しい説明は省略する。
本図におけるＨＦＥＴが図１に表すＨＦＥＴと異なる部分は、ソース電極３に接続されるフィールドプレート電極６１が新たに設けられた点である。図中に電気力線を例示したように、ゲート電極５の端部には電界が集中する。フィールドプレート電極６１によってこのゲート電極５の端部を覆うことにより、電界集中を抑制し高耐圧を実現することができる。これにより、ホットエレクトロンの発生を抑制し、半絶縁膜７によるホットエレクトロンの排出効果と相まって、さらに高耐圧化することができる。 FIG. 6 is a schematic cross-sectional view showing the structure of a GaN-HFET according to the sixth embodiment of the present invention. Elements similar to those of the HFET shown in FIG. 1 are given the same reference numerals, and detailed descriptions thereof are omitted.
1 is different from the HFET shown in FIG. 1 in that a field plate electrode 61 connected to the source electrode 3 is newly provided. As illustrated by the lines of electric force in the figure, the electric field concentrates on the end of the gate electrode 5. By covering the end of the gate electrode 5 with the field plate electrode 61, electric field concentration can be suppressed and a high breakdown voltage can be realized. Thereby, generation of hot electrons can be suppressed, and in combination with the hot electron discharging effect by the semi-insulating film 7, a higher breakdown voltage can be achieved.

本実施形態においても、第１の実施形態と同様の効果が得られる。すなわち、高電界によって加速されたホットエレクトロンがＨＦＥＴの表面パッシベーション膜上に形成される半絶縁膜に飛び込む。この半絶縁膜をドレイン電極に接続して、飛び込んだ電子の排出を行う。この結果、パッシベーション膜中に停滞する電子による不具合を解消できるので、安定した動作が期待でき、信頼性の高い窒化物半導体素子を実現できる。   Also in this embodiment, the same effect as the first embodiment can be obtained. That is, hot electrons accelerated by a high electric field jump into the semi-insulating film formed on the surface passivation film of the HFET. The semi-insulating film is connected to the drain electrode, and the jumped-in electrons are discharged. As a result, problems caused by electrons stagnating in the passivation film can be eliminated, so that stable operation can be expected and a highly reliable nitride semiconductor device can be realized.

図７は、本発明の第７の実施の形態にかかるＧａＮ−ＨＦＥＴの構造を表す、模式断面図である。図６に表すＨＦＥＴと同様の要素には同一の番号を付し、その詳しい説明は省略する。
本図におけるＨＦＥＴが図６に表すＨＦＥＴと異なる部分は、半絶縁膜７１がゲート−ドレイン間領域のドレイン側のみを覆っている点である。フィールドプレート６１に覆われた領域（図中に符号ａで表した領域）では、電界が緩和される。したがって、高電界となるのはフィールドプレート６１端部からドレイン電極４までの領域（図中のｂで表した領域）となり、ホットエレクトロンはこの領域（領域ｂ）内で主に発生する。このため、半絶縁膜７１は、少なくともフィールドプレート電極６１とオーバーラップするように形成されることが望ましい。このような構造とすることで、発生したホットエレクトロンを漏れなくドレイン電極４へと排出することができる。 FIG. 7 is a schematic cross-sectional view showing the structure of a GaN-HFET according to the seventh embodiment of the present invention. Elements similar to those of the HFET shown in FIG. 6 are denoted by the same reference numerals, and detailed description thereof is omitted.
6 is different from the HFET shown in FIG. 6 in that the semi-insulating film 71 covers only the drain side of the gate-drain region. In the area covered by the field plate 61 (area indicated by a in the figure), the electric field is relaxed. Therefore, the high electric field is in the region from the end of the field plate 61 to the drain electrode 4 (region represented by b in the figure), and hot electrons are mainly generated in this region (region b). Therefore, it is desirable that the semi-insulating film 71 is formed so as to overlap at least the field plate electrode 61. With such a structure, the generated hot electrons can be discharged to the drain electrode 4 without leakage.

本実施形態においても、第１の実施形態と同様の効果が得られる。すなわち、高電界によって加速されたホットエレクトロンがＨＦＥＴの表面パッシベーション膜上に形成される半絶縁膜に飛び込む。この半絶縁膜をドレイン電極に接続して、飛び込んだ電子の排出を行う。この結果、パッシベーション膜中に停滞する電子による不具合を解消できるので、安定した動作が期待でき、信頼性の高い窒化物半導体素子を実現できる。   Also in this embodiment, the same effect as the first embodiment can be obtained. That is, hot electrons accelerated by a high electric field jump into the semi-insulating film formed on the surface passivation film of the HFET. The semi-insulating film is connected to the drain electrode, and the jumped-in electrons are discharged. As a result, problems caused by electrons stagnating in the passivation film can be eliminated, so that stable operation can be expected and a highly reliable nitride semiconductor device can be realized.

図８は、本発明の第８の実施の形態にかかるＧａＮ−ＨＦＥＴの構造を表す、模式断面図である。図７に表すＨＦＥＴと同様の要素には同一の番号を付し、その詳しい説明は省略する。
本図におけるＨＦＥＴが図７に表すＨＦＥＴと異なる部分は、ドレイン電極４に接続される第２のフィールドプレート電極８１が新たに設けられた点である。フィールドプレート電極６１によってゲート電極端部の電界集中は緩和されるが、図中に電気力線を例示したように、ドレイン電極４の端部には依然として電界が集中してしまう。第２のフィールドプレート電極８１によってこのドレイン電極４の端部を覆うことにより、電界集中を抑制し高耐圧を実現することができる。 FIG. 8 is a schematic cross-sectional view showing the structure of a GaN-HFET according to the eighth embodiment of the present invention. Elements similar to those of the HFET shown in FIG. 7 are denoted by the same reference numerals, and detailed description thereof is omitted.
7 is different from the HFET shown in FIG. 7 in that a second field plate electrode 81 connected to the drain electrode 4 is newly provided. Although the field plate electrode 61 reduces the electric field concentration at the end of the gate electrode, the electric field is still concentrated at the end of the drain electrode 4 as illustrated by the lines of electric force in the drawing. By covering the end of the drain electrode 4 with the second field plate electrode 81, electric field concentration can be suppressed and high breakdown voltage can be realized.

本実施形態においても、第１の実施形態と同様の効果が得られる。すなわち、高電界によって加速されたホットエレクトロンがＨＦＥＴの表面パッシベーション膜上に形成される半絶縁膜に飛び込む。この半絶縁膜をドレイン電極に接続して、飛び込んだ電子の排出を行う。この結果、パッシベーション膜中に停滞する電子による不具合を解消できるので、安定した動作が期待でき、信頼性の高い窒化物半導体素子を実現できる。   Also in this embodiment, the same effect as the first embodiment can be obtained. That is, hot electrons accelerated by a high electric field jump into the semi-insulating film formed on the surface passivation film of the HFET. The semi-insulating film is connected to the drain electrode, and the jumped-in electrons are discharged. As a result, problems caused by electrons stagnating in the passivation film can be eliminated, so that stable operation can be expected and a highly reliable nitride semiconductor device can be realized.

図６〜図８に表したＨＦＥＴにおいて、フィールドプレート電極６１をソース電極３に接続した形態を例に説明したが、素子の耐圧はゲート−ドレイン間の電界で決まることから、フィールドプレート電極６１をゲート電極５に接続しても実施可能である。   In the HFETs shown in FIGS. 6 to 8, the configuration in which the field plate electrode 61 is connected to the source electrode 3 has been described as an example. However, the breakdown voltage of the element is determined by the electric field between the gate and the drain. It can also be implemented by connecting to the gate electrode 5.

図９は、本発明の第９の実施の形態にかかるＧａＮ−ＨＦＥＴの構造を表す、模式断面図である。図８に表すＨＦＥＴと同様の要素には同一の番号を付し、その詳しい説明は省略する。
本図におけるＨＦＥＴが図８に表すＨＦＥＴと異なる部分は、半絶縁膜９１がソース電極３まで伸びて、ソース電極３に接続されている点である。ちょうど、図３に表すＨＦＥＴにフィールドプレート電極６１と第２のフィールドプレート電極８１を追加した構造となっている。図３のＨＦＥＴの説明で記載したように、半絶縁膜９１をソース電極３とドレイン電極４に接続することによって、ゲート−ドレイン間の電界分布を平坦にすることができる。しかし、半絶縁膜９１は高抵抗であるため、平坦な電界分布に達するまでの緩和時間が長くなってしまう。このため、瞬間的に電界集中が起こり、アバランシェ降伏が起きて、素子が破壊されてしまうことがある。これに対して、フィールドプレート電極６１と第２のフィールドプレート電極８１を設けることで、瞬間的な電界集中を抑制し安定した高耐圧を実現することができる。 FIG. 9 is a schematic cross-sectional view showing the structure of a GaN-HFET according to the ninth embodiment of the present invention. Elements similar to those of the HFET shown in FIG. 8 are denoted by the same reference numerals, and detailed description thereof is omitted.
8 is different from the HFET shown in FIG. 8 in that the semi-insulating film 91 extends to the source electrode 3 and is connected to the source electrode 3. The structure is such that a field plate electrode 61 and a second field plate electrode 81 are added to the HFET shown in FIG. As described in the description of the HFET in FIG. 3, the electric field distribution between the gate and the drain can be flattened by connecting the semi-insulating film 91 to the source electrode 3 and the drain electrode 4. However, since the semi-insulating film 91 has a high resistance, the relaxation time until a flat electric field distribution is reached becomes long. For this reason, electric field concentration occurs instantaneously, avalanche breakdown occurs, and the device may be destroyed. On the other hand, by providing the field plate electrode 61 and the second field plate electrode 81, instantaneous electric field concentration can be suppressed and a stable high breakdown voltage can be realized.

図９に表したＨＦＥＴにおいて、半絶縁膜９１をソース電極３とドレイン電極４に接続した形態を例に説明したが、素子の耐圧はゲート−ドレイン間の電界で決まることから、半絶縁膜９１をゲート電極５とドレイン電極４に接続しても実施可能である。
また、同様の理由でフィールドプレート電極６１に関しても、ゲート電極５に接続しても実施可能である。 In the HFET shown in FIG. 9, the configuration in which the semi-insulating film 91 is connected to the source electrode 3 and the drain electrode 4 has been described as an example. However, the breakdown voltage of the element is determined by the electric field between the gate and the drain. It is also possible to connect to the gate electrode 5 and the drain electrode 4.
For the same reason, the field plate electrode 61 can also be implemented by being connected to the gate electrode 5.

本実施形態においても、第１の実施形態と同様の効果が得られる。すなわち、高電界によって加速されたホットエレクトロンがＨＦＥＴの表面パッシベーション膜上に形成される半絶縁膜に飛び込む。この半絶縁膜をドレイン電極に接続して、飛び込んだ電子の排出を行う。この結果、パッシベーション膜中に停滞する電子による不具合を解消できるので、安定した動作が期待でき、信頼性の高い窒化物半導体素子を実現できる。   Also in this embodiment, the same effect as the first embodiment can be obtained. That is, hot electrons accelerated by a high electric field jump into the semi-insulating film formed on the surface passivation film of the HFET. The semi-insulating film is connected to the drain electrode, and the jumped-in electrons are discharged. As a result, problems caused by electrons stagnating in the passivation film can be eliminated, so that stable operation can be expected and a highly reliable nitride semiconductor device can be realized.

図１０は、本発明の第１０の実施の形態にかかるＧａＮ−ＨＦＥＴの構造を表す、模式断面図である。図１に表すＨＦＥＴと同様の要素には同一の番号を付し、その詳しい説明は省略する。
本図におけるＨＦＥＴが図１に表すＨＦＥＴと異なる部分は、ゲート電極５とＡｌＧａＮバリア層２の間にゲート絶縁膜１０１が形成されていることである。これによって、ＭＩＳ（Metal Insulator Semiconductor）ゲート構造となる。ＭＩＳゲートとすることで、ゲートリーク電流が小さくなり、ゲート駆動回路の負荷が低減される。
図２〜９に表すＨＦＥＴにＭＩＳゲート構造を適用することも、もちろん可能である。 FIG. 10 is a schematic cross-sectional view showing the structure of a GaN-HFET according to the tenth embodiment of the present invention. Elements similar to those of the HFET shown in FIG. 1 are given the same reference numerals, and detailed descriptions thereof are omitted.
1 is different from the HFET shown in FIG. 1 in that a gate insulating film 101 is formed between the gate electrode 5 and the AlGaN barrier layer 2. Thus, a MIS (Metal Insulator Semiconductor) gate structure is obtained. By using the MIS gate, the gate leakage current is reduced and the load on the gate driving circuit is reduced.
It is of course possible to apply the MIS gate structure to the HFETs shown in FIGS.

本実施形態においても、第１の実施形態と同様の効果が得られる。すなわち、高電界によって加速されたホットエレクトロンがＨＦＥＴの表面パッシベーション膜上に形成される半絶縁膜に飛び込む。この半絶縁膜をドレイン電極に接続して、飛び込んだ電子の排出を行う。この結果、パッシベーション膜中に停滞する電子による不具合を解消できるので、安定した動作が期待でき、信頼性の高い窒化物半導体素子を実現できる。   Also in this embodiment, the same effect as the first embodiment can be obtained. That is, hot electrons accelerated by a high electric field jump into the semi-insulating film formed on the surface passivation film of the HFET. The semi-insulating film is connected to the drain electrode, and the jumped-in electrons are discharged. As a result, problems caused by electrons stagnating in the passivation film can be eliminated, so that stable operation can be expected and a highly reliable nitride semiconductor device can be realized.

これらのＨＦＥＴは電源用途に限らず、高周波窒化物デバイスとしても実施可能である。通信用途で用いられる場合でも高電圧を印加して高出力を得ることができるので、本発明を用いることにより、高耐圧なデバイスが提供できて効果的である。
これまで、本発明の第１〜第１０の実施の形態について説明してきたが、本発明はこれらの実施の形態の限りではない。それぞれの実施の形態を組み合わせることも可能であるし、当業者が適宜設計変更したものも本発明の要旨を含む限り本発明の範囲に包含される。 These HFETs can be implemented not only as a power supply but also as a high-frequency nitride device. Even when used in communication applications, a high output can be obtained by applying a high voltage. Therefore, by using the present invention, a device with a high withstand voltage can be provided, which is effective.
So far, the first to tenth embodiments of the present invention have been described, but the present invention is not limited to these embodiments. The embodiments can be combined, and those appropriately modified by those skilled in the art are also included in the scope of the present invention as long as they include the gist of the present invention.

例えば、バリア層としてノンドープのＡｌＧａＮ層を用いて説明してきたが、ｎ型ＡｌＧａＮ層を用いても実施可能である。
また、ＡｌＧａＮ／ＧａＮの組み合わせを用いて説明してきたが、ＧａＮ／窒化インジウムガリウム（ＩｎＧａＮ）や窒化アルミニウム（ＡｌＮ）／ＡｌＧａＮなどの組み合わせにおいても実施可能である。
また、リセスゲート構造のＨＦＥＴに適用することもできる。 For example, although an explanation has been given using a non-doped AlGaN layer as the barrier layer, the present invention can also be implemented using an n-type AlGaN layer.
Further, although the description has been made using the combination of AlGaN / GaN, the present invention can also be implemented in a combination of GaN / indium gallium nitride (InGaN) or aluminum nitride (AlN) / AlGaN.
It can also be applied to a HFET having a recessed gate structure.

図１〜１０のＨＦＥＴにおいては基板を図示していないが、サファイア基板やＳｉＣ基板、Ｓｉ基板、ＧａＮ基板のいずれでも実施可能であり、特に基板材料に限定されるものではない。基板の絶縁性や導電性、さらにはその導電型にも限定されない。
フィールドプレート構造に関しても、１段の場合のみを説明してきたが、多段のフィールドプレート構造としてもよい。 Although the substrate is not shown in the HFETs of FIGS. 1 to 10, any of a sapphire substrate, a SiC substrate, a Si substrate, and a GaN substrate can be used, and the substrate is not particularly limited to the substrate material. It is not limited to the insulation and conductivity of the substrate, and further to its conductivity type.
Regarding the field plate structure, only the case of one stage has been described, but a multi-stage field plate structure may be used.

一般的にワイドバンドギャップ半導体は高電界を印加することが可能であるが、絶縁膜との伝導帯バンド不連続が小さいために、絶縁膜へのホットエレクトロン注入が起きやすい。このため、本発明の構造は、シリコンカーバイド（ＳｉＣ）やダイアモンドなどのワイドバンドギャップ半導体を用いた横型素子や縦型素子の終端構造などでも実施可能である。   In general, a wide band gap semiconductor can apply a high electric field. However, since conduction band discontinuity with the insulating film is small, hot electron injection into the insulating film is likely to occur. For this reason, the structure of the present invention can also be implemented in a lateral element or a vertical element termination structure using a wide band gap semiconductor such as silicon carbide (SiC) or diamond.

また、本発明の実施の形態にかかるＨＦＥＴのゲート−ドレイン間の構造が横型のショットキ・バリア・ダイオード（ＳＢＤ：Shottky Barrier Diode）の構造であることから、スイッチング素子に限らず横型ＳＢＤとしても実施可能である。
さらに、ユニポーラ素子に限らず、ＰＩＮ（P-Intrinsic-N Diode）ダイオードやＭＩＳＦＥＴのドレイン側にｐ層を設けたＩＧＢＴ（Insulated Gate Bipolar Transistor）などのバイポーラ素子においても、横型素子であれば実施可能である。 In addition, since the structure between the gate and the drain of the HFET according to the embodiment of the present invention is a structure of a horizontal Schottky barrier diode (SBD), not only a switching element but also a horizontal SBD is implemented. Is possible.
Furthermore, not only a unipolar element but also a bipolar element such as a PIN (P-Intrinsic-N Diode) diode or an IGBT (Insulated Gate Bipolar Transistor) provided with a p-layer on the drain side of a MISFET can be implemented as long as it is a horizontal element. It is.

なお、本明細書において「窒化物半導体」とは、ＢｘＡｌｙＧａｚＩｎ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させたすべての組成の半導体を含むものとする。また、導電型を制御するために添加される各種の不純物のいずれかをさらに含むものも、「窒化物半導体」に含まれるものとする。 In this specification, “nitride semiconductor” means B x Al y Ga z In 1-xyz N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1, x + y + z ≦ 1) Semiconductors having all compositions in which the composition ratios x, y, and z are changed within the respective ranges are included. In addition, the “nitride semiconductor” includes those further containing any of various impurities added to control the conductivity type.

本発明の第１の実施の形態にかかるＧａＮ−ＨＦＥＴの構造を表す、模式断面図である。1 is a schematic cross-sectional view showing a structure of a GaN-HFET according to a first embodiment of the present invention. 本発明の第２の実施の形態にかかるＧａＮ−ＨＦＥＴの構造を表す、模式断面図である。It is a schematic cross section showing the structure of the GaN-HFET concerning the 2nd Embodiment of this invention. 本発明の第３の実施の形態にかかるＧａＮ−ＨＦＥＴの構造を表す、模式断面図である。It is a schematic cross section showing the structure of GaN-HFET concerning the 3rd Embodiment of this invention. 本発明の第４の実施の形態にかかるＧａＮ−ＨＦＥＴの構造を表す、模式断面図である。It is a schematic cross section showing the structure of GaN-HFET concerning the 4th Embodiment of this invention. 本発明の第５の実施の形態にかかるＧａＮ−ＨＦＥＴの構造を表す、模式断面図である。It is a schematic cross section showing the structure of GaN-HFET concerning the 5th Embodiment of this invention. 本発明の第６の実施の形態にかかるＧａＮ−ＨＦＥＴの構造を表す、模式断面図である。It is a schematic cross section showing the structure of GaN-HFET concerning the 6th Embodiment of this invention. 本発明の第７の実施の形態にかかるＧａＮ−ＨＦＥＴの構造を表す、模式断面図である。It is a schematic cross section showing the structure of GaN-HFET concerning the 7th Embodiment of this invention. 本発明の第８の実施の形態にかかるＧａＮ−ＨＦＥＴの構造を表す、模式断面図である。It is a schematic cross section showing the structure of GaN-HFET concerning the 8th Embodiment of this invention. 本発明の第９の実施の形態にかかるＧａＮ−ＨＦＥＴの構造を表す、模式断面図である。It is a schematic cross section showing the structure of GaN-HFET concerning the 9th Embodiment of this invention. 本発明の第１０の実施の形態にかかるＧａＮ−ＨＦＥＴの構造を表す、模式断面図である。It is a schematic cross section showing the structure of the GaN-HFET according to the tenth embodiment of the present invention.

符号の説明Explanation of symbols

１ ＧａＮチャネル層
２ ＡｌＧａＮバリア層
３ ソース電極
４ ドレイン電極
５ ゲート電極
６ パッシベーション膜
７、２１、３１、４１、５１、５２、７１、９１ 半絶縁膜
８ 絶縁膜
６１、８１ フィールドプレート電極
１０１ ゲート絶縁膜
DESCRIPTION OF SYMBOLS 1 GaN channel layer 2 AlGaN barrier layer 3 Source electrode 4 Drain electrode 5 Gate electrode 6 Passivation film 7, 21, 31, 41, 51, 52, 71, 91 Semi-insulating film 8 Insulating film 61, 81 Field plate electrode 101 Gate insulation film

Claims (5)

窒化物半導体のヘテロ接合を有する構造体と、
前記構造体の上に設けられたソース電極およびドレイン電極と、
前記ソース電極と前記ドレイン電極との間において直接もしくは絶縁膜を介して前記構造体の上に設けられたゲート電極と、
前記構造体と前記ゲート電極の上に延在して設けられた第１の絶縁膜と、
前記第１の絶縁膜上の前記ゲート電極と前記ドレイン電極との間の領域の少なくとも一部に設けられ、前記ドレイン電極と電気的に接続された第１の半絶縁膜と、
を備えたことを特徴とする窒化物半導体素子。 A structure having a heterojunction of a nitride semiconductor;
A source electrode and a drain electrode provided on the structure;
A gate electrode provided on the structure directly or via an insulating film between the source electrode and the drain electrode;
A first insulating film provided on the structure and the gate electrode;
A first semi-insulating film provided in at least part of a region between the gate electrode and the drain electrode on the first insulating film and electrically connected to the drain electrode;
A nitride semiconductor device comprising: 前記第１の半絶縁膜は、前記第１の絶縁膜上の前記ソース電極と前記ドレイン電極との間の領域に設けられ、前記ソース電極にも電気的に接続されたことを特徴とする請求項１記載の窒化物半導体素子。   The first semi-insulating film is provided in a region between the source electrode and the drain electrode on the first insulating film, and is electrically connected to the source electrode. The nitride semiconductor device according to Item 1. 前記第１の半絶縁膜は、前記第１の絶縁膜上の前記ゲート電極と前記ドレイン電極との間の全領域に設けられ、前記ゲート電極にも電気的に接続されたことを特徴とする請求項１記載の窒化物半導体素子。   The first semi-insulating film is provided in the entire region between the gate electrode and the drain electrode on the first insulating film, and is electrically connected to the gate electrode. The nitride semiconductor device according to claim 1. 前記半絶縁膜の上に設けられた第２の絶縁膜と、
前記第２の絶縁膜の上に設けられ、前記ソース電極または前記ドレイン電極に接続されたフィールドプレート電極と、
をさらに備えたことを特徴とする請求項１〜３いずれか１つに記載の窒化物半導体素子。 A second insulating film provided on the semi-insulating film;
A field plate electrode provided on the second insulating film and connected to the source electrode or the drain electrode;
The nitride semiconductor device according to claim 1, further comprising: 前記半絶縁膜は、ポリシリコン、酸化シリコン、窒化シリコン及び酸化チタンよりなる群から選択されたいずれかからなることを特徴とする請求項１〜４いずれか１つに記載の窒化物半導体素子。


5. The nitride semiconductor device according to claim 1, wherein the semi-insulating film is made of any one selected from the group consisting of polysilicon, silicon oxide, silicon nitride, and titanium oxide.


JP2005230390A 2005-08-09 2005-08-09 Nitride semiconductor element Pending JP2007048866A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005230390A JP2007048866A (en) 2005-08-09 2005-08-09 Nitride semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005230390A JP2007048866A (en) 2005-08-09 2005-08-09 Nitride semiconductor element

Publications (1)

Publication Number Publication Date
JP2007048866A true JP2007048866A (en) 2007-02-22

Family

ID=37851463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005230390A Pending JP2007048866A (en) 2005-08-09 2005-08-09 Nitride semiconductor element

Country Status (1)

Country Link
JP (1) JP2007048866A (en)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011148443A1 (en) * 2010-05-25 2011-12-01 パナソニック株式会社 Field effect transistor
JP2012064672A (en) * 2010-09-14 2012-03-29 Advanced Power Device Research Association Nitride semiconductor device
WO2012112630A1 (en) * 2011-02-15 2012-08-23 Sensor Electronic Technology, Inc. Semiconductor device with low-conducting field-controlling element
US8338871B2 (en) 2008-12-23 2012-12-25 Sensor Electronic Technology, Inc. Field effect transistor with electric field and space-charge control contact
US8395392B2 (en) 2008-12-23 2013-03-12 Sensor Electronic Technology, Inc. Parameter extraction using radio frequency signals
US8461631B2 (en) 2007-02-23 2013-06-11 Sensor Electronic Technology, Inc. Composite contact for semiconductor device
CN103515417A (en) * 2012-06-29 2014-01-15 台湾积体电路制造股份有限公司 Passivation scheme
JP2014138111A (en) * 2013-01-17 2014-07-28 Fujitsu Ltd Semiconductor device and manufacturing method of the same, power supply device and high-frequency amplifier
US8994035B2 (en) 2011-11-21 2015-03-31 Sensor Electronic Technology, Inc. Semiconductor device with low-conducting buried and/or surface layers
EP2879184A1 (en) * 2013-12-02 2015-06-03 International Rectifier Corporation Group III-V transistor with semiconductor field plate
CN104835855A (en) * 2014-02-12 2015-08-12 恩智浦有限公司 Semiconductor heterojunction device
US9263533B2 (en) 2011-09-19 2016-02-16 Sensor Electronic Technology, Inc. High-voltage normally-off field effect transistor including a channel with a plurality of adjacent sections
JP2016178131A (en) * 2015-03-18 2016-10-06 株式会社東芝 Semiconductor device and manufacturing method of the same
JP2017092147A (en) * 2015-11-05 2017-05-25 トヨタ自動車株式会社 Switching element
US9673285B2 (en) 2011-11-21 2017-06-06 Sensor Electronic Technology, Inc. Semiconductor device with low-conducting buried and/or surface layers
US9748362B2 (en) 2011-09-19 2017-08-29 Sensor Electronic Technology, Inc. High-voltage normally-off field effect transistor with channel having multiple adjacent sections
US9806184B2 (en) 2011-09-06 2017-10-31 Sensor Electronic Technology, Inc. Semiconductor device with low-conducting field-controlling element
JP2020047718A (en) * 2018-09-18 2020-03-26 株式会社東芝 Semiconductor device
CN113066864A (en) * 2020-04-30 2021-07-02 英诺赛科(苏州)半导体有限公司 Semiconductor device with a plurality of transistors
DE112020006478T5 (en) 2020-01-10 2022-11-10 Mitsubishi Electric Corporation SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE
WO2023276972A1 (en) * 2021-07-01 2023-01-05 ローム株式会社 Nitride semiconductor device
CN117423724A (en) * 2023-12-01 2024-01-19 江苏希尔半导体有限公司 High withstand voltage GaN HEMT device
CN117423725A (en) * 2023-12-01 2024-01-19 江苏希尔半导体有限公司 High-voltage transverse GaN high-electron mobility transistor
US12094931B2 (en) 2020-04-30 2024-09-17 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor device and method for manufacturing the same
WO2024204536A1 (en) * 2023-03-30 2024-10-03 ヌヴォトンテクノロジージャパン株式会社 Semiconductor device and method for producing semiconductor device

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8461631B2 (en) 2007-02-23 2013-06-11 Sensor Electronic Technology, Inc. Composite contact for semiconductor device
US8338871B2 (en) 2008-12-23 2012-12-25 Sensor Electronic Technology, Inc. Field effect transistor with electric field and space-charge control contact
US8395392B2 (en) 2008-12-23 2013-03-12 Sensor Electronic Technology, Inc. Parameter extraction using radio frequency signals
US8890210B2 (en) 2010-05-25 2014-11-18 Panasonic Corporation Field effect transistor
US20130069115A1 (en) * 2010-05-25 2013-03-21 Panasonic Corporation Field effect transistor
JP2011249439A (en) * 2010-05-25 2011-12-08 Panasonic Corp Field-effect transistor
WO2011148443A1 (en) * 2010-05-25 2011-12-01 パナソニック株式会社 Field effect transistor
JP2012064672A (en) * 2010-09-14 2012-03-29 Advanced Power Device Research Association Nitride semiconductor device
WO2012112630A1 (en) * 2011-02-15 2012-08-23 Sensor Electronic Technology, Inc. Semiconductor device with low-conducting field-controlling element
US8586997B2 (en) 2011-02-15 2013-11-19 Sensor Electronic Technology, Inc. Semiconductor device with low-conducting field-controlling element
JP2014508413A (en) * 2011-02-15 2014-04-03 センサー エレクトロニック テクノロジー インコーポレイテッド Semiconductor device having low conductivity electric field control element
US9806184B2 (en) 2011-09-06 2017-10-31 Sensor Electronic Technology, Inc. Semiconductor device with low-conducting field-controlling element
US9263533B2 (en) 2011-09-19 2016-02-16 Sensor Electronic Technology, Inc. High-voltage normally-off field effect transistor including a channel with a plurality of adjacent sections
US9748362B2 (en) 2011-09-19 2017-08-29 Sensor Electronic Technology, Inc. High-voltage normally-off field effect transistor with channel having multiple adjacent sections
US8994035B2 (en) 2011-11-21 2015-03-31 Sensor Electronic Technology, Inc. Semiconductor device with low-conducting buried and/or surface layers
US9673285B2 (en) 2011-11-21 2017-06-06 Sensor Electronic Technology, Inc. Semiconductor device with low-conducting buried and/or surface layers
CN103515417A (en) * 2012-06-29 2014-01-15 台湾积体电路制造股份有限公司 Passivation scheme
JP2014138111A (en) * 2013-01-17 2014-07-28 Fujitsu Ltd Semiconductor device and manufacturing method of the same, power supply device and high-frequency amplifier
EP2879184A1 (en) * 2013-12-02 2015-06-03 International Rectifier Corporation Group III-V transistor with semiconductor field plate
JP2015111670A (en) * 2013-12-02 2015-06-18 インターナショナル・レクティファイアー・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｒｅｃｔｉｆｉｅｒ Ｃｏｒｐｏｒａｔｉｏｎ Group iii-v transistor including semiconductor field plate
US9673286B2 (en) * 2013-12-02 2017-06-06 Infineon Technologies Americas Corp. Group III-V transistor with semiconductor field plate
US20150155358A1 (en) * 2013-12-02 2015-06-04 International Rectifier Corporation Group III-V Transistor with Semiconductor Field Plate
EP2908344A1 (en) * 2014-02-12 2015-08-19 Nxp B.V. Semiconductor heterojunction device
US9385226B2 (en) 2014-02-12 2016-07-05 Nxp B.V. Semiconductor heterojunction device
CN104835855A (en) * 2014-02-12 2015-08-12 恩智浦有限公司 Semiconductor heterojunction device
JP2016178131A (en) * 2015-03-18 2016-10-06 株式会社東芝 Semiconductor device and manufacturing method of the same
JP2017092147A (en) * 2015-11-05 2017-05-25 トヨタ自動車株式会社 Switching element
CN107068747A (en) * 2015-11-05 2017-08-18 丰田自动车株式会社 Switch element
US9923089B2 (en) 2015-11-05 2018-03-20 Toyota Jidosha Kabushiki Kaisha Switching device
JP2020047718A (en) * 2018-09-18 2020-03-26 株式会社東芝 Semiconductor device
DE112020006478T5 (en) 2020-01-10 2022-11-10 Mitsubishi Electric Corporation SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE
CN113066864A (en) * 2020-04-30 2021-07-02 英诺赛科(苏州)半导体有限公司 Semiconductor device with a plurality of transistors
CN113066864B (en) * 2020-04-30 2022-09-13 英诺赛科(苏州)半导体有限公司 Semiconductor device with a plurality of transistors
US12094931B2 (en) 2020-04-30 2024-09-17 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor device and method for manufacturing the same
WO2023276972A1 (en) * 2021-07-01 2023-01-05 ローム株式会社 Nitride semiconductor device
WO2024204536A1 (en) * 2023-03-30 2024-10-03 ヌヴォトンテクノロジージャパン株式会社 Semiconductor device and method for producing semiconductor device
CN117423724A (en) * 2023-12-01 2024-01-19 江苏希尔半导体有限公司 High withstand voltage GaN HEMT device
CN117423725A (en) * 2023-12-01 2024-01-19 江苏希尔半导体有限公司 High-voltage transverse GaN high-electron mobility transistor

Similar Documents

Publication Publication Date Title
JP2007048866A (en) Nitride semiconductor element
US6940090B2 (en) Wideband gap having a low on-resistance and having a high avalanche capability
US6933544B2 (en) Power semiconductor device
US8390030B2 (en) Nitride semiconductor device
JP4417677B2 (en) Power semiconductor device
US8928003B2 (en) Nitride semiconductor device
US9082691B2 (en) Nitride semiconductor device
JP6143598B2 (en) Semiconductor device
US7737467B2 (en) Nitride semiconductor device with a hole extraction electrode
US9431391B2 (en) Gallium nitride hemt device with a mosfet in series coupled to diodes for protection of high-voltage
US20140110759A1 (en) Semiconductor device
US20140231873A1 (en) Nitride semiconductor device
JP5534661B2 (en) Semiconductor device
KR20040086423A (en) Power semiconductor device
JP2009200096A (en) Nitride semiconductor device and power conversion apparatus including the same
JP2012156332A (en) Semiconductor element
TW201421648A (en) Semiconductor device
JP2007180143A (en) Nitride semiconductor element
TW201633538A (en) Semiconductor device
JP2015173151A (en) semiconductor device
US8174051B2 (en) III-nitride power device
JP2009522812A (en) Group III nitride power semiconductor with electric field relaxation function
JP2008263140A (en) Nitride semiconductor device
JP2010278137A (en) Semiconductor device
JP5545653B2 (en) Nitride semiconductor device