[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2007047476A - Liquid crystal display device and driving method of liquid crystal display device - Google Patents

Liquid crystal display device and driving method of liquid crystal display device Download PDF

Info

Publication number
JP2007047476A
JP2007047476A JP2005232110A JP2005232110A JP2007047476A JP 2007047476 A JP2007047476 A JP 2007047476A JP 2005232110 A JP2005232110 A JP 2005232110A JP 2005232110 A JP2005232110 A JP 2005232110A JP 2007047476 A JP2007047476 A JP 2007047476A
Authority
JP
Japan
Prior art keywords
image
liquid crystal
memory
frame
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005232110A
Other languages
Japanese (ja)
Inventor
Yukihiko Sakashita
幸彦 坂下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2005232110A priority Critical patent/JP2007047476A/en
Publication of JP2007047476A publication Critical patent/JP2007047476A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a liquid crystal display device capable of achieving both taking a countermeasure for reliability of frame inversion driving and displaying cinema images of high image quality. <P>SOLUTION: The liquid crystal display device performing frame inversion driving has a first mode of displaying the same image in frames of normal driving and frames of inversion driving and a second mode of displaying different images there, and the first or second mode is driven by switching in accordance with correlation of image signals of consecutive frames. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、液晶表示装置に関する。   The present invention relates to a liquid crystal display device.

特に、フレーム反転(フィールド反転)駆動方式の液晶表示装置において、映画フィルムから2−3プルダウン方式等の変換方式により生成されたテレシネ変換映像信号を入力した場合においても高画質で表示可能とした液晶表示装置に関するものである。   In particular, in a liquid crystal display device of a frame inversion (field inversion) driving method, a liquid crystal that can be displayed with high image quality even when a telecine conversion video signal generated by a conversion method such as a 2-3 pull-down method is input from a movie film. The present invention relates to a display device.

従来、フィールド反転駆動を行う液晶表示装置には、特開平11−133376がある。   Conventionally, there is JP-A-11-133376 as a liquid crystal display device that performs field inversion driving.

また、従来、24Hzのシネマ映像を60Hzのインタレース又はプログレッシブ信号にテレシネ(2−3プルダウン)変換された映像を表示する場合は、2枚・3枚毎に同じ画像が連続し、不連続な動きになるという問題があった。
特開平11−133376号公報
Conventionally, when displaying a 24Hz cinema image that has been converted to a 60Hz interlaced or progressive signal by telecine (2-3 pull-down), the same image is displayed continuously every two or three frames, and is discontinuous. There was a problem of moving.
Japanese Patent Laid-Open No. 11-133376

しかしながら、これらのフレーム反転駆動を行う液晶表示装置においては、シネマ映像の高画質な表示と液晶表示装置の信頼性の対策を両立させて実現することはできなかった。   However, in these liquid crystal display devices that perform frame inversion driving, it has not been possible to achieve both high-quality display of cinema images and reliability measures for liquid crystal display devices.

そこで、本発明は、液晶表示装置において、フレーム反転駆動による信頼性対策とシネマ映像の高画質表示とを両立させて実現することが可能な表示装置を提供することを目的としたものである。   SUMMARY OF THE INVENTION An object of the present invention is to provide a display device capable of realizing both a reliability measure by frame inversion driving and high-quality display of cinema images in a liquid crystal display device.

本発明によれば、フレーム反転駆動を行う液晶表示装置において、正転駆動を行うフレームと反転駆動を行うフレームに同じ画像を表示する第一のモードと、異なる画像を表示する第二のモードを備え、連続するフレームの画像信号の相関に応じて切換えて駆動することにより、フレーム反転駆動による焼き付けやフリッカー等の対策とシネマ映像の高画質表示とを両立させて実現することが可能な表示装置を提供することが可能となった。   According to the present invention, in a liquid crystal display device that performs frame inversion driving, a first mode that displays the same image in a frame that performs normal rotation driving and a frame that performs inversion driving, and a second mode in which different images are displayed. A display device capable of realizing both high-quality display of cinema images and measures against burning and flicker by frame inversion driving by switching and driving according to the correlation of image signals of successive frames It became possible to provide.

以上、本発明によれば、フレーム反転駆動による焼き付けやフリッカー等の対策とシネマ映像の高画質表示とを両立させて実現することが可能な表示装置を提供することが可能となった。   As described above, according to the present invention, it is possible to provide a display device capable of realizing both countermeasures such as burning and flicker by frame inversion driving and high-quality display of cinema images.

(実施例1)
図1は、本発明の第一の実施例による液晶表示装置のブロック図である。
Example 1
FIG. 1 is a block diagram of a liquid crystal display device according to a first embodiment of the present invention.

1は、映像信号入力端子、2はA/D変換器、3はIP変換部、4はスケーラー、5はフレーム倍速部、6および7はメモリ、8は反転増幅回路、9は非反転増幅回路、10は極性切換回路、11は液晶パネル、12は入力タイミング発生部、13は出力タイミング発生部、14は2−3プルダウン検出部、15はシーンチェンジ検出部である。   1 is a video signal input terminal, 2 is an A / D converter, 3 is an IP converter, 4 is a scaler, 5 is a frame double speed unit, 6 and 7 are memories, 8 is an inverting amplifier, and 9 is a non-inverting amplifier. Reference numeral 10 is a polarity switching circuit, 11 is a liquid crystal panel, 12 is an input timing generator, 13 is an output timing generator, 14 is a 2-3 pull-down detector, and 15 is a scene change detector.

2−3プルダウン方式により変換された画像(フィルム画像)の場合には、静止フィールドが5フィールド毎に発生する。2−3プルダウン検出部14は、この周期的パターンを検出してフィルム画像(テレシネ変換画像)か一般の画像かを識別して、検出情報を出力する。   In the case of an image (film image) converted by the 2-3 pull-down method, a static field occurs every 5 fields. The 2-3 pull-down detection unit 14 detects this periodic pattern, identifies whether it is a film image (telecine conversion image) or a general image, and outputs detection information.

図2は、60Hzの通常のNTSC信号が入力された場合の画像信号の処理フローを説明するためのタイミング図である。   FIG. 2 is a timing diagram for explaining a processing flow of an image signal when a normal NTSC signal of 60 Hz is input.

ここで、図2(a)は、映像信号入力端子1より入力されるNTSC信号であり、図2(b)は、IP変換部3によりIP変換後の画像出力タイミングであり、図2(c)は、メモリ6への書込タイミングであり、図2(d)は、メモリ7への書込タイミングであり、図2(e)は、メモリ6からの読出タイミングであり、図2(f)はメモリ7からの読出タイミングであり、図2(g)は、極性反転回路10の出力でありLCD11の駆動信号となる。   2A is an NTSC signal input from the video signal input terminal 1, and FIG. 2B is an image output timing after IP conversion by the IP conversion unit 3, and FIG. ) Is a write timing to the memory 6, FIG. 2D is a write timing to the memory 7, FIG. 2E is a read timing from the memory 6, and FIG. ) Is a read timing from the memory 7, and FIG. 2G is an output of the polarity inverting circuit 10 and serves as a drive signal for the LCD 11.

映像信号入力端子1より入力されたNTSC信号は、A/D変換器2によりデジタル信号に変換される。図2(a)は、入力されたNTSC信号を示すタイミング図であり、AI、BI、CI、DI、等の1フィールド毎のインタレースの画像信号が60Hz周期で入力される。   The NTSC signal input from the video signal input terminal 1 is converted into a digital signal by the A / D converter 2. FIG. 2A is a timing diagram showing an input NTSC signal. Interlaced image signals for each field such as AI, BI, CI, and DI are input at a 60 Hz period.

A/D変換器2により、A/D変換された画像信号は、I/P変換部3に入力され、NTSCのインタレース信号をプログレッシブ信号に変換する。図2(b)は、IP変換後の画像のタイミング図を示しており、動き適応型のIP変換方法等により、前後のフレームの画像を用いて、60Hzのプログレッシブ画像を出力する。   The image signal A / D converted by the A / D converter 2 is input to the I / P converter 3 to convert the NTSC interlaced signal into a progressive signal. FIG. 2B shows a timing diagram of an image after IP conversion, and a 60 Hz progressive image is output using images of previous and subsequent frames by a motion adaptive IP conversion method or the like.

IP変換後の画像信号は、スケーラー4に入力され、入力画像の解像度を液晶パネル11へ表示を行う解像度に合せて、拡大・縮小等の解像度変換処理を行う。   The image signal after the IP conversion is input to the scaler 4, and resolution conversion processing such as enlargement / reduction is performed in accordance with the resolution of the input image displayed on the liquid crystal panel 11.

スケーラー4の出力画像信号は、フレーム倍速部5に入力され、入力画像のフレームレートを2倍に変換して出力する。   The output image signal of the scaler 4 is input to the frame double speed unit 5, and the frame rate of the input image is converted to 2 times and output.

図2(c)、(d)は、倍速変換部5によりメモリ6およびメモリ7に書き込まれる画像のタイミング図である。1フレーム毎に、メモリ6とメモリ7に交互にデータを書き込む。   FIGS. 2C and 2D are timing diagrams of images written to the memory 6 and the memory 7 by the double speed conversion unit 5. Data is alternately written into the memory 6 and the memory 7 for each frame.

図2(e)、(f)は、倍速変換部5によりメモリ6およびメモリ7からデータを読み出すタイミングを示す図である。図2(e)、(f)のように、メモリ6に書き込まれたデータを書込みのフレームレートの2倍で、2回読み出すことにより、同じ画像を連続して2回出力する。次にメモリ7よりメモリ7に書き込まれた画像データを連続して2回読み出す。以上のように、メモリからの読出しを2倍の速度で行い、1フレームの書込の間に2フレーム分の画像を読み出すことにより、入力画像のフレームレートを2倍にすることが可能となる。   FIGS. 2E and 2F are diagrams showing timings for reading data from the memory 6 and the memory 7 by the double speed conversion unit 5. As shown in FIGS. 2E and 2F, the same image is output twice in succession by reading the data written in the memory 6 twice at twice the frame rate of writing. Next, the image data written in the memory 7 is continuously read from the memory 7 twice. As described above, the frame rate of the input image can be doubled by reading out from the memory at a double speed and reading out the image for two frames during the writing of one frame. .

フレーム倍速変換部5より出力された画像信号は、反転増幅回路8および非反転増幅回路9に入力され、液晶パネル11の駆動に適した信号レベルに増幅した後に、極性切換回路10に入力され、図2(g)のように、2倍にされた画像が、各々、正極性および反極性の信号となるように交互に切換えて出力される。ここで、正極性と負極性の画像を交互に出力することにより、フリッカーの無い表示を得ることができる。   The image signal output from the frame double speed converter 5 is input to the inverting amplifier circuit 8 and the non-inverting amplifier circuit 9, amplified to a signal level suitable for driving the liquid crystal panel 11, and then input to the polarity switching circuit 10. As shown in FIG. 2 (g), the doubled images are alternately switched so as to be signals of positive polarity and opposite polarity, and are output. Here, the display without flicker can be obtained by alternately outputting positive and negative images.

以上により、正極性と反極性の画像信号が同じになるため、電荷の偏りのないAC駆動を行えるため、焼きつきのない、信頼性の高い液晶表示装置を得ることができる。   As described above, since the positive polarity and the opposite polarity image signals are the same, AC drive without charge bias can be performed, so that a highly reliable liquid crystal display device without burn-in can be obtained.

また、60Hzの入力に対して、表示のリフレッシュレートを120Hzとすることにより、フレーム毎に駆動極性を反転するフレーム反転駆動においても、フリッカーを目視では検知できなくすることが可能となり、フリッカーレスの高画質表示が可能となった。   In addition, by setting the display refresh rate to 120 Hz with respect to 60 Hz input, it is possible to prevent flicker from being visually detected even in frame inversion driving in which the drive polarity is inverted for each frame. Image quality display is now possible.

次に、テレシネ変換(2−3プルダウン)によりNTSC信号に変換された画像を入力した場合の処理方法について説明する。   Next, a processing method when an image converted into an NTSC signal by telecine conversion (2-3 pulldown) is input will be described.

まず、テレシネ画像に対して、図2にて説明したNTSC画像と同じ処理を行った場合について図3を用いて説明する。   First, the case where the same process as the NTSC image described in FIG. 2 is performed on the telecine image will be described with reference to FIG.

図3は、テレシネ画像に対して、図2にて説明した通常のNTSC信号が入力された場合と同じ処理を行った場合の画像信号の処理フローを説明するためのタイミング図である。   FIG. 3 is a timing chart for explaining a processing flow of an image signal when the same processing as that when the normal NTSC signal described in FIG. 2 is input is performed on a telecine image.

ここで、図3(a)は、オリジナルのシネマ画像のタイミングであり、図3(b)は、映像信号入力端子1より入力されるテレシネ変換後の信号であり、図3(c)は、IP変換部3によりIP変換後の画像出力タイミングであり、図3(d)は、メモリ6への書込タイミングであり、図3(e)は、メモリ7への書込タイミングであり、図3(f)は、メモリ6からの読出タイミングであり、図3(g)はメモリ7からの読出タイミングであり、図3(h)は、極性反転回路10の出力でありLCD11の駆動信号となる。   Here, FIG. 3A is the timing of the original cinema image, FIG. 3B is the signal after telecine conversion input from the video signal input terminal 1, and FIG. FIG. 3D shows the timing of image output after IP conversion by the IP converter 3, FIG. 3D shows the timing of writing to the memory 6, and FIG. 3E shows the timing of writing to the memory 7. 3 (f) is the read timing from the memory 6, FIG. 3 (g) is the read timing from the memory 7, and FIG. 3 (h) is the output of the polarity inverting circuit 10 and the drive signal of the LCD 11 Become.

図3(a)は、オリジナルのシネマ映像のタイミングを示しており、1秒間に24フレームの画像で構成されており、24Hzで画像が更新される。   FIG. 3A shows the timing of the original cinema video, which is composed of images of 24 frames per second, and the images are updated at 24 Hz.

ここで、シネマ映像をNTSC60Hzの信号にテレシネ変換を行う場合には、2−3プルダウンという方法が用いられており、図3(b)に示す様に、シネマフィルムの1枚の画像を2枚繰り返す場合と3枚繰り返す場合を交互に行うことにより、24Hzのフレームレートから60Hzのフレームレートに変換することが可能となる。この時、偶数ラインと奇数ラインを60Hzのフレーム毎に交互に読み出すことにより、インタレース信号を得ることができる。   Here, when performing a telecine conversion of a cinema image to an NTSC 60 Hz signal, a method called 2-3 pull-down is used. As shown in FIG. 3B, two images of one cinema film are taken. By alternately repeating the case of repeating and the case of repeating three sheets, it is possible to convert from a frame rate of 24 Hz to a frame rate of 60 Hz. At this time, an interlace signal can be obtained by alternately reading the even lines and odd lines every 60 Hz frame.

続いて、図3の場合と同様にIP変換、メモリ書込、メモリ読出を行い、極性反転によりLCD駆動信号を得る(図3(h))。   Subsequently, as in the case of FIG. 3, IP conversion, memory writing, and memory reading are performed, and an LCD drive signal is obtained by polarity inversion (FIG. 3 (h)).

この場合は、1枚のシネマ画像から作られた2枚または3枚と交互に続く画像がそのままフレーム倍速化処理されるため、フレーム倍速後は、(図3(h))に示す様に、4枚または6枚と交互に画像が続くため、連続した動きが続く画像等では、動きが不自然に感じられる場合があり、画質劣化の原因となっている。   In this case, two or three images made from one cinema image are alternately subjected to frame double speed processing, so after frame double speed, as shown in FIG. 3 (h), Since the images continue alternately with four or six images, the motion may be felt unnatural in an image that continues to move continuously, causing deterioration in image quality.

次に、フレーム倍速を行う液晶表示装置において、テレシネ画像の動きを改善し、高画質表示を実現する方法について、図4を用いて説明する。   Next, a method for improving the motion of a telecine image and realizing high-quality display in a liquid crystal display device that performs frame double speed will be described with reference to FIG.

図4は、2−3プルダウン検出部14において、テレシネ画像であることを検出し、2−3プルダウンの位相を検出した場合のテレシネ画像に対しての処理フローを説明するためのタイミング図である。   FIG. 4 is a timing chart for explaining a processing flow for a telecine image when the 2-3 pulldown detection unit 14 detects a telecine image and detects a 2-3 pulldown phase. .

ここで、図4(a)は、オリジナルのシネマ画像のタイミングであり、図4(b)は、映像信号入力端子1より入力されるテレシネ変換後の信号であり、図4(c)は、IP変換部3によりIP変換後の画像出力タイミングであり、図4(d)は、メモリ6への書込タイミングであり、図4(e)は、メモリ7への書込タイミングであり、図4(f)は、メモリ6からの読出タイミングであり、図4(g)はメモリ7からの読出タイミングであり、図4(h)は、極性反転回路10の出力でありLCD11の駆動信号となる。   4A shows the timing of the original cinema image, FIG. 4B shows the signal after telecine conversion input from the video signal input terminal 1, and FIG. FIG. 4D shows the timing of image output after IP conversion by the IP converter 3, FIG. 4D shows the timing of writing to the memory 6, and FIG. 4E shows the timing of writing to the memory 7. 4 (f) is the read timing from the memory 6, FIG. 4 (g) is the read timing from the memory 7, and FIG. 4 (h) is the output of the polarity inverting circuit 10 and the drive signal of the LCD 11 Become.

図4(a)から図4(e)までは、図3(a)から図3(e)までと同様の処理を行う。   From FIG. 4A to FIG. 4E, the same processing as in FIG. 3A to FIG. 3E is performed.

2−3プルダウン検出部14により、テレシネ画像であると判断した場合には、次に、メモリからの読出しを行う際に、図4(g)に示す様に、メモリ7から画像Aを3フレーム分連続して読み出す。そして、メモリ6から読み出す画像Bを1フレーム分減らすことにより、画像Aおよび画像Bが各々5フレーム連続することになり、動きのスムーズな高画質の映像を得ることが可能となる。   If the 2-3 pull-down detection unit 14 determines that the image is a telecine image, the next time reading from the memory, as shown in FIG. Read continuously for minutes. Then, by reducing the image B read from the memory 6 by one frame, the image A and the image B are each continuous for five frames, and it is possible to obtain a high-quality video with smooth motion.

従って、2−3プルダウンされた信号であると判定すると、5フレーム目の読出し時401に、メモリ6より読み出し、6フレーム目の読出し時402にメモリ7から読み出すことにより、正転駆動時と反転駆動時に異なる画像を出力する。この場合、正転時403と反転時404の画像が異なることになるが、動画であるシネマ映像の場合、その差は少なく、AC駆動の効果を保つことが可能である。   Therefore, if it is determined that the signal has been pulled down 2-3, the signal is read from the memory 6 at the time of reading 401 of the fifth frame, and is read from the memory 7 at the time of reading 402 of the sixth frame. Output different images when driving. In this case, the images at the forward rotation 403 and the reverse rotation 404 are different, but in the case of a cinema image that is a moving image, the difference is small, and the effect of AC driving can be maintained.

本実施例では、NTSCのインタレース信号が入力される場合について説明したが、プログレッシブ信号が入力した場合においても、IP変換処理を行わないだけであり、同様の処理が可能である。この場合は、図2、図3、図4等において、IP変換後の信号がプログレッシブ入力信号となる。   In this embodiment, the case where an NTSC interlace signal is input has been described. However, even when a progressive signal is input, only the IP conversion process is not performed, and the same process is possible. In this case, in FIG. 2, FIG. 3, FIG. 4, etc., the signal after IP conversion becomes a progressive input signal.

また、本実施例では、アナログ入力の場合について説明したが、DVI等のデジタル信号が入力される場合においても、本発明の処理を実現することができることは言うまでも無い。   In the present embodiment, the case of analog input has been described. Needless to say, the processing of the present invention can also be realized when a digital signal such as DVI is input.

また、本実施例では、2つのメモリを使うとして説明したが、それに限るものではなく、1つのメモリで領域を分けて使用してもよい。   Further, in this embodiment, the description has been made assuming that two memories are used. However, the present invention is not limited to this, and the area may be divided and used by one memory.

(実施例2)
本実施例では、更に信頼性を向上した液晶表示装置を開発した。
(Example 2)
In this example, a liquid crystal display device with further improved reliability was developed.

実施例1では、シネマ映像を表示する場合は、正転および反転駆動を交互に行う際に5回に1回の割合で、正転駆動時と反転駆動時で異なる画像となる。   In the first embodiment, when a cinema image is displayed, the image is different between forward rotation and reverse drive at a rate of once every five times when the normal rotation and reverse drive are alternately performed.

動画であるシネマ映像の場合、その差は少なく、信頼性を劣化させることは少ないが、更に信頼性を向上させるためには、更なる改善が必要である。   In the case of a cinema image, which is a moving image, the difference is small and the reliability is rarely deteriorated, but further improvement is necessary to further improve the reliability.

例えば、全画面が黒表示から白表示に切り替わる場合は、正極性と負極性のアンバランスが大きい。このように、連続した画像ではない場合は、正転駆動時と反転駆動時に同じ画像を表示するようにすれば、シネマ映像の動きを高画質で表示し、尚且つ、信頼性を向上することが可能である。本実施例では、連続していない画像をシーンチェンジ検出部により検出し、通常のテレシネ動画画像とは駆動方法を切換える。   For example, when the entire screen is switched from black display to white display, the unbalance between the positive polarity and the negative polarity is large. In this way, if the images are not continuous, if the same image is displayed during forward rotation and reverse rotation, the motion of the cinema image can be displayed with high image quality and the reliability can be improved. Is possible. In the present embodiment, the scene change detection unit detects non-continuous images, and switches the driving method from a normal telecine moving image.

図5は、図1のシーンチェンジ検出部15において、テレシネ画像のシーンチェンジを検出した場合の処理フローを説明するためのタイミング図である。   FIG. 5 is a timing chart for explaining a processing flow when the scene change detection unit 15 of FIG. 1 detects a scene change of a telecine image.

ここで、図5(a)は、オリジナルのシネマ画像のタイミングであり、図5(b)は、映像信号入力端子1より入力されるテレシネ変換後の信号であり、図5(c)は、IP変換部3によりIP変換後の画像出力タイミングであり、図5(d)は、メモリ6への書込タイミングであり、図5(e)は、メモリ7への書込タイミングであり、図5(f)は、メモリ6からの読出タイミングであり、図5(g)はメモリ7からの読出タイミングであり、図5(h)は、極性反転回路10の出力でありLCD11の駆動信号となる。   Here, FIG. 5A shows the timing of the original cinema image, FIG. 5B shows the signal after telecine conversion input from the video signal input terminal 1, and FIG. FIG. 5D shows the timing of image output after IP conversion by the IP conversion unit 3, FIG. 5D shows the timing of writing to the memory 6, and FIG. 5E shows the timing of writing to the memory 7. 5 (f) is the read timing from the memory 6, FIG. 5 (g) is the read timing from the memory 7, and FIG. 5 (h) is the output of the polarity inverting circuit 10 and the drive signal of the LCD 11 Become.

図1および図5を用いて、その作用について説明する。   The operation will be described with reference to FIGS. 1 and 5.

2−3プルダウン検出器14によりシネマ映像であると判断した場合には、シーンチェンジ回路15を用いて、元のシネマ画像の連続する画像に相当する画像の比較を行うことにより、フレーム間の画像の相関を調べ、予め決めたしきい値以上に画像の違いがあると判断した場合は、シーンチェンジであると判断する。   When the 2-3 pull-down detector 14 determines that the image is a cinema image, the scene change circuit 15 is used to compare the images corresponding to the continuous images of the original cinema image, thereby obtaining an image between frames. When it is determined that there is a difference in the image that exceeds a predetermined threshold, it is determined that the scene change has occurred.

シーンチェンジと判断した場合は、図5(f)に示すようにメモリ6から読み出した同じ画像を5フレーム目501と6フレーム目502に出力する。   If the scene change is determined, the same image read from the memory 6 is output to the fifth frame 501 and the sixth frame 502 as shown in FIG.

そして、図5(h)の5フレーム目503と6フレーム目504に示すように、正転と反転に同じ画像を表示する。   Then, as shown in the fifth frame 503 and the sixth frame 504 in FIG. 5H, the same image is displayed in the normal rotation and the reverse rotation.

以上により、入力されるシネマ映像が通常の動画の場合とシーンチェンジのように連続する画像の相関が小さい場合では、図4(h)と図5(h)のように、正転の5フレーム目(403、503)と反転の6フレーム目(404、504)に同じ画像を表示する場合と違う画像を表示する場合を切換えることにより、AC駆動による信頼性の改善を更に高めることが可能となる。   As described above, when the input cinema image is a normal moving image and when the correlation between successive images is small as in the case of a scene change, as shown in FIGS. By switching between displaying the same image on the eyes (403, 503) and the inverted sixth frame (404, 504), it is possible to further improve the reliability of AC drive. Become.

(実施例3)
本実施例では、更に、消費電力およびノイズを小さくできる液晶表示装置を開発した。
(Example 3)
In this embodiment, a liquid crystal display device that can further reduce power consumption and noise was developed.

図6は、本発明による画像信号の流れを示すタイミング図である。   FIG. 6 is a timing diagram showing the flow of an image signal according to the present invention.

ここで、図6(a)は、オリジナルのシネマ画像のタイミングであり、図6(b)は、映像信号入力端子1より入力されるテレシネ変換後の信号であり、図6(c)は、IP変換部3によりIP変換後の画像出力タイミングであり、図6(d)は、メモリ6への書込タイミングであり、図6(e)は、メモリ7への書込タイミングであり、図6(f)は、メモリ6からの読出タイミングであり、図6(g)はメモリ7からの読出タイミングであり、図6(h)は、極性反転回路10の出力でありLCD11の駆動信号となる。   Here, FIG. 6A shows the timing of the original cinema image, FIG. 6B shows the signal after telecine conversion inputted from the video signal input terminal 1, and FIG. FIG. 6D shows the timing of image output after IP conversion by the IP converter 3, FIG. 6D shows the timing of writing to the memory 6, and FIG. 6E shows the timing of writing to the memory 7. 6 (f) is a read timing from the memory 6, FIG. 6 (g) is a read timing from the memory 7, and FIG. 6 (h) is an output of the polarity inverting circuit 10 and the drive signal of the LCD 11. Become.

また、図6(f’)から図6(h’)は、シーンチェンジ時のタイミングを示しており、図6(f’)は、シーンチェンジ時のメモリ6からの読出タイミングであり、図6(g’)はシーンチェンジ時のメモリ7からの読出タイミングであり、図6(h’)は、シーンチェンジ時の極性反転回路10の出力でありLCD11の駆動信号となる。   6 (f ′) to 6 (h ′) show the timing at the time of the scene change, and FIG. 6 (f ′) shows the timing of reading from the memory 6 at the time of the scene change. (G ′) is a read timing from the memory 7 at the time of the scene change, and FIG. 6 (h ′) is an output of the polarity inverting circuit 10 at the time of the scene change and serves as a drive signal for the LCD 11.

図6(c)におけるIP変換後の画像では、2枚および3枚と連続する画像が続くため、図6(d)に示す様に、メモリ6に画像601を書き込んだ後は、画像602の書込みを休止し、図6(f)に示す様に、メモリ6より5フレーム連続して画像を読み出す。   In the image after IP conversion in FIG. 6C, since two and three consecutive images continue, as shown in FIG. 6D, after the image 601 is written in the memory 6, the image 602 Writing is paused, and images are read from the memory 6 continuously for 5 frames, as shown in FIG.

メモリ7の制御は、図6(e)に示す様に、メモリ7に画像603を書き込んだ後は、画像604および画像605の書込みを休止し、図6(g)に示す様に、メモリ7より5フレーム連続して画像を読み出す。   As shown in FIG. 6E, the memory 7 is controlled after the image 603 is written in the memory 7, the writing of the image 604 and the image 605 is suspended, and as shown in FIG. The image is read out continuously for 5 frames.

極性反転切換回路出力では、図6(h)に示す様に、正転と反転に異なる画像を表示するタイミングを設けることにより、5フレーム毎の連続する画像を、フレーム反転・フレーム倍速で駆動することが可能となる。   In the polarity inversion switching circuit output, as shown in FIG. 6 (h), by providing a timing for displaying different images for normal rotation and inversion, continuous images every 5 frames are driven at frame inversion / frame double speed. It becomes possible.

本実施例では、メモリ書込の際の消費電力およびノイズを実施例1の1/5に小さくすることが可能となった。   In this embodiment, the power consumption and noise during memory writing can be reduced to 1/5 of the first embodiment.

(実施例4)
本実施例では、更に、IP変換部3を用いずに、メモリ6およびメモリ7への書込み時に、IP変換を同時に行う方法について説明する。
Example 4
In the present embodiment, a method of performing IP conversion at the same time when writing to the memory 6 and the memory 7 without using the IP conversion unit 3 will be described.

ここで、図7(a)は、オリジナルのシネマ画像のタイミングであり、図7(b)は、映像信号入力端子1より入力されるテレシネ変換後の信号であり、図7(d)は、メモリ6への書込タイミングであり、図7(e)は、メモリ7への書込タイミングであり、図7(f)は、メモリ6からの読出タイミングであり、図7(g)はメモリ7からの読出タイミングであり、図7(h)は、極性反転回路10の出力でありLCD11の駆動信号となる。   Here, FIG. 7A shows the timing of the original cinema image, FIG. 7B shows the signal after telecine conversion input from the video signal input terminal 1, and FIG. FIG. 7E shows the timing of writing to the memory 6, FIG. 7E shows the timing of writing to the memory 7, FIG. 7F shows the timing of reading from the memory 6, and FIG. 7 (h) is an output of the polarity inverting circuit 10 and serves as a drive signal for the LCD 11. FIG.

また、図7(f’)から図6(h’)は、シーンチェンジ時のタイミングを示しており、図7(f’)は、シーンチェンジ時のメモリ6からの読出タイミングであり、図7(g’)はシーンチェンジ時のメモリ7からの読出タイミングであり、図7(h’)は、シーンチェンジ時の極性反転回路10の出力でありLCD11の駆動信号となる。   7 (f ′) to FIG. 6 (h ′) show the timing at the time of the scene change, and FIG. 7 (f ′) shows the timing of reading from the memory 6 at the time of the scene change. (G ′) is a read timing from the memory 7 at the time of the scene change, and FIG. 7 (h ′) is an output of the polarity inversion circuit 10 at the time of the scene change and serves as a drive signal for the LCD 11.

図7(a)において、画像701は、シネマ画像の偶数ラインで構成され、画像702は、シネマ画像の奇数ラインで構成されている。   In FIG. 7A, an image 701 is composed of even lines of a cinema image, and an image 702 is composed of odd lines of a cinema image.

図7(d)に示す様に、メモリ6の偶数ライン記憶領域に画像701を書込み、メモリ6の奇数ライン記憶領域に画像702を書込む。   As shown in FIG. 7D, the image 701 is written in the even line storage area of the memory 6 and the image 702 is written in the odd line storage area of the memory 6.

そして、図7(f)に示す様に、メモリ6に記憶した画像を連続して読み出すことにより、IP変換とフレーム倍速化を同時に行うことが可能となる。   Then, as shown in FIG. 7 (f), by continuously reading the images stored in the memory 6, it is possible to simultaneously perform IP conversion and frame double speed.

画像「B」についても同様に、図7(e)に示す様に、メモリ7の偶数ライン記憶領域に画像703を書込み、メモリ7の奇数ライン記憶領域に画像704を書込む。   Similarly for the image “B”, as shown in FIG. 7E, the image 703 is written in the even line storage area of the memory 7 and the image 704 is written in the odd line storage area of the memory 7.

そして、図7(g)に示す様に、メモリ7に記憶した画像を連続して読み出すことにより、IP変換とフレーム倍速化を同時に行うことが可能となる。   Then, as shown in FIG. 7 (g), by continuously reading the images stored in the memory 7, it is possible to simultaneously perform IP conversion and frame double speed.

以上により、本発明によれば、独立したIP変換回路を用いずに、フレーム倍速回路において、IP変換とフレーム倍速化を同時に行うことが可能となる。   As described above, according to the present invention, it is possible to simultaneously perform IP conversion and frame double speed in a frame double speed circuit without using an independent IP conversion circuit.

高画質表示・信頼性に加えて、コストダウンや実装面積の縮小が可能となる。   In addition to high-quality display and reliability, it is possible to reduce costs and reduce the mounting area.

本発明の実施例によるブロック図。The block diagram by the Example of this invention. 実施例1におけるNTSC入力の場合の処理を説明するためのタイミング図。FIG. 3 is a timing chart for explaining processing in the case of NTSC input in the first embodiment. 実施例1におけるテレシネ入力の場合の処理を説明するためのタイミング図。FIG. 3 is a timing chart for explaining processing in the case of telecine input in the first embodiment. 実施例1におけるテレシネ入力の場合の処理を説明するためのタイミング図。FIG. 3 is a timing chart for explaining processing in the case of telecine input in the first embodiment. 実施例2におけるシーンチェンジの場合の処理を説明するためのタイミング図。FIG. 10 is a timing chart for explaining processing in the case of a scene change in the second embodiment. 実施例3における処理を説明するためのタイミング図。FIG. 9 is a timing chart for explaining processing in the third embodiment. 実施例4における処理を説明するためのタイミング図。FIG. 10 is a timing chart for explaining processing in the fourth embodiment.

符号の説明Explanation of symbols

1 映像信号入力端子
2 A/D変換器
3 IP変換部
4 スケーラー
5 フレーム倍速部
6 メモリ
7 メモリ
8 反転増幅回路
9 非反転増幅回路
10 極性切換回路
11 液晶パネル
12 入力タイミング発生部
13 出力タイミング発生部
14 2−3プルダウン検出部
15 シーンチェンジ検出部
DESCRIPTION OF SYMBOLS 1 Video signal input terminal 2 A / D converter 3 IP conversion part 4 Scaler 5 Frame double speed part 6 Memory 7 Memory 8 Inversion amplification circuit 9 Non-inversion amplification circuit 10 Polarity switching circuit 11 Liquid crystal panel 12 Input timing generation part 13 Output timing generation Section 14 2-3 Pulldown detection section 15 Scene change detection section

Claims (4)

フレーム反転駆動を行う液晶表示装置において、正転駆動を行うフレームと反転駆動を行うフレームに同じ画像を表示する第一のモードと、異なる画像を表示する第二のモードを備え、連続するフレームの画像信号の相関に応じて切換えることを特徴とする液晶表示装置。   A liquid crystal display device that performs frame inversion driving includes a first mode that displays the same image in a frame that performs forward rotation driving and a frame that performs inversion driving, and a second mode in which different images are displayed. A liquid crystal display device that switches according to a correlation of image signals. 入力画像が2−3プルダウンによるテレシネ画像と判別した場合に、正転駆動を行うフレームと反転駆動を行うフレームに同じ画像を表示する第一のモードと、異なる画像を表示する第二のモードを2−3プルダウンの位相に応じて切換えることを特徴とする請求項1に記載の液晶表示装置。   When the input image is determined to be a telecine image by 2-3 pull-down, a first mode for displaying the same image in a frame for forward rotation driving and a frame for inversion driving and a second mode for displaying different images are displayed. 2. The liquid crystal display device according to claim 1, wherein switching is performed according to a phase of 2-3 pull-down. 入力画像が2−3プルダウンによるテレシネ画像と判別した場合に、正転駆動を行うフレームと反転駆動を行うフレームに同じ画像を表示する第一のモードと、異なる画像を表示する第二のモードを2−3プルダウンの位相およびシーンチェンジ検出手段の出力に応じて切換えることを特徴とする請求項1に記載の液晶表示装置。   When the input image is determined to be a telecine image by 2-3 pull-down, a first mode for displaying the same image in a frame for forward rotation driving and a frame for inversion driving and a second mode for displaying different images are displayed. 2. The liquid crystal display device according to claim 1, wherein switching is performed according to the phase of 2-3 pulldown and the output of the scene change detection means. 入力画像が24Hzのシネマ画像をテレシネ変換した60Hzのテレシネ変換映像信号か否かを検出する手段と、その位相を検出する手段と、シーンチェンジを検出する手段とを備え、
前記テレシネ検出手段とテレシネ位相検出手段とシーンチェンジ検出手段の出力に応じて、メモリへの書込タイミングとメモリからの読出タイミングの何れか又は両方を変えることを特徴とする液晶表示装置。
Means for detecting whether the input image is a 60 Hz telecine-converted video signal obtained by telecine-converting a 24 Hz cinema image, means for detecting the phase, and means for detecting a scene change,
A liquid crystal display device characterized in that either or both of a write timing to the memory and a read timing from the memory are changed according to the outputs of the telecine detection means, the telecine phase detection means and the scene change detection means.
JP2005232110A 2005-08-10 2005-08-10 Liquid crystal display device and driving method of liquid crystal display device Withdrawn JP2007047476A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005232110A JP2007047476A (en) 2005-08-10 2005-08-10 Liquid crystal display device and driving method of liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005232110A JP2007047476A (en) 2005-08-10 2005-08-10 Liquid crystal display device and driving method of liquid crystal display device

Publications (1)

Publication Number Publication Date
JP2007047476A true JP2007047476A (en) 2007-02-22

Family

ID=37850346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005232110A Withdrawn JP2007047476A (en) 2005-08-10 2005-08-10 Liquid crystal display device and driving method of liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2007047476A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090059098A1 (en) * 2007-08-31 2009-03-05 Sony Corporation Image display apparatus and image processing apparatus
JP2009130557A (en) * 2007-11-22 2009-06-11 Hitachi Ltd Image display device
JP2009300785A (en) * 2008-06-13 2009-12-24 Canon Inc Display device and its driving method
JP2010204649A (en) * 2009-02-06 2010-09-16 Semiconductor Energy Lab Co Ltd Driving method of liquid crystal display device
CN104777634A (en) * 2015-03-27 2015-07-15 深圳市金立通信设备有限公司 Terminal
WO2021032166A1 (en) * 2019-08-21 2021-02-25 京东方科技集团股份有限公司 Shift register and drive method therefor, and gate drive circuit

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8797458B2 (en) * 2007-08-31 2014-08-05 Sony Corporation Image display apparatus and image processing apparatus
JP2009060401A (en) * 2007-08-31 2009-03-19 Sony Corp Image display device, and image processing device
US20090059098A1 (en) * 2007-08-31 2009-03-05 Sony Corporation Image display apparatus and image processing apparatus
JP2009130557A (en) * 2007-11-22 2009-06-11 Hitachi Ltd Image display device
JP2009300785A (en) * 2008-06-13 2009-12-24 Canon Inc Display device and its driving method
US8330856B2 (en) 2008-06-13 2012-12-11 Canon Kabushiki Kaisha Display apparatus and driving method thereof
US10943549B2 (en) 2009-02-06 2021-03-09 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device
US8970638B2 (en) 2009-02-06 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device
US9583060B2 (en) 2009-02-06 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device
JP2020079945A (en) * 2009-02-06 2020-05-28 株式会社半導体エネルギー研究所 Method for driving display device
JP2010204649A (en) * 2009-02-06 2010-09-16 Semiconductor Energy Lab Co Ltd Driving method of liquid crystal display device
JP2021096481A (en) * 2009-02-06 2021-06-24 株式会社半導体エネルギー研究所 Method for driving display device
JP7015948B2 (en) 2009-02-06 2022-02-03 株式会社半導体エネルギー研究所 How to drive the display device
JP2022062724A (en) * 2009-02-06 2022-04-20 株式会社半導体エネルギー研究所 Method for driving display device
JP7181428B2 (en) 2009-02-06 2022-11-30 株式会社半導体エネルギー研究所 Display device driving method
JP2023037625A (en) * 2009-02-06 2023-03-15 株式会社半導体エネルギー研究所 Method for driving display device
US11837180B2 (en) 2009-02-06 2023-12-05 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device
CN104777634A (en) * 2015-03-27 2015-07-15 深圳市金立通信设备有限公司 Terminal
WO2021032166A1 (en) * 2019-08-21 2021-02-25 京东方科技集团股份有限公司 Shift register and drive method therefor, and gate drive circuit

Similar Documents

Publication Publication Date Title
JP5335293B2 (en) Liquid crystal display device and driving method thereof
JP2005241787A (en) Picture display apparatus
JP4569388B2 (en) Image display device
TWI402812B (en) Driving cricuit and gray insertion method of liquid crystal display
JP4367100B2 (en) Image display device
JP2008165161A (en) Display device and display system
JP4267873B2 (en) Image display device and image display method
JP2007148054A (en) Display device and driving method of display device
JP4548065B2 (en) Image processing device
JP4449556B2 (en) Liquid crystal display
JP4145937B2 (en) Liquid crystal device, its control circuit and electronic device
JP2007047476A (en) Liquid crystal display device and driving method of liquid crystal display device
JP2010045758A (en) Method of driving display apparatus and driving circuit for display apparatus using the same
JP2003005723A (en) Liquid crystal display device and electronic equipment
JP2002091392A (en) Liquid crystal driving method and drive controller
US9019325B2 (en) Liquid crystal display device
JP3962292B2 (en) Liquid crystal display device and liquid crystal display method
JP2008009227A (en) Image data output unit and liquid crystal display device
JP2009135847A (en) Video processor and frame rate conversion method
JP2008009182A (en) Liquid crystal display device
JP2004317928A (en) Liquid crystal display device
JP5212252B2 (en) Frame rate conversion apparatus and method
TWI354973B (en)
JP3230405B2 (en) Liquid crystal display device and driving method thereof
JP2004357253A (en) Video signal conversion apparatus, video signal processor, and video display apparatus

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081104