JP2006323506A - 半導体メモリカード - Google Patents

Abstract

【課題】本発明は、超小型・超薄型の半導体メモリカードにおいて、品質の低下を防止できるとともに、生産性の悪化を改善できるようにする。
【解決手段】たとえば、半導体メモリカード１０は、カバーケース１１の一方の面内に、回路基板１２が接着材料１３を介して接着されている。カバーケース１１の一方の面には、回路基板１２上に搭載された半導体メモリチップ１２ｂやその他の部品１２ｃが収納される、第１の収納部１１ａが設けられている。また、第１の収納部１１ａの外周部の外側には、第１の収納部１１ａ内からあふれ出した接着材料１３を回収するための接着材料回収部１１ｂが形成されている。
【選択図】図２

Description

本発明は、半導体メモリカードに関するもので、特に、カバーケースの一方の面に、半導体メモリチップが搭載された回路基板を接着してなる半導体メモリカードに関する。

近年、携帯電話のような小型の電子機器においては、着脱自在な外部記憶装置としての半導体メモリカードの搭載が可能な機器が増えてきている。このような電子機器に用いられる半導体メモリカードは、電子機器の小型化・軽量化などにともなって、大容量化とともに、小型化・薄型化が要求されている。

この種の要求に応じて、カバーケースの一方の面に、半導体メモリチップが搭載された回路基板を接着してなる、超小型で、超薄型の半導体メモリカードが開発されている。ところが、この半導体メモリカードの製造に際しては、カード品質の低下および生産性の悪化の問題があった。すなわち、カードの組み立て工程で行われるカバーケースの取り付けは、一般的に、フィルム状や液状の接着材料を用いて行われる。そのため、十分な接着強度を得ようとする場合、接着材料の塗布または配置の面積を大きくする必要がある。このような場合、特に、カバーケースと回路基板とを貼り合わせたときに、接着材料がはみ出して、カバーケースの表面や回路基板上の外部端子に付着してしまうことがある。接着材料のカバーケースの表面などへの付着は、外観不良なだけでなく、外部端子の接触不良といった品質の低下を招くため、生産性を高くできないという問題があった。

なお、電子部品を搭載した回路基板をケース内に収納したＩＣカードにおいて、ケース内に充填した発泡樹脂の、過剰な充填樹脂を収容部で収容するようにした装置が既に提案されている（たとえば、特許文献１参照）。しかしながら、この公知例は、電子部品および回路基板をケース内に収納させるとともに、そのケース内を完全に発泡樹脂で充填させることにより、強靭で、耐環境性に優れたＩＣカードを提供しようとするものである。つまり、ケース内を完全に発泡樹脂で充填させるために、過剰な充填樹脂を収容部で収容することによって、ケース内に残る空気の排出を促進させるようにしたものである。したがって、上記したように、超小型で、超薄型の半導体メモリカードの製造には適さないものであった。

また、超小型で、超薄型の半導体メモリカードにおいては、回路基板の周辺部に形成される切り出し時のバリが、場合によっては、カードの薄型化の妨げになるという問題もあった。
特開平６−１４３８８４号公報

本発明は、上記の問題点を解決すべくなされたもので、小型化・薄型化に好適であり、外観不良の低減とともに、品質の低下を防止でき、生産性の悪化を改善することが可能な半導体メモリカードを提供することを目的としている。

本願発明の一態様によれば、一方の面には半導体メモリチップが搭載され、他方の面には電極が配置された回路基板と、一方の面に、前記半導体メモリチップが収納される第１の収納部を有するとともに、前記回路基板が接着材料を介して接着されるカバーケースとを具備した半導体メモリカードであって、前記カバーケースの一方の面には、前記第１の収納部の外周部に、前記回路基板の周辺部に対応して、前記第１の収納部とは異なる第２の収納部が形成されてなることを特徴とする半導体メモリカードが提供される。

上記の構成により、組み立て工程時の接着材料のはみ出しなどを阻止できるようになる結果、小型化・薄型化に好適であり、外観不良の低減とともに、品質の低下を防止でき、生産性の悪化を改善することが可能な半導体メモリカードを提供できる。

以下、本発明の実施の形態について図面を参照して説明する。

［第１の実施形態］
図１は、本発明の第１の実施形態にしたがった半導体メモリカードの基本構成（外観）を示すものである。なお、同図（ａ）は半導体メモリカードの一表面（外部端子側）を示す平面図であり、同図（ｂ）は該カードの一方向の側面を示す平面図であり、同図（ｃ）は該カードの他の表面（ケース側）を示す平面図であり、同図（ｄ）は該カードの他方向の側面を示す平面図である。

この半導体メモリカード１０は、主に、カバーケース１１と回路基板１２とからなっている。回路基板１２の表面（他方の面）、つまり、カバーケース１１より露出する面には、たとえば、複数の外部端子（電極）１２ａが上下に二列に配置されている。

図２は、図１に示した半導体メモリカード１０の断面構造を示すものである。なお、同図（ａ）は図１（ａ）の２ａ−２ａ線に沿う断面図であり、同図（ｂ）は図１（ａ）の２ｂ−２ｂ線に沿う断面図である。

この半導体メモリカード１０は、カバーケース１１の一方の面内に、回路基板１２が接着材料１３を介して接着されることにより構成されている。回路基板１２の表面（一方の面）には、たとえば、カバーケース１１の一方の面に設けられた収納部（第１の収納部）１１ａ内に収納される、半導体メモリチップ１２ｂやその他の部品（たとえば、半導体部品および電子部品など）１２ｃが搭載されている。

ここで、上記した半導体メモリカード１０の製造に用いられる、カバーケース１１および回路基板１２の構成について、より詳細に説明する。

図３は、カバーケース１１の構成例を示すものである。なお、同図（ａ）はカバーケース１１の一方の面側を示す平面図であり、同図（ｂ）は図（ａ）の３ｂ−３ｂ線に沿う断面図であり、同図（ｃ）は図（ａ）の３ｃ−３ｃ線に沿う断面図である。

すなわち、カバーケース１１の一方の面の、たとえば回路基板収納部内には、回路基板１２上に搭載された半導体メモリチップ１２ｂやその他の部品１２ｃが収納される、第１の収納部１１ａが設けられている。また、第１の収納部１１ａの外周部の外側には、たとえば第１の収納部１１ａの外周部を取り囲むようにして、第２の収納部である接着材料回収部１１ｂが形成されている。本実施形態の場合、接着材料回収部１１ｂは、回路基板１２の周辺部に対応するようにして形成されている。

なお、このような構成のカバーケース１１は、たとえば、１．４ｍｍ±１００μｍの厚さを有して形成されている。

図４は、回路基板１２の構成例を示すものである。なお、同図（ａ）は回路基板１２Ａを例に、その他方の面を示す平面図であり、同図（ｂ）は該回路基板１２Ａの一方の面を示す平面図である。

この回路基板１２Ａの他方の面には、たとえば同図（ａ）に示すように、複数の外部端子（電極）１２ａが上下に二列に配置されている。これに対し、回路基板１２Ａの一方の面には、たとえば同図（ｂ）に示すように、半導体メモリチップ１２ｂや他の半導体チップおよび受動部品などのその他の部品１２ｃが搭載されている。本実施形態の場合、半導体メモリチップ１２ｂやその他の部品１２ｃの一部が積層状態で実装されている。

図５は、回路基板１２の他の構成例を示すものである。なお、同図（ａ）は回路基板１２Ｂを例に、その他方の面を示す平面図であり、同図（ｂ）は該回路基板１２Ｂの一方の面を示す平面図である。

この回路基板１２Ｂの他方の面には、たとえば同図（ａ）に示すように、複数の外部端子（電極）１２ａが上下に二列に配置されている。これに対し、回路基板１２Ｂの一方の面には、たとえば同図（ｂ）に示すように、半導体メモリチップ１２ｂや他の半導体チップおよび受動部品などのその他の部品１２ｃが搭載されている。

次に、上述した半導体メモリカード１０の製造方法について簡単に説明する。たとえば、半導体メモリカード１０の組み立て工程において、まず、カバーケース１１の一方の面に、フィルム状や液状の接着材料１３を用いて、回路基板１２が接着される。その際、十分な接着強度を得ようとする場合、液状の接着材料１３の塗布またはフィルム状の接着材料１３の配置が最大面積により行われる。

すると、カバーケース１１と回路基板１２とを貼り合わせたときに、余剰な接着材料１３が、第１の収納部１１ａ内より外にあふれ出す。このあふれ出した余剰な接着材料１３は、カバーケース１１と回路基板１２との隙間からはみ出すことなく、接着材料回収部１１ｂによって回収される。これにより、カバーケース１１の表面および回路基板１２上の外部端子１２ａに、はみ出した接着材料１３が付着するのを防止できる。したがって、はみ出した接着材料１３がカバーケース１１の表面および回路基板１２上の外部端子１２ａに付着することにより生じる外観不良や、外部端子１２ａの接触不良といった品質の低下を改善でき、生産性を高めることが容易に可能となる。

しかも、接着材料回収部１１ｂによって、回路基板１２の周辺部に形成される切り出し時のバリをも逃がすことができる。このため、バリが、カバーケース１１との間で貼り合わせ時の障害となって、半導体メモリカード１０の薄型化の妨げになるという問題も解決することが可能である。

このようにして、カバーケース１１の厚さ（１．４ｍｍ±１００μｍ）と同程度の厚さを有する、超小型で、超薄型の半導体メモリカード１０を高効率により生産できる。

なお、上記した実施形態においては、第２の収納部である接着材料回収部１１ｂを、第１の収納部１１ａの外周部を取り囲むように形成するようにした場合を例に説明したが、これに限らず、たとえばほぼ矩形状とされる第１の収納部１１ａの、少なくとも一辺に対応する外周部の外側に、少なくとも１個以上の接着材料回収部１１ｂを形成するようにしてもよい。

また、回路基板１２の周辺部が対応する、第１の収納部１１ａの外周部の外側に接着材料回収部１１ｂを形成する場合に限らず、たとえば、第１の収納部１１ａの外周部の外側で、かつ、回路基板１２の周辺部と第１の収納部１１ａの外周部との相互間に対応する部位に形成するようにすることも可能である。

その他、本願発明は、上記（各）実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記（各）実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。たとえば、（各）実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題（の少なくとも１つ）が解決でき、発明の効果の欄で述べられている効果（の少なくとも１つ）が得られる場合には、その構成要件が削除された構成が発明として抽出され得る。

本発明の第１の実施形態にしたがった半導体メモリカードの一例を示す構成図。 図１の半導体メモリカードの構成を示す断面図。 図１の半導体メモリカードにおける、カバーケースの一例を示す構成図。 図１の半導体メモリカードにおける、回路基板の一例を示す構成図。 図１の半導体メモリカードにおける、回路基板の他の例を示す構成図。

符号の説明

１０…半導体メモリカード、１１…カバーケース、１１ａ…第１の収納部、１１ｂ…接着材料回収部、１２，１２Ａ，１２Ｂ…回路基板、１２ａ…外部端子、１２ｂ…半導体メモリチップ、１２ｃ…その他の部品、１３…接着材料。

Claims (5)

1. 一方の面には半導体メモリチップが搭載され、他方の面には電極が配置された回路基板と、
   一方の面に、前記半導体メモリチップが収納される第１の収納部を有するとともに、前記回路基板が接着材料を介して接着されるカバーケースと
   を具備した半導体メモリカードであって、
   前記カバーケースの一方の面には、前記第１の収納部の外周部に、前記回路基板の周辺部に対応して、前記第１の収納部とは異なる第２の収納部が形成されてなることを特徴とする半導体メモリカード。
2. 前記第２の収納部は、前記接着材料を回収するものであることを特徴とする請求項１に記載の半導体メモリカード。
3. 前記第２の収納部は、前記回路基板の周辺部のバリを収納するものであることを特徴とする請求項１に記載の半導体メモリカード。
4. 前記カバーケースは、１．４ｍｍ±１００μｍの厚さを有して形成されることを特徴とする請求項１に記載の半導体メモリカード。
5. 前記回路基板の一方の面には、さらに、半導体部品および電子部品が搭載されてなることを特徴とする請求項１に記載の半導体メモリカード。

Images