JP2006318956A - Semiconductor device having schottky diode - Google Patents
Semiconductor device having schottky diode Download PDFInfo
- Publication number
- JP2006318956A JP2006318956A JP2005137085A JP2005137085A JP2006318956A JP 2006318956 A JP2006318956 A JP 2006318956A JP 2005137085 A JP2005137085 A JP 2005137085A JP 2005137085 A JP2005137085 A JP 2005137085A JP 2006318956 A JP2006318956 A JP 2006318956A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- schottky
- metal layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
本発明はショットキーダイオードを有する半導体装置に関し、より特定的には、逆方向のリーク電流を増加させることなく定常損失を低減できるショットキーダイオードを有する半導体装置に関する。 The present invention relates to a semiconductor device having a Schottky diode, and more particularly to a semiconductor device having a Schottky diode that can reduce steady-state loss without increasing reverse leakage current.
現在、パワーデバイスの基板材料としてシリコン(Si)が用いられることは一般的である。しかし、シリコンを半導体材料として用いた場合には、物性値の限界から、耐圧100Vを超えるショットキーダイオードを実現することは技術的に困難である。 At present, silicon (Si) is generally used as a substrate material for power devices. However, when silicon is used as a semiconductor material, it is technically difficult to realize a Schottky diode having a withstand voltage exceeding 100 V due to the limit of physical properties.
そこで、ショットキーダイオードに用いる半導体材料として、たとえば絶縁破壊電界がシリコンよりも一桁大きい炭化珪素(SiC)が用いられている。高絶縁破壊電界のため、炭化珪素は、シリコンと比較すると100Vを超える高耐圧でもショットキーダイオードの定常損失を小さくでき、また少数キャリアの注入を伴わないことからスイッチング損失も小さいので、全体としてシリコンよりも小さな損失が期待され得る。上記の内容は、たとえば非特許文献1に開示されている。
しかしながら、炭化珪素を用いた従来のショットキーダイオードについて、さらなる定常損失の低減を図ると逆方向バイアス印加時のリーク電流が増えてしまい、逆にそのリーク電流の低減を図ると順方向印加時の定常損失が増えてしまう。以下、そのことを説明する。 However, with regard to the conventional Schottky diode using silicon carbide, if the steady-state loss is further reduced, the leakage current when the reverse bias is applied increases. Conversely, if the leakage current is reduced, the forward current is reduced. Steady loss will increase. This will be described below.
順方向バイアス印加時の定常損失を低減する場合、バリアハイトの低い金属をショットキー金属として用いる必要がある。しかし、この場合、バリアハイトが低いため、逆方向バイアスを印加すると、リーク電流が大きくなってしまう。一方、逆方向バイアス印加時のリーク電流を低減するためにバリアハイトの高い金属をショットキー金属として用いる場合には、順方向バイアス印加時の定常損失が増加する。 In order to reduce the steady loss during forward bias application, it is necessary to use a metal having a low barrier height as the Schottky metal. However, in this case, since the barrier height is low, when a reverse bias is applied, the leakage current increases. On the other hand, when a metal having a high barrier height is used as the Schottky metal in order to reduce the leakage current when applying the reverse bias, the steady loss when applying the forward bias increases.
それゆえ本発明の目的は、逆方向バイアス印加時のリーク電流を増加させることなく、順方向バイアス印加時の定常損失を低減できるショットキーダイオードを有する半導体装置を提供することである。 SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a semiconductor device having a Schottky diode that can reduce a steady loss when a forward bias is applied without increasing a leakage current when a reverse bias is applied.
本発明におけるショットキーダイオードを有する半導体装置は、基板と、第1の半導体層と、第2の半導体層と、ショットキー金属層と、オーミック金属層とを備える。基板は、主表面とその反対面の裏面とを有している。第1の半導体層は、基板の主表面上に形成されている。第2の半導体層は、第1の半導体層の表面に形成され、かつ第1の半導体層よりも不純物濃度が高く、かつ第1の半導体層と同じ導電型である。また、第2の半導体層は、逆方向バイアスとなるようにショットキー金属層とオーミック金属層との各々に電圧を印加する場合に、ショットキー金属層と第2の半導体層との界面で生じる空乏層が、第2の半導体層の厚み方向に延びて第1の半導体層に達する程度に薄い厚みを有している。ショットキー金属層は、第2の半導体層にショットキー接触されている。オーミック金属層は、基板の裏面にオーミック接触されている。 A semiconductor device having a Schottky diode according to the present invention includes a substrate, a first semiconductor layer, a second semiconductor layer, a Schottky metal layer, and an ohmic metal layer. The substrate has a main surface and a back surface opposite to the main surface. The first semiconductor layer is formed on the main surface of the substrate. The second semiconductor layer is formed on the surface of the first semiconductor layer, has an impurity concentration higher than that of the first semiconductor layer, and has the same conductivity type as the first semiconductor layer. In addition, the second semiconductor layer is generated at the interface between the Schottky metal layer and the second semiconductor layer when a voltage is applied to each of the Schottky metal layer and the ohmic metal layer so as to have a reverse bias. The depletion layer has such a thin thickness that it extends in the thickness direction of the second semiconductor layer and reaches the first semiconductor layer. The Schottky metal layer is in Schottky contact with the second semiconductor layer. The ohmic metal layer is in ohmic contact with the back surface of the substrate.
本発明におけるショットキーダイオードを有する半導体装置によれば、順方向バイアスとなるように電圧を印加する場合には、第2の半導体層が不純物を多く含んでいるためキャリアとなる電子が多く、ショットキー接触性が劣化し、電流が流れやすくなる。そのため、定常損失を下げることができる。一方、逆方向バイアスとなるように電圧を印加する場合には、第2の半導体層の厚みが薄いため、ショットキー金属層と第2の半導体層との界面で生じる空乏層が、第2の半導体層の厚み方向に延びて第1の半導体層に達し、第1の半導体層は不純物濃度が低いので空乏層がさらに延びる。そのため、空乏層の広がりにより、耐圧が向上し、逆方向のリーク電流を増加させない。つまり、逆方向バイアス印加時のリーク電流を増加させることなく、順方向バイアス時の定常損失を低減することが可能となる。 According to the semiconductor device having a Schottky diode in the present invention, when a voltage is applied so as to be forward biased, the second semiconductor layer contains a large amount of impurities, so that there are many electrons serving as carriers, The key contact quality deteriorates and the current easily flows. Therefore, steady loss can be reduced. On the other hand, when a voltage is applied so as to be a reverse bias, since the thickness of the second semiconductor layer is thin, a depletion layer generated at the interface between the Schottky metal layer and the second semiconductor layer is The semiconductor layer extends in the thickness direction of the semiconductor layer and reaches the first semiconductor layer. Since the impurity concentration of the first semiconductor layer is low, the depletion layer further extends. Therefore, the spread of the depletion layer improves the breakdown voltage and does not increase the reverse leakage current. That is, it is possible to reduce the steady loss at the forward bias without increasing the leakage current at the time of applying the reverse bias.
上記のショットキーダイオードを有する半導体装置において好ましくは、第2の半導体層が、2以上の分離した領域からなり、ショットキー金属層が、第1の半導体層および第2の半導体層の双方にショットキー接触されている。 In the semiconductor device having the above Schottky diode, preferably, the second semiconductor layer is composed of two or more separated regions, and the Schottky metal layer is shot on both the first semiconductor layer and the second semiconductor layer. The key is touching.
これにより、順方向バイアスとなるように電圧を印加する場合には、第2の半導体層の存在により電流が流れやすい。一方、逆方向バイアスとなるように電圧を印加する場合には、第1の半導体層とショットキー金属層との界面で生じる空乏層同士、および第2の半導体層とショットキー金属層との界面で生じる空乏層がピンチオフされて空乏層の広がりがより確実になり、逆方向のリーク電流を増加させない。
Thereby, when a voltage is applied so as to be a forward bias, a current easily flows due to the presence of the second semiconductor layer. On the other hand, when a voltage is applied so as to provide a reverse bias, depletion layers generated at the interface between the first semiconductor layer and the Schottky metal layer, and the interface between the second semiconductor layer and the Schottky metal layer The depletion layer generated in
第2の半導体層の不純物濃度は、1×1016cm-3以上1×1018cm-3以下が好ましく、さらには5×1016cm-3以上5×1017cm-3以下が良い。上記範囲である理由は、順方向バイアスの電圧を印加する場合においてキャリアとなる電子が多くなるため定常損失をより一層下げることができ、かつ耐圧を維持することが可能であるからである。
The impurity concentration of the second semiconductor layer is preferably 1 × 10 16
また、第2の半導体層の厚みは0.1μm以上5.0μm以下が好ましく、さらには0.1μm以上2μm以下が良い。この範囲内とすることにより、順方向バイアスの電圧を印加する場合には電流を流れやすくすると共に、逆方向バイアスの電圧を印加する場合において、発生する空乏層が第2の半導体層の領域を超えて第1の半導体層の領域に達することがより確実にできるからである。 The thickness of the second semiconductor layer is preferably 0.1 μm or more and 5.0 μm or less, and more preferably 0.1 μm or more and 2 μm or less. Within this range, when a forward bias voltage is applied, a current easily flows, and when a reverse bias voltage is applied, a depletion layer that is generated causes a region of the second semiconductor layer to flow. This is because the region of the first semiconductor layer can be more reliably exceeded.
上記のショットキーダイオードを有する半導体装置において好ましくは、第1の半導体層および第2の半導体層内に凹凸を有し、ショットキー金属層が、第1の半導体層内に形成された凹凸の凹部、および第2の半導体層内に形成された前記凹凸の凸部との双方にショットキー接触されている。 In the semiconductor device having the above Schottky diode, preferably, the first semiconductor layer and the second semiconductor layer have irregularities, and the Schottky metal layer is an irregular recess formed in the first semiconductor layer. And Schottky contact with both of the convex and concave portions formed in the second semiconductor layer.
これにより、順方向バイアスとなるように電圧を印加する場合には、電流の流れやすさは電流密度と表面積に比例することを考慮すると、ショットキー金属層と半導体層との界面の表面積が増えるため電流は流れやすくなり、それに伴い抵抗が小さくなり、定常損失を低下することができる。一方、逆方向バイアスとなるように電圧を印加する場合には、半導体層の空乏層が広がるため、耐圧が向上し、逆方向のリーク電流を増加させない。つまり、逆方向のリーク電流を増加させることなく、損失を低減することが可能となる。 This increases the surface area of the interface between the Schottky metal layer and the semiconductor layer, considering that the ease of current flow is proportional to the current density and the surface area when applying a voltage so as to be forward biased. Therefore, the current easily flows, and the resistance decreases accordingly, and the steady loss can be reduced. On the other hand, when a voltage is applied so that the reverse bias is applied, the depletion layer of the semiconductor layer is expanded, so that the breakdown voltage is improved and the reverse leakage current is not increased. That is, the loss can be reduced without increasing the reverse leakage current.
上記のショットキーダイオードを有する半導体装置において好ましくは、第2の半導体層の表面に凹凸を有し、ショットキー金属層が、第2の半導体層内に形成された凹凸の凹部および凸部との双方にショットキー接触されている。 In the semiconductor device having the above Schottky diode, preferably, the surface of the second semiconductor layer has irregularities, and the Schottky metal layer is formed between the concave and convex portions and the convex portions formed in the second semiconductor layer. Both are in Schottky contact.
これにより、逆方向バイアス印加時のリーク電流を増加させることなく、順方向バイアス印加時の定常損失を低減することが相乗効果としてさらに可能となる。 As a result, it is possible to further reduce the steady loss at the time of applying the forward bias as a synergistic effect without increasing the leakage current at the time of applying the reverse bias.
上記のショットキーダイオードを有する半導体装置において好ましくは、第1の半導体層の表面に凹部と凸部を交互に複数設け、凹部と凸部の厚みを大きく、高さを高くすることが好ましい。 In the semiconductor device having the above Schottky diode, it is preferable that a plurality of concave portions and convex portions are alternately provided on the surface of the first semiconductor layer, and the thickness of the concave portions and the convex portions is increased and the height is increased.
これにより、ショットキー金属層と半導体層との界面の表面積がより一層増えるため順方向バイアスにおける電流が流れやすくなるからである。 This is because the surface area of the interface between the Schottky metal layer and the semiconductor layer is further increased, so that a current in a forward bias can easily flow.
上記のショットキーダイオードを有する半導体装置において好ましくは、基板、第1の半導体層、および第2の半導体層が炭化珪素からなる。 In the semiconductor device having the above Schottky diode, the substrate, the first semiconductor layer, and the second semiconductor layer are preferably made of silicon carbide.
これにより、同一耐圧での抵抗を大幅に低減でき、さらに損失を低減することが可能となる。また、炭化珪素は、バンドギャップが大きく、絶縁破壊電界が大きく、キャリアの移動度がシリコンと同程度に大きく、電子の飽和ドリフト速度がGaAsよりも大きいため、さらに良好なショットキーダイオードとなる。 As a result, the resistance at the same breakdown voltage can be greatly reduced, and the loss can be further reduced. Silicon carbide has a large band gap, a large dielectric breakdown electric field, a carrier mobility as high as that of silicon, and an electron saturation drift velocity larger than that of GaAs, and therefore, it becomes a better Schottky diode.
第1の半導体層の不純物濃度は、1×1013cm-3以上1×1017cm-3以下が好ましい。 The impurity concentration of the first semiconductor layer is preferably 1 × 10 13 cm −3 or more and 1 × 10 17 cm −3 or less.
これにより、逆方向バイアス時に空乏層の広がりが適切となり、リーク電流を増加させることがないと共に、順方向バイアス時の定常損失を低減することができる。 Thereby, the spread of the depletion layer becomes appropriate at the time of reverse bias, the leakage current is not increased, and the steady loss at the time of forward bias can be reduced.
以上説明したように、本発明のショットキーダイオードを有する半導体装置によれば、厚みが薄く不純物濃度が高い半導体層を設けていること、あるいはショットキー金属層と半導体層との界面の表面積の増加により、逆方向バイアス印加時のリーク電流を増加させることなく、順方向バイアス印加時の定常損失を低減することができる。 As described above, according to the semiconductor device having the Schottky diode of the present invention, the semiconductor layer having a small thickness and a high impurity concentration is provided, or the surface area of the interface between the Schottky metal layer and the semiconductor layer is increased. Thus, the steady loss at the time of applying the forward bias can be reduced without increasing the leakage current at the time of applying the reverse bias.
以下、本発明の実施の形態について図に基づいて説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following drawings, the same or corresponding parts are denoted by the same reference numerals, and description thereof will not be repeated.
(実施の形態1)
図1は、本発明の実施の形態1におけるショットキーダイオードを有する半導体装置の構成を示す断面図である。図1を参照して、実施の形態1にかかるショットキーダイオード1は、基板2と、第1の半導体層3と、第2の半導体層4と、ショットキー金属層5と、オーミック金属層6とを備えている。
(Embodiment 1)
FIG. 1 is a cross-sectional view showing a configuration of a semiconductor device having a Schottky diode according to
基板2は、主表面とその反対面の裏面とを有している。この基板2は、たとえばn型の炭化珪素よりなっている。第1の半導体層3は、基板2の上に形成されている。この第1の半導体層3は、たとえば4.9μmの厚みを有しており、不純物として窒素(N)が5×1015cm-3の濃度で導入されたn−炭化珪素よりなっている。第2の半導体層4は、第1の半導体層3の表面に形成されている。この第2の半導体層4は、たとえば0.1μmの厚みを有しており、不純物として窒素(N)が1×1017cm-3の濃度で導入されたn+炭化珪素よりなっている。ショットキー金属層5は、第2の半導体層4にショットキー接触されており、たとえばショットキー障壁の高さが0.95eVのチタン(Ti)からなっている。オーミック金属層6は、基板2の裏面にオーミック接触されており、その材質にはたとえばTiやNiが用いられている。
The
第2の半導体層4は、逆方向バイアスとなるようにショットキー金属層5とオーミック金属層6との各々に電圧を印加する場合に、ショットキー金属層5と第2の半導体層4との界面で生じる空乏層が、第2の半導体層4の厚み方向に延びて第1の半導体層に達する程度に薄い厚み、本実施の形態ではたとえば0.1μmの厚みを有している。だたし、第2の半導体層4の厚みはこれに限定されないが、0.1μm以上5.0μm以下が好ましく、さらには0.1μm以上2μm以下が良い。
When a voltage is applied to each of the
なお、基板2、第1の半導体層3、および第2の半導体層4はn型に限定されず、p型であっても良い。基板2、第1の半導体層3、および第2の半導体層4の材質は炭化珪素に限定されず、たとえばシリコン、窒化ガリウム、ガリウム砒素であっても良い。さらに、基板2、第1の半導体層3、および第2の半導体層4に導入される不純物は窒素に限定されず、たとえばリン、アルミニウム、ホウ素であっても良い。さらには、ショットキー金属層5の材質は、チタンに限定されず、たとえばアルミニウム、ニッケルなどであっても良い。
Note that the
次に、ショットキーダイオード1の動作方法について図2を用いて説明する。まず、ショットキーダイオード1に順方向バイアスを印加する際には、アノード電極となるショットキー金属層5に相対的に正の電圧が印加され、カソード電極となるオーミック金属層6に相対的に負の電圧が印加される。これにより、アノード電極からカソード電極に電流が流れる。
Next, an operation method of the
次に、ショットキーダイオード1に逆方向バイアスを印加する際には、アノード電極となるショットキー金属層5に相対的に負の電圧が印加され、カソード電極となるオーミック金属層6に相対的に正の電圧が印加される。この逆方向バイアス時には、図2に示すように、ショットキー金属層5と第2の半導体層4との界面で生じる空乏層7が、第2の半導体層4の厚み方向に延びていく。この際、第2の半導体層4の厚みが薄く設定されているため、空乏層7は、第2の半導体層4を超えて第1の半導体層3に容易に達する。さらに、第1の半導体層3の不純物濃度が低いため、第1の半導体層3に達した空乏層7は、第1の半導体層3内を容易に延びていく。これにより空乏層7は大きく広がり、電流の流れが遮断される。
Next, when a reverse bias is applied to the
本実施の形態によれば、順方向バイアス時には、ショットキー金属層5に接合している第2の半導体層4は不純物濃度が高く、キャリアとなる電子が多数存在しているため、ショットキー金属層5と第2の半導体層4との界面を電流は流れやすい。よって、順方向バイアス時における定常損失を下げることが可能となる。一方、逆方向バイアス時には、第2の半導体層4の厚みが薄いので、空乏層7が容易に第2の半導体層4を突き抜け、第1の半導体層3に達する。第1の半導体層3は不純物濃度が低いので、空乏層7は第1の半導体層3内を容易に広がる。よって、広い空乏層7の存在により、逆方向のリーク電流の発生が抑制される。
According to the present embodiment, at the time of forward bias, the
このように、本実施の形態によれば、厚みが薄く、不純物濃度が高い第2の半導体層4を設けて、空乏層の広がりを制御することにより、逆方向バイアス時のリーク電流を増加させることなく、順方向バイアス時の定常損失を低減することができる。
As described above, according to the present embodiment, the
(実施の形態2)
図3(A)は、本発明の実施の形態2におけるショットキーダイオードを有する半導体装置の構成を示す断面図である。図3を参照して、実施の形態2にかかるショットキーダイオード10の構成は、実施の形態1と比較して、第2の半導体層4が複数の離れた領域4aからなり、ショットキー金属層5が第2の半導体層4と第2の半導体層4が形成されていない第1の半導体層3との双方にショットキー接触されている点において異なる。
(Embodiment 2)
FIG. 3A is a cross-sectional view showing a configuration of a semiconductor device having a Schottky diode in
具体的には、第2の半導体層4は、互いに分離した複数の領域4aからなり、各領域4aの厚さは0.1μmである。また第2の半導体層4が形成されていない領域における第1の半導体層3の厚みは5.0μmであり、第2の半導体層4が形成されている領域における第1の半導体層3の厚みは4.9μmである。
Specifically, the
また、ショットキーダイオード10は、図3(B)に示すように、領域4aが一直線上に延びていても良いし、図3(C)に示すように、領域4aが島状であっても良い。
In addition, as shown in FIG. 3B, the
次に、ショットキーダイオード10の動作方法について図4を用いて説明する。まず、ショットキーダイオード10に順方向バイアスを印加する際には、アノード電極となるショットキー金属層5に相対的に正の電圧が印加され、カソード電極となるオーミック金属層6に相対的に負の電圧が印加される。これにより、アノード電極からカソード電極に電流が流れる。
Next, an operation method of the
次に、ショットキーダイオード10に逆方向バイアスを印加する際には、アノード電極となるショットキー金属層5に相対的に負の電圧が印加され、カソード電極となるオーミック金属層6に相対的に正の電圧が印加される。この逆方向バイアス時には、図4に示すように、ショットキー金属層5と第2の半導体層4との界面で生じる空乏層7は、第2の半導体層4の厚みが薄く設定されているので、第2の半導体層4の厚み方向に延びて第1の半導体層3に達し、第1の半導体層3内を容易に広がる。一方、ショットキー金属層5と第1の半導体層3との界面で生じる空乏層7は、第1の半導体層3の厚み方向に第2の半導体層4の界面で生じる空乏層7よりも大きく延びる。そのため、空乏層7はピンチオフされて、厚みがより大きくなる。よって、広い空乏層7の存在により、電流の流れが遮断される。
Next, when a reverse bias is applied to the
本実施の形態によれば、順方向バイアス時には、ショットキー金属層5に接合している第2の半導体層4は不純物濃度が高く、キャリアとなる電子が多数存在しているため、ショットキー金属層5と領域4aとの界面を電流は特に流れやすい。よって、順方向バイアス時における定常損失を下げることが可能になる。一方、逆バイアス時には、第1の半導体層3がショットキー金属層5に直接に接していること、および第2の半導体層4の厚みが薄いことから、空乏層7が実施の形態1の構成より広がるため、逆方向のリーク電流の発生がさらに抑制される。
According to the present embodiment, at the time of forward bias, the
このように、本実施の形態によれば、厚みが薄く、不純物濃度の高い第2の半導体層4からなる領域4aを複数設けて、空乏層の広がりを制御することにより、逆方向バイアス時のリーク電流を増加させることなく、順方向バイアス時の定常損失を低減することができる。
As described above, according to the present embodiment, a plurality of
(実施の形態3)
図5は、本発明の実施の形態3におけるショットキーダイオードを有する半導体装置の構成を示す図である。図5を参照して、実施の形態3にかかるショットキーダイオード20は、実施の形態1と比較して、第2の半導体層4が複数の離れた領域4aからなり、ショットキー金属層5が第2の半導体層4と第2の半導体層4が形成されていない第1の半導体層3との双方にショットキー接触されている点において異なる。
(Embodiment 3)
FIG. 5 is a diagram showing a configuration of a semiconductor device having a Schottky diode according to the third embodiment of the present invention. Referring to FIG. 5, in the
具体的には、第1の半導体層3は、基板2の上に形成されている。第2の半導体層4は、第1の半導体層3の表面に領域4aを複数形成されている。領域4aは凸状である。領域4aはたとえば1μmの幅W1と、1μmの厚みT1とを有している。また凹部が形成された領域における第1の半導体層3の厚みT2は5.0μmであり、領域4aが形成された領域における第1の半導体層3の厚みT3は5.1μmである。また、第1の半導体層3は、たとえば不純物として窒素が5×1015cm-3の濃度で導入されたn−炭化珪素よりなっている。第2の半導体層4は、たとえば不純物として窒素が1×1017cm-3の濃度で導入されたn炭化珪素よりなっている。ショットキー金属層5は、第2の半導体層4の領域4aおよび第2の半導体層4の領域4aが積層されていない第1の半導体層3との双方にショットキー接触されており、その材質にはたとえばTiが用いられている。オーミック金属層6は、基板2の裏面にオーミック接触されており、その材質にはたとえばTiあるいはNiが用いられている。
Specifically, the
次に、ショットキーダイオード20の動作方法について説明する。まず、ショットキーダイオード20に順方向バイアスを印加する際には、アノード電極となるショットキー金属層5に相対的に正の電圧が印加され、カソード電極となるオーミック金属層6に相対的に負の電圧が印加される。これにより、アノード電極からカソード電極に電流が流れる。
Next, an operation method of the
次に、ショットキーダイオード20に逆バイアスを印加する際には、アノード電極となるショットキー金属層5に相対的に負の電圧が印加され、カソード電極となるオーミック金属層6に相対的に正の電圧が印加される。この際、第1の半導体層3は不純物濃度が低いため、ショットキー金属層5と第1の半導体層3との界面に生じる空乏層が広い範囲に容易に延びていく。よって、電流の流れが遮断される。
Next, when a reverse bias is applied to the
本実施の形態によれば、順方向バイアス時には、電流が表面積と電流密度とに比例することを考慮すると、第1の半導体層3は表面に凸状の領域4aを設けて表面積を増加させているので、電流量が増加する。そのため、同じ電圧を印加する場合には、抵抗が小さくなるので、定常損失を低減することができる。一方、逆方向バイアス時には、第1の半導体層3の不純物濃度が低いため、ショットキー金属層5と第1の半導体層3との界面に生じる広い空乏層7の存在により、逆方向のリーク電流の発生が抑制される。
According to the present embodiment, in consideration of the fact that the current is proportional to the surface area and the current density at the time of forward bias, the
このように、本実施の形態によれば、表面に凹凸を有する第2の半導体層4を設けて、ショットキー接触させる表面積を増加させることにより、逆方向バイアス時のリーク電流を増加させることなく、順方向バイアス時の定常損失を低減することができる。
As described above, according to the present embodiment, the
(実施の形態4)
図6は、本発明の実施の形態4におけるショットキーダイオードを有する半導体装置の構成を示す図である。なお、本実施の形態4のショットキーダイオード30の断面図は図5(A)と同様である。図6を参照して、実施の形態4にかかるショットキーダイオード30の構成は、実施の形態3と比較して、第2の半導体層4の領域4aにおいて直方体を抜いた形状として、領域4aの数を増やしている点においてのみ異なる。
(Embodiment 4)
FIG. 6 is a diagram showing a configuration of a semiconductor device having a Schottky diode according to the fourth embodiment of the present invention. Note that the cross-sectional view of the
図6を参照して、たとえば並走する複数本の溝よりなる第1の溝群と第2の溝群とが互いに直交するように交差している。それにより、島状に残った第1の半導体層4が領域4aを構成している。この構造により、ショットキー金属層5と第1の半導体層3との接触面積、およびショットキー金属層5と第2の半導体層4との接触面積がさらに増加する。
Referring to FIG. 6, for example, a first groove group and a second groove group formed of a plurality of grooves running in parallel intersect with each other. Thereby, the
ショットキーダイオード30の動作方法については、実施の形態3と同様であるので、その説明を省略する。
Since the operation method of the
本実施の形態によれば、第2の半導体層4の表面に凹凸を設けることにより、ショットキー金属層5と第1の半導体層3との接触面積、およびショットキー金属層5と第2の半導体層4との接触面積が、さらに増加しているので、逆方向バイアス時のリーク電流を増加させることなく、順方向バイアス時の定常損失をさらに低減することができる。
According to the present embodiment, by providing irregularities on the surface of the
(実施の形態5)
図7は、本発明の実施の形態5におけるショットキーダイオードを有する半導体装置の構成を示す断面図である。図7を参照して、実施の形態5にかかるショットキーダイオード40の構成は、実施の形態3と比較して、凹部底面に第2の半導体層4を有しており、ショットキー金属層5が、凸状の領域4aおよび凹部底面において第2の半導体層4とショットキー接触している点において異なる。
(Embodiment 5)
FIG. 7 is a cross-sectional view showing a configuration of a semiconductor device having a Schottky diode in the fifth embodiment of the present invention. Referring to FIG. 7, the configuration of the
また、図7を参照して、実施の形態5にかかるショットキーダイオード40の構成は、実施の形態1と比較して、第2の半導体層4の表面に領域4aを有しており、ショットキー金属層5が、凸状の領域4aおよび凹部底面において第2の半導体層4とショットキー接触している点において異なる。
7, the configuration of the
具体的には、実施の形態5にかかるショットキーダイオード40は、第2の半導体層4の表面に凹凸を有し、ショットキー金属層5が、第2の半導体層4内に形成された凹凸の凹部および凸部との双方にショットキー接触されている。第1の半導体層3の厚みT4は、たとえば4.9μmである。第2の半導体層4の厚みT5は、たとえば0.1μmである。第2の半導体層4の領域4aの厚みT6は、たとえば1μmである。
Specifically, the
次に、ショットキーダイオード40の動作方法について説明する。まず、ショットキーダイオード40に順方向バイアスを印加する際には、アノード電極となるショットキー金属層5に相対的に正の電圧が印加され、カソード電極となるオーミック金属層6に相対的に負の電圧が印加される。これにより、アノード電極からカソード電極に電流が流れる。
Next, an operation method of the
次に、ショットキーダイオード40に逆方向バイアスを印加する際には、アノード電極となるショットキー金属層5に相対的に負の電圧が印加され、カソード電極となるオーミック金属層6に相対的に正の電圧が印加される。この逆方向バイアス時には、図8に示すように、ショットキー金属層5と第2の半導体層4との界面で生じる空乏層7は、第1の半導体層3に達する。空乏層7は、第1の半導体層3に達すると、第1の半導体層3の厚み方向に容易に大きく延びる。よって、電流の流れが遮断される。
Next, when a reverse bias is applied to the
本実施の形態によれば、順方向バイアス時には、第2の半導体層4は不純物濃度が高いのでショットキー金属層5と第2の半導体層4との界面を電流は流れやすい。また、第2の半導体層4の領域4aは表面積が大きいので、領域4aを設けていない場合に比べて電流が多く流れる。よって、順方向バイアス時における定常損失を下げることが可能となる。一方、逆方向バイアス時には、第2の半導体層4の厚みが薄いので、空乏層7が容易に第2の半導体層4を突き抜け、空乏層7は第1の半導体層3内を容易に広がる。よって、広い空乏層7の存在により、逆方向のリーク電流の発生が抑制される。
According to the present embodiment, when the forward bias is applied, the
このように、本実施の形態によれば、厚みが薄く、不純物濃度が高い第2の半導体層4を設けて、空乏層7の広がりを制御することにより、逆方向バイアス時のリーク電流を増加させることなく、第2の半導体層4の表面に凹凸を設けて、ショットキー金属層5と第2の半導体層4との接触面積を増加させることにより、順方向バイアス時の定常損失を低減することができる。
As described above, according to the present embodiment, the leakage current at the time of reverse bias is increased by providing the
以下、本発明の実施例について説明する。
(実施例1)
実施例1では、本発明の実施の形態1と同様の構造を有した本発明例1〜4の順方向バイアス時の定常損失について調べた。本発明例1〜4の第2の半導体層の厚みと不純物濃度は以下の通りである。
Examples of the present invention will be described below.
Example 1
In Example 1, the steady loss at the time of forward bias in Examples 1 to 4 of the present invention having the same structure as that of the first embodiment of the present invention was examined. The thicknesses and impurity concentrations of the second semiconductor layers of Invention Examples 1 to 4 are as follows.
本発明例1では、第2の半導体層4の厚みを0.1μm、第2の半導体層4の窒素の不純物濃度を1×1017cm-3とした。本発明例2では、第2の半導体層4の厚みを0.2μm、第2の半導体層4の窒素の不純物濃度を1×1017cm-3とした。本発明例3では、第2の半導体層4の厚みを0.1μm、第2の半導体層4の窒素の不純物濃度を1×1018cm-3とした。本発明例4では、第2の半導体層4の厚みを0.1μm、第2の半導体層4の窒素の不純物濃度を1×1016cm-3とした。
In Example 1 of the present invention, the thickness of the
(比較例)
比較例は、図10を参照して、基板102、第1の半導体層103、ショットキー金属層105、オーミック金属層106を備えているショットキーダイオード100である。図10を参照して、ショットキーダイオード100の構成は、実施の形態1と比較して、第2の半導体層4がない点において異なる。具体的には、第1の半導体層103は、不純物濃度が5×1015cm-3であり、厚みは5μmである。基板102、第1の半導体層103は炭化珪素からなり、ショットキー金属層105はTi、オーミック金属層106はNiAlを用いている。
(Comparative example)
A comparative example is a
作製した実施例1および比較例を用いて順方向電圧に対する順方向電流を測定した。この結果を図10に示す。 The forward current with respect to the forward voltage was measured using the manufactured Example 1 and the comparative example. The result is shown in FIG.
図10を参照して、第2の半導体層を有している本発明例1〜4はいずれも、順方向の電圧を印加すると、比較例よりも電流量が多かった。よって、本発明例1〜4は、順方向バイアス時の定常損失が低減できることが分かった。 Referring to FIG. 10, all of the inventive examples 1 to 4 having the second semiconductor layer had a larger amount of current than the comparative example when a forward voltage was applied. Therefore, it turned out that the present invention examples 1-4 can reduce the steady loss at the time of forward bias.
(実施例2)
実施例2では、本発明の実施の形態3と同様の構造を有した本発明例5および、実施の形態6と同様の構造を有した本発明例6、7の順方向バイアス時の定常損失について調べた。本発明例5〜7の領域4aの厚みと不純物濃度は以下のとおりである。
(Example 2)
In Example 2, the steady loss at the time of forward bias of Example 5 of the present invention having the same structure as that of
本発明例5では、領域4aの窒素の不純物濃度を5×1015cm-3、幅を1μm、厚みを1μmとした。本発明例6では、領域4aの窒素の不純物濃度を1×1017cm-3、幅を1μm、厚みを1μmとした。本発明例7では、領域4aの窒素の不純物濃度を1×1017cm-3、幅を1μm、厚みを2μmとした。
In Example 5 of the present invention, the nitrogen impurity concentration in the
作製した本発明例5〜7および比較例を用いて、順方向電圧に対する順方向電流を測定した。この結果を図11に示す。 The forward current with respect to the forward voltage was measured using the inventive examples 5 to 7 and the comparative example. The result is shown in FIG.
図11を参照して、本発明例5は、ショットキー金属層と第1の半導体層の接する表面積を増加させたので、順方向の電圧を印加すると、比較例より少し電流量が多かった。本発明例6、7は、不純物濃度の高い領域4aを設けているため、キャリアとなる電子が多いので順方向の電圧を印加すると、比較例より電流量が多かった。
Referring to FIG. 11, Example 5 of the present invention increased the surface area where the Schottky metal layer and the first semiconductor layer were in contact with each other. Therefore, when a forward voltage was applied, the amount of current was slightly larger than that of the comparative example. In the inventive examples 6 and 7, since the
(実施例3)
実施例3では、本発明の実施の形態5と同様の構造を有した本発明例8の順方向バイアス時の定常損失について調べた。
(Example 3)
In Example 3, the steady loss at the time of forward bias of Example 8 of the present invention having the same structure as that of
作製した本発明例8および比較例を用いて順方向電圧に対する順方向電流を測定した。この結果を図12に示す。 The forward current with respect to the forward voltage was measured using the present invention example 8 and the comparative example. The result is shown in FIG.
図12を参照して、本発明例8は、厚みの薄い高濃度層である第2の半導体層を設け、かつ凸部を設けて表面積を増加させたので、順方向の電圧を印加すると、比較例より電流量が多かった。特に、順方向電圧が0.9Vの時の電流密度は比較例の1.4倍となった。 Referring to FIG. 12, Example 8 of the present invention provided the second semiconductor layer, which is a thin high-concentration layer, and provided a convex portion to increase the surface area. Therefore, when a forward voltage was applied, The amount of current was larger than that of the comparative example. In particular, the current density when the forward voltage was 0.9 V was 1.4 times that of the comparative example.
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 It should be understood that the embodiments and examples disclosed herein are illustrative and non-restrictive in every respect. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
1,10,20,30,40 ショットキーダイオード、2 基板、3 第1の半導体層、4 第2の半導体層、5 ショットキー金属層、6 オーミック金属層、7 空乏層。 1, 10, 20, 30, 40 Schottky diode, 2 substrate, 3 first semiconductor layer, 4 second semiconductor layer, 5 Schottky metal layer, 6 ohmic metal layer, 7 depletion layer.
Claims (5)
前記基板の主表面に形成された第1の半導体層と、
前記第1の半導体層の表面に形成され、かつ前記第1の半導体層よりも不純物濃度が高く、かつ前記第1の半導体層と同じ導電型の第2の半導体層と、
前記第2の半導体層にショットキー接触されたショットキー金属層と、
前記基板の裏面にオーミック接触されたオーミック金属層とを備え、
前記第2の半導体層は、逆方向バイアスとなるように前記ショットキー金属層と前記オーミック金属層との各々に電圧を印加する場合に、前記ショットキー金属層と前記第2の半導体層との界面で生じる空乏層が、前記第2の半導体層の厚み方向に延びて前記第1の半導体層に達する程度に薄い厚みを有する、ショットキーダイオードを有する半導体装置。 A substrate having a main surface and a back surface opposite to the main surface;
A first semiconductor layer formed on the main surface of the substrate;
A second semiconductor layer formed on a surface of the first semiconductor layer and having an impurity concentration higher than that of the first semiconductor layer and having the same conductivity type as the first semiconductor layer;
A Schottky metal layer in Schottky contact with the second semiconductor layer;
An ohmic metal layer in ohmic contact with the back surface of the substrate;
When applying a voltage to each of the Schottky metal layer and the ohmic metal layer so that the second semiconductor layer has a reverse bias, the second semiconductor layer is formed between the Schottky metal layer and the second semiconductor layer. A semiconductor device having a Schottky diode, wherein a depletion layer generated at an interface extends in a thickness direction of the second semiconductor layer and is thin enough to reach the first semiconductor layer.
前記ショットキー金属層が、前記第1の半導体層および前記第2の半導体層の双方にショットキー接触されたことを特徴とする、請求項1に記載のショットキーダイオードを有する半導体装置。 The second semiconductor layer comprises two or more separated regions;
2. The semiconductor device having a Schottky diode according to claim 1, wherein the Schottky metal layer is in Schottky contact with both the first semiconductor layer and the second semiconductor layer.
前記ショットキー金属層が、前記第1の半導体層内に形成された前記凹凸の凹部、および前記第2の半導体層内に形成された前記凹凸の凸部との双方にショットキー接触されたことを特徴とする、請求項1に記載のショットキーダイオードを有する半導体装置。 There are irregularities in the first semiconductor layer and the second semiconductor layer,
The Schottky metal layer is in Schottky contact with both the concave and convex concave portions formed in the first semiconductor layer and the concave and convex convex portions formed in the second semiconductor layer. A semiconductor device having a Schottky diode according to claim 1.
前記ショットキー金属層が、前記第2の半導体層内に形成された前記凹凸の凹部および凸部との双方にショットキー接触されたことを特徴とする、請求項1に記載のショットキーダイオード。 The surface of the second semiconductor layer has irregularities,
2. The Schottky diode according to claim 1, wherein the Schottky metal layer is in Schottky contact with both the concave and convex portions of the concave and convex portions formed in the second semiconductor layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005137085A JP2006318956A (en) | 2005-05-10 | 2005-05-10 | Semiconductor device having schottky diode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005137085A JP2006318956A (en) | 2005-05-10 | 2005-05-10 | Semiconductor device having schottky diode |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010232717A Division JP2011009797A (en) | 2010-10-15 | 2010-10-15 | Semiconductor device with schottky diode |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006318956A true JP2006318956A (en) | 2006-11-24 |
Family
ID=37539385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005137085A Pending JP2006318956A (en) | 2005-05-10 | 2005-05-10 | Semiconductor device having schottky diode |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006318956A (en) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008135592A (en) * | 2006-11-29 | 2008-06-12 | Shindengen Electric Mfg Co Ltd | Schottky barrier semiconductor device |
JP2010238835A (en) * | 2009-03-31 | 2010-10-21 | Fuji Electric Systems Co Ltd | Combined semiconductor rectifying device and electric power converter using the same |
WO2011151901A1 (en) * | 2010-06-02 | 2011-12-08 | 株式会社日立製作所 | Semiconductor device |
JP2012023199A (en) * | 2010-07-14 | 2012-02-02 | Rohm Co Ltd | Schottky barrier diode |
WO2014038225A1 (en) * | 2012-09-06 | 2014-03-13 | 三菱電機株式会社 | Silicon carbide semiconductor device and method for producing same |
WO2014104100A1 (en) * | 2012-12-26 | 2014-07-03 | ローム株式会社 | Semiconductor device |
JP2016066813A (en) * | 2011-05-18 | 2016-04-28 | ローム株式会社 | Semiconductor device and method of manufacturing the same |
JP2016096351A (en) * | 2015-12-17 | 2016-05-26 | ローム株式会社 | Schottky barrier diode |
EP3067935A1 (en) * | 2015-03-10 | 2016-09-14 | ABB Technology AG | Power semiconductor rectifier with controllable on-state voltage |
JP2019016721A (en) * | 2017-07-08 | 2019-01-31 | 株式会社Flosfia | Semiconductor device |
JP2019169485A (en) * | 2018-03-21 | 2019-10-03 | 株式会社東芝 | Semiconductor device and manufacturing method thereof |
US11450774B2 (en) | 2017-07-08 | 2022-09-20 | Flosfia Inc. | Semiconductor device including two or more adjustment regions |
CN116595286A (en) * | 2023-05-18 | 2023-08-15 | 南京邮电大学 | Method for extracting carrier concentration of copolymer organic semiconductor device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5223217B2 (en) * | 1973-06-26 | 1977-06-22 | ||
JPS5320774A (en) * | 1976-08-09 | 1978-02-25 | Philips Nv | Semiconductor device |
JPH0548080A (en) * | 1991-08-08 | 1993-02-26 | Shindengen Electric Mfg Co Ltd | Schottky barrier diode |
JPH11330498A (en) * | 1998-05-07 | 1999-11-30 | Fuji Electric Co Ltd | Schottky barrier diode and fabrication thereof |
JP2000252479A (en) * | 1999-03-01 | 2000-09-14 | Fuji Electric Co Ltd | Schottky barrier diode and manufacture thereof |
US6184563B1 (en) * | 1998-07-27 | 2001-02-06 | Ho-Yuan Yu | Device structure for providing improved Schottky barrier rectifier |
-
2005
- 2005-05-10 JP JP2005137085A patent/JP2006318956A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5223217B2 (en) * | 1973-06-26 | 1977-06-22 | ||
JPS5320774A (en) * | 1976-08-09 | 1978-02-25 | Philips Nv | Semiconductor device |
JPH0548080A (en) * | 1991-08-08 | 1993-02-26 | Shindengen Electric Mfg Co Ltd | Schottky barrier diode |
JPH11330498A (en) * | 1998-05-07 | 1999-11-30 | Fuji Electric Co Ltd | Schottky barrier diode and fabrication thereof |
US6184563B1 (en) * | 1998-07-27 | 2001-02-06 | Ho-Yuan Yu | Device structure for providing improved Schottky barrier rectifier |
JP2000252479A (en) * | 1999-03-01 | 2000-09-14 | Fuji Electric Co Ltd | Schottky barrier diode and manufacture thereof |
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008135592A (en) * | 2006-11-29 | 2008-06-12 | Shindengen Electric Mfg Co Ltd | Schottky barrier semiconductor device |
JP2010238835A (en) * | 2009-03-31 | 2010-10-21 | Fuji Electric Systems Co Ltd | Combined semiconductor rectifying device and electric power converter using the same |
US8643345B2 (en) | 2009-03-31 | 2014-02-04 | Fuji Electric Co., Ltd. | Combined semiconductor rectifying device and the electric power converter using the same |
WO2011151901A1 (en) * | 2010-06-02 | 2011-12-08 | 株式会社日立製作所 | Semiconductor device |
JP5452718B2 (en) * | 2010-06-02 | 2014-03-26 | 株式会社日立製作所 | Semiconductor device |
JP2012023199A (en) * | 2010-07-14 | 2012-02-02 | Rohm Co Ltd | Schottky barrier diode |
US10559658B2 (en) | 2010-07-14 | 2020-02-11 | Rohm Co., Ltd. | Schottky barrier diode |
US10186578B2 (en) | 2010-07-14 | 2019-01-22 | Rohm Co., Ltd. | Schottky barrier diode |
US9859370B2 (en) | 2010-07-14 | 2018-01-02 | Rohm Co., Ltd. | Schottky barrier diode |
JP2016066813A (en) * | 2011-05-18 | 2016-04-28 | ローム株式会社 | Semiconductor device and method of manufacturing the same |
JPWO2014038225A1 (en) * | 2012-09-06 | 2016-08-08 | 三菱電機株式会社 | Silicon carbide semiconductor device and manufacturing method thereof |
WO2014038225A1 (en) * | 2012-09-06 | 2014-03-13 | 三菱電機株式会社 | Silicon carbide semiconductor device and method for producing same |
US9472688B2 (en) | 2012-12-26 | 2016-10-18 | Rohm Co., Ltd. | Semiconductor device |
WO2014104100A1 (en) * | 2012-12-26 | 2014-07-03 | ローム株式会社 | Semiconductor device |
EP3067935A1 (en) * | 2015-03-10 | 2016-09-14 | ABB Technology AG | Power semiconductor rectifier with controllable on-state voltage |
JP2016096351A (en) * | 2015-12-17 | 2016-05-26 | ローム株式会社 | Schottky barrier diode |
JP2019016721A (en) * | 2017-07-08 | 2019-01-31 | 株式会社Flosfia | Semiconductor device |
JP6999106B2 (en) | 2017-07-08 | 2022-01-18 | 株式会社Flosfia | Semiconductor device |
US11450774B2 (en) | 2017-07-08 | 2022-09-20 | Flosfia Inc. | Semiconductor device including two or more adjustment regions |
JP2019169485A (en) * | 2018-03-21 | 2019-10-03 | 株式会社東芝 | Semiconductor device and manufacturing method thereof |
CN116595286A (en) * | 2023-05-18 | 2023-08-15 | 南京邮电大学 | Method for extracting carrier concentration of copolymer organic semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI724160B (en) | Grooved metal oxide half-type Schottky diode | |
JP6474881B2 (en) | Schottky diode and manufacturing method thereof | |
JP5550589B2 (en) | Semiconductor device | |
JP7116409B2 (en) | Trench MOS type Schottky diode | |
JP5665912B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2007305609A (en) | Semiconductor device | |
US10355143B2 (en) | Nitride semiconductor device | |
US10062750B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2016174029A (en) | Semiconductor device | |
JP2006318956A (en) | Semiconductor device having schottky diode | |
JP2013115394A (en) | Junction barrier schottky diode | |
JP2014078565A (en) | Semiconductor device | |
JP2014120685A (en) | Semiconductor device | |
US9613951B2 (en) | Semiconductor device with diode | |
JP2011009797A (en) | Semiconductor device with schottky diode | |
JP2017168561A (en) | Semiconductor device and manufacturing method of the same | |
JP2017139293A (en) | diode | |
US11195957B2 (en) | Schottky barrier diode | |
JP2006066770A (en) | Semiconductor device | |
JP5460504B2 (en) | Semiconductor device | |
WO2022193357A1 (en) | Schottky diode structure and method for manufacturing same | |
JP2013175607A (en) | Schottky barrier diode | |
JP5874582B2 (en) | Vertical semiconductor device and manufacturing method thereof | |
JP6930113B2 (en) | Semiconductor devices and manufacturing methods for semiconductor devices | |
JP2016149429A (en) | Reverse conducting IGBT |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20071226 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100804 |
|
A131 | Notification of reasons for refusal |
Effective date: 20100817 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101015 |
|
A131 | Notification of reasons for refusal |
Effective date: 20101109 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20110405 Free format text: JAPANESE INTERMEDIATE CODE: A02 |