JP2006309142A - データ駆動回路とこれを利用した発光表示装置およびその駆動方法 - Google Patents

Abstract

【課題】均一な映像を表示できるようにしたデータ駆動回路と発光表示装置およびその駆動方法を提供する。
【解決手段】データ駆動回路６００は，入力されるデータを保持するデータラッチ部６０３と，アナログデータ信号を生成する信号生成部６０５と，上記アナログデータ信号を伝達するデータ線と，上記データラッチ部６０３と上記信号生成部６０５の間に設置される第１スイッチング部６０４と，上記生成部６０５と上記データ線の間に設置される第２スイッチング部６０６とを具備し，上記第１スイッチング部６０４は，任意の連続する二つの水平期間において，上記データラッチ部６０３と上記信号生成部６０５とを最初の水平期間と次の水平期間で異なるように接続させ，上記第２スイッチング部６０６は，任意の水平期間において，上記信号生成部６０５と上記データ線とをデータ駆動回路６００におけるデータの入出力位置が常に変わらないように接続する。
【選択図】図３

Description

本発明は，データ駆動回路とこれを利用した発光表示装置，およびその駆動方法に関し，特に，均一な映像を表示することができるデータ駆動回路とこれを利用した発光表示装置，およびその駆動方法に関する。

近年，陰極線管（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）の短所である重さと嵩を減らすことができる各種平板表示装置が開発されている。平板表示装置としては，液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ），電界放出表示装置（Ｆｉｅｌｄ Ｅｍｍｉｓｉｏｎ Ｄｉｓｐｌａｙ），プラズマ表示パネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ），および発光表示装置（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ）等がある。

平板表示装置の中で発光表示装置は，電子と正孔の再結合によって光を発生する発光素子を利用して映像を表示する。このような発光表示装置は，応答速度が速く，低い消費電力で駆動するという長所がある。

また発光表示装置は，アナログデータ信号が供給されるデータ線と走査信号が供給される走査線の交差部に位置する複数の画素を備える。画素は，走査線に走査信号が供給されると選択され，データ線に供給されるアナログデータ信号に対応する電圧を充電する。そして，画素は，充電された電圧に対応した電流を発光素子に供給することにより，所定輝度の光を生成する。それぞれの画素から放出された所定輝度の光が合わさることにより，画素部から所定の映像が表示される。

このため発光表示装置は，データ線にアナログデータ信号を供給するデータ駆動部と，走査線に走査信号を供給する走査駆動部とを備える。またデータ駆動部は，所定のチャンネルを持つ少なくとも一つ以上のデータ駆動回路を備える。

図１は，従来のデータ駆動回路を表す図である。図１では，説明の便宜上データ駆動回路がｊ（ｊは自然数）個のチャンネルを持つと仮定する。

図１を参照すると，従来のデータ駆動回路は，シフトレジスタ部１，サンプリングラッチ部２，データラッチ部３，信号生成部４，および出力部５を備える。シフトレジスタ部１は，ｊ個のシフトレジスタ１１〜１ｊのシフトレジスタを備え，外部からソーススタートパルス（Ｓｏｕｒｃｅ Ｓｔａｒｔ Ｐｕｌｓｅ；以下「ＳＳＰ」という），およびソースシフトクロック（Ｓｏｕｒｃｅ Ｓｈｉｆｔ Ｃｒｏｃｋ；以下「ＳＳＣ」という）の供給を受ける。ここでＳＳＰとＳＳＣとは，外部からシフトレジスタへ入力されるクロックとパルスのことである。ＳＳＣおよびＳＳＰの供給を受けたシフトレジスタ部１は，ＳＳＣの１周期ごとにＳＳＰをシフトさせ，ＳＳＰの入力を受けたシフトレジスタは，順次サンプリング信号を生成しサンプリングラッチ部２に供給する。

サンプリングラッチ部２は，ｊ個のラッチ２１〜２ｊを備え，入力されたデジタルデータをシフトレジスタ部１から順次供給されるサンプリング信号に応答して上記各ラッチに順次保持する。そして，サンプリングラッチ部２は，上記各ラッチに保持されたデジタルデータをデータラッチ部３へ出力する。

データラッチ部３は，ｊ個のラッチ３１〜３ｊを備え，サンプリングラッチ部２からデジタルデータの入力を受けて，上記各ラッチに保持する。そして，データラッチ部３は，上記各ラッチに保持されたデジタルデータを信号生成部４に出力する。

信号生成部４は，ｊ個のデジタル−アナログ変換器（Ｄｉｇｉｔａｌ−Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ；以下「ＤＡＣ」という）４１〜４ｊを備え，データラッチ部３から供給されるデジタルデータの入力を受け，上記データラッチ部３からの入力データに対応したｊ個のアナログデータ信号を生成する。すなわち，信号生成部４は，それぞれのチャンネルごとに位置するＤＡＣ４１〜４ｊを利用してｊ個のアナログデータ信号を生成し，生成されたアナログデータ信号を出力部５へ出力する。

出力部５は，信号生成部４から供給されるｊ個のアナログデータ信号をｊ本のデータ線Ｄ１〜Ｄｊそれぞれに出力する。これにより，画素にアナログデータ信号が供給され，所定の映像が表示される。

特開第２０００−２０６９３６号公報 特開第１９９７−０２４６４１号公報

しかし，上記従来のデータ駆動回路は，信号生成部４のそれぞれのチャンネルに位置するＤＡＣ４１〜４ｊの偏差によって，均一なデータ信号を生成することができないという問題がある。実際，ＤＡＣ４１〜４ｊの製作工程を精密に制御しても，ＤＡＣ４１〜４ｊそれぞれが±３ｍＶ程度の偏差を持つ。したがって，ＤＡＣ４１〜４ｊそれぞれ同じ階調値を持つデジタルデータが入力されても，互いに相異なる電圧値または電流値を持つアナログデータ信号が出力される。

このように，ＤＡＣ４１〜４ｊそれぞれに同じ階調値が入力されたとしても，互いに相異なる電圧値または電流値を持つアナログデータ信号が出力されば，発光表示装置にバラ付きのある画像が表示される。特に，高い偏差を持っているＤＡＣ４１〜４ｊが互いに隣接されるように配置された場合，縦縞模様形態のノイズ等が追加的に発生するという問題がある。

そこで，本発明は，上記問題に鑑みてなされたものであり，本発明の目的とするところは，可能な，新規かつ改良された，均一な映像を表示するためのデータ駆動回路とこれを利用した発光表示装置，およびその駆動方法を提供することにある。

上記目的を達成するために，本発明のある観点によれば，入力されたデジタルデータを保持するラッチを複数備えるデータラッチ部と，上記ラッチに保持されたデジタルデータの供給を受けてアナログデータ信号を生成する複数のデジタル−アナログ変換器を備える信号生成部と，上記信号生成部にて生成されたアナログデータ信号を伝達する複数のデータ線と，上記データラッチ部と上記信号生成部の間に設置され，上記各ラッチと上記各デジタル−アナログ変換器とを接続する第１スイッチング部と，上記信号生成部と上記データ線の間に設置され，上記各デジタル−アナログ変換器と上記各データ線とを接続する第２スイッチング部とを具備し，上記第１スイッチング部は，任意の連続する二つの水平期間において，上記各ラッチと上記各デジタル−アナログ変換器との接続を最初の水平期間と次の水平期間で異なるように接続するデータ駆動回路が提供される。

また，上記信号生成部は，上記データラッチ部のラッチ数より少なくとも一つ以上多い上記デジタル−アナログ変換器を備えてもよい。

また，上記第１スイッチング部は，上記最初の水平期間の間上記各ラッチに保持されたデジタルデータを左側または右側にシフトさせ，上記次の水平期間の間上記各ラッチに保持されたデジタルデータをシフトさせなくてもよい。

また，上記信号生成部は，上記データラッチ部のラッチ数と同じ数の上記デジタル−アナログ変換器を備えてもよい。

また，上記第１スイッチング部は，上記最初の水平期間の間上記各ラッチに保持されたデジタルデータの内，一部の上記ラッチに保持されたデジタルデータを左側にシフトさせ，左側にシフトさせていないその他のデジタルデータを右側にシフトさせ，上記次の水平期間の間上記各ラッチに保持されたデジタルデータをシフトさせなくてもよい。

また，上記第２スイッチング部は，ｉ番目の上記ラッチに位置するデジタルデータによって上記デジタル−アナログ変換器を通して生成されたアナログデータ信号をｉ番目の上記データ線に伝達することができる。

また，上記各デジタル−アナログ変換器は，上記入力されたデジタルデータに対応して所定電圧のデータ信号を生成することができる。

また，上記データ駆動回路は，上記第２スイッチング部と上記データ線の間に設置される複数のバッファ回路を含む出力部をさらに備えてもよい。

また，上記各デジタル−アナログ変換器は，上記入力されたデジタルデータに対応して所定電流のデータ信号を生成することができる。

また，上記データ駆動回路は，上記第２スイッチング部と上記データ線の間に設置され，上記所定電流のデータ信号に対応して電圧を充電し，充電された電圧に対応して上記データ線を経由して電流の供給を受ける複数のサンプルホールド回路を備えた出力部をさらに備えてもよい。

また，上記各デジタル−アナログ変換器は，上記入力されたデジタルデータに対応して，所定電流を上記第２スイッチング部および上記データ線を経由して供給されることができる。

また，上記データ駆動回路は，順次にサンプリング信号を生成するシフトレジスタ部と，上記サンプリング信号に応答して上記入力されたデジタルデータを保持し，上記保持したデジタルデータを上記データラッチ部に供給するサンプリングラッチ部とを備えてもよい。

また，上記データ駆動回路は，上記データラッチ部に保持されたデジタルデータの電圧レベルを上昇させるレベルシフタ部をさらに備えてもよい。

上記目的を達成するために，本発明の別の観点によれば，走査線を駆動させる走査駆動部と，データ線を駆動させるデータ駆動部と，上記走査線および上記データ線と接続されるように位置する複数の画素を含む画素部とを具備し，入力されたデジタルデータを保持するラッチを複数備えるデータラッチ部と，上記ラッチに保持されたデジタルデータの供給を受けてアナログデータ信号を生成する複数のデジタル−アナログ変換器を備える信号生成部と，上記信号生成部にて生成されたアナログデータ信号を伝達する複数のデータ線と，上記データラッチ部と上記信号生成部の間に設置され，上記各ラッチと上記各デジタル−アナログ変換器とを接続する第１スイッチング部と，上記信号生成部と上記データ線の間に設置され，上記各デジタル−アナログ変換器と上記各データ線とを接続する第２スイッチング部とを具備し，上記第１スイッチング部は，任意の連続する二つの水平期間において，上記各ラッチと上記各デジタル−アナログ変換器との接続を最初の水平期間と次の水平期間で異なるように接続することを特徴とする発光表示装置が提供される。

また，上記第２スイッチング部は，ｉ番目の上記ラッチに位置するデジタルデータによって上記デジタル−アナログ変換器を通して生成されたアナログデータ信号をｉ番目の上記データ線に伝達することができる。

上記目的を達成するために，本発明のさらに別の観点によれば，複数の上記デジタル−アナログ変換器を利用して複数のアナログデータ信号を生成し，複数の上記データ線に供給する段階と，上記アナログデータ信号を上記データ線を経由して画素に供給する段階と，上記アナログデータ信号に対応して上記画素から所定の光が生成される段階とを含み，発光表示装置の駆動回路は，任意の連続する二つの水平期間において，上記各ラッチと上記各デジタル−アナログ変換器との接続を最初の水平期間と次の水平期間で異なるように接続することを特徴とする発光表示装置の駆動方法が提供される。

また，上記複数のアナログデータ信号を生成し，上記データ線に供給する段階は，（ａ）上記各ラッチにデジタルデータを保持する段階と，（ｂ）上記各ラッチに保持されたデジタルデータそれぞれを，連続する水平期間の中で，少なくとも一期間以上の水平期間の間シフトさせて上記各デジタル−アナログ変換器に供給する段階と，（ｃ）上記各ラッチに保持されたデジタルデータを利用し，上記各デジタル−アナログ変換器を通すことにより上記アナログデータ信号を生成する段階と，（ｄ）上記アナログデータ信号それぞれを，連続する水平期間の中で，少なくとも一期間以上の水平期間の間シフトさせて上記データ線に供給する段階とを含むことができる。

また，上記（ｂ）段階では，上記最初の水平期間の間上記各ラッチに保持されたデジタルデータを左側または右側にシフトさせ，上記次の水平期間の間上記各ラッチに保持されたデジタルデータをシフトさせなくてもよい。

また，上記（ｂ）段階では，上記最初の水平期間の間上記各ラッチに保持されたデジタルデータの内，一部の上記ラッチに保持されたデジタルデータを左側にシフトさせ，左側にシフトさせていないその他のデジタルデータを右側にシフトさせ，上記次の水平期間には上記各ラッチに保持されたデジタルデータをシフトさせなくてもよい。

また，上記（ｄ）段階では，ｉ番目の上記ラッチに位置するデジタルデータによって上記デジタル−アナログ変換器を通して生成されたアナログデータ信号をｉ番目の上記データ線に伝達することができる。

以上説明したように，本発明の実施形態によるデータ駆動回路とこれを利用した発光表示装置，およびその駆動方法によれば，上記最初の水平期間のデータラッチ部と信号生成部間との接続と，上記次の水平期間のデータラッチ部と信号生成部間との接続とが相異なるように設定される。したがって，任意の連続する二つの水平期間において，上記次の水平期間のデータ線には，上記最初の水平期間と異なるＤＡＣから生成されたデータ信号が供給され，これによってＤＡＣの誤差が拡散して均一な画像を表示することができる。

以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書および図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。

図２は，本発明の実施形態に係る発光表示装置を表す図である。

図２を参照すると，本発明の一実施形態に係る発光表示装置は，走査線Ｓ１〜Ｓｎおよびデータ線Ｄ１〜Ｄｍと接続される複数の画素４００を含む画素部３００と，走査線Ｓ１〜Ｓｎを駆動するための走査駆動部１００と，データ線Ｄ１〜Ｄｍを駆動するためのデータ駆動部２００と，走査駆動部１００およびデータ駆動部２００を制御するためのタイミング制御部５００とを備える。

タイミング制御部５００は，外部から供給される同期信号に対応してデータ駆動制御信号ＤＣＳ，および走査駆動制御信号ＳＣＳを生成する。タイミング制御部５００にて生成されたデータ駆動制御信号ＤＣＳは，データ駆動部２００に供給され，走査駆動制御信号ＳＣＳは走査駆動部１００に供給される。また，タイミング制御部５００は，外部から供給されるデジタルデータをデータ駆動部２００に供給する。

走査駆動部１００は，タイミング制御部５００から走査駆動制御信号ＳＣＳの供給を受ける。走査駆動制御信号ＳＣＳの供給を受けた走査駆動部１００は，走査線Ｓ１〜Ｓｎに走査信号を順次供給する。すなわち，走査駆動部１００は，走査線Ｓ１〜Ｓｎに走査信号を順次供給しながら，データ信号が供給される画素４００を選択する。

データ駆動部２００は，タイミング制御部５００からデータ駆動制御信号ＤＣＳの供給を受ける。データ駆動制御信号ＤＣＳの供給を受けたデータ駆動部２００は，入力されたデジタルデータの階調値に対応して，所定の電流または所定の電圧のアナログデータ信号を生成する。ここで，アナログデータ信号として所定の電圧が生成される場合，データ駆動部２００は，走査信号によって選択された画素４００に電圧信号を供給する。また，アナログデータ信号として所定の電流が生成される場合，データ駆動部２００は走査信号によって選択された画素４００から所定の電流の供給を受ける（Ｃｕｒｒｅｎｔ Ｓｉｎｋ）。このため，データ駆動部２００は少なくとも一つ以上のデータ駆動回路６００を備える。データ駆動回路６００の詳細な構成は後述する。

画素部３００は，走査線Ｓ１〜Ｓｎおよびデータ線Ｄ１〜Ｄｍの交差部に形成される画素４００を備える。画素４００それぞれは，第１電源ＥＬＶＤＤおよび第２電源ＥＬＶＳＳの供給を受ける。このような画素４００は，データ駆動回路にて生成されたアナログデータ信号に対応して所定の電圧を充電し，充電された電圧に対応する電流を，第１電源ＥＬＶＤＤから発光素子（図示せず）を経由して第２電源ＥＬＶＳＳに供給することにより，所定輝度の映像を表示する。

図３は，本発明の第１の実施形態に係るデータ駆動回路を表す図である。図３では説明の便宜上，データ駆動回路６００がｊ（ｊは自然数）個のチャンネルを持つと仮定する。

図３を参照すると，本発明の第１の実施形態に係るデータ駆動回路６００は，シフトレジスタ部６０１，サンプリングラッチ部６０２，データラッチ部６０３，第１スイッチング部６０４，信号生成部６０５，第２スイッチング部６０６，および出力部６０７を備える。

シフトレジスタ部６０１は，ｊ個のシフトレジスタ６０１１〜６０１ｊを備え，外部からＳＳＰおよびＳＳＣの供給を受ける。ＳＳＰおよびＳＳＣの供給を受けたシフトレジスタ部６０１は，ＳＳＣの１周期ごとにＳＳＰをシフトさせ，ＳＳＰの入力を受けたシフトレジスタは，順次サンプリング信号を生成しサンプリングラッチ部２に供給する。

サンプリングラッチ部６０２は，ｊ個のラッチ６０２１〜６０２ｊを備え，入力されたデジタルデータをシフトレジスタ部６０１から順次供給されるサンプリング信号に応答して上記各ラッチに順次保持する。ここで，ラッチ６０２１〜６０２ｊそれぞれは，所定ビットのデジタルデータを保持するように保持容量が設定される。

データラッチ部６０３は，ｊ個のラッチ６０３１〜６０３ｊを備え，サンプリングラッチ部６０２からデジタルデータの入力を受けて，上記各ラッチに保持する。そして，データラッチ部６０３は，上記各ラッチに保持されたデジタルデータを第１スイッチング部６０４に供給する。ここで，ラッチ６０３１〜６０３ｊそれぞれは，所定ビットのデジタルデータを保持するように保持容量が設定される。

第１スイッチング部６０４は，データラッチ部６０３からデジタルデータの供給を受ける。データラッチ部６０３からデジタルデータの供給を受けた第１スイッチング部６０４は，信号生成部６０５にデジタルデータを伝達する。この時，第１スイッチング部６０４は，ラッチ６０３１〜６０３ｊそれぞれを，水平期間ごとに互いに異なるＤＡＣ６０５１〜６０５ｈに接続させる。例えば，第１スイッチング部６０４は，ｋ（ｋは自然数）番目水平期間の間，第１番目のラッチ６０３１を第１番目のＤＡＣ６０５１に接続させ，ｋ＋１番目水平期間の間，第１番目のラッチ６０３１を第２番目のＤＡＣ６０５２に接続させることができる。

信号生成部６０５は，第１スイッチング部６０４から複数のデジタルデータの供給を受け，供給されたデジタルデータに対応してアナログデータ信号を生成する。このため，信号生成部６０５は，ｈ（ｈはｊ以上の自然数）個のＤＡＣ６０５１〜６０５ｈを備える。ここで，信号生成部６０５に含まれるＤＡＣ６０５１〜６０５ｈはｊ個以上に設定される。これに対する詳細な説明は後述する。

信号生成部６０５に含まれたＤＡＣ６０５１〜６０５ｈは，入力されたデジタルデータの階調値に対応して所定の電流，または所定の電圧を生成する。所定の電圧信号，または所定の電流信号を生成した信号生成部６０５は，生成されたアナログデータ信号を第２スイッチング部６０６に供給する。一方，信号生成部６０５にて電圧信号が生成される場合，出力部６０７は，複数のバッファ回路６０７１〜６０７ｊを具備し，電流信号が生成される場合，出力部６０７は複数のサンプルホールド回路６０７１〜６０７ｊを具備する。

第２スイッチング部６０６は，信号生成部６０５からアナログデータ信号の供給を受ける。信号生成部６０５からアナログデータ信号の供給を受けた第２スイッチング部６０６は，それぞれのＤＡＣ６０３１〜６０３ｊを，水平期間ごとに互いに異なるバッファ回路６０７１〜６０７ｊ，または互いに異なるサンプルホールド回路６０７１〜６０７ｊに接続させる。例えば，第２スイッチング部６０６は，ｋ番目水平期間の間，第１番目のバッファ回路６０７１または第１番目のサンプルホールド回路を第１番目のＤＡＣ６０５１に接続させ，ｋ＋１番目水平期間の間，第１番目のバッファ回路６０７１または第１番目のサンプルホールド回路を第２番目のＤＡＣ６０５２に接続させることができる。実際には，第２スイッチング部６０６は，ｉ（ｉは自然数）番目のラッチに保持されたデジタルデータによって生成されたアナログデータ信号が，ｉ番目のバッファ回路またはｉ番目のサンプルホールド回路に供給されるように，信号生成部６０５と出力部６０７の間の接続を制御する。すなわち，データ駆動回路６００におけるデータの入出力位置は常に変わらない。

出力部６０７は，第２スイッチング部６０６からｊ個のアナログデータ信号の供給を受ける。第２スイッチング部６０６に電流信号が供給される場合，出力部６０７それぞれに設置されるサンプルホールド回路６０７１〜６０７ｊは，自分に供給される電流信号に対応する電圧を充電する。そして，サンプルホールド回路６０７１〜６０７ｊは，充電された電圧に対応して，画素４００からデータ線Ｄ１〜Ｄｊを経由して所定の電流の供給を受ける（Ｃｕｒｒｅｎｔ Ｓｉｎｋ）。一方，第２スイッチング部６０６から電圧信号が供給される場合，電圧信号それぞれは，バッファ回路６０７１〜６０７ｊを経由してデータ線Ｄ１〜Ｄｊに供給される。

図４ａ〜図４ｃは，第１スイッチング部および第２スイッチング部の動作過程の一実施形態を表す図である。ここで，信号生成部６０５にはチャンネル数より２個多いＤＡＣ６０５０〜６０５ｊ＋１が含まれると仮定する。例えば，データ駆動回路６００が１００個のデータ線と接続されれば，信号生成部６０５には１０２個のＤＡＣが含まれる。

図４ａ〜図４ｃを参照すると，まず，ｋ番目の水平期間の間，第１スイッチング部６０４は，ラッチ６０３１〜６０３ｊそれぞれに保持されたデジタルデータを一チャンネルずつ左側にシフトさせて，ＤＡＣ６０５０〜６０５ｊ−１に供給する。すると，ＤＡＣ６０５０〜６０５ｊ−１は，自分に供給されたデジタルデータに対応して電流信号，または電圧信号を生成して第２スイッチング部６０６に供給する。この時，第２スイッチング部６０６はＤＡＣ６０５０〜６０５ｊ−１から供給される電流信号，または電圧信号を一チャンネルずつ右側にシフトさせて出力部６０７に供給する。すなわち，第２スイッチング部６０６は，ｉ番目のラッチから供給されたデジタルデータによって生成された電流信号，または電圧信号がｉ番目のデータ線に供給されるように，信号生成部６０５と出力部６０７の間の接続を制御する。

ｋ＋１番目の水平期間の間，第１スイッチング部６０４は，図４ｂのように，ラッチ６０３１〜６０３ｊそれぞれに保持されたデジタルデータを，元のチャンネルに位置されたＤＡＣ６０５１〜６０５ｊに供給する。するとＤＡＣ６０５１〜６０５ｊは，自分に供給されたデジタルデータに対応して電流信号，または電圧信号を生成し，第２スイッチング部６０６に供給する。この時，第２スイッチング部６０６は，ＤＡＣ６０５１〜６０５ｊから出力された電流信号，または電圧信号をシフトさせずに出力部６０７に供給する。

ｋ＋２番目の水平期間の間第１スイッチング部６０４は，図４ｃのように，ラッチ６０３１〜６０３ｊそれぞれに保持されたデジタルデータを一チャンネルずつ右側にシフトさせて，ＤＡＣ６０５２〜６０５ｊ＋１に供給する。すると，ＤＡＣ６０５２〜６０５ｊ＋１は，自分に供給されたデジタルデータに対応して電流信号，または電圧信号を生成し，第２スイッチング部６０６に供給する。この時，第２スイッチング部６０６は，ＤＡＣ６０５２〜６０５ｊ＋１から供給される電流信号，または電圧信号を一チャンネルずつ左側にシフトさせて出力部６０７に供給する。

以上のように，上記一実施形態の第１および第２スイッチング部を備えるデータ駆動回路６００は，ｋ番目の水平期間の間，特定ラッチに接続されるＤＡＣと，ｋ＋１番目の水平期間の間，特定ラッチに接続されるＤＡＣを異なるように設定する。したがって，毎水平期間ごとにデータ線Ｄ１〜Ｄｊそれぞれには，一期間前の水平期間と異なるＤＡＣから生成されたアナログデータ信号が供給される。このように，任意の水平期間において，データ線Ｄ１〜Ｄｊそれぞれに一期間前の水平期間と異なるＤＡＣから生成されたアナログデータ信号が供給されれば，画素部３００から均一な画像を表示することができる。

つまり，所定偏差を持つＤＡＣから生成されたアナログデータ信号を，毎水平期間ごとに互いに異なるデータ線Ｄ１〜Ｄｊに供給すれば，エラーが拡散（Ｅｒｒｏｒ Ｄｉｆｆｕｓｉｏｎ）されて均一な画像を表示することができる。一方，本発明において，スイッチング部６０４，６０６の接続過程は，図４ａ〜図４ｃに図示された内容に限定されず，毎水平期間ごとにデータ線Ｄ１〜Ｄｊそれぞれに対して一期間前の水平期間と異なるＤＡＣから生成されたデータ信号が供給されるように多様に設定することができる。

図５ａ〜図５ｃは，第１スイッチング部および第２スイッチング部の動作過程の他の一実施形態を表す図である。ここで，信号生成部６０５には，チャンネル数と同じＤＡＣ６０５１〜６０５ｊが含まれると仮定する。

図５ａ〜図５ｃを参照すると，ｋ番目の水平期間の間第１スイッチング部６０４は，一部のラッチ６０３１，…，６０３ｊ−２に保持されたデジタルデータを二つのチャンネルずつ右側にシフトさせ，その他のラッチ６０３２，６０３３，…，６０３ｊ−１，６０３ｊに保持されたデジタルデータを一チャンネルずつ左側にシフトさせてＤＡＣ６０５１〜６０５ｊに供給する。

すると，ＤＡＣ６０５１〜６０５ｊは，上記各ＤＡＣに供給されたデジタルデータに対応して電流信号，または電圧信号を生成して第２スイッチング部６０６に供給する。この時，第２スイッチング部６０６は，ＤＡＣ６０５１〜６０５ｊに供給される電流信号，または電圧信号の内，一部データ信号を二チャンネルずつ左側にシフトさせ，左側にシフトさせていないその他のデータ信号を一チャンネルずつ右側にシフトさせて出力部６０７に供給する。すなわち，第２スイッチング部６０６は，ｉ番目のラッチから供給されたデジタルデータによって生成されたアナログデータ信号がｉ番目のデータ線に供給されるように，信号生成部６０５と出力部６０７の間の接続を制御する。

ｋ＋１番目の水平期間の間第１スイッチング部６０４は，図５ｂのようにラッチ６０３１〜６０３ｊそれぞれに保持されたデジタルデータを，元のチャンネルに位置されたＤＡＣ６０５１〜６０５ｊにシフトさせずに供給する。するとＤＡＣ６０５１〜６０５ｊは，自分に供給されたデジタルデータに対応して電流信号，または電圧信号を生成し，第２スイッチング部６０６に供給する。この時，第２スイッチング部６０６は，ＤＡＣ６０５１〜６０５ｊから供給されたアナログデータ信号をシフトさせずに出力部６０７に供給する。

ｋ＋２番目の水平期間の間第１スイッチング部６０４は，図５ｃのように一部のラッチ６０３３，…，６０３ｊに保持されたデジタルデータを二チャンネルずつ左側にシフトさせ，その他のラッチ６０３１，６０３２，…，６０３ｊ−２，６０３ｊ−１に保持されたデジタルデータを一チャンネルずつ右側にシフトさせてＤＡＣ６０５１〜６０５ｊに供給する。すると，ＤＡＣ６０５１〜６０５ｊは，自分に供給されたデジタルデータに対応して電流信号，または電圧信号を生成して第２スイッチング部６０６に供給する。この時，第２スイッチング部６０６は，ＤＡＣ６０５１〜６０５ｊから供給される電流信号，または電圧信号の一部データ信号を二チャンネルずつ右側にシフトさせ，右側にシフトさせていないその他のデータ信号を一チャンネルずつ左側にシフトさせて出力部６０７に供給する。

以上のように，上記他の実施形態の第１および第２スイッチング部を備えるデータ駆動回路６００は，ｋ番目の水平期間の間データラッチ部６０３と信号生成部６０５との接続と，ｋ＋１番目の水平期間の間データラッチ部６０３と信号生成部６０５との接続とを相異なるように設定する。したがって，毎水平期間ごとにデータ線Ｄ１〜Ｄｊそれぞれには，一期間前の水平期間と異なるＤＡＣから生成されたアナログデータ信号が供給される。このように，毎水平期間ごとにデータ線Ｄ１〜Ｄｊそれぞれに対して一期間前の水平期間と異なるＤＡＣから生成されたアナログデータ信号が供給されれば，画素部３００で均一な画像を表示することができる。

言い換えると，所定偏差を持つＤＡＣから生成されたアナログデータ信号を，毎水平期間ごとに互いに異なるデータ線Ｄ１〜Ｄｊに供給すれば，エラーが拡散されて均一な画像を表示することができる。一方，本発明においてスイッチング部６０４，６０６の接続は，図５ａ〜図５ｃに図示された内容に限定されず，毎水平期間ごとにデータ線Ｄ１〜Ｄｊそれぞれに，一期間前の水平期間と異なるＤＡＣにて生成されたアナログデータ信号が供給されるように多様に設定することができる。

図６は，本発明の第２の実施形態に係るデータ駆動回路を表す図である。図６の説明に際し，図３と同じ構成部分には同じ図面符号を割り当てることとし，詳細な説明は略する。

図６を参照すると，本発明の第２の実施形態に係るデータ駆動回路６００において，信号生成部６０９は第１スイッチング部６０４から供給されるデジタルデータに対応して電流信号を生成する。このため，信号生成部６０９は複数のＤＡＣ６０９１〜ＤＡＣ６０９ｈを備える。電流信号を生成したＤＡＣ６０９１〜ＤＡＣ６０９ｈは，第２スイッチング部６０６およびデータ線Ｄ１〜Ｄｊを経由して画素４００から電流の供給を受ける（Ｓｉｎｋ Ｃｕｒｒｅｎｔ）。すると，画素４００それぞれは，データ駆動回路６００に供給される電流に対応して所定輝度の光を生成する。

このような本発明の第２の実施形態は，信号生成部６０９に含まれたＤＡＣ６０９１〜ＤＡＣ６０９ｈそれぞれが第２スイッチング部６０６，およびデータ線Ｄ１〜Ｄｊを経由して画素４００から電流の供給を受けることを除いて，その他の構成は本発明の第１の実施形態と同様である。すなわち，第１スイッチング部６０４および第２スイッチング部６０６の動作過程は，図４ａ〜図５ｃに図示されたところと同じである。ただし，本発明の第２の実施形態では，出力部６０７が省略され，第２スイッチング部６０６がデータ線Ｄ１〜Ｄｊと直接接続される。

図７は，本発明の第３の実施形態に係るデータ駆動回路を表す図である。図７の説明に際し，図３と同じ構成部分には同じ図面符号を割り当てることとし，詳細な説明は略する。

図７を参照すると，本発明の第３の実施形態に係るデータ駆動回路６００は，データラッチ部６０３と接続されるレベルシフタ部６１０をさらに備える。

外部システムからデータ駆動回路６００に高い電圧レベルを持つデータが供給された場合，発光表示装置には，高い電圧レベルに対応した回路部品が必要となるため，製造コストが増加する。

そのため，データ駆動回路６００の外部では，低い電圧レベルを持つデータを供給し，この低い電圧レベルを持つデータを，レベルシフタ部６１０で高い電圧レベルに昇圧させ，第１スイッチング部６０４に供給する。すると，発光表示装置に低い電圧レベルに対応した回路部品を用いることができ，これによって製造コストを低減することができる。

以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。

例えば，上述したデータ駆動回路において，スイッチング部を３つ以上設ける。または，各スイッチング内における各ＤＡＣと各データ線間の接続を，毎水平周期ではなく，任意の水平周期ごとに一期間前の水平期間と異なるように設定すること等は，当業者が容易に変更し得る程度のことであり，本発明の等価範囲に属するものと理解すべきである。

本発明は，均一な映像を表示することができるデータ駆動回路に適用可能であり，特に，均一な映像を表示することができる発光表示装置に適用が可能である。

従来のデータ駆動回路を表す説明図である。 本発明の実施形態による発光表示装置を表す説明図である。 図２に図示されたデータ駆動回路の第１の実施形態を表す説明図である。 図３に図示された第１スイッチング部，および第２スイッチング部の動作過程（水平期間ｋ）の一実施形態を表す説明図である。 図３に図示された第１スイッチング部，および第２スイッチング部の動作過程（水平期間ｋ＋１）の一実施形態を表す説明図である。 図３に図示された第１スイッチング部，および第２スイッチング部の動作過程（水平期間ｋ＋２）の一実施形態を表す説明図である。 図３に図示された第１スイッチング部，および第２スイッチング部の動作過程（水平期間ｋ）の他の実施形態を表す説明図である。 図３に図示された第１スイッチング部，および第２スイッチング部の動作過程（水平期間ｋ＋１）の他の実施形態を表す説明図である。 図３に図示された第１スイッチング部，および第２スイッチング部の動作過程（水平期間ｋ＋２）の他の実施形態を表す説明図である。 図２に図示されたデータ駆動回路の第２の実施形態を表す説明図である。 図２に図示されたデータ駆動回路の第３の実施形態を表す説明図である。

符号の説明

１，６０１ シフトレジスタ部
２，６０２ サンプリングラッチ部
３，６０３ データラッチ部
４，６０５，６０９ 信号生成部
５，６０７ 出力部
１００ 走査駆動部
２００ データ駆動部
３００ 画素部
４００ 画素
５００ タイミング制御部
６００ データ駆動回路
６０４，６０６ スイッチング部
６１０ レベルシフタ部

Claims (20)

1. 入力されたデジタルデータを保持するラッチを複数備えるデータラッチ部と；
   前記ラッチに保持されたデジタルデータの供給を受けてアナログデータ信号を生成する複数のデジタル−アナログ変換器を備える信号生成部と；
   前記信号生成部にて生成されたアナログデータ信号を伝達する複数のデータ線と；
   前記データラッチ部と前記信号生成部の間に設置され，前記各ラッチと前記各デジタル−アナログ変換器とを接続する第１スイッチング部と；
   前記信号生成部と前記データ線の間に設置され，前記各デジタル−アナログ変換器と前記各データ線とを接続する第２スイッチング部と；
   を具備し，
   前記第１スイッチング部は，任意の連続する二つの水平期間において，前記各ラッチと前記各デジタル−アナログ変換器との接続を最初の水平期間と次の水平期間で異なるように接続することを特徴とする，データ駆動回路。
2. 前記信号生成部は，前記データラッチ部のラッチ数より少なくとも一つ以上多い前記デジタル−アナログ変換器を備えることを特徴とする，請求項１に記載のデータ駆動回路。
3. 前記第１スイッチング部は，前記最初の水平期間の間前記各ラッチに保持されたデジタルデータを左側または右側にシフトさせ，前記次の水平期間の間前記各ラッチに保持されたデジタルデータをシフトさせないことを特徴とする，請求項２に記載のデータ駆動回路。
4. 前記信号生成部は，前記データラッチ部のラッチ数と同じ数の前記デジタル−アナログ変換器を備えることを特徴とする，請求項１に記載のデータ駆動回路。
5. 前記第１スイッチング部は，前記最初の水平期間の間前記各ラッチに保持されたデジタルデータの内，一部の前記ラッチに保持されたデジタルデータを左側にシフトさせ，左側にシフトさせていないその他のデジタルデータを右側にシフトさせ，前記次の水平期間の間前記各ラッチに保持されたデジタルデータをシフトさせないことを特徴とする，請求項４に記載のデータ駆動回路。
6. 前記第２スイッチング部は，ｉ番目の前記ラッチに位置するデジタルデータによって前記デジタル−アナログ変換器を通して生成されたアナログデータ信号をｉ番目の前記データ線に伝達することを特徴とする，請求項１に記載のデータ駆動回路。
7. 前記各デジタル−アナログ変換器は，前記入力されたデジタルデータに対応して所定電圧のデータ信号を生成することを特徴とする，請求項１に記載のデータ駆動回路。
8. 前記データ駆動回路は，前記第２スイッチング部と前記データ線の間に設置される複数のバッファ回路を含む出力部をさらに備えることを特徴とする，請求項７に記載のデータ駆動回路。
9. 前記各デジタル−アナログ変換器は，前記入力されたデジタルデータに対応して所定電流のデータ信号を生成することを特徴とする，請求項１に記載のデータ駆動回路。
10. 前記データ駆動回路は，前記第２スイッチング部と前記データ線の間に設置され，前記所定電流のデータ信号に対応して電圧を充電し，充電された電圧に対応して前記データ線を経由して電流の供給を受ける複数のサンプルホールド回路を備えた出力部をさらに備えることを特徴とする，請求項９に記載のデータ駆動回路。
11. 前記各デジタル−アナログ変換器は，前記入力されたデジタルデータに対応して，所定電流を前記第２スイッチング部および前記データ線を経由して供給されることを特徴とする，請求項１に記載のデータ駆動回路。
12. 前記データ駆動回路は，
    順次にサンプリング信号を生成するシフトレジスタ部と；
    前記サンプリング信号に応答して前記入力されたデジタルデータを保持し，前記保持したデジタルデータを前記データラッチ部に供給するサンプリングラッチ部と；
    を備えることを特徴とする，請求項１に記載のデータ駆動回路。
13. 前記データ駆動回路は，前記データラッチ部に保持されたデジタルデータの電圧レベルを上昇させるレベルシフタ部をさらに備えることを特徴とする，請求項１に記載のデータ駆動回路。
14. 走査線を駆動させる走査駆動部と；
    データ線を駆動させるデータ駆動部と；
    前記走査線および前記データ線と接続されるように位置する複数の画素を含む画素部と；
    を具備し，
    入力されたデジタルデータを保持するラッチを複数備えるデータラッチ部と；
    前記ラッチに保持されたデジタルデータの供給を受けてアナログデータ信号を生成する複数のデジタル−アナログ変換器を備える信号生成部と；
    前記信号生成部にて生成されたアナログデータ信号を伝達する複数のデータ線と；
    前記データラッチ部と前記信号生成部の間に設置され，前記各ラッチと前記各デジタル−アナログ変換器とを接続する第１スイッチング部と；
    前記信号生成部と前記データ線の間に設置され，前記各デジタル−アナログ変換器と前記各データ線とを接続する第２スイッチング部と；
    を具備し，
    前記第１スイッチング部は，任意の連続する二つの水平期間において，前記各ラッチと前記各デジタル−アナログ変換器との接続を最初の水平期間と次の水平期間で異なるように接続することを特徴とする，発光表示装置。
15. 前記第２スイッチング部は，ｉ番目の前記ラッチに位置するデジタルデータによって前記デジタル−アナログ変換器を通して生成されたアナログデータ信号をｉ番目の前記データ線に伝達することを特徴とする，請求項１４に記載の発光表示装置。
16. 複数の前記デジタル−アナログ変換器を利用して複数のアナログデータ信号を生成し，複数の前記データ線に供給する段階と；
    前記アナログデータ信号を前記データ線を経由して画素に供給する段階と；
    前記アナログデータ信号に対応して前記画素から所定の光が生成される段階と；
    を含み，
    発光表示装置の駆動回路は，任意の連続する二つの水平期間において，前記各ラッチと前記各デジタル−アナログ変換器との接続を最初の水平期間と次の水平期間で異なるように接続することを特徴とする，発光表示装置の駆動方法。
17. 前記複数のアナログデータ信号を生成し，前記データ線に供給する段階は，
    前記各ラッチにデジタルデータを保持する段階と；
    前記各ラッチに保持されたデジタルデータそれぞれを，連続する水平期間の中で，少なくとも一期間以上の水平期間の間シフトさせて前記各デジタル−アナログ変換器に供給する段階と；
    前記各ラッチに保持されたデジタルデータを利用し，前記各デジタル−アナログ変換器を通すことにより前記アナログデータ信号を生成する段階と；
    前記アナログデータ信号それぞれを，連続する水平期間の中で，少なくとも一期間以上の水平期間の間シフトさせて前記データ線に供給する段階と；
    を含むことを特徴とする，請求項１６に記載の発光表示装置の駆動方法。
18. 前記各ラッチに保持されたデジタルデータそれぞれを，連続する水平期間の中で，少なくとも一期間以上の水平期間の間シフトさせて前記各デジタル−アナログ変換器に供給する段階では，前記最初の水平期間の間前記各ラッチに保持されたデジタルデータを左側または右側にシフトさせ，前記次の水平期間の間前記各ラッチに保持されたデジタルデータをシフトさせないことを特徴とする，請求項１７に記載の発光表示装置の駆動方法。
19. 前記各ラッチに保持されたデジタルデータそれぞれを，連続する水平期間の中で，少なくとも一期間以上の水平期間の間シフトさせて前記各デジタル−アナログ変換器に供給する段階では，前記最初の水平期間の間前記各ラッチに保持されたデジタルデータの内，一部の前記ラッチに保持されたデジタルデータを左側にシフトさせ，左側にシフトさせていないその他のデジタルデータを右側にシフトさせ，前記次の水平期間には前記各ラッチに保持されたデジタルデータをシフトさせないことを特徴とする，請求項１７に記載の発光表示装置の駆動方法。
20. 前記アナログデータ信号を前記データ線に供給する段階では，ｉ番目の前記ラッチに位置するデジタルデータによって前記デジタル−アナログ変換器を通して生成されたアナログデータ信号をｉ番目の前記データ線に伝達することを特徴とする，請求項１６に記載の発光表示装置の駆動方法。

Images