[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2006304367A - Modulation circuit and transmitter - Google Patents

Modulation circuit and transmitter Download PDF

Info

Publication number
JP2006304367A
JP2006304367A JP2006205564A JP2006205564A JP2006304367A JP 2006304367 A JP2006304367 A JP 2006304367A JP 2006205564 A JP2006205564 A JP 2006205564A JP 2006205564 A JP2006205564 A JP 2006205564A JP 2006304367 A JP2006304367 A JP 2006304367A
Authority
JP
Japan
Prior art keywords
circuit
signal
modulation
power amplification
ask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006205564A
Other languages
Japanese (ja)
Other versions
JP4379446B2 (en
Inventor
Shigeru Arisawa
繁 有沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006205564A priority Critical patent/JP4379446B2/en
Publication of JP2006304367A publication Critical patent/JP2006304367A/en
Application granted granted Critical
Publication of JP4379446B2 publication Critical patent/JP4379446B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Amplitude Modulation (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Transmitters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To simply and readily integrate circuit with other circuit blocks, and to efficiently operate by applying to an IC card that inputs/outputs various data in a contactless manner and to a reader/writer that communicates with the IC card, e.g., in a modulation circuit and a transmitter. <P>SOLUTION: On the output side of a power amplifier circuit, the result of power amplification is attenuated, corresponding to the input data to generate an amplitude modulated signal. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、変調回路及び送信装置に関し、例えば非接触により種々のデータを入出力するICカードと、このICカードとデータ通信するリードライタに適用することができる。本発明は、電力増幅回路の出力側において、入力データに応じて電力増幅結果を減衰させて振幅変調信号を生成することにより、他の回路ブロックと共に簡易かつ容易に集積回路化することができ、さらに効率良く動作することができるようにする。   The present invention relates to a modulation circuit and a transmission device, and can be applied to, for example, an IC card that inputs and outputs various data without contact and a reader / writer that performs data communication with the IC card. The present invention, on the output side of the power amplifier circuit, attenuates the power amplification result according to the input data and generates an amplitude modulation signal, so that it can be easily and easily integrated with other circuit blocks. Further, it is possible to operate efficiently.

従来、ICカードを用いたICカードシステムにおいては、交通機関の改札システム、部屋の入退出管理システム等に適用されるようになされている。このようなICカードシステムは、ユーザーの携帯するICカードと、これらICカードとの間で種々のデータを送受するリードライタとにより構成され、これらICカード及びリードライタ間で非接触により種々のデータを送受するようになされたものが提案されている。   Conventionally, an IC card system using an IC card is applied to a ticket gate system for transportation, a room entrance / exit management system, and the like. Such an IC card system is composed of an IC card carried by the user and a reader / writer that transmits / receives various data to / from these IC cards. It has been proposed to send and receive.

すなわちこの種のICカードシステムにおいて、リードライタは、所定周波数の搬送波を所望のデータ列により変調して送信信号を生成し、この送信信号をICカードに送出する。   That is, in this type of IC card system, the reader / writer modulates a carrier wave having a predetermined frequency with a desired data string to generate a transmission signal, and sends the transmission signal to the IC card.

ICカードは、アンテナを介してこの送信信号を受信し、この送信信号よりリードライタから送出されたデータを復調する。さらにICカードは、この受信したデータに応じて、内部に保持する個人情報等のデータを所定の搬送波により変調してリードライタに送出する。   The IC card receives this transmission signal via the antenna, and demodulates data transmitted from the reader / writer based on this transmission signal. Further, the IC card modulates data such as personal information held in the IC card with a predetermined carrier according to the received data and sends it to the reader / writer.

リードライタは、このICカードより送出されたデータを受信し、この受信したデータより、改札機の扉を開閉し、また部屋の入退出を許可するようになされている。   The reader / writer receives data sent from the IC card, and opens / closes the door of the ticket gate and permits entry / exit of the room based on the received data.

このようなICカードシステムにおいては、例えばASK(Amplitude Shift Keying)変調によりICカード及びリードライタ間でこれらのデータを送受するようになされており、従来、このようなASK変調手段として、可変利得増幅回路、乗算回路を使用する変調回路が、またASK変調信号の復調手段として、ダイオード等による抱絡線検波回路、同期検波回路による復調回路が使用されるようになされていた。   In such an IC card system, for example, these data are transmitted and received between the IC card and the reader / writer by ASK (Amplitude Shift Keying) modulation. Conventionally, as such ASK modulation means, variable gain amplification is used. A modulation circuit using a circuit and a multiplication circuit is used, and as a means for demodulating an ASK modulation signal, an envelope detection circuit using a diode or the like and a demodulation circuit using a synchronous detection circuit are used.

図33は、この可変利得増幅回路による変調回路を示すブロック図であり、この変調回路1においては、送信するデータ列Dの論理レベルに応じて可変利得増幅回路2の利得を切り換えると共に、この可変利得増幅回路2により搬送波信号SCを増幅する。これによりこの変調回路1は、データ列Dの論理レベルに応じて可変利得増幅回路2より出力される搬送波信号SCの振幅を変調し、ASK変調信号SMを生成する。   FIG. 33 is a block diagram showing a modulation circuit using this variable gain amplifier circuit. In this modulation circuit 1, the gain of the variable gain amplifier circuit 2 is switched according to the logic level of the data string D to be transmitted, and this variable The gain amplifier circuit 2 amplifies the carrier signal SC. As a result, the modulation circuit 1 modulates the amplitude of the carrier signal SC output from the variable gain amplification circuit 2 in accordance with the logic level of the data string D, and generates an ASK modulation signal SM.

また図34は、乗算回路を用いた平衡変調回路構成の変調回路を示すブロック図であり、この変調回路3においては、乗算回路4において搬送波信号SCとデータ列Dとを乗算し、これによりデータ列Dの論理レベルに応じて搬送波信号SCの振幅を変化させてASK変調信号SMを生成する。   FIG. 34 is a block diagram showing a modulation circuit having a balanced modulation circuit configuration using a multiplication circuit. In this modulation circuit 3, the multiplication circuit 4 multiplies the carrier signal SC and the data string D, whereby data The ASK modulation signal SM is generated by changing the amplitude of the carrier signal SC according to the logic level of the column D.

これに対して図35は、ダイオードを用いた抱絡線検波回路構成の復調回路を示すブロック図であり、この復調回路6においては、ダイオードDを用いてASK変調信号SMを整流する。さらにこの整流したASK変調信号SMを抵抗RとコンデンサCによる所定時定数の平滑回路に入力し、これによりASK変調信号SMの抱絡線検波出力を復調信号SDとして出力する。   On the other hand, FIG. 35 is a block diagram showing a demodulation circuit having a configuration of a envelope detection circuit using a diode. In the demodulation circuit 6, the ASK modulation signal SM is rectified using the diode D. Further, the rectified ASK modulation signal SM is input to a smoothing circuit having a predetermined time constant by a resistor R and a capacitor C, and thereby, the envelope detection output of the ASK modulation signal SM is output as a demodulated signal SD.

また図36は、同期検波回路構成の復調回路を示すブロック図であり、この復調回路8においては、例えばフィルタ回路構成、PLL回路構成の位相同期系回路9によりASK変調信号SMより搬送波信号成分SCCが抽出され、この搬送波信号成分SCCとASK変調信号SMとが乗算回路10で乗算される。復調回路8においては、ローパスフィルタ(LPF)12によりこの乗算回路10の乗算結果からベースバンド成分が抽出されて復調信号SDとして出力される。   FIG. 36 is a block diagram showing a demodulating circuit having a synchronous detection circuit configuration. In this demodulating circuit 8, for example, a carrier signal component SCC from an ASK modulated signal SM by a phase synchronization system circuit 9 having a filter circuit configuration and a PLL circuit configuration. Is extracted, and the carrier signal component SCC and the ASK modulation signal SM are multiplied by the multiplication circuit 10. In the demodulation circuit 8, a baseband component is extracted from the multiplication result of the multiplication circuit 10 by a low-pass filter (LPF) 12 and output as a demodulated signal SD.

ところでICカードシステムにおいて、これらの変調回路、復調回路は、他の回路ブロックと共に簡易かつ容易に集積回路化することができ、さらに効率良く動作することが求められる。   By the way, in an IC card system, it is required that these modulation circuit and demodulation circuit can be integrated with other circuit blocks easily and easily and operate more efficiently.

ところが上述したような従来構成による変調回路、復調回路は、これらICカードシステムに求められる事項を充分に満足してない問題があった。   However, the conventional modulation circuit and demodulation circuit as described above have a problem that they do not sufficiently satisfy the requirements for these IC card systems.

すなわち可変利得増幅回路による変調回路は、可変利得増幅回路が有効に利用できる電圧範囲が制限されるため、その分電力効率が悪い欠点がある。また乗算回路を用いた変調回路は、回路構成が複雑で、その簡易かつ容易に集積回路化することが困難な欠点がある。   That is, the modulation circuit using the variable gain amplifier circuit has a drawback that the power efficiency is poor because the voltage range in which the variable gain amplifier circuit can be effectively used is limited. Further, a modulation circuit using a multiplication circuit has a disadvantage that it has a complicated circuit configuration and is difficult to easily and easily be integrated.

ちなみに、このような変調回路と共に集積回路化することが求められるASK変調信号の電力増幅回路においても、ASK変調信号における振幅の変化を保存して増幅する必要があることにより、結局、リニアリティの良い領域で動作しなくてはならず、その分電力増幅回路においても、電力効率が悪くなる欠点がある。また電力増幅回路は、十分な電力を送出する為に容易に、入手可能な汎用部品に代えて、必要とされる許容電流、許容損失等を満足する能動素子を使用しなければならない欠点もある。   Incidentally, even in the power amplification circuit of an ASK modulation signal that is required to be integrated with such a modulation circuit, it is necessary to preserve and amplify the change in amplitude in the ASK modulation signal. The power amplifier circuit must operate in a region, and the power amplifier circuit has a disadvantage that power efficiency is deteriorated. In addition, the power amplifier circuit has a drawback that an active element that satisfies required allowable current, allowable loss, and the like must be used instead of a general-purpose component that can be easily obtained in order to transmit sufficient power. .

これに対してダイオードを用いた抱絡線検波回路構成の復調回路は、集積回路化によりダイオードにリーク電流が発生し、これにより著しくASK変調信号の検波効率が低下する欠点がある。すなわち図37に示すように、ダイオードを用いた抱絡線検波回路を集積回路化すると、ダイオードDにおいては、両極性ともフローティング電位に設定することが必要なことにより、必ず寄生トランジスタが発生する。これにより図38に示すように、リーク電流が発生する。   On the other hand, the demodulation circuit having the configuration of the envelope detection circuit using the diode has a drawback that leakage current is generated in the diode due to the integration of the integrated circuit, thereby significantly reducing the detection efficiency of the ASK modulation signal. That is, as shown in FIG. 37, when the envelope detection circuit using a diode is integrated, a parasitic transistor is always generated in the diode D because both polarities need to be set to a floating potential. As a result, a leak current is generated as shown in FIG.

これに対して同期検波回路構成の復調回路においては、位相同期系回路9自体構成が複雑になる欠点がある。
特開平10−203066号公報
On the other hand, the demodulation circuit having the synchronous detection circuit configuration has a drawback that the configuration of the phase synchronization system circuit 9 itself is complicated.
JP-A-10-203066

本発明は以上の点を考慮してなされたもので、他の回路ブロックと共に簡易かつ容易に集積回路化することができ、さらに効率良く動作することができる変調回路、この変調回路を用いた送信装置を提案しようとするものである。   The present invention has been made in consideration of the above points. A modulation circuit that can be easily and easily integrated with other circuit blocks and can operate more efficiently, and transmission using this modulation circuit. The device is to be proposed.

上記の課題を解決するため請求項1の発明は、変調回路に適用して、電力増幅回路の出力端において、入力信号に応じて前記電力増幅回路の電力増幅結果を減衰させる可変減衰器を有し、前記電力増幅回路の出力信号を前記入力信号に応じた振幅変調信号に変調するようにする。   In order to solve the above problems, the invention of claim 1 is applied to a modulation circuit, and has a variable attenuator that attenuates the power amplification result of the power amplification circuit in accordance with an input signal at the output terminal of the power amplification circuit. Then, the output signal of the power amplifier circuit is modulated to an amplitude modulation signal corresponding to the input signal.

また請求項7の発明は、振幅変調による変調回路を有する送信装置に適用して、前記変調回路が、電力増幅回路の出力端において、入力信号に応じて前記電力増幅回路の電力増幅結果を減衰させる可変減衰器を有し、前記電力増幅回路の出力信号を前記入力信号に応じた振幅変調信号に変調するようにする。   The invention according to claim 7 is applied to a transmission apparatus having a modulation circuit based on amplitude modulation, and the modulation circuit attenuates the power amplification result of the power amplification circuit in accordance with an input signal at an output terminal of the power amplification circuit. And a variable attenuator for modulating the output signal of the power amplifier circuit into an amplitude modulation signal corresponding to the input signal.

また請求項8の発明は、入力信号を振幅変調して振幅変調信号を送信する送信装置に適用して、前記入力信号に応じて第1の振幅変調信号を生成する第1の変調回路と、前記入力信号に応じて、前記第1の振幅変調信号に対して搬送波の位相が反転してなる第2の振幅変調信号を生成する第2の変調回路と、前記第1及び第2の振幅変調信号を加算し、又は減算して前記振幅変調信号を生成する演算手段を有し、前記第1の変調回路が、搬送波を増幅する電力増幅回路の出力端において、前記入力信号に応じて前記電力増幅回路の電力増幅結果を減衰させる可変減衰器を有し、前記電力増幅回路の出力信号を前記入力信号に応じた前記第1の振幅変調信号に変調し、前記第2の変調回路が、前記搬送波を反転増幅する電力増幅回路の出力端において、前記入力信号に応じて前記電力増幅回路の電力増幅結果を減衰させる可変減衰器を有し、前記電力増幅回路の出力信号を前記入力信号に応じた前記第2の振幅変調信号に変調するようにする。   Further, the invention of claim 8 is applied to a transmission device that modulates an input signal to transmit an amplitude-modulated signal, and generates a first amplitude-modulated signal according to the input signal; A second modulation circuit for generating a second amplitude modulation signal in which a phase of a carrier wave is inverted with respect to the first amplitude modulation signal in accordance with the input signal; and the first and second amplitude modulations Arithmetic means for adding or subtracting signals to generate the amplitude modulation signal, and the first modulation circuit outputs the power according to the input signal at an output terminal of a power amplification circuit for amplifying a carrier wave; A variable attenuator for attenuating the power amplification result of the amplifier circuit; and modulating the output signal of the power amplifier circuit into the first amplitude modulation signal corresponding to the input signal; and At the output terminal of the power amplifier circuit that inverts and amplifies the carrier wave And a variable attenuator for attenuating the power amplification result of the power amplifier circuit according to the input signal, and modulating the output signal of the power amplifier circuit to the second amplitude modulation signal according to the input signal Like that.

請求項1、請求項7、又は請求項8の構成によれば、電力増幅回路においては、振幅成分を保存することなく搬送波信号を増幅して振幅変調信号を生成することができる。これにより従来に比して電力効率を向上することができ、容易に入手可能な汎用部品により構成することができ、他の回路ブロックと共に簡易かつ容易に集積回路化することができる。   According to the configuration of claim 1, claim 7, or claim 8, the power amplifier circuit can amplify the carrier wave signal without generating the amplitude component and generate the amplitude modulation signal. As a result, the power efficiency can be improved as compared with the prior art, and it can be configured by easily available general-purpose components, and can be easily and easily integrated with other circuit blocks.

本発明によれば、他の回路ブロックと共に簡易かつ容易に集積回路化することができ、さらに効率良く動作することができる。   According to the present invention, an integrated circuit can be easily and easily integrated with other circuit blocks, and can operate more efficiently.

以下、適宜図面を参照しながら本発明の実施例を詳述する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings as appropriate.

(1)実施例1の構成
図2は、本発明の実施例1に係るICカードシステムを示すブロック図である。このICカードシステム21は、例えば交通機関の改札システムに適用して、ICカード22とリードライタ23間でデータ交換する。なおこの実施例1は、本願に含まれるものでは無く、あくまでも本願の参考例である。
(1) Configuration of Embodiment 1 FIG. 2 is a block diagram showing an IC card system according to Embodiment 1 of the present invention. This IC card system 21 is applied to a ticket gate system for transportation, for example, and exchanges data between the IC card 22 and the reader / writer 23. In addition, this Example 1 is not contained in this application, and is a reference example of this application to the last.

ここでICカード22は、集積回路を実装した基板と保護シートとを積層してカード形状に形成される。ICカード22は、この基板上の配線パターンによりループアンテナ24が形成される。またこの基板上に実装した集積回路により、変復調回路25及び信号処理回路26が形成される。   Here, the IC card 22 is formed in a card shape by laminating a substrate on which an integrated circuit is mounted and a protective sheet. The IC card 22 has a loop antenna 24 formed by a wiring pattern on the substrate. Further, the modulation / demodulation circuit 25 and the signal processing circuit 26 are formed by an integrated circuit mounted on the substrate.

ここでループアンテナ24は、リードライタ23のループアンテナ28と結合して、このループアンテナ28より送出された送信信号を受信すると共に、変復調回路25で生成した応答信号を放射する。   Here, the loop antenna 24 is coupled to the loop antenna 28 of the reader / writer 23 to receive the transmission signal transmitted from the loop antenna 28 and radiate the response signal generated by the modem circuit 25.

変復調回路25は、ループアンテナ24で受信した送信信号より、このICカード22の動作に必要な電力、クロック等を生成する。さらに変復調回路25は、この電力、クロックにより動作して、リードライタ23より送出されたデータ列(以下送信データ列と呼ぶ)D(R→C)を復調して信号処理回路26に出力する。またこの送信データ列D(R→C)により送信が促されて信号処理回路26より入力されるデータ列(以下応答データ列と呼ぶ)D(C→R)よりASK変調信号による応答信号を生成し、この応答信号によりループアンテナ24を駆動して応答信号を放射する。   The modem circuit 25 generates power, a clock, and the like necessary for the operation of the IC card 22 from the transmission signal received by the loop antenna 24. Further, the modem circuit 25 operates with the power and the clock, demodulates the data string (hereinafter referred to as a transmission data string) D (R → C) sent from the reader / writer 23, and outputs it to the signal processing circuit 26. A transmission signal is generated by the transmission data string D (R → C) and a response signal based on an ASK modulation signal is generated from a data string (hereinafter referred to as a response data string) D (C → R) input from the signal processing circuit 26. Then, the response signal is radiated by driving the loop antenna 24 by the response signal.

信号処理回路26は、変復調回路25で生成した電力、クロックにより動作して、送信データ列D(R→C)を解析し、必要に応じて内蔵の不揮発性メモリに保持した応答データ列D(C→R)を変復調回路25に出力する。   The signal processing circuit 26 operates with the power and clock generated by the modulation / demodulation circuit 25, analyzes the transmission data string D (R → C), and, if necessary, the response data string D (held in the built-in nonvolatile memory). C → R) is output to the modem circuit 25.

リードライタ23において、変復調回路29は、SPU(シグナルプロセスユニット)30より入力される送信データ列D(R→C)よりASK変調信号による送信信号を生成し、この送信信号によりループアンテナ28を駆動する。また変復調回路29は、このループアンテナ28で受信された応答信号を信号処理して、ICカード22より送出された応答データ列D(C→R)を復調し、この応答データ列D(C→R)をSPU30に出力する。   In the reader / writer 23, the modulation / demodulation circuit 29 generates a transmission signal based on the ASK modulation signal from the transmission data string D (R → C) input from the SPU (signal processing unit) 30, and drives the loop antenna 28 by this transmission signal. To do. The modulation / demodulation circuit 29 performs signal processing on the response signal received by the loop antenna 28, demodulates the response data sequence D (C → R) sent from the IC card 22, and the response data sequence D (C → R) is output to the SPU 30.

SPU30は、比較的簡易な処理手順を実行する演算処理ユニットにより構成され、ICカード22に送信する送信データ列D(R→C)を変復調回路29に送出し、またこの変復調回路29より入力される応答データ列D(C→R)を処理する。この処理において、SPU30は、必要に応じて表示部31に処理経過、処理結果を表示する。また入力部32からのコマンドにより動作を切り換え、必要に応じて外部装置33との間で処理手順等のデータを入出力する。   The SPU 30 is composed of an arithmetic processing unit that executes a relatively simple processing procedure. The SPU 30 sends a transmission data string D (R → C) to be transmitted to the IC card 22 to the modulation / demodulation circuit 29 and is input from the modulation / demodulation circuit 29. The response data string D (C → R) is processed. In this process, the SPU 30 displays the process progress and the process result on the display unit 31 as necessary. Further, the operation is switched by a command from the input unit 32, and data such as a processing procedure is input / output to / from the external device 33 as necessary.

図3は、リードライタ23の変復調回路29の一部構成を示すブロック図である。変復調回路29は、送信側ブロック45と受信側ブロック46とにより構成される。   FIG. 3 is a block diagram showing a partial configuration of the modulation / demodulation circuit 29 of the reader / writer 23. The modem circuit 29 includes a transmission side block 45 and a reception side block 46.

ここで送信側ブロック45は、SPU30より出力される制御信号RFoffに従ってSPU30より出力される送信データ列D(R→C)を変調してループアンテナ28より送出する。このため送信側ブロック45は、内蔵の発振回路により周波数13.56〔MHz〕の搬送波信号SCを生成し、また送信データ列D(R→C)をデコーダしてマンチェスター符号による送信データ列に変換する。   Here, the transmission side block 45 modulates the transmission data string D (R → C) output from the SPU 30 according to the control signal RFoff output from the SPU 30 and transmits it from the loop antenna 28. Therefore, the transmission side block 45 generates a carrier signal SC having a frequency of 13.56 [MHz] by a built-in oscillation circuit, and also decodes the transmission data string D (R → C) and converts it into a transmission data string by Manchester code. To do.

送信側ブロック45は、ASK変調回路47において、このようにして符号化処理した送信データ列TX(D(R→C))により搬送波信号SCをASK変調し、ASK変調信号SMを生成する。さらに電力増幅回路48でASK変調信号SMを増幅し、ループアンテナ28を駆動する。   In the ASK modulation circuit 47, the transmission block 45 ASK modulates the carrier signal SC with the transmission data string TX (D (R → C)) encoded in this way, and generates an ASK modulation signal SM. Further, the power amplification circuit 48 amplifies the ASK modulation signal SM and drives the loop antenna 28.

受信側ブロック46は、ループアンテナ28を介して得られる応答信号SMを処理して応答データ列D(C→R)を復調する。すなわち受信側ブロック46は、ASK検波回路49において、ループアンテナ28を介して得られる応答信号SMを検波し、応答データ列D(C→R)の論理レベルに応じて信号レベルが変化する検波信号SDを生成する。受信側ブロック46は、続くローパスフィルタ(LPF)50によりこの検波信号SDを帯域制限した後、増幅回路51により所定の利得で増幅すると共に2値化する。さらにこの2値化して得られる再生データを復号し、これにより応答データ列D(C→R)を再生して出力する。   The receiving side block 46 processes the response signal SM obtained via the loop antenna 28 and demodulates the response data string D (C → R). That is, the receiving block 46 detects the response signal SM obtained via the loop antenna 28 in the ASK detection circuit 49, and the detection signal whose signal level changes according to the logic level of the response data string D (C → R). SD is generated. The reception side block 46 band-limits the detection signal SD by the subsequent low-pass filter (LPF) 50, and then amplifies the detection signal SD with a predetermined gain by the amplifier circuit 51 and binarizes it. Further, the reproduction data obtained by the binarization is decoded, thereby reproducing and outputting the response data string D (C → R).

図1は、ASK変調回路47及び電力増幅回路48(以下送信回路と呼ぶ)の構成原理を示すブロック図である。この送信回路55は、それぞれ電力増幅回路を有する2系統の処理回路55A及び55Bを有する。   FIG. 1 is a block diagram illustrating the configuration principle of an ASK modulation circuit 47 and a power amplification circuit 48 (hereinafter referred to as a transmission circuit). The transmission circuit 55 includes two systems of processing circuits 55A and 55B each having a power amplification circuit.

ここで第1の処理回路55Aは、バッファ増幅回路56を介して搬送波信号SCを受け、搬送波信号SCと同位相でなるバッファ増幅回路56の出力信号を選択回路57の第2の選択入力端に入力する。ここでこの選択回路57は、第2の処理回路55Bより第1の選択入力端に搬送波信号SCの逆位相の信号を入力し、残る第3の選択入力端を接地する。選択回路57は、制御回路58の制御により接点を切り換え、続く電力増幅回路59は、この選択回路57の出力信号を増幅して出力する。   Here, the first processing circuit 55A receives the carrier signal SC through the buffer amplifier circuit 56, and outputs the output signal of the buffer amplifier circuit 56 having the same phase as the carrier signal SC to the second selection input terminal of the selection circuit 57. input. Here, the selection circuit 57 inputs a signal having an opposite phase to the carrier signal SC to the first selection input terminal from the second processing circuit 55B, and grounds the remaining third selection input terminal. The selection circuit 57 switches contacts under the control of the control circuit 58, and the subsequent power amplification circuit 59 amplifies and outputs the output signal of the selection circuit 57.

これにより第1の処理回路55Aは、選択回路57の接点を第1及び第3の接点の間で切り換えて、搬送波信号SCに対して逆位相の信号をゲートできるように構成される。また同様に、選択回路57の接点を第2及び第3の接点の間で切り換えて、搬送波信号SCと同位相の信号をゲートできるように構成される。   Accordingly, the first processing circuit 55A is configured to switch the contact of the selection circuit 57 between the first and third contacts and to gate a signal having an opposite phase to the carrier signal SC. Similarly, the contact of the selection circuit 57 is switched between the second and third contacts so that a signal having the same phase as the carrier signal SC can be gated.

これに対して第2の処理回路55Bは、バッファ増幅回路56と同一増幅率であり、かつ反転増幅回路構成のバッファ増幅回路60に搬送波信号SCを入力する。これにより第2の処理回路55Bは、搬送波信号SCの逆位相の信号を生成し、この逆位相の信号を選択回路61の第1の選択入力端に入力する。ここでこの選択回路61は、第1の処理回路55Bより第2の選択入力端に搬送波信号SCと同位相の信号を入力し、残る第3の選択入力端を接地する。選択回路61は、制御回路58の制御により接点を切り換え、続く電力増幅回路62は、この選択回路61の出力信号を増幅して出力する。   On the other hand, the second processing circuit 55B has the same amplification factor as that of the buffer amplifier circuit 56 and inputs the carrier wave signal SC to the buffer amplifier circuit 60 having an inverting amplifier circuit configuration. Accordingly, the second processing circuit 55B generates a signal having an opposite phase to the carrier signal SC, and inputs the signal having the opposite phase to the first selection input terminal of the selection circuit 61. Here, the selection circuit 61 inputs a signal having the same phase as the carrier wave signal SC from the first processing circuit 55B to the second selection input terminal, and grounds the remaining third selection input terminal. The selection circuit 61 switches contacts under the control of the control circuit 58, and the subsequent power amplification circuit 62 amplifies and outputs the output signal of the selection circuit 61.

これにより第2の処理回路55Bにおいても、選択回路61の接点を第1及び第3の接点の間で切り換えて、搬送波信号SCに対して逆位相の信号をゲートできるように構成される。また同様に、選択回路61の接点を第2及び第3の接点の間で切り換えて、搬送波信号SCと同位相の信号をゲートできるように構成される。   As a result, the second processing circuit 55B is also configured to switch the contact of the selection circuit 61 between the first and third contacts and to gate a signal having an opposite phase to the carrier signal SC. Similarly, the contact of the selection circuit 61 is switched between the second and third contacts so that a signal having the same phase as the carrier signal SC can be gated.

送信回路55は、処理回路55A及び55Bの出力を配線により接続してアンテナに出力する。これにより図4に示すように、送信回路55においては、それぞれ電力増幅回路59及び62の電力出力をP1及びP2とおくと、選択回路57又は61の接点を接地側に保持した状態で(図4においてオフにより示す状態)、選択回路61又は57の接点を切り換えると、それぞれ同位相及び逆位相により電力P1、P2による送信出力を得ることができるようになされている。   The transmission circuit 55 connects the outputs of the processing circuits 55A and 55B by wiring and outputs them to the antenna. Thus, as shown in FIG. 4, in the transmission circuit 55, when the power outputs of the power amplification circuits 59 and 62 are P1 and P2, respectively, the contact of the selection circuit 57 or 61 is held on the ground side (see FIG. 4). When the contact of the selection circuit 61 or 57 is switched, the transmission output by the powers P1 and P2 can be obtained with the same phase and the opposite phase, respectively.

また選択回路57又は61の接点を同位相側又は逆位相側に設定した状態で、残る選択回路61又は57の接点を切り換えて電力増幅回路62又は59の入力信号をゲートすると、電力増幅回路59及び62の電力増幅結果が加算されることにより、それぞれアンテナより出力する送信出力を切り換えことができるようになされている。これらにより送信回路55は、電力増幅回路59及び62の出力端において、電力増幅されてなるASK変調信号SMを得ることができるようになされている。   When the contact of the selection circuit 57 or 61 is set to the same phase side or the opposite phase side and the remaining contact of the selection circuit 61 or 57 is switched and the input signal of the power amplification circuit 62 or 59 is gated, the power amplification circuit 59 And 62, the transmission power output from the antenna can be switched. As a result, the transmission circuit 55 can obtain an ASK modulated signal SM that has been subjected to power amplification at the output terminals of the power amplification circuits 59 and 62.

制御回路58は、送信データ列TXに応じて選択回路57及び61の接点を切り換えることにより、送信データ列TXよりASK変調信号SMを生成する。すなわち図5に示すように、制御回路58は、選択回路61側においてはバッファ増幅回路56側出力を常に選択するように設定した状態で(図5(C))、送信データ列TXの論理レベルに応じて選択回路57の接点を切り換えて入力信号をゲートし(図5(A)及び(B))、これにより電力増幅されてなるASK変調信号SMを生成する(図5(D))。なおこの図5においては、バッファ増幅回路56側出力と接地との間で選択回路57の接点を切り換える場合について示したが、これらの組み合わせ以外で切り換えても同様にASK変調信号を生成でき、また選択回路57及び61の動作を切り換えても、また選択回路57及び61の接点を同時に切り換えても、同様にASK変調信号を生成可能である。   The control circuit 58 generates an ASK modulation signal SM from the transmission data string TX by switching the contacts of the selection circuits 57 and 61 according to the transmission data string TX. That is, as shown in FIG. 5, the control circuit 58 is set to always select the output on the buffer amplifier circuit 56 side on the selection circuit 61 side (FIG. 5C), and the logical level of the transmission data string TX is set. In response to this, the contacts of the selection circuit 57 are switched to gate the input signal (FIGS. 5A and 5B), thereby generating an ASK modulation signal SM that is amplified in power (FIG. 5D). Although FIG. 5 shows the case where the contact of the selection circuit 57 is switched between the output on the buffer amplifier circuit 56 side and the ground, the ASK modulation signal can be generated in the same manner even when switching other than these combinations. Even if the operations of the selection circuits 57 and 61 are switched, and the contacts of the selection circuits 57 and 61 are simultaneously switched, the ASK modulation signal can be similarly generated.

図6は、この実施例に係る具体的なASK変調回路47及び電力増幅回路48を示すブロック図である。この送信回路65は、それぞれループアンテナ28の両端を駆動する2系統の送信回路65A及び65Bを有し、各送信回路65A及び65Bに上述した2系統の処理回路55A及び55Bがそれぞれ等化的に構成される。   FIG. 6 is a block diagram showing a specific ASK modulation circuit 47 and power amplification circuit 48 according to this embodiment. This transmission circuit 65 has two systems of transmission circuits 65A and 65B that drive both ends of the loop antenna 28, respectively, and the above-described two systems of processing circuits 55A and 55B are equalized to each of the transmission circuits 65A and 65B. Composed.

すなわち送信回路65Aは、バッファ増幅回路66を介して搬送波信号SCを同位相により入力し、この搬送波信号SCを電力増幅回路67及び68に入力する。ここで電力増幅回路67及び68は、図7に示すように、PチャンネルのMOS電界効果型トランジスタT1、NチャンネルのMOS電界効果型トランジスタT2、制御ロジック70とにより構成される。   That is, the transmission circuit 65A inputs the carrier signal SC with the same phase via the buffer amplifier circuit 66, and inputs this carrier signal SC to the power amplifier circuits 67 and 68. Here, as shown in FIG. 7, the power amplifier circuits 67 and 68 include a P-channel MOS field effect transistor T1, an N-channel MOS field effect transistor T2, and a control logic 70.

これらのうちPチャンネルのMOS電界効果型トランジスタT1、NチャンネルのMOS電界効果型トランジスタT2は、直列接続されて電源及びアース間に配置され、制御ロジック70により設定されるゲート電圧に応じて、接続点でなる出力端の電位を切り換えるスイッチング回路を構成する。   Among these, the P-channel MOS field effect transistor T1 and the N-channel MOS field effect transistor T2 are connected in series and arranged between the power source and the ground, and are connected according to the gate voltage set by the control logic 70. A switching circuit for switching the potential of the output terminal consisting of dots is configured.

制御ロジック70は、図8に真理値表を示すように、制御端入力OEIをHレベルに設定すると、各電界効果型トランジスタT1及びT2のゲート端をそれぞれHレベル及びLレベルに設定する。ここで制御ロジック70は、電界効果型トランジスタT1及びT2のドレイン及びソース間電圧以上にゲート端の電圧を変化させて、ゲート端の論理レベルを設定する。これにより制御ロジック70は、電力増幅の処理を停止し、またこのとき出力端をハイインピーダンスに保持する。   As shown in the truth table in FIG. 8, when the control terminal input OEI is set to H level, the control logic 70 sets the gate terminals of the field effect transistors T1 and T2 to H level and L level, respectively. Here, the control logic 70 sets the gate end logic level by changing the voltage at the gate end more than the drain-source voltage of the field effect transistors T1 and T2. As a result, the control logic 70 stops the power amplification process, and at this time, the output terminal is held at high impedance.

また制御ロジック70は、制御端入力OEIをLレベルに設定すると、入力端inの論理レベルに応じて電界効果型トランジスタT1及びT2のゲート端を切り換え、これにより入力端inの論理レベルに応じて電力増幅の処理を停止制御して、電力増幅回路の出力信号を入力端inの論理レベルに応じてゲートできるようになされている。   Further, when the control terminal input OEI is set to the L level, the control logic 70 switches the gate terminals of the field effect transistors T1 and T2 according to the logic level of the input terminal in, and thereby, according to the logic level of the input terminal in. The power amplification process is stopped and controlled so that the output signal of the power amplification circuit can be gated according to the logic level of the input terminal in.

電力増幅回路67は、この制御ロジック70の制御端入力OEIに制御信号RFoffが入力され、これにより必要に応じて制御信号RFoffを切り換えて電力増幅の処理を停止できるようになされ、その分消費電力を低減できるようになされている。   The power amplifying circuit 67 receives the control signal RFoff from the control terminal input OEI of the control logic 70, so that the control signal RFoff can be switched as necessary to stop the power amplifying process. Can be reduced.

電力増幅回路68は、オアゲート75を介して得られる制御信号RFoffと送信データ列TXの論理和出力を制御ロジック70の制御端入力OEIに入力し、これにより電力増幅回路67と共に動作を停止できるようになされている。また電力増幅回路67が電力増幅の処理を実行している場合、送信データ列TXの論理レベルに応じて電力増幅の処理を停止し、電力増幅回路67の電力増幅出力と同位相の電力増幅出力をゲートするようになされている。またこの送信データ列TXの論理レベルにより電力増幅の処理を停止する場合には、電界効果型トランジスタT1及びT2の出力端がハイインピーダンスに保持されることにより、電力増幅回路67の負荷とならないようになされている。   The power amplifier circuit 68 inputs the logical sum output of the control signal RFoff obtained through the OR gate 75 and the transmission data string TX to the control terminal input OEI of the control logic 70, so that the operation can be stopped together with the power amplifier circuit 67. Has been made. When the power amplification circuit 67 is executing power amplification processing, the power amplification processing is stopped according to the logic level of the transmission data string TX, and the power amplification output in phase with the power amplification output of the power amplification circuit 67 Has been made to gate. Further, when the power amplification process is stopped according to the logic level of the transmission data string TX, the output terminals of the field effect transistors T1 and T2 are held at high impedance so as not to become a load on the power amplification circuit 67. Has been made.

これらにより電力増幅回路67及び68は、それぞれトライステートのバッファ回路を構成する。   As a result, the power amplifier circuits 67 and 68 each constitute a tri-state buffer circuit.

送信回路65Aは、電力増幅回路68の電力増幅出力をループアンテナ28の一端に供給すると共に、抵抗69を介して、電力増幅回路67の電力増幅出力をこのループアンテナ28の一端に供給し、これにより抵抗69を介してこれら電力増幅回路67及び68の電力増幅出力を加算してASK変調信号SMAを生成する。なお送信回路65Aは、電力増幅回路67側の出力端にモニター用の端子TMAが配置されるようになされている。   The transmission circuit 65A supplies the power amplification output of the power amplification circuit 68 to one end of the loop antenna 28, and supplies the power amplification output of the power amplification circuit 67 to one end of the loop antenna 28 via the resistor 69. Thus, the power amplification outputs of these power amplification circuits 67 and 68 are added via a resistor 69 to generate an ASK modulation signal SMA. The transmission circuit 65A is configured such that a monitoring terminal TMA is disposed at the output end on the power amplification circuit 67 side.

これに対して第2の送信回路65Bは、第1の送信回路65Aにおけるバッファ増幅回路66に代えて反転増幅回路構成のバッファ増幅回路71が配置される点、ループアンテナ28の他端に電力増幅出力を供給する点を除いて、第1の送信回路65Aと同一に構成される。これにより第2の送信回路65Bは、第1の送信回路65Aと連動して、位相の反転してなるASK変調信号SMBを生成し、このASK変調信号SMBによりループアンテナ28を駆動する。   On the other hand, in the second transmission circuit 65B, a buffer amplification circuit 71 having an inverting amplification circuit configuration is arranged in place of the buffer amplification circuit 66 in the first transmission circuit 65A, and power amplification is performed at the other end of the loop antenna 28. The configuration is the same as that of the first transmission circuit 65A except that an output is supplied. As a result, the second transmission circuit 65B generates an ASK modulation signal SMB having an inverted phase in conjunction with the first transmission circuit 65A, and drives the loop antenna 28 with the ASK modulation signal SMB.

(2)実施例1の動作
以上の構成において、ICカードシステム21は(図2及び図3)、リードライタ23よりICカード22に送出する送信データ列D(R→C)が変復調回路29でASK変調されてループアンテナ28より送出される。
(2) Operation of Embodiment 1 In the above configuration, the IC card system 21 (FIGS. 2 and 3) is configured such that the transmission data string D (R → C) transmitted from the reader / writer 23 to the IC card 22 is the modulation / demodulation circuit 29. ASK modulated and transmitted from the loop antenna 28.

これによりICカード22がリードライタ23に接近すると、ICカード22のループアンテナ24にこのASK変調信号による送信信号SMが誘起される。この誘起された送信信号SMは、一部がICカード22の電力に変換され、この電力によりICカード22の変復調回路25、信号処理回路26が駆動される。   As a result, when the IC card 22 approaches the reader / writer 23, a transmission signal SM based on the ASK modulation signal is induced in the loop antenna 24 of the IC card 22. A part of the induced transmission signal SM is converted into the power of the IC card 22, and the modulation / demodulation circuit 25 and the signal processing circuit 26 of the IC card 22 are driven by this power.

さらにこのループアンテナ24より得られる送信信号SMは、変復調回路25で送信データ列D(R→C)が復調され、この送信データ列D(R→C)が信号処理回路26で解析されて、リードライタ23に送出する応答データ列D(C→R)が生成される。ICカード22では、この応答データ列D(C→R)が変復調回路25でASK変調され、その結果得られるASK変調信号SMが応答信号としてループアンテナ24より送出される。   Further, the transmission signal SM obtained from the loop antenna 24 is demodulated by the modulation / demodulation circuit 25, and the transmission data string D (R → C) is analyzed by the signal processing circuit 26. A response data string D (C → R) to be sent to the reader / writer 23 is generated. In the IC card 22, this response data string D (C → R) is ASK modulated by the modulation / demodulation circuit 25, and the ASK modulation signal SM obtained as a result is sent out from the loop antenna 24 as a response signal.

これによりICカード22からリードライタ23に応答データ列D(C→R)が送信される。このようにして送信された応答信号SMは、ループアンテナ24と結合するループアンテナ28によりリードライタ23で受信され、変復調回路29で応答データ列D(C→R)が復調される。   As a result, the response data string D (C → R) is transmitted from the IC card 22 to the reader / writer 23. The response signal SM transmitted in this way is received by the reader / writer 23 by the loop antenna 28 coupled to the loop antenna 24, and the response data string D (C → R) is demodulated by the modem circuit 29.

このようにして送受される送信データ列D(R→C)は(図3〜図5)、ASK変調回路47においてASK変調され、また電力増幅回路48で電力増幅されてループアンテナ28より送出される。   The transmission data string D (R → C) transmitted and received in this way (FIGS. 3 to 5) is ASK modulated by the ASK modulation circuit 47, further amplified by the power amplification circuit 48, and transmitted from the loop antenna 28. The

このASK変調回路47においてASK変調され、電力増幅回路48で電力増幅される際に、この実施例においては(図1)、所定位相により搬送波信号SCを電力増幅する電力増幅回路59の電力増幅出力に対して、同様に所定位相により搬送波信号SCを電力増幅する電力増幅回路62の電力増幅出力を、送信データ列D(R→C)の論理レベルに応じてゲートして加算することにより、電力増幅してなるASK変調信号が生成される。   In this embodiment, when the ASK modulation circuit 47 performs ASK modulation and the power amplification circuit 48 amplifies the power (FIG. 1), the power amplification output of the power amplification circuit 59 that amplifies the carrier signal SC by a predetermined phase On the other hand, the power amplification output of the power amplification circuit 62 that similarly amplifies the carrier wave signal SC with a predetermined phase is gated and added according to the logic level of the transmission data string D (R → C), thereby adding power. An amplified ASK modulation signal is generated.

これにより各電力増幅回路59及び62においては、直線性をそれ程考慮することなく、電力効率を主に考慮して設計でき、その分従来に比して電力効率を向上することができる。また容易に入手可能な汎用部品により構成することも可能となる。   As a result, each of the power amplifier circuits 59 and 62 can be designed mainly considering power efficiency without much consideration of linearity, and the power efficiency can be improved as compared with the conventional one. Further, it can be configured by easily available general-purpose parts.

これに対してASK変調においては、単に増幅回路59、62において出力信号をゲートすることによりASK変調信号を生成でき、その分集積回路化に適した簡易な構成でASK変調でき、また電力効率を向上することが可能となる。   On the other hand, in ASK modulation, an ASK modulation signal can be generated by simply gating the output signal in the amplification circuits 59 and 62, so that ASK modulation can be performed with a simple configuration suitable for integration, and power efficiency can be improved. It becomes possible to improve.

より具体的には、同位相により搬送波信号SCを増幅するトライステートバッファ回路構成の電力増幅回路67及び68において(図6)、一方の電力増幅回路67においては、送信データ列D(R→C)の送出時、常時、搬送波信号SCを電力増幅する。これに対して他方の電力増幅回路68においては、送信データ列D(R→C)の論理レベルに応じて搬送波信号SCを電力増幅することにより、送信データ列D(R→C)の論理レベルに応じてこの電力増幅結果をゲートし、これら電力増幅回路67及び68の電力増幅結果が抵抗69を介して加算されてループアンテナ28が駆動される。これによりループアンテナ28の両端においては、電力増幅されてなる搬送波信号SCの振幅が送信データ列D(R→C)の論理レベルに応じて変化し、ASK変調信号SMA及びSMBによりループアンテナ28が駆動されることになる。   More specifically, in the power amplifying circuits 67 and 68 having a tri-state buffer circuit configuration that amplifies the carrier signal SC with the same phase (FIG. 6), in one power amplifying circuit 67, the transmission data string D (R → C ) Always amplifies the power of the carrier signal SC. On the other hand, in the other power amplifier circuit 68, the carrier signal SC is power-amplified in accordance with the logic level of the transmission data string D (R → C), thereby the logic level of the transmission data string D (R → C). Accordingly, the power amplification result is gated, and the power amplification results of the power amplification circuits 67 and 68 are added through the resistor 69 to drive the loop antenna 28. As a result, at both ends of the loop antenna 28, the amplitude of the carrier signal SC obtained by power amplification changes in accordance with the logic level of the transmission data string D (R → C), and the loop antenna 28 is activated by the ASK modulation signals SMA and SMB. Will be driven.

これにより電力増幅回路67及び68においては、直線性をそれ程考慮することなく、電力効率を主に考慮して設計でき、その分従来に比して電力効率を向上することができる。また容易に入手可能な汎用部品により構成することも可能となる。   As a result, the power amplifier circuits 67 and 68 can be designed mainly considering the power efficiency without much consideration of linearity, and the power efficiency can be improved as compared with the related art. Further, it can be configured by easily available general-purpose parts.

またASK変調においては、単に増幅回路68における電力増幅の処理を間欠的に停止制御して出力信号をゲートするだけでASK変調信号を生成でき、その分集積回路化に適した簡易な構成でASK変調でき、また電力効率を向上することが可能となる。   In the ASK modulation, the ASK modulation signal can be generated simply by intermittently stopping the power amplification process in the amplifier circuit 68 and gating the output signal, and the ASK with a simple configuration suitable for the integrated circuit. Modulation is possible and power efficiency can be improved.

このようにして電力増幅する電力増幅回路67及び68においては、Pチャンネル型電界効果型トランジスタT1及びNチャンネル型電界効果型トランジスタT2を直列接続して形成され(図7)、これら電界効果型トランジスタT1及びT2のゲート電圧をドレイン及びソース間電圧以上に変化させて、それぞれゲート電圧をHレベル及びLレベルに保持することにより電力増幅の処理が停止制御される。   The power amplifying circuits 67 and 68 that amplify the power in this way are formed by connecting a P-channel field effect transistor T1 and an N-channel field effect transistor T2 in series (FIG. 7), and these field effect transistors. The power amplification processing is stopped and controlled by changing the gate voltages of T1 and T2 to be higher than the voltages between the drain and the source and holding the gate voltages at the H level and the L level, respectively.

これにより送信データ列D(R→C)の送出時、常時、搬送波信号SCを電力増幅する電力増幅回路67に対して、送信データ列D(R→C)の論理レベルに応じて間欠的に電力増幅する電力増幅回路68においては、電力増幅の処理を停止している期間の間、出力端がハイインピーダンスの状態に保持され、動作を停止した電力増幅回路68により電力増幅回路67の電力増幅出力が消費されないように保持される。これによっても電力効率が向上される。また電界効果型トランジスタT1及びT2のソース電流自体も殆ど流れないことにより、これによっても電力効率が向上される。   As a result, when transmitting the transmission data string D (R → C), the power amplification circuit 67 that always amplifies the power of the carrier signal SC is intermittently transmitted according to the logic level of the transmission data string D (R → C). In the power amplifying circuit 68 that amplifies the power, the output terminal is held in a high impedance state during the period in which the power amplifying process is stopped. It keeps the output from being consumed. This also improves power efficiency. Further, since the source current itself of the field effect transistors T1 and T2 hardly flows, this also improves the power efficiency.

(3)実施例1の効果
以上の構成によれば、所定位相により搬送波信号SCを電力増幅する電力増幅回路59の電力増幅出力に対して、同様に所定位相により搬送波信号SCを電力増幅する電力増幅回路59の電力増幅出力を送信データ列D(R→C)の論理レベルに応じてゲートして加算することにより、直線性をそれ程考慮することなく、電力効率を主に考慮して設計した電力増幅回路を用いてASK変調信号を生成することができる。これにより従来に比して電力効率を向上することができ、容易に入手可能な汎用部品により構成することができる。また他の回路ブロックと共に簡易かつ容易に集積回路化することができ、さらに効率良く動作することができる変調回路、電力増幅回路を得ることができる。
(3) Effects of Embodiment 1 According to the above configuration, the power for amplifying the carrier signal SC with the predetermined phase is similarly applied to the power amplification output of the power amplification circuit 59 for amplifying the carrier signal SC with the predetermined phase. The power amplification output of the amplifying circuit 59 is designed by mainly considering power efficiency without much consideration of linearity by gating and adding according to the logic level of the transmission data string D (R → C). An ASK modulation signal can be generated using a power amplifier circuit. As a result, the power efficiency can be improved as compared with the prior art, and it can be constituted by easily available general-purpose parts. In addition, a modulation circuit and a power amplification circuit that can be easily and easily integrated with other circuit blocks and can operate more efficiently can be obtained.

また動作を停止した際に出力端をハイインピーダンスに切り換えるトライステートバッファ回路構成の増幅回路を用いて電力増幅回路を構成することにより、簡易な制御により電力効率を向上することができ、その分他の回路ブロックと共に簡易かつ容易に集積回路化することができ、さらには効率良く動作することができる電力増幅回路を得ることができる。   In addition, by configuring the power amplifier circuit using an amplifier circuit with a tri-state buffer circuit configuration that switches the output terminal to high impedance when operation is stopped, power efficiency can be improved by simple control, and so on. A power amplifier circuit that can be easily and easily integrated with the circuit block and that can operate efficiently can be obtained.

図1との対比により示す図9は、本発明の実施例2に適用されるASK変調回路の構成原理を示すブロック図である。このASK変調回路79においては、2系統のアンテナ28A及び28Bにそれぞれ電力増幅回路59及び62の電力増幅結果を供給し、アンテナ28A及び28Bより送出された電磁界においてこれら2つの電力増幅結果を加算する。なおこの実施例2は、本願に含まれるものでは無く、あくまでも本願の参考例である。   FIG. 9 shown in comparison with FIG. 1 is a block diagram showing the configuration principle of an ASK modulation circuit applied to the second embodiment of the present invention. In this ASK modulation circuit 79, the power amplification results of the power amplification circuits 59 and 62 are supplied to the two antennas 28A and 28B, respectively, and the two power amplification results are added in the electromagnetic field transmitted from the antennas 28A and 28B. To do. In addition, this Example 2 is not contained in this application, and is a reference example of this application to the last.

図9に示すように、電磁界においてこれら2つの電力増幅結果を加算するように構成しても、実施例1と同様の効果を得ることができる。   As shown in FIG. 9, the same effect as in the first embodiment can be obtained even if the two power amplification results are added in the electromagnetic field.

図10は、本発明の実施例3に適用されるASK変調回路の構成原理を示すブロック図である。この実施例において、このASK変調回路80は、リードライタ23のASK変調回路47、電力増幅回路48(図3)に代えて適用される。   FIG. 10 is a block diagram showing the configuration principle of the ASK modulation circuit applied to the third embodiment of the present invention. In this embodiment, the ASK modulation circuit 80 is applied in place of the ASK modulation circuit 47 and the power amplification circuit 48 (FIG. 3) of the reader / writer 23.

すなわちASK変調回路80においては、電力増幅回路81により搬送波信号SCを増幅した後、可変減衰器82を介して出力する。ここで可変減衰器82は、送信データ列TX(D(R→C))に応じてこの搬送波信号を減衰して出力し、これにより送信データ列TX(D(R→C))に応じて振幅が変化してなるASK変調信号SMを出力する。   That is, in the ASK modulation circuit 80, the carrier wave signal SC is amplified by the power amplification circuit 81 and then output through the variable attenuator 82. Here, the variable attenuator 82 attenuates and outputs the carrier signal in accordance with the transmission data string TX (D (R → C)), and thereby in accordance with the transmission data string TX (D (R → C)). An ASK modulation signal SM having a changed amplitude is output.

因みにこの種の可変減衰器82としては、図11に示すように、伝送路を終端する形式のもの、図12に示すように、伝送路に直列に介挿する形式のもの、図13に示すように、これらの組み合わせに係る形式のものが適用される。   Incidentally, as this type of variable attenuator 82, as shown in FIG. 11, the transmission line is terminated, as shown in FIG. 12, the transmission line is inserted in series, and as shown in FIG. Thus, the thing of the format which concerns on these combinations is applied.

具体的に、この実施例に係るASK変調回路においては、図14に示す構成が適用される。すなわちASK変調回路90においては、バッファ増幅回路91に搬送波信号SCを入力し、このバッファ増幅回路91の出力信号を電力増幅回路92により増幅する。電力増幅回路92は、抵抗93を介して電力増幅結果をループアンテナ28の一端に供給し、このループアンテナ28の一端が抵抗94及び電界効果型トランジスタT3を介して接地される。これによりASK変調回路90においては、電界効果型トランジスタT3をオンオフ制御することにより減衰量が切り換わる可変減衰器を構成し、この可変減衰器により電力増幅回路92より出力される電力増幅結果をASK変調する。   Specifically, the configuration shown in FIG. 14 is applied to the ASK modulation circuit according to this embodiment. That is, in the ASK modulation circuit 90, the carrier wave signal SC is input to the buffer amplifier circuit 91, and the output signal of the buffer amplifier circuit 91 is amplified by the power amplifier circuit 92. The power amplifier circuit 92 supplies the power amplification result to one end of the loop antenna 28 via the resistor 93, and one end of the loop antenna 28 is grounded via the resistor 94 and the field effect transistor T3. As a result, the ASK modulation circuit 90 constitutes a variable attenuator whose attenuation is switched by controlling the on / off of the field effect transistor T3, and the power amplifying result output from the power amplifying circuit 92 by the variable attenuator is converted into the ASK. Modulate.

またASK変調回路90においては、反転増幅回路構成のバッファ増幅回路95に搬送波信号SCを入力し、このバッファ増幅回路95の出力信号を電力増幅回路96により増幅する。電力増幅回路96は、抵抗97を介して電力増幅結果をループアンテナ28の他端に供給し、このループアンテナ28の他端が抵抗98及び電界効果型トランジスタT4を介して接地される。これによりASK変調回路90においては、電界効果型トランジスタT4をオンオフ制御することにより減衰量が切り換わる可変減衰器を構成し、この可変減衰器により電力増幅回路96より出力される電力増幅結果をASK変調する。   In the ASK modulation circuit 90, the carrier wave signal SC is input to the buffer amplifier circuit 95 having an inverting amplifier circuit configuration, and the output signal of the buffer amplifier circuit 95 is amplified by the power amplifier circuit 96. The power amplifier circuit 96 supplies the power amplification result to the other end of the loop antenna 28 via the resistor 97, and the other end of the loop antenna 28 is grounded via the resistor 98 and the field effect transistor T4. As a result, the ASK modulation circuit 90 constitutes a variable attenuator whose attenuation is switched by controlling the on / off of the field effect transistor T4, and the power amplifying result output from the power amplifying circuit 96 by this variable attenuator is converted into the ASK. Modulate.

この実施例3に係る構成によれば、電力増幅回路の出力側において、送信データ列TXに応じて電力増幅結果を減衰させてASK変調信号SMを生成することにより、電力増幅回路においては、振幅成分を保存することなく搬送波信号を増幅してASK変調信号を生成することができる。これにより電力増幅回路を飽和領域で動作させることができ、例えばCMOS標準ロジックICやTTL回路等の汎用性が高いロジックIC等により電力増幅回路を構成することができる。従ってその分従来に比して電力効率を向上することができ、容易に入手可能な汎用部品により構成することができ、他の回路ブロックと共に簡易かつ容易に集積回路化することができ、さらに効率良く動作することができる。   According to the configuration according to the third embodiment, on the output side of the power amplifier circuit, the power amplification result is attenuated according to the transmission data string TX to generate the ASK modulation signal SM. An ASK modulated signal can be generated by amplifying the carrier signal without preserving the components. As a result, the power amplifier circuit can be operated in a saturation region. For example, the power amplifier circuit can be configured by a logic IC having high versatility such as a CMOS standard logic IC or a TTL circuit. Therefore, the power efficiency can be improved as compared with the conventional one, and it can be constituted by a readily available general-purpose component, and can be easily and easily integrated with other circuit blocks, and further efficient. Can work well.

図10との対比により示す図15は、本発明の実施例4に適用されるASK変調回路の構成原理を示すブロック図である。このASK変調回路100においては、第1のアンテナ28Aに電力増幅回路81の電力増幅結果を供給し、この第1のアンテナ28Aに電磁的に結合する第2のアンテナに可変減衰器82を接続する。これによりこのASK変調回路100では、第1のアンテナ28Aより放射される電磁界が、第2のアンテナを介して送信データ列TXに応じて変化し、その結果としてASK変調信号がICカードに向かって放射されるようになされている。   FIG. 15 shown in comparison with FIG. 10 is a block diagram showing the configuration principle of the ASK modulation circuit applied to the fourth embodiment of the present invention. In the ASK modulation circuit 100, the power amplification result of the power amplification circuit 81 is supplied to the first antenna 28A, and the variable attenuator 82 is connected to the second antenna that is electromagnetically coupled to the first antenna 28A. . Thereby, in the ASK modulation circuit 100, the electromagnetic field radiated from the first antenna 28A changes according to the transmission data string TX via the second antenna, and as a result, the ASK modulation signal is directed to the IC card. It is supposed to be emitted.

図15に示す構成よれば、電力増幅回路の出力端側の電磁界において、電力増幅結果を減衰させてASK変調信号SMを生成するようにしても、実施例3と同様の効果を得ることができる。   According to the configuration shown in FIG. 15, even when the ASK modulation signal SM is generated by attenuating the power amplification result in the electromagnetic field on the output end side of the power amplifier circuit, the same effect as in the third embodiment can be obtained. it can.

図16は、本発明の実施例5に適用されるASK復調回路の構成原理を示すブロック図である。このASK復調回路110においては、図3のASK検波回路49及びローパスフィルタ50に代えて適用される。なおこの実施例5は、本願に含まれるものでは無く、あくまでも本願の参考例である。   FIG. 16 is a block diagram showing the configuration principle of an ASK demodulation circuit applied to the fifth embodiment of the present invention. This ASK demodulation circuit 110 is applied in place of the ASK detection circuit 49 and the low-pass filter 50 of FIG. In addition, this Example 5 is not contained in this application, and is a reference example of this application to the last.

このASK復調回路110は、結合コンデンサ111を介してループアンテナ28の出力信号SMを受け、この出力信号SMを抵抗112及び直流電源113より所定電圧VBだけバイアスする。ここでこのバイアス値VBは、図17に示すように、続く増幅回路114において入力信号を半波だけ増幅することが困難な程度に設定される。これによりASK復調回路110は、ループアンテナ28を介して得られる応答信号SMを増幅回路114で半波整流し、応答信号でなるASK変調信号について、搬送波と側波体とを乗算してなる側波体のベースバンド変換成分を生成する。かくするにつきこのベースバンド変換成分においては、ASK変調信号の復調信号SDになる。   The ASK demodulation circuit 110 receives the output signal SM of the loop antenna 28 via the coupling capacitor 111, and biases the output signal SM by a predetermined voltage VB from the resistor 112 and the DC power source 113. Here, as shown in FIG. 17, the bias value VB is set to such an extent that it is difficult to amplify the input signal by a half wave in the subsequent amplifier circuit 114. As a result, the ASK demodulation circuit 110 performs half-wave rectification on the response signal SM obtained via the loop antenna 28 by the amplifier circuit 114, and the ASK modulation signal, which is the response signal, is multiplied by the carrier wave and the side wave body. A baseband transform component of a wave body is generated. Thus, the baseband conversion component becomes the demodulated signal SD of the ASK modulated signal.

これに対して図18に示すように増幅回路114の出力側にリミッタを配置し、図19に示すように、応答信号SMの半波だけ増幅しても、同様に側波体のベースバンド変換成分を生成することが可能となる。   On the other hand, if a limiter is arranged on the output side of the amplifier circuit 114 as shown in FIG. 18 and only a half wave of the response signal SM is amplified as shown in FIG. Components can be generated.

キャリア除去回路118は、このようにして生成された復調信号SDが混入してなる増幅回路114の出力信号よりASK変調信号成分を除去して出力する。なお図18に示す構成においては、リミッタ116の出力よりASK変調信号成分を除去することになる。   The carrier removal circuit 118 removes the ASK modulation signal component from the output signal of the amplification circuit 114 formed by mixing the demodulated signal SD generated in this way, and outputs the result. In the configuration shown in FIG. 18, the ASK modulation signal component is removed from the output of the limiter 116.

なおこの種の増幅回路114としては、トランジスタ、電界効果型トランジスタを用いた増幅回路、差動増幅回路等が適用される。またキャリア除去回路118は、復調信号SDの帯域に応じてローパスフィルタ、バンドパスフィルタ、トラップフィルタ等が適用される。   As this type of amplifier circuit 114, a transistor, an amplifier circuit using a field effect transistor, a differential amplifier circuit, or the like is applied. The carrier removal circuit 118 is applied with a low-pass filter, a band-pass filter, a trap filter, or the like according to the band of the demodulated signal SD.

具体的に、この実施例に係るASK復調回路においては、図20に示す構成が適用される。すなわちASK復調回路120においては、結合コンデンサ121を介してループアンテナ28の出力信号SMを電界効果型トランジスタT5に入力する。   Specifically, the configuration shown in FIG. 20 is applied to the ASK demodulation circuit according to this embodiment. That is, in the ASK demodulation circuit 120, the output signal SM of the loop antenna 28 is input to the field effect transistor T5 via the coupling capacitor 121.

ここでこの電界効果型トランジスタT5は、ダイオード接続による電界効果型トランジスタT6、抵抗122及び123によりゲート電圧がバイアスされ、ドレイン抵抗124を有するソース接地型増幅回路を構成する。これにより電界効果型トランジスタT5は、ゲートに入力されるASK変調信号SMが所定電圧だけバイアスされ、入力波形の正方向のみを増幅する。   Here, the field effect transistor T5 constitutes a common-source amplifier circuit having a drain resistance 124 with a gate voltage biased by a diode-connected field effect transistor T6 and resistors 122 and 123. As a result, the ASK modulation signal SM input to the gate of the field effect transistor T5 is biased by a predetermined voltage and amplifies only the positive direction of the input waveform.

この実施例5においては、バイアスの設定等により入力信号を半波だけ増幅してキャリア成分を除去することにより、簡易な構成でASK変調信号を復調することができる。これにより他の回路ブロックと共に簡易かつ容易に集積回路化することができ、さらに効率良く動作することができる復調回路を得ることができる。   In the fifth embodiment, the ASK modulation signal can be demodulated with a simple configuration by amplifying the input signal by half a wave by setting the bias and removing the carrier component. As a result, it is possible to obtain a demodulation circuit that can be easily and easily integrated with other circuit blocks and can operate more efficiently.

図20との対比により示す図21は、本発明の実施例6に適用されるASK復調回路を示すブロック図である。このASK復調回路130においては、電界効果型トランジスタT5及びT6に代えて、トランジスタT7及びT8を使用する。なおこの実施例6は、本願に含まれるものでは無く、あくまでも本願の参考例である。   FIG. 21 in comparison with FIG. 20 is a block diagram showing an ASK demodulation circuit applied to the sixth embodiment of the present invention. In this ASK demodulator circuit 130, transistors T7 and T8 are used instead of the field effect transistors T5 and T6. The sixth embodiment is not included in the present application and is merely a reference example of the present application.

図21に示す構成によれば、電界効果型トランジスタT5及びT6に代えて、トランジスタT7及びT8を使用するようにしても、実施例5と同様の効果を得ることができる。   According to the configuration shown in FIG. 21, even if transistors T7 and T8 are used instead of field effect transistors T5 and T6, the same effect as in the fifth embodiment can be obtained.

図20との対比により示す図22は、本発明の実施例7に適用されるASK復調回路を示すブロック図である。このASK復調回路140においては、結合コンデンサ121を介して入力されるASK変調信号SMを、抵抗131〜133、トランジスタT9によるエミッタ接地型増幅回路により増幅した後、キャリア除去回路118に入力する。なおこの実施例7は、本願に含まれるものでは無く、あくまでも本願の参考例である。   FIG. 22 shown in comparison with FIG. 20 is a block diagram showing an ASK demodulation circuit applied to the seventh embodiment of the present invention. In the ASK demodulating circuit 140, the ASK modulation signal SM input via the coupling capacitor 121 is amplified by the grounded emitter type amplifier circuit including the resistors 131 to 133 and the transistor T9, and then input to the carrier removal circuit 118. In addition, this Example 7 is not contained in this application, and is a reference example of this application to the last.

さらにこのキャリア除去回路118の入力端に配置したダイオード134、定電圧電源135によるリミッタにより、このエミッタ接地型増幅回路の出力信号を振幅制限し、これによりキャリア除去回路118に増幅結果を半波だけ入力して側波帯成分をベースバンド成分に変換する。   Further, the output signal of the grounded-emitter amplifier circuit is limited by a diode 134 disposed at the input terminal of the carrier removal circuit 118 and a limiter by the constant voltage power supply 135, so that the carrier removal circuit 118 receives only a half-wave amplification result. Input to convert sideband component to baseband component.

図22に示す構成によれば、増幅回路の出力側で変調信号を半波だけ振幅制限しても、上述の実施例5と同様の効果を得ることができる。   According to the configuration shown in FIG. 22, even if the amplitude of the modulation signal is limited by a half wave on the output side of the amplifier circuit, the same effect as in the fifth embodiment can be obtained.

図23は、本発明の実施例8に適用されるASK復調回路の構成原理を示すブロック図である。このASK復調回路150においては、図3のASK検波回路49及びローパスフィルタ50に代えて適用される。なおこの実施例8は、本願に含まれるものでは無く、あくまでも本願の参考例である。   FIG. 23 is a block diagram showing the configuration principle of an ASK demodulation circuit applied to the eighth embodiment of the present invention. The ASK demodulation circuit 150 is applied in place of the ASK detection circuit 49 and the low-pass filter 50 shown in FIG. The eighth embodiment is not included in the present application and is merely a reference example of the present application.

このASK復調回路150は、結合コンデンサ121を介してループアンテナ28の出力信号SMを受け、この出力信号SMをクランプ回路151に入力する。ここでこのクランプ回路151は、入力されたASK変調信号SMをクランプし、ASK変調信号SMに波形歪みを与える。これによりASK復調回路150は、ASK変調信号SMの側波体成分をベースバンド成分に変換する。   The ASK demodulation circuit 150 receives the output signal SM of the loop antenna 28 via the coupling capacitor 121 and inputs this output signal SM to the clamp circuit 151. Here, the clamp circuit 151 clamps the input ASK modulation signal SM and gives waveform distortion to the ASK modulation signal SM. Thereby, the ASK demodulation circuit 150 converts the side wave component of the ASK modulation signal SM into a baseband component.

具体的に、この実施例に係るASK復調回路においては、図24に示す構成が適用される。すなわちASK復調回路150においては、結合コンデンサ121の出力端を逆極性のダイオードDにより接地してASK変調信号SMをクランプする。   Specifically, the configuration shown in FIG. 24 is applied to the ASK demodulation circuit according to this embodiment. That is, in the ASK demodulator circuit 150, the output terminal of the coupling capacitor 121 is grounded by the diode D having the reverse polarity, and the ASK modulation signal SM is clamped.

この実施例8によれば、ASK変調信号を振幅制限することにより、対接地型のダイオード等により集積回路化に好適な構成によりこの振幅制限手段を作成することができ、その分他の回路ブロックと共に簡易かつ容易に集積回路化することができ、さらに効率良く動作することができる復調回路を得ることができる。   According to the eighth embodiment, by limiting the amplitude of the ASK modulation signal, this amplitude limiting means can be created with a configuration suitable for integration into an integrated circuit by using a grounded type diode or the like. In addition, it is possible to obtain a demodulation circuit that can be simply and easily integrated and can operate more efficiently.

図25は、本発明の実施例9に適用されるASK復調回路の構成原理を示すブロック図である。このASK復調回路160においては、図3のASK検波回路49及びローパスフィルタ50に代えて適用される。なおこの実施例9は、本願に含まれるものでは無く、あくまでも本願の参考例である。   FIG. 25 is a block diagram showing the configuration principle of an ASK demodulation circuit applied to the ninth embodiment of the present invention. The ASK demodulation circuit 160 is applied in place of the ASK detection circuit 49 and the low-pass filter 50 shown in FIG. The ninth embodiment is not included in the present application and is merely a reference example of the present application.

このASK復調回路160においては、増幅回路161にASK変調信号SMを入力し、ここで同位相と逆位相のASK変調信号SMA及びSMBを生成する。ASK復調回路160は、これらASK変調信号SMA及びSMBをそれぞれ結合コンデンサ121を介してクランプ回路162に入力し、ここでほぼ同一の信号レベルによりASK変調信号SMA及びSMBをクランプし、これらASK変調SMA及びSMBに対して同程度の波形歪みを与える。   In the ASK demodulation circuit 160, the ASK modulation signal SM is input to the amplification circuit 161, and ASK modulation signals SMA and SMB having the same phase and opposite phase are generated here. The ASK demodulating circuit 160 inputs these ASK modulated signals SMA and SMB to the clamp circuit 162 via the coupling capacitor 121, respectively, and clamps the ASK modulated signals SMA and SMB with substantially the same signal level, and these ASK modulated signals SMA. In addition, the same waveform distortion is given to SMB.

ASK復調回路160は、このようにして波形歪みを与えて復調信号SDを含んでなるASK変調SMA及びSMBをそれぞれキャリア除去回路118に入力し、ここでASK変調信号SMA及びSMBの信号成分を除去する。その後ASK復調回路160は、キャリア除去回路118の出力信号を加算回路163に入力し、ここで加算処理することにより、波形歪みを与えて復調信号SDに含まれるようになった混変調成分等を打ち消して除去する。なお加算処理に代えて平均値化処理によっても同様に復調信号を効率良く抽出することができる。   The ASK demodulating circuit 160 inputs the ASK modulated SMA and SMB including the demodulated signal SD by applying waveform distortion in this way to the carrier removing circuit 118, where the signal components of the ASK modulated signals SMA and SMB are removed. To do. After that, the ASK demodulation circuit 160 inputs the output signal of the carrier removal circuit 118 to the addition circuit 163, and performs addition processing here, thereby adding the waveform distortion to the intermodulation component and the like that are included in the demodulation signal SD. Counter and remove. Note that the demodulated signal can be extracted efficiently by averaging instead of addition processing.

具体的に、この実施例に係るASK復調回路160においては、図26に示す構成が適用される。すなわちASK復調回路160においては、同位相と逆位相のASK変調信号SMA及びSMBをそれぞれダイオードDによりクランプする。   Specifically, the configuration shown in FIG. 26 is applied to the ASK demodulation circuit 160 according to this embodiment. That is, in the ASK demodulation circuit 160, the ASK modulation signals SMA and SMB having the same phase and the opposite phase are clamped by the diode D, respectively.

さらにASK復調回路160は、抵抗164〜166、バイアス電源167、演算増幅回路168による非反転増幅回路構成の加算回路により、このように振幅制限されたASK変調信号SMA及びSMBを加算し、これにより混変調成分をASK変調信号成分と共に打ち消し、波形歪みが与えられてASK変調信号SMA及びSMBに共通に含まれてなる復調信号成分を抽出する。その後ASK復調回路160は、キャリア除去回路118により帯域制限して復調信号SDを出力する。   Further, the ASK demodulating circuit 160 adds the ASK modulation signals SMA and SMB whose amplitudes are limited in this way by an adding circuit having a non-inverting amplifier circuit configuration including resistors 164 to 166, a bias power source 167, and an operational amplifier circuit 168. The intermodulation component is canceled together with the ASK modulation signal component, and the demodulated signal component that is commonly included in the ASK modulation signals SMA and SMB is extracted by applying waveform distortion. Thereafter, the ASK demodulating circuit 160 limits the band by the carrier removing circuit 118 and outputs the demodulated signal SD.

この実施例9によれば、逆位相のASK変調信号をクランプして波形歪みを与えた後、加算して目的外の信号成分を打ち消すことにより、簡易な構成でASK変調信号を復調することができる。これにより他の回路ブロックと共に簡易かつ容易に集積回路化することができ、さらに効率良く動作することができる復調回路を得ることができる。   According to the ninth embodiment, an ASK modulated signal can be demodulated with a simple configuration by clamping an anti-phase ASK modulated signal to give waveform distortion and then adding and canceling out an undesired signal component. it can. As a result, it is possible to obtain a demodulation circuit that can be easily and easily integrated with other circuit blocks and can operate more efficiently.

図27は、本発明の実施例10に適用されるASK復調回路のブロック図である。このASK復調回路170においては、図3のASK検波回路49及びローパスフィルタ50に代えて適用される。なおこの実施例10は、本願に含まれるものでは無く、あくまでも本願の参考例である。   FIG. 27 is a block diagram of an ASK demodulation circuit applied to the tenth embodiment of the present invention. The ASK demodulation circuit 170 is applied in place of the ASK detection circuit 49 and the low-pass filter 50 shown in FIG. The tenth embodiment is not included in the present application and is merely a reference example of the present application.

このASK復調回路170は、平衡型のトランス171を介してループアンテナ28で検出されるASK変調信号を平衡出力し、これにより図26について上述した増幅回路161を用いなくても逆位相のASK変調信号SMA及びSMBを生成できるようになされている。   The ASK demodulator circuit 170 outputs the ASK modulation signal detected by the loop antenna 28 via a balanced transformer 171 in a balanced manner, so that the ASK modulation signal having the opposite phase can be obtained without using the amplifier circuit 161 described above with reference to FIG. Signals SMA and SMB can be generated.

ASK復調回路170は、それぞれクランプ電位を正極性側及び負極性側に設定したダイオードDによるクランプ回路により、一方のASK変調信号SMAをクランプし、また同様にそれぞれクランプ電位を正極性側及び負極性側に設定したダイオードDによるクランプ回路により他方のASK変調信号SMBをクランプする。   The ASK demodulating circuit 170 clamps one ASK modulation signal SMA by a clamp circuit using a diode D with the clamp potential set to the positive side and the negative side, respectively, and similarly clamps the clamp potential to the positive side and the negative side, respectively. The other ASK modulation signal SMB is clamped by a clamp circuit including a diode D set on the side.

さらにASK復調回路170は、抵抗172、173、コンデンサ174によるローパスフィルタ回路において、正極性側のクランプ電位でクランプしたASK変調信号SMA及びSMBを抵抗加算し、その加算出力を差動増幅回路175の非反転入力端に入力する。また同様に、抵抗176、177、コンデンサ178によるローパスフィルタ回路において、負極性側のクランプ電位でクランプしたASK変調信号SMA及びSMBを抵抗加算し、その加算出力を差動増幅回路175の反転入力端に入力する。   Further, the ASK demodulating circuit 170 adds the resistances of the ASK modulation signals SMA and SMB clamped by the positive-side clamp potential in a low-pass filter circuit including resistors 172 and 173 and a capacitor 174, and outputs the added output of the differential amplifier circuit 175. Input to the non-inverting input terminal. Similarly, in a low-pass filter circuit including resistors 176 and 177 and a capacitor 178, the ASK modulation signals SMA and SMB clamped with a negative-side clamp potential are resistance-added, and the addition output is the inverting input terminal of the differential amplifier circuit 175. To enter.

これによりASK復調回路170は、ASK変調信号成分を打ち消すと共に、クランプして発生した復調信号成分を抽出する。   As a result, the ASK demodulation circuit 170 cancels the ASK modulated signal component and extracts the demodulated signal component generated by clamping.

ASK復調回路170は、この差動増幅回路175の非反転出力及び反転出力をそれぞれフィルタ179及び180により帯域制限し、これによりさらにASK変調信号成分を除去した後、差動増幅回路181により加算して出力する。   The ASK demodulating circuit 170 band-limits the non-inverted output and the inverted output of the differential amplifier circuit 175 by the filters 179 and 180, respectively, thereby further removing the ASK modulation signal component, and then adding by the differential amplifier circuit 181. Output.

この実施例10によれば、アンテナより平衡出力を得、この平衡出力をクランプしてASK変調信号を復調することにより、実施例9に比してさらに一段と簡易な構成によりASK変調信号を復調することができる。   According to the tenth embodiment, a balanced output is obtained from the antenna, and the ASK modulated signal is demodulated by clamping the balanced output and demodulating the ASK modulated signal, compared with the ninth embodiment. be able to.

またそれぞれクランプ電位を正極性側及び負極性側に設定したクランプ回路により各平衡出力をクランプして処理することにより、実施例9に比してさらに一段と効率良くASK変調信号を処理することができ、また復調結果のSN比を向上することができる。   In addition, the ASK modulation signal can be processed more efficiently than in the ninth embodiment by clamping and processing each balanced output by a clamp circuit in which the clamp potential is set to the positive polarity side and the negative polarity side, respectively. In addition, the S / N ratio of the demodulation result can be improved.

図28は、本発明の実施例11に適用されるASK復調回路の構成原理を示すブロック図である。このASK復調回路190においては、図3のASK検波回路49及びローパスフィルタ50に代えて適用される。なおこの実施例11は、本願に含まれるものでは無く、あくまでも本願の参考例である。   FIG. 28 is a block diagram showing the configuration principle of the ASK demodulation circuit applied to the eleventh embodiment of the present invention. The ASK demodulation circuit 190 is applied in place of the ASK detection circuit 49 and the low-pass filter 50 shown in FIG. The eleventh embodiment is not included in the present application and is merely a reference example of the present application.

この復調回路190は、極性判定回路191において、ASK変調信号SMの極性を判定し、この判定結果とASK変調信号SMとを乗算回路192で乗算することにより、ASK変調信号SMを全波整流したと同様の処理を実行する。これにより復調回路190は、ASK変調信号SMを復調して復調信号SDを出力する。   The demodulation circuit 190 determines the polarity of the ASK modulation signal SM in the polarity determination circuit 191, and multiplies the ASK modulation signal SM by the multiplication circuit 192 by multiplying the determination result by the ASK modulation signal SM. The same processing is executed. As a result, the demodulation circuit 190 demodulates the ASK modulation signal SM and outputs a demodulation signal SD.

具体的に、この実施の形態に係るASK復調回路190においては、図29に示す構成が適用される。すなわちASK復調回路190においては、結合コンデンサ121を介してASK変調信号SMを反転増幅回路194に入力する。ここで反転増幅回路194は、ダイオードDにより入力端がアース及び電源ラインに接続され、これによりASK変調信号SMの極性に応じて信号レベルが正側及び負側に切り換わる極性信号を出力する。これにより極性判定回路191は、ASK変調信号SMを正側及び負側で振幅制限するリミッタにより構成されることになる。   Specifically, the configuration shown in FIG. 29 is applied to ASK demodulation circuit 190 according to this embodiment. That is, in the ASK demodulating circuit 190, the ASK modulation signal SM is input to the inverting amplifier circuit 194 through the coupling capacitor 121. Here, the inverting amplifier circuit 194 outputs a polarity signal whose input level is switched to the positive side and the negative side according to the polarity of the ASK modulation signal SM by connecting the input terminal to the ground and the power supply line by the diode D. Thus, the polarity determination circuit 191 is configured by a limiter that limits the amplitude of the ASK modulation signal SM on the positive side and the negative side.

ASK復調回路190は、乗算回路192において、この極性信号とASK変調信号SMとを乗算し、その乗算結果をキャリア除去回路118で帯域制限することにより復調信号SDを出力する。なおここで、乗算回路192は、ギルバート乗算器によるダブルバランスドミクサーにより構成される。   The ASK demodulation circuit 190 multiplies the polarity signal by the ASK modulation signal SM in the multiplication circuit 192, and band-limits the multiplication result by the carrier removal circuit 118 to output the demodulation signal SD. Here, the multiplication circuit 192 is constituted by a double balanced mixer using a Gilbert multiplier.

この実施例11によれば、極性判定回路によりASK変調信号の極性を判定し、その判定結果とASK変調信号とを乗算することにより、極性判定回路を簡易に構成してASK変調信号を復調することができる。これにより他の回路ブロックと共に簡易かつ容易に集積回路化することができ、さらに効率良く動作することができる復調回路を得ることができる。   According to the eleventh embodiment, the polarity determination circuit determines the polarity of the ASK modulation signal, and multiplies the determination result by the ASK modulation signal, whereby the polarity determination circuit can be simply configured to demodulate the ASK modulation signal. be able to. As a result, it is possible to obtain a demodulation circuit that can be easily and easily integrated with other circuit blocks and can operate more efficiently.

図30は、本発明の実施例12に適用されるASK復調回路の構成原理を示すブロック図である。このASK復調回路200においては、図3のASK検波回路49及びローパスフィルタ50に代えて適用される。なおこの実施例12は、本願に含まれるものでは無く、あくまでも本願の参考例である。   FIG. 30 is a block diagram showing the configuration principle of an ASK demodulation circuit applied to the twelfth embodiment of the present invention. The ASK demodulation circuit 200 is applied in place of the ASK detection circuit 49 and the low-pass filter 50 shown in FIG. This Example 12 is not included in the present application, and is merely a reference example of the present application.

この復調回路200は、極性判定回路191において、ASK変調信号SMの極性を判定し、この判定結果によりASK変調信号SMを選択的に出力し、これによりASK変調信号SMを全波整流したと同様の復調結果を出力する。   This demodulator circuit 200 determines the polarity of the ASK modulation signal SM in the polarity determination circuit 191 and selectively outputs the ASK modulation signal SM based on the determination result, thereby performing the full-wave rectification on the ASK modulation signal SM. The demodulation result is output.

すなわち復調回路200は、増幅回路201において、ASK変調信号SMと同位相のASK変調信号SMA、ASK変調信号SMと逆位相のASK変調信号SMBを生成する。復調回路200は、スイッチ回路203を介して、極性判定回路191の判定結果に基づいて、逆位相のASK変調信号SMBを間欠的に出力する。さらに反転増幅回路204を介して得られる判定結果の逆極性信号に基づいて、スイッチ回路202を介して、同位相のASK変調信号SMAを間欠的に出力し、これにより極性判定結果に応じて、ASK変調信号SMA及びSMBを交互に出力してASK変調信号SMを全波整流する。   That is, the demodulation circuit 200 generates an ASK modulation signal SMA having the same phase as the ASK modulation signal SM and an ASK modulation signal SMB having an opposite phase to the ASK modulation signal SM in the amplification circuit 201. The demodulating circuit 200 intermittently outputs the ASK modulated signal SMB having the opposite phase based on the determination result of the polarity determining circuit 191 via the switch circuit 203. Further, based on the reverse polarity signal of the determination result obtained via the inverting amplifier circuit 204, the ASK modulation signal SMA having the same phase is intermittently output via the switch circuit 202, thereby depending on the polarity determination result, The ASK modulation signals SM and SMB are alternately output to full-wave rectify the ASK modulation signal SM.

具体的に、この実施の形態に係るASK復調回路200においては、図31に示すように、図29について上述したと同様の極性判定回路により極性信号を生成することにより、復調信号SDを出力する。   Specifically, in the ASK demodulating circuit 200 according to this embodiment, as shown in FIG. 31, a demodulated signal SD is output by generating a polarity signal by the same polarity determining circuit as described above with reference to FIG. .

なおこの種のスイッチ回路202及び203においては、図32に示すように、Pチャンネル型電界効果型トランジスタT10及びNチャンネル型電界効果型トランジスタT11を並列接続し、これらトランジスタT10及びT11のゲート電圧を反転増幅回路206により相補的に変化させることにより実現することができる。   In this type of switch circuits 202 and 203, as shown in FIG. 32, a P-channel field effect transistor T10 and an N-channel field effect transistor T11 are connected in parallel, and the gate voltages of these transistors T10 and T11 are set. This can be realized by making complementary changes by the inverting amplifier circuit 206.

この実施例12によれば、極性判定回路によりASK変調信号の極性を判定し、その判定結果に基づいてASK変調信号を選択的に出力することにより、極性判定回路を簡易に構成してASK変調信号を復調することができる。これにより他の回路ブロックと共に簡易かつ容易に集積回路化することができ、さらに効率良く動作することができる復調回路を得ることができる。   According to the twelfth embodiment, the polarity determination circuit determines the polarity of the ASK modulation signal, and selectively outputs the ASK modulation signal based on the determination result, whereby the polarity determination circuit can be simply configured to perform ASK modulation. The signal can be demodulated. As a result, it is possible to obtain a demodulation circuit that can be easily and easily integrated with other circuit blocks and can operate more efficiently.

なお上述の実施の形態においては、単一周波数による搬送波信号を用いて変調信号を生成する場合について述べたが、本発明はこれに限らず、搬送波信号に代えて単一周波数による矩形波信号を用いてもよく、また位相変調信号、周波数変調信号を用いていわゆる二重変調により変調信号を生成してもよい。なおこのように矩形波信号を用いて変調信号を生成する場合、例えば実施例1について説明した反転増幅回路60、71等にあっては、インバーターにより構成することができる。   In the above-described embodiment, the case where a modulated signal is generated using a carrier signal with a single frequency has been described. However, the present invention is not limited to this, and a rectangular wave signal with a single frequency is used instead of the carrier signal. Alternatively, a modulation signal may be generated by so-called double modulation using a phase modulation signal and a frequency modulation signal. When generating a modulation signal using a rectangular wave signal in this way, for example, the inverting amplification circuits 60 and 71 described in the first embodiment can be configured by an inverter.

さらに上述の実施例における具体的構成として、電力増幅回路の出力段を電界効果型トランジスタにより構成する場合について述べたが、本発明はこれに限らず、バイポーラ型のトランジスタにより構成してもよい。   Furthermore, as a specific configuration in the above-described embodiment, the case where the output stage of the power amplifier circuit is configured by a field effect transistor has been described. However, the present invention is not limited to this, and may be configured by a bipolar transistor.

また上述の実施例においては、電力増幅回路の出力側に可変減衰器を配置する場合について述べたが、本発明はこれに限らず、例えばアンテナで受信した電力により動作する構成において、電源回路のインピーダンスを切り換えることにより等化的に電力増幅回路の出力側にて負荷を切り換えて減衰器を構成してもよい。   In the above-described embodiments, the case where the variable attenuator is arranged on the output side of the power amplifier circuit has been described. However, the present invention is not limited to this, and the configuration of the power supply circuit is not limited thereto. The attenuator may be configured by switching the load on the output side of the power amplifier circuit in an equivalent manner by switching the impedance.

また上述の実施例における具体的構成においては、電界効果型トランジスタをスイッチング素子として使用して電力増幅結果を減衰させる場合について述べたが、本発明はこれに限らず、バイポーラ型のトランジスタ、PINダイオード等によりこれらの素子を構成してもよい。   Further, in the specific configuration in the above-described embodiment, the case where the power amplification result is attenuated by using the field effect transistor as the switching element has been described. However, the present invention is not limited to this, and the bipolar transistor and the PIN diode are used. These elements may be configured by, for example.

さらに上述の実施の形態においては、送信信号の電力によりICカードを動作させる場合について述べたが、本発明はこれに限らず、電池により動作させる場合等にも広く適用することができる。   Furthermore, in the above-described embodiment, the case where the IC card is operated by the power of the transmission signal has been described, but the present invention is not limited to this and can be widely applied to the case where the IC card is operated.

また上述の実施の形態においては、マンチェスター符号による送信データを変復調する場合について述べたが、本発明はこれに限らず、応答データを変復調する場合、さらにはマンチェスター符号以外の各種符号を変復調する場合、さらには多値のデータ列を振幅変調し、また復調する場合、さらにはオーディオ信号等のアナログ信号を振幅変調し、また復調する場合に広く適用することができる。   Further, in the above-described embodiment, the case of modulating / demodulating transmission data by Manchester code has been described. However, the present invention is not limited to this, and when modulating / demodulating response data, and also for modulating / demodulating various codes other than Manchester code Furthermore, the present invention can be widely applied to amplitude modulation and demodulation of a multi-value data string, and further to amplitude modulation and demodulation of an analog signal such as an audio signal.

また上述の実施の形態においては、本発明をICカード及びリードライタに適用する場合について述べたが、本発明はこれに限らず、種々の送信装置、受信装置に広く適用することができる。   In the above-described embodiment, the case where the present invention is applied to an IC card and a reader / writer is described. However, the present invention is not limited to this, and can be widely applied to various transmission apparatuses and reception apparatuses.

本発明は、例えば非接触により種々のデータを入出力するICカードと、このICカードとデータ通信するリードライタに適用することができる。   The present invention can be applied to, for example, an IC card that inputs and outputs various data without contact and a reader / writer that performs data communication with the IC card.

本発明の実施例1に係るリードライタに適用される変調回路の基本構成を示すブロック図である。It is a block diagram which shows the basic composition of the modulation circuit applied to the read / dryer based on Example 1 of this invention. ICカードシステムの全体構成を示すブロック図である。It is a block diagram which shows the whole structure of an IC card system. 図2のICカードシステムの変復調回路を示すブロック図であるFIG. 3 is a block diagram showing a modulation / demodulation circuit of the IC card system of FIG. 2. 図1の変調回路の動作の説明に供する図表である。2 is a chart for explaining the operation of the modulation circuit of FIG. 1. 図1の変調回路の動作の説明に供するタイムチャートである。2 is a time chart for explaining the operation of the modulation circuit of FIG. 1. 図1の変調回路の具体的構成を示すブロック図である。FIG. 2 is a block diagram showing a specific configuration of the modulation circuit of FIG. 1. 図6の電力増幅回路を示す接続図である。FIG. 7 is a connection diagram illustrating the power amplifier circuit of FIG. 6. 図6の電力増幅回路の制御ロジックの動作の説明に供する図表である。7 is a chart for explaining an operation of a control logic of the power amplifier circuit of FIG. 6. 図1との対比により本発明の実施例2に係るリードライタに適用される変調回路を示すブロック図である。FIG. 4 is a block diagram showing a modulation circuit applied to a read / dryer according to a second embodiment of the present invention in comparison with FIG. 1. 本発明の実施例3に係るリードライタに適用される変調回路の基本構成を示すブロック図である。It is a block diagram which shows the basic composition of the modulation circuit applied to the reader / writer according to Example 3 of the present invention. 図10の可変減衰器の説明に供する接続図である。It is a connection diagram with which it uses for description of the variable attenuator of FIG. 図10の可変減衰器について、接地型の説明に供する接続図である。FIG. 11 is a connection diagram for explaining a grounding type of the variable attenuator of FIG. 10. 図10の可変減衰器について、図11に示す構成と図12に示す構成とを組み合わせた場合の説明に供する接続図である。FIG. 13 is a connection diagram for explanation when the configuration shown in FIG. 11 and the configuration shown in FIG. 12 are combined in the variable attenuator of FIG. 図10の変調回路の具体的構成を示すブロック図である。It is a block diagram which shows the specific structure of the modulation circuit of FIG. 図10との対比により本発明の実施例4に係るリードライタに適用される変調回路を示すブロック図である。FIG. 11 is a block diagram illustrating a modulation circuit applied to a read / dryer according to a fourth embodiment of the present invention in comparison with FIG. 10. 本発明の実施例5に係るリードライタに適用される復調回路の基本構成を示すブロック図である。It is a block diagram which shows the basic composition of the demodulation circuit applied to the read driator concerning Example 5 of this invention. 図17における変調信号のバイアスの説明に供する特性曲線図である。It is a characteristic curve figure with which it uses for description of the bias of the modulation signal in FIG. 図16に示す構成におけるバイアスに代えてリミッタを配置した構成を示すブロック図である。FIG. 17 is a block diagram showing a configuration in which a limiter is arranged instead of the bias in the configuration shown in FIG. 16. 図18における振幅制限の説明に供する特性曲線図である。It is a characteristic curve figure with which it uses for description of the amplitude restriction | limiting in FIG. 図16の復調回路の具体的構成を示すブロック図である。FIG. 17 is a block diagram showing a specific configuration of the demodulation circuit of FIG. 16. 本発明の実施例6に係るリードライタに適用される復調回路を示すブロック図である。It is a block diagram which shows the demodulator circuit applied to the reader / writer based on Example 6 of this invention. 本発明の実施例7に係るリードライタに適用される復調回路を示すブロック図である。It is a block diagram which shows the demodulator circuit applied to the reader / writer based on Example 7 of this invention. 本発明の実施例8に係るリードライタに適用される復調回路の基本構成を示すブロック図である。It is a block diagram which shows the basic composition of the demodulator circuit applied to the read / dryer based on Example 8 of this invention. 図23の復調回路の具体的構成を示すブロック図である。FIG. 24 is a block diagram showing a specific configuration of the demodulation circuit in FIG. 23. 本発明の実施例9に係るリードライタに適用される復調回路を示すブロック図である。It is a block diagram which shows the demodulation circuit applied to the reader / writer based on Example 9 of this invention. 図25の復調回路の具体的構成を示すブロック図である。FIG. 26 is a block diagram illustrating a specific configuration of the demodulation circuit in FIG. 25. 本発明の実施例10に係るリードライタに適用される復調回路を示すブロック図である。It is a block diagram which shows the demodulator circuit applied to the reader / writer based on Example 10 of this invention. 本発明の実施例11に係るリードライタに適用される復調回路の基本構成を示すブロック図である。It is a block diagram which shows the basic composition of the demodulation circuit applied to the reader / writer according to Example 11 of the present invention. 図28の復調回路の具体的構成を示すブロック図である。FIG. 29 is a block diagram illustrating a specific configuration of the demodulation circuit of FIG. 28. 本発明の実施例12に係るリードライタに適用される復調回路の基本構成を示すブロック図である。It is a block diagram which shows the basic composition of the demodulator circuit applied to the reader / writer according to Embodiment 12 of the present invention. 図30の復調回路の具体的構成を示すブロック図である。FIG. 31 is a block diagram showing a specific configuration of the demodulation circuit of FIG. 30. 図31のスイッチ回路を示す接続図である。FIG. 32 is a connection diagram illustrating the switch circuit of FIG. 31. 可変利得増幅回路を用いた変調回路を示すブロック図である。It is a block diagram which shows the modulation circuit using a variable gain amplifier circuit. 乗算回路を用いた変調回路を示すブロック図である。It is a block diagram which shows the modulation circuit using a multiplication circuit. ダイオードを用いたエンベロープ検波による復調回路を示すブロック図である。It is a block diagram which shows the demodulation circuit by the envelope detection using a diode. 位相同期検波による復調回路を示すブロック図である。It is a block diagram which shows the demodulation circuit by phase synchronous detection. 図35の復調回路を集積回路化した構成を示す略線図である。FIG. 36 is a schematic diagram illustrating a configuration in which the demodulation circuit of FIG. 35 is integrated. 図37の集積回路化した構成による等化回路を示す接続図である。FIG. 38 is a connection diagram showing an equalization circuit having the integrated circuit configuration of FIG. 37.

符号の説明Explanation of symbols

1、3、47、55、65、80、90……変調回路、4、10……乗算回路、6、8、110、120、130、140、150、160、170、190、200……復調回路、D……ダイオード、21……ICカードシステム、22……ICカード、23……リードライタ、28……ループアンテナ、48、67、68、81、92、96……電力増幅回路
1, 3, 47, 55, 65, 80, 90 ... modulation circuit, 4, 10 ... multiplication circuit, 6, 8, 110, 120, 130, 140, 150, 160, 170, 190, 200 ... demodulation Circuit, D ... Diode, 21 ... IC card system, 22 ... IC card, 23 ... Leader, 28 ... Loop antenna, 48, 67, 68, 81, 92, 96 ... Power amplification circuit

Claims (8)

電力増幅回路の出力端において、入力信号に応じて前記電力増幅回路の電力増幅結果を減衰させる可変減衰器を有し、
前記電力増幅回路の出力信号を前記入力信号に応じた振幅変調信号に変調する
ことを特徴とする変調回路。
A variable attenuator for attenuating the power amplification result of the power amplification circuit according to an input signal at an output end of the power amplification circuit;
A modulation circuit that modulates an output signal of the power amplification circuit into an amplitude modulation signal corresponding to the input signal.
前記電力増幅回路が増幅する信号が、
単一周波数の正弦波信号でなる
ことを特徴とする請求項1に記載の変調回路。
The signal amplified by the power amplifier circuit is
The modulation circuit according to claim 1, wherein the modulation circuit is a single-frequency sine wave signal.
前記電力増幅回路が増幅する信号が、
単一周波数の矩形波信号でなる
ことを特徴とする請求項1に記載の変調回路。
The signal amplified by the power amplifier circuit is
The modulation circuit according to claim 1, wherein the modulation circuit is a single-frequency rectangular wave signal.
前記可変減衰器は、
一端が第1の電位に保持され、第1の制御信号に応じて抵抗値が変化する第1の可変抵抗手段と、
一端を前記第1の可変抵抗手段の他端に接続し、他端が前記第1の電位と異なる第2の電位に保持され、第2の制御信号に応じて抵抗値が変化する第2の可変抵抗手段と、
前記入力信号及び制御信号に応じて、前記第1及び第2の制御信号の信号レベルを切り換えて、前記第1及び第2の可変抵抗手段の接続中点の電位を前記第1及び第2の電位に対応する電位に切り換え、また前記接続中点のインピーダンスをハイインピーダンスに切り換える制御手段とを有し、
前記接続中点を前記電力増幅回路の出力端に接続する
ことを特徴とする請求項1に記載の変調回路。
The variable attenuator is
A first variable resistance means whose one end is held at a first potential and whose resistance value changes in response to a first control signal;
One end is connected to the other end of the first variable resistance means, the other end is held at a second potential different from the first potential, and a resistance value changes according to a second control signal. Variable resistance means;
The signal levels of the first and second control signals are switched according to the input signal and the control signal, and the potential at the connection midpoint of the first and second variable resistance means is changed to the first and second control signals. Switching to a potential corresponding to the potential, and control means for switching the impedance at the connection midpoint to a high impedance,
The modulation circuit according to claim 1, wherein the midpoint of connection is connected to an output terminal of the power amplifier circuit.
前記第1及び第2の可変抵抗手段が電界効果型トランジスタである
ことを特徴とする請求項4に記載の変調回路。
5. The modulation circuit according to claim 4, wherein the first and second variable resistance means are field effect transistors.
前記制御手段は、
前記第1及び第2の制御信号の信号レベルを前記電界効果型トランジスタのドレイン及びソース間の電圧以上に切り換える
ことを特徴とする請求項5に記載の増幅回路。
The control means includes
6. The amplifier circuit according to claim 5, wherein signal levels of the first and second control signals are switched over to a voltage between a drain and a source of the field-effect transistor.
振幅変調による変調回路を有する送信装置において、
前記変調回路が、
電力増幅回路の出力端において、入力信号に応じて前記電力増幅回路の電力増幅結果を減衰させる可変減衰器を有し、
前記電力増幅回路の出力信号を前記入力信号に応じた振幅変調信号に変調する
することを特徴とする送信装置。
In a transmitter having a modulation circuit based on amplitude modulation,
The modulation circuit is
A variable attenuator for attenuating the power amplification result of the power amplification circuit according to an input signal at the output end of the power amplification circuit;
A transmission apparatus that modulates an output signal of the power amplifier circuit into an amplitude-modulated signal corresponding to the input signal.
入力信号を振幅変調して振幅変調信号を送信する送信装置において、
前記入力信号に応じて第1の振幅変調信号を生成する第1の変調回路と、
前記入力信号に応じて、前記第1の振幅変調信号に対して搬送波の位相が反転してなる第2の振幅変調信号を生成する第2の変調回路と、
前記第1及び第2の振幅変調信号を加算し、又は減算して前記振幅変調信号を生成する演算手段とを有し、
前記第1の変調回路が、
搬送波を増幅する電力増幅回路の出力端において、前記入力信号に応じて前記電力増幅回路の電力増幅結果を減衰させる可変減衰器を有し、
前記電力増幅回路の出力信号を前記入力信号に応じた前記第1の振幅変調信号に変調し、
前記第2の変調回路が、
前記搬送波を反転増幅する電力増幅回路の出力端において、前記入力信号に応じて前記電力増幅回路の電力増幅結果を減衰させる可変減衰器を有し、
前記電力装置回路の出力信号を前記入力信号に応じた前記第2の振幅変調信号に変調する
ことを特徴とする送信装置。
In a transmission device that amplitude-modulates an input signal and transmits an amplitude-modulated signal,
A first modulation circuit for generating a first amplitude modulation signal in response to the input signal;
A second modulation circuit that generates a second amplitude modulation signal in which a phase of a carrier wave is inverted with respect to the first amplitude modulation signal in accordance with the input signal;
Arithmetic means for adding or subtracting the first and second amplitude modulation signals to generate the amplitude modulation signal;
The first modulation circuit comprises:
A variable attenuator for attenuating a power amplification result of the power amplification circuit according to the input signal at an output end of a power amplification circuit for amplifying a carrier;
Modulating the output signal of the power amplifier circuit into the first amplitude modulation signal corresponding to the input signal;
The second modulation circuit comprises:
A variable attenuator for attenuating a power amplification result of the power amplification circuit according to the input signal at an output terminal of a power amplification circuit for inverting and amplifying the carrier;
The transmission apparatus characterized by modulating the output signal of the power device circuit into the second amplitude modulation signal corresponding to the input signal.
JP2006205564A 2006-07-28 2006-07-28 Modulation circuit and transmitter Expired - Lifetime JP4379446B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006205564A JP4379446B2 (en) 2006-07-28 2006-07-28 Modulation circuit and transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006205564A JP4379446B2 (en) 2006-07-28 2006-07-28 Modulation circuit and transmitter

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP16227498A Division JP3874145B2 (en) 1998-06-10 1998-06-10 Modulation circuit, transmission device, and transmission circuit

Publications (2)

Publication Number Publication Date
JP2006304367A true JP2006304367A (en) 2006-11-02
JP4379446B2 JP4379446B2 (en) 2009-12-09

Family

ID=37472024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006205564A Expired - Lifetime JP4379446B2 (en) 2006-07-28 2006-07-28 Modulation circuit and transmitter

Country Status (1)

Country Link
JP (1) JP4379446B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013243765A (en) * 2009-10-21 2013-12-05 Qualcomm Inc Rf buffer circuit with dynamic biasing
US8886145B2 (en) 2012-03-26 2014-11-11 Sony Corporation Antenna adjustment circuit, antenna adjustment method, and communication unit
WO2019026769A1 (en) * 2017-08-02 2019-02-07 株式会社日立国際電気 Power amplifier and transmission output correcting method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013243765A (en) * 2009-10-21 2013-12-05 Qualcomm Inc Rf buffer circuit with dynamic biasing
US8886145B2 (en) 2012-03-26 2014-11-11 Sony Corporation Antenna adjustment circuit, antenna adjustment method, and communication unit
WO2019026769A1 (en) * 2017-08-02 2019-02-07 株式会社日立国際電気 Power amplifier and transmission output correcting method

Also Published As

Publication number Publication date
JP4379446B2 (en) 2009-12-09

Similar Documents

Publication Publication Date Title
JP3874145B2 (en) Modulation circuit, transmission device, and transmission circuit
JP3473492B2 (en) ASK modulator and communication device using the same
EP1411694B1 (en) Amplitude modulation with wave shaping
US7822388B2 (en) Transceiver, modulation integrated circuit, and RFID reader/writer
KR20080097115A (en) Radio frequency identification devices
JP4609394B2 (en) Demodulation circuit and receiver
JP2007143104A (en) Rf receiver and method for removing leakage component from received signal by using local signal
KR960020130A (en) Transceiver
JP4379446B2 (en) Modulation circuit and transmitter
US8159291B2 (en) AM (amplitude modulation) demodulation system for RFID reader device
JP2006074579A (en) Tag reader
EP2073378A1 (en) AM (Amplitude Modulation) demodulation system for RFID reader device
US7324791B2 (en) Low-noise differential bias circuit and differential signal processing apparatus
JP2004151750A (en) Semiconductor integrated circuit device, radio communication terminal
KR100760304B1 (en) AFE circuit and RFID interrogator using the same
KR100789369B1 (en) Rfid reader for restricting transmission leakage signal
JP4323536B2 (en) Wireless tag reader
JP4352985B2 (en) Wireless communication device
CN111371472B (en) Transmitter-receiver comprising an electronic chip
KR100659181B1 (en) Demodulator for demodulating amplitude shift keying-radio frequency signal and reader system having the same
Sun et al. Ultra-high-frequency radio frequency identification reader receiver with 10 dBm input P1 dB and− 74 dBm sensitivity in 0.18 µm CMOS
JP2005078125A (en) Non-contact ic card reader
JP2006074578A (en) Tag reader
JPH07193430A (en) Radio transmitter
JP2006093887A (en) Data reader and communication element without power supply

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090309

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090331

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090825

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090907

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term