JP2006303765A

JP2006303765A - Ｔｃｐ／ｉｐ送信処理回路及びそれを具備する半導体集積回路

Info

Publication number: JP2006303765A
Application number: JP2005120776A
Authority: JP
Inventors: Chisato Higuchi; 千里樋口
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2005-04-19
Filing date: 2005-04-19
Publication date: 2006-11-02

Abstract

【課題】ＩＰのヘッダ・チェックサム並びにＴＣＰ又はＵＤＰのチェックサムを計算することができるＴＣＰ／ＩＰ送信処理回路等を提供する。
【解決手段】このＴＣＰ／ＩＰ送信処理回路５は、バッファメモリ２４と、ＩＰのヘッダ・チェックサム並びにＴＣＰ又はＵＤＰのチェックサムの計算を行うためのチェックサム計算処理部２５と、上位レイヤにおいて作成されたフレームをＤＭＡ転送するためのＤＭＡ処理部２１と、フレームを受け取ってバッファメモリ２４に書き込み、チェックサム計算処理部２５にＩＰのヘッダ・チェックサムの計算を行わせ、その後、チェックサム計算処理部２５にＴＣＰ又はＵＤＰのチェックサムの計算を行わせ、バッファメモリ２４に格納されているフレーム内にＩＰのヘッダ・チェックサム並びにＴＣＰ又はＵＤＰのチェックサムを挿入して下位レイヤに転送するためのチェックサム制御部２２とを具備する。
【選択図】図１

Description

本発明は、ＴＣＰ／ＩＰ（Transmission Control Protocol/Internet Protocol）の送信処理を行うためのＴＣＰ／ＩＰ送信処理回路に関する。さらに、本発明は、そのようなＴＣＰ／ＩＰ送信処理回路を具備する半導体集積回路に関する。

現在、インターネット、ＬＡＮ（Local Area Network）等において、ＴＣＰ／ＩＰと呼ばれる通信プロトコルの階層モデルが広く用いられている。図７は、ＴＣＰ／ＩＰ階層モデルの各レイヤとＩＳＯ（International Organization for Standardization）で制定されたＯＳＩ（Open Systems Interconnection）参照モデルの各レイヤとのおおよその対応関係を示す図である。

ＴＣＰ／ＩＰ階層モデルのネットワークインタフェース層としてはＥｔｈｅｒｎｅｔ（登録商標）が、ＴＣＰ／ＩＰ階層モデルのインターネット層としてはＩＰ（Internet Protocol）が、ＴＣＰ／ＩＰ階層モデルのトランスポート層としてはＴＣＰ（Transmission Control Protocol）又はＵＤＰ（User Datagram Protocol）が、広く用いられている。なお、Ｅｔｈｅｒｎｅｔ（登録商標）は、ＩＥＥＥ８０２．３等に、ＩＰは、ＲＦＣ（Request For Comments）７９１等に、ＴＣＰは、ＲＦＣ７９３等に、ＵＤＰは、ＲＦＣ７６８等に、それぞれ規定されている。

図８は、Ｅｔｈｅｒｎｅｔ（登録商標）フレーム（以下、単に「フレーム」という）のフォーマットを示す図である。図８に示すように、フレームは、ヘッダと、ペイロードとを有する。ペイロードには、ＩＰパケットが格納される。なお、フレームが実際にネットワーク上に送信される際には、先頭にプリアンブルが、末尾にフレームチェックシーケンス（Frame Check Sequence）が、それぞれ付加される。

図９は、ＩＰパケットのフォーマットを示す図である。図９に示すように、ＩＰパケットは、ＩＰヘッダと、ＩＰペイロードとを有する。ＩＰヘッダ内には、ヘッダ・チェックサムを格納するための領域が存在する。この領域に格納されるヘッダ・チェックサムは、ＩＰヘッダの１６ビット幅の１の補数和の１の補数（16-bit one's complement of the one's complement sum）である。ＩＰペイロードには、ＴＣＰパケット又はＵＤＰパケットが格納される。

図１０は、ＴＣＰパケットのフォーマットを示す図である。図１０に示すように、ＴＣＰパケットは、ＴＣＰ擬似（pseudo）ヘッダと、ＴＣＰヘッダと、ＴＣＰペイロードとを有する。ＴＣＰヘッダ内には、チェックサムを格納するための領域が存在する。この領域に格納されるチェックサムは、ＴＣＰ擬似ヘッダ、ＴＣＰヘッダ、及び、ＴＣＰペイロードの１６ビット幅の１の補数和の１の補数である。なお、ＴＣＰ擬似ヘッダは、送信時においてチェックサムの計算用にのみ使用されるものであり、実際にはネットワーク上には送信されない。

図１１は、ＵＤＰパケットのフォーマットを示す図である。図１１に示すように、ＵＤＰパケットは、ＵＤＰ擬似ヘッダと、ＵＤＰヘッダと、ＵＤＰペイロードとを有する。ＵＤＰヘッダ内には、チェックサムを格納するための領域が存在する。この領域に格納されるチェックサムは、ＵＤＰ擬似ヘッダ、ＵＤＰヘッダ、及び、ＵＤＰペイロードの１６ビット幅の１の補数和の１の補数である。なお、ＵＤＰ擬似ヘッダは、送信時においてチェックサムの計算用に使用されるものであり、実際にはネットワーク上には送信されない。

このように、ＴＣＰパケットを送信する場合には、ＩＰのヘッダ・チェックサム及びＴＣＰのチェックサムの２つのチェックサムの計算を行う必要がある。同様に、ＵＤＰパケットを送信する場合には、ＩＰのヘッダ・チェックサム及びＵＤＰのチェックサムの２つのチェックサムの計算を行う必要がある。これらのチェックサムの計算負荷は非常に重いものである。

関連する技術として、下記の特許文献１には、チェックサムを計算し挿入することでプロセッサのオーバヘッドを減少させたネットワークアダプタシステムが開示されている。このネットワークアダプタシステムは、ネットワークに接続され、プロセッサ、主記憶装置、及びネットワークアダプタを有する。このネットワークアダプタは、(a)DMAバス；(b)DMAバスに接続され、ネットワークパケットを貯蔵する手段；(c)DMAバスに接続され、主記憶装置とパケット貯蔵手段との間でネットワークパケットを転送する手段；(d)DMAバスに接続され、ネットワークパケットの転送中にネットワークパケットのチェックサムを計算する手段：チェックサム計算手段はDMAバス上の転送データを監視するためのスヌープ手段を有する。

特許文献１には、主記憶装置とパケット貯蔵手段との間でのネットワークパケットの転送中にネットワークパケットのチェックサムを計算することができると記載されているが、２つのチェックサムを計算することに関しては記載されていない。

特開平６−７８０２４号公報（第１頁、図１）

そこで、上記の点に鑑み、本発明は、ＩＰのヘッダ・チェックサム並びにＴＣＰ又はＵＤＰのチェックサムの計算を行うことができるＴＣＰ／ＩＰ送信処理回路を提供することを目的とする。また、本発明はそのようなＴＣＰ／ＩＰ送信処理回路を具備する半導体集積回路を提供することを更なる目的とする。

以上の課題を解決するため、本発明に係るＴＣＰ／ＩＰ送信処理回路は、ＴＣＰ／ＩＰ（Transmission Control Protocol/Internet Protocol）の送信処理を行うための回路であって、フレームを格納するためのバッファメモリと、ＩＰ（Internet Protocol）のヘッダ・チェックサム並びにＴＣＰ（Transmission Control Protocol）又はＵＤＰ（User Datagram Protocol）のチェックサムの計算を行うためのチェックサム計算処理部と、上位レイヤにおいて作成されたフレームをＤＭＡ（Direct Memory Access）転送するためのＤＭＡ処理部と、上位レイヤにおいて作成されたフレームをＤＭＡ処理部から受け取ってバッファメモリに書き込み、ＤＭＡ処理部から受け取ったフレームに基づいてチェックサム計算処理部にＩＰのヘッダ・チェックサムの計算を行わせ、ＤＭＡ処理部から受け取ったフレームに基づいてチェックサム計算処理部にＴＣＰ又はＵＤＰのチェックサムの計算を行わせ、バッファメモリに格納されているフレーム内にチェックサム計算処理部によって計算されたＩＰのヘッダ・チェックサム並びにＴＣＰ又はＵＤＰのチェックサムを挿入して下位レイヤに転送するためのチェックサム制御部とを具備する。

このＴＣＰ／ＩＰ送信処理回路において、上位レイヤにおいて作成されたフレームが、ＭＡＣ（Media Access Control）ヘッダ、ＩＰヘッダ、ＴＣＰ又はＵＤＰヘッダ、ＴＣＰ又はＵＤＰデータ、並びに、ＴＣＰ又はＵＤＰ擬似ヘッダを順に含んでおり、ＤＭＡ処理部が、上位レイヤにおいて作成されたフレーム内のＭＡＣヘッダ、ＩＰヘッダ、ＴＣＰ又はＵＤＰヘッダ、ＴＣＰ又はＵＤＰデータ、ＴＣＰ又はＵＤＰ擬似ヘッダを順にチェックサム制御部に転送し、チェックサム制御部が、ＤＭＡ処理部から受け取ったＭＡＣヘッダ、ＩＰヘッダ、ＴＣＰ又はＵＤＰヘッダ、並びに、ＴＣＰ又はＵＤＰデータをバッファメモリに書き込み、ＤＭＡ処理部から受け取ったＩＰヘッダをチェックサム計算処理部に送ってＩＰのヘッダ・チェックサムの計算を行わせ、ＤＭＡ処理部から受け取ったＴＣＰ又はＵＤＰヘッダ、ＴＣＰ又はＵＤＰデータ、並びに、ＴＣＰ又はＵＤＰ擬似ヘッダをチェックサム計算処理部に送ってＴＣＰ又はＵＤＰのチェックサムの計算を行わせるようにしても良い。

また、上位レイヤにおいて作成されたフレームが、ＭＡＣヘッダ、ＩＰヘッダ、ＴＣＰ又はＵＤＰヘッダ、並びに、ＴＣＰ又はＵＤＰデータを順に含んでおり、ＤＭＡ処理部が、上位レイヤにおいて作成されたフレーム内のＭＡＣヘッダ、ＩＰヘッダ、ＴＣＰ又はＵＤＰヘッダ、ＴＣＰ又はＵＤＰデータを順にチェックサム制御部に転送し、その後、上位レイヤにおいて作成されたフレーム内のＩＰヘッダをチェックサム制御部に再び転送し、チェックサム制御部が、ＤＭＡ処理部から受け取ったＭＡＣヘッダ、ＩＰヘッダ、ＴＣＰ又はＵＤＰヘッダ、並びに、ＴＣＰ又はＵＤＰデータをバッファメモリに書き込み、ＤＭＡ処理部から受け取ったＩＰヘッダをチェックサム計算処理部に送ってＩＰのヘッダ・チェックサムの計算を行わせ、ＤＭＡ処理部から受け取ったＴＣＰ又はＵＤＰヘッダ、並びに、ＴＣＰ又はＵＤＰデータと、ＤＭＡ処理部から再び受け取ったＩＰヘッダに基づいて作成したＴＣＰ又はＵＤＰ擬似ヘッダに相当するデータとをチェックサム計算処理部に送ってＴＣＰ又はＵＤＰのチェックサムの計算を行わせるようにしても良い。

また、本発明に係る半導体集積回路は、本発明に係るＴＣＰ／ＩＰ送信処理回路を具備する。

以下、図面を参照しながら、本発明の実施の形態について説明する。なお、同一の構成要素については、同一の参照番号で示している。
図１は、本発明の一実施形態としてのＴＣＰ／ＩＰ（Transmission Control Protocol/Internet Protocol）送信処理回路を用いたコンピュータの概要を示すブロック図である。このコンピュータ１は、ネットワークＮに接続された物理層処理回路（ＰＨＹ）２と、ＭＡＣ（Media Access Control）処理回路３と、ＭＡＣブリッジ回路４と、本発明の一実施形態としてのＴＣＰ／ＩＰ送信処理回路５と、ＴＣＰ／ＩＰ受信処理回路６と、インタフェース回路７と、ＣＰＵ８と、メインメモリ９と、ＨＤＤ（ハードディスクドライブ）１０と、入力部１１と、表示部１２とを具備する。

本実施形態においては、ＴＣＰ／ＩＰ階層モデルのネットワークインタフェース層がＥｔｈｅｒｎｅｔ（登録商標）であるものとし、物理層処理回路２、ＭＡＣ処理回路３、及び、ＭＡＣブリッジ回路４が、ネットワークインタフェース層を担うものとする。物理層処理回路２は、ネットワークＮに接続されており、ＭＡＣ処理回路３は、物理層処理回路２に接続されており、ＭＡＣブリッジ回路４は、ＭＡＣ処理回路３に接続されている。

また、本実施形態においては、ＴＣＰ／ＩＰ階層モデルのインターネット層及びトランスポート層がＩＰ（Internet Protocol）並びにＴＣＰ（Transmission Control Protocol）又はＵＤＰ（User Datagram Protocol）であるものとし、ＴＣＰ／ＩＰ送信処理回路５、ＴＣＰ／ＩＰ受信処理回路６、及び、インタフェース回路７が、インターネット層及びトランスポート層を担うものとする。ＴＣＰ／ＩＰ送信処理回路５及びＴＣＰ／ＩＰ受信処理回路６は、ＭＡＣブリッジ回路４とインタフェース回路７との間にそれぞれ接続されている。

また、ＣＰＵ８、メインメモリ９、ＨＤＤ１０、入力部１１、及び、表示部１２が、ＴＣＰ／ＩＰ階層モデルのアプリケーション層を担うものとする。例えば、ＨＤＤ１０には、ウェブブラウザプログラム、メールクライアントプログラム等が記録されており、ＣＰＵ８は、メインメモリ９を作業領域として使用しながら、これらのプログラムを実行する。ＣＰＵ８、メインメモリ９、ＨＤＤ１０、入力部１１、及び、表示部１２は、バスＢを介して接続されており、バスＢは、インタフェース回路７に接続されている。

ＴＣＰ／ＩＰ送信処理回路５は、ＤＭＡ（Direct Memory Access）処理部２１と、チェックサム制御部２２と、バッファメモリ２４と、チェックサム計算処理部２５とを具備する。チェックサム制御部２２は、ＩＰチェックサムレジスタ２３を有する。

次に、ＴＣＰ／ＩＰ送信処理回路５の動作について説明する。
図２は、ＴＣＰ／ＩＰ送信処理回路５の第１の動作を示すフローチャートである。ＴＣＰ／ＩＰ送信処理回路５の第１の動作は、アプリケーション層からトランスポート層及びインターネット層を利用するためのＡＰＩ（Application Programming Interface）において図３に示すフォーマットのフレームがメインメモリ９（図１参照）内に作成される場合における動作である。

図３に示すフレームは、ＭＡＣヘッダ（図３中のア参照）、ＩＰヘッダ（図３中のイ参照）、ＴＣＰヘッダ（図３中のウ参照）、データ（図３中のエ参照）、及び、ＴＣＰ擬似ヘッダ（図３中のオ参照）を含んでいる。なお、ここでは、ＴＣＰを用いることとしているが、ＵＤＰを用いる場合も同様にすれば良い。ＵＤＰを用いる場合には、フレームが、ＴＣＰヘッダ（図３中のウ参照）に代えてＵＤＰヘッダを、ＴＣＰ擬似ヘッダ（図３中のオ参照）に代えてＵＤＰ擬似ヘッダを含むようにすれば良い。

上位レイヤとしてのアプリケーション層において図３に示すフレームがメインメモリ９内に作成されると、ＴＣＰ／ＩＰ送信処理部５内のＤＭＡ処理部２１は、メインメモリ９からチェックサム制御部２２へフレームのＤＭＡ転送を行う（ステップＳ１１）。なお、ＤＭＡ処理部２１は、図３のフレーム中の上方から下方に向かって、すなわち、ＭＡＣヘッダ、ＩＰヘッダ、ＴＣＰヘッダ、データ、ＴＣＰ擬似ヘッダの順（図３中のア→イ→ウ→エ→オの順）にＤＭＡ転送を行う。

チェックサム制御部２２は、ＤＭＡ処理部２１からＭＡＣヘッダを受け取ると、受け取ったＭＡＣヘッダをバッファメモリ２４に書き込む（ステップＳ２１）。

次に、チェックサム制御部２２は、ＤＭＡ処理部２１からＩＰヘッダを受け取ると、受け取ったＩＰヘッダをバッファメモリ２４に書き込むとともに、チェックサム計算処理部２５に送る（ステップＳ２２）。チェックサム計算処理部２５は、ＩＰヘッダをチェックサム制御部２２から受け取ってＩＰのヘッダ・チェックサムの計算を行い、計算の結果として得られたＩＰのヘッダ・チェックサムをチェックサム制御部２２に送る（ステップＳ３１）。チェックサム制御部２２は、ＩＰのヘッダ・チェックサムをチェックサム計算処理部２５から受け取ると、ＩＰチェックサムレジスタ２３内に格納する（ステップＳ２３）。

さらに、チェックサム制御部２２は、ＤＭＡ処理部２１からＴＣＰヘッダ及びデータを受け取ると、受け取ったＴＣＰヘッダ及びデータをバッファメモリ２４に書き込むとともに、チェックサム計算処理部２５に送る（ステップＳ２３）。チェックサム計算処理部２５は、ＴＣＰヘッダ及びデータをチェックサム制御部２２から受け取ってＴＣＰのチェックサムの計算を開始する（ステップＳ３２）。

そして、チェックサム制御部２２は、ＤＭＡ処理部２１からＴＣＰ擬似ヘッダを受け取ると、受け取ったＴＣＰ擬似ヘッダをチェックサム計算処理部２５に送る（ステップＳ２５）。なお、先に説明したように、ＴＣＰ擬似ヘッダが実際にはネットワーク上に送信されないものであるため、チェックサム制御部２２は、ＴＣＰ擬似ヘッダのバッファメモリ２４への書き込みを行わない。従って、バッファメモリ２４には、図３中のＭＡＣヘッダ、ＩＰヘッダ、ＴＣＰヘッダ、及び、データ（図３中のア〜エ）が格納されることとなる。

その後、チェックサム制御部２２は、バッファメモリ２４内に格納されているフレーム（ＭＡＣヘッダ、ＩＰヘッダ、ＴＣＰヘッダ、及び、データを含む）の下位レイヤ（ここでは、図１中のＭＡＣブリッジ回路４）への転送を開始する（ステップＳ２６）。なお、チェックサム制御部２２は、バッファメモリ２４内のＭＡＣヘッダ、ＩＰヘッダ、ＴＣＰヘッダ、データの順（図３中のア→イ→ウ→エの順）にＭＡＣブリッジ回路４に転送する。

ＭＡＣブリッジ回路４への転送において、チェックサム制御部２２は、バッファメモリ２４内のＩＰヘッダのヘッダ・チェックサム格納フィールドを読み出したときに、ＩＰチェックサムレジスタ２３内に格納されているＩＰのヘッダ・チェックサムをこのフィールドに挿入して、ＭＡＣブリッジ回路４に送る。

一方、チェックサム計算処理部２５は、ＴＣＰ擬似ヘッダをチェックサム制御部２２から受け取ってＴＣＰのチェックサムの計算を終了し、計算の結果として得られたＴＣＰのチェックサムをチェックサム制御部２２に送る（ステップＳ３２）。

チェックサム制御部２２は、バッファメモリ２４内のＴＣＰヘッダのチェックサム格納フィールドを読み出したときに、チェックサム計算処理部２５からＴＣＰのチェックサムを受け取ってこのフィールドに挿入し、ＭＡＣブリッジ回路４に送る。その後、チェックサム制御部２２は、バッファメモリ２４内のデータをＭＡＣブリッジ回路４に送って、処理を終了する。

ＭＡＣブリッジ回路４は、チェックサム制御部２２から受け取ったフレームをＭＡＣ処理回路３に送り、ＭＡＣ処理回路３は、ＭＡＣブリッジ回路４から受け取ったフレームの末尾にフレームチェックシーケンス（Frame Check Sequence）を付加して物理層処理回路２に送り、物理層処理回路２は、受け取ったフレームをネットワークＮ上に送信する。

以上説明したように、ＴＣＰ／ＩＰ送信処理回路５によれば、１個のチェックサム計算処理部２５を用いて、ＩＰのヘッダ・チェックサム並びにＴＣＰ又はＵＤＰのチェックサムの２つのチェックサムの計算を行うことが可能となる。これにより、小さい回路規模でＴＣＰ／ＩＰの送信処理の速度を向上させることができる。

なお、図４に示すように、一般に、ＴＣＰ擬似ヘッダ、ＵＤＰ擬似ヘッダは、ＴＣＰヘッダ、ＵＤＰヘッダの前に配置されることとなっている（ＲＦＣ７９３、７６８等）。これに従い、上位レイヤがメインメモリ９内に作成するフレームが図４に示すフォーマットであるとすると、チェックサム制御部２２は、ＭＡＣヘッダ及びＩＰヘッダ（図４中のア及びイ）のバッファメモリ２４への書き込み後、ＴＣＰ擬似ヘッダ（図４中のウ）のバッファメモリ２４への書き込みを行わず、その後、ＴＣＰヘッダ及びデータ（図４中のエ及びオ）のバッファメモリ２４への書き込みを行う必要がある。すなわち、バッファメモリ２４への書き込みの制御が複雑になってしまう。

一方、本実施形態においては、図３に示すように、上位レイヤがメインメモリ９内に作成するフレームにおいて、ＴＣＰ擬似ヘッダ（図３中のオ参照）がフレームの末尾に配置されている。そのため、チェックサム制御部２２は、ＭＡＣヘッダ、ＩＰヘッダ、ＴＣＰヘッダ、及び、データ（図３中のア〜エ）のバッファメモリ２４への連続書き込み（バースト書き込み）を行うことができる。このように、書き込みの制御が容易になるとともに、書き込み速度を向上させることができる。

なお、ここでは、ＴＣＰを用いる場合におけるＴＣＰ／ＩＰ送信処理回路５の動作について説明したが、ＵＤＰを用いる場合におけるＴＣＰ／ＩＰ送信処理回路５の動作も同様である。
また、本実施形態においては、ネットワークインタフェース層としてＥｔｈｅｒｎｅｔ（登録商標）を用いることとしているが、他のものを用いるようにしても良い。また、アプリケーション層として、ＨＴＴＰ等、種々のものを用いることが可能である。

次に、ＴＣＰ／ＩＰ送信処理回路５の第２の動作について説明する。
図５は、ＴＣＰ／ＩＰ送信処理回路５の第２の動作を示すフローチャートである。ＴＣＰ／ＩＰ送信処理回路５の第２の動作は、アプリケーション層からトランスポート層及びインターネット層を利用するためのＡＰＩ（Application Programming Interface）において図６に示すフォーマットのフレームがメインメモリ９（図１参照）内に作成される場合における動作である。

図６に示すフレームは、ＭＡＣヘッダ（図６中のア参照）、ＩＰヘッダ（図６中のイ参照）、ＴＣＰヘッダ（図６中のウ参照）、及び、データ（図６中のエ参照）を含んでいる。なお、ここでは、ＴＣＰを用いることとしているが、ＵＤＰを用いる場合も同様にすれば良い。ＵＤＰを用いる場合には、フレームが、ＴＣＰヘッダ（図６中のウ参照）に代えてＵＤＰヘッダを含むようにすれば良い。

上位レイヤとしてのアプリケーション層において図６に示すフレームがメインメモリ９内に作成されると、ＴＣＰ／ＩＰ送信処理部５内のＤＭＡ処理部２１は、メインメモリ９からチェックサム制御部２２へフレームのＤＭＡ転送を行う（ステップＳ４１）。なお、ＤＭＡ処理部２１は、図６のフレーム中の上方から下方に向かって、すなわち、ＭＡＣヘッダ、ＩＰヘッダ、ＴＣＰヘッダ、データの順（図６中のア→イ→ウ→エの順）にＤＭＡ転送を行う。

チェックサム制御部２２は、ＤＭＡ処理部２１からＭＡＣヘッダを受け取ると、受け取ったＭＡＣヘッダをバッファメモリ２４に書き込む（ステップＳ５１）。

次に、チェックサム制御部２２は、ＤＭＡ処理部２１からＩＰヘッダを受け取ると、受け取ったＩＰヘッダをバッファメモリ２４に書き込むとともに、チェックサム計算処理部２５に送る（ステップＳ５２）。チェックサム計算処理部２５は、ＩＰヘッダをチェックサム制御部２２から受け取ってＩＰのヘッダ・チェックサムの計算を行い、計算の結果として得られたＩＰのヘッダ・チェックサムをチェックサム制御部２２に送る（ステップＳ６１）。チェックサム制御部２２は、ＩＰのヘッダ・チェックサムをチェックサム計算処理部２５から受け取ると、ＩＰチェックサムレジスタ２３内に格納する（ステップＳ５３）。

さらに、チェックサム制御部２２は、ＤＭＡ処理部２１からＴＣＰヘッダ及びデータを受け取ると、受け取ったＴＣＰヘッダ及びデータをバッファメモリ２４に書き込むとともに、チェックサム計算処理部２５に送る（ステップＳ５３）。チェックサム計算処理部２５は、ＴＣＰヘッダ及びデータをチェックサム制御部２２から受け取ってＴＣＰのチェックサムの計算を開始する（ステップＳ６２）。なお、バッファメモリ２４には、図６中のＭＡＣヘッダ、ＩＰヘッダ、ＴＣＰヘッダ、及び、データ（図６中のア〜エ）が格納されることとなる。

その後、ＤＭＡ処理部２１は、メインメモリ９内のＩＰヘッダをチェックサム制御部２２に再度ＤＭＡ転送する（ステップＳ４２）。チェックサム制御部２２は、ＩＰヘッダを再度受け取ると、受け取ったＩＰヘッダを用いてＴＣＰ擬似ヘッダに相当するデータを作成し、チェックサム計算処理部２５に送る（ステップＳ５５）。図１０に示すように、ＴＣＰ擬似ヘッダは、送信元ＩＰアドレス、あて先ＩＰアドレス、プロトコル番号（ＴＣＰのプロトコル番号は「６」）、及び、パケット長（ＴＣＰヘッダ長とＴＣＰペイロード長の和）の４つの情報を含んでいる。これらの情報のうち、送信元ＩＰアドレス、あて先ＩＰアドレス、及び、プロトコル番号は、ＩＰヘッダに含まれている（図９参照）。また、パケット長は、ＩＰヘッダ内のデータグラム長からＩＰヘッダ内のヘッダ長を減じることにより、求めることができる。

なお、ＴＣＰ擬似ヘッダと同様に、ＵＤＰ擬似ヘッダも、送信元ＩＰアドレス、あて先ＩＰアドレス、プロトコル番号（ＵＤＰのプロトコル番号は「１７」）、及び、パケット長（ＵＤＰヘッダ長とＵＤＰペイロード長の和）の４つの情報を含んでいる。これらの情報のうち、送信元ＩＰアドレス、あて先ＩＰアドレス、及び、プロトコル番号は、ＩＰヘッダに含まれており、パケット長は、ＩＰヘッダ内のデータグラム長からＩＰヘッダ内のヘッダ長を減じることにより、求めることができる。

再び図５を参照すると、チェックサム制御部２２は、バッファメモリ２４内に格納されているフレーム（ＭＡＣヘッダ、ＩＰヘッダ、ＴＣＰヘッダ、及び、データを含む）の下位レイヤ（ＭＡＣブリッジ回路４）への転送を開始する（ステップＳ５６）。なお、チェックサム制御部２２は、バッファメモリ２４内のＭＡＣヘッダ、ＩＰヘッダ、ＴＣＰヘッダ、データの順（図６中のア→イ→ウ→エの順）にＭＡＣブリッジ回路４に転送する。

一方、チェックサム計算処理部２５は、ＴＣＰ擬似ヘッダに相当するデータをチェックサム制御部２２から受け取ってＴＣＰのチェックサムの計算を終了し、計算の結果として得られたＴＣＰのチェックサムをチェックサム制御部２２に送る（ステップＳ６２）。

以上説明したように、ＴＣＰ／ＩＰ送信処理回路５によれば、１個のチェックサム計算処理部２５を用いて、ＩＰのヘッダ・チェックサム並びにＴＣＰ又はＵＤＰのチェックサムの２つのチェックサムの計算を行うことが可能となる。

また、図６に示すように、上位レイヤがメインメモリ９内に作成するフレームにおいて、ＴＣＰ擬似ヘッダを省略することが可能となる。

なお、ここでは、ＴＣＰを用いる場合におけるＴＣＰ／ＩＰ送信処理回路５の動作について説明したが、ＵＤＰを用いる場合におけるＴＣＰ／ＩＰ送信処理回路５の動作も同様である。

本発明は、ＴＣＰ／ＩＰ送信処理回路において利用可能である。このＴＣＰ／ＩＰ送信処理回路は、パーソナルコンピュータ、携帯電話装置、ＰＤＡ、家庭電気製品（テレビジョン装置、冷蔵庫等）等に利用可能である。

本発明の実施形態に係るＴＣＰ／ＩＰ送信処理回路を用いたシステムの図。図１のＴＣＰ／ＩＰ送信処理回路５の動作を示すフローチャート。図１のメインメモリ９に作成されるフレームのフォーマットを示す図。一般のフレームのフォーマットを示す図。図１のＴＣＰ／ＩＰ送信処理回路５の動作を示すフローチャート。図１のメインメモリ９に作成されるフレームのフォーマットを示す図。ＯＳＩ参照モデルとＴＣＰ／ＩＰ階層モデルとの対応関係を示す図。フレームのフォーマットを示す図。ＩＰパケットのフォーマットを示す図。ＴＣＰパケットのフォーマットを示す図。ＵＤＰパケットのフォーマットを示す図。

符号の説明

１コンピュータ、２物理層処理回路、３ＭＡＣ処理回路、４ＭＡＣブリッジ回路、５ＴＣＰ／ＩＰ送信処理回路、６ＴＣＰ／ＩＰ受信処理回路、７インタフェース回路、８ＣＰＵ、９メインメモリ、１０ＨＤＤ、１１入力部、１２表示部、２１ＤＭＡ処理部、２２チェックサム制御部、２３ＩＰチェックサムレジスタ、２４バッファメモリ、２５チェックサム計算処理部

Claims

ＴＣＰ／ＩＰ（Transmission Control Protocol/Internet Protocol）の送信処理を行うための回路であって、
フレームを格納するためのバッファメモリと、
ＩＰ（Internet Protocol）のヘッダ・チェックサム並びにＴＣＰ（Transmission Control Protocol）又はＵＤＰ（User Datagram Protocol）のチェックサムの計算を行うためのチェックサム計算処理部と、
上位レイヤにおいて作成されたフレームをＤＭＡ（Direct Memory Access）転送するためのＤＭＡ処理部と、
上位レイヤにおいて作成されたフレームを前記ＤＭＡ処理部から受け取って前記バッファメモリに書き込み、前記ＤＭＡ処理部から受け取ったフレームに基づいて前記チェックサム計算処理部にＩＰのヘッダ・チェックサムの計算を行わせ、前記ＤＭＡ処理部から受け取ったフレームに基づいて前記チェックサム計算処理部にＴＣＰ又はＵＤＰのチェックサムの計算を行わせ、前記バッファメモリに格納されているフレーム内に前記チェックサム計算処理部によって計算されたＩＰのヘッダ・チェックサム並びにＴＣＰ又はＵＤＰのチェックサムを挿入して下位レイヤに転送するためのチェックサム制御部と、
を具備する、ＴＣＰ／ＩＰ送信処理回路。
上位レイヤにおいて作成されたフレームが、ＭＡＣ（Media Access Control）ヘッダ、ＩＰヘッダ、ＴＣＰ又はＵＤＰヘッダ、ＴＣＰ又はＵＤＰデータ、並びに、ＴＣＰ又はＵＤＰ擬似ヘッダを順に含んでおり、
前記ＤＭＡ処理部が、
上位レイヤにおいて作成されたフレーム内のＭＡＣヘッダ、ＩＰヘッダ、ＴＣＰ又はＵＤＰヘッダ、ＴＣＰ又はＵＤＰデータ、ＴＣＰ又はＵＤＰ擬似ヘッダを順に前記チェックサム制御部に転送し、
前記チェックサム制御部が、
前記ＤＭＡ処理部から受け取ったＭＡＣヘッダ、ＩＰヘッダ、ＴＣＰ又はＵＤＰヘッダ、並びに、ＴＣＰ又はＵＤＰデータを前記バッファメモリに書き込み、前記ＤＭＡ処理部から受け取ったＩＰヘッダを前記チェックサム計算処理部に送ってＩＰのヘッダ・チェックサムの計算を行わせ、前記ＤＭＡ処理部から受け取ったＴＣＰ又はＵＤＰヘッダ、ＴＣＰ又はＵＤＰデータ、並びに、ＴＣＰ又はＵＤＰ擬似ヘッダを前記チェックサム計算処理部に送ってＴＣＰ又はＵＤＰのチェックサムの計算を行わせる、請求項１記載のＴＣＰ／ＩＰ送信処理回路。
上位レイヤにおいて作成されたフレームが、ＭＡＣヘッダ、ＩＰヘッダ、ＴＣＰ又はＵＤＰヘッダ、並びに、ＴＣＰ又はＵＤＰデータを順に含んでおり、
前記ＤＭＡ処理部が、
上位レイヤにおいて作成されたフレーム内のＭＡＣヘッダ、ＩＰヘッダ、ＴＣＰ又はＵＤＰヘッダ、ＴＣＰ又はＵＤＰデータを順に前記チェックサム制御部に転送し、その後、上位レイヤにおいて作成されたフレーム内のＩＰヘッダを前記チェックサム制御部に再び転送し、
前記チェックサム制御部が、
前記ＤＭＡ処理部から受け取ったＭＡＣヘッダ、ＩＰヘッダ、ＴＣＰ又はＵＤＰヘッダ、並びに、ＴＣＰ又はＵＤＰデータを前記バッファメモリに書き込み、前記ＤＭＡ処理部から受け取ったＩＰヘッダを前記チェックサム計算処理部に送ってＩＰのヘッダ・チェックサムの計算を行わせ、前記ＤＭＡ処理部から受け取ったＴＣＰ又はＵＤＰヘッダ、並びに、ＴＣＰ又はＵＤＰデータと、前記ＤＭＡ処理部から再び受け取ったＩＰヘッダに基づいて作成したＴＣＰ又はＵＤＰ擬似ヘッダに相当するデータとを前記チェックサム計算処理部に送ってＴＣＰ又はＵＤＰのチェックサムの計算を行わせる、請求項１記載のＴＣＰ／ＩＰ送信処理回路。
請求項１〜３のいずれか１項記載のＴＣＰ／ＩＰ送信処理回路を具備する半導体集積回路。