[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2006351766A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2006351766A
JP2006351766A JP2005174921A JP2005174921A JP2006351766A JP 2006351766 A JP2006351766 A JP 2006351766A JP 2005174921 A JP2005174921 A JP 2005174921A JP 2005174921 A JP2005174921 A JP 2005174921A JP 2006351766 A JP2006351766 A JP 2006351766A
Authority
JP
Japan
Prior art keywords
pad electrode
semiconductor device
passivation film
film
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005174921A
Other languages
English (en)
Inventor
Yuichi Morita
祐一 森田
Shinzo Ishibe
眞三 石部
Takashi Noma
崇 野間
Hisao Otsuka
久夫 大塚
Yukihiro Takao
幸弘 高尾
Hiroshi Kanamori
寛 金森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005174921A priority Critical patent/JP2006351766A/ja
Priority to TW095119552A priority patent/TW200735313A/zh
Priority to CNA2006100926710A priority patent/CN1881573A/zh
Priority to US11/451,619 priority patent/US20060289991A1/en
Priority to SG200603994A priority patent/SG128597A1/en
Priority to KR1020060053307A priority patent/KR20060131642A/ko
Priority to EP06012324A priority patent/EP1737036A2/en
Publication of JP2006351766A publication Critical patent/JP2006351766A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/1191—Forming a passivation layer after forming the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】信頼性の高いＢＧＡ型の半導体装置を提供する。
【解決手段】半導体基板１上に絶縁膜２、３を介して形成されたパッド電極４と、前記パッド電極４の表面に形成されたメッキ層７と、前記メッキ層７の表面に形成され、前記パッド電極と電気的に接続された導電端子９と、前記絶縁膜２、３上及び前記パッド電極４の側端部を覆うように形成された第１のパッシベーション膜５とを有する半導体装置において、前記第１のパッシベーション膜５上及び前記メッキ層７と前記導電端子９の側壁の一部を覆うように第２のパッシベーション膜１０を形成することにより、腐食の原因となるパッド電極４の露出部８を被覆する。
【選択図】図５

Description

本発明は信頼性の高いＢＧＡ型の半導体装置及びその製造方法に関するものである。
近年、新たなパッケージ技術として、ＣＳＰ（Chip Size Package）が注目されている。ＣＳＰとは、半導体チップの外形寸法と略同サイズの外形寸法を有する小型パッケージをいう。
従来より、ＣＳＰの一種として、ＢＧＡ（Ball Grid Array）型の半導体装置が知られている。このＢＧＡ型の半導体装置には、半導体基板表面のパッド電極と電気的に接続されたボール状の導電端子が設けられている。
そして、このＢＧＡ型の半導体装置を電子機器に組み込む際には、各導電端子をプリント基板上の配線パターンに圧着することで、半導体チップとプリント基板上に搭載される外部回路とを電気的に接続している。
このようなＢＧＡ型の電子装置は、側部に突出したリードピンを有するＳＯＰ（Small Outline Package）やＱＦＰ（Quad Flat Package）等の他のＣＳＰ型の半導体装置に比べて、多数の導電端子を設けることが出来、しかも小型化できるという長所を有するため、例えば携帯電話機に搭載されるデジタルカメラのイメージセンサチップ等として幅広く用いられている。
以下、図面（図７〜図１０）を用いて上記した従来のＢＧＡ型の半導体装置について説明する。図７〜図１０はそれぞれ、製造工程順に示した断面図である。
まず、図７に示すように、シリコン（Ｓｉ）等から成る半導体基板１００の上にシリコン酸化膜１０１，層間絶縁膜１０２（ポリイミド系樹脂膜、ＰＳＧ膜など）を形成する。
そして、層間絶縁膜１０２上に金属層（アルミニウム層）を形成し、不図示のマスクを用いてエッチングすることにより、層間絶縁膜１０２上にパッド電極１０３を形成する。
次に、図８に示すように、パッド電極１０３を含む半導体基板１００の表面上にソルダーレジストなどからなるパッシベーション膜１０４を形成し、当該パッシベーション膜１０４に露光・現像を施すことでパッド電極１０３の所定の表面を露出させる開口部１０５を形成する。
次に、図９に示すように、電解メッキ法または無電解メッキ法により、開口部１０５から露出したパッド電極１０３の表面上にニッケル（Ｎｉ）及び金（Ａｕ）の積層構造から成るメッキ層１０６を形成する。
ここで、パッド電極１０３の各隅部ではメッキ層１０６で被覆されず、露出部１０７が残された状態となっている。この露出部１０７が生じる原因は様々あると考えられる。かかる原因の一例としては、パッシベーション膜１０４に、当該膜の反りを防止するために添加されたフィラー（添加剤）などの影響で、前記開口部１０５の形成時においてパッシベーション膜１０４の側壁（パターニング面）にその残渣が残りやすく、側壁が凸凹になることから、メッキ層１０６が密着しにくいということが考えられる。
なお、ここで、露出部１０７とはパッシベーション膜１０４とメッキ層１０６との間におけるパッド電極１０３が露出された部位をいうものとする。
次に、図１０に示すようにメッキ層１０６の所定領域上に、電解メッキ法により、ハンダボールを固着し導電端子１０８を形成する。
なお、ハンダをスクリーン印刷し、このハンダを熱処理でリフローさせることで、導電端子１０８（ハンダバンプ）を形成することもできる。
本発明に関連する技術文献としては、以下の特許文献が挙げられる。
特開２０００−２９９４０６号公報
しかしながら、上述した従来のＢＧＡ型の半導体装置では、露出部１０７を介して水，薬液，腐食性ガス，金属イオン等の腐食の原因となる物質が浸入し、パッド電極１０３が腐食して半導体装置の信頼性が低下するという問題があった。
本発明は上記課題に鑑みてなされたものであり、その主な特徴は以下のとおりである。すなわち、本発明の半導体装置は、半導体基板上に絶縁膜を介して形成されたパッド電極と、前記パッド電極の端部を被覆するとともに前記パッド電極上に開口部を有する第１のパッシベーション膜と、前記パッド電極上に前記開口部を介して形成されたメッキ層と、前記メッキ層の表面に形成され、前記パッド電極と電気的に接続された導電端子と、前記メッキ層と前記第１のパッシベーション膜の間の前記パッド電極の露出部を被覆するように形成された第２のパッシベーション膜とを有することを特徴とする。
また、本発明に係る半導体装置は、前記第２のパッシベーション膜が前記導電端子の側壁の一部を被覆することを特徴とする。
また、本発明に係る半導体装置の製造方法は、以下の特徴を有する。すなわち、本発明に係る半導体装置の製造方法は、半導体基板上に形成されたパッド電極の端部を被覆する第１のパッシベーション膜を形成する工程と、前記パッド電極表面に、電解メッキ法または無電解メッキ法によりメッキ層を形成する工程と、前記メッキ層の表面に導電端子を形成する工程と、前記メッキ層と前記第１のパッシベーション膜の間の前記パッド電極の露出部を被覆するように第２のパッシベーション膜を形成する工程を備えることを特徴とする。
また、本発明に係る半導体装置の製造方法は、前記第２のパッシベーション膜が前記導電端子の側壁の一部を被覆することを特徴とする。
本発明に係る半導体装置及びその製造方法によれば、腐食の起こる原因となるパッド電極に生じていた露出部を覆うようにパッシベーション膜を形成するため、配線等のサイズを変えることなく、パッド電極の腐食を防止して、信頼性の高いＢＧＡ型の半導体装置を提供することができる。また、このパッシベーション膜で導電端子の側壁の一部を被覆することで、さらに信頼性が向上する。
次に、本発明の実施形態について図面を参照しながら詳細に説明する。図１〜図５はそれぞれ、工程順に示した断面図である。また、図６は本発明に係る半導体装置の平面図であり、図５は図６のＸ−Ｘ線に沿った断面図である。なお、半導体基板上にはＭＯＳトランジスタ、複数の配線、配線間を接続するプラグなどの素子や、シリコン酸化膜よりなる素子分離が適宜形成されているがその図示は省略している。また、図６においてパッド電極４から延在する配線についても図示を省略している。
まず、図１に示すように、シリコン（Ｓｉ）等から成る半導体基板１の表面に絶縁膜２（例えば、熱酸化法またはＣＶＤ法によるシリコン酸化膜）を例えば、２μｍの膜厚に形成する。次に、塗布・コーティング法（スピン塗布法またはスプレーでのコーティング）により絶縁膜２の表面に層間絶縁膜３（ポリイミド系樹脂膜などの有機膜）を例えば、１０μｍの膜厚に形成する。
本実施形態では、絶縁膜２のみでは耐圧に不安がある場合があるので、耐圧確保の観点から層間絶縁膜３を形成しているが層間絶縁膜３を特に設けない構成としてもよい。なお、層間絶縁膜３はＣＶＤ法などによるシリコン酸化膜，シリコン窒化膜，ＰＳＧ膜，ＢＰＳＧ膜その他の絶縁膜であってもよい。
次に、ＣＶＤ法、スパッタリング法その他の成膜方法によりパッド電極４となるアルミニウム（Ａｌ）や銅（Ｃｕ）等の金属層を形成し、その後不図示のマスクを用いて当該金属層をエッチングし、層間絶縁膜３上にパッド電極４を例えば、１μｍの膜厚に形成する。パッド電極４は半導体基板上の不図示の入力回路や出力回路と接続された外部接続用パッドである。
次に、図２に示すように、パッド電極４の端部を被覆し、パッド電極４上に、開口部６を有する第１のパッシベーション膜５を例えば１０μｍの厚みで形成する。この第１のパッシベーション膜５を形成するには、塗布・コーティング法によりポリイミド系樹脂膜、ソルダーレジスト膜などの有機系材料を層間絶縁膜３及びパッド電極４表面に塗布し、熱処理（プリベーク）を施す。なお、膜の反りを防止する観点から、フィラー（添加剤）を第１のパッシベーション膜５に添加してもよい。
次に、塗布された有機系材料を露光・現像してパッド電極４の所定の表面を露出させる前記開口部６を形成し、その後これに熱処理（ポストベーク）を施す。なお、第１のパッシベーション膜５は層間絶縁膜３上及びパッド電極４の端部を被覆する。この第１のパッシベーション膜５及び後述する第２のパッシベーション膜１０は、半導体基板１の表面を安定化し、腐食等から保護する保護膜として機能するものである。
次に、前記第１のパッシベーション膜５をマスクとして用い、図３に示すように、電解メッキ法または無電解メッキ法により、開口部６から露出したパッド電極４の表面上に主としてニッケルで構成されたニッケル（Ｎｉ）層と、主として金で構成された金（Ａｕ）層をこの順に積層したメッキ層７（下層＝ニッケル層，上層＝金層）を形成する。ここで、パッド電極４の各隅部ではメッキ層７で被覆されず、露出部８が残された状態となっている。なお、ここで、露出部８とは第１のパッシベーション膜５とメッキ層７との間におけるパッド電極４が露出された部位をいうものとする。
次に、図４に示すようにメッキ層７の所定領域上に、メッキ層７をメッキ電極として用いた電解メッキ法により、ハンダボールを固着し導電端子９を形成する。導電端子９をハンダボールで構成する場合には、導電端子９を容易に形成することができるという利点がある。導電端子９の高さの一例としては１００μｍである。
なお、ハンダをスクリーン印刷し、このハンダを熱処理でリフローさせることで、同様の導電端子９（ハンダバンプ）を形成することもできる。導電端子９をハンダバンプで構成する場合には、微細な形状の端子をより高い精度で形成することができるという利点がある。また、導電端子９は、金を材料としたものであってもよくその材料は特に限定されない。
次に、図５、６に示すように、半導体基板１の表面に、塗布・コーティング法によりポリイミド系樹脂膜、ソルダーレジスト膜などの有機系材料から成る第２のパッシベーション膜１０（リペアパッシベーション膜）を例えば１０μｍの厚みで形成する。なお、第２のパッシベーション膜１０の形成における熱処理（プリベーク，ポストベーク）、露光・現像の工程は上記第１のパッシベーション膜５におけるものと同様である。第２のパッシベーション膜１０は、メッキ層７と第１のパッシベーション膜５の間のパッド電極４の露出部８を被覆するように形成される。
これにより、露出部８を介してパッド電極４の表面に水，薬液等が浸入することを防止できるので、パッド電極４の腐食が防止され、半導体装置の信頼性を向上させることができる。また、第２のパッシベーション膜１０が導電端子９の側壁の一部を被覆するように形成されている。このため、水，薬液等が導電端子９の側壁を伝ってパッド電極４へと浸入することが防止され、さらに信頼性が向上する。
なお、既述のとおり、露出部８が生じる原因は様々ある（フィラーの影響や第１のパッシベーション膜５とメッキ層７との密着性など）と考えられるが、本発明はかかる原因に限定されることはなく、結果として露出部８が生じる半導体装置及びその製造方法に広く適用できるものである。
本発明の半導体装置及びその製造方法を説明する断面図である。 本発明の半導体装置及びその製造方法を説明する断面図である。 本発明の半導体装置及びその製造方法を説明する断面図である。 本発明の半導体装置及びその製造方法を説明する断面図である。 本発明の半導体装置及びその製造方法を説明する断面図である。 本発明の半導体装置及びその製造方法を説明する平面図である。 従来の半導体装置及びその製造方法を説明する断面図である。 従来の半導体装置及びその製造方法を説明する断面図である。 従来の半導体装置及びその製造方法を説明する断面図である。 従来の半導体装置及びその製造方法を説明する断面図である。
符号の説明
１ 半導体基板 ２ 絶縁膜 ３ 層間絶縁膜
４ パッド電極 ５ 第１のパッシベーション膜 ６ 開口部
７ メッキ層 ８ 露出部 ９ 導電端子 １０ 第２のパッシベーション膜
１００ 半導体基板 １０１ シリコン酸化膜 １０２ 層間絶縁膜
１０３ パッド電極 １０４ パッシベーション膜 １０５ 開口部
１０６ メッキ層 １０７ 露出部 １０８ 導電端子

Claims (10)

  1. 半導体基板上に絶縁膜を介して形成されたパッド電極と、
    前記パッド電極の端部を被覆するとともに前記パッド電極上に開口部を有する第１のパッシベーション膜と、
    前記パッド電極上に前記開口部を介して形成されたメッキ層と、
    前記メッキ層の表面に形成され、前記パッド電極と電気的に接続された導電端子と、
    前記メッキ層と前記第１のパッシベーション膜の間の前記パッド電極の露出部を被覆するように形成された第２のパッシベーション膜と、
    を有することを特徴とする半導体装置。
  2. 前記第２のパッシベーション膜は前記導電端子の側壁の一部を被覆することを特徴とする請求項１に記載の半導体装置。
  3. 前記第１及び第２のパッシベーション膜は、有機材料から成ることを特徴とする請求項１、２のいずれかに記載の半導体装置。
  4. 前記メッキ層はニッケル層及び金層の積層構造から成ることを特徴とする請求項１、２、３のいずれかに記載の半導体装置。
  5. 前記絶縁膜は、酸化膜及び層間絶縁膜から成ることを特徴とする請求項１、２、３、４のいずれかに記載の半導体装置。
  6. 半導体基板上に絶縁膜を介して形成されたパッド電極の端部を被覆する第１のパッシベーション膜を形成する工程と、
    前記パッド電極表面に、電解メッキ法または無電解メッキ法によりメッキ層を形成する工程と、
    前記メッキ層の表面に導電端子を形成する工程と、
    前記メッキ層と前記第１のパッシベーション膜の間の前記パッド電極の露出部を被覆するように第２のパッシベーション膜を形成する工程と、
    を備えることを特徴とする半導体装置の製造方法。
  7. 前記第２のパッシベーション膜は前記導電端子の側壁の一部を被覆することを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記第１及び第２のパッシベーション膜は、有機材料から成ることを特徴とする請求項６、７のいずれかに記載の半導体装置の製造方法。
  9. 前記メッキ層を形成する工程は、電解メッキ法または無電解メッキ法によりニッケル層を形成する工程と、
    前記ニッケル層の表面に、電解メッキ法または無電解メッキ法により金層を形成する工程を含むことを特徴とする請求項６、７、８のいずれかに記載の半導体装置の製造方法。
  10. 前記絶縁膜は、酸化膜及び層間絶縁膜から成ることを特徴とする請求項６、７、８、９のいずれかに記載の半導体装置の製造方法。
JP2005174921A 2005-06-15 2005-06-15 半導体装置及びその製造方法 Pending JP2006351766A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2005174921A JP2006351766A (ja) 2005-06-15 2005-06-15 半導体装置及びその製造方法
TW095119552A TW200735313A (en) 2005-06-15 2006-06-02 Semiconductor device and manufacturing method thereof
CNA2006100926710A CN1881573A (zh) 2005-06-15 2006-06-13 半导体装置及其制造方法
US11/451,619 US20060289991A1 (en) 2005-06-15 2006-06-13 Semiconductor device and manufacturing method of the same
SG200603994A SG128597A1 (en) 2005-06-15 2006-06-13 Semiconductor device and manufacturing method of the same
KR1020060053307A KR20060131642A (ko) 2005-06-15 2006-06-14 반도체 장치 및 그 제조 방법
EP06012324A EP1737036A2 (en) 2005-06-15 2006-06-14 Semiconductor device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005174921A JP2006351766A (ja) 2005-06-15 2005-06-15 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006351766A true JP2006351766A (ja) 2006-12-28

Family

ID=37076003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005174921A Pending JP2006351766A (ja) 2005-06-15 2005-06-15 半導体装置及びその製造方法

Country Status (7)

Country Link
US (1) US20060289991A1 (ja)
EP (1) EP1737036A2 (ja)
JP (1) JP2006351766A (ja)
KR (1) KR20060131642A (ja)
CN (1) CN1881573A (ja)
SG (1) SG128597A1 (ja)
TW (1) TW200735313A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7952200B2 (en) * 2008-07-16 2011-05-31 Infineon Technologies Ag Semiconductor device including a copolymer layer
US8455361B2 (en) * 2010-01-07 2013-06-04 Texas Instruments Incorporated Electroless plating of porous and non-porous nickel layers, and gold layer in semiconductor device
KR101968929B1 (ko) * 2012-09-11 2019-04-16 삼성디스플레이 주식회사 센서 기판, 이의 제조 방법 및 이를 포함하는 센싱 표시 패널
DE102012223904A1 (de) * 2012-10-05 2014-04-10 Continental Automotive Gmbh Verfahren zum Herstellen eines elektronischen Hochstrom-Schaltkreises mittels Gasspritz-Technologie und Abdichten mit isolierendem Polymer
JP6424610B2 (ja) * 2014-04-23 2018-11-21 ソニー株式会社 半導体装置、および製造方法
EP3730671A4 (en) * 2017-12-19 2021-08-18 JX Nippon Mining & Metals Corporation SEMICONDUCTOR WAFER AND METHOD OF MANUFACTURING THEREOF
JP7332304B2 (ja) * 2019-02-14 2023-08-23 キオクシア株式会社 半導体装置およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037129A (ja) * 2001-07-25 2003-02-07 Rohm Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN1881573A (zh) 2006-12-20
US20060289991A1 (en) 2006-12-28
SG128597A1 (en) 2007-01-30
KR20060131642A (ko) 2006-12-20
EP1737036A2 (en) 2006-12-27
TW200735313A (en) 2007-09-16

Similar Documents

Publication Publication Date Title
JP4775007B2 (ja) 半導体装置及びその製造方法
TWI476880B (zh) 用於積體電路之凸塊應力減輕層
JP4745007B2 (ja) 半導体装置及びその製造方法
JP5249080B2 (ja) 半導体装置
KR100802267B1 (ko) Bga형 반도체 장치 및 그 제조 방법
KR20060131642A (ko) 반도체 장치 및 그 제조 방법
JPWO2011111308A1 (ja) 半導体装置の製造方法及び半導体装置
JP2001053075A (ja) 配線構造及び配線形成方法
JP2005317685A (ja) 半導体装置およびその製造方法
JP2008244383A (ja) 半導体装置およびその製造方法
JP4693855B2 (ja) 半導体パッケージ及びその製造方法
JP5036217B2 (ja) 半導体装置及びその製造方法
JP2007005357A (ja) 半導体装置の製造方法
TW202030846A (zh) 半導體裝置及製造方法
JPH11233669A (ja) 半導体装置の製造方法
JP2006287094A (ja) 半導体装置及びその製造方法
JP2006073888A (ja) 半導体装置及びその製造方法
JP2006303036A (ja) 半導体装置
JP2007258354A (ja) 半導体装置の製造方法
JP2005093931A (ja) 半導体装置
KR101671973B1 (ko) 다층 금속 범프 구조체 및 그 제조방법
JP5970277B2 (ja) 半導体装置
JP2011091432A (ja) 半導体装置の製造方法
JP2010199103A (ja) 半導体装置の製造方法
JP2007115984A (ja) 半導体装置およびその製造方法