JP2006235452A - 表示パネル駆動装置、表示装置、差動伝送システムおよび差動信号出力装置 - Google Patents

Abstract

【課題】 ＲＳＤＳ等の差動伝送方式が適用された液晶パネル駆動装置の消費電力およびノイズを低減する。
【解決手段】 駆動装置１２０Ｃのタイミングコントローラ１０は差動ドライバ１３とクロック信号出力器１５と位相調整器１６とを含む。差動ドライバ１３は２段のインダクタ４１，４２を介して信号線２１，２２の一端２１ａ，２２ａに接続されており、インダクタ４１，４２のインダクタンスは信号線２１，２２を伝搬する差動信号ＤＳが共振を起こすように選定されている。信号線２１，２２の他端２１ｂ，２２ｂ間に終端抵抗３０が接続されている。信号線２１，２２の途中に差動レシーバ５３が接続されている。位相調整器１６はクロック信号Ｃの位相をインダクタ４１，４２による差動信号ＤＳの遅延に応じて調整し、クロック信号ＣＢとして出力する。クロック信号ＣＢに同期して差動ドライバ１３は差動信号ＤＳを出力する。
【選択図】 図５

Description

本発明は、表示パネル駆動装置、表示装置、差動伝送システムおよび差動信号出力装置に関し、特に差動信号の利用において消費電力およびノイズを低減する技術に関する。

図８に従来の液晶表示装置の駆動装置１２０Ｐを説明するためのブロック図を示す。駆動装置１２０Ｐは、不図示の液晶パネルのソース線（「データ線」とも呼ばれる）およびゲート線（「走査線」とも呼ばれる）にソース線駆動信号およびゲート線駆動信号を供給することによって液晶パネルを駆動・制御する。図８には駆動装置１２０Ｐのうちでソース線駆動信号の生成・出力に関連する部分を模式的に図示している。

駆動装置１２０Ｐにおいて、タイミングコントローラ１０Ｐは不図示の外部信号に基づいてクロック信号、表示信号ＤＳＰ等の信号を生成し、出力する。なお、表示信号ＤＳＰは差動信号であるため同じ符号ＤＳＰを用いて「差動信号ＤＳＰ」とも呼ぶことにする。タイミングコントローラ１０Ｐから出力された差動信号ＤＳＰは、信号線対を成す２本の信号線２１Ｐ，２２Ｐを介して、ソースドライバ５０Ｐへ伝送される。

特に駆動装置１２０Ｐでは、信号線２１Ｐ，２２Ｐの一端２１ａＰ，２２ａＰ同士が終端抵抗３０ａＰで接続されているとともに、信号線２１Ｐ，２２Ｐの他端２１ｂＰ，２２ｂＰ同士が終端抵抗３０ｂＰで接続されている。そして、信号線２１Ｐ，２２Ｐの途中に（すなわち一端２１ａＰ，２２ａＰと他端２１ｂＰ，２２ｂＰとの間に）タイミングコントローラ１０Ｐおよび複数のソースドライバ５０Ｐが接続されている。

ここで、信号線２１Ｐ，２２Ｐの両端が終端抵抗３０ａＰ，３０ｂＰで終端され、信号線２１Ｐ，２２Ｐの途中に信号出力器にあたるタイミングコントローラ１０Ｐが接続された構成を「ダブル終端方式」と呼ぶことにする。

各ソースドライバ５０Ｐは差動信号ＤＳＰを受信するための差動レシーバ（図示せず）を有しており、ソースドライバ５０Ｐは表示信号ＤＳＰに基づいてソース線駆動信号を生成して液晶パネルのソース線に供給する。
特開平１０−２０８３７号公報 特開２００４−１０２２５９号公報

駆動装置１２０Ｐにおける差動信号ＤＳＰの生成・伝送の方式として、例えば減少スイング差動伝送方式（ＲＳＤＳ：Reduced Swing Differential Signaling）、小振幅差動信号方式（ＬＶＤＳ：Low-Voltage Differential Signaling)、ミニ小振幅差動信号方式（mini-ＬＶＤＳ）等が利用される。従来の伝送方式における信号振幅は３．３Ｖであるのに対して、これらの差動伝送方式では信号振幅を１００ｍＶ〜２００ｍＶとしており、このような振幅信号の減少によって消費電力および電磁妨害ノイズ（ＥＭＩ（Electromagnetic Interference）ノイズ）を低減できると考えられている。

しかしながら、実際には駆動装置１２０Ｐにおける消費電力およびノイズの低減効果は不十分であることが分かった。

本発明は、このような点にかんがみてなされたものであり、消費電力およびノイズを低減しうる、差動信号を利用した表示パネル駆動装置、表示装置、差動伝送システムおよび差動信号出力装置を提供することを目的とする。

上記目的を達成するために本発明に係る表示パネル駆動装置は、表示パネルに接続されて前記表示パネルを駆動する表示パネル駆動装置であって、差動信号を出力する信号出力器と、前記差動信号が一端側から入力されるように設けられた第１信号線および第２信号線と、前記第１信号線の他端と前記第２信号線の他端との間に接続された終端抵抗と、前記一端と前記他端との間において前記第１信号線および前記第２信号線に接続されて前記差動信号を受信する少なくとも１つの差動レシーバを備えることを特徴とする。

また、前記信号出力器と前記第１信号線の前記一端との間に設けられた少なくとも１段の第１インダクタと、前記信号出力器と前記第２信号線の前記一端との間に設けられた少なくとも１段の第２インダクタと、をさらに備え、前記少なくとも１段の第１インダクタおよび前記少なくとも１段の第２インダクタは、前記差動信号が共振を起こすインダクタンスを有することを特徴とする。

また、前記信号出力器は、前記少なくとも１段の第１インダクタおよび前記少なくとも１段の第２インダクタによる前記差動信号の遅延に応じたタイミングで前記差動信号を出力することを特徴とする。

また、前記少なくとも１段の第１インダクタおよび前記少なくとも１段の第２インダクタはそれぞれ２段のインダクタであることを特徴とする。

さらに、本発明に係る表示装置は、前記表示パネル駆動装置と、前記表示パネル駆動装置に接続されて駆動される表示パネルを備えることを特徴とする。

さらに、本発明に係る差動伝送システムは、差動信号を出力する信号出力器と、前記差動信号が一端側から入力されるように設けられた第１信号線および第２信号線と、前記第１信号線の他端と前記第２信号線の他端との間に接続された終端抵抗と、前記一端と前記他端との間において前記第１信号線および前記第２信号線に接続されて前記差動信号を受信する少なくとも１つの差動レシーバと、を備えることを特徴とする。

また、前記信号出力器と前記第１信号線の前記一端との間に設けられた少なくとも１段の第１インダクタと、前記信号出力器と前記第２信号線の前記一端との間に設けられた少なくとも１段の第２インダクタと、をさらに備え、前記少なくとも１段の第１インダクタおよび前記少なくとも１段の第２インダクタは、前記差動信号が共振を起こすインダクタンスを有することを特徴とする。

また、前記信号出力器は、前記少なくとも１段の第１インダクタおよび前記少なくとも１段の第２インダクタによる前記差動信号の遅延に応じたタイミングで前記差動信号を出力することを特徴とする。

また、前記少なくとも１段の第１インダクタおよび前記少なくとも１段の第２インダクタはそれぞれ２段のインダクタであることを特徴とする
さらに、本発明に係る差動信号出力装置は、差動信号を出力する信号出力器と、前記差動信号が一端側から入力されるように設けられ、かつ、前記一端と他端との間に前記差動信号を受信する少なくとも１つの差動レシーバが接続されるように設けられた、第１信号線および第２信号線と、前記第１信号線の前記他端と前記第２信号線の前記他端との間に接続された終端抵抗を備えることを特徴とする。

さらに、本発明に係る差動信号出力装置は、少なくとも１段のインダクタを含み、前記少なくとも１段のインダクタを介して差動信号を出力する信号出力器と、前記差動信号が一端側から入力されるように設けられ、かつ、前記一端と他端との間に前記差動信号を受信する少なくとも１つの差動レシーバが接続されるように設けられた、第１信号線および第２信号線と、前記第１信号線の前記他端と前記第２信号線の前記他端との間に接続された終端抵抗と、を備えることを特徴とする。

請求項１の発明によれば、第１信号線および第２信号線の一端側から差動信号が入力され、第１信号線および第２信号線の他端は終端抵抗で終端されている（シングル終端方式）。このため、信号線対の両端が終端抵抗で終端され、信号線対の途中に信号出力器が接続された構成（ダブル終端方式）に比べて、信号出力器に対する負荷が低減される。出力調整機能付き信号出力器を用いることにより、信号出力器における出力を低減することができ、その結果、信号出力器の表示パネル駆動装置の消費電力の低減および信号出力器におけるノイズ（ＥＭＩノイズ）の低減をすることのできる表示パネル駆動装置を提供することができる。

請求項２の発明によれば、第１インダクタおよび第２インダクタによって差動信号が共振を起こすので、第１信号線および第２信号線を伝搬する差動信号の振幅が大きくなる。このため、信号出力器の出力を下げても、差動レシーバが受信可能な信号レベルを確保できる。したがって、かかる出力低減によって、上述の消費電力およびノイズをさらに低減することができる。

請求項３の発明によれば、信号出力器はインダクタによる差動信号の遅延に応じたタイミングで差動信号を出力するので、差動信号の遅延が補償される。したがって、第１インダクタおよび第２インダクタを適用しても差動信号の送受信を適切に行うことができる。

請求項４の発明によれば、実装面積やコスト等の観点から実用的な表示パネル駆動装置を提供することができる。

請求項５の発明によれば、表示パネル駆動装置の消費電力低減によって表示装置の消費電力を低減することができるし、表示パネル駆動装置のノイズ低減によって表示品質を向上させることができる。

請求項６の発明によれば、第１信号線および第２信号線の一端側から差動信号が入力され、第１信号線および第２信号線の他端は終端抵抗で終端されている（シングル終端方式）。このため、信号線対の両端が終端抵抗で終端され、信号線対の途中に信号出力器が接続された構成（ダブル終端方式）に比べて、信号出力器に対する負荷が低減される。出力調整機能付き信号出力器を用いることにより、信号出力器における出力を低減することができ、その結果、信号出力器の差動伝送システムの消費電力の低減および信号出力器におけるノイズ（ＥＭＩノイズ）の低減をすることのできる差動伝送システムを提供することができる。

請求項７の発明によれば、第１インダクタおよび第２インダクタによって差動信号が共振を起こすので、第１信号線および第２信号線を伝搬する差動信号の振幅が大きくなる。このため、信号出力器の出力を下げても、差動レシーバが受信可能な信号レベルを確保できる。したがって、かかる出力低減によって、上述の消費電力およびノイズをさらに低減することができる。

請求項８の発明によれば、信号出力器はインダクタによる差動信号の遅延に応じたタイミングで差動信号を出力するので、差動信号の遅延が補償される。したがって、第１インダクタおよび第２インダクタを適用しても差動信号の送受信を適切に行うことができる。

請求項９の発明によれば、実装面積やコスト等の観点から実用的な差動伝送システムを提供することができる。

請求項１０の発明によれば、第１信号線および第２信号線の一端側から差動信号が入力され、第１信号線および第２信号線の他端は終端抵抗で終端されている（シングル終端方式）。このため、信号線対の両端が終端抵抗で終端され、信号線対の途中に信号出力器が接続された構成（ダブル終端方式）に比べて、信号出力器に対する負荷が低減される。出力調整機能付き信号出力器を用いることにより、信号出力器における出力を低減することができ、その結果、信号出力器の差動信号出力装置の消費電力の低減および信号出力器におけるノイズ（ＥＭＩノイズ）の低減をすることのできる差動信号出力装置を提供することができる。

請求項１１の発明によれば、信号出力器がインダクタを含んで構成されるので、基板実装面積が減り、その分基板面積を小さくできるとともに、部品点数の削減が可能になる。

以上のように、本発明によれば、差動信号を利用した表示パネル駆動装置、表示装置、差動伝送システムおよび差動信号出力装置において消費電力およびノイズを低減することができ、その結果、上記表示装置においては表示品質が向上する。

以下、図面を参照して本発明の最良の実施例を説明する。但し、以下に示す実施例は、本発明の技術思想を具体化するための接続装置を例示するものであって、本発明をこの接続装置に特定することを意図するものではなく、特許請求の範囲に含まれるその他の実施例のものも等しく適応し得るものである。

図１に実施例１に係る表示装置としての液晶表示装置１００を説明するためのブロック図を示す。図１に示すように、液晶表示装置１００は、表示パネルとしての液晶パネル１１０と、表示パネル駆動装置としての駆動装置１２０とに大別される。駆動装置１２０は、液晶パネル１１０の不図示のソース線（「データ線」とも呼ばれる）およびゲート線（「走査線」とも呼ばれる）に接続されており、ソース線およびゲート線にソース線駆動信号ＳＳおよびゲート線駆動信号ＧＳを供給することによって液晶パネル１００を駆動・制御する。

図２に駆動装置１２０を説明するためのブロック図を示す。なお、図２には以下の説明に必要な構成のみを模式的に図示しており、その他の構成、例えばゲート線を駆動するゲートドライバ等は公知の構成を適用可能である。図２に示すように、駆動装置１２０は、信号出力器としてのタイミングコントローラ１０と、複数のソースドライバ５０から成るソースドライバ群５とを含んでいる。

駆動装置１２０には不図示のインタフェースを介して外部信号が入力され、タイミングコントローラ１０は当該外部信号に基づく信号Ｓおよびクロック信号Ｃを取得し、信号Ｓから表示信号（または表示データ）ＤＳ等の信号を生成し、出力する。なお、上記外部信号には例えば映像信号、水平同期信号、垂直同期信号等が含まれており、例えばタイミングコントローラ１０の前段の回路によって当該外部信号からの抽出によってまたは当該外部信号に基づいて信号Ｓが生成される。なお、タイミングコントローラ１０は各種の出力信号の出力（出力レベル）を調整する機能を有している。

特に、駆動装置１２０では、タイミングコントローラ１０による表示信号ＤＳの生成・出力および伝送の方式として、例えば減少スイング差動伝送方式（ＲＳＤＳ：Reduced Swing Differential Signaling）、小振幅差動信号方式（ＬＶＤＳ：Low-Voltage Differential Signaling)、ミニ小振幅差動信号方式（mini-ＬＶＤＳ）等を利用する。このため、表示信号ＤＳを同じ符号ＤＳを用いて「差動信号ＤＳ」とも呼ぶことにする。

ソースドライバ５０は表示信号ＤＳに基づいて液晶パネル１００（図１参照）のソース線駆動信号ＳＳを生成し、当該信号ＳＳによって、そのソースドライバ５０が接続されているソース線を駆動する。

図３に駆動装置１２０に適用される差動伝送システム２２０を説明するためのブロック図を示す。

図３に示すように、タイミングコントローラ１０は、上述のＲＳＤＳ等の方式を利用して差動信号ＤＳを生成して出力する差動ドライバ（または差動信号生成器）１３と、クロック信号出力器１５とを含んでいる。なお、クロック信号出力器１５は入力された上記クロック信号Ｃに基づいてクロック信号を生成して出力し、例えば差動ドライバ１３はクロック信号出力器１５が生成した当該クロック信号に基づいたタイミングで（同期して）動作する。なお、かかる同期を図３等では差動ドライバ１３とクロック信号出力器１５との間に図示した幅広の両側矢印で以て模式的に示している。

また、各ソースドライバ５０は差動信号ＤＳを受信する差動レシーバ５３を含んでいる。差動レシーバ５３は基本的に差動増幅器によって構成可能であり、差動ドライバ１３の上記方式種別に応じて、換言すれば差動信号ＤＳの方式種別に応じて構成される。

特に、駆動装置１２０では、タイミングコントローラ１０とソースドライバ５０との間における差動信号ＤＳの送受信に差動伝送システム２２０が適用されており、当該差動伝送システム２２０は、信号出力器としてのタイミングコントローラ１０と、信号線対を成す第１信号線２１および第２信号線２２と、終端抵抗３０と、各ソースドライバ５０内の差動レシーバ５３とを含んで構成される。

詳細には、差動ドライバ１３の一方の出力端（タイミングコントローラ１０の出力端でもある）１１に第１信号線２１の一端２１ａが接続されており、差動ドライバ１３の他方の出力端（タイミングコントローラ１０の出力端でもある）１２に第２信号線２２の一端２２ａが接続されている。これにより、差動信号ＤＳが一端２１ａおよび一端２２ａの側から第１信号線２１および第２信号線２２に入力される。他方、第１信号線２１の他端２１ｂと第２信号線２２の他端２２ｂとの間に終端抵抗３０が接続されている。

そして、第１信号線２１は一端２１ａと他端２１ｂとの間において（すなわち当該信号線２１の途中において）差動レシーバ５３の一方の入力端（ソースドライバ５０の入力端でもある）５１に接続されており、第２信号線２２は一端２２ａと他端２２ｂとの間において（すなわち当該信号線２２の途中において）差動レシーバ５３の他方の入力端（ソースドライバ５０の入力端でもある）５２に接続されている。これにより、各ソースドライバ５０の差動レシーバ５３は一端２１ａ，２２ａと他端２１ｂ，２２ｂとの間において第１信号線２１および第２信号線２２に接続されて差動信号ＤＳを受信する。

差動伝送システム２２０およびこれが適用された駆動装置１２０によれば、第１信号線２１の一端２１ａおよび第２信号線２２の一端２２ａの側から差動信号ＤＳが入力され、第１信号線２１の他端２１ｂおよび第２信号線２２の他端２２ｂは終端抵抗３０で終端されている（「シングル終端方式」と呼ぶことにする）。このため、図８のダブル終端方式の差動伝送システムを適用した駆動装置１２０Ｐに比べて、信号出力器としてのタイミングコントローラ１０に対する負荷すなわち終端抵抗の抵抗値が低減される。上述のようにタイミングコントローラ１０は出力調整機能を有しているので、タイミングコントローラ１０における出力を低減することができ、その結果、タイミングコントローラ１０の消費電力の低減およびタイミングコントローラ１０におけるノイズ（ＥＭＩノイズ）の低減をすることができる。

したがって、タイミングコントローラ１０の消費電力低減（換言すれば駆動装置１２０の消費電力低減）によって液晶表示装置１００の消費電力を低減することができ、タイミングコントローラ１０のノイズ低減（換言すれば駆動装置１２０のノイズ低減）によって液晶表示装置の表示品質を向上させることができる。

図４に実施例２に係る駆動装置１２０Ｂおよび当該装置１２０Ｂに適用される差動伝送システム２２０Ｂを説明するためのブロック図を示す。駆動装置１２０Ｂは、図１の液晶表示装置１００において駆動装置１２０に替えて適用可能である。

図４と既述の図３とを比較すれば分かるように、図４の駆動装置１２０Ｂは、図３の駆動装置１２０において、タイミングコントローラ１０をタイミングコントローラ１０Ｂに替え、かつ、第１インダクタ４１および第２インダクタ４２を追加した構成を有しており、その他については図３の駆動装置１２０と同様の構成を有している。このとき、駆動装置１２０Ｂに適用された差動伝送システム２２０Ｂは、信号出力器としてのタイミングコントローラ１０Ｂと、第１信号線２１および第２信号線２２と、終端抵抗３０と、各ソースドライバ５０内の差動レシーバ５３と、第１インダクタ４１および第２インダクタ４２とを含んで構成される。

詳細には、図４に示すように、タイミングコントローラ１０Ｂは図３のタイミングコントローラ１０と同様に差動ドライバ１３を含んでいるが、差動ドライバ１３の出力端（タイミングコントローラ１０Ｂの出力端でもある）１１と第１信号線２１の一端２１ａとの間に第１インダクタ４１が設けられている。すなわち、差動ドライバ１３の出力端１１は第１インダクタ４１を介して第１信号線２１の一端２１ａに接続されている。同様に、差動ドライバ１３の出力端（タイミングコントローラ１０Ｂの出力端でもある）１２と第２信号線２２の一端２２ａとの間に第２インダクタ４２が設けられており、差動ドライバ１３の出力端１２は第２インダクタ４２を介して第２信号線２２の一端２２ａに接続されている。

特に、第１インダクタ４１および第２インダクタ４２のインダクタンスは、差動ドライバ１３の駆動周波数帯においてインピーダンスが高く、第１信号線２１および第２信号線２２を伝搬する差動信号ＤＳが共振を起こすように選定されている。加えて、共振によってオーバーシュートおよびアンダーシュートが生じた信号波形のピークが差動レシーバ５３の入力しきい値（例えば±１００ｍＶ）を超えるように選定されている。

差動伝送システム２２０Ｂおよびこれが適用された駆動装置１２０Ｂによれば、第１インダクタ４１および第２インダクタ４２によって差動信号ＤＳが共振を起こすので、第１信号線２１および第２信号線２２を伝搬する差動信号ＤＳの振幅が大きくなる。このため、信号出力器としてのタイミングコントローラ１０Ｂの出力を下げても、差動レシーバ５３が受信可能な信号レベルを確保することは可能である。したがって、タイミングコントローラ１０Ｂの出力を低減することによって、図３の差動伝送システム２２０および駆動装置１２０よりもさらに消費電力およびノイズを低減することができる。そして、駆動装置１２０Ｂを適用した液晶表示装置１００（図１参照）によれば、消費電力の低減および表示品質の向上がいっそう図られる。

ところで、インダクタ４１，４２の影響によって差動信号ＤＳの伝搬に遅延、換言すれば差動信号ＤＳとクロック信号Ｃとの間のタイミングずれが生じるが、差動伝送システム２２０Ｂ、したがって駆動装置１２０Ｂはこの遅延を補償する機能を有しており、以下にこれを説明する。

タイミングコントローラ１０Ｂは、既述のタイミングコントローラ１０（図２および図３参照）と同様に、差動信号（表示信号）ＤＳを生成する差動ドライバ１３およびクロック信号出力器１５を含んでおり、さらにクロック信号Ｃを受信し当該信号Ｃの位相を調整してクロック信号ＣＢとしてクロック信号出力器１５へ出力する位相調整器１６を含んでいる。詳細には、位相調整器１６はクロック信号Ｃについてインダクタ４１，４２の挿入による差動信号ＤＳの遅延に応じた位相の調整をして（より具体的には差動信号ＤＳの遅延に応じて遅延させて）、クロック信号ＣＢを生成してクロック信号出力器１５へ出力する。なお、位相調整量は、例えば、位相調整器１６にあらかじめ設定しておくことによって設定可能である。

そして、クロック信号出力器１５が位相調整されたクロック信号ＣＢを受信し、当該信号ＣＢに基づくタイミングで（同期して）差動ドライバ１３が差動信号ＤＳを出力する。すなわち、タイミングコントローラ１０はインダクタ４１，４２による差動信号ＤＳの遅延に応じたタイミングで差動信号ＤＳを出力する。差動伝送システム２２０Ｂおよび駆動装置１２０Ｂによれば、このようにしてインダクタ４１，４２の挿入による遅延が補償される。したがって、インダクタ４１，４２を適用しても差動信号ＤＳの送受信を適切に行うことができる。

さて、一般的に信号線上にインダクタを設けると信号遅延が発生するので、そのようなインダクタをわざわざＲＳＤＳ等の差動伝送方式に設けようという発想や動機は生じない。これに対して、本発明は、差動伝送システム２２０Ｂおよび駆動装置１２０Ｂにインダクタを積極的に利用するものである。すなわち、インダクタによる共振作用という側面に着目し、インダクタによって差動信号ＤＳに意図的に共振を起こし、この共振による波形のオーバーシュートおよびアンダーシュートを積極的に利用するものである。しかも、差動伝送システム２２０Ｂおよび駆動装置１２０Ｂでは上述の遅延に対しては補償手段を設けることによって対策が施されている。このように、本発明は、従来からの一般的・固定的な認識にとらわれずに有用な技術として利用した点に差動伝送システム２２０Ｂおよび駆動装置１２０Ｂの意義がある。なお、コモンモードフィルタは波形歪みを抑えつつノイズを除去するために利用されるものであり、共振を起こさせるためのものではない。

次に、図５に、実施例２に係る他の駆動装置１２０Ｃおよび当該装置１２０Ｃに適用される差動伝送システム２２０Ｃを説明するためのブロック図を示す。駆動装置１２０Ｃは、図１の液晶表示装置１００において駆動装置１２０に替えて適用可能である。

図５と上述の図４とを比較すれば分かるように、図５の駆動装置１２０Ｃは、図４の駆動装置１２０Ｂにおいて第１インダクタ４１および第２インダクタ４２をそれぞれ直列２段に変更した構成を有しており、その他については図４の駆動装置１２０Ｂと同様の構成を有している。このとき、２段の第１インダクタ４１および２段の第２インダクタ４２のインダクタンスは、図４の駆動装置１２０Ｂと同様に、第１信号線２１および第２信号線２２を伝搬する差動信号ＤＳが共振を起こすように選定されている。このとき、駆動装置１２０Ｃに適用された差動伝送システム２２０Ｃは、信号出力器としてのタイミングコントローラ１０Ｂと、第１信号線２１および第２信号線２２と、終端抵抗３０と、各ソースドライバ５０内の差動レシーバ５３と、２段の第１インダクタ４１および２段の第２インダクタ４２とを含んで構成される。

差動伝送システム２２０Ｃおよびこれが適用された駆動装置１２０Ｃによれば、インダクタ４１，４２の段数が多いほど共振が大きくなるので、差動伝送システム２２０Ｂおよび駆動装置１２０Ｂによる場合と同様の効果をより顕著に得られる。第１インダクタ４１および第２インダクタ４２はそれぞれ３段以上であっても構わないが、特に２段であれば駆動装置１２０Ｃを実装面積やコスト等の観点において実用的な構成にすることができる。

なお、実施例１，２では差動伝送システム２２０，２２０Ｂ，２２０Ｃが液晶表示装置１００の駆動装置１２０，１２０Ｂ，１２０Ｃに適用される例を説明したが、液晶表示装置１００のみならず他の表示装置、例えばプラズマディスプレイ装置等の駆動装置にも当該差動伝送システム２２０，２２０Ｂ，２２０Ｃは適用可能である。さらに、差動伝送システム２２０，２２０Ｂ，２２０Ｃは、表示装置の駆動装置１２０，１２０Ｂ，１２０Ｃに限られず、その他の種々の回路・装置に適用可能であることは言うまでもない。また、第１信号線２１および第２信号線２２は、例えば、プリント基板等上の配線パターンであってもよいし、いわゆるケーブル線であってもよい。

図６に実施例３に係る差動信号出力装置２５０Ｃを説明するためのブロック図を示す。図６に示すように、差動信号出力装置２５０Ｃは既述の図５の差動伝送システム２２０Ｃの構成からソースドライバ５０を除いた構成に相当する。逆に言えば、差動信号出力装置２５０Ｃと外部の差動レシーバ５３との組み合わせが既述の差動伝送システム２２０Ｃに相当する。すなわち、差動信号出力装置２５０Ｃは、図４および図５のタイミングコントローラ１０Ｂと同様の機能を有する信号出力器１０Ｃと、第１信号線２１および第２信号線２２と、終端抵抗３０と、２段の第１インダクタ４１および２段の第２インダクタ４２とを含んで構成される。

このような差動信号出力装置２５０Ｃによっても、既述の差動伝送システム２２０Ｃと同様の効果を得ることができる。

図７に実施例３に係る他の差動信号出力装置２５０Ｄを説明するためのブロック図を示す。図７に示すように、差動信号出力装置２５０Ｄの信号出力器１０Ｄは、上述の図６の差動信号出力装置２５０Ｃの信号出力器１０Ｃと２段の第１インダクタ４１および２段の第２インダクタ４２とを含んで構成されている。このとき、差動信号出力装置２５０Ｄは当該信号出力器１０Ｄと第１信号線２１と第２信号線２２と終端抵抗３０とを含んで構成される。

差動信号出力装置２５０Ｄは個々の要素をみれば差動信号出力装置２５０Ｃと同様の構成とも言えるが、上述のように差動信号出力装置２５０Ｄの信号出力器１０Ｄは信号出力器１０Ｃ（図６参照）と２段の第１インダクタ４１および２段の第２インダクタ４２とを含んで構成されるので、差動信号出力装置２５０Ｃに比べて、基板実装面積が減り、その分基板面積を小さくできるとともに、部品点数の削減が可能になる。

なお、差動信号出力装置２５０Ｃ，２５０Ｄにおいて第１インダクタ４１および第２インダクタ４２をそれぞれ１段にすることによって、差動伝送システム２２０Ｂ（図４参照）に対応した差動信号出力装置を構成することもできる。また、差動信号出力装置２５０Ｃ，２５０Ｄから第１インダクタ４１および第２インダクタ４２を取り除くことによって、差動伝送システム２２０（図３参照）に対応した差動信号出力装置を構成することもできる。

実施形態１に係る液晶表示装置を説明するためのブロック図である。 実施形態１に係る液晶表示装置の駆動装置を説明するためのブロック図である。 実施形態１に係る液晶表示装置の駆動装置における差動伝送システムを説明するためのブロック図である。 実施形態２に係る液晶表示装置の駆動装置を説明するためのブロック図である。 実施形態２に係る液晶表示装置の他の駆動装置を説明するためのブロック図である。 実施形態３に係る差動信号出力装置を説明するためのブロック図である。 実施形態３に係る他の差動信号出力装置を説明するためのブロック図である。 従来の液晶表示装置の駆動装置を説明するためのブロック図である。

符号の説明

１０，１０Ｂ タイミングコントローラ（信号出力器）
１０Ｃ，１０Ｄ 信号出力器
１３ 差動ドライバ
１５ クロック信号出力器
１６ 位相調整器
２１ 第１信号線
２２ 第２信号線
２１ａ，２２ａ 一端
２１ｂ，２２ｂ 他端
３０ 終端抵抗
４１ 第１インダクタ
４２ 第２インダクタ
５３ 差動レシーバ
１００ 液晶表示装置（表示装置）
１１０ 液晶パネル（表示パネル）
１２０，１２０Ｂ，１２０Ｃ 駆動装置（表示パネル駆動装置）
２２０，２２０Ｂ，２２０Ｃ 差動伝送システム
２５０Ｃ，２５０Ｄ 差動信号出力装置
Ｃ，ＣＢ クロック信号
ＤＳ 表示信号（差動信号）

Claims (11)

1. 表示パネルに接続されて前記表示パネルを駆動する表示パネル駆動装置であって、差動信号を出力する信号出力器と、前記差動信号が一端側から入力されるように設けられた第１信号線および第２信号線と、前記第１信号線の他端と前記第２信号線の他端との間に接続された終端抵抗と、前記一端と前記他端との間において前記第１信号線および前記第２信号線に接続されて前記差動信号を受信する少なくとも１つの差動レシーバを備えることを特徴とする表示パネル駆動装置。
2. 前記信号出力器と前記第１信号線の前記一端との間に設けられた少なくとも１段の第１インダクタと、前記信号出力器と前記第２信号線の前記一端との間に設けられた少なくとも１段の第２インダクタと、をさらに備え、前記少なくとも１段の第１インダクタおよび前記少なくとも１段の第２インダクタは、前記差動信号が共振を起こすインダクタンスを有することを特徴とする請求項１に記載の表示パネル駆動装置。
3. 前記信号出力器は、前記少なくとも１段の第１インダクタおよび前記少なくとも１段の第２インダクタによる前記差動信号の遅延に応じたタイミングで前記差動信号を出力することを特徴とする請求項２に記載の表示パネル駆動装置。
4. 前記少なくとも１段の第１インダクタおよび前記少なくとも１段の第２インダクタはそれぞれ２段のインダクタであることを特徴とする請求項２または請求項３に記載の表示パネル駆動装置。
5. 請求項１ないし請求項４のいずれかに記載の表示パネル駆動装置と、前記表示パネル駆動装置に接続されて駆動される表示パネルと、を備えることを特徴とする表示装置。
6. 差動信号を出力する信号出力器と、前記差動信号が一端側から入力されるように設けられた第１信号線および第２信号線と、前記第１信号線の他端と前記第２信号線の他端との間に接続された終端抵抗と、前記一端と前記他端との間において前記第１信号線および前記第２信号線に接続されて前記差動信号を受信する少なくとも１つの差動レシーバを備えることを特徴とする差動伝送システム。
7. 前記信号出力器と前記第１信号線の前記一端との間に設けられた少なくとも１段の第１インダクタと、前記信号出力器と前記第２信号線の前記一端との間に設けられた少なくとも１段の第２インダクタと、をさらに備え、前記少なくとも１段の第１インダクタおよび前記少なくとも１段の第２インダクタは、前記差動信号が共振を起こすインダクタンスを有することを特徴とする請求項６に記載の差動伝送システム。
8. 前記信号出力器は、前記少なくとも１段の第１インダクタおよび前記少なくとも１段の第２インダクタによる前記差動信号の遅延に応じたタイミングで前記差動信号を出力することを特徴とする請求項７に記載の差動伝送システム。
9. 前記少なくとも１段の第１インダクタおよび前記少なくとも１段の第２インダクタはそれぞれ２段のインダクタであることを特徴とする請求項７または請求項８に記載の差動伝送システム。
10. 差動信号を出力する信号出力器と、前記差動信号が一端側から入力されるように設けられ、かつ、前記一端と他端との間に前記差動信号を受信する少なくとも１つの差動レシーバが接続されるように設けられた、第１信号線および第２信号線と、前記第１信号線の前記他端と前記第２信号線の前記他端との間に接続された終端抵抗を備えることを特徴とする差動信号出力装置。
11. 少なくとも１段のインダクタを含み、前記少なくとも１段のインダクタを介して差動信号を出力する信号出力器と、前記差動信号が一端側から入力されるように設けられ、かつ、前記一端と他端との間に前記差動信号を受信する少なくとも１つの差動レシーバが接続されるように設けられた、第１信号線および第２信号線と、前記第１信号線の前記他端と前記第２信号線の前記他端との間に接続された終端抵抗を備えることを特徴とする差動信号出力装置。

Images