[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2006227243A - Electrooptical apparatus and electronic equipment - Google Patents

Electrooptical apparatus and electronic equipment Download PDF

Info

Publication number
JP2006227243A
JP2006227243A JP2005040121A JP2005040121A JP2006227243A JP 2006227243 A JP2006227243 A JP 2006227243A JP 2005040121 A JP2005040121 A JP 2005040121A JP 2005040121 A JP2005040121 A JP 2005040121A JP 2006227243 A JP2006227243 A JP 2006227243A
Authority
JP
Japan
Prior art keywords
wiring
image signal
lines
signal lines
data line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005040121A
Other languages
Japanese (ja)
Inventor
Takehiro Ono
雄大 尾野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005040121A priority Critical patent/JP2006227243A/en
Publication of JP2006227243A publication Critical patent/JP2006227243A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To display a high quality image by preventing unevenness of luminance from occurring on the border of each block in an electrooptical device such as a liquid crystal display apparatus. <P>SOLUTION: The electrooptical apparatus comprises N pieces of image signal lines to which N pieces of serial-parallel converted image signals are supplied via external circuit connecting terminals, and two or more branch wiring which include junction wiring formed in the direction of crossing N pieces of the image signal lines and are connected to the respective corresponding lines of N pieces of the image signal lines. Further, the electrooptical apparatus comprises a sampling circuit including two or more sampling switches for supplying the image signals supplied from the two or more branch wirings to data lines, respectively, according to a sampling signal, and a data line driving circuit for sequentially supplying the sampling signal. The wiring widths of N pieces of the image signal lines are at least partially different from each other so as to compensate for differences of wiring resistances among the two or more branch wirings. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、例えば液晶装置等の電気光学装置、及びそのような電気光学装置を具備してなる例えば液晶プロジェクタ等の電子機器の技術分野に関する。   The present invention relates to a technical field of an electro-optical device such as a liquid crystal device and an electronic apparatus such as a liquid crystal projector including the electro-optical device.

この種の電気光学装置は、一般に、シリアル−パラレル変換された画像信号に基づいて駆動される。例えば、液晶装置において、基板上の画像表示領域に配線された複数のデータ線は所定の本数毎にブロック化されており、シリアル−パラレル変換された画像信号は、ブロック単位で、該ブロックに含まれるデータ線にサンプリングスイッチを介して供給される。これにより、所定の本数のデータ線が同時に、且つ複数のデータ線は所定の本数毎に順次駆動される。この場合、複数の画像信号線は、基板の周辺領域に配列され、更に画像信号線からサンプリングスイッチまでは、比較的高抵抗の分岐配線及び分岐配線より低抵抗な補助中継用配線によって接続される。複数の分岐配線は、複数のデータ線の配列に対応して複数の画像信号線の配線方向と交差する方向に配列されている。また、各分岐配線は、一端側が、該分岐配線と画像信号線とを層間絶縁する層間絶縁層に開孔されたコンタクトホールを介して、画像信号線に接続されている。   This type of electro-optical device is generally driven on the basis of an image signal subjected to serial-parallel conversion. For example, in a liquid crystal device, a plurality of data lines wired to an image display area on a substrate are divided into blocks every predetermined number, and serial-parallel converted image signals are included in the block in block units. The data line is supplied via a sampling switch. Thus, a predetermined number of data lines are simultaneously driven and a plurality of data lines are sequentially driven every predetermined number. In this case, the plurality of image signal lines are arranged in the peripheral area of the substrate, and the image signal line to the sampling switch are connected by a relatively high resistance branch wiring and an auxiliary relay wiring having a lower resistance than the branch wiring. . The plurality of branch lines are arranged in a direction crossing the wiring direction of the plurality of image signal lines corresponding to the arrangement of the plurality of data lines. Each branch wiring is connected to the image signal line at one end side through a contact hole opened in an interlayer insulating layer that insulates the branch wiring from the image signal line.

ここで、各分岐配線の配線抵抗又は配線容量の差異による表示ムラの発生を防止する観点から、特許文献1又は2によれば、複数の分岐配線の配線抵抗値は夫々、これら複数の分岐配線の長さや幅を互いに同等にすることなどにより、互いに同等の値に設定される。   Here, from the viewpoint of preventing the occurrence of display unevenness due to the difference in wiring resistance or wiring capacity of each branch wiring, according to Patent Document 1 or 2, the wiring resistance values of the plurality of branch wirings are respectively the plurality of branch wirings. Are set equal to each other, for example, by equalizing the length and width of each other.

他方、走査線やデータ線が引き出された駆動回路を内蔵しない、或いはシリアルーパラレル変換を用いない比較的単純な液晶パネルにおいては、接続端子から走査線やデータ線に引き回される引回し配線における配線抵抗値の相違によって、輝度ムラ或いは縦スジが発生することもある。特許文献3によれば、このような輝度ムラ等の発生を防止するように、引出し配線に屈曲配線部を設け、配線距離に応じて屈曲回数を調整する技術が提案されている。加えて、特許文献4によれば、駆動方式に工夫を加えることで、このような輝度ムラ或いは縦スジの発生を防止する技術が提案されている。   On the other hand, in a relatively simple liquid crystal panel that does not include a drive circuit from which scanning lines and data lines are drawn or does not use serial-parallel conversion, routing wiring that is routed from the connection terminals to the scanning lines and data lines. Due to the difference in wiring resistance value, brightness unevenness or vertical stripes may occur. According to Patent Document 3, a technique is proposed in which a bent wiring portion is provided in the lead-out wiring and the number of bendings is adjusted according to the wiring distance so as to prevent such uneven brightness. In addition, Patent Document 4 proposes a technique for preventing the occurrence of such luminance unevenness or vertical stripes by devising a driving method.

特開平10−133220号公報JP-A-10-133220 特開平10−268350号公報JP 10-268350 A 特開2003−140181号公報JP 2003-140181 A 特開2004−46009号公報JP 2004-46009 A

しかしながら、上述した特許文献1及び2の技術によれば、画像信号線から分岐した中継用配線の長さや幅を互いに同等にすることなどにより、配線抵抗を揃えている。このため、実際に中継用配線を作成する際に、パターニングのバラツキなどに起因して、例えば基板上での中央付近と端付近との間でのパターニングのバラツキなどに起因して、ブロック毎に、配線抵抗にバラツキが生じる可能性が高いことが判明している。即ち、データ線に対応して多数設けられる、しかも、基板上の広範な領域に点在して設けられる中継用配線の幅等を調整することで、配線抵抗を揃えるのは困難である。   However, according to the techniques of Patent Documents 1 and 2 described above, the wiring resistances are made uniform by making the length and width of the relay wiring branched from the image signal line equal to each other. For this reason, when actually creating a relay wiring, due to patterning variations, for example, due to patterning variations between the center and the edges on the substrate, for each block It has been found that the wiring resistance is highly likely to vary. That is, it is difficult to make the wiring resistance uniform by adjusting the width of the relay wiring provided in large numbers corresponding to the data lines and scattered in a wide area on the substrate.

他方、特許文献3及び4の技術によっても、シリアル−パラレル変換した画像信号を用いて駆動する際に、画像信号線と別層から構成され、概ね高抵抗である中継用配線における配線抵抗を揃えることは極めて困難或いは不可能である。   On the other hand, according to the techniques of Patent Documents 3 and 4, when driving using a serial-parallel converted image signal, the wiring resistance of the relay wiring, which is composed of a layer separate from the image signal line and is generally high resistance, is made uniform. It is extremely difficult or impossible.

以上の結果、従来の技術では、シリアル−パラレル変換した画像信号を用いて駆動する際における、中継用配線の配線抵抗バラツキを補償するのには不十分であり、各ブロックの境目で輝度ムラが発生するという技術的問題点がある。   As a result of the above, the conventional technique is insufficient to compensate for the wiring resistance variation of the relay wiring when driving using the serial-parallel converted image signal, and luminance unevenness occurs at the boundary of each block. There is a technical problem that occurs.

本発明は、上記問題点に鑑み成されたものであり、例えば前述したような各ブロックの境目で輝度ムラが発生するのを防止して、高品質な画像表示を行うことが可能な電気光学装置及び該電気光学装置を備えた各種電子機器を提供することを課題とする。   The present invention has been made in view of the above-described problems. For example, the electro-optical device can prevent high-quality image display by preventing luminance unevenness from occurring at the boundary between blocks as described above. It is an object of the present invention to provide a device and various electronic apparatuses including the electro-optical device.

本発明の電気光学装置は上記課題を解決するために、基板上の画像表示領域に配線された複数の走査線及び複数のデータ線と、前記走査線及び前記データ線に夫々電気的に接続された複数の画素部と、前記複数のデータ線を、N本の前記データ線を1群とするデータ線群毎に駆動するためにN(但し、Nは2以上の自然数)個のシリアル−パラレル変換された画像信号が外部回路接続端子を介して供給されるN本の画像信号線と、該N本の画像信号線と、層間絶縁層によって層間絶縁されつつ該N本の画像信号線の配線方向に交差して形成される中継用配線を含むと共に、前記複数のデータ線の配列に対応して複数配列されており、前記N本の画像信号線のうち対応する一本に前記中継用配線を含む側の一端が夫々接続される複数の分岐配線と、該複数の分岐配線の他端から夫々供給される前記画像信号を、サンプリング信号に応じて前記データ線に夫々供給する複数のサンプリングスイッチを含むサンプリング回路と、前記データ線群に対応する前記サンプリングスイッチ毎に、前記サンプリング信号を順次供給するデータ線駆動回路とを備えており、前記N本の画像信号線は、前記複数の分岐配線相互間の配線抵抗の差を補償するように、少なくとも部分的に相互に配線幅が異なる。   In order to solve the above problems, the electro-optical device of the present invention is electrically connected to the plurality of scanning lines and the plurality of data lines wired in the image display region on the substrate, and to the scanning lines and the data lines, respectively. In order to drive the plurality of pixel portions and the plurality of data lines for each data line group including N data lines as a group, N (where N is a natural number of 2 or more) serial-parallels The N image signal lines to which the converted image signal is supplied via an external circuit connection terminal, the N image signal lines, and the wiring of the N image signal lines while being insulated by an interlayer insulating layer A plurality of relay lines formed so as to intersect the direction, and a plurality of data lines corresponding to the array of the plurality of data lines are arranged, and the corresponding one of the N image signal lines is connected to the relay lines. Multiple branch wirings with one end connected to each other A sampling circuit including a plurality of sampling switches for supplying the image signals respectively supplied from the other ends of the plurality of branch lines to the data lines according to a sampling signal, and the sampling corresponding to the data line group A data line driving circuit for sequentially supplying the sampling signal for each switch, and the N image signal lines are at least partially compensated for a wiring resistance difference between the plurality of branch wirings. Therefore, the wiring widths are different from each other.

本発明の電気光学装置によれば、その駆動時には、シリアル−パラレル変換されたN個の画像信号が、外部回路接続端子を介してN本の画像信号線に供給され、更に、データ線に対応して配列された中継用配線を含む分岐配線からサンプリング回路へと供給される。例えば、N個の画像信号は、駆動周波数の上昇を抑えつつ高精細な画像表示を実現すべく、外部回路によって、シリアルな画像信号が、3相、6相、12相、24相、・・・など、複数のパラレルな画像信号に変換されることによって生成される。   According to the electro-optical device of the present invention, at the time of driving, N image signals subjected to serial-parallel conversion are supplied to the N image signal lines via the external circuit connection terminals, and further correspond to the data lines. The branch wiring including the relay wiring arranged in this way is supplied to the sampling circuit. For example, N image signals are converted into three-phase, six-phase, twelve-phase, twenty-four-phase, and so on by an external circuit in order to realize high-definition image display while suppressing an increase in drive frequency. Etc., and generated by being converted into a plurality of parallel image signals.

このような画像信号の供給と並行して、データ線駆動回路によって、データ線群に対応するサンプリングスイッチ毎に、サンプリング信号が順次供給される。すると、サンプリング回路によって、複数のデータ線には、サンプリング信号に応じてデータ線群毎にN個の画像信号が順次供給される。よって、同一のデータ線群に属するデータ線は同時に駆動されることとなる。言い換えれば、複数のデータ線は、所定の本数毎にブロック化されており、ブロック単位で、同時に駆動されることとなる。尚、サンプリングスイッチは、例えば、片チャネル型のTFTにより夫々構成され、ソースが中継用配線に電気的に接続され、ドレインがデータ線に接続され、ゲートにサンプリング信号が供給されることでオン状態とされる。   In parallel with the supply of the image signal, the data line driving circuit sequentially supplies the sampling signal for each sampling switch corresponding to the data line group. Then, N image signals are sequentially supplied to the plurality of data lines by the sampling circuit for each data line group according to the sampling signal. Therefore, data lines belonging to the same data line group are driven simultaneously. In other words, the plurality of data lines are divided into blocks every predetermined number, and are driven simultaneously in units of blocks. The sampling switch is configured by, for example, a single-channel TFT, and the source is electrically connected to the relay wiring, the drain is connected to the data line, and the sampling signal is supplied to the gate to turn it on. It is said.

このようにデータ線が駆動されると、各画素部では、例えば、走査線駆動回路から走査線を介して供給される走査信号に応じて、スイッチング動作を行う画素スイッチング素子を介して、データ線より画像信号が表示素子に供給される。これにより、例えば表示素子である液晶素子は供給された画像信号に基づいて画像表示を行う。   When the data line is driven in this manner, in each pixel unit, for example, the data line is connected via a pixel switching element that performs a switching operation in accordance with a scanning signal supplied from the scanning line driving circuit via the scanning line. Thus, an image signal is supplied to the display element. Thereby, for example, a liquid crystal element as a display element performs image display based on the supplied image signal.

N本の画像信号線と、複数の中継用配線とは異なる層に形成されている。各画像信号線は、例えば画像表示領域の周辺に位置する周辺領域に、複数の分岐配線の配線方向と交差する方向に形成されている。そして、複数の分岐配線は夫々中継用配線を含んでいる。複数の中継用配線は、N本の画像信号線のうち対応する一本に一端が、例えば、該中継用配線と画像信号線とを絶縁する層間絶縁層に開孔されたコンタクトホールを介して夫々接続されている。一方、複数の中継用配線の他端は対応するサンプリングスイッチに夫々接続されている。   The N image signal lines and the plurality of relay lines are formed in different layers. Each image signal line is formed, for example, in a direction intersecting the wiring direction of the plurality of branch wirings in a peripheral region located around the image display region. Each of the plurality of branch lines includes a relay line. The plurality of relay wirings have one end corresponding to one of the N image signal lines, for example, via a contact hole opened in an interlayer insulating layer that insulates the relay wiring and the image signal line. Each is connected. On the other hand, the other ends of the plurality of relay wires are respectively connected to the corresponding sampling switches.

ここで特に、各画像信号線に接続された中継用配線の長さ、即ち、複数の中継用配線とN本の画像信号線のうち対応する一本との接続点から複数の中継用配線とサンプリングスイッチのソースとの接続点までの配線長や配線幅の相異に起因して、複数の中継用配線の配線抵抗が相互に異なる場合が殆どである。仮に上述した特許文献1及び2の技術のように、中継用配線の長さや幅を互いに同等にすることなどにより、配線抵抗を揃えようとしたのでは、実際に中継用配線を作成する際に、パターニングのバラツキなどに起因して、例えば基板上での中央付近と端付近との間でのパターニングのバラツキなどに起因して、ブロック毎に、配線抵抗にバラツキが生じる可能性が高い。   Here, in particular, the length of the relay wiring connected to each image signal line, that is, the plurality of relay wirings from the connection point between the plurality of relay wirings and the corresponding one of the N image signal lines, In most cases, the wiring resistances of the plurality of relay wirings differ from each other due to differences in wiring length and wiring width to the connection point with the source of the sampling switch. As in the techniques of Patent Documents 1 and 2 described above, when the wiring resistance is made uniform by making the length and width of the relay wiring equal to each other, when actually creating the relay wiring, There is a high possibility that the wiring resistance varies from block to block due to patterning variation or the like, for example due to patterning variation or the like between the vicinity of the center and the end on the substrate.

しかるに本発明の電気光学装置によれば、複数の中継用配線相互間の配線抵抗の差を補償するように、N本の画像信号線は、少なくとも部分的に相互に異なる配線幅で形成されている。ここに「配線抵抗の差を補償する」とは、画像信号線の配線幅について何らの工夫を施すことなく、全て一定或いは同じ配線幅として複数の画像信号線を形成した場合と比較して、複数の中継用配線相互間の配線抵抗の差を、多少なりとも小さくすることを意味する。そして理想的には、このような複数の中継用配線相互間の配線抵抗の差を、0に近付ける或いは実質的に0にすることを意味する。このため、N本の画像信号線の幅を夫々変化させて、複数の中継用配線の相互の配線抵抗の差を殆ど或いは好ましく完全に補償することができる。   However, according to the electro-optical device of the present invention, the N image signal lines are formed at least partially with mutually different wiring widths so as to compensate for the difference in wiring resistance between the plurality of relay wirings. Yes. Here, “compensate for the difference in wiring resistance” means that a plurality of image signal lines are formed with all the same or the same wiring width without applying any contrivance to the wiring width of the image signal lines. This means that the difference in wiring resistance between the plurality of relay wirings is made somewhat smaller. Ideally, this means that the difference in wiring resistance between the plurality of relay wirings is brought close to 0 or substantially 0. For this reason, the width of the N image signal lines can be changed to compensate for the difference in interconnect resistance between the plurality of relay lines almost or preferably completely.

更に、複数の画像信号線の配線幅を調整することは、複数の中継用配線の配線幅を調整するのに比べ、パターニングの際のバラツキが小さい。即ち、複数の画像信号線の本数は、中継用配線の本数よりも少ないので、パターニングの際のバラツキも小さい。よって、パターニングの際のバラツキに起因する配線抵抗のバラツキを防止することができる。   Further, adjusting the wiring widths of the plurality of image signal lines causes less variation in patterning than adjusting the wiring widths of the plurality of relay wirings. That is, since the number of the plurality of image signal lines is smaller than the number of relay wiring lines, the variation in patterning is small. Therefore, it is possible to prevent variations in wiring resistance caused by variations in patterning.

尚、各画像信号線の配線幅の調整は、全体に亘って行ってもよいし、或いは一部において行ってもよい。   Note that the adjustment of the wiring width of each image signal line may be performed over the whole or a part thereof.

よって、以上説明したような本発明の電気光学装置では、複数の中継用配線相互間の配線抵抗の差を補償することによって、各データ線群、即ち各ブロックの境目で輝度ムラが発生するのを防止して、高品質な画像表示を行うことが可能となる。   Therefore, in the electro-optical device of the present invention as described above, luminance unevenness occurs at the boundary of each data line group, that is, each block by compensating for the difference in wiring resistance between the plurality of relay wirings. Can be prevented, and high-quality image display can be performed.

本発明の電気光学装置の一態様では、前記N本の画像信号線は、前記外部回路接続端子から前記分岐配線を介して前記サンプリング回路に至る配線経路の配線抵抗を揃えるように前記配線幅が異なる。   In one aspect of the electro-optical device of the present invention, the N image signal lines have the wiring width so that wiring resistances of wiring paths from the external circuit connection terminal to the sampling circuit through the branch wiring are made uniform. Different.

この態様によれば、外部回路接続端子から分岐配線を介してサンプリング回路に至る配線経路の配線抵抗を揃えるように、即ち、画像信号線の配線幅について何らの工夫を施すことない場合と比較して、係る配線抵抗の差を小さくするように、画像信号線の配線幅が調整されている。好ましくは、配線抵抗を、殆ど又は実践的な意味で相互に同等となるように或いは完全に一致するように、N本の画像信号線の配線幅が調整されている。従って、このような配線経路における配線抵抗によって電位が変化した画像信号が、各データ線群、即ち各ブロックの境目で相隣接するデータ線に夫々供給されるのを防止することが可能となる。その結果、各データ線群の境目で輝度ムラが発生するのを防止して、電気光学装置において高品質な画像表示を行うことが可能となる。   According to this aspect, as compared with the case where the wiring resistance of the wiring path from the external circuit connection terminal to the sampling circuit via the branch wiring is made uniform, that is, compared with the case where no device is applied to the wiring width of the image signal line. Thus, the wiring width of the image signal line is adjusted so as to reduce the difference in wiring resistance. Preferably, the wiring widths of the N image signal lines are adjusted so that the wiring resistances are almost equal to each other in a practical or practical sense or completely coincide with each other. Accordingly, it is possible to prevent the image signal whose potential has been changed by the wiring resistance in such a wiring path from being supplied to each data line group, that is, to the data lines adjacent to each other at the boundary of each block. As a result, it is possible to prevent luminance unevenness from occurring at the boundary between the data line groups, and to perform high-quality image display in the electro-optical device.

本発明の電気光学装置の他の態様では、前記N本の画像信号線は、前記外部回路接続端子から相互に等しい配線距離にある箇所から、夫々最初に前記中継用配線に接続される箇所まで、前記配線幅が異なる。   In another aspect of the electro-optical device according to the aspect of the invention, the N image signal lines may be connected from the external circuit connection terminals to locations where they are connected to the relay wiring from locations where they are at equal wiring distances. The wiring width is different.

この態様によれば、N本の画像信号線は、外部回路接続端子から相互に等しい配線距離にある箇所まで、及び夫々最初に中継用配線に接続される箇所から先の部分についての配線幅は調整する必要がない。言い換えれば、N本の画像信号線は、配線幅の揃った部分を多く確保しつつ、配線幅を調整することができる。N本の画像信号線の配線幅を調整する領域は、外部回路接続端子から相互に等しい配線距離にある箇所から、夫々最初に中継用配線に接続される箇所までに限定されているので、パターニングのバラツキなどに起因する、配線抵抗のバラツキが生じる可能性を低くすることができる。尚、本発明に係る「相互に等しい」とは、各データ線群の境目で輝度ムラが実践上問題とならない程度に、画像信号線の配線距離に起因する配線抵抗の差がある場合も含む意味である。   According to this aspect, the N image signal lines have the wiring widths from the external circuit connection terminal to the locations at the same wiring distance from each other, and from the location where the connection is first made to the relay wiring to the portion ahead. There is no need to adjust. In other words, the N image signal lines can adjust the wiring width while securing a large number of portions having the same wiring width. Since the area for adjusting the wiring width of the N image signal lines is limited from the position at the same wiring distance from the external circuit connection terminal to the position where the wiring line is first connected to the relay wiring, patterning is performed. It is possible to reduce the possibility of variations in wiring resistance due to variations in the wiring. The term “equal to each other” according to the present invention includes a case where there is a difference in wiring resistance due to the wiring distance of the image signal lines to such an extent that luminance unevenness is not a practical problem at the boundary between the data line groups. Meaning.

本発明の電気光学装置の他の態様では、前記外部回路接続端子は、前記基板上で平面的に見て、前記基板の一辺に沿って複数配列され、前記データ線駆動回路は、前記基板上で平面的に見て、前記外部回路接続端子と前記複数の画素部が配列された画像表示領域との間において前記一辺に沿って設けられており、前記サンプリング回路は、前記基板上で平面的に見て、前記データ線駆動回路と前記画像表示領域との間において、前記一辺に沿って設けられており、前記N本の画像信号線は夫々、前記基板上で平面的に見て、前記データ線駆動回路と前記サンプリング回路の間を前記一辺に沿って延びる直線部分と、前記外部回路接続端子から前記データ線駆動回路の周囲を迂回して前記直線部分に至る引回部分とを含み、前記直線部分において前記中継用配線に接続されている。   In another aspect of the electro-optical device according to the aspect of the invention, a plurality of the external circuit connection terminals are arranged along one side of the substrate when viewed in plan on the substrate, and the data line driving circuit is disposed on the substrate. As viewed in a plane, the sampling circuit is provided on the substrate in a plane between the external circuit connection terminal and the image display area in which the plurality of pixel portions are arranged. As shown in FIG. 2, the N image signal lines are provided along the one side between the data line driving circuit and the image display area, and the N image signal lines are respectively viewed in plan on the substrate, and A linear portion extending along the one side between the data line driving circuit and the sampling circuit, and a routing portion that bypasses the periphery of the data line driving circuit from the external circuit connection terminal to reach the linear portion, In the straight part Wherein connected to the relay wiring.

この態様によれば、N本の画像信号線は夫々、基板上で平面的に見て、データ線駆動回路とサンプリング回路の間を一辺に沿って延びる直線部分を含んでおり、直線部分において中継用配線に接続されている。また、N本の画像信号線の夫々は、データ線駆動回路の周囲を迂回して直線部分に至る引回部分を含んでいる。N本の画像信号線の夫々の直線部分は、同じ層に形成されているので、複数の直線部分からサンプリング回路までの中継用配線の配線距離は相互に異なる、即ち中継用配線の配線抵抗が相互に異なる。   According to this aspect, each of the N image signal lines includes a straight line portion extending along one side between the data line driving circuit and the sampling circuit when viewed in plan on the substrate, and is relayed at the straight line portion. Connected to the wiring. Each of the N image signal lines includes a routing portion that bypasses the periphery of the data line driving circuit and reaches a straight line portion. Since each straight line portion of the N image signal lines is formed in the same layer, the wiring distance of the relay wiring from the plurality of straight line portions to the sampling circuit is different from each other, that is, the wiring resistance of the relay wiring is different. Different from each other.

しかるにこの態様によれば、N本の画像信号線の直線部分及び引回部分のうち少なくとも一方の配線幅を、複数の中継用配線相互間の配線抵抗の差を補償するように形成することができる。   However, according to this aspect, it is possible to form the wiring width of at least one of the straight line portion and the routing portion of the N image signal lines so as to compensate for the difference in the wiring resistance between the plurality of relay wiring lines. it can.

本発明の電気光学装置の他の態様では、前記N本の画像信号線は、相互に配線長さが異なり、前記複数の分岐配線相互間の配線抵抗の差に加えて、前記N本の画像信号線相互間の配線抵抗の差を補償するように、前記配線幅が異なる。   In another aspect of the electro-optical device of the present invention, the N image signal lines have different wiring lengths, and in addition to the difference in wiring resistance between the plurality of branch wirings, the N images The wiring widths are different so as to compensate for the difference in wiring resistance between the signal lines.

この態様によれば、外部回路接続端子からサンプリング回路に至るまでの配線経路において、配線抵抗を相互に揃える、或いは好ましくは一致させることができる。よって、このような配線経路における配線抵抗によって電位が変化した画像信号が、各データ線群の境目で相隣接するデータ線に夫々供給されるのを防止することが可能となる。その結果、各データ線群の境目で輝度ムラが発生するのを防止して、電気光学装置において高品質な画像表示を行うことが可能となる。   According to this aspect, in the wiring path from the external circuit connection terminal to the sampling circuit, the wiring resistances can be made uniform or preferably matched. Therefore, it is possible to prevent the image signal whose potential has been changed due to the wiring resistance in such a wiring path from being supplied to the adjacent data lines at the boundary of each data line group. As a result, it is possible to prevent luminance unevenness from occurring at the boundary between the data line groups, and to perform high-quality image display in the electro-optical device.

本発明の電気光学装置の他の態様では、前記中継用配線は、前記画像信号線と比べて高抵抗の導電材料から形成されている。   In another aspect of the electro-optical device according to the aspect of the invention, the relay wiring is formed of a conductive material having a higher resistance than the image signal line.

この態様によれば、中継用配線は、画像信号線と比べて高抵抗の導電材料から形成されているので、配線幅や配線長が異なったときに生ずる配線抵抗の差が大きいが、画像信号線の配線幅を調整することにより、中継用配線の配線抵抗の差を補償することができる。中継用配線の配線幅を調整することにより中継用配線の配線抵抗を揃えようとする場合に比べて、外部回路接続端子からサンプリング回路に至るまでの配線経路において、配線抵抗を相互に揃える、或いは好ましくは一致させることができる。その結果、各データ線群の境目で輝度ムラが発生するのを防止して、電気光学装置において高品質な画像表示を行うことが可能となる。   According to this aspect, since the relay wiring is formed of a conductive material having a higher resistance than the image signal line, the difference in the wiring resistance generated when the wiring width and the wiring length are different is large. By adjusting the wiring width of the line, the difference in wiring resistance of the relay wiring can be compensated. Compare the wiring resistance of the relay wiring by adjusting the wiring width of the relay wiring, so that the wiring resistances are aligned with each other in the wiring path from the external circuit connection terminal to the sampling circuit, or Preferably they can be matched. As a result, it is possible to prevent luminance unevenness from occurring at the boundary between the data line groups, and to perform high-quality image display in the electro-optical device.

本発明の電気光学装置の他の態様では、前記複数の分岐配線は夫々、前記中継用配線に続く配線部分として、前記N本の画像信号線と同一層から形成されている配線部分を含む。   In another aspect of the electro-optical device of the present invention, each of the plurality of branch wirings includes a wiring portion formed from the same layer as the N image signal lines as a wiring portion following the relay wiring.

この態様によれば、複数の分岐配線のうち中継用配線に続く配線部分は、N本の画像信号線と同一層から形成されている。よって、複数の分岐配線のうち中継用配線に続く配線部分は、N本の画像信号線と同じ工程でパターニングすることができる。従って、画像信号線に加えて、複数の分岐配線のうち中継用配線に続く配線部分も含めて、同じ工程で配線抵抗を調整することができる。その結果、各データ線群の境目で輝度ムラが発生するのを一層有効に防止して、電気光学装置において高品質な画像表示を行うことが可能となる。   According to this aspect, the wiring portion following the relay wiring among the plurality of branch wirings is formed from the same layer as the N image signal lines. Therefore, a wiring portion following the relay wiring among the plurality of branch wirings can be patterned in the same process as the N image signal lines. Accordingly, in addition to the image signal line, the wiring resistance can be adjusted in the same process including the wiring portion following the relay wiring among the plurality of branch wirings. As a result, it is possible to more effectively prevent luminance unevenness from occurring at the boundary between the data line groups, and to display a high-quality image in the electro-optical device.

本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様も含む)を具備する。   In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention (including various aspects thereof).

本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、高品質な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置(Field Emission Display及びConduction Electron-Emitter Display)、これら電気泳動装置、電子放出装置を用いた装置としてDLP(Digital Light Processing)等を実現することも可能である。   Since the electronic apparatus of the present invention includes the above-described electro-optical device of the present invention, a projection display device, a television, a mobile phone, an electronic notebook, a word processor, a view capable of performing high-quality image display. Various electronic devices such as a finder type or a monitor direct-view type video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized. Further, as an electronic apparatus of the present invention, for example, an electrophoretic device such as electronic paper, an electron emission device (Field Emission Display and a Conduction Electron-Emitter Display), an electrophoretic device, and an apparatus using the electron emission device, DLP (Digital Light Processing) and the like can also be realized.

本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。   Such an operation and other advantages of the present invention will become apparent from the embodiments described below.

以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例にとる。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, a driving circuit built-in type TFT active matrix driving type liquid crystal device, which is an example of the electro-optical device of the present invention, is taken as an example.

(第1実施形態)
第1実施形態に係る液晶装置について、図1から図10を参照して説明する。
(First embodiment)
The liquid crystal device according to the first embodiment will be described with reference to FIGS.

先ず、図1及び図2を参照して、本実施形態に係る液晶装置における、電気光学パネルの一例としての液晶パネルの全体構成について、説明する。ここに図1は、本実施形態に係る液晶パネルの構成を示す平面図であり、図2は、図1のH−H’線での断面図である。   First, an overall configuration of a liquid crystal panel as an example of an electro-optical panel in the liquid crystal device according to the present embodiment will be described with reference to FIGS. 1 and 2. FIG. 1 is a plan view showing the configuration of the liquid crystal panel according to this embodiment, and FIG. 2 is a cross-sectional view taken along the line H-H ′ in FIG. 1.

図1及び図2において、本実施形態に係る液晶パネル100では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10と対向基板20との間に液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。   1 and 2, in the liquid crystal panel 100 according to the present embodiment, the TFT array substrate 10 and the counter substrate 20 are arranged to face each other. A liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20, and the TFT array substrate 10 and the counter substrate 20 are provided with a sealing material 52 provided in a seal region positioned around the image display region 10a. Are bonded to each other.

図1において、シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、データ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路200が額縁遮光膜53に覆われるようにして設けられている。また、走査線駆動回路104は、この一辺に隣接する2辺に沿ったシール領域の内側に、額縁遮光膜53に覆われるようにして設けられている。また、TFTアレイ基板10上には、対向基板20の4つのコーナー部に対向する領域に、両基板間を上下導通材107で接続するための上下導通端子106が配置されている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。   In FIG. 1, a light-shielding frame light-shielding film 53 that defines the frame area of the image display region 10a is provided on the counter substrate 20 side in parallel with the inside of the seal region where the sealing material 52 is disposed. A data line driving circuit 101 and an external circuit connection terminal 102 are provided along one side of the TFT array substrate 10 in a region located outside the sealing region in which the sealing material 52 is disposed in the peripheral region. The sampling circuit 200 is provided so as to be covered with the frame light shielding film 53 on the inner side of the seal region along the one side. Further, the scanning line driving circuit 104 is provided so as to be covered with the frame light-shielding film 53 inside the seal region along two sides adjacent to the one side. On the TFT array substrate 10, vertical conduction terminals 106 for connecting the two substrates with the vertical conduction material 107 are arranged in regions facing the four corner portions of the counter substrate 20. Thus, electrical conduction can be established between the TFT array substrate 10 and the counter substrate 20.

TFTアレイ基板10上には、外部回接続端子102と、データ線駆動回路101、走査線駆動回路104、上下導通端子106等とを電気的に接続するための引回配線90が形成されている。   On the TFT array substrate 10, a lead wiring 90 is formed for electrically connecting the external circuit connection terminal 102 to the data line driving circuit 101, the scanning line driving circuit 104, the vertical conduction terminal 106, and the like. .

図2において、TFTアレイ基板10上には、駆動素子である画素スイッチング用のTFT(Thin Film Transistor)や走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域10aには、画素スイッチング用TFTや走査線、データ線等の配線の上層に画素電極9aが設けられている。他方、対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。そして、遮光膜23上に、ITO等の透明材料からなる対向電極21が複数の画素電極9aと対向して形成される。   In FIG. 2, on the TFT array substrate 10, a laminated structure in which wiring such as a pixel switching TFT (Thin Film Transistor) as a driving element, a scanning line, and a data line is formed. In the image display area 10a, a pixel electrode 9a is provided in an upper layer of wiring such as a pixel switching TFT, a scanning line, and a data line. On the other hand, a light shielding film 23 is formed on the surface of the counter substrate 20 facing the TFT array substrate 10. A counter electrode 21 made of a transparent material such as ITO is formed on the light shielding film 23 so as to face the plurality of pixel electrodes 9a.

尚、ここでは図示しないが、TFTアレイ基板10上には、データ線駆動回路101、走査線駆動回路104の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。   Although not shown here, in addition to the data line driving circuit 101 and the scanning line driving circuit 104, the TFT array substrate 10 is used for inspecting the quality, defects, and the like of the liquid crystal device during manufacturing or at the time of shipment. An inspection circuit, an inspection pattern, or the like may be formed.

次に、液晶装置の全体構成について図3及び図4を参照して説明する。ここに、図3は、液晶装置の全体構成を示すブロック図であり、図4は、液晶パネルの電気的な構成を示すブロック図である。   Next, the overall configuration of the liquid crystal device will be described with reference to FIGS. FIG. 3 is a block diagram showing the overall configuration of the liquid crystal device, and FIG. 4 is a block diagram showing the electrical configuration of the liquid crystal panel.

図3に示すように、液晶装置は、液晶パネル100を備えると共に、外部回路として設けられた画像信号供給回路300、タイミング制御回路400、及び電源回路700を備える。   As shown in FIG. 3, the liquid crystal device includes a liquid crystal panel 100 and an image signal supply circuit 300, a timing control circuit 400, and a power supply circuit 700 provided as external circuits.

タイミング制御回路400は、各部で使用される各種タイミング信号を出力するように構成されている。タイミング制御回路400の一部であるタイミング信号出力手段により、最小単位のクロックであり各画素を走査するためのドットクロックが作成され、このドットクロックに基づいて、Yクロック信号CLY、反転Yクロック信号CLYinv、Xクロック信号CLX、反転Xクロック信号XCLinv、YスタートパルスDY及びXスタートパルスDXが生成される。   The timing control circuit 400 is configured to output various timing signals used in each unit. A timing signal output means that is a part of the timing control circuit 400 generates a dot clock that is a minimum unit clock and scans each pixel. Based on this dot clock, a Y clock signal CLY and an inverted Y clock signal are generated. CLYinv, X clock signal CLX, inverted X clock signal XCLinv, Y start pulse DY and X start pulse DX are generated.

画像信号供給回路300には、外部から1系統の入力画像データVIDが入力される。画像信号供給回路300は、1系統の入力画像データVIDをシリアル−パラレル変換して、N相、本実施形態では12相(N=12)の画像信号VID1〜VID12を生成する。更に、画像信号供給回路300において、画像信号VID1〜VID12の各々の電圧が、所定の基準電位に対して正極性及び負極性に反転され、このように極性反転された画像信号VID1〜VID12が出力されるようにしてもよい。   One line of input image data VID is input to the image signal supply circuit 300 from the outside. The image signal supply circuit 300 serial-parallel converts one system of input image data VID to generate N-phase image signals VID1 to VID12 in this embodiment, that is, 12 phases (N = 12). Further, in the image signal supply circuit 300, the voltages of the image signals VID1 to VID12 are inverted to a positive polarity and a negative polarity with respect to a predetermined reference potential, and the image signals VID1 to VID12 whose polarities are thus inverted are output. You may be made to do.

また、電源回路700は、所定の共通電位LCCの共通電源を、図2に示す対向電極21に供給する。本実施形態において、対向電極21は、図2に示す対向基板20の下側に、複数の画素電極9aと対向するように形成されている。   The power supply circuit 700 supplies a common power supply having a predetermined common potential LCC to the counter electrode 21 shown in FIG. In the present embodiment, the counter electrode 21 is formed on the lower side of the counter substrate 20 shown in FIG. 2 so as to face the plurality of pixel electrodes 9a.

次に、液晶パネル100における電気的な構成について説明する。   Next, an electrical configuration of the liquid crystal panel 100 will be described.

図4に示すように、液晶パネル100には、そのTFTアレイ基板10の周辺領域に、走査線駆動回路104、データ線駆動回路101、サンプリング回路200を含む内部駆動回路が設けられている。   As shown in FIG. 4, the liquid crystal panel 100 is provided with an internal drive circuit including a scanning line drive circuit 104, a data line drive circuit 101, and a sampling circuit 200 in the peripheral region of the TFT array substrate 10.

走査線駆動回路104には、Yクロック信号CLY、反転Yクロック信号CLYinv、及びYスタートパルスDYが供給される。走査線駆動回路104は、YスタートパルスDYが入力されると、Yクロック信号CLY及び反転Yクロック信号CLYinvに基づくタイミングで、走査信号Y1、・・・、Ymを順次生成して出力する。   The scanning line driving circuit 104 is supplied with a Y clock signal CLY, an inverted Y clock signal CLYinv, and a Y start pulse DY. When the Y start pulse DY is input, the scanning line driving circuit 104 sequentially generates and outputs the scanning signals Y1,..., Ym at a timing based on the Y clock signal CLY and the inverted Y clock signal CLYinv.

データ線駆動回路101には、Xクロック信号CLX、反転Xクロック信号CLXinv、及びXスタートパルスDXが供給される。データ線駆動回路101は、XスタートパルスDXが入力されると、Xクロック信号CLX及び反転Xクロック信号XCLXinvに基づくタイミングで、サンプリング信号S1、・・・、Snを順次生成して出力する。   The data line driving circuit 101 is supplied with an X clock signal CLX, an inverted X clock signal CLXinv, and an X start pulse DX. When the X start pulse DX is input, the data line driving circuit 101 sequentially generates and outputs sampling signals S1,..., Sn at a timing based on the X clock signal CLX and the inverted X clock signal XCLXinv.

サンプリング回路200は、Pチャネル型又はNチャネル型の片チャネル型TFT、若しくは相補型のTFTから構成されたサンプリングスイッチ202を複数備える。   The sampling circuit 200 includes a plurality of sampling switches 202 configured from P-channel or N-channel single-channel TFTs or complementary TFTs.

液晶パネル100は更に、そのTFTアレイ基板の中央を占める画像表示領域10aに、縦横に配線されたデータ線114及び走査線112を備え、それらの交点に対応する各画素部70に、マトリクス状に配列された液晶素子118の画素電極9a、及び画素電極9aをスイッチング制御するためのTFT116を備える。尚、本実施形態では特に、走査線112の総本数をm本(但し、mは2以上の自然数)とし、データ線114の総本数をn本(但し、nは2以上の自然数)として説明する。   The liquid crystal panel 100 further includes data lines 114 and scanning lines 112 wired vertically and horizontally in the image display area 10a occupying the center of the TFT array substrate, and the pixel portions 70 corresponding to the intersections are arranged in a matrix. The pixel electrodes 9a of the arranged liquid crystal elements 118 and the TFTs 116 for controlling the switching of the pixel electrodes 9a are provided. In this embodiment, the total number of scanning lines 112 is assumed to be m (where m is a natural number of 2 or more), and the total number of data lines 114 is assumed to be n (where n is a natural number of 2 or more). To do.

12相にシリアル−パラレル展開された画像信号VID1〜VID12は、N本、本実施形態では12本の画像信号線171を介して液晶パネル100に供給される。そして、n本のデータ線114は、以下に説明するように、画像信号線171の本数に対応する12本のデータ線114を1群とするデータ線群毎に、順次駆動される。   Image signals VID <b> 1 to VID <b> 12 that are serially and parallelly developed in 12 phases are supplied to the liquid crystal panel 100 via N image signals 171 in this embodiment. Then, the n data lines 114 are sequentially driven for each data line group including 12 data lines 114 corresponding to the number of image signal lines 171 as a group, as will be described below.

データ線駆動回路101から、データ線群に対応するサンプリングスイッチ202毎にサンプリング信号Si(i=1、2、・・・、n)が順次供給され、サンプリング信号Siに応じて各サンプリングスイッチ202はオン状態となる。後述するように、各サンプリングスイッチ202は、分岐配線を介して画像信号線171に接続されている。尚、この分岐配線の詳細な構成は後述する。   A sampling signal Si (i = 1, 2,..., N) is sequentially supplied from the data line driving circuit 101 to each sampling switch 202 corresponding to the data line group, and each sampling switch 202 is set according to the sampling signal Si. Turns on. As will be described later, each sampling switch 202 is connected to the image signal line 171 via a branch wiring. The detailed configuration of this branch wiring will be described later.

よって、12本の画像信号線171から画像信号VID1〜VID12が、オン状態となったサンプリングスイッチ202を介して、データ線群に属するデータ線114に同時に、且つデータ線群毎に順次供給される。よって、データ線群に属するデータ線114は互いに同時に駆動されることとなる。従って、本実施形態では、n本のデータ線114をデータ線群毎に駆動するため、駆動周波数が抑えられる。   Therefore, the image signals VID1 to VID12 are supplied simultaneously from the 12 image signal lines 171 to the data lines 114 belonging to the data line group and sequentially for each data line group through the sampling switch 202 which is turned on. . Therefore, the data lines 114 belonging to the data line group are driven simultaneously. Therefore, in this embodiment, since the n data lines 114 are driven for each data line group, the driving frequency can be suppressed.

図4中、一つの画素部70の構成に着目すれば、TFT116のソース電極には、画像信号VIDk(但し、k=1、2、3、・・・、12)が供給されるデータ線114が電気的に接続されている一方、TFT116のゲート電極には、走査信号Yj(但し、j=1、2、3、・・・、m)が供給される走査線112が電気的に接続されるとともに、TFT116のドレイン電極には、液晶素子118の画素電極9aが接続されている。ここで、各画素部70において、液晶素子118は、画素電極9aと対向電極21との間に液晶を挟持してなる。従って、各画素部70は、走査線112とデータ線114との各交点に対応して、マトリクス状に配列されることになる。   In FIG. 4, focusing on the configuration of one pixel portion 70, the data line 114 to which the image signal VIDk (where k = 1, 2, 3,..., 12) is supplied to the source electrode of the TFT 116. Is electrically connected to the gate electrode of the TFT 116, and a scanning line 112 to which a scanning signal Yj (j = 1, 2, 3,..., M) is supplied is electrically connected. In addition, the pixel electrode 9 a of the liquid crystal element 118 is connected to the drain electrode of the TFT 116. Here, in each pixel portion 70, the liquid crystal element 118 has a liquid crystal sandwiched between the pixel electrode 9 a and the counter electrode 21. Accordingly, each pixel unit 70 is arranged in a matrix corresponding to each intersection of the scanning line 112 and the data line 114.

走査線駆動回路104から出力される走査信号Y1、・・・、Ymによって、各走査線112は線順次に選択される。選択された走査線112に対応する画素部70において、TFT116に走査信号Yjが供給されると、TFT116はオン状態となり、当該画素部70は選択状態となる。液晶素子118の画素電極9aには、TFT116を一定期間だけそのスイッチを閉じることにより、データ線114より画像信号VIDkが所定のタイミングで供給される。これにより、液晶素子118には、画素電極9a及び対向電極21の各々の電位によって規定される印加電圧が印加される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶パネル100からは画像信号VID1〜VID12に応じたコントラストをもつ光が出射する。   Each scanning line 112 is selected line-sequentially by the scanning signals Y1,..., Ym output from the scanning line driving circuit 104. In the pixel portion 70 corresponding to the selected scanning line 112, when the scanning signal Yj is supplied to the TFT 116, the TFT 116 is turned on, and the pixel portion 70 is in a selected state. An image signal VIDk is supplied to the pixel electrode 9a of the liquid crystal element 118 from the data line 114 at a predetermined timing by closing the switch of the TFT 116 for a certain period. As a result, an applied voltage defined by the potentials of the pixel electrode 9 a and the counter electrode 21 is applied to the liquid crystal element 118. The liquid crystal modulates light and enables gradation display by changing the orientation and order of the molecular assembly depending on the applied voltage level. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel, and in the normally black mode, the light is incident according to the voltage applied in units of each pixel. The light transmittance is increased, and light having a contrast corresponding to the image signals VID1 to VID12 is emitted from the liquid crystal panel 100 as a whole.

ここで、保持された画像信号がリークするのを防ぐために、蓄積容量119が、液晶素子118と並列に付加されている。例えば、画素電極9aの電圧は、ソース電圧が印加された時間よりも3桁も長い時間だけ蓄積容量119により保持されるので、保持特性が改善される結果、高コントラスト比が実現されることとなる。   Here, a storage capacitor 119 is added in parallel with the liquid crystal element 118 in order to prevent the held image signal from leaking. For example, the voltage of the pixel electrode 9a is held by the storage capacitor 119 for a time that is three orders of magnitude longer than the time when the source voltage is applied, so that the holding characteristics are improved, and as a result, a high contrast ratio is realized. Become.

次に、データ線の駆動に係る主要な構成について、より詳細に図5から図7を参照して説明する。図5は、データ線の駆動に係る回路構成を示す図である。図6は、分岐配線及び画像信号線のTFTアレイ基板上におけるレイアウトを示す図である。図7(a)は図6のA−A’断面図であり、図(b)は、図6のB−B’断面図である。   Next, the main configuration related to the driving of the data line will be described in more detail with reference to FIGS. FIG. 5 is a diagram showing a circuit configuration relating to driving of the data lines. FIG. 6 is a diagram showing a layout of the branch wiring and the image signal line on the TFT array substrate. 7A is a cross-sectional view taken along the line A-A ′ of FIG. 6, and FIG. 7B is a cross-sectional view taken along the line B-B ′ of FIG. 6.

以下では、データ線114の駆動に係る主要な構成について、n本のデータ線114が、その配列方向に沿って片方向に或いは双方向のうちの一方の方向にデータ線群毎に順次駆動される際、データ線駆動回路101から第(i−1)番目、第i番目、及び第(i+1)番目に出力される3つのサンプリング信号Si−1、Si、Si+1に基づいて駆動される3つのデータ線群のうち、特に第i番目のサンプリング信号Siに基づいて駆動される第iデータ線群の構成に着目して説明する。尚、以下に説明する第iデータ線群に係る構成は、第(i−1)データ線群及び第(i+1)データ線群についても同様である。   In the following, regarding the main configuration related to the driving of the data lines 114, n data lines 114 are sequentially driven for each data line group in one direction or one of the two directions along the arrangement direction. In this case, the three driving signals are driven based on the three sampling signals Si-1, Si, Si + 1 output from the data line driving circuit 101 to the (i-1) th, ith, and (i + 1) th. Of the data line groups, the description will be given with particular attention to the configuration of the i-th data line group driven based on the i-th sampling signal Si. The configuration relating to the i-th data line group described below is the same for the (i−1) -th data line group and the (i + 1) -th data line group.

図5において、第iデータ線群に属するデータ線114e(114e−1〜114e−12)の配列に対応して、12本の分岐配線E1〜E12が配列されている。また、12本の画像信号線171−1〜171−12は、データ線114eの配列方向に交差する方向に沿って配列されている。そして、12本の分岐配線E1〜E12の一端は、12本の画像信号線171−1〜171−12のうち対応する一本に、夫々電気的に接続されると共に、これら12本の分岐配線E1〜E12の他端は夫々サンプリングスイッチ202を介してデータ線114eに電気的に接続される。各サンプリングスイッチを構成するTFT202は、ソースが分岐配線Ekに接続されると共に、ドレインがデータ線114eに電気的に接続される。また、各TFT202のゲートは、制御配線X1〜X12を介してデータ線駆動回路101に電気的に接続されている。尚、制御配線X1〜X12には第i番目のサンプリング信号Siがデータ線駆動回路101から供給される。   In FIG. 5, twelve branch lines E1 to E12 are arranged corresponding to the arrangement of the data lines 114e (114e-1 to 114e-12) belonging to the i-th data line group. The twelve image signal lines 171-1 to 171-12 are arranged along a direction intersecting the arrangement direction of the data lines 114e. One end of each of the twelve branch wirings E1 to E12 is electrically connected to a corresponding one of the twelve image signal lines 171-1 to 171-12, and these twelve branch wirings. The other ends of E1 to E12 are electrically connected to the data line 114e via the sampling switch 202, respectively. The TFT 202 constituting each sampling switch has a source connected to the branch wiring Ek and a drain electrically connected to the data line 114e. Further, the gate of each TFT 202 is electrically connected to the data line driving circuit 101 via the control wirings X1 to X12. The i-th sampling signal Si is supplied from the data line driving circuit 101 to the control wirings X1 to X12.

図6に示すように、TFTアレイ基板10上において、12本の画像信号線171−1〜171−12は、例えば、データ線114eと同一材料の低抵抗のアルミニウム膜によって形成される。また、制御配線X1〜X12は、画像信号線171−1〜171−12と交差する方向であってデータ線114eの延びる方向に配線され、例えばポリシリコン膜によって形成されている。また、各分岐配線E1〜E12は、対応する画像信号線171−kに電気的に接続される一端側よりデータ線114eの延びる方向に、配線されている。そして、各分岐配線E1〜E12の一部はサンプリングスイッチ202のソース電極を形成し、第iデータ線群に属するデータ線114eの各々の一部はサンプリングスイッチ202のドレイン電極を形成し、各制御配線X1〜X12の一部はサンプリングスイッチ202のゲート電極を形成する。   As shown in FIG. 6, on the TFT array substrate 10, the twelve image signal lines 171-1 to 171-12 are formed of, for example, a low resistance aluminum film made of the same material as the data line 114e. The control wirings X1 to X12 are wired in the direction intersecting with the image signal lines 171-1 to 171-12 and extending in the data line 114e, and are formed of, for example, a polysilicon film. Each branch wiring E1 to E12 is wired in the direction in which the data line 114e extends from one end side electrically connected to the corresponding image signal line 171-k. A part of each of the branch lines E1 to E12 forms a source electrode of the sampling switch 202, and a part of each of the data lines 114e belonging to the i-th data line group forms a drain electrode of the sampling switch 202. A part of the wirings X1 to X12 forms a gate electrode of the sampling switch 202.

ここで、図5において、第iデータ線群に属するデータ線114eのうち、第(i+1)データ線群に隣接する一のデータ線114e−1に対応する分岐配線E1の構成について、図6に示すように、この分岐配線E1は、一端が対応する画像信号線171−1に電気的に接続される中継用配線Ha1、及び中継配線Ha1の他端に、一端が電気的に接続され、その一部がサンプリングスイッチ202のソース電極を形成する補助中継用配線Hb1を含む。中継用配線Ha1は、例えばポリシリコン膜によって形成されている。また、補助中継用配線Hb1は、本発明に係る「複数の分岐配線のうち中継用配線に続く配線部分」の一例であり、例えばアルミニウム膜によって形成されている。尚、第iデータ線群に電気的に接続される他の分岐配線E2〜E12は、分岐配線E1と同様の構成を有している。   Here, in FIG. 5, the configuration of the branch wiring E1 corresponding to one data line 114e-1 adjacent to the (i + 1) th data line group among the data lines 114e belonging to the i-th data line group is shown in FIG. As shown, the branch line E1 has one end electrically connected to the other end of the relay line Ha1 and the other end of the relay line Ha1, which is electrically connected to the corresponding image signal line 171-1. A part includes the auxiliary relay wiring Hb <b> 1 that forms the source electrode of the sampling switch 202. The relay wiring Ha1 is made of, for example, a polysilicon film. The auxiliary relay wiring Hb1 is an example of the “wiring portion following the relay wiring among the plurality of branch wirings” according to the present invention, and is formed of, for example, an aluminum film. The other branch lines E2 to E12 that are electrically connected to the i-th data line group have the same configuration as the branch line E1.

図6及び図7において、12本の画像信号線171−1〜171−12は、TFTアレイ基板10上に、各分岐配線E1〜E12に含まれる補助中継用配線Hb1〜Hb12と、データ線114e−1〜114e−12と共に、同一層に形成されており、各分岐配線E1〜E12に含まれる中継用配線Ha1〜Ha12及び制御配線X1〜X12に対して上層側に形成されている。これら中継用配線Ha1〜Ha12及び制御配線X1〜X12と、画像信号線171−1〜171−12とは、該画像信号線171−1〜171−12の下地となる層間絶縁層60によって互いに層間絶縁されている。また、中継用配線Ha1〜Ha12及び制御配線X1〜X12は同一層に形成されている。   6 and 7, twelve image signal lines 171-1 to 171-12 are provided on the TFT array substrate 10 as auxiliary relay lines Hb 1 to Hb 12 included in the branch lines E 1 to E 12 and data lines 114 e. -1 to 114e-12 are formed in the same layer, and are formed on the upper layer side with respect to the relay wirings Ha1 to Ha12 and the control wirings X1 to X12 included in the branch wirings E1 to E12. The relay wirings Ha1 to Ha12, the control wirings X1 to X12, and the image signal lines 171-1 to 171-12 are inter-layered by an interlayer insulating layer 60 serving as a base of the image signal lines 171-1 to 171-12. Insulated. The relay wirings Ha1 to Ha12 and the control wirings X1 to X12 are formed in the same layer.

図7(a)に示すように、画像信号線171−1は、層間絶縁層60に開口されたコンタクトホールC1を介して、中継用配線Ha1に電気的に接続されており、図7(b)示すように、画像信号線171−12は、層間絶縁層60に開口されたコンタクトホールC12を介して、中継用配線Ha12に電気的に接続されている。   As shown in FIG. 7A, the image signal line 171-1 is electrically connected to the relay wiring Ha1 through the contact hole C1 opened in the interlayer insulating layer 60. FIG. As shown, the image signal line 171-12 is electrically connected to the relay wiring Ha12 through the contact hole C12 opened in the interlayer insulating layer 60.

ここで特に、図6において、各画像信号線171−1〜171−12に接続された中継用配線Ha1〜Ha12の長さ、即ち、複数の中継用配線Ha1〜Ha12と12本の画像信号線171−1〜171−12のうち対応する一本との接続点から複数の中継用配線Ha1〜Ha12とサンプリングスイッチ200のソースとの接続点までの配線長L1〜L12や配線幅W1〜W12の相異に起因して、複数の中継用配線Ha1〜Ha12の配線抵抗が相互に異なる場合が殆どである。   In particular, in FIG. 6, the length of the relay wirings Ha1 to Ha12 connected to the image signal lines 171-1 to 171-12, that is, a plurality of relay wirings Ha1 to Ha12 and 12 image signal lines. The wiring lengths L1 to L12 and the wiring widths W1 to W12 from the connection point with a corresponding one of 171-1 to 171-12 to the connection point between the plurality of relay wirings Ha1 to Ha12 and the source of the sampling switch 200 In most cases, the wiring resistances of the plurality of relay wirings Ha1 to Ha12 are different from each other due to the difference.

図9に比較例として示すように、中継用配線Ha1〜Ha12の配線長L1〜L12や配線幅W1〜W12を互いに調整することにより、配線抵抗を揃えようとしたのでは、実際に中継用配線Ha1〜Ha12を作成する際に、パターニングのバラツキなどに起因して、例えば基板上での中央付近と端付近との間でのパターニングのバラツキなどに起因して、ブロック毎に、配線抵抗にバラツキが生じる可能性が高い。   As shown in FIG. 9 as a comparative example, when the wiring lengths L1 to L12 and the wiring widths W1 to W12 of the relay wirings Ha1 to Ha12 are adjusted to each other, the wiring resistance is actually adjusted. When creating Ha1 to Ha12, due to patterning variation or the like, for example, due to patterning variation between the vicinity of the center and the end on the substrate, the wiring resistance varies from block to block. Is likely to occur.

次に本実施形態に係る画像信号線及び中継用配線の配線について、図8及び図9を参照して説明する。ここに図8は、本実施形態に係る画像信号線及び中継用配線の引き回しを示す平面図である。   Next, the wiring of the image signal line and the relay wiring according to the present embodiment will be described with reference to FIGS. FIG. 8 is a plan view showing the routing of the image signal line and the relay wiring according to this embodiment.

図8において、本実施形態では特に、複数の中継用配線Ha1〜Ha12相互間の配線抵抗の差を補償するように、12本の画像信号線171−1〜171−12は、少なくとも部分的に相互に異なる配線幅Wv1〜Wv12で形成されている。言い換えれば、図9に比較例として示すように、画像信号線171−1〜171−12の配線幅Wv1〜Wv12について何らの工夫を施すことなく、全て一定或いは同じ配線幅として複数の画像信号線171−1〜171−12を形成した場合と比較して、図8に示した本実施形態では複数の中継用配線Ha1〜Ha12相互間の配線抵抗の差が小さくなるように構成されている。そして理想的には、このような複数の中継用配線Ha1〜Ha12相互間の配線抵抗の差は、実質的に0とされている。このように、12本の画像信号線171−1〜171−12の配線幅Wv1〜Wv12を夫々変化させて、複数の中継用配線Ha1〜Ha12の相互の配線抵抗の差を殆ど或いは好ましく完全に補償することができる。   In FIG. 8, particularly in the present embodiment, the twelve image signal lines 171-1 to 171-12 are at least partially arranged to compensate for the difference in wiring resistance between the plurality of relay lines Ha 1 to Ha 12. The wiring widths Wv1 to Wv12 are different from each other. In other words, as shown in FIG. 9 as a comparative example, the image signal lines 171-1 to 171-12 have a plurality of image signal lines that are all fixed or have the same wiring width without any modification to the wiring widths Wv1 to Wv12. Compared with the case where 171-1 to 171-12 are formed, the present embodiment shown in FIG. 8 is configured such that the difference in wiring resistance between the plurality of relay lines Ha1 to Ha12 is reduced. Ideally, the difference in wiring resistance between the plurality of relay lines Ha1 to Ha12 is substantially zero. In this way, the wiring widths Wv1 to Wv12 of the twelve image signal lines 171-1 to 171-12 are respectively changed, so that the difference in mutual wiring resistance between the plurality of relay wirings Ha1 to Ha12 is almost or preferably completely eliminated. Can be compensated.

更に、複数の画像信号線171−1〜171−12の配線幅Wv1〜Wv12を調整することは、複数の中継用配線Ha1〜Ha12の配線幅W1〜W12を調整するのに比べ、パターニングの際のバラツキが小さい。即ち、複数の画像信号線171−1〜171−12の本数は12本であり、中継用配線の本数(即ち、n本)よりも少ないので、パターニングの際のバラツキも小さい。よって、パターニングの際のバラツキに起因する配線抵抗のバラツキを防止することができる。   Furthermore, adjusting the wiring widths Wv1 to Wv12 of the plurality of image signal lines 171-1 to 171-12 is more effective when patterning than adjusting the wiring widths W1 to W12 of the plurality of relay wirings Ha1 to Ha12. The variation is small. That is, the number of the plurality of image signal lines 171-1 to 171-12 is 12, which is smaller than the number of relay wirings (that is, n), so that the variation in patterning is small. Therefore, it is possible to prevent variations in wiring resistance caused by variations in patterning.

尚、本実施形態では、後に詳述するように、各画像信号線171−1〜171−12の配線幅Wv1〜Wv12の調整を各画像信号線171−1〜171−12の配線の一部分において行っているが、全体に亘って行ってもよい。   In this embodiment, as will be described in detail later, the adjustment of the wiring widths Wv1 to Wv12 of the image signal lines 171-1 to 171-12 is performed in a part of the wiring of the image signal lines 171-1 to 171-12. Although it goes, you may carry out over the whole.

よって、以上説明したような本実施形態に係る液晶装置では、複数の中継用配線Ha1〜Ha12相互間の配線抵抗の差を補償することによって、各データ線群、即ち各ブロックの境目で輝度ムラが発生するのを防止して、高品質な画像表示を行うことが可能となる。   Therefore, in the liquid crystal device according to the present embodiment as described above, luminance unevenness at each data line group, that is, at each block boundary, is compensated by compensating for the difference in wiring resistance between the plurality of relay wirings Ha1 to Ha12. Can be prevented, and high-quality image display can be performed.

図6及び図8において、本実施形態では特に、12本の画像信号線171−1〜171−12は、外部回路接続端子102−1〜102−12から中継用配線Ha1〜Ha12を含む分岐配線E1〜E12を介してサンプリング回路200に至る配線経路の配線抵抗を揃えるように配線幅Wv1〜Wv12が異なる。   6 and 8, in the present embodiment, in particular, the twelve image signal lines 171-1 to 171-12 are branch wirings including the relay wirings Ha1 to Ha12 from the external circuit connection terminals 102-1 to 102-12. The wiring widths Wv1 to Wv12 are different so that the wiring resistances of the wiring paths reaching the sampling circuit 200 via E1 to E12 are made uniform.

本実施形態によれば、外部回路接続端子102−1〜102−12から分岐配線を介してサンプリング回路200に至る配線経路の配線抵抗を揃えるように、即ち、図9に比較例として示すように画像信号線の配線幅Wv1〜Wv12について何らの工夫を施すことない場合と比較して、係る配線抵抗の差を小さくするように、画像信号線の配線幅Wv1〜Wv12が調整されている。好ましくは、配線抵抗を、殆ど一致するように、12本の画像信号線の配線幅Wv1〜Wv12が調整されている。従って、このような配線経路における配線抵抗によって電位が変化した画像信号VID1〜VID12が、各データ線群、即ち各ブロックの境目で相隣接するデータ線に夫々供給されるのを防止することが可能となる。その結果、各データ線群の境目で輝度ムラが発生するのを防止して、液晶装置において高品質な画像表示を行うことが可能となる。   According to the present embodiment, the wiring resistances of the wiring paths from the external circuit connection terminals 102-1 to 102-12 to the sampling circuit 200 via the branch wiring are made uniform, that is, as shown as a comparative example in FIG. The wiring widths Wv1 to Wv12 of the image signal lines are adjusted so as to reduce the difference in wiring resistance as compared with the case where no improvement is applied to the wiring widths Wv1 to Wv12 of the image signal lines. Preferably, the wiring widths Wv1 to Wv12 of the twelve image signal lines are adjusted so that the wiring resistances are almost the same. Therefore, it is possible to prevent the image signals VID1 to VID12 whose potentials have been changed due to the wiring resistance in such a wiring path from being supplied to the data lines adjacent to each other at each data line group, that is, at the boundary of each block. It becomes. As a result, it is possible to prevent luminance unevenness from occurring at the boundary between the data line groups, and to perform high-quality image display in the liquid crystal device.

更に図8において、本実施形態では特に、12本の画像信号線171−1〜171−12は、外部回路接続端子102−1〜102−12から相互に等しい配線距離にある箇所P1〜P12から、夫々最初に中継用配線Ha1〜Ha12に接続される箇所S1〜S12まで、配線幅Wv1〜Wv12が異なる。   Further, in FIG. 8, in the present embodiment, in particular, the twelve image signal lines 171-1 to 171-12 are connected from the places P1 to P12 at the same wiring distance from the external circuit connection terminals 102-1 to 102-12. The wiring widths Wv1 to Wv12 are different up to locations S1 to S12 that are connected to the relay wirings Ha1 to Ha12 first.

このため、12本の画像信号線171−1〜171−12は、外部回路接続端子102−1〜102−12から相互に等しい配線距離にある箇所P1〜P12まで、及び夫々最初に中継用配線Ha1〜Ha12に接続される箇所S1〜S12から先の部分についての配線幅は調整する必要がない。言い換えれば、12本の画像信号線171−1〜171−12は、配線幅の揃った部分を多く確保しつつ、配線幅を調整することができる。12本の画像信号線171−1〜171−12の配線幅を調整する領域は、外部回路接続端子102−1〜102−12から相互に等しい配線距離にある箇所P1〜P12から、夫々最初に中継用配線Ha1〜Ha12に接続される箇所S1〜S12までに限定されているので、パターニングのバラツキなどに起因する、配線抵抗のバラツキが生じる可能性を低くすることができる。尚、各データ線群の境目で輝度ムラが実践上問題とならない程度に、画像信号線171−1〜171−12の配線距離に起因する配線抵抗の差があってもよい。   For this reason, the twelve image signal lines 171-1 to 171-12 are connected from the external circuit connection terminals 102-1 to 102-12 to the locations P1 to P12 that are at the same wiring distance from each other, and first, the relay wiring. It is not necessary to adjust the wiring width for the portion ahead of the locations S1 to S12 connected to Ha1 to Ha12. In other words, the twelve image signal lines 171-1 to 171-12 can adjust the wiring width while securing a large number of portions having the same wiring width. The areas for adjusting the wiring widths of the twelve image signal lines 171-1 to 171-12 are first from the points P1 to P12 at the same wiring distance from the external circuit connection terminals 102-1 to 102-12, respectively. Since it is limited to locations S1 to S12 connected to the relay wirings Ha1 to Ha12, it is possible to reduce the possibility of variations in wiring resistance caused by patterning variations and the like. Note that there may be a difference in wiring resistance due to the wiring distance of the image signal lines 171-1 to 171-12 to such an extent that luminance unevenness does not become a practical problem at the boundary of each data line group.

図6及び図8において、本実施形態では特に、12本の画像信号線171−1〜171−12は夫々、TFTアレイ基板10上で平面的に見て、データ線駆動回路101とサンプリング回路200の間を一辺に沿って延びる直線部分を含んでおり、直線部分において中継用配線Ha1〜Ha12に接続されている。また、12本の画像信号線171−1〜171−12の夫々は、データ線駆動回路101の周囲を迂回して直線部分に至る引回部分を含んでいる。12本の画像信号線171−1〜171−12の夫々の直線部分は、同じ層に形成されているので、複数の直線部分からサンプリング回路200までの中継用配線Ha1〜Ha12の配線距離L1〜L12は相互に異なる。従って、中継用配線Ha1〜Ha12の配線抵抗が相互に異なる。   6 and 8, in the present embodiment, in particular, the twelve image signal lines 171-1 to 171-12 are viewed in plan on the TFT array substrate 10, and the data line driving circuit 101 and the sampling circuit 200. A straight line portion extending along one side is included, and the straight line portion is connected to the relay wirings Ha1 to Ha12. Each of the twelve image signal lines 171-1 to 171-12 includes a routing portion that bypasses the periphery of the data line driving circuit 101 and reaches a straight line portion. Since the straight line portions of the twelve image signal lines 171-1 to 171-12 are formed in the same layer, the wiring distances L1 to L1 of the relay wirings Ha1 to Ha12 from the plurality of straight line portions to the sampling circuit 200 are formed. L12 is different from each other. Therefore, the wiring resistances of the relay wirings Ha1 to Ha12 are different from each other.

しかるに本実施形態によれば、12本の画像信号線171−1〜171−12の直線部分及び引回部分のうち少なくとも一方の配線幅を、複数の中継用配線Ha1〜Ha12相互間の配線抵抗の差を補償するように形成することができる。   However, according to the present embodiment, at least one of the line portions and the routing portions of the twelve image signal lines 171-1 to 171-12 is set to have a wiring resistance between the plurality of relay wires Ha1 to Ha12. Can be formed to compensate for the difference.

図8において、本実施形態では特に、複数の分岐配線E1〜E12相互間の配線抵抗の差に加えて、12本の画像信号線171−1〜171−12相互間の配線抵抗の差を補償するように、12本の画像信号線171−1〜171−12を配線幅Wv1〜Wv12が異なるようにしてもよい。このようにすれば、外部回路接続端子102−1〜102−12からサンプリング回路200に至るまでの配線経路において、配線抵抗を相互に揃える、或いは好ましくは一致させることができる。従って、このような配線経路における配線抵抗によって電位が変化した画像信号が、各データ線群の境目で相隣接するデータ線に夫々供給されるのを防止することが可能となる。その結果、各データ線群の境目で輝度ムラが発生するのを防止して、液晶装置において高品質な画像表示を行うことが可能となる。   In FIG. 8, in this embodiment, in particular, the difference in wiring resistance between the twelve image signal lines 171-1 to 171-12 is compensated for in addition to the difference in wiring resistance between the plurality of branch wirings E1 to E12. As described above, the twelve image signal lines 171-1 to 171-12 may have different wiring widths Wv1 to Wv12. In this way, it is possible to make the wiring resistances equal to each other or preferably match in the wiring path from the external circuit connection terminals 102-1 to 102-12 to the sampling circuit 200. Accordingly, it is possible to prevent the image signal whose potential has been changed by the wiring resistance in such a wiring path from being supplied to the adjacent data lines at the boundary of each data line group. As a result, it is possible to prevent luminance unevenness from occurring at the boundary between the data line groups, and to perform high-quality image display in the liquid crystal device.

図8において、本実施形態では特に、中継用配線Ha1〜Ha12は、画像信号線171−1〜171−12と比べて高抵抗の導電材料から形成されている。よって、配線幅や配線長が異なったときに生ずる配線抵抗の差が大きい。しかるに本実施形態によれば、中継用配線Ha1〜Ha12の配線抵抗の差を補償するように画像信号線171−1〜171−12の配線幅Wv1〜Wv12を調整するので、図9に比較例として示したような中継用配線Ha1〜Ha12の配線幅W1〜W12を調整することにより中継用配線Ha1〜Ha12の配線抵抗を揃えようとする場合に比べて、外部回路接続端子102−1〜102−12からサンプリング回路200に至るまでの配線経路において、配線抵抗を相互に揃える、或いは好ましくは一致させることができる。その結果、各データ線群の境目で輝度ムラが発生するのを防止して、液晶装置において高品質な画像表示を行うことが可能となる。   In FIG. 8, particularly in the present embodiment, the relay wirings Ha1 to Ha12 are made of a conductive material having a higher resistance than the image signal lines 171-1 to 171-12. Therefore, the difference in wiring resistance generated when the wiring width and wiring length are different. However, according to the present embodiment, the wiring widths Wv1 to Wv12 of the image signal lines 171-1 to 171-12 are adjusted so as to compensate for the difference in wiring resistance between the relay wirings Ha1 to Ha12. The external circuit connection terminals 102-1 to 102 are compared with the case where the wiring resistances of the relay wirings Ha1 to Ha12 are made uniform by adjusting the wiring widths W1 to W12 of the relay wirings Ha1 to Ha12 as shown in FIG. In the wiring path from −12 to the sampling circuit 200, the wiring resistances can be made equal to each other, or preferably matched. As a result, it is possible to prevent luminance unevenness from occurring at the boundary between the data line groups, and to perform high-quality image display in the liquid crystal device.

再び図6において、本実施形態では特に、複数の分岐配線E1〜E12のうち中継用配線Ha1〜Ha12に続く配線部分である補助中継用配線Hb1〜Hb12は、12本の画像信号線171−1〜171−12と同一層から形成されている。よって、補助中継用配線Hb1〜Hb12は、12本の画像信号線171−1〜171−12と同じ工程でパターニングすることができる。従って、画像信号線171−1〜171−12に加えて、補助中継用配線Hb1〜Hb12も含めて、同じ工程で配線抵抗を調整することができる。その結果、各データ線群の境目で輝度ムラが発生するのを一層有効に防止して、液晶装置において高品質な画像表示を行うことが可能となる。   In FIG. 6 again, in the present embodiment, among the plurality of branch wirings E1 to E12, the auxiliary relay wirings Hb1 to Hb12, which are the wiring portions following the relay wirings Ha1 to Ha12, include 12 image signal lines 171-1. To 171-12. Therefore, the auxiliary relay wiring lines Hb1 to Hb12 can be patterned in the same process as the twelve image signal lines 171-1 to 171-12. Therefore, in addition to the image signal lines 171-1 to 171-12, the wiring resistance can be adjusted in the same process including the auxiliary relay wirings Hb1 to Hb12. As a result, it is possible to more effectively prevent the occurrence of luminance unevenness at the boundary of each data line group, and display a high-quality image in the liquid crystal device.

次に、本実施形態に係る画像信号線の配線幅の例を、図8及び図10を参照して説明する。ここに図10(a)は、画像信号線と抵抗値の関係を示すグラフであり、図10(b)は、図(a)における配線長さの条件を示す一覧表である。   Next, an example of the wiring width of the image signal line according to the present embodiment will be described with reference to FIGS. FIG. 10A is a graph showing the relationship between the image signal line and the resistance value, and FIG. 10B is a list showing the wiring length conditions in FIG.

図10(a)は、画像信号線171−1〜171−12が図10(b)に示す配線長L0、L1及びL2(図8参照)並びに配線幅Wv1〜Wv12の場合の外部回路接続端子102−1〜102−12からサンプリング回路200に至るまでの配線経路における抵抗値を示している。図10に示すように、画像信号線171−1〜171−12の配線幅Wv1〜Wv12を調整した場合(図10中、「第1実施形態」)は、配線幅が一定の場合(図10中、「配線幅一定」)と比較して、配線経路における抵抗値を殆ど揃えることができる。その結果、各データ線群の境目で輝度ムラが発生するのを一層有効に防止して、液晶装置において高品質な画像表示を行うことが可能となる。   10A shows external circuit connection terminals when the image signal lines 171-1 to 171-12 have the wiring lengths L0, L1 and L2 (see FIG. 8) and the wiring widths Wv1 to Wv12 shown in FIG. 10B. The resistance values in the wiring path from 102-1 to 102-12 to the sampling circuit 200 are shown. As shown in FIG. 10, when the wiring widths Wv1 to Wv12 of the image signal lines 171-1 to 171-12 are adjusted (“first embodiment” in FIG. 10), the wiring width is constant (FIG. 10). Among them, compared to “constant wiring width”), the resistance values in the wiring path can be made almost uniform. As a result, it is possible to more effectively prevent the occurrence of luminance unevenness at the boundary of each data line group, and display a high-quality image in the liquid crystal device.

(電子機器)
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
(Electronics)
Next, the case where the liquid crystal device which is the above-described electro-optical device is applied to various electronic devices will be described.

まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図11は、プロジェクタの構成例を示す平面図である。この図11に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106および2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110Bおよび1110Gに入射される。   First, a projector using this liquid crystal device as a light valve will be described. FIG. 11 is a plan view showing a configuration example of the projector. As shown in FIG. 11, a projector 1100 includes a lamp unit 1102 made of a white light source such as a halogen lamp. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide 1104, and serves as a light valve corresponding to each primary color. The light enters the liquid crystal panels 1110R, 1110B, and 1110G.

液晶パネル1110R、1110Bおよび1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、RおよびBの光が90度に屈折する一方、Gの光が直進する。したがって、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。   The configurations of the liquid crystal panels 1110R, 1110B, and 1110G are the same as those of the liquid crystal device described above, and are driven by R, G, and B primary color signals supplied from the image signal processing circuit. The light modulated by these liquid crystal panels enters the dichroic prism 1112 from three directions. In this dichroic prism 1112, R and B light is refracted at 90 degrees, while G light travels straight. Accordingly, as a result of the synthesis of the images of the respective colors, a color image is projected onto the screen or the like via the projection lens 1114.

ここで、各液晶パネル1110R、1110Bおよび1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。   Here, paying attention to the display images by the liquid crystal panels 1110R, 1110B, and 1110G, the display image by the liquid crystal panel 1110G needs to be horizontally reversed with respect to the display images by the liquid crystal panels 1110R, 1110B.

なお、液晶パネル1110R、1110Bおよび1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。   Note that since light corresponding to the primary colors R, G, and B is incident on the liquid crystal panels 1110R, 1110B, and 1110G by the dichroic mirror 1108, it is not necessary to provide a color filter.

次に、液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図12は、このパーソナルコンピュータの構成を示す斜視図である。図12において、コンピュータ1200は、キーボード1202を備えた本体部1204と、液晶表示ユニット1206とから構成されている。この液晶表示ユニット1206は、先に述べた液晶装置1005の背面にバックライトを付加することにより構成されている。   Next, an example in which the liquid crystal device is applied to a mobile personal computer will be described. FIG. 12 is a perspective view showing the configuration of this personal computer. In FIG. 12, a computer 1200 includes a main body 1204 provided with a keyboard 1202 and a liquid crystal display unit 1206. The liquid crystal display unit 1206 is configured by adding a backlight to the back surface of the liquid crystal device 1005 described above.

さらに、液晶装置を、携帯電話に適用した例について説明する。図13は、この携帯電話の構成を示す斜視図である。図13において、携帯電話1300は、複数の操作ボタン1302とともに、反射型の液晶装置1005を備えるものである。この反射型の液晶装置1005にあっては、必要に応じてその前面にフロントライトが設けられる。   Further, an example in which the liquid crystal device is applied to a mobile phone will be described. FIG. 13 is a perspective view showing the configuration of this mobile phone. In FIG. 13, a mobile phone 1300 includes a reflective liquid crystal device 1005 together with a plurality of operation buttons 1302. In the reflective liquid crystal device 1005, a front light is provided on the front surface thereof as necessary.

尚、図11から図13を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。   In addition to the electronic devices described with reference to FIGS. 11 to 13, a liquid crystal television, a viewfinder type, a monitor direct-view type video tape recorder, a car navigation device, a pager, an electronic notebook, a calculator, a word processor, a work Examples include a station, a videophone, a POS terminal, a device equipped with a touch panel, and the like. Needless to say, the present invention can be applied to these various electronic devices.

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。   The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the spirit or concept of the invention that can be read from the claims and the entire specification. An electronic apparatus including the electro-optical device is also included in the technical scope of the present invention.

液晶パネルの全体構成を示す平面図である。It is a top view which shows the whole structure of a liquid crystal panel. 図1のH−H’断面図である。It is H-H 'sectional drawing of FIG. 液晶装置の全体構成を示すブロック図である。It is a block diagram which shows the whole structure of a liquid crystal device. 液晶パネルの電気的な構成を示すブロック図である。It is a block diagram which shows the electrical structure of a liquid crystal panel. データ線の駆動に係る回路構成を示す図である。It is a figure which shows the circuit structure concerning the drive of a data line. 分岐配線及び画像信号線のレイアウトを示す図である。It is a figure which shows the layout of a branch wiring and an image signal line. 図7(a)は、図6のA−A’断面図であって、図7(b)は図6のB−B’断面図である。7A is a cross-sectional view taken along the line A-A ′ of FIG. 6, and FIG. 7B is a cross-sectional view taken along the line B-B ′ of FIG. 6. 画像信号線及び中継用配線の引き回しを示す平面図である。It is a top view which shows the routing of an image signal line and the relay wiring. 比較例における図8と同趣旨の平面図である。It is a top view of the same meaning as FIG. 8 in a comparative example. 図10(a)は、画像信号線と抵抗値の関係を示すグラフであり、図10(b)は、(a)における配線長さの条件を示す一覧表である。FIG. 10A is a graph showing the relationship between the image signal line and the resistance value, and FIG. 10B is a list showing the wiring length conditions in FIG. 液晶装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。It is a top view which shows the structure of the projector which is an example of the electronic device to which a liquid crystal device is applied. 液晶装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。It is a perspective view which shows the structure of the personal computer which is an example of the electronic device to which the liquid crystal device is applied. 液晶装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。It is a perspective view which shows the structure of the mobile telephone which is an example of the electronic device to which a liquid crystal device is applied.

符号の説明Explanation of symbols

10a…画像表示領域、10…TFTアレイ基板、20…対向基板、70…画素部、100…液晶パネル、102…外部回路接続端子、101…データ線駆動回路、104…走査線駆動回路、112…走査線、114…データ線、171…画像信号線、200…サンプリング回路、202…サンプリングスイッチ、C1〜C12…コンタクトホール、Ha1〜Ha12…中継用配線、Hb1〜Hb12…補助中継用配線、L1〜L12…配線長、VID1〜VID12…画像信号、W1〜W12、Wv1〜Wv12…配線幅   DESCRIPTION OF SYMBOLS 10a ... Image display area, 10 ... TFT array substrate, 20 ... Counter substrate, 70 ... Pixel part, 100 ... Liquid crystal panel, 102 ... External circuit connection terminal, 101 ... Data line drive circuit, 104 ... Scanning line drive circuit, 112 ... Scan line 114... Data line 171 image signal line 200 sampling circuit 202 sampling switch C1 to C12 contact hole Ha1 to Ha12 relay wiring Hb1 to Hb12 auxiliary relay wiring L1 L12 ... wiring length, VID1 to VID12 ... image signal, W1 to W12, Wv1 to Wv12 ... wiring width

Claims (8)

基板上の画像表示領域に配線された複数の走査線及び複数のデータ線と、
前記走査線及び前記データ線に夫々電気的に接続された複数の画素部と、
前記複数のデータ線を、N本の前記データ線を1群とするデータ線群毎に駆動するためにN(但し、Nは2以上の自然数)個のシリアル−パラレル変換された画像信号が外部回路接続端子を介して供給されるN本の画像信号線と、
該N本の画像信号線と、層間絶縁層によって層間絶縁されつつ該N本の画像信号線の配線方向に交差して形成される中継用配線を含むと共に、前記複数のデータ線の配列に対応して複数配列されており、前記N本の画像信号線のうち対応する一本に前記中継用配線を含む側の一端が夫々接続される複数の分岐配線と、
該複数の分岐配線の他端から夫々供給される前記画像信号を、サンプリング信号に応じて前記データ線に夫々供給する複数のサンプリングスイッチを含むサンプリング回路と、
前記データ線群に対応する前記サンプリングスイッチ毎に、前記サンプリング信号を順次供給するデータ線駆動回路と
を備えており、
前記N本の画像信号線は、前記複数の分岐配線相互間の配線抵抗の差を補償するように、少なくとも部分的に相互に配線幅が異なることを特徴とする電気光学装置。
A plurality of scanning lines and a plurality of data lines wired in an image display area on the substrate;
A plurality of pixel portions electrically connected to the scanning line and the data line, respectively.
In order to drive the plurality of data lines for each data line group including N data lines as a group, N (where N is a natural number of 2 or more) serial-parallel converted image signals are externally provided. N image signal lines supplied via circuit connection terminals;
Including the N image signal lines and a relay wiring that is formed by crossing the wiring direction of the N image signal lines while being insulated by an interlayer insulating layer, and corresponding to the arrangement of the plurality of data lines A plurality of branch wirings each having one end on the side including the relay wiring connected to a corresponding one of the N image signal lines,
A sampling circuit including a plurality of sampling switches for supplying the image signals respectively supplied from the other ends of the plurality of branch lines to the data lines in response to a sampling signal;
A data line driving circuit that sequentially supplies the sampling signal to each sampling switch corresponding to the data line group, and
The electro-optical device, wherein the N image signal lines are at least partially different in wiring width so as to compensate for a difference in wiring resistance between the plurality of branch wirings.
前記N本の画像信号線は、前記外部回路接続端子から前記分岐配線を介して前記サンプリング回路に至る配線経路の配線抵抗を揃えるように前記配線幅が異なることを特徴とする請求項1に記載の電気光学装置。   2. The wiring width of the N image signal lines is different so that wiring resistances of wiring paths from the external circuit connection terminal to the sampling circuit via the branch wiring are made uniform. Electro-optic device. 前記N本の画像信号線は、前記外部回路接続端子から相互に等しい配線距離にある箇所から、夫々最初に前記中継用配線に接続される箇所まで、前記配線幅が異なることを特徴とする請求項1又は2に記載の電気光学装置。   The N image signal lines have different wiring widths from a location at an equal wiring distance from the external circuit connection terminal to a location where the N image signal lines are first connected to the relay wiring. Item 3. The electro-optical device according to Item 1 or 2. 前記外部回路接続端子は、前記基板上で平面的に見て、前記基板の一辺に沿って複数配列され、
前記データ線駆動回路は、前記基板上で平面的に見て、前記外部回路接続端子と前記複数の画素部が配列された画像表示領域との間において前記一辺に沿って設けられており、
前記サンプリング回路は、前記基板上で平面的に見て、前記データ線駆動回路と前記画像表示領域との間において、前記一辺に沿って設けられており、
前記N本の画像信号線は夫々、前記基板上で平面的に見て、前記データ線駆動回路と前記サンプリング回路の間を前記一辺に沿って延びる直線部分と、前記外部回路接続端子から前記データ線駆動回路の周囲を迂回して前記直線部分に至る引回部分とを含み、前記直線部分において前記中継用配線に接続されている
ことを特徴とする請求項1から3のいずれか一項に記載の電気光学装置。
A plurality of the external circuit connection terminals are arranged along one side of the substrate as viewed in plan on the substrate,
The data line driving circuit is provided along the one side between the external circuit connection terminal and the image display region in which the plurality of pixel portions are arranged in a plan view on the substrate,
The sampling circuit is provided along the one side between the data line driving circuit and the image display region when viewed in plan on the substrate,
Each of the N image signal lines is viewed in plan on the substrate, a straight line portion extending along the one side between the data line driving circuit and the sampling circuit, and the data from the external circuit connection terminal. 4. The wiring device according to claim 1, further comprising a routing portion that bypasses the periphery of the line drive circuit and reaches the straight portion, and is connected to the relay wiring at the straight portion. The electro-optical device described.
前記N本の画像信号線は、相互に配線長さが異なり、前記複数の分岐配線相互間の配線抵抗の差に加えて、前記N本の画像信号線相互間の配線抵抗の差を補償するように、前記配線幅が異なることを特徴とする請求項4に記載の電気光学装置。   The N image signal lines have different wiring lengths, and compensate for the difference in wiring resistance between the N image signal lines in addition to the difference in wiring resistance between the plurality of branch wirings. The electro-optical device according to claim 4, wherein the wiring widths are different. 前記中継用配線は、前記画像信号線と比べて高抵抗の導電材料から形成されていることを特徴とする請求項1から5のいずれか一項に記載の電気光学装置。   The electro-optical device according to claim 1, wherein the relay wiring is made of a conductive material having a higher resistance than the image signal line. 前記複数の分岐配線は夫々、前記中継用配線に続く配線部分として、前記N本の画像信号線と同一層から形成されている配線部分を含むことを特徴とする請求項1から5のいずれか一項に記載の電気光学装置。   6. The plurality of branch lines each include a wiring part formed from the same layer as the N image signal lines as a wiring part following the relay wiring. The electro-optical device according to one item. 請求項1から7のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1.
JP2005040121A 2005-02-17 2005-02-17 Electrooptical apparatus and electronic equipment Withdrawn JP2006227243A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005040121A JP2006227243A (en) 2005-02-17 2005-02-17 Electrooptical apparatus and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005040121A JP2006227243A (en) 2005-02-17 2005-02-17 Electrooptical apparatus and electronic equipment

Publications (1)

Publication Number Publication Date
JP2006227243A true JP2006227243A (en) 2006-08-31

Family

ID=36988672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005040121A Withdrawn JP2006227243A (en) 2005-02-17 2005-02-17 Electrooptical apparatus and electronic equipment

Country Status (1)

Country Link
JP (1) JP2006227243A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011095645A (en) * 2009-11-02 2011-05-12 Seiko Epson Corp Electrooptical device and electronic equipment
JP2012133097A (en) * 2010-12-21 2012-07-12 Seiko Epson Corp Electro-optic device and electronic equipment
JP2014085661A (en) * 2012-10-25 2014-05-12 Lg Display Co Ltd Display device
CN114783285A (en) * 2022-04-02 2022-07-22 上海天马微电子有限公司 Display panel and display device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011095645A (en) * 2009-11-02 2011-05-12 Seiko Epson Corp Electrooptical device and electronic equipment
JP2012133097A (en) * 2010-12-21 2012-07-12 Seiko Epson Corp Electro-optic device and electronic equipment
JP2014085661A (en) * 2012-10-25 2014-05-12 Lg Display Co Ltd Display device
CN114783285A (en) * 2022-04-02 2022-07-22 上海天马微电子有限公司 Display panel and display device

Similar Documents

Publication Publication Date Title
JP5239512B2 (en) Electro-optical device and electronic apparatus
JP5024110B2 (en) Electro-optical device and electronic apparatus
US8049694B2 (en) Electro-optical device and electronic apparatus including the same
JP5120066B2 (en) Electro-optical device and electronic apparatus
JP4131283B2 (en) Electro-optical device and electronic apparatus
JP4946203B2 (en) Electro-optical device and electronic apparatus including the same
JP4957190B2 (en) Electro-optical device and electronic apparatus
JP4961790B2 (en) Electro-optical device and electronic apparatus including the same
JP2008111924A (en) Electro-optical device and electronic equipment provided therewith
JP2008003382A (en) Electro-optical device and electronic equipment
JP2006227243A (en) Electrooptical apparatus and electronic equipment
JP2007272162A (en) Electrooptical device and electronic apparatus having same
JP4385967B2 (en) Electro-optical device drive circuit, electro-optical device including the same, and electronic apparatus
JP4696576B2 (en) Electro-optical device and electronic apparatus
JP4935326B2 (en) ELECTRO-OPTICAL DEVICE AND ELECTRONIC DEVICE HAVING THE SAME
JP2010210786A (en) Electrooptical device and electronic equipment
JP4581557B2 (en) Electro-optical device and electronic apparatus
JP4475047B2 (en) Electro-optical device, driving method thereof, and electronic apparatus
JP2007249134A (en) Electro-optical device and electronic apparatus provided with the same
JP2006215425A (en) Electro-optic device and electronic appliance equipped with the same
JP4882340B2 (en) Electro-optical device and electronic apparatus including the same
JP2006267796A (en) Electro-optical device and electronic apparatus
JP4945985B2 (en) Electro-optical device and electronic apparatus including the same
JP5119875B2 (en) Electro-optical device and electronic apparatus
JP2007140267A (en) Electro-optical device and electronic apparatus provided with same

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080513