JP2006203061A - ビルドアップ型多層回路基板の製造方法 - Google Patents
ビルドアップ型多層回路基板の製造方法 Download PDFInfo
- Publication number
- JP2006203061A JP2006203061A JP2005014426A JP2005014426A JP2006203061A JP 2006203061 A JP2006203061 A JP 2006203061A JP 2005014426 A JP2005014426 A JP 2005014426A JP 2005014426 A JP2005014426 A JP 2005014426A JP 2006203061 A JP2006203061 A JP 2006203061A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- build
- manufacturing
- multilayer flexible
- flexible circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 239000010410 layer Substances 0.000 claims abstract description 107
- 239000011347 resin Substances 0.000 claims abstract description 44
- 229920005989 resin Polymers 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 37
- 239000011229 interlayer Substances 0.000 claims abstract description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 41
- 239000000853 adhesive Substances 0.000 claims description 41
- 230000001070 adhesive effect Effects 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 37
- 239000011889 copper foil Substances 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 26
- 238000010030 laminating Methods 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 3
- 238000004080 punching Methods 0.000 claims description 3
- 239000011888 foil Substances 0.000 claims description 2
- 238000003780 insertion Methods 0.000 claims description 2
- 230000037431 insertion Effects 0.000 claims description 2
- 238000010276 construction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 21
- 238000005530 etching Methods 0.000 description 18
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 13
- 238000007796 conventional method Methods 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 13
- 238000007747 plating Methods 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 229920001721 polyimide Polymers 0.000 description 8
- 229920001187 thermosetting polymer Polymers 0.000 description 6
- 238000007772 electroless plating Methods 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000007665 sagging Methods 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 239000002966 varnish Substances 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 229960003280 cupric chloride Drugs 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】 ２段以上の段数のビルドアップ層における層間絶縁樹脂の流れ出しを確実に防ぎ、従来工法よりも生産性の高いビルドアップ型多層フレキシブル回路基板の製造方法を提供すること。
【解決手段】 ケーブル部を含む内層コア基板に対して２段以上の段数の外層回路基板を積層して多層フレキシブル回路基板を製造する方法であって、前記外層回路基板の１段目のビルドアップ部に設けられた導電性突起によって前記外層回路基板を前記内層コア基板に対し接続する。
【選択図】 図１
【解決手段】 ケーブル部を含む内層コア基板に対して２段以上の段数の外層回路基板を積層して多層フレキシブル回路基板を製造する方法であって、前記外層回路基板の１段目のビルドアップ部に設けられた導電性突起によって前記外層回路基板を前記内層コア基板に対し接続する。
【選択図】 図１
Description
本発明は、ビルドアップ型多層回路基板の製造方法に係わり、特に可撓性ケーブル部を有するビルドアップ型多層フレキシブル回路基板の製造方法に関する。
近年、電子機器の小型化および高機能化は益々促進されてきており、そのために回路基板に対する高密度化の要求が高まってきている。そこで、回路基板を片面から両面や三層以上の多層回路基板とすることにより、回路基板の高密度化を図っている。
この一環として、各種電子部品を実装する多層回路基板や硬質回路基板の間を、コネクタ等を介して接続する別体のフレキシブル回路基板や、フレキシブルフラットケーブルを一体化した可撓性ケーブル部を有する多層フレキシブル回路基板が、携帯電話などの小型電子機器を中心に広く普及している。
多層フレキシブル回路基板の代表的な構造は、両面又は片面のフレキシブル回路基板を内層とし、それに外層となるフレキシブル又は硬質のベース回路基板を積層し、メッキなどによるスルーホール接続を施して４〜８層程度の多層フレキシブル回路基板とするものである。
また、高密度実装を実現するため、多層フレキシブル回路基板をコア基板として、１〜２層程度のビルドアップ層を両面又は片面に有するビルドアップ型多層フレキシブル回路基板も実用化されてきている。
図１０ないし図１９は、従来の２段ビルドアップ型多層フレキシブル回路基板の製造方法を示す断面工程図である。
先ず、図１０(1)に示すように、ポリイミド等の可撓性絶縁ベース材７１の両面に銅箔等の導電層７２，７３を有する、いわゆる両面銅張積層板７４を用意する。次に、図１０(2)に示すように、この両面型銅張積層板７４の銅箔層７２，７３に対し、通常のフォトファブリケーションによるエッチング手法を用いて、ケーブル等の回路パターン７５を形成し、内層回路７６とする。次いで、図１０(3)に示すように、ケーブル等の回路パターン７５に対し、接着剤７８によってポリイミドフィルム７７を貼り合わせることでカバー７９を形成し、ケーブル部８０を形成する。
続いて、図１０(4)に示すように、絶縁ベース材８１の片面に銅箔等の導電層８２を有する、いわゆる片面銅張積層板８３、およびこれを金型等により所望の形状に打ち抜き加工した図１０(3)のケーブル部４０に貼り合わせるための接着剤８４を用意する。このときの導電層８２の厚みとしては、５０μｍ以下で特に３５μｍ以下が好ましい。この後、図１０(5)に示すように、片面銅張積層板８３と接着剤８４とを貼り合わせ、これを金型等により所望の形状に打ち抜き加工する。
次に、図１１(6)に示すように、図１０(3)のケーブル部８０に接着剤８４を介して図１０(5)の打ち抜き加工した片面銅張積層板８５を積層する。次いで、図１１(7)に示すように、ＮＣドリル等で導通用孔８６を形成する。このとき、内層のカバー７９のポリイミドフィルム７７および接着剤７８がドリル加工時に熱ダレを起こし、内層回路７６の銅箔層７２，７３へのスルーホールめっき付き周りが悪化するため、デスミア処理を行う。
続いて、図１２(8)に示すように、導通用孔８６に無電解めっきあるいは導電化処理等を施した後、電気めっきでスルーホール８７を形成する。このときのスルーホール８７のめっき厚みは、３０〜５０μｍ程度が、信頼性を確保する上では好ましいとされる。この後、図１２(9)に示すように、スルーホール面に対し、通常のフォトファブリケーションによるエッチング手法を用いて、回路パターン８８を形成し、２段ビルドアップ型多層フレキシブル回路基板のケーブル部を有する内層コア基板８９を得る。
次に、図１３(10)に示すように、特許文献３，４に記載されている銅箔９０（例えば厚さ１００μｍ）／ニッケル箔９１（例えば厚さ１μｍ）／銅箔９２（例えば厚さ１０μｍ）の３層構造を有する金属基材９３を用意する。このときのニッケル箔９１は、銅エッチングの際のエッチングストッパであり、ニッケル箔に限定するものではない。
次いで、図１３(11)に示すように、この金属基材９３の両面の銅箔層９０および９２に対し、通常のフォトファブリケーションによるエッチング手法を用いて、コニーデ状（截頭円錐台形）の導電性突起を形成するためのレジスト層９４を形成する。
続いて、図１３(12)に示すように、レジスト層９４を用いて、金属基材９３の両面の銅箔層９０および９２に対し、通常のフォトファブリケーションによるエッチング手法を用いて、コニーデ状の導電性突起９５を形成する。このときのエッチング液としては、特許文献４に記載の選択性を有するエッチング液を用いる。
この後、図１３(13)に示すように、レジスト層９４を剥離し、銅箔層９２上にコニーデ状の導電性突起９５を有する金属基材９６を得る。次に、図１３(14)に示すように、ローフロータイプのプリプレグやボンディングシート等の流れ出しの少ない接着性絶縁樹脂９７を金型等で打ち抜き加工し、打ち抜き加工された接着性絶縁樹脂９７を形成する。
次いで、図１４(15)に示すように、金属基材９６に対し接着性絶縁樹脂９７をラミネートにより接着性を発現しない温度で熱圧着した。その他の接着性絶縁樹脂９７の形成手法としては、キャスト、コーティング等も適用可能で、絶縁樹脂の種類、形態（ワニス、フィルム）によって最適な手法を選択する。さらに、金属基材９６上の導電性突起９５の頂部９８をＣＭＰ、機械研磨等により露出させ、回路基材９９を得る。
続いて、図１４(16)に示すように、回路基材９９を金型等で打ち抜き加工し、打ち抜き加工された回路基材１００を形成する。この後、図１４(17)に示すように、打ち抜き加工された回路基材１００を、図１２(9)までの工程で得た回路基材８９に積層する。
次に、図１５(18)に示すように、積層した回路基材１００に対し、通常のフォトファブリケーションによるエッチング手法を用いて、回路パターン１０１を形成する。このときのエッチング液としては、特許文献４に記載の選択性を有するエッチング液を用いる。
次いで、図１５(19)に示すように、ローフロータイプのプリプレグやボンディングシート等の、流れ出しの少ない樹脂接着性絶縁樹脂１０２の片面に銅箔等の導電層１０３を設けた、いわゆる片面銅張積層板１０４を用意する。続いて、図１５(20)に示すように、片面銅張積層板１０４を金型等で打ち抜き加工する。この後、図１６(21)に示すように、図１５(18)で得た、内層回路基材８９に回路基材１００を積層したものに、打ち抜き加工した片面銅張積層板１０５を積層する。
次に、図１７(22)に示すように、レーザ等で導通用孔１０６を形成する。次いで、図１８(23)に示すように、導通用孔１０６に無電解めっきあるいは導電化処理等を施した後、電気めっきでビアホール１０７を形成する。
続いて、図１９(24)に示すように、めっき金属層面を含む最外導電層に対し、通常のフォトファブリケーションによるエッチング手法を用いて、回路パターン１０８を形成する。
この後、必要に応じて基板表面にフォトソルダーレジスト層の形成、半田めっき、ニッケルめっき、金めっき等の表面処理を施し、外形加工を行うことで２段ビルドアップ型多層フレキシブル回路基板１０９を得る。
しかしながら、特許文献１等に記載されているような多層フレキシブルコア基板に２層以上のビルドアップを行う場合、ケーブル部等の柔らかい構成材料がコア基板の平坦性を損なうことから、２層目（２段目）のビルドアップが困難である。
そこで、特許文献２等に記載の導電性突起による１段目のビルドアップ層をコア基板に積層して平坦性を確保した上で、さらに２段目のビルドアップを行う手法が提案されている。しかしながら、この手法を用いて、２段ビルドアップ型多層フレキシブル回路基板を作製するには、逐次積層を繰り返すため、層数が増すにつれて工程が煩雑になり、歩留まりが低下する問題がある。
また、特許文献３，４に記載されているように、多層フレキシブル回路基板へビルドアップする際には、ケーブル部が露出する窓開き部があるため、ビルドアップ層の層間絶縁樹脂または接着剤のケーブル部等への流れ出しも問題となる。
層間絶縁樹脂または接着剤のケーブル部等への流れ出しについては、近年、特許文献５，６に記載されているようなローフロータイプやノーフロータイプのプリプレグやボンディングシートといった、流れ出しの対策を講じた樹脂が材料メーカーから上市され始めてはいる。
しかしながら、これらの樹脂は、一般のプリプレグに比較すると高価であることや樹脂の流動性を制御しなければならないことから、樹脂設計の自由度が少なく、硬化後の樹脂のＴｇが低くなり、基板の耐熱性が悪化することや、熱膨張が大きくなることに起因して層間接続の信頼性も悪化する。
当然、回路充填性も悪化してしまうため、コア基板や１段目のビルドアップ層の表層回路パターンの残銅率を高めに設計する必要があり、回路パターンの設計自由度が低くなるという欠点もあり、問題の解決には至らない。その他、ビルドアップ時のプレス条件等を調整することで、流れ出をある程度は抑制できることも知られているが、上述の層間接続の信頼性や回路充填性等の特性を同時に満足させることは困難であり、やはり問題の解決には至らない。
特許文献７では、給電用ピンを通すための貫通孔や留まり孔、半田付けによる部品を実装するためのキャビティーへの接着剤の流れ出しを防止するために、接着性層間絶縁樹脂として熱硬化型の樹脂を用い、積層プレス前に予め、開口の周囲をレーザやホットナイフ、加熱した治具等で熱硬化させたり、基板上にレジストで壁を形成する方法が記載されている。しかしながら、この方法は、煩雑な工程および治具等が必要で生産性に問題がある。
特許文献８では、多層回路基板の内層に、接着性層間絶縁樹脂の流出防止、エアボイドの発生防止を目的とした大小の円状のダムを設ける手法が記載されている。しかしながら、この方法ではケーブル部にはカバーがあるため、ケーブル部をリジット基板から引き出す箇所の端面には適用できない。
特許文献９では、樹脂流れ出しを防止するための壁状構造をスクリーン印刷等により形成することにより、樹脂流れ出しを防止することが記載されている。しかし、これは煩雑な工程が必要でビルドアップの段数が増え、かつ工数も増えていくため、生産性に問題が残る。
特許第２６３１２８７号公報
特許第３４２７０１１号公報
特開２００２−１４１６２９号公報
特開２００３−１２９２５９号公報
特開２００４−２４７７６１号公報
特開２００４−２００２６０号公報
特開２００２−１４１６６４号公報
特開平９−２９３９６９号公報
特開２００１−１８５８５４号公報
これらのことから、２段ビルドアップ型多層フレキシブル回路基板のビルドアップ層にローフロータイプやノーフロータイプ等の特殊な層間絶縁樹脂を用いたり、流れ出しを抑制するようなプレス条件を適用したりすることなく、多層フレキシブル回路基板を安価かつ安定的に製造する方法が望まれている。
本発明は、上述の点を考慮してなされたもので、２段以上の段数のビルドアップ層における層間絶縁樹脂の流れ出しを確実に防ぐことができ、従来工法よりも生産性の高いビルドアップ型多層フレキシブル回路基板の製造方法を提供することを目的とする。
上記目的達成のため、本発明では、
ケーブル部を含む内層コア基板に対して２段以上の段数の外層回路基板を積層して多層フレキシブル回路基板を製造する方法であって、前記外層回路基板の１段目のビルドアップ部に設けられた導電性突起によって前記外層回路基板を前記内層コア基板に対し接続する、ビルドアップ型多層フレキシブル回路基板の製造方法において、
前記１段目のビルドアップ部の導電箔に外層回路パターンを形成し、
２段目のビルドアップ部を積層することにより前記外層回路パターンを前記２段目のビルドアップ部を積層するための樹脂で充填し、
前記１段目のビルドアップ部における前記内層コア基板との接続面の銅箔に前記導電性突起を形成し、
介挿材としての接着性層間絶縁樹脂を貫通するように、前記導電性突起を用いて前記外層回路基板を前記内層コア基板に接続し、
前記内層コア基板における前記ケーブル部を露出させる上で不要な部分を打抜きにより一括除去する、ことを特徴とする。
ケーブル部を含む内層コア基板に対して２段以上の段数の外層回路基板を積層して多層フレキシブル回路基板を製造する方法であって、前記外層回路基板の１段目のビルドアップ部に設けられた導電性突起によって前記外層回路基板を前記内層コア基板に対し接続する、ビルドアップ型多層フレキシブル回路基板の製造方法において、
前記１段目のビルドアップ部の導電箔に外層回路パターンを形成し、
２段目のビルドアップ部を積層することにより前記外層回路パターンを前記２段目のビルドアップ部を積層するための樹脂で充填し、
前記１段目のビルドアップ部における前記内層コア基板との接続面の銅箔に前記導電性突起を形成し、
介挿材としての接着性層間絶縁樹脂を貫通するように、前記導電性突起を用いて前記外層回路基板を前記内層コア基板に接続し、
前記内層コア基板における前記ケーブル部を露出させる上で不要な部分を打抜きにより一括除去する、ことを特徴とする。
本発明は上述のように、外層回路パターンを形成した１段目のビルドアップ部に２段目のビルドアップ部を積層してその積層用樹脂によって外層回路パターンを充填し、次いで１段目の内層コア基板との接続面の銅箔に導電性突起を形成し、この導電性突起が接着性層間絶縁樹脂を貫通するように内層コア基板に積層するようにしたため、ローフロータイプの樹脂や特殊なプレス条件等を用いることなく、２段以上の段数のビルドアップ層の流れ出しを確実に防ぐことができる。
以下、図示の実施形態を参照しながら本発明を詳細に説明する。
［実施形態１］
図１ないし図９は、本発明の実施形態を示す断面工程図である。
図１ないし図９は、本発明の実施形態を示す断面工程図である。
まず、図１(1)に示すように、ポリイミド等の可撓性絶縁ベース材１の両面に銅箔等の導電層２，３を有する、いわゆる両面銅張積層板４を用意する。次に、図１(2)に示すように、この両面型銅張積層板４の銅箔層２，３に対し、通常のフォトファブリケーションによるエッチング手法を用いて、ケーブル等の回路パターン５を形成し、内層回路６とする。
次いで、図１(3)に示すように、ケーブル等の回路パターン５にポリイミドフィルム７を接着剤８を介して貼り合わせることによりカバー９を形成し、ケーブル部１０を形成する。続いて、図１(4)に示すように、絶縁ベース材１１の片面に銅箔等の導電層１２を有する、いわゆる片面銅張積層板１３およびこれを金型等により所望の形状に打ち抜き加工した図１(3)のケーブル部１０に貼り合わせるための接着剤１４を用意する。このときの導電層１２の厚みは５０μｍ以下で、特に３５μｍ以下が好ましい。
この後、図１(5)に示すように、片面銅張積層板１３と接着剤１４とを貼り合わせ、これを金型等により所望の形状に打ち抜き加工する。
次に、図２(6)に示すように、図１(3)のケーブル部１０に接着剤１４を介して図１(5)の打ち抜き加工した片面銅張積層板１５を積層する。次いで、図２(7)に示すように、ＮＣドリル等で導通用孔１６を形成する。このとき、内層のカバー９のポリイミドフィルム７および接着剤８がドリル加工時に熱ダレを起こし、内層回路６の銅箔層２，３へのスルーホールめっき付き周りが悪化するため、デスミア処理を行う。
続いて、図3(8)に示すように、導通用孔16に無電解めっき、あるいは導電化処理等を施した後、電気めっきでスルーホール17を形成する。このときのスルーホール17のめっき厚みは、30〜50μm程度が信頼性を確保する上では好ましいとされる。
この後、図３(9)に示すように、スルーホール面に対し、通常のフォトファブリケーションによるエッチング手法を用いて回路パターン１８を形成し、２段ビルドアップ型多層フレキシブル回路基板のケーブル部を有する内層コア基板１９を得る。
次に、図３(10)に示すように、特許文献３，４に記載されている銅箔２０（例えば厚さ１００μｍ）／ニッケル箔２１（例えば厚さ１μｍ）／銅箔２２（例えば厚さ１０μｍ）の３層構造を有する金属基材２３を用意する。このときのニッケル箔２１は、銅エッチングの際のエッチングストッパであればよく、ニッケル箔に限定するものではない。
次いで、図４(11)に示すように、この金属基材２３の銅箔層２２に対し、通常のフォトファブリケーションによるエッチング手法を用いて、回路パターンを形成するためのレジスト層２４を形成する。
続いて、図４(12)に示すように、フォトファブリケーションによるエッチング手法を用いて、回路パターン２５を形成する。このときのエッチング液としては、特許文献４に記載の選択性を有するエッチング液を用いる。
この後、図４(13)に示すように、レジスト層２４を剥離し、回路パターン２５を有する基材２６を得る。次に、図４(14)に示すように、Ｂステージ状態のプリプレグ等の熱硬化性接着性絶縁樹脂２７の片面に銅箔等の導電層２８を有する、いわゆる片面銅張積層板（ＲＣＣ）２９を用意する。
次いで、図４(15)に示すように、回路パターン２５を有する基材２６に片面銅張積層板（ＲＣＣ）２９を熱圧着し、完全に熱硬化させる。このときに、回路パターン２５は接着性絶縁樹脂２７によって完全に充填される。
続いて、図５(16)に示すように、片面銅張積層板（ＲＣＣ）２９を熱圧着した基材２６の銅箔層２０に対し、通常のフォトファブリケーションによるエッチング手法を用いて、コニーデ状の導電性突起および層間絶縁樹脂のケーブル部等への流れ出しを防ぐ壁状の構造体としての導電性突起を形成するためのレジスト層３０を形成する。
この後、図５(17)に示すように、レジスト層３０を用い、通常のフォトファブリケーションによるエッチング手法を用いて、コニーデ状の導電性突起３１および壁状の構造体としての導電性突起３２を形成する。エッチング液としては、特許文献４に記載の選択性を有するエッチング液、すなわち酸性エッチング液としては例えば塩化第二銅、アルカリ性エッチング液としては例えば水酸化アンモニウム液を用いる。
この壁状の導電性突起３２の存在により、良品のみを選択してビルドアップすることや予め作製した良品の２段以上のビルドアップ部を良品の内層コア基板を選択して積層できる。
また、壁状の構造体を前記導電性突起と同時にフォトファブリケーション法により形成するため、ビルドアップ部と内層コア基板を別工程で製造でき、２段以上の段数のビルドアップ型多層フレキシブル回路基板を生産性よく安価で安定的に提供することができる。
次に、図５(18)に示すように、レジスト層３０を剥離し、ニッケル箔２１を特許文献４に記載の選択性を有するエッチング液を用いて除去する。ここまでの工程で、導電性突起が立設する基材３３を得る。次いで、図５(19)に示すように、熱硬化前の接着性を発現していない、いわゆるＢステージ状態のプリプレグ等の接着性絶縁樹脂３４を型抜きしたものを用意する。
続いて、図６(20)に示すように、導電性突起が立設する基材３３に対し、接着性絶縁樹脂層３４を、ラミネートにより接着性絶縁樹脂層３４が接着性を発現しない温度で、熱圧着した。その他の接着性絶縁樹脂層３４の形成手法としては、キャスト、コーティング等も適用可能で、絶縁樹脂の種類、形態（ワニス、フィルム）によって最適な手法を選択する。さらに、導電性突起が立設する基材３３上の導電性突起３１および壁状の導電性突起３２の頂部３５をＣＭＰ、機械研磨等により露出させ、回路基材３６を得る。なお、熱硬化性接着性絶縁樹脂２７の替わりに、接着性絶縁樹脂３４を積層する際の温度では流れ出さない熱可塑性の接着性絶縁樹脂を用いてもよい。
この後、図６(21)に示すように、回路基材３６を壁状の導電性突起３２より内側で型抜きする。次に、図６(22)に示すように、型抜きした回路基材３７を図３(9)までの工程で得たケーブル部を有する内層コア基板１９に積層する。次いで、図７(23)に示すように、レーザ等で導通用孔３８を形成する。
続いて、図８(24)に示すように、導通用孔３８に無電解めっきあるいは導電化処理等を施した後、電気めっきでビアホール３９を形成する。
この後、図９(25)に示すように、めっき金属層面を含む最外導電層に対し、通常のフォトファブリケーションによるエッチング手法を用いて、回路パターン４０を形成する。この後、必要に応じて基板表面にフォトソルダーレジスト層の形成、半田めっき、ニッケルめっき、金めっき等の表面処理を施し、外形加工を行うことで、２段ビルドアップ型多層フレキシブル回路基板４１を得る。
１ 可撓性絶縁ベース材
２ 銅箔層
３ 銅箔層
４ 両面銅張積層板
５ 回路パターン
６ 内層回路
７ ポリイミドフィルム
８ 接着剤
９ カバー
１０ ケーブル部
１１ 可撓性絶縁ベース材
１２ 銅箔層
１３ 片面銅張積層板
１４ 接着剤
１５ 型抜きされた片面銅張積層板
１６ 導通用孔
１７ スルーホール
１８ 回路パターン
１９ 内層コア基板
２０ 銅箔
２１ ニッケル箔
２２ 銅箔
２３ 金属基材
２４ レジスト層
２５ 回路パターン
２６ 回路パターンを有する基材
２７ 熱硬化性接着性絶縁樹脂
２８ 導電層
２９ 片面銅張り積層板
３０ レジスト層
３１ コニーデ状の導電性突起
３２ 壁状の導電性突起
３３ 導電性突起が立設する基材
３４ 接着性絶縁樹脂
３５ 導電性突起の頂部
３６ 回路基材
３７ 型抜きした回路基材
３８ 導通用孔
３９ ビアホール
４０ 回路パターン
４１ ２段ビルドアップ型多層フレキシブル回路基板
７１ 可撓性絶縁ベース材
７２ 銅箔層
７３ 銅箔層
７４ 両面銅張積層板
７５ 回路パターン
７６ 内層回路
７７ ポリイミドフィルム
７８ 接着剤
７９ カバー
８０ ケーブル部
８１ 可撓性絶縁ベース材
８２ 銅箔層
８３ 片面銅張積層板
８４ 接着剤
８５ 型抜きされた片面銅張積層板
８６ 導通用孔
８７ スルーホール
８８ 回路パターン
８９ 内層コア基板
９０ 銅箔
９１ ニッケル箔
９２ 銅箔
９３ 金属基材
９４ レジスト層
９５ コニーデ状の導電性突起
９６ 金属基材
９７ 接着性絶縁樹脂
９８ 導電性突起の頂部
９９ 回路基材
１００ 打ち抜き加工された回路基材
１０１ 回路パターン
１０２ 接着性絶縁樹脂
１０３ 導電層
１０４ 片面銅張り積層板
１０５ 打ち抜き加工された片面銅張り積層板
１０６ 導通用孔
１０７ ビアホール
１０８ 回路パターン
１０９ 従来工法による２段ビルドアップ型多層フレキシブル回路基板
２ 銅箔層
３ 銅箔層
４ 両面銅張積層板
５ 回路パターン
６ 内層回路
７ ポリイミドフィルム
８ 接着剤
９ カバー
１０ ケーブル部
１１ 可撓性絶縁ベース材
１２ 銅箔層
１３ 片面銅張積層板
１４ 接着剤
１５ 型抜きされた片面銅張積層板
１６ 導通用孔
１７ スルーホール
１８ 回路パターン
１９ 内層コア基板
２０ 銅箔
２１ ニッケル箔
２２ 銅箔
２３ 金属基材
２４ レジスト層
２５ 回路パターン
２６ 回路パターンを有する基材
２７ 熱硬化性接着性絶縁樹脂
２８ 導電層
２９ 片面銅張り積層板
３０ レジスト層
３１ コニーデ状の導電性突起
３２ 壁状の導電性突起
３３ 導電性突起が立設する基材
３４ 接着性絶縁樹脂
３５ 導電性突起の頂部
３６ 回路基材
３７ 型抜きした回路基材
３８ 導通用孔
３９ ビアホール
４０ 回路パターン
４１ ２段ビルドアップ型多層フレキシブル回路基板
７１ 可撓性絶縁ベース材
７２ 銅箔層
７３ 銅箔層
７４ 両面銅張積層板
７５ 回路パターン
７６ 内層回路
７７ ポリイミドフィルム
７８ 接着剤
７９ カバー
８０ ケーブル部
８１ 可撓性絶縁ベース材
８２ 銅箔層
８３ 片面銅張積層板
８４ 接着剤
８５ 型抜きされた片面銅張積層板
８６ 導通用孔
８７ スルーホール
８８ 回路パターン
８９ 内層コア基板
９０ 銅箔
９１ ニッケル箔
９２ 銅箔
９３ 金属基材
９４ レジスト層
９５ コニーデ状の導電性突起
９６ 金属基材
９７ 接着性絶縁樹脂
９８ 導電性突起の頂部
９９ 回路基材
１００ 打ち抜き加工された回路基材
１０１ 回路パターン
１０２ 接着性絶縁樹脂
１０３ 導電層
１０４ 片面銅張り積層板
１０５ 打ち抜き加工された片面銅張り積層板
１０６ 導通用孔
１０７ ビアホール
１０８ 回路パターン
１０９ 従来工法による２段ビルドアップ型多層フレキシブル回路基板
Claims (3)
- ケーブル部を含む内層コア基板に対して２段以上の段数の外層回路基板を積層して多層フレキシブル回路基板を製造する方法であって、前記外層回路基板の１段目のビルドアップ部に設けられた導電性突起によって前記外層回路基板を前記内層コア基板に対し接続する、ビルドアップ型多層フレキシブル回路基板の製造方法において、
前記１段目のビルドアップ部の導電箔に外層回路パターンを形成し、
２段目のビルドアップ部を積層することにより前記外層回路パターンを前記２段目のビルドアップ部を積層するための樹脂で充填し、
前記１段目のビルドアップ部における前記内層コア基板との接続面の銅箔に前記導電性突起を形成し、
介挿材としての接着性層間絶縁樹脂を貫通するように、前記導電性突起を用いて前記外層回路基板を前記内層コア基板に接続し、
前記内層コア基板における前記ケーブル部を露出させる上で不要な部分を打抜きにより一括除去する
ことを特徴とするビルドアップ型多層フレキシブル回路基板の製造方法。 - 請求項１記載のビルドアップ型多層フレキシブル回路基板の製造方法において、
前記１段目のビルドアップ部における前記導電性突起が形成された銅箔上に、前記接着性層間絶縁樹脂の流出を防止する壁状構造体を形成し、
予め不要部を除去した接着性層間絶縁樹脂を位置合わせして前記壁状構造体の有る面に仮付けした仮付け体を形成し、
前記仮付け体を前記内層コア基板に積層する
ことを特徴とするビルドアップ型多層フレキシブル回路基板の製造方法。 - 請求項２記載のビルドアップ型多層フレキシブル回路基板の製造方法において、
前記壁状の構造体を、前記導電性突起と同時にフォトファブリケーション法により形成することを特徴とするビルドアップ型多層フレキシブル回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005014426A JP4554381B2 (ja) | 2005-01-21 | 2005-01-21 | ビルドアップ型多層回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005014426A JP4554381B2 (ja) | 2005-01-21 | 2005-01-21 | ビルドアップ型多層回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006203061A true JP2006203061A (ja) | 2006-08-03 |
| JP4554381B2 JP4554381B2 (ja) | 2010-09-29 |
Family
ID=36960762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005014426A Expired - Fee Related JP4554381B2 (ja) | 2005-01-21 | 2005-01-21 | ビルドアップ型多層回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4554381B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5354380B2 (ja) * | 2007-03-30 | 2013-11-27 | 日本電気株式会社 | 電子機器の配線構造及び電子機器パッケージの製造方法 |
| US20160014909A1 (en) * | 2006-03-20 | 2016-01-14 | Duetto Integrated Systems, Inc. | System and method for manufacturing flexible laminated circuit boards |
| US11229126B2 (en) | 2006-03-20 | 2022-01-18 | Duetto Integrated Systems, Inc. | System and method for manufacturing flexible laminated circuit boards |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE202014010550U1 (de) * | 2013-02-16 | 2015-12-10 | Duetto Integrated Systems, Inc. | Verbessertes System und Verfahren zur Herstellung flexibler laminierter Leiterplatten |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000269642A (ja) * | 1999-03-15 | 2000-09-29 | Sony Corp | 多層配線板とその製造方法 |
| JP2001274554A (ja) * | 2000-03-27 | 2001-10-05 | Toshiba Corp | プリント配線基板、及びその製造方法 |
| JP2001326459A (ja) * | 2000-05-16 | 2001-11-22 | North:Kk | 配線回路基板とその製造方法 |
| JP2002368369A (ja) * | 2001-06-06 | 2002-12-20 | Yamaichi Electronics Co Ltd | フレキシブルプリント配線板及びその製造方法 |
| JP2004311909A (ja) * | 2002-07-30 | 2004-11-04 | Sumitomo Bakelite Co Ltd | 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法 |
-
2005
- 2005-01-21 JP JP2005014426A patent/JP4554381B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000269642A (ja) * | 1999-03-15 | 2000-09-29 | Sony Corp | 多層配線板とその製造方法 |
| JP2001274554A (ja) * | 2000-03-27 | 2001-10-05 | Toshiba Corp | プリント配線基板、及びその製造方法 |
| JP2001326459A (ja) * | 2000-05-16 | 2001-11-22 | North:Kk | 配線回路基板とその製造方法 |
| JP2002368369A (ja) * | 2001-06-06 | 2002-12-20 | Yamaichi Electronics Co Ltd | フレキシブルプリント配線板及びその製造方法 |
| JP2004311909A (ja) * | 2002-07-30 | 2004-11-04 | Sumitomo Bakelite Co Ltd | 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160014909A1 (en) * | 2006-03-20 | 2016-01-14 | Duetto Integrated Systems, Inc. | System and method for manufacturing flexible laminated circuit boards |
| US11229126B2 (en) | 2006-03-20 | 2022-01-18 | Duetto Integrated Systems, Inc. | System and method for manufacturing flexible laminated circuit boards |
| JP5354380B2 (ja) * | 2007-03-30 | 2013-11-27 | 日本電気株式会社 | 電子機器の配線構造及び電子機器パッケージの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4554381B2 (ja) | 2010-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5258716B2 (ja) | プリント基板及びその製造方法 | |
| KR101201940B1 (ko) | 케이블부를 가지는 다층 배선기판의 제조방법 | |
| JP5165265B2 (ja) | 多層プリント配線板の製造方法 | |
| JP2006165496A (ja) | ビアポストにより層間伝導性を有するパラレル多層プリント基板およびその製造方法 | |
| JP4554381B2 (ja) | ビルドアップ型多層回路基板の製造方法 | |
| JP4813204B2 (ja) | 多層回路基板の製造方法 | |
| JP4485975B2 (ja) | 多層フレキシブル回路配線基板の製造方法 | |
| JP2007208229A (ja) | 多層配線基板の製造方法 | |
| JP4738895B2 (ja) | ビルドアップ型多層フレキシブル回路基板の製造方法 | |
| JP2004311909A (ja) | 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法 | |
| JP4389664B2 (ja) | フレキシブルプリント配線板の製造方法 | |
| JP4304117B2 (ja) | 多層回路基板およびその製造方法 | |
| JP4926676B2 (ja) | 多層プリント配線板の製造方法 | |
| JP4347143B2 (ja) | 回路基板およびその製造方法 | |
| JP4294536B2 (ja) | 多層フレキシブル回路基板およびその製造方法 | |
| JP5512578B2 (ja) | ビルドアップ型多層フレキシブル回路基板の製造方法 | |
| JP4389769B2 (ja) | フレキシブルプリント配線板の製造方法 | |
| JP2005332908A (ja) | フレキシブルプリント配線板及びその製造方法 | |
| JP2004072125A (ja) | 印刷配線板の製造方法および印刷配線板 | |
| JP4397793B2 (ja) | 回路基板およびその製造方法 | |
| JP4302045B2 (ja) | 多層フレキシブル回路配線基板及びその製造方法 | |
| JP2004063908A (ja) | 多層フレキシブル配線板及びその製造方法 | |
| JP5000742B2 (ja) | ケーブル部を有する多層配線基板の製造方法 | |
| JP4233528B2 (ja) | 多層フレキシブル回路配線基板及びその製造方法 | |
| JP2004111758A (ja) | 多層フレキシブル配線板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070920 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100423 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100618 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100714 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4554381 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |