JP2006288157A - 駆動回路用半導体装置、駆動回路、及びインバータ - Google Patents

Abstract

【課題】 ブートストラップ回路での部品点数の削減により、更なる小型化と簡素化、及び制御能力の更なる向上を実現するインバータ、を提供する。
【解決手段】 電圧変換部(13H、13L)は出力電圧を一定にする。高電位側ＪＦＥＴ(Q1H)のドレインが外部電源(HV)に、ゲートがＭＯＳＦＥＴ(QH、QL)間の接続点(J)に接続される。高電位側電源電圧(VH)が上限を超える／下限を下回るとき、高電位側スイッチ素子(SW)はオフ／オンにされる。第一の低電位側ＪＦＥＴ(Q1L)のドレインが上記の接続点(J)に、第二の低電位側ＪＦＥＴ(Q2L)のドレインが外部電源(HV)に接続され、両ゲートが接地される。低電位側電源電圧(VL)が上限を超えるとき、二つの低電位側スイッチ素子(SW1、SW2)はオフにされる。低電位側電源電圧(VL)が下限を下回るとき、低電位側制御信号(SL)が低電位側ＭＯＳＦＥＴ(QL)のオン／オフを示す場合、第二の低電位側スイッチ素子(SW2)はオン／オフにされる。
【選択図】 図2

Description

本発明は、インバータを含むスイッチング電源に関し、特に、そのインバータを制御する駆動回路、更にその駆動回路に搭載される半導体装置に関する。

家電製品（例えば、洗濯機、冷蔵庫、エアコン、プラズマディスプレイ等）又は自動車に搭載される、例えば、モータ、照明、又は表示パネルでは、インバータが電源として採用される。それらの用途では特に、インバータに対し、大きな電流容量と高い出力電圧とが要求される。それに合わせて、インバータを制御する駆動回路、特にその駆動回路に搭載される半導体装置（いわゆるドライバＩＣ）に対し、高耐圧が要求される。
そのような高耐圧性を備えた半導体装置を高耐圧集積回路（ＨＶＩＣ）という。

ＨＶＩＣを利用した従来のインバータの一例を図5、6に示す（例えば、特許文献１参照）。このインバータは三相モータMを駆動する電源であり、出力段に三相ブリッジ回路を備える。三相ブリッジ回路は、二つのパワースイッチ素子QH、QLの直列接続を三対（2U、2V、2W）含む。それらの直列接続2U、2V、2W間は三つのモータコイルMU、MV、MWでブリッジされている。更に、直列接続2U、2V、2Wはそれぞれ、個別の駆動回路100U、100V、100Wにより制御される。
駆動回路100U、100V、100Wはそれぞれ、ドライバＩＣ101U、101V、101Wとブートストラップ回路102U、102V、102Wとを含む。ブートストラップ回路102U、102V、102Wはそれぞれ、コンデンサCと高耐圧ダイオードDとを含む。

ドライバＩＣ101U、101V、101Wの各内部は、高電位側パワースイッチ素子QHを制御する回路部分（高電位側駆動部）101Hと、低電位側パワースイッチ素子QLを制御する回路部分（低電位側駆動部）101Lとに分けられる。高電位側駆動部101Hは二つのパワースイッチ素子QH、QL間の接続点Jの電位VJを基準とし、コンデンサCの両端電圧VCを利用する。低電位側駆動部101Lは接地電位を基準とし、駆動回路用電源LVの電圧（以下、内部電源電圧という）Vccを利用する。コンデンサCの両端電圧VCは後述の通り、内部電源電圧Vccと同程度のレベルに維持される。

二つのパワースイッチ素子QH、QLが交互にオンオフすることにより、高電位側駆動部101Hの基準電位（接続点Jの電位）VJは大きく変動し、特に外部直流電源HVの電圧（以下、外部電源電圧という）Vdd近傍まで上昇する。そのとき、高電位側駆動部101H内部では電位が外部電源電圧VddよりコンデンサCの両端電圧VCだけ高いレベルにまで達し得る。
しかし、ドライバＩＣ101U、101V、101WはＨＶＩＣで構成されているので、高電位側駆動部101Hと低電位側駆動部101Lとが、両部分間の耐圧を十分に高く維持したまま、一つのチップ上に集積される。更に、三つのドライバＩＣ101U、101V、101W全体を一つのチップ上に集積することも可能である。
一方、高電位側駆動部101Hと低電位側駆動部101Lとの各内部では、要求される耐圧が内部電源電圧Vcc程度に抑えられる。従って、高電位側駆動部101Hと低電位側駆動部101Lとのそれぞれについては、集積度の更なる向上による小型化が比較的容易である。

例えばＵ相の駆動回路100Uでは、コンデンサCが次のように充電と放電とを繰り返す（図6参照。他相の駆動回路100V、100WのコンデンサCについても同様である）。
高電位側パワースイッチ素子QHがオフ状態に維持され、低電位側パワースイッチ素子QLがオン状態に維持されるとき、二つのパワースイッチ素子QH、QL間の接続点Jの電位VJが接地電位付近まで降下する。それにより、高耐圧ダイオードDには順バイアスがかかるので、駆動回路用電源LV→高耐圧ダイオードD→コンデンサC→低電位側パワースイッチング素子QL→駆動回路用電源LVの経路に電流が流れる（矢印は電流の向きを表す）。その電流によりコンデンサCが充電される。そのときの両端電圧VCは次式で与えられる：VC＝Vcc−VF−VJ。ここで、高耐圧ダイオードDの順電圧降下をVFとする。

高電位側パワースイッチ素子QHがオン状態に維持され、低電位側パワースイッチ素子QLがオフ状態に維持されるとき、二つのパワースイッチ素子QH、QL間の接続点Jの電位VJが外部電源電圧Vdd付近まで上昇する。それにより、高耐圧ダイオードDには逆バイアスがかかるので、順電流が遮断される。その結果、高電位側駆動部101H全体の電位が内部電源電圧Vccでクランプされることなく、基準電位VJ以上まで確実に上昇する。そのとき、コンデンサCの放電により高電位側駆動部101H内部には電力が供給される。

特開２００３−１８９６３２号公報

インバータが家電製品又は自動車に電源として搭載される場合では特に、その更なる小型化と簡素化とにより、電源全体の更なる小型軽量化、更に、消費電力の更なる削減が強く望まれている。
しかし、図5、6に示されるような従来のインバータは、モータM用駆動電源HVの他に、駆動回路100U、100V、100W用電源LVを必要とする。その上、駆動回路100U、100V、100Wがそれぞれ個別に高耐圧ダイオードDU、DV、DWを必要とする。それらの構成要素は一般に、半導体装置への集積化が容易ではない。従って、それらの構成要素はいずれも、ドライバＩＣ101U、101V、101Wに外付けされねばならない。その結果、各駆動回路100U、100V、100W全体の更なる小型化と簡素化とが困難である。

インバータが家電製品又は自動車に電源として搭載される場合では更に、その制御能力の更なる向上により、製品全体の操作性と安定性との更なる向上が強く望まれている。
しかし、図5、6に示されるような従来のインバータでは起動時にまず、駆動回路100U、100V、100WのコンデンサCが充電されねばならない。従って、起動時点から所定時間が経過するまでは、低電位側パワースイッチ素子QLがいずれも、オン状態に維持されねばならない。すなわち、その期間では、ドライバＩＣ101U、101V、101Wだけでなく、外部の制御系統（例えばマイクロコントローラCTL）までもが動作を制限されねばならない。その結果、インバータの起動時間の更なる短縮が困難である。

コンデンサCは、高電位側駆動部101Hによる電力消費だけでなく、リーク電流によっても放電する。一方、低電位側パワースイッチ素子QLのオン時間は一般に、モータの状態に応じて大きく変動する。従って、通常のモータ制御に従って調節される低電位側パワースイッチ素子QLのオン時間だけではコンデンサCの充電が不十分になり、両端電圧VCが降下しすぎるおそれがある。この危険性は特に、モータの低速回転時で高い。
この危険性を回避する手段としては例えば、コンデンサCの容量を増大させることが考えられる。しかし、コンデンサCのサイズが増大するので、インバータ全体の小型化が阻まれる。更に、インバータの起動が遅れる。このように、コンデンサCの容量増大は上記手段としては好ましくない。

図5、6に示されるような従来のインバータでは、上記の危険性を回避する手段として、動作期間中、低電位側パワースイッチ素子QLのオフ時間（すなわちコンデンサCの放電時間）に上限が設定される。更に、「オフ時間が上限に達しないうちに低電位側パワースイッチ素子QLを必ずオンにする」という制限がモータMの回転制御に対して課せられる。しかし、そのような制限はモータ制御能力の更なる向上を阻むので、好ましくない。

本発明は、ブートストラップ回路での部品点数の削減により、更なる小型化と簡素化、及び制御能力の更なる向上を実現するインバータの提供を目的とする。

本発明による駆動回路用半導体装置は、インバータを制御する駆動回路に、高電位側と低電位側との二つのコンデンサと共に搭載される。ここで、その二つのコンデンサは好ましくは、駆動回路用半導体装置に外付けされる。更に、そのインバータは好ましくは、
外部直流電源の正極と負極との間に直列に接続された、高電位側と低電位側との二つのパワースイッチ素子、を含む。好ましくは、パワースイッチ素子がＭＯＳＦＥＴ又はＩＧＢＴである。

本発明による駆動回路用半導体装置は、
外部直流電源の正極に接続される、第一の高電位側電源端子；
上記の高電位側コンデンサの高電位側端子に接続される、第二の高電位側電源端子；
二つのパワースイッチ素子間の接続点と高電位側コンデンサの低電位側端子とに接続される、高電位側基準電位端子；
第一の高電位側電源端子を通して外部直流電源から供給される電力、に基づき、第二の高電位側電源端子と高電位側基準電位端子との間の電圧（以下、高電位側電源電圧という）を一定に維持する、高電位側定電圧源部；及び、
外部から高電位側制御信号を受信し、高電位側電源電圧を利用して高電位側制御信号を高電位側パワースイッチ素子に対する駆動信号に変換する、高電位側駆動信号生成部；
を含む、高電位側駆動部；
並びに、
二つのパワースイッチ素子間の接続点に接続される、第一の低電位側電源端子；
上記の低電位側コンデンサの高電位側端子に接続される、第二の低電位側電源端子；
外部直流電源の負極と低電位側コンデンサの低電位側端子とに接続される、低電位側基準電位端子；
第一の低電位側電源端子を通して外部から供給される電力、に基づき、第二の低電位側電源端子と低電位側基準電位端子との間の電圧（以下、低電位側電源電圧という）を一定に維持する、低電位側定電圧源部；及び、
外部から低電位側制御信号を受信し、低電位側電源電圧を利用して低電位側制御信号を低電位側パワースイッチ素子に対する駆動信号に変換する、低電位側駆動信号生成部；
を含む、低電位側駆動部；
を有する。

この半導体装置は、好ましくは、
外部から制御信号を受信し、制御信号を高電位側制御信号と低電位側制御信号とに変換する、入力信号処理部；及び、
高電位側制御信号の基準電位を低電位側基準電位端子の電位から高電位側基準電位端子の電位に変換する、レベルシフト部；
を更に有する。特に好ましくは、入力信号処理部とレベルシフト部とが低電位側駆動部に設置される。レベルシフト部はその他に、高電位側駆動部に設置されても良い。

上記の通り、高電位側と低電位側との各駆動部が個別の定電圧源部を内蔵する。特に上記から明らかな通り、高電位側定電圧源部は外部直流電源から直接供給される電力に基づき、高電位側コンデンサの両端電圧を一定に維持する。低電位側定電圧源部は外部直流電源から直接、又は高電位側パワースイッチ素子を通して供給される電力に基づき、低電位側コンデンサの両端電圧を一定に維持する。
従って、本発明による上記の駆動回路用半導体装置は従来の半導体装置とは異なり、駆動回路用電源とブートストラップ用の高耐圧ダイオードとをいずれも必要としない。その結果、駆動回路は、上記二つのコンデンサを除き、半導体装置として集積化され得る。特に好ましくは、高電位側駆動部と低電位側駆動部とが同一のチップ上に形成される。その他に、高電位側駆動部と高電位側パワースイッチ素子とが同一のチップ上に形成され、低電位側駆動部と低電位側パワースイッチ素子とが同一のチップ上に形成されても良い。
こうして、駆動回路全体、更にインバータ全体の小型化と簡素化とが実現され得る。

本発明による上記の駆動回路用半導体装置では更に、駆動回路の通常動作時、二つのパワースイッチ素子のオンオフ状態に関わらず、第一の高電位側電源端子→高電位側駆動部（特に高電位側コンデンサ）→高電位側基準電位端子の経路、又は、第一の低電位側電源端子→低電位側駆動部（特に低電位側コンデンサ）→低電位側基準電位端子の経路に電流が流れ得る（矢印は電流の向きを表す）。
その上、駆動回路の起動時、二つのパワースイッチ素子がいずれもまだオフ状態に維持されている初期段階で、第一の高電位側電源端子→高電位側駆動部（特に高電位側コンデンサ）→高電位側基準電位端子→第一の低電位側電源端子→低電位側駆動部（特に低電位側コンデンサ）→低電位側基準電位端子の経路に電流が流れ得る（矢印は電流の向きを表す）。
従って、従来の半導体装置とは異なり、通常動作時や起動時に低電位側パワースイッチ素子を強制的にオン状態に維持する期間が設定されなくても、二つのコンデンサが十分に充電される。すなわち、外部の制御系統（例えばマイクロコントローラ）の動作には何ら制限を与えることなく、コンデンサが速やかに充電され、その両端電圧、すなわち高電位側と低電位側との電源電圧がいずれも安定に維持される。

本発明による上記の駆動回路用半導体装置では好ましくは、
外部直流電源の正極に接続される、第三の低電位側電源端子、を低電位側駆動部が更に含み；
低電位側定電圧源部が、第三の低電位側電源端子を通して外部直流電源から供給される電力、に基づき、低電位側電源電圧を一定に維持する。
駆動回路の通常動作時、特に低電位側パワースイッチ素子のオン期間では、第一の低電位側電源端子の電位が低電位側コンデンサの充電には低すぎる場合が生じ得る。そのような場合、低電位側定電圧源部は第一の低電位側電源端子を通して供給される電力に代え、第三の低電位側電源端子を通して供給される電力を低電位側コンデンサの充電に利用できる。それにより、低電位側コンデンサが十分に充電されるので、低電位側電源電圧の安定性が更に向上する。

本発明による上記の駆動回路用半導体装置では好ましくは、
高電位側定電圧源部が、
第一の高電位側電源端子に接続されたドレインと、高電位側基準電位端子に接続されたゲートと、を含む、高電位側ＪＦＥＴ、を有し；
高電位側ＪＦＥＴのソース電位を高電位側電源電圧に変換し；
低電位側定電圧源部が、
第一の低電位側電源端子に接続されたドレインと、低電位側基準電位端子に接続されたゲートと、を含む、第一の低電位側ＪＦＥＴ、を有し；
第一の低電位側ＪＦＥＴのソース電位を低電位側電源電圧に変換する。

低電位側駆動部が第三の低電位側電源端子を含む場合、低電位側定電圧源部は更に、
第三の低電位側電源端子に接続されたドレインと、低電位側基準電位端子に接続されたゲートと、を含む、第二の低電位側ＪＦＥＴ、を有し；
第二の低電位側ＪＦＥＴのソース電位を低電位側電源電圧に変換する。

この半導体装置がインバータに搭載されるとき、更に好ましくは、
高電位側駆動部と高電位側パワースイッチ素子とが同一のチップ上に形成され、特に、高電位側ＪＦＥＴと高電位側パワースイッチ素子とが直列に接続され；
低電位側駆動部と低電位側パワースイッチ素子とが同一のチップ上に形成され、特に、第一の低電位側ＪＦＥＴと低電位側パワースイッチ素子とが直列に接続される。この集積化により、インバータの小型化が更に向上する。

ＪＦＥＴでは一般に、ドレイン−ゲート間電圧が所定の閾値（すなわち、ピンチオフ電圧）を超えるとき、ドレイン電流とゲート−ソース間電圧とがドレイン−ソース間電圧に関わらず、一定に維持される。
高電位側ＪＦＥＴでは、ドレインが外部直流電源の正極の電位に固定され、ゲートが高電位側基準電位端子の電位、すなわち二つのパワースイッチ素子間の接続点の電位（以下、高電位側基準電位という）に維持される。好ましくは、高電位側ＪＦＥＴのピンチオフ電圧が外部直流電源の電圧より十分に低く設定される。それにより、低電位側パワースイッチ素子のオンにより高電位側基準電位が急降下するとき、ドレイン−ゲート間電圧が速やかにピンチオフ電圧を超える。従って、ゲート−ソース間電圧、すなわち高電位側基準電位を基準とするソース電位が一定に維持される。それ故、高電位側定電圧源部が高電位側基準電位の変動に関わらず、高電位側コンデンサの両端電圧を安定に維持できる。

第一の低電位側ＪＦＥＴでは、ドレインが高電位側基準電位に維持され、ゲートが外部直流電源の負極の電位（以下、低電位側基準電位という）に固定される。好ましくは、第一の低電位側ＪＦＥＴのピンチオフ電圧が、外部直流電源の電圧より十分に低く設定される。それにより、高電位側パワースイッチ素子のオンにより高電位側基準電位が急上昇するとき、ドレイン−ゲート間電圧が速やかにピンチオフ電圧を超える。従って、ゲート−ソース間電圧、すなわち低電位側基準電位を基準とするソース電位が一定に維持される。
第二の低電位側ＪＦＥＴでは、ドレインが外部直流電源の正極の電位に固定され、ゲートが低電位側基準電位に固定される。好ましくは、第二の低電位側ＪＦＥＴのピンチオフ電圧が、外部直流電源の電圧より十分に低く設定される。そのとき、ドレイン−ゲート間電圧が常にピンチオフ電圧を超えているので、ゲート−ソース間電圧、すなわち低電位側基準電位を基準とするソース電位が一定に維持される。
こうして、低電位側定電圧源部は、高電位側基準電位の変動に関わらず、低電位側コンデンサの両端電圧を安定に維持できる。

本発明による上記の駆動回路用半導体装置では好ましくは、
高電位側定電圧源部が、
第一の高電位側電源端子から流れ込む電流を遮断するための高電位側スイッチ素子、を有し、
高電位側電源電圧を監視し、
高電位側電源電圧が所定の上限を超えているとき、高電位側スイッチ素子をオフ状態に維持し、
高電位側電源電圧が所定の下限を下回っているとき、高電位側スイッチ素子をオン状態に維持し；
低電位側定電圧源部が、
第一の低電位側電源端子から流れ込む電流を遮断するための第一の低電位側スイッチ素子、を有し、
低電位側電源電圧を監視し、
低電位側電源電圧が所定の上限を超えているとき、第一の低電位側スイッチ素子をオフ状態に維持し、
低電位側電源電圧が所定の下限を下回っているとき、第一の低電位側スイッチ素子をオン状態に維持する。

低電位側駆動部が第三の低電位側電源端子を含む場合、低電位側定電圧源部が更に、
第三の低電位側電源端子から流れ込む電流を遮断するための第二の低電位側スイッチ素子、を有し、
低電位側電源電圧と共に低電位側制御信号を監視し、
低電位側電源電圧が所定の上限を超えているとき、第二の低電位側スイッチ素子もオフ状態に維持し、
低電位側電源電圧が所定の下限を下回っているとき、
低電位側制御信号が低電位側パワースイッチ素子のオフを示す場合は第一の低電位側スイッチ素子をオン状態に維持し、
低電位側制御信号が低電位側パワースイッチ素子のオンを示す場合は第二の低電位側スイッチ素子をオン状態に維持する。

高電位側電源電圧の上限と下限とは、好ましくは、高電位側駆動信号生成部の駆動電圧の上限と下限とそれぞれ等しく設定される。低電位側電源電圧の上限と下限とは、好ましくは、低電位側駆動信号生成部の駆動電圧の上限と下限とそれぞれ等しく設定される。
高電位側スイッチ素子のオンオフにより、高電位側定電圧源部は高電位側電源電圧を効率良く、一定に維持できる。同様に、二つの低電位側スイッチ素子のオンオフにより、低電位側定電圧源部は低電位側電源電圧を効率良く、一定に維持できる。特に、二つの低電位側スイッチ素子のいずれかをオンにすることで、低電位側定電圧源部には、低電位側パワースイッチ素子のオンオフに関わらず、外部から十分な電力が供給される。

駆動回路の起動時では、二つのパワースイッチ素子がいずれもまだオフ状態に維持されている初期段階で、高電位側スイッチ素子と第一の低電位側スイッチ素子とが共にオン状態に維持される。それにより、第一の高電位側電源端子→高電位側駆動部（特に高電位側コンデンサ）→高電位側基準電位端子→第一の低電位側電源端子→低電位側駆動部（特に低電位側コンデンサ）→低電位側基準電位端子の経路に電流が確実に流れる（矢印は電流の向きを表す）。こうして、駆動回路の起動時、二つのコンデンサが確実に、かつ十分に充電される。

本発明による上記の駆動回路用半導体装置を搭載するインバータは、好ましくは、
二つのパワースイッチ素子のそれぞれに一つずつ、並列に接続された二つの高速整流素子、を有する。特に好ましくは、高速整流素子がファストリカバリダイオード（ＦＲＤ）である。
インバータに接続される外部負荷が例えばモータコイル等、誘導性である場合、パワースイッチ素子をオフにした直後、そのパワースイッチ素子と並列に接続された高速整流素子が回生電流を速やかに通す。その回生電流の一部は、第一の高電位側電源端子を通して高電位側コンデンサに供給され、又は、第一の低電位側電源端子を通して低電位側コンデンサに供給され得る。このように、回生電流を上記二つのコンデンサの充電に利用することで、駆動回路の消費電力が低減し得る。
更に、高速整流素子がＦＲＤである場合、逆電流が著しく小さいので、上記二つのコンデンサからのリーク電流が効果的に抑えられる。その結果、高電位側と低電位側との電源電圧の安定性が更に向上する。

本発明による駆動回路用半導体装置は上記の通り、従来の半導体装置とは異なり、駆動回路用電源とブートストラップ用の高耐圧ダイオードとをいずれも必要としない。その結果、駆動回路のほぼ全体が半導体装置として集積化され得る。更に、パワースイッチ素子を駆動回路と同じチップ上に形成することで、インバータのほぼ全体を一つのチップで構成できる。こうして、駆動回路全体、更にインバータ全体の小型化と簡素化とが実現され得る。
本発明による駆動回路用半導体装置では更に、従来の半導体装置とは異なり、外部の制御系統（例えばマイクロコントローラ）の動作には何ら制限を与えることなく、コンデンサが速やかに充電される。従って、インバータでの、起動時間の更なる短縮や制御能力の更なる向上が容易に実現され得る。
以上の点から明らかに、本発明による駆動回路用半導体装置は、特に家電製品又は自動車に搭載されるインバータでの利用に適している。

以下、本発明の最良の実施形態について、図面を参照しつつ説明する。
《実施形態１》
本発明の実施形態１によるインバータは、三相モータMを駆動する電源である（図1参照）。このインバータは、三相ブリッジ回路2U、2V、2W、及びそれらの駆動回路10U、10V、10Wを備える。

三相ブリッジ回路の各相2U、2V、2Wには、二つのパワースイッチ素子QH、QLと二つのフリーホイールダイオードDH、DLとが含まれる。
パワースイッチ素子QH、QLは好ましくはＭＯＳＦＥＴである。その他に、ＩＧＢＴ又はバイポーラトランジスタであっても良い。
二つのパワースイッチ素子QH、QLは外部直流電源HVの両極間に直列に接続される。ここで、外部直流電源HVは正極を負極より電源電圧Vddだけ高い電位に維持する。外部直流電源HVの負極は接地される。外部直流電源HVの両極間には更に、大容量の平滑コンデンサHCが接続され、外部直流電源HVの変動に伴う電源電圧Vddの変動を抑えている。
パワースイッチ素子QH、QLの直列接続2U、2V、2Wの接続点JU、JV、JW間は三つのモータコイルMU、MV、MW（Ｙ結線又はΔ結線）でブリッジされている。
フリーホイールダイオードDH、DLは各パワースイッチ素子QH、QLに一つずつ、並列に接続される。フリーホイールダイオードDH、DLは好ましくは高速整流素子であり、特にファストリカバリダイオード（ＦＲＤ）である。その他に、パワースイッチ素子QH、QLのボディダイオードであっても良い。

駆動回路10U、10V、10Wはそれぞれ、ドライバＩＣ1U、1V、1W、高電位側と低電位側との二つのコンデンサCH、CL、及び、高電位側と低電位側との二つの抵抗器RH、RLを含む。
ドライバＩＣ1U、1V、1Wの各内部は高電位側駆動部1Hと低電位側駆動部1Lとに分けられる。高電位側駆動部1Hは高電位側パワースイッチ素子QHを制御する回路部分であり、低電位側駆動部1Lは低電位側パワースイッチ素子QLを制御する回路部分である。
好ましくは、高電位側駆動部1Hと低電位側駆動部1Lとがそれぞれ、一つのＨＶＩＣである。その他に、高電位側駆動部1Hと低電位側駆動部1Lとが同じＨＶＩＣに集積化されても良い。そのとき、各駆動部1H、1Lが形成される半導体領域間は好ましくは、ｐｎ接合分離により高耐圧に絶縁される。
更に、三つのドライバＩＣ1U、1V、1Wが全て、同じＨＶＩＣに集積化されても良い。

高電位側駆動部1Hは、二つのパワースイッチ素子QH、QL間の接続点Jの電位VJ（以下、高電位側基準電位という）を基準とする。更に、高電位側基準電位VJに対する外部直流電源HVの正極電位Vdd−VJを利用して高電位側コンデンサCHを充電し、その両端電圧を一定値VH（以下、高電位側電源電圧という）に維持する。高電位側駆動部1H内の回路は高電位側電源電圧VHで動作する。
低電位側駆動部1Lは、外部直流電源HVの負極電位、すなわち接地電位を基準とする。更に、接地電位に対する外部直流電源HVの正極電位Vdd（すなわち、外部直流電源HVの出力電圧）、又は高電位側基準電位VJを利用して低電位側コンデンサCLを充電し、その両端電圧を一定値VL（以下、低電位側電源電圧という）に維持する。低電位側駆動部1L内の回路は低電位側電源電圧VLで動作する。

低電位側駆動部1Lは、マイクロコントローラCTLから送出されるＵ相制御信号SU、Ｖ相制御信号SV、又はＷ相制御信号SWのいずれかを受信する。好ましくは、各相制御信号SU、SV、SWが高電位側と低電位側との二つのディジタル信号SH、SLを含む；高電位側制御信号SHは高電位側パワースイッチ素子QHのオンオフのタイミングを指定し、低電位側制御信号SLは低電位側パワースイッチ素子QLのオンオフのタイミングを指定する。その他に、各相制御信号SU、SV、SWが一つのディジタル信号であり、低電位側駆動部1Lが各相制御信号SU、SV、SWに基づき、二つのパワースイッチ素子QH、QLのオンオフのタイミングを示す制御信号を生成しても良い。

低電位側駆動部1Lは更に、高電位側と低電位側との二つの制御信号SH、SLを分離し、高電位側制御信号SHを高電位側駆動部1Hに伝達し、低電位側制御信号SLに基づいて低電位側パワースイッチ素子QLに対する駆動信号を生成する。その駆動信号は低電位側抵抗器RLを通し、低電位側パワースイッチ素子QLの制御端子（好ましくはゲート、又はベース）へ送出される。
高電位側駆動部1Hは高電位側制御信号SHを低電位側駆動部1Lから受信し、高電位側制御信号SHに基づいて高電位側パワースイッチ素子QHに対する駆動信号を生成する。その駆動信号は高電位側抵抗器RHを通し、高電位側パワースイッチ素子QHの制御端子（好ましくはゲート、又はベース）へ送出される。
二つの抵抗器RH、RLは好ましくは、ドライバＩＣ1U、1V、1Wに対して外付けされる。その他に、ドライバＩＣ1U、1V、1Wと同じチップ上に形成されても良い。

マイクロコントローラCTLがＵ、Ｖ、Ｗ相制御信号SU、SV、SWの状態を変化させる。各相制御信号SU、SV、SWの状態変化に同期して、各駆動回路10U、10V、10Wがそれぞれ、二つのパワースイッチ素子QH、QLをオンオフさせる。それにより、モータコイルMU、MV、MWに流れる電流の状態が周期的に変化し、回転磁界が生じる。その回転磁界により、モータMにはトルクが生じる。

図2にはドライバＩＣ1Uの内部の構成が示されている。他のドライバＩＣ1V、1Wも同様な構成を有する。
高電位側駆動部1Hは、第一と第二との高電位側電源端子T1H、T2H、高電位側基準電位端子T0H、高電位側制御信号入力端子T4H、高電位側駆動信号出力端子T5H、高電位側駆動信号生成部11H、及び高電位側定電圧源部12Hを有する。高電位側定電圧源部12Hは、高電位側ＪＦＥＴQ1H、高電位側スイッチ素子SW、及び高電位側電圧変換部13Hを含む。

第一の高電位側電源端子T1Hは外部直流電源HVの正極に接続される。
第二の高電位側電源端子T2Hは高電位側コンデンサCHの高電位側端子に接続される。
高電位側基準電位端子T0Hは二つのパワースイッチ素子QH、QL間の接続点Jと高電位側コンデンサCHの低電位側端子とに接続される。
高電位側制御信号入力端子T4Hでは、低電位側駆動部1Lから送出される高電位側制御信号SHが受信される。
高電位側駆動信号出力端子T5Hは、高電位側抵抗器RHを通して高電位側パワースイッチ素子QHの制御端子に接続される。

高電位側駆動信号生成部11Hは、低電位側駆動部1Lから高電位側制御信号入力端子T4Hを通して高電位側制御信号SHを受信する。更に、高電位側電源電圧VHを利用して高電位側制御信号SHを高電位側パワースイッチ素子QHに対する駆動信号に変換する。

高電位側ＪＦＥＴQ1Hは、第一の高電位側電源端子T1Hに接続されたドレインと、高電位側基準電位端子T0Hに接続されたゲートとを含む。そのとき、ドレインが外部直流電源HVの正極電位Vddに固定され、ゲートが高電位側基準電位VJに維持される。
好ましくは、高電位側ＪＦＥＴQ1Hのピンチオフ電圧が外部直流電源HVの電圧Vddより十分に低く設定される。それにより、低電位側パワースイッチ素子QLのオンにより高電位側基準電位VJが急降下するとき、ドレイン−ゲート間電圧が速やかにピンチオフ電圧を超える。従って、ゲート−ソース間電圧、すなわち高電位側基準電位VJを基準とするソース電位が一定に維持される。

高電位側電圧変換部13Hでは、入力端子が高電位側スイッチ素子SWを通して高電位側ＪＦＥＴQ1Hのソースに接続され、出力端子が第二の高電位側電源端子T2Hと高電位側駆動信号生成部11Hとに接続される。
外部直流電源HVから、第一の高電位側電源端子T1H、高電位側ＪＦＥＴQ1H、及び高電位側スイッチ素子SWを通して電力が供給されるとき、高電位側電圧変換部13Hは出力端子と高電位側基準電位端子T0Hとの間の電圧（出力電圧）を一定に維持する。ここで、高電位側ＪＦＥＴQ1Hのゲート−ソース間電圧が所定の上限以下に安定に維持されるので、高電位側電圧変換部13Hの入力端子と高電位側基準電位端子T0Hとの間の電圧が所定の上限以下に安定に維持される。従って、高電位側電圧変換部13Hはその動作中、出力電圧を安定に維持できる。

高電位側電圧変換部13Hは特に高電位側電源電圧VHを監視し、その変動に応じて高電位側スイッチ素子SWを次のようにオンオフさせ、それにより間欠的に動作する。
高電位側電源電圧VHが所定の上限を超えているとき、高電位側電圧変換部13Hは高電位側スイッチ素子SWをオフ状態に維持し、高電位側ＪＦＥＴQ1Hのソース電流を遮断する。そのとき、高電位側電圧変換部13Hからは電力供給が停止するので、高電位側駆動部1H内の回路、特に高電位側駆動信号生成部11Hは、高電位側コンデンサCHに蓄積された電力を消費する。それにより、高電位側コンデンサCHの両端電圧、すなわち高電位側電源電圧VHが上限以下に抑えられる。
逆に、高電位側電源電圧VHが所定の下限を下回っているとき、高電位側電圧変換部13Hは高電位側スイッチ素子SWをオン状態に維持する。そのとき、高電位側電圧変換部13Hから供給される電力が高電位側駆動部1H内の回路、特に高電位側駆動信号生成部11Hで消費され、更に高電位側コンデンサCHに蓄積される。それにより、高電位側電源電圧VHが下限以上に維持される。
こうして、高電位側定電圧源部12Hの間欠的な動作により、高電位側電源電圧VHが効率良く、一定に維持される。特に、高電位側電源電圧VHの上限と下限とが好ましくは、高電位側駆動信号生成部11Hの駆動電圧の上限と下限とそれぞれ等しく設定される。それにより、駆動電圧の安定性が高いので、高電位側駆動信号生成部11Hの信頼性が高い。

低電位側駆動部1Lは、第一、第二、及び第三の低電位側電源端子T1L、T2L、T3L、低電位側基準電位端子T0L、高電位側制御信号出力端子T4L、低電位側駆動信号出力端子T5L、第一と第二との制御信号入力端子T6L、T7L、入力信号処理部14、レベルシフト部15、低電位側駆動信号生成部11L、並びに、低電位側定電圧源部12Lを有する。低電位側定電圧源部11Lは、第一と第二との低電位側ＪＦＥＴQ1L、Q2L、第一と第二との低電位側スイッチ素子SW1、SW2、及び低電位側電圧変換部13Lを含む。

第一の低電位側電源端子T1Lは二つのパワースイッチ素子QH、QL間の接続点Jに接続される。
第二の低電位側電源端子T2Lは低電位側コンデンサCLの高電位側端子に接続される。
第三の低電位側電源端子T3Lは外部直流電源HVの正極に接続される。
低電位側基準電位端子T0Lは外部直流電源HVの負極と低電位側コンデンサCLの低電位側端子とに接続され、すなわち接地される。
高電位側制御信号出力端子T4Lは高電位側駆動部1Hの高電位側制御信号入力端子T4Hに接続される。
低電位側駆動信号出力端子T5Lは、低電位側抵抗器RLを通して低電位側パワースイッチ素子QLの制御端子に接続される。
第一と第二との制御信号入力端子T6L、T7Lではそれぞれ、マイクロコントローラCTL（図1参照）から送出される制御信号SH、SLが受信される。

入力信号処理部14は、第一と第二との制御信号入力端子T6L、T7Lを通し、制御信号SH、SLを受信し、制御信号SH、SLを高電位側制御信号SHと低電位側制御信号SLとに変換する。
レベルシフト部15は、高電位側制御信号SHの基準電位を接地電位から高電位側基準電位VJまで上昇させる。レベルシフト部15は好ましくは、高耐圧スイッチ素子（図示せず）を含み、高電位側制御信号SHの立ち上がり／立ち下がり時に高耐圧スイッチ素子を瞬時にオンオフさせ、微分パルスを生成する。その微分パルスが高電位側制御信号SHとして、高電位側制御信号出力端子T4Lと高電位側制御信号入力端子T4Hとを通して高電位側駆動信号生成部12Hに送出される。そのとき、高電位側駆動信号生成部12Hはその微分パルスのタイミングで駆動信号を立ち上げ、又は立ち下げる。
高電位側制御信号出力端子T4Lの電位一般に、外部直流電源HVの電圧Vdd以上に上昇し得るので、レベルシフト部15は低電位側駆動部1L内の他の回路から、好ましくはｐｎ接合により高耐圧に分離される。
低電位側駆動信号生成部11Lは入力信号処理部14から低電位側制御信号SLを受信し、低電位側電源電圧VLを利用して低電位側制御信号SLを低電位側パワースイッチ素子QLに対する駆動信号に変換する。

第一の低電位側ＪＦＥＴQ1Lは、第一の低電位側電源端子T1Lに接続されたドレインと、低電位側基準電位端子T0Lに接続されたゲートとを含む。そのとき、ドレインが高電位側基準電位VJに維持され、ゲートが外部直流電源HVの負極電位、すなわち接地電位に固定される。
好ましくは、第一の低電位側ＪＦＥＴQ1Lのピンチオフ電圧が外部直流電源HVの電圧Vddより十分に低く設定される。それにより、高電位側パワースイッチ素子QHのオンにより高電位側基準電位VJが急上昇するとき、ドレイン−ゲート間電圧が速やかにピンチオフ電圧を超える。従って、ゲート−ソース間電圧、すなわち接地電位を基準とするソース電位が一定に維持される。

第二の低電位側ＪＦＥＴQ2Lは、第三の低電位側電源端子T3Lに接続されたドレインと、低電位側基準電位端子T0Lに接続されたゲートとを含む。そのとき、ドレインが外部直流電源HVの正極電位Vddに固定され、ゲートが接地電位に固定される。
好ましくは、第二の低電位側ＪＦＥＴQ2Lのピンチオフ電圧が外部直流電源HVの電圧Vddより十分に低く設定される。そのとき、ドレイン−ゲート間電圧が常にピンチオフ電圧を超えているので、ゲート−ソース間電圧、すなわち接地電位を基準とするソース電位が一定に維持される。

低電位側電圧変換部13Lでは、入力端子が、第一の低電位側スイッチ素子SW1を通して第一の低電位側ＪＦＥＴQ1Lのソースに接続され、第二の低電位側スイッチ素子SW2を通して第二の低電位側ＪＦＥＴQ2Lのソースに接続される。更に、出力端子が、第二の低電位側電源端子T2L、入力信号処理部14、レベルシフト部15、及び低電位側駆動信号生成部11Lに接続される。
低電位側電圧変換部13Lには外部から、第一の低電位側電源端子T1L→第一の低電位側ＪＦＥＴQ1L→第一の低電位側スイッチ素子SW1の経路、又は、第三の低電位側電源端子T3L→第二の低電位側ＪＦＥＴQ2L→第二の低電位側スイッチ素子SW2の経路を通して、電力が供給される。そのとき、低電位側電圧変換部13Lは出力端子と低電位側基準電位端子T0Lとの間の電圧（出力電圧）を一定に維持する。ここで、二つの低電位側ＪＦＥＴQ1L、Q2Lのいずれでもゲート−ソース間電圧が所定の上限以下に安定に維持されるので、低電位側電圧変換部13Lの入力端子と低電位側基準電位端子T0Lとの間の電圧が所定の上限以下に安定に維持される。従って、低電位側電圧変換部13Lはその動作中、出力電圧を安定に維持できる。

低電位側電圧変換部13Lは特に低電位側電源電圧VLと低電位側制御信号SLとを監視し、それらの変動に応じて二つの低電位側スイッチ素子SW1、SW2を次のようにオンオフさせ、それにより間欠的に動作する。
低電位側電源電圧VLが所定の上限を超えているとき、低電位側電圧変換部13Lは二つの低電位側スイッチ素子SW1、SW2をいずれもオフ状態に維持し、二つの低電位側ＪＦＥＴQ1L、Q2Lのソース電流をいずれも遮断する。そのとき、低電位側電圧変換部13Lからは電力供給が停止するので、低電位側駆動部1L内の回路、特に、入力信号処理部14、レベルシフト部15、及び低電位側駆動信号生成部11Lは、低電位側コンデンサCLに蓄積された電力を消費する。それにより、低電位側コンデンサCLの両端電圧、すなわち低電位側電源電圧VLが上限以下に抑えられる。

逆に、低電位側電源電圧VLが所定の下限を下回っているとき、低電位側電圧変換部13Lは更に、低電位側制御信号SLの状態を検出する。
低電位側制御信号SLが低電位側パワースイッチ素子QLのオンを示す場合、低電位側電圧変換部13Lは第二の低電位側スイッチ素子SW2をオン状態に維持する。それにより、外部直流電源HVから、第三の低電位側電源端子T3L→第二の低電位側ＪＦＥＴQ2L→第二の低電位側スイッチ素子SW2の経路を通して低電位側電圧変換部13Lに電力が供給される。
低電位側制御信号SLが低電位側パワースイッチ素子QLのオフを示す場合、低電位側電圧変換部13Lは第一の低電位側スイッチ素子SW1をオン状態に維持する。
駆動回路1Uの通常動作時、低電位側パワースイッチ素子QLのオフ期間では高電位側パワースイッチ素子QHが実質上常に、オン状態に維持されている。その場合、外部直流電源HVから、高電位側パワースイッチ素子QH→第一の低電位側電源端子T1L→第一の低電位側ＪＦＥＴQ1L→第一の低電位側スイッチ素子SW1の経路を通して低電位側電圧変換部13Lに電力が供給される。
こうして、低電位側電圧変換部13Lには十分な電力が外部から供給される。そのとき、低電位側駆動部1L内の回路、特に、入力信号処理部14、レベルシフト部15、及び低電位側駆動信号生成部11Lには低電位側電圧変換部13Lから電力が供給される。更に、低電位側電圧変換部13Lから供給される電力が低電位側コンデンサCLに蓄積される。それにより、低電位側コンデンサCLの両端電圧、すなわち低電位側電源電圧VLが下限以上に維持される。

上記のような低電位側定電圧源部12Lの間欠的な動作により、低電位側電源電圧VLが効率良く、一定に維持される。特に、低電位側電源電圧VLの上限と下限とが好ましくは、低電位側駆動信号生成部11Lの駆動電圧の上限と下限とそれぞれ等しく設定される。それにより、駆動電圧の安定性が高いので、低電位側駆動信号生成部11Lの信頼性が高い。

駆動回路1Uの起動時、パワースイッチ素子QH、QLはいずれも、オフ状態に維持されている。更に、二つのコンデンサCH、CLの両端電圧VH、VLはいずれも、所定の下限には達していない。従って、高電位側電圧変換部13Hは高電位側スイッチ素子SWをオン状態に維持する。一方、低電位側電圧変換部13Lは第一の低電位側スイッチ素子SW1をオン状態に維持する。そのとき、外部直流電源HV→第一の高電位側電源端子T1H→高電位側ＪＦＥＴQ1H→高電位側スイッチ素子SW→高電位側電圧変換部13H→第二の高電位側電源端子T2H→高電位側コンデンサCH→第一の低電位側電源端子T1L→第一の低電位側ＪＦＥＴQ1L→第一の低電位側スイッチ素子SW1→第二の低電位側電源端子T2L→低電位側コンデンサCL→接地端子の経路に電流が流れる（矢印は電流の向きを表す）。こうして、駆動回路1Uの起動時、二つのコンデンサCH、CLがいずれも確実に、かつ十分に充電される。

駆動回路1Uでは上記の通り、通常動作時や起動時に低電位側パワースイッチ素子QLを強制的にオン状態に維持する期間が設定されなくても、二つのコンデンサCH、CLがいずれも確実に、かつ十分に充電される。すなわち、マイクロコントローラCTLの動作には何ら制限を与えることなく、コンデンサCH、CLが速やかに充電され、その両端電圧VH、VL、すなわち高電位側と低電位側との電源電圧がいずれも安定に維持される。

駆動回路1Uを搭載するインバータでは更に、例えば高電位側パワースイッチ素子QHをオフにした直後、高電位側のＦＲＤDHが回生電流を速やかに通す。その回生電流の一部は、第三の低電位側電源端子T3L→第二の低電位側ＪＦＥＴQ2L→第二の低電位側スイッチ素子SW2→低電位側電圧変換部13L→第二の低電位側電源端子T2L→低電位側コンデンサCL→接地端子の経路を流れ、低電位側コンデンサCLを充電させ得る。このように、回生電流を低電位側コンデンサCLの充電に利用することで、駆動回路1Uの消費電力が低減し得る。
更に、ＦＲＤDH、DLでは逆電流が著しく小さいので、二つのコンデンサCH、CLからのリーク電流がいずれも、効果的に抑えられる。その結果、高電位側と低電位側との電源電圧VH、VLの安定性が更に向上する。

本発明の実施形態１によるドライバＩＣ1U、1V、1Wは上記の通り、従来のドライバＩＣとは異なり、定電圧源部12H、12Lを内蔵する。それにより、駆動回路10U、10V、10WはドライバＩＣ用電源とブートストラップ用の高耐圧ダイオードとをいずれも必要としない。その結果、駆動回路10U、10V、10Wのほぼ全体が容易に集積化されるので、小型化が容易である。

《実施形態２》
本発明の実施形態２によるインバータは実施形態１によるインバータと同様に、三相モータを駆動する電源である（図1参照）。パワースイッチ素子QH、QLがドライバＩＣ1U、1V、1Wと同じチップ上に形成されている点を除き、実施形態１、２によるインバータは同じ構成を有する（図2、3参照）。
図3では、図2に示されている構成要素と同様な構成要素に対し、図2に示されている符号と同じ符号が付される。それら同様な構成要素の詳細については、実施形態１の説明、及び図1を援用する。

高電位側パワースイッチ素子QHと高電位側抵抗器RHとはドライバＩＣ1Uの高電位側駆動部1Hと同じチップ上に形成され、低電位側パワースイッチ素子QLと低電位側抵抗器RLとはドライバＩＣ1Uの低電位側駆動部1Lと同じチップ上に形成される（図3参照）。更に、それら全体が一つのチップ上に形成されても良い。他相のドライバＩＣ1V、1W（図1参照）も同様にパワースイッチ素子QH、QLと一体化される。その上、Ｕ、Ｖ、Ｗ相の全てのドライバＩＣ1U、1V、1Wと三相ブリッジ回路2U、2V、2Wとが一つのチップ上に形成されても良い。
こうして、二つのコンデンサCH、CL、及び二つのフリーホイールダイオードDH、DLを除き、インバータ全体が半導体装置として集積化される。従って、小型化が容易である。ここで、例えばパワースイッチ素子QH、QLのボディダイオードの利用等によりフリーホイールダイオードDH、DLがチップ上に形成される場合、外付けされる素子の数が更に低減するので、インバータの小型化を更に向上させ得る。

好ましくは、高電位側パワースイッチ素子QHが高電位側ＪＦＥＴQ1Hのソースと第一の低電位側ＪＦＥＴQ1Lのドレインとの間に接続され、低電位側パワースイッチ素子QLが第一の低電位側ＪＦＥＴQ1Lのソースと接地端子との間に接続される（図3参照）。
この場合、高電位側ＪＦＥＴQ1Hと第一の低電位側ＪＦＥＴQ1Lとでは、ドレイン電位、すなわち外部直流電源HVの正極電位の変動や負荷変動に関わらず、ゲート−ソース間電圧が所定の上限以下に安定に維持される。その結果、パワースイッチ素子QH、QLに対する過電圧の印加が確実に防止されるので、本発明の実施形態２によるインバータは信頼性が高い。

《実施形態３》
本発明の実施形態３によるインバータは実施形態１によるインバータと同様に、三相モータを駆動する電源である（図1参照）。更に、保護回路16H、16Lを除き、実施形態３によるインバータは実施形態２によるインバータと同じ構成を有する（図3、4参照）。
図4では、図3に示されている構成要素と同様な構成要素に対し、図3に示されている符号と同じ符号が付される。それら同様な構成要素の詳細については、実施形態１、２の説明、及び図1を援用する。

高電位側保護回路16Hは、高電位側基準電位VJを基準とする高電位側ＪＦＥＴQ1Hのソース電位と高電位側パワースイッチ素子QHの制御端子の電位とを監視する。検出された各電位が、高電位側パワースイッチ素子QHでの過電流の発生、又はその制御端子での電位の異常な降下を示す場合、高電位側保護回路16Hは高電位側駆動信号生成部11Hに対し、停止信号STPを送出する。高電位側駆動信号生成部11Hがその停止信号の受信により、高電位側パワースイッチ素子QHに対する駆動信号の送出を停止するので、高電位側パワースイッチ素子QHがオフ状態に維持される。
低電位側保護回路16Lは、接地電位を基準とする第一の低電位側ＪＦＥＴQ1Lのソース電位を監視する。検出された電位が低電位側パワースイッチ素子QLでの過電流の発生を示す場合、低電位側保護回路16Lは低電位側制御信号SLを、入力信号処理部14から低電位側駆動信号生成部11Lへ伝達される途中で遮断し、特にその信号線をインアクティブ状態に維持する。それにより、低電位側駆動信号生成部11Lが低電位側パワースイッチ素子QLに対する駆動信号の送出を停止するので、低電位側パワースイッチ素子QLがオフ状態に維持される。
こうして、パワースイッチ素子QH、QLで過電流や制御端子電位の異常降下が生じた場合は速やかに、パワースイッチ素子QH、QLがオフ状態に維持される。その結果、パワースイッチ素子QH、QLの破壊が防止される。このように、本発明の実施形態３によるインバータは信頼性が高い。

本発明の実施形態１、２、３による駆動回路はいずれも、三相モータの駆動用インバータに搭載される。その他に、単相モータや三相以上の多相モータ、照明、又は表示パネル（例えばＰＤＰ）等、他の電気機器の駆動用インバータに搭載されても良い。そのために必要な回路変更は、上記の記載から当業者には容易に理解されるだろう。

本発明は、インバータを制御する駆動回路、特にそのドライバＩＣに関し、定電圧源部をドライバＩＣに内蔵させる。このように、本発明は明らかに、産業上利用可能である。

本発明の実施形態１によるインバータの構成を示すブロック図である。 本発明の実施形態１によるドライバＩＣ1Uの内部構成を示すブロック図である。 本発明の実施形態２によるドライバＩＣ1Uの内部構成を示すブロック図である。 本発明の実施形態３によるドライバＩＣ1Uの内部構成を示すブロック図である。 ＨＶＩＣを利用した従来のインバータの構成を示すブロック図である。 従来のドライバＩＣ101Uの内部構成を示すブロック図である。

符号の説明

10U 駆動回路
1U ドライバＩＣ
1H 高電位側駆動部
T1H 第一の高電位側電源端子
T2H 第二の高電位側電源端子
T0H 高電位側基準電位端子
T4H 高電位側制御信号入力端子
T5H 高電位側駆動信号出力端子
11H 高電位側駆動信号生成部
12H 高電位側定電圧源部
Q1H 高電位側ＪＦＥＴ
SW 高電位側スイッチ素子
13H 高電位側電圧変換部
1L 低電位側駆動部
T1L 第一の低電位側電源端子
T2L 第二の低電位側電源端子
T3L 第三の低電位側電源端子
T0L 低電位側基準電位端子
T4L 高電位側制御信号出力端子
T5L 低電位側駆動信号出力端子
T6L 第一の制御信号入力端子
T7L 第二の制御信号入力端子
11L 低電位側駆動信号生成部
12L 低電位側定電圧源部
Q1L 第一の低電位側ＪＦＥＴ
Q2L 第二の低電位側ＪＦＥＴ
SW1 第一の低電位側スイッチ素子
SW2 第二の低電位側スイッチ素子
13L 低電位側電圧変換部
14 入力信号処理部
15 レベルシフト部
CH 高電位側コンデンサ
CL 低電位側コンデンサ
VH 高電位側電源電圧
VL 低電位側電源電圧
SH 高電位側制御信号
SL 低電位側制御信号
RH 高電位側抵抗器
RL 低電位側抵抗器
2U パワースイッチ素子の直列接続
QH 高電位側パワースイッチ素子
QL 低電位側パワースイッチ素子
DH 高電位側フリーホイールダイオード
DL 低電位側フリーホイールダイオード
HV 外部直流電源
Vdd 外部直流電源HVの電圧
HC 平滑コンデンサ

Claims (13)

1. 外部直流電源の正極と負極との間に直列に接続された、高電位側と低電位側との二つのパワースイッチ素子、を含むインバータ、を制御する駆動回路、に搭載される半導体装置であり；
   前記外部直流電源の正極に接続される、第一の高電位側電源端子；
   外部にある高電位側コンデンサの高電位側端子に接続される、第二の高電位側電源端子；
   前記二つのパワースイッチ素子間の接続点と前記高電位側コンデンサの低電位側端子とに接続される、高電位側基準電位端子；
   前記第一の高電位側電源端子を通して前記外部直流電源から供給される電力、に基づき、前記第二の高電位側電源端子と前記高電位側基準電位端子との間の電圧（以下、高電位側電源電圧という）を一定に維持する、高電位側定電圧源部；及び、
   外部から高電位側制御信号を受信し、前記高電位側電源電圧を利用して前記高電位側制御信号を前記高電位側パワースイッチ素子に対する駆動信号に変換する、高電位側駆動信号生成部；
   を含む、高電位側駆動部；
   並びに、
   前記二つのパワースイッチ素子間の接続点に接続される、第一の低電位側電源端子；
   外部にある低電位側コンデンサの高電位側端子に接続される、第二の低電位側電源端子；
   前記外部直流電源の負極と前記低電位側コンデンサの低電位側端子とに接続される、低電位側基準電位端子；
   前記第一の低電位側電源端子を通して外部から供給される電力、に基づき、前記第二の低電位側電源端子と前記低電位側基準電位端子との間の電圧（以下、低電位側電源電圧という）を一定に維持する、低電位側定電圧源部；及び、
   外部から低電位側制御信号を受信し、前記低電位側電源電圧を利用して前記低電位側制御信号を前記低電位側パワースイッチ素子に対する駆動信号に変換する、低電位側駆動信号生成部；
   を含む、低電位側駆動部；
   を有する、駆動回路用半導体装置。
2. 外部から制御信号を受信し、前記制御信号を前記高電位側制御信号と前記低電位側制御信号とに変換する、入力信号処理部；及び、
   前記高電位側制御信号の基準電位を前記低電位側基準電位端子の電位から前記高電位側基準電位端子の電位に変換する、レベルシフト部；
   を更に有する、請求項１記載の駆動回路用半導体装置。
3. 前記高電位側駆動部と前記低電位側駆動部とが同一のチップ上に形成されている、請求項１記載の駆動回路用半導体装置。
4. 前記外部直流電源の正極に接続される、第三の低電位側電源端子、を前記低電位側駆動部が更に含み；
   前記低電位側定電圧源部が、前記第三の低電位側電源端子を通して前記外部直流電源から供給される電力、に基づき、前記低電位側電源電圧を一定に維持する；
   請求項１記載の駆動回路用半導体装置。
5. 前記高電位側定電圧源部が、
   前記第一の高電位側電源端子に接続されたドレインと、前記高電位側基準電位端子に接続されたゲートと、を含む、高電位側ＪＦＥＴ、を有し、
   前記高電位側ＪＦＥＴのソース電位を前記高電位側電源電圧に変換し；
   前記低電位側定電圧源部が、
   前記第一の低電位側電源端子に接続されたドレインと、前記低電位側基準電位端子に接続されたゲートと、を含む、低電位側ＪＦＥＴ、を有し；
   前記低電位側ＪＦＥＴのソース電位を前記低電位側電源電圧に変換する；
   請求項１記載の駆動回路用半導体装置。
6. 前記高電位側定電圧源部が、
   前記第一の高電位側電源端子に接続されたドレインと、前記高電位側基準電位端子に接続されたゲートと、を含む、高電位側ＪＦＥＴ、を有し、
   前記高電位側ＪＦＥＴのソース電位を前記高電位側電源電圧に変換し；
   前記低電位側定電圧源部が、
   前記第一の低電位側電源端子に接続されたドレインと、前記低電位側基準電位端子に接続されたゲートと、を含む、第一の低電位側ＪＦＥＴ、及び、
   前記第三の低電位側電源端子に接続されたドレインと、前記低電位側基準電位端子に接続されたゲートと、を含む、第二の低電位側ＪＦＥＴ、
   を有し；
   前記第一の、又は前記第二の低電位側ＪＦＥＴのソース電位を前記低電位側電源電圧に変換する；
   請求項４記載の駆動回路用半導体装置。
7. 前記高電位側定電圧源部が、
   前記第一の高電位側電源端子から流れ込む電流を遮断するための高電位側スイッチ素子、を有し、
   前記高電位側電源電圧を監視し、
   前記高電位側電源電圧が所定の上限を超えているとき、前記高電位側スイッチ素子をオフ状態に維持し、
   前記高電位側電源電圧が所定の下限を下回っているとき、前記高電位側スイッチ素子をオン状態に維持し；
   前記低電位側定電圧源部が、
   前記第一の低電位側電源端子から流れ込む電流を遮断するための低電位側スイッチ素子、を有し、
   前記低電位側電源電圧を監視し、
   前記低電位側電源電圧が所定の上限を超えているとき、前記低電位側スイッチ素子をオフ状態に維持し、
   前記低電位側電源電圧が所定の下限を下回っているとき、前記低電位側スイッチ素子をオン状態に維持する；
   請求項１記載の駆動回路用半導体装置。
8. 前記高電位側定電圧源部が、
   前記第一の高電位側電源端子から流れ込む電流を遮断するための高電位側スイッチ素子、を有し、
   前記高電位側電源電圧を監視し、
   前記高電位側電源電圧が所定の上限を超えているとき、前記高電位側スイッチ素子をオフ状態に維持し、
   前記高電位側電源電圧が所定の下限を下回っているとき、前記高電位側スイッチ素子をオン状態に維持し；
   前記低電位側定電圧源部が、
   前記第一の低電位側電源端子から流れ込む電流を遮断するための第一の低電位側スイッチ素子、及び、
   前記第三の低電位側電源端子から流れ込む電流を遮断するための第二の低電位側スイッチ素子、
   を有し、
   前記低電位側電源電圧と前記低電位側制御信号とを監視し、
   前記低電位側電源電圧が所定の上限を超えているとき、前記第一と第二との低電位側スイッチ素子をいずれもオフ状態に維持し、
   前記低電位側電源電圧が所定の下限を下回っているとき、
   前記低電位側制御信号が前記低電位側パワースイッチ素子のオフを示す場合は前記第一の低電位側スイッチ素子をオン状態に維持し、
   前記低電位側制御信号が前記低電位側パワースイッチ素子のオンを示す場合は前記第二の低電位側スイッチ素子をオン状態に維持する；
   請求項４記載の駆動回路用半導体装置。
9. 請求項１記載の駆動回路用半導体装置、及び、前記高電位側と低電位側とのコンデンサ、を具備する駆動回路。
10. 請求項９記載の駆動回路と、前記二つのパワースイッチ素子と、を具備するインバータ。
11. 前記高電位側駆動部と前記高電位側パワースイッチ素子とが同一のチップ上に形成され、前記低電位側駆動部と前記低電位側パワースイッチ素子とが同一のチップ上に形成されている、請求項１０記載のインバータ。
12. 前記二つのパワースイッチ素子のそれぞれに一つずつ、並列に接続された二つの高速整流素子、を有する、請求項１０記載のインバータ。
13. 請求項５記載の駆動回路用半導体装置、及び、前記高電位側と低電位側とのコンデンサ、を有する駆動回路、並びに、前記二つのパワースイッチ素子、を具備するインバータであり；
    前記高電位側駆動部と前記高電位側パワースイッチ素子とが同一のチップ上に形成され、特に前記高電位側ＪＦＥＴと前記高電位側パワースイッチ素子とが直列に接続され；
    前記低電位側駆動部と前記低電位側パワースイッチ素子とが同一のチップ上に形成され、特に前記低電位側ＪＦＥＴと前記低電位側パワースイッチ素子とが直列に接続される；
    インバータ。

Images