[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2006287219A - Thin film transistor for imaging system and manufacturing method thereof - Google Patents

Thin film transistor for imaging system and manufacturing method thereof Download PDF

Info

Publication number
JP2006287219A
JP2006287219A JP2006082224A JP2006082224A JP2006287219A JP 2006287219 A JP2006287219 A JP 2006287219A JP 2006082224 A JP2006082224 A JP 2006082224A JP 2006082224 A JP2006082224 A JP 2006082224A JP 2006287219 A JP2006287219 A JP 2006287219A
Authority
JP
Japan
Prior art keywords
layer
conductive material
detector
electrode
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006082224A
Other languages
Japanese (ja)
Other versions
JP5231718B2 (en
Inventor
Douglas Albagli
ダグラス・アルバグリ
William Andrew Hennessy
ウィリアム・アンドリュー・ヘネシー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JP2006287219A publication Critical patent/JP2006287219A/en
Application granted granted Critical
Publication of JP5231718B2 publication Critical patent/JP5231718B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • H01L27/14658X-ray, gamma-ray or corpuscular radiation imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a thin film transistor which is used in a detector of an imaging system and reduces electronic noise, and a manufacturing method thereof. <P>SOLUTION: A detector (22) comprises an electrode consisting of a first layer of a conductive material, a readout line consisting of a second layer of a conductive material, and a via electrically connecting the readout line and the electrode. In one embodiment, the detector includes a source electrode (38) and a drain electrode (40) which consist of a first layer of a conductive material and a data line (44) which consists of a second layer of a conductive material so that the source electrode (38) and drain electrode (40) are vertically offset from the data line (44). Alternatively, in another embodiment, the detector includes a gate electrode (46) consisting of a first layer of a conductive material and a scan line (58) consisting of a second layer of a conductive material so that the gate electrode (46) is vertically offset from the scan line (58). <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は一般的には、イメージング・システムに関する。具体的には、本発明は、かかるイメージング・システムの検出器に用いられる薄膜トランジスタ及びその製造方法に関する。   The present invention relates generally to imaging systems. Specifically, the present invention relates to a thin film transistor used for a detector of such an imaging system and a method for manufacturing the same.

非侵襲式撮像は広くは、目視検査では接近することのできない人体又は物体の内部構造又は内部領域の画像を形成する手法を包含する。例えば、非侵襲式撮像手法は、部品の内部構造を検査する工業分野、並びに包装及び衣類等の内容物を検査する警備分野に広く用いられている。しかしながら、非侵襲式撮像の最もよく知られた用途の一つは医療技術にあり、医療技術では、これらの手法を用いて不可視の患者の体内の器官及び/又は骨の画像を形成している。   Non-invasive imaging broadly includes techniques for forming images of internal structures or internal regions of a human body or object that are not accessible by visual inspection. For example, non-invasive imaging techniques are widely used in the industrial field for inspecting the internal structure of parts, and in the security field for inspecting contents such as packaging and clothing. However, one of the best known uses of non-invasive imaging is in medical technology, which uses these techniques to form images of internal organs and / or bones of an invisible patient .

これらの様々な分野で用いることのできる非侵襲式撮像手法の一分類は、患者又は物体を通したX線の透過率差に基づくものである。医療環境では、単純なX線撮像手法は、X線管又は他の線源を用いてX線を発生して、患者の被撮像部分を配置した撮像空間にX線を照射するものであってよい。X線が患者を通過するにつれて、X線が通る組織の組成に基づいてX線が減弱する。次いで、減弱したX線が検出器に入射し、検出器はX線を信号へ変換し、これらの信号を処理して、X線の減弱に基づいてX線が通過した患者の部分の画像を形成することができる。典型的には、X線検出工程では、X線が入射したときに光フォトンを発生するシンチレータと、検出された光フォトンの数に基づいて電気信号を発生する感光素子のアレイとが用いられる。   One class of non-invasive imaging techniques that can be used in these various fields is based on X-ray transmission differences through a patient or object. In a medical environment, a simple X-ray imaging technique is to generate X-rays using an X-ray tube or other radiation source and irradiate the imaging space where the imaged portion of the patient is placed with X-rays. Good. As x-rays pass through the patient, they are attenuated based on the composition of the tissue through which the x-rays pass. The attenuated x-rays then enter the detector, which converts the x-rays into signals and processes these signals to produce an image of the portion of the patient through which the x-rays pass based on the x-ray attenuation. Can be formed. Typically, in the X-ray detection step, a scintillator that generates optical photons when X-rays enter and an array of photosensitive elements that generate electrical signals based on the number of detected photons are used.

幾つかのX線手法では、患者照射を拡張し得るように、極く低いX線束を用いる。例えば、カテーテル又はプローブの患者の循環系への挿入のような進行中の処置又は状態を監視するのに、フルオロスコピィ手法が広く用いられている。かかるフルオロスコピィ手法は典型的には多数の画像を取得し、これらの画像を、撮像域の運動を実時間又は近実時間で示すように連続表示することができる。
米国特許第6362028号
Some x-ray techniques use very low x-ray flux so that patient irradiation can be extended. For example, fluoroscopic techniques are widely used to monitor ongoing procedures or conditions such as insertion of a catheter or probe into a patient's circulatory system. Such fluoroscopic techniques typically acquire a large number of images, and these images can be displayed continuously to show the movement of the imaging area in real time or near real time.
US Pat. No. 6,362,028

しかしながら、フルオロスコピィ手法は、他の低X線束撮像手法も同様であるが検出器に属する電子雑音よりもX線信号が弱いため、画質が劣化する場合がある。結果として、典型的には、検出器に属する電子雑音を低減する等によって検出工程の効率を高めることが望ましい。例えば、検出器素子を読み出すのに用いられる薄膜トランジスタ(TFT)の様々な側面が全体的な電子雑音に寄与し得る。例えば、TFTのソース及びドレインは、これらのソース及びドレインが接続している相手のデータ線と同じ材料層で形成されている場合がある。しかしながら、典型的には、データ線にはソース及びドレインとは異なる電気的特性が望ましく、従って、データ線性能を高める構成がソース性能及びドレイン性能を損なう場合、及びその反対の場合がある。例えば、データ線は、抵抗を小さくするために比較的厚いと望ましい場合がある。しかしながら、厚いソース線及びドレイン線が、TFT形成時に行なわれる湿式エッチング中に下方まで切り取られると、チャネル長さが長くなる。一般的には、チャネルが長いほど、電子雑音に関連する問題が大きくなる、というのは、電子雑音は電荷捕捉の関数であり、電荷捕捉はチャネル長さの関数であるからである。加えて、TFTの「オン」抵抗もチャネル長さの関数であり、チャネル長さが増すにつれてピクセル読み出し速度が低下する。結果として、TFT性能を高めるためにはチャネル長さが短い方が一般的には望ましい。これらの相反する側面のため、同じ材料層で形成されている(従って厚みが同じ)データ線、並びに/又はソース電極及びドレイン電極は、最適な性能を有しているとは言えない。   However, the fluoroscopic technique is similar to other low X-ray flux imaging techniques, but the image quality may be deteriorated because the X-ray signal is weaker than the electronic noise belonging to the detector. As a result, it is typically desirable to increase the efficiency of the detection process, such as by reducing electronic noise belonging to the detector. For example, various aspects of the thin film transistor (TFT) used to read the detector element can contribute to the overall electronic noise. For example, the source and drain of a TFT may be formed of the same material layer as the counterpart data line to which the source and drain are connected. Typically, however, data lines have different electrical characteristics than the source and drain, and therefore configurations that enhance data line performance may impair source and drain performance, and vice versa. For example, it may be desirable for the data line to be relatively thick to reduce resistance. However, if thick source and drain lines are cut down during the wet etching performed at the time of TFT formation, the channel length increases. In general, the longer the channel, the greater the problems associated with electronic noise, because electronic noise is a function of charge trapping and charge trapping is a function of channel length. In addition, the “on” resistance of the TFT is also a function of the channel length, and the pixel readout speed decreases as the channel length increases. As a result, a shorter channel length is generally desirable to improve TFT performance. Because of these conflicting aspects, data lines and / or source and drain electrodes that are formed of the same material layer (and therefore have the same thickness) and / or source and drain electrodes may not have optimal performance.

同様に、TFTのゲートに接続されている走査線も検出器性能に影響を与え得る。具体的には、走査線及びゲートは典型的には、同じ材料層で形成される。しかしながら、データ線の場合と同様に、走査線の抵抗を小さくするために走査線が厚い方が望ましい場合がある。しかしながら、結果として得られる厚いゲート電極によって、ゲート電極のエッジの段差が大きくなるため、漏れ電流が生じ得る。従って、読み出し線(すなわち走査線及びデータ線)の電気的特性を高めようとすると、それぞれ同じ材料層で形成された電極に悪影響を及ぼすため、反対に検出器の性能を意図せず損なう場合がある。   Similarly, scan lines connected to TFT gates can also affect detector performance. Specifically, the scan line and the gate are typically formed of the same material layer. However, as with the data line, it may be desirable that the scan line is thicker in order to reduce the resistance of the scan line. However, the resulting thick gate electrode increases the edge step of the gate electrode, which can cause leakage current. Therefore, if the electrical characteristics of the readout lines (that is, the scanning lines and the data lines) are increased, the electrodes formed of the same material layer are adversely affected, and the performance of the detector may be unintentionally impaired. is there.

従って、以上に述べた問題の幾つか又は全てに対処する薄膜トランジスタが必要とされている。   Accordingly, there is a need for a thin film transistor that addresses some or all of the problems discussed above.

本発明の手法の一観点では、検出器を提供する。この検出器は、導電性材料の第一の層で形成された電極と、導電性材料の第二の層で形成された読み出し線と、読み出し線及び電極を電気的に接続するバイアとを含んでいる。   In one aspect of the present technique, a detector is provided. The detector includes an electrode formed of a first layer of conductive material, a readout line formed of a second layer of conductive material, and a via that electrically connects the readout line and the electrode. It is out.

本発明の手法のもう一つの観点では、イメージング・システム用検出器を提供する。この検出器は、各々が薄膜トランジスタを有する複数の検出器素子を含んでいる。薄膜トランジスタは、導電性材料の第一の層で形成されたソース電極及びドレイン電極と、導電性材料の第二の層で形成されたデータ線と、データ線及びドレイン電極を電気的に接続するバイアとを含んでいる。   In another aspect of the present technique, a detector for an imaging system is provided. The detector includes a plurality of detector elements each having a thin film transistor. The thin film transistor includes a source electrode and a drain electrode formed of a first layer of a conductive material, a data line formed of a second layer of a conductive material, and a via that electrically connects the data line and the drain electrode. Including.

本発明の手法のさらにもう一つの観点では、イメージング・システム用検出器を提供する。この検出器は、各々が薄膜トランジスタを含む複数の検出器素子を含んでいる。薄膜トランジスタは、導電性材料の第一の層で形成されたゲート電極と、導電性材料の第二の層で形成された走査線と、走査線及びゲート電極を電気的に接続するバイアとを含んでいる。   In yet another aspect of the present technique, a detector for an imaging system is provided. The detector includes a plurality of detector elements each including a thin film transistor. The thin film transistor includes a gate electrode formed of a first layer of conductive material, a scan line formed of a second layer of conductive material, and a via that electrically connects the scan line and the gate electrode. It is out.

本発明の手法のさらにもう一つの観点では、イメージング・システム用検出器を提供する。この検出器は、各々が薄膜トランジスタを含む複数の検出器素子を含んでいる。薄膜トランジスタは、導電性材料の第一の層で形成されたゲート電極と、導電性材料の第二の層で形成されたソース電極及びドレイン電極と、導電性材料の第三の層で形成された走査線と、走査線及びゲート電極を電気的に接続する第一のバイアと、導電性材料の第四の層で形成されたデータ線と、データ線及びドレイン電極を電気的に接続する第二のバイアとを含んでいる。   In yet another aspect of the present technique, a detector for an imaging system is provided. The detector includes a plurality of detector elements each including a thin film transistor. The thin film transistor was formed with a gate electrode formed with a first layer of conductive material, a source electrode and a drain electrode formed with a second layer of conductive material, and a third layer of conductive material A scan line, a first via electrically connecting the scan line and the gate electrode, a data line formed of a fourth layer of a conductive material, and a second electrically connecting the data line and the drain electrode. Including vias.

本発明のこれらの特徴、観点及び利点並びに他の特徴、観点及び利点は、添付図面を参照して以下の詳細な説明を精読するとさらに十分に理解されよう。尚、添付図面では、各図面全体を通して類似の参照符号で類似の部材を表わす。   These and other features, aspects and advantages of the present invention will become more fully understood when the following detailed description is read in conjunction with the accompanying drawings. In the accompanying drawings, like reference numerals denote like members throughout the drawings.

図1は、参照番号10によって全体的に示すX線イメージング・システムの図である。図示の実施形態では、X線イメージング・システム10は、本発明の手法に従って画像データを取得して処理するように設計されており、このことについて以下で詳細に説明する。X線イメージング・システム10は、コリメータ14に隣接して配置されているX線源12を含んでいる。一実施形態では、X線源12は低X線束線源であり、フルオロスコピィ手法等のような低X線束撮像手法に用いられるものである。当業者には認められるように、X線束は、単位時間当たりにX線源によって放出されるX線の量を表わす。コリメータ14は、患者のような目標物18が配置されている領域にX線放射線流16を通過させる。放射線の一部は目標物18によって減弱される。この減弱した放射線20が、フルオロスコピィ検出器のような検出器22に入射する。後に改めて説明するように、検出器22は検出器表面に入射したX線フォトンを電気信号へ変換し、これらの電気信号を取得し処理して、目標物18の内部の特徴の画像を構築する。   FIG. 1 is a diagram of an x-ray imaging system indicated generally by the reference numeral 10. In the illustrated embodiment, the x-ray imaging system 10 is designed to acquire and process image data according to the techniques of the present invention, as will be described in detail below. X-ray imaging system 10 includes an X-ray source 12 disposed adjacent to a collimator 14. In one embodiment, the X-ray source 12 is a low X-ray flux source and is used in a low X-ray flux imaging technique such as a fluoroscopic technique. As will be appreciated by those skilled in the art, x-ray flux represents the amount of x-rays emitted by an x-ray source per unit time. The collimator 14 passes the x-ray radiation stream 16 through an area where a target 18 such as a patient is located. Some of the radiation is attenuated by the target 18. This attenuated radiation 20 is incident on a detector 22 such as a fluoroscopic detector. As will be described later, the detector 22 converts X-ray photons incident on the detector surface into electrical signals, and acquires and processes these electrical signals to construct an image of the internal features of the target 18. .

X線源12は、検査系列のための電力信号及び制御信号の両方を供給する電源/制御サーキットリ24によって制御される。さらに、検出器22は、検出器22において発生した信号の取得を指令する検出器取得サーキットリ26に結合されている。検出器取得サーキットリ26はまた、ダイナミック・レンジの初期調節及びディジタルのインタリーブ処理等のような様々な信号処理作用及びフィルタ処理作用を実行することができる。   The x-ray source 12 is controlled by a power supply / control circuit 24 that provides both power and control signals for the test sequence. Further, the detector 22 is coupled to a detector acquisition circuit 26 that commands acquisition of signals generated at the detector 22. The detector acquisition circuitry 26 can also perform various signal processing and filtering operations, such as dynamic range initial adjustment and digital interleaving.

図示の実施形態の例では、電源/制御サーキットリ24及び検出器取得サーキットリ26の一方又は両方がシステム制御器28からの信号を受ける。幾つかのシステム例では、検出器22又はX線源12の一方又は両方を移動させると望ましい場合がある。かかるシステムでは、システム制御器28の構成要素として、この運動を行なうモータ・サブシステムも存在していてよい。ここの例では、システム制御器28はまた、典型的には汎用又は特定応用向けのディジタル・コンピュータを基本とする信号処理サーキットリを含んでいる。システム制御器28はまた、コンピュータによって実行されるプログラム及びルーチン、並びに構成パラメータ及び画像データ等を記憶するメモリ・サーキットリや、インタフェイス回路等を含んでいてもよい。   In the illustrated example embodiment, one or both of the power / control circuitry 24 and the detector acquisition circuitry 26 receive signals from the system controller 28. In some example systems, it may be desirable to move one or both of detector 22 or x-ray source 12. In such a system, there may also be a motor subsystem that performs this motion as a component of the system controller 28. In this example, the system controller 28 also includes signal processing circuitry, typically based on a general purpose or application specific digital computer. The system controller 28 may also include programs and routines executed by the computer, memory circuitry for storing configuration parameters, image data, and the like, interface circuits, and the like.

また、X線イメージング・システム10の図示の実施形態には画像処理サーキットリ30も存在している。画像処理サーキットリ30は、検出器取得サーキットリ26から取得された投影データを受け取り、取得されたデータを処理して、X線減弱に基づいて1又は複数の画像を形成する。   There is also an image processing circuitry 30 in the illustrated embodiment of the x-ray imaging system 10. The image processing circuitry 30 receives the projection data acquired from the detector acquisition circuitry 26 and processes the acquired data to form one or more images based on x-ray attenuation.

また、X線イメージング・システム10の図示の実施形態には1又は複数の操作者ワークステーション32も存在している。操作者ワークステーション32は、操作者がX線撮像検査を開始し構成設定して、検査の一部として形成された画像を観察することを可能にする。例えば、システム制御器28は一般的には、操作者が操作者ワークステーション32に付設されている1又は複数の入力装置を介してシステム制御器28に命令又は指令を与えることができるように、操作者ワークステーション32に結合されている。   There are also one or more operator workstations 32 in the illustrated embodiment of the x-ray imaging system 10. The operator workstation 32 allows the operator to initiate and configure an x-ray imaging inspection and observe an image formed as part of the inspection. For example, the system controller 28 typically provides instructions or commands to the system controller 28 via one or more input devices associated with the operator workstation 32. Coupled to operator workstation 32.

同様に、画像処理サーキットリ30は、操作者ワークステーション32が画像処理サーキットリ30の出力を受け取って表示器又はプリンタのような出力装置34にこの出力を表示することができるように、操作者ワークステーション32に結合されている。出力装置34は、標準又は特殊目的のコンピュータ・モニタ及び関連する処理サーキットリを含み得る。一般的には、表示器、プリンタ、操作者ワークステーション、及びシステム内部に提供されている類似の装置は、データ取得構成要素に対してローカルに位置していてもよいし、或いは施設若しくは病院内の他の箇所又は全く異なる位置等のようにこれらの構成要素から遠隔に位置していてもよい。データ取得構成要素から遠隔に位置する出力装置及び操作者ワークステーションは、インターネット及び仮想構内網等のような1又は複数の構成可変型ネットワークを介して画像取得システムに結合され得る。当業者には認められるように、図1ではシステム制御器28、画像処理サーキットリ30及び操作者ワークステーション32を互いに別個のものとして示しているが、これらの構成要素が実際には汎用又は特定応用向けのディジタル・コンピュータのような単一プロセッサ型システムとして具現化されていてもよい。代替的には、これらの構成要素の幾つか又は全てが、互いに連絡し合うように構成されている複数の汎用又は特定応用向けのディジタル・コンピュータのような別個のプロセッサ型システムに存在していてもよい。例えば、画像処理サーキットリ30が、別個の再構成及び観察用ワークステーションの一構成要素であってもよい。   Similarly, the image processing circuitry 30 allows the operator workstation 32 to receive the output of the image processing circuitry 30 and display this output on an output device 34 such as a display or printer. Coupled to workstation 32. Output device 34 may include a standard or special purpose computer monitor and associated processing circuitry. In general, displays, printers, operator workstations, and similar devices provided within the system may be located locally with respect to the data acquisition component, or in a facility or hospital It may be located remotely from these components, such as elsewhere or a completely different location. Output devices and operator workstations located remotely from the data acquisition component can be coupled to the image acquisition system via one or more variable configuration networks, such as the Internet and virtual private networks. As will be appreciated by those skilled in the art, system controller 28, image processing circuitry 30 and operator workstation 32 are shown as separate from each other in FIG. 1, but these components are actually general purpose or specific. It may be embodied as a single processor type system such as a digital computer for application. Alternatively, some or all of these components are present in separate processor-based systems such as multiple general purpose or application specific digital computers configured to communicate with each other. Also good. For example, the image processing circuitry 30 may be a component of separate reconstruction and viewing workstations.

本発明の幾つかの実施形態では、図1に示すもののようなイメージング・システムの検出器22は多層構造として構築されて、各々の高さ(レベル)に関連した構造に望ましい電気的特性を得る。本発明の実施形態の一例では、例示的な検出器22は、基材に配設されたアモルファス・シリコンで形成されたフォトダイオードのような感光素子のアレイを含んでいる。かかる実施形態では、フォトダイオードは、検出器取得サーキットリ26によって読み出されるピクセルすなわち画素を画定する横列及び縦列を成すアレイとして配列され得る。この実施形態では、各々のピクセルがフォトダイオードと薄膜トランジスタ(TFT)とを含んでおり、TFTはデータ線及び走査線を用いて選択的に作動状態にされることができる。かかる実施形態はまた、シンチレータを含んでいてもよく、シンチレータはX線で照射されると光フォトンを発生し、これらの光フォトンがフォトダイオードによって検出される。本発明の手法の様々な実施形態では、様々な介設層を介してTFTのそれぞれの電極にデータ線及び/又は走査線を電気的に結合するために、バイアを用いている。この態様で接続されたデータ線及び/又は走査線は次に、接点フィンガ又は他の導電性読み出し構造に接続されて、データがセンサ素子から読み出しサーキットリに伝達され得るようにしている。当業者には認められるように、バイアは、1又は複数の絶縁層によって離隔されている異なる導電層又は金属化層を相互接続する導電性構造である。この態様で、多層構造の異なる層又は導体同士の間で電気信号を伝導することができる。   In some embodiments of the invention, the detector 22 of the imaging system, such as that shown in FIG. 1, is constructed as a multilayer structure to obtain the desired electrical characteristics for the structure associated with each height (level). . In one example of an embodiment of the present invention, the exemplary detector 22 includes an array of photosensitive elements such as photodiodes formed of amorphous silicon disposed on a substrate. In such an embodiment, the photodiodes may be arranged as a row and column array defining pixels or pixels that are read by the detector acquisition circuitry 26. In this embodiment, each pixel includes a photodiode and a thin film transistor (TFT), which can be selectively activated using data lines and scan lines. Such an embodiment may also include a scintillator, which generates photophotons when illuminated with X-rays, and these photophotons are detected by a photodiode. Various embodiments of the present technique use vias to electrically couple data lines and / or scan lines to the respective electrodes of the TFT via various intervening layers. Data lines and / or scan lines connected in this manner are then connected to contact fingers or other conductive readout structures so that data can be transmitted from the sensor elements to the readout circuitry. As will be appreciated by those skilled in the art, vias are conductive structures that interconnect different conductive or metallized layers separated by one or more insulating layers. In this manner, electrical signals can be conducted between different layers or conductors of the multilayer structure.

例えば、本発明の一実施形態では、データ線は、検出器22に用いられているTFTに存在するソース電極及びドレイン電極から上下方向にオフセットして(ずれて)設けられていてよい。例えば、幾つかの実施形態では、データ線と、ソース電極及びドレイン電極とは別々の処理ステップで形成され、すなわち典型的には形成工程の異なる時刻又は異なる段階で堆積される導電性材料の異なる層で形成され得る。結果として、データ線を形成する元となる導電性材料の層は、ソース電極及びドレイン電極を形成する元となる導電性材料の層とは異なる厚み又は組成を有することができる。例えば、データ線は、ソース電極及びドレイン電極を形成する元となる層よりも厚い層で形成され得る。   For example, in one embodiment of the present invention, the data line may be provided (offset) offset in the vertical direction from the source electrode and drain electrode present in the TFT used in the detector 22. For example, in some embodiments, the data lines and the source and drain electrodes are formed in separate processing steps, i.e. typically different conductive materials deposited at different times or at different stages of the formation process. It can be formed of layers. As a result, the layer of conductive material from which the data lines are formed can have a different thickness or composition than the layer of conductive material from which the source and drain electrodes are formed. For example, the data line can be formed of a layer thicker than the layer from which the source and drain electrodes are formed.

かかる実施形態の例を図にしたものを図2に掲げる。図2では、ソース電極38及びドレイン電極40を半導体層42の上に配設した例示的なTFT36の断面図を示す。一実施形態では、半導体層42はアモルファス・シリコンを含んでいる。図示の実施形態では、データ線44と、ソース電極38及びドレイン電極40とは別々のステップで形成される。この実施形態では、ソース電極38及びドレイン電極40は、モリブデン、クロム、アルミニウム、チタン、タングステン、又はこれらの組み合わせのような導電性材料の第一の層を半導体層42に堆積することにより形成される。加えて、半導体層42が完全に又は部分的にアモルファス・シリコンで製造され、ソース電極38及びドレイン電極40が完全に又は部分的にアルミニウムで製造されるような実施形態等では、半導体層42と、ソース電極38及びドレイン電極40を形成する元となる層との間に遮断金属層(図示されていない)が存在していて、層同士の間の拡散を防止してもよい。さらに、図示の実施形態のTFT36は、半導体層46の下方に配設されたゲート電極46を含んでいる。ゲート電極46は典型的には、誘電層48によって半導体層42に対して電気的に絶縁されている。   An example of such an embodiment is illustrated in FIG. FIG. 2 shows a cross-sectional view of an exemplary TFT 36 in which the source electrode 38 and the drain electrode 40 are disposed on the semiconductor layer 42. In one embodiment, the semiconductor layer 42 includes amorphous silicon. In the illustrated embodiment, the data line 44, the source electrode 38, and the drain electrode 40 are formed in separate steps. In this embodiment, source electrode 38 and drain electrode 40 are formed by depositing a first layer of conductive material, such as molybdenum, chromium, aluminum, titanium, tungsten, or combinations thereof, on semiconductor layer 42. The In addition, in embodiments such as where the semiconductor layer 42 is made entirely or partially of amorphous silicon and the source and drain electrodes 38 and 40 are made entirely or partially of aluminum, the semiconductor layer 42 and Further, a blocking metal layer (not shown) may exist between the source electrode 38 and the layer that forms the drain electrode 40, and diffusion between the layers may be prevented. Further, the TFT 36 of the illustrated embodiment includes a gate electrode 46 disposed below the semiconductor layer 46. The gate electrode 46 is typically electrically isolated from the semiconductor layer 42 by a dielectric layer 48.

本書に記載しているようなTFT36の様々な層は、スパッタリング、化学的気相堆積(CVD)、プラズマ化学的気相堆積(PECVD)、高周波プラズマ化学的気相堆積(RFPECVD)、膨張熱プラズマ化学的気相堆積(ETPCVD)、反応性スパッタリング、電子サイクロトロン共鳴プラズマ化学的気相堆積(ECRPECVD)、誘導結合型プラズマ化学的気相堆積(ICPECVD)、スパッタ堆積、蒸着、原子層堆積(ALD)、又はこれらの組み合わせのような任意の適当な堆積手法によって形成され得る。さらに、本書に記載する層の幾つか又は全ての堆積に、集積回路又は半導体を基本とする装置を製造するのに適したその他形式の堆積手法を用いてもよい。   The various layers of TFT 36 as described herein can be sputtering, chemical vapor deposition (CVD), plasma chemical vapor deposition (PECVD), radio frequency plasma chemical vapor deposition (RFPECVD), expanded thermal plasma. Chemical vapor deposition (ETPCVD), reactive sputtering, electron cyclotron resonance plasma chemical vapor deposition (ECRPECVD), inductively coupled plasma chemical vapor deposition (ICPECVD), sputter deposition, vapor deposition, atomic layer deposition (ALD) Or any suitable deposition technique such as a combination thereof. In addition, other types of deposition techniques suitable for fabricating integrated circuit or semiconductor based devices may be used to deposit some or all of the layers described herein.

一実施形態では、ソース電極38及びドレイン電極40は、厚みが約0.02ミクロン〜約0.2ミクロンの導電性材料の層で形成される。導電性材料の層をパターニングして、ソース電極38及びドレイン電極40を形成する。幾つかの実施形態では、ソース電極38及びドレイン電極40を形成するように金属薄膜をパターニングする前又はした後のいずれかに、ソース電極又はドレイン電極を形成する元となる導電性材料の層に、バイア50用のランディング・パッド(landing pad、図示されていない)を形成することができる。これらの実施形態では、ランディング・パッドはゲート電極46の上には配置されていてもいなくてもよい。幾つかの実施形態では、ソース電極を形成するステップはまた、ソース電極38に感光素子を電気的に結合するステップを含んでいてもよい。これらの実施形態では、ソース電極38は、第二のバイア(図示されていない)を介して感光素子に結合されていてもよいし、感光素子の下方にソース電極38を延長することにより感光素子に結合されていてもよい。   In one embodiment, source electrode 38 and drain electrode 40 are formed of a layer of conductive material having a thickness of about 0.02 microns to about 0.2 microns. The layer of conductive material is patterned to form the source electrode 38 and the drain electrode 40. In some embodiments, the layer of conductive material from which the source or drain electrode is formed is either before or after patterning the metal film to form the source electrode 38 and the drain electrode 40. A landing pad (not shown) for the via 50 can be formed. In these embodiments, the landing pad may or may not be disposed on the gate electrode 46. In some embodiments, forming the source electrode may also include electrically coupling the photosensitive element to the source electrode 38. In these embodiments, the source electrode 38 may be coupled to the photosensitive element via a second via (not shown) or by extending the source electrode 38 below the photosensitive element. It may be combined with.

ソース電極38及びドレイン電極40は典型的には、チャネル52によって離隔されている。作動性チャネルの底面は典型的には、半導体層42の露出した半導体材料を含んでいる。チャネル52は典型的には、ソース電極38とドレイン電極40との間に配設されている導電性材料の層の部分をエッチング又は除去し、半導体層42を露出させて、典型的には部分的にエッチングすることにより形成される。一実施形態では、チャネル52は、長さが約1.5ミクロン〜約3ミクロンである。ソース電極38及びドレイン電極40を比較的薄い導電性材料の膜又は金属化層で形成すると、長さが相対的に短いチャネル52の形成が容易になる。当業者には認められるように、チャネル長さを短くすると、チャネル52での電荷保持が小さくなり、これによりTFT36の雑音レベルが低減する。   Source electrode 38 and drain electrode 40 are typically separated by channel 52. The bottom surface of the operative channel typically includes the exposed semiconductor material of the semiconductor layer 42. Channel 52 typically etches or removes a portion of the layer of conductive material disposed between source electrode 38 and drain electrode 40, exposing semiconductor layer 42, typically partially It is formed by etching. In one embodiment, channel 52 is about 1.5 microns to about 3 microns in length. When the source electrode 38 and the drain electrode 40 are formed of a relatively thin film of a conductive material or a metallized layer, the channel 52 having a relatively short length can be easily formed. As will be appreciated by those skilled in the art, shortening the channel length reduces charge retention in the channel 52, thereby reducing the noise level of the TFT.

図示の実施形態の例では、TFT36はまた、ソース電極38及びドレイン電極40の上に配設された誘電層54を含んでいる。この実施形態では、TFT36はさらに、誘電層54の上に配設された導電性材料の第二の層で形成されたデータ線44を含んでいる。本発明の手法では、ソース電極38及びドレイン電極40を形成するのに用いられる導電性材料の第一の層は、データ線44を形成するのに用いられる導電性材料の第二の層と厚み及び/又は組成が異なっていてよい。例えば、一実施形態では、データ線に関連する抵抗値を低下させ、これによりデータ線によって寄与される雑音要因を低減するために、データ線44を厚くする、すなわちソース電極38及びドレイン電極40よりもデータ線44を厚くすることが望ましい。かかる実施形態の一例では、データ線44を厚みが約0.2ミクロン〜約2ミクロンの導電性材料の層で形成する。他の実施形態では、データ線44は、モリブデン、アルミニウム、銅、チタン、タングステン、又はこれらの組み合わせのような導電性要素を含んでいる。   In the illustrated embodiment example, the TFT 36 also includes a dielectric layer 54 disposed over the source electrode 38 and the drain electrode 40. In this embodiment, the TFT 36 further includes a data line 44 formed of a second layer of conductive material disposed on the dielectric layer 54. In the approach of the present invention, the first layer of conductive material used to form the source electrode 38 and drain electrode 40 is thicker than the second layer of conductive material used to form the data line 44. And / or the composition may be different. For example, in one embodiment, the data line 44 is thickened, i.e., more than the source electrode 38 and the drain electrode 40, to reduce the resistance associated with the data line, thereby reducing the noise factor contributed by the data line. Also, it is desirable to make the data line 44 thick. In one example of such an embodiment, data line 44 is formed of a layer of conductive material having a thickness of about 0.2 microns to about 2 microns. In other embodiments, the data lines 44 include conductive elements such as molybdenum, aluminum, copper, titanium, tungsten, or combinations thereof.

加えて、TFT36は、データ線44をドレイン電極40に電気的に接続するバイア50を含んでいる。一実施形態では、バイア50は、誘電層54を切断するか又は選択的にエッチングすることにより形成される。幾つかの実施形態では、データ線44を形成する元となる層で共通電極及び/又はTFT遮光素子を形成することができる。かかる実施形態では、シンチレータと感光領域への接続との間に共通電極を設ける一方、遮光素子を用いて、シンチレータの内部で発生した光がTFTチャネル52に入るのを防ぐ。   In addition, the TFT 36 includes a via 50 that electrically connects the data line 44 to the drain electrode 40. In one embodiment, via 50 is formed by cutting or selectively etching dielectric layer 54. In some embodiments, the common electrode and / or the TFT light shielding element can be formed in the layer from which the data line 44 is formed. In such an embodiment, a common electrode is provided between the scintillator and the connection to the photosensitive region, while a light shielding element is used to prevent light generated inside the scintillator from entering the TFT channel 52.

図3には、ゲート電極46を走査線58から上下方向にオフセットして設けたTFT36の実施形態のもう一つの例が示されている。例えば、幾つかの実施形態では、ゲート電極46及び走査線58は異なる処理ステップで形成され、すなわち典型的には形成工程の異なる時刻又は異なる段階で堆積される異なる導電性材料の層で形成され得る。堆積ステップがこのように別々であるため、ゲート電極46及び走査線58を形成するのに用いられる各層の厚み又は組成を異ならせることができる。換言すると、走査線を形成する元となる導電性材料の層は、ゲート電極を形成する元となる層とは厚み及び/又は組成が異なっていてよい。例えば、走査線58はゲート電極を形成する元となる層よりも厚い層で形成され得る。   FIG. 3 shows another example of the embodiment of the TFT 36 in which the gate electrode 46 is offset from the scanning line 58 in the vertical direction. For example, in some embodiments, the gate electrode 46 and the scan line 58 are formed in different processing steps, i.e., typically formed of layers of different conductive materials deposited at different times or stages of the formation process. obtain. Because the deposition steps are thus separate, the thickness or composition of each layer used to form the gate electrode 46 and the scan line 58 can be different. In other words, the layer of the conductive material that forms the scanning line may be different in thickness and / or composition from the layer that forms the gate electrode. For example, the scanning line 58 can be formed of a layer thicker than the layer from which the gate electrode is formed.

図3は、本発明の手法の一観点によるTFT56の断面図を示す。TFT56は、半導体層42の下方に配設されたゲート電極46を含んでいる。一実施形態では、半導体層42はアモルファス・シリコンを含んでいる。一実施形態では、TFT56のゲート電極46は、モリブデン、クロム、アルミニウム、タングステン、チタン、又はこれらの組み合わせのような導電性材料の第一の層の堆積によって形成される。典型的には、基材内部からの散乱光がTFT56に入るのを回避するために、ゲート電極の光透過率の値を小さくすると望ましい。従って、ゲート電極の最小厚みは、望ましい光透過率の値によって決定され得る。一実施形態では、光透過率の値は20%未満である。この実施形態では、ゲート電極を形成する導電性材料の層の厚みは約0.02ミクロン〜約0.15ミクロンである。加えて、ゲート電極46の厚みを最小に抑えると、TFT56の構造の高さが低くなる。当業者には認められるように、TFT56の高さが高いほど、ゲート電極46とソース電極38又はドレイン電極40のいずれかとの間の漏れ電流の傾向が大きくなる。加えて、ゲート電極46の形成中又は形成後にゲート電極46及び走査線58を接続するバイア用のランディング・パッド(図示されていない)を形成してもよい。   FIG. 3 shows a cross-sectional view of TFT 56 according to one aspect of the technique of the present invention. The TFT 56 includes a gate electrode 46 disposed below the semiconductor layer 42. In one embodiment, the semiconductor layer 42 includes amorphous silicon. In one embodiment, the gate electrode 46 of the TFT 56 is formed by deposition of a first layer of conductive material such as molybdenum, chromium, aluminum, tungsten, titanium, or combinations thereof. Typically, in order to avoid scattered light from the inside of the substrate from entering the TFT 56, it is desirable to reduce the light transmittance value of the gate electrode. Thus, the minimum thickness of the gate electrode can be determined by the desired light transmittance value. In one embodiment, the light transmission value is less than 20%. In this embodiment, the thickness of the layer of conductive material forming the gate electrode is from about 0.02 microns to about 0.15 microns. In addition, when the thickness of the gate electrode 46 is minimized, the height of the structure of the TFT 56 is reduced. As will be appreciated by those skilled in the art, the higher the TFT 56, the greater the tendency of leakage current between the gate electrode 46 and either the source electrode 38 or the drain electrode 40. In addition, a via landing pad (not shown) for connecting the gate electrode 46 and the scanning line 58 may be formed during or after the formation of the gate electrode 46.

図示の実施形態では、半導体層42及びゲート電極46は、誘電層48のような第一の誘電層によって電気的に絶縁されている。この実施形態では、TFT56はまた、半導体層42の上に配設されたソース電極38及びドレイン電極40を含んでいる。   In the illustrated embodiment, the semiconductor layer 42 and the gate electrode 46 are electrically isolated by a first dielectric layer, such as a dielectric layer 48. In this embodiment, the TFT 56 also includes a source electrode 38 and a drain electrode 40 disposed on the semiconductor layer 42.

一実施形態では、ソース電極38及びドレイン電極40の上に誘電層54のような第二の誘電層が配設される。加えて、ゲート電極46の上に形成されたランディング・パッドを露出するように、検出器22の各々のTFT56にバイア60を形成することができる。典型的には、バイア60を用いて、ゲート電極46及び走査線58を電気的に結合する。さらに、図示の実施形態では、誘電層54の上に走査線58が配設される。一実施形態では、走査線58は、誘電層54の上に導電性材料の第二の層を堆積してパターニングすることにより形成される。この実施形態では、走査線58はチャネル52から空間的にオフセットして設けられ、すなわち走査線58は全体的にチャネル52からオフセットして設けられ、従って、チャネル52には重ならない。前述のように、検出器22の性能を高めるためには、低抵抗の走査線を設けることが望ましい。例えば、フラット・パネル検出器がさらに高い秒当たりフレーム数(60fps)で動作するようにするためには、走査線の厚みを増すことにより走査線の抵抗を小さくすることが望ましい。一実施形態では、導電性材料の第二の層は、厚みが約0.15ミクロン〜約1ミクロンである。他の実施形態では、走査線58を形成する元となる導電性材料の層は、モリブデン、クロム、アルミニウム、タングステン、チタン等、又はこれらの組み合わせのような金属を含んでいる。加えて、走査線を形成するのに用いられる導電性材料の層はまた、バイア及び他の層間構造(inter structure)のような他の構造を形成するようにパターニングされてもよい。さらに、幾つかの実施形態では、走査線58の上に誘電層62のような誘電層を配設してもよい。   In one embodiment, a second dielectric layer, such as dielectric layer 54, is disposed on source electrode 38 and drain electrode 40. In addition, vias 60 can be formed in each TFT 56 of the detector 22 to expose the landing pad formed on the gate electrode 46. Typically, vias 60 are used to electrically couple gate electrode 46 and scan line 58. Further, in the illustrated embodiment, a scan line 58 is disposed on the dielectric layer 54. In one embodiment, scan line 58 is formed by depositing and patterning a second layer of conductive material on dielectric layer 54. In this embodiment, the scan line 58 is provided spatially offset from the channel 52, that is, the scan line 58 is provided generally offset from the channel 52 and therefore does not overlap the channel 52. As described above, in order to improve the performance of the detector 22, it is desirable to provide a low resistance scanning line. For example, in order for a flat panel detector to operate at a higher number of frames per second (60 fps), it is desirable to reduce the scan line resistance by increasing the scan line thickness. In one embodiment, the second layer of conductive material has a thickness of about 0.15 microns to about 1 micron. In other embodiments, the layer of conductive material from which the scan lines 58 are formed includes a metal such as molybdenum, chromium, aluminum, tungsten, titanium, etc., or combinations thereof. In addition, the layer of conductive material used to form the scan lines may also be patterned to form other structures such as vias and other inter structures. Further, in some embodiments, a dielectric layer such as dielectric layer 62 may be disposed over scan line 58.

図4は、前述のように、ソース電極38及びドレイン電極40から上下方向にオフセットして設けられたデータ線と、ゲート電極46から上下方向にオフセットして設けられた走査線とを組み入れたTFT64の断面図を示す。図示の実施形態では、走査線58はデータ線44の下方に配設される。図示の実施形態では、走査線58の上に誘電層62のような誘電層が配設されている。さらに、図示の実施形態では、データ線44の上に誘電層66のような誘電層が配設されている。反対に、他の実施形態では、データ線44の上に走査線58が配設されていてもよい。これらの実施形態では、データ線の上に配設された誘電層の上に走査線58が配設されてよく、走査線58は、TFT64及びデータ線44を形成した後に形成されてよい。図4に示す例示的な組み合わせ型構造は、図2及び図3に関して上で議論した各構造に従って形成されてよく、従って、上述の例示的な各構造に関して議論したそれぞれの利点を併せ持っている。   FIG. 4 shows a TFT 64 that incorporates a data line offset in the vertical direction from the source electrode 38 and the drain electrode 40 and a scan line offset in the vertical direction from the gate electrode 46 as described above. FIG. In the illustrated embodiment, the scan line 58 is disposed below the data line 44. In the illustrated embodiment, a dielectric layer such as dielectric layer 62 is disposed on the scan line 58. Further, in the illustrated embodiment, a dielectric layer such as a dielectric layer 66 is disposed on the data line 44. On the contrary, in other embodiments, the scanning line 58 may be disposed on the data line 44. In these embodiments, the scan line 58 may be disposed on a dielectric layer disposed on the data line, and the scan line 58 may be formed after the TFT 64 and the data line 44 are formed. The exemplary combined structure shown in FIG. 4 may be formed according to the structures discussed above with respect to FIGS. 2 and 3, and thus combine the respective advantages discussed with respect to each of the exemplary structures described above.

本書では本発明の幾つかの特徴のみを図示して説明したが、当業者には多くの改変及び変形が想到されよう。従って、特許請求の範囲は、本発明の要旨に含まれるような全ての改変及び変形を網羅するものと理解されたい。また、図面の符号に対応する特許請求の範囲中の符号は、単に本願発明の理解をより容易にするために用いられているものであり、本願発明の範囲を狭める意図で用いられたものではない。そして、本願の特許請求の範囲に記載した事項は、明細書に組み込まれ、明細書の記載事項の一部となる。   While only certain features of the invention have been illustrated and described herein, many modifications and changes will occur to those skilled in the art. Therefore, it is to be understood that the claims are intended to cover all modifications and variations as fall within the spirit of the invention. Further, the reference numerals in the claims corresponding to the reference numerals in the drawings are merely used for easier understanding of the present invention, and are not intended to narrow the scope of the present invention. Absent. The matters described in the claims of the present application are incorporated into the specification and become a part of the description items of the specification.

本発明の手法の一観点による例示的なX線イメージング・システムの線図である。1 is a diagram of an exemplary X-ray imaging system in accordance with an aspect of the present technique. 本発明の一観点によるソース電極及びドレイン電極とは異なる高さに位置するデータ線を有する薄膜トランジスタの断面図である。1 is a cross-sectional view of a thin film transistor having data lines located at different heights from a source electrode and a drain electrode according to an aspect of the present invention. 本発明の一観点によるゲート電極とは異なる高さに位置する走査線を有する薄膜トランジスタの断面図である。FIG. 6 is a cross-sectional view of a thin film transistor having a scanning line located at a different height from the gate electrode according to an aspect of the present invention. 本発明の一観点によるソース電極、ドレイン電極及びゲート電極とはそれぞれ異なる高さに位置するデータ線及び走査線を有する薄膜トランジスタの断面図である。FIG. 3 is a cross-sectional view of a thin film transistor having data lines and scanning lines located at different heights from a source electrode, a drain electrode and a gate electrode according to an aspect of the present invention.

符号の説明Explanation of symbols

10 X線イメージング・システム
16 X線放射線流
20 減弱した放射線
36、56、64 TFT
38 ソース電極
40 ドレイン電極
42 半導体層
44 データ線
46 ゲート電極
48、54、62、66 誘電層
50、60 バイア
52 チャネル
58 走査線
10 X-ray imaging system 16 X-ray radiation flow 20 Attenuated radiation 36, 56, 64 TFT
38 Source electrode 40 Drain electrode 42 Semiconductor layer 44 Data line 46 Gate electrode 48, 54, 62, 66 Dielectric layer 50, 60 Via 52 Channel 58 Scan line

Claims (10)

導電性材料の第一の層で形成された電極と、
導電性材料の第二の層で形成された読み出し線と、
該読み出し線及び前記電極を電気的に接続するバイアと、
を備えた検出器(22)。
An electrode formed of a first layer of conductive material;
A readout line formed of a second layer of conductive material;
Vias electrically connecting the readout lines and the electrodes;
A detector (22) comprising:
前記導電性材料の第一の層及び前記導電性材料の第二の層は、組成及び厚みの少なくとも一方が異なる、請求項1に記載の検出器(22)。   The detector (22) of claim 1, wherein the first layer of conductive material and the second layer of conductive material differ in at least one of composition and thickness. 前記導電性材料の第一の層は、モリブデン、クロム、アルミニウム、タングステン、チタン、又はこれらの組み合わせの一を含んでいる、請求項1に記載の検出器。   The detector of claim 1, wherein the first layer of conductive material comprises one of molybdenum, chromium, aluminum, tungsten, titanium, or combinations thereof. 各々が薄膜トランジスタ(36)を含んでいる複数の検出器素子であって、
導電性材料の第一の層で形成されたソース電極(38)及びドレイン電極(40)と、
導電性材料の第二の層で形成されたデータ線(44)と、
該データ線(44)及び前記ドレイン電極(40)を電気的に接続するバイア(50)と、
を含む複数の検出器素子
を備えたイメージング・システム用検出器。
A plurality of detector elements each including a thin film transistor (36),
A source electrode (38) and a drain electrode (40) formed of a first layer of conductive material;
A data line (44) formed of a second layer of conductive material;
A via (50) electrically connecting the data line (44) and the drain electrode (40);
A detector for an imaging system comprising a plurality of detector elements including:
前記導電性材料の第一の層及び前記導電性材料の第二の層は、組成又は厚みの少なくとも一方が異なる、請求項4に記載の検出器。   The detector according to claim 4, wherein the first layer of the conductive material and the second layer of the conductive material are different in at least one of composition and thickness. 前記ソース電極(38)と前記ドレイン(40)電極との間に配設されており、長さが約1.5ミクロン〜約3ミクロンであるチャネル(52)をさらに含んでいる請求項4に記載の検出器。   5. The method of claim 4, further comprising a channel (52) disposed between the source electrode (38) and the drain (40) electrode and having a length of about 1.5 microns to about 3 microns. The detector described. 各々が薄膜トランジスタ(56)を含んでいる複数の検出器素子であって、
導電性材料の第一の層で形成されたゲート電極(46)と、
導電性材料の第二の層で形成された走査線(58)と、
該走査線(58)及び前記ゲート電極(46)を電気的に接続するバイア(60)と、
を含む複数の検出器素子
を備えたイメージング・システム用検出器。
A plurality of detector elements each including a thin film transistor (56),
A gate electrode (46) formed of a first layer of conductive material;
A scan line (58) formed of a second layer of conductive material;
A via (60) electrically connecting the scan line (58) and the gate electrode (46);
A detector for an imaging system comprising a plurality of detector elements including:
前記導電性材料の第一の層及び前記導電性材料の第二の層は、組成又は厚みの少なくとも一方が異なる、請求項7に記載の検出器。   The detector of claim 7, wherein the first layer of conductive material and the second layer of conductive material differ in at least one of composition or thickness. 各々が薄膜トランジスタ(64)を含んでいる複数の検出器素子であって、
導電性材料の第一の層で形成されたゲート電極(46)と、
導電性材料の第二の層で形成されたソース電極(38)及びドレイン電極(40)と、
導電性材料の第三の層で形成された走査線(58)と、
該走査線(58)及び前記ゲート電極(46)を電気的に接続する第一のバイア(60)と、
導電性材料の第四の層で形成されたデータ線(44)と、
該データ線(44)及び前記ドレイン電極(40)を電気的に接続する第二のバイア(50)と、
を含む複数の検出器素子
を備えたイメージング・システム用検出器。
A plurality of detector elements each including a thin film transistor (64),
A gate electrode (46) formed of a first layer of conductive material;
A source electrode (38) and a drain electrode (40) formed of a second layer of conductive material;
A scan line (58) formed of a third layer of conductive material;
A first via (60) electrically connecting the scan line (58) and the gate electrode (46);
A data line (44) formed of a fourth layer of conductive material;
A second via (50) electrically connecting the data line (44) and the drain electrode (40);
A detector for an imaging system comprising a plurality of detector elements including:
前記導電性材料の第一の層又は前記導電性材料の第二の層の一方は、モリブデン、クロム、アルミニウム、タングステン、チタン、又はこれらの組み合わせの一を含んでいる、請求項9に記載の検出器。   The one of the first layer of conductive material or the second layer of conductive material comprises one of molybdenum, chromium, aluminum, tungsten, titanium, or combinations thereof. Detector.
JP2006082224A 2005-03-31 2006-03-24 Thin film transistor for imaging system and manufacturing method thereof Active JP5231718B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/096,177 US8053777B2 (en) 2005-03-31 2005-03-31 Thin film transistors for imaging system and method of making the same
US11/096,177 2005-03-31

Publications (2)

Publication Number Publication Date
JP2006287219A true JP2006287219A (en) 2006-10-19
JP5231718B2 JP5231718B2 (en) 2013-07-10

Family

ID=36972814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006082224A Active JP5231718B2 (en) 2005-03-31 2006-03-24 Thin film transistor for imaging system and manufacturing method thereof

Country Status (3)

Country Link
US (1) US8053777B2 (en)
JP (1) JP5231718B2 (en)
FR (1) FR2884053B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04133350A (en) * 1990-09-25 1992-05-07 Fuji Xerox Co Ltd Image sensor
JPH07211919A (en) * 1993-10-04 1995-08-11 General Electric Co <Ge> Manufacture of thin film transistor
JPH07335936A (en) * 1994-06-10 1995-12-22 Canon Inc Optoelectric transducer
JPH08213621A (en) * 1995-02-08 1996-08-20 Furon Tec:Kk Electronic device and its manufacturing method
JP2004054033A (en) * 2002-07-22 2004-02-19 Seiko Epson Corp Active matrix substrate, electro-optical device and electronic device

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3760384A (en) 1970-10-27 1973-09-18 Cogar Corp Fet memory chip including fet devices therefor and fabrication method
US4679302A (en) 1986-05-12 1987-07-14 Northern Telecom Limited Double polysilicon integrated circuit process
JPH0216777A (en) 1988-07-05 1990-01-19 Seikosha Co Ltd Semiconductor optical detector device
US5312396A (en) 1990-09-06 1994-05-17 Massachusetts Institute Of Technology Pulsed laser system for the surgical removal of tissue
CA2214835A1 (en) 1995-03-09 1996-09-19 Peter C. Cheng Non-nucleosidic coumarin derivatives as polynucleotide-cross-linking agents
JP3257594B2 (en) * 1999-02-12 2002-02-18 日本電気株式会社 Image sensor manufacturing method
DE19922650A1 (en) * 1999-05-18 2000-11-23 Philips Corp Intellectual Pty Sensor matrix e.g. for x-ray inspection apparatus, has light or x-ray sensitive sensor elements in matrix with two transistors per sensor connected in series and electrode of further capacitance connected to their junction
US6362028B1 (en) 1999-08-19 2002-03-26 Industrial Technology Research Institute Method for fabricating TFT array and devices formed
KR100299537B1 (en) * 1999-08-31 2001-11-01 남상희 Fabricating Method of Thin Film Transistor Substrate For Detecting X-ray
US6396046B1 (en) 1999-11-02 2002-05-28 General Electric Company Imager with reduced FET photoresponse and high integrity contact via
KR100351440B1 (en) * 1999-12-31 2002-09-09 엘지.필립스 엘시디 주식회사 X-Ray Detecting Device and Fabricating Method Thereof
KR100660813B1 (en) * 1999-12-31 2006-12-26 엘지.필립스 엘시디 주식회사 method for fabricating array substrate for x-ray detector
KR100658978B1 (en) * 2000-02-21 2006-12-18 엘지.필립스 엘시디 주식회사 method for fabricating array substrate for x-ray detector
US6617561B1 (en) * 2000-03-09 2003-09-09 General Electric Company Low noise and high yield data line structure for imager
US6465286B2 (en) * 2000-12-20 2002-10-15 General Electric Company Method of fabricating an imager array
TW548689B (en) * 2001-01-25 2003-08-21 Fujitsu Display Tech Reflection type liquid crystal display device and manufacturing method thereof
US6623161B2 (en) 2001-08-28 2003-09-23 Ge Medical Systems Global Technology Company, Llc Method and apparatus for identifying and correcting line artifacts in a solid state X-ray detector
US6714191B2 (en) * 2001-09-19 2004-03-30 Genesis Microchip Inc. Method and apparatus for detecting flicker in an LCD image
US20050199969A1 (en) * 2002-03-29 2005-09-15 Chiaki Kobayashi Pressure sensor
US6559506B1 (en) * 2002-04-03 2003-05-06 General Electric Company Imaging array and methods for fabricating same
JP4183990B2 (en) * 2002-07-11 2008-11-19 シャープ株式会社 Thin film phototransistor, active matrix substrate using the same, and image reading apparatus using the same
TW540128B (en) * 2002-07-12 2003-07-01 Hannstar Display Corp Manufacturing method of X-ray detector array
JP4024642B2 (en) 2002-10-24 2007-12-19 シャープ株式会社 Image reading apparatus and image reading method
US7307301B2 (en) * 2002-12-17 2007-12-11 General Electric Company Imaging array
JP3778195B2 (en) * 2003-03-13 2006-05-24 セイコーエプソン株式会社 Substrate having flattening layer, method of manufacturing the same, substrate for electro-optical device, electro-optical device, and electronic apparatus
TW586223B (en) * 2003-06-26 2004-05-01 Au Optronics Corp Thin film transistor array panel and fabricating method thereof
US7495272B2 (en) * 2003-10-06 2009-02-24 Semiconductor Energy Labortaory Co., Ltd. Semiconductor device having photo sensor element and amplifier circuit
KR100957585B1 (en) * 2003-10-15 2010-05-13 삼성전자주식회사 Electronic display device having photo sensor
US20050082492A1 (en) * 2003-10-17 2005-04-21 Wei-Chuan Lin Image detector with tandem-gate TFT
US7126128B2 (en) * 2004-02-13 2006-10-24 Kabushiki Kaisha Toshiba Flat panel x-ray detector
US7773139B2 (en) * 2004-04-16 2010-08-10 Apple Inc. Image sensor with photosensitive thin film transistors
US7177000B2 (en) * 2004-05-18 2007-02-13 Automotive Systems Laboratory, Inc. Liquid crystal display cell structure and manufacture process of a liquid crystal display comprising an opening formed through the color filter and partially the buffer layer
FR2883417B1 (en) 2005-03-16 2007-05-11 Ulis Soc Par Actions Simplifie BOLOMETRIC DETECTOR, INFRARED DETECTION DEVICE USING SUCH A DETECTOR AND METHOD FOR MANUFACTURING SAME

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04133350A (en) * 1990-09-25 1992-05-07 Fuji Xerox Co Ltd Image sensor
JPH07211919A (en) * 1993-10-04 1995-08-11 General Electric Co <Ge> Manufacture of thin film transistor
JPH07335936A (en) * 1994-06-10 1995-12-22 Canon Inc Optoelectric transducer
JPH08213621A (en) * 1995-02-08 1996-08-20 Furon Tec:Kk Electronic device and its manufacturing method
JP2004054033A (en) * 2002-07-22 2004-02-19 Seiko Epson Corp Active matrix substrate, electro-optical device and electronic device

Also Published As

Publication number Publication date
FR2884053A1 (en) 2006-10-06
FR2884053B1 (en) 2009-10-16
JP5231718B2 (en) 2013-07-10
US20060219929A1 (en) 2006-10-05
US8053777B2 (en) 2011-11-08

Similar Documents

Publication Publication Date Title
JP5669882B2 (en) Image detector
US7212604B2 (en) Multi-layer direct conversion computed tomography detector module
KR101894392B1 (en) Multi-energy radiation detector and method of manufacturing the same
CN108403132B (en) Radiographic imaging device, radiographic imaging system, radiographic imaging control method, and storage medium
JP6189772B2 (en) Radiographic imaging system, image processing apparatus, radiographic imaging system control method, and radiographic imaging system control program
JP2007096282A (en) Radiation detecting apparatus, radiation imaging apparatus and radiation imaging system
JP4022276B2 (en) Flat panel radiation imaging device with patterned common electrode
JP2000513443A (en) Imaging device
JP2009044135A (en) Radiation detection substrate, radiation detector, and radiation imaging system
KR20110134843A (en) Dual screen radiographic detector with improved spatial sampling
JP2007049124A (en) Conversion apparatus, radiation detector, and radiation detecting system
JP2004006780A (en) Imaging array and its manufacturing method
EP2047294A2 (en) A detector for and a method of detecting electromagnetic radiation
JP2005129892A (en) Imaging device, its manufacturing method, radiation imaging device, and radiation imaging system
JP2009038123A (en) Image detecting apparatus
JP2008098391A (en) Radiation image detector
JP5231718B2 (en) Thin film transistor for imaging system and manufacturing method thereof
JP5352209B2 (en) Cost-reduced pixel design for flat panel X-ray imagers
JP2004048000A (en) Imaging array and manufacturing method thereof
JP2006194864A (en) Thin film transistor for imaging system
JP5677353B2 (en) Radiation detection apparatus and radiation imaging system
JP6570584B2 (en) Radiographic imaging system, image processing apparatus, radiographic imaging system control method, and radiographic imaging system control program
US7256403B2 (en) Photodiode for imaging system and method of making
JP2004167075A (en) Apparatus and method for radiography
JP6880099B2 (en) Radiation imaging system, image processing device, radiation imaging system control method, and radiation imaging system control program

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090323

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090324

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130322

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5231718

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250