JP2006278376A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2006278376A JP2006278376A JP2005090591A JP2005090591A JP2006278376A JP 2006278376 A JP2006278376 A JP 2006278376A JP 2005090591 A JP2005090591 A JP 2005090591A JP 2005090591 A JP2005090591 A JP 2005090591A JP 2006278376 A JP2006278376 A JP 2006278376A
- Authority
- JP
- Japan
- Prior art keywords
- film
- hfalo
- silicon
- semiconductor device
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】 nMOSトランジスタとpMOSトランジスタのゲート絶縁膜は、HfOX膜と、HfOX膜上に形成されたHfAlOX膜とを含んでいる。このとき、HfAlOX膜とゲート電極との界面には、ゲート電極を構成するn型多結晶シリコン膜中のシリコン原子と、HfAlOX膜中のHf原子との結合(Hf−Si結合)およびn型多結晶シリコン膜中のシリコン原子と、HfAlOX膜中のAl原子との結合(Al−O−Si結合)が生成する。そこで、HfAlOX膜中のAl濃度を変えることによって、n型多結晶シリコンの仕事関数とp型多結晶シリコンの仕事関数とがミッドギャップ(MOSトランジスタのしきい値電圧=0)を挟んで対称となるように制御する。
【選択図】 図4
Description
図1は、本実施の形態のCMOS回路(nMOSトランジスタQnおよびpMOSトランジスタQpで構成された回路)を示す半導体基板の要部断面図である。
図11は、本実施の形態のnMOSトランジスタQnのゲート絶縁膜5とゲート電極6nとを拡大して示す要部断面図である。
2 素子分離溝
3 p型ウエル
4 n型ウエル
5 ゲート絶縁膜
5a 酸化シリコン膜
5b HfOX膜
5c、5d HfAlOX膜
6n、6p ゲート電極
7 サイドウォールスペーサ
8 n−型半導体領域
9 p−型半導体領域
10 n+型半導体領域(ソース、ドレイン)
11 p+型半導体領域(ソース、ドレイン)
12 酸化シリコン膜
13 コンタクトホール
14 タングステンプラグ
15 Al配線
16 フォトレジスト膜
Qn nチャネル型MOSトランジスタ
Qp pチャネル型MOSトランジスタ
Claims (17)
- 単結晶シリコンからなる半導体基板の主面の第1領域にnチャネル型MOSトランジスタが形成され、前記主面の第2領域にpチャネル型MOSトランジスタが形成された半導体装置であって、
前記nチャネル型MOSトランジスタおよび前記pチャネル型MOSトランジスタのそれぞれは、シリコン原子の伝導帯と荷電子帯との中間に位置するエネルギー準位を挟んで、前記伝導帯側にシリコン結合の準位を有する第1元素と、前記荷電子帯側にシリコン結合の準位を有する第2元素とを含んだ第1誘電体膜を備えたゲート絶縁膜、およびシリコンを含んだ導電体膜を備えたゲート電極を有し、
前記第1誘電体膜と前記導電体膜とは、互いに接するように積層され、
前記導電体膜と接する界面およびその近傍における前記第1誘電体膜中の前記第1元素と前記第2元素との割合は、前記nチャネル型MOSトランジスタのしきい値電圧と前記pチャネル型MOSトランジスタのしきい値電圧とが、前記中間に位置するエネルギー準位を挟んでほぼ対称となるように制御されていることを特徴とする半導体装置。 - 前記第1元素は、ハフニウムであることを特徴とする請求項1記載の半導体装置。
- 前記第2元素は、アルミニウムであることを特徴とする請求項2記載の半導体装置。
- 前記nチャネル型MOSトランジスタの前記導電体膜は、n型多結晶シリコン膜であり、前記pチャネル型MOSトランジスタの前記導電体膜は、p型多結晶シリコン膜であり、前記第1誘電体膜はHfAlOX膜および/またはHfAlOX(N)膜であり、前記界面およびその近傍における前記HfAlOX膜および/またはHfAlOX(N)膜中のアルミニウム濃度は、20〜40atom%であることを特徴とする請求項3記載の半導体装置。
- 前記nチャネル型MOSトランジスタの前記導電体膜は、シリコンを含んだn型導電体膜であり、前記pチャネル型MOSトランジスタの前記導電体膜は、シリコンを含んだp型導電体膜であることを特徴とする請求項1記載の半導体装置。
- 前記界面およびその近傍における前記HfAlOX膜および/またはHfAlOX(N)膜中のアルミニウム濃度は、25〜35atom%であることを特徴とする請求項4記載の半導体装置。
- 前記第1誘電体膜中の前記第1元素と前記第2元素との割合は、前記導電体膜と接する前記HfAlOX膜中のアルミニウム濃度を20〜40atom%で維持したまま、前記界面から前記半導体基板方向に向かって連続的に変化していることを特徴とする請求項4記載の半導体装置。
- 前記HfAlOX膜および/またはHfAlOX(N)膜中のアルミニウム濃度は、前記界面から前記半導体基板方向に向かって連続的に減少していることを特徴とする請求項4記載の半導体装置。
- 前記ゲート絶縁膜は、前記半導体基板と接するように形成された酸化シリコンまたは酸窒化シリコンからなる絶縁膜をさらに含み、前記絶縁膜との界面およびその近傍における前記HfAlOX膜および/またはHfAlOX(N)膜中のアルミニウム濃度は、0atom%であることを特徴とする請求項8記載の半導体装置。
- 前記ゲート絶縁膜は、HfO、Hf-Si-OおよびHf-Si-O-Nからなる群より選択された少なくとも一種の酸化ハフニウムを主体とする第2誘電体膜をさらに含むことを特徴とする請求項2記載の半導体装置。
- (a)単結晶シリコンからなる半導体基板の主面の第1および第2領域に、シリコン原子の伝導帯と荷電子帯との中間に位置するエネルギー準位を挟んで、前記伝導帯側にシリコン結合の準位を有する第1元素と、前記荷電子帯側にシリコン結合の準位を有する第2元素とを含んだ誘電体膜を備えたゲート絶縁膜を形成する工程と、
(b)前記第1領域の前記ゲート絶縁膜上に、シリコンを含んだ導電体膜を備えたnチャネル型MOSトランジスタのゲート電極を形成し、前記第2領域の前記ゲート絶縁膜上に、前記シリコンを含んだ導電体膜を備えたpチャネル型MOSトランジスタのゲート電極を形成する工程とを有し、
前記導電体膜と接する界面およびその近傍における前記誘電体膜中の前記第1元素と前記第2元素との割合を制御することによって、前記nチャネル型MOSトランジスタのしきい値電圧と前記pチャネル型MOSトランジスタのしきい値電圧とを制御することを特徴とする半導体装置の製造方法。 - 前記第1元素は、ハフニウムであることを特徴とする請求項11記載の半導体装置の製造方法。
- 前記第2元素は、アルミニウムであることを特徴とする請求項12記載の半導体装置の製造方法。
- 前記nチャネル型MOSトランジスタの前記導電体膜は、n型多結晶シリコン膜であり、前記pチャネル型MOSトランジスタの前記導電体膜は、p型多結晶シリコン膜であり、前記誘電体膜はHfAlOX膜および/またはHfAlOX(N)膜であり、前記界面およびその近傍における前記HfAlOX膜および/またはHfAlOX(N)膜中のアルミニウム濃度を、20〜40atom%にすることを特徴とする請求項13記載の半導体装置の製造方法。
- 前記界面およびその近傍における前記HfAlOX膜および/またはHfAlOX(N)膜中のアルミニウム濃度を、25〜35atom%にすることを特徴とする請求項14記載の半導体装置の製造方法。
- ALD(Atomic Layer Deposition)法を用いて前記誘電体膜を堆積することにより、前記誘電体膜中の前記第1元素と前記第2元素との割合を、前記界面から前記半導体基板方向に向かって連続的に変化させることを特徴とする請求項11記載の半導体装置の製造方法。
- ALD法を用いて前記HfAlOX膜および/またはHfAlOX(N)膜を堆積することにより、前記HfAlOX膜および/またはHfAlOX(N)膜中のアルミニウム濃度を、前記界面から前記半導体基板方向に向かって連続的に減少させることを特徴とする請求項14記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005090591A JP2006278376A (ja) | 2005-03-28 | 2005-03-28 | 半導体装置およびその製造方法 |
US11/389,121 US20060214207A1 (en) | 2005-03-28 | 2006-03-27 | Semiconductor device and manufacturing method thereof |
US11/771,617 US20070257320A1 (en) | 2005-03-28 | 2007-06-29 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005090591A JP2006278376A (ja) | 2005-03-28 | 2005-03-28 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006278376A true JP2006278376A (ja) | 2006-10-12 |
Family
ID=37034336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005090591A Pending JP2006278376A (ja) | 2005-03-28 | 2005-03-28 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US20060214207A1 (ja) |
JP (1) | JP2006278376A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7884423B2 (en) | 2007-06-08 | 2011-02-08 | Rohm Co., Ltd. | Semiconductor device and fabrication method thereof |
US7932564B2 (en) | 2007-06-27 | 2011-04-26 | Kabushiki Kaisha Toshiba | Semiconductor device and method of fabricating the same |
KR20200060222A (ko) | 2018-11-21 | 2020-05-29 | 성균관대학교산학협력단 | 비정질 박막 트랜지스터 및 이의 제조 방법 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100762239B1 (ko) * | 2006-05-03 | 2007-10-01 | 주식회사 하이닉스반도체 | 반도체 소자의 pmos 트랜지스터, 이를 포함하는 반도체소자와 그의 제조 방법 |
JP2010278319A (ja) * | 2009-05-29 | 2010-12-09 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
CN113468845B (zh) * | 2020-03-31 | 2024-10-01 | 中芯国际集成电路制造(上海)有限公司 | 工艺制造方法、阈值电压的调节方法、设备和存储介质 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6020024A (en) * | 1997-08-04 | 2000-02-01 | Motorola, Inc. | Method for forming high dielectric constant metal oxides |
JP3264264B2 (ja) * | 1999-03-01 | 2002-03-11 | 日本電気株式会社 | 相補型集積回路とその製造方法 |
US6620718B1 (en) * | 2000-04-25 | 2003-09-16 | Advanced Micro Devices, Inc. | Method of forming metal silicide regions on a gate electrode and on the source/drain regions of a semiconductor device |
US7371633B2 (en) * | 2001-02-02 | 2008-05-13 | Samsung Electronics Co., Ltd. | Dielectric layer for semiconductor device and method of manufacturing the same |
JP4895430B2 (ja) * | 2001-03-22 | 2012-03-14 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
US20040036129A1 (en) * | 2002-08-22 | 2004-02-26 | Micron Technology, Inc. | Atomic layer deposition of CMOS gates with variable work functions |
AU2003213420A1 (en) * | 2003-03-17 | 2004-10-11 | Fujitsu Limited | Semiconductor device and method for manufacturing semiconductor device |
JP2005079310A (ja) * | 2003-08-29 | 2005-03-24 | Semiconductor Leading Edge Technologies Inc | 半導体装置及びその製造方法 |
US20050142715A1 (en) * | 2003-12-26 | 2005-06-30 | Fujitsu Limited | Semiconductor device with high dielectric constant insulator and its manufacture |
-
2005
- 2005-03-28 JP JP2005090591A patent/JP2006278376A/ja active Pending
-
2006
- 2006-03-27 US US11/389,121 patent/US20060214207A1/en not_active Abandoned
-
2007
- 2007-06-29 US US11/771,617 patent/US20070257320A1/en not_active Abandoned
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7884423B2 (en) | 2007-06-08 | 2011-02-08 | Rohm Co., Ltd. | Semiconductor device and fabrication method thereof |
US7932564B2 (en) | 2007-06-27 | 2011-04-26 | Kabushiki Kaisha Toshiba | Semiconductor device and method of fabricating the same |
KR20200060222A (ko) | 2018-11-21 | 2020-05-29 | 성균관대학교산학협력단 | 비정질 박막 트랜지스터 및 이의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
US20060214207A1 (en) | 2006-09-28 |
US20070257320A1 (en) | 2007-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102005063535B4 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
US9190409B2 (en) | Replacement metal gate transistor with controlled threshold voltage | |
US6879009B2 (en) | Integrated circuit with MOSFETS having bi-layer metal gate electrodes | |
CN101675513B (zh) | 高k栅极介电质互补金属氧化物半导体结构的阈值调整 | |
CN101304031B (zh) | 电路结构及其制造方法 | |
EP1760777A2 (en) | Transistors and methods of manufacture thereof | |
WO2006067107A1 (en) | Transistor device and method of manufacture thereof | |
US20100237432A1 (en) | Semiconductor device and method for fabricating the same | |
KR20150054422A (ko) | 트랜지스터의 문턱전압조절을 위한 방법 및 게이트구조물 | |
US8207584B2 (en) | Semiconductor device and manufacturing method of the same | |
JP6359401B2 (ja) | 半導体装置およびその製造方法 | |
US20100006955A1 (en) | Method for manufacturing semiconductor device and semiconductor device | |
KR20080110522A (ko) | 반도체 장치와 그 제조 방법 | |
KR101539416B1 (ko) | 증착 비균일성을 감소시킴으로써 채널 반도체 합금을 포함하는 트랜지스터에서의 임계 전압 변화의 감소 | |
JP2009267180A (ja) | 半導体装置 | |
WO2010146641A1 (ja) | 半導体装置及びその製造方法 | |
JP4220509B2 (ja) | 半導体装置の製造方法 | |
US20070257320A1 (en) | Semiconductor device and manufacturing method thereof | |
JP4163164B2 (ja) | 半導体装置およびその製造方法 | |
JP2006108355A (ja) | 半導体装置およびその製造方法 | |
JP4287421B2 (ja) | 半導体装置の製造方法 | |
JP4046337B2 (ja) | 半導体装置の製造方法 | |
JP5252627B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP4011014B2 (ja) | 半導体装置およびその製造方法 | |
JP2012099549A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090924 |