[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2006261408A - Semiconductor apparatus and image display device employing it - Google Patents

Semiconductor apparatus and image display device employing it Download PDF

Info

Publication number
JP2006261408A
JP2006261408A JP2005077118A JP2005077118A JP2006261408A JP 2006261408 A JP2006261408 A JP 2006261408A JP 2005077118 A JP2005077118 A JP 2005077118A JP 2005077118 A JP2005077118 A JP 2005077118A JP 2006261408 A JP2006261408 A JP 2006261408A
Authority
JP
Japan
Prior art keywords
film
layer
organic semiconductor
organic
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005077118A
Other languages
Japanese (ja)
Inventor
Takumi Yamaga
匠 山賀
Zenichi Akiyama
善一 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2005077118A priority Critical patent/JP2006261408A/en
Publication of JP2006261408A publication Critical patent/JP2006261408A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor apparatus in which impairment with the passage of time is reduced without damaging a separated organic semiconductor layer. <P>SOLUTION: In the semiconductor apparatus comprising a plurality of organic thin film transistor elements on an insulating substrate 1, the organic thin film transistor element comprises a gate electrode 2, a gate insulation film 3, a source electrode 6, a drain electrode 5, an organic semiconductor layer 4, and a divided patterning layer 8 provided through an organic semiconductor protection layer 7 wherein the organic thin film transistors are isolated from each other by separating at least the mutual organic semiconductor layers 4, and the separation end face of each organic semiconductor layer 4 and the upper part of the divided patterning layer 8 are covered with a passivation protective layer 11. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

この発明は、有機薄膜トランジスタを備える半導体装置及びそれを用いた画像表示装置に関するものである。   The present invention relates to a semiconductor device including an organic thin film transistor and an image display device using the same.

基板上にマトリックス配列して形成された画素(例えば、液晶、有機EL、電気泳動マイクロカプセル等の表示部とこれを駆動するトランジスタ)からなるフレキシブルシートディスプレイの達成が期待されている。   The achievement of a flexible sheet display composed of pixels (for example, a display unit such as a liquid crystal, an organic EL, and an electrophoretic microcapsule and a transistor for driving the pixel) formed in a matrix arrangement on a substrate is expected.

かかるフレキシブルシートディスプレイに用いるトランジスタとして、有機薄膜トランジスタは有望なデバイスである。トランジスタに有機半導体材料を用いる利点として、フレキシビリティ、大面積化、単純層構成によるプロセスの単純化、安価な製造装置などが挙げられる。結果として、従来のシリコン(Si)系半導体装置より桁違いに安く製造できる。   An organic thin film transistor is a promising device as a transistor used in such a flexible sheet display. Advantages of using an organic semiconductor material for the transistor include flexibility, a large area, simplification of a process with a simple layer structure, and an inexpensive manufacturing apparatus. As a result, it can be manufactured by orders of magnitude cheaper than conventional silicon (Si) semiconductor devices.

有機材料を用いてデバイスを構成することにより、印刷法、スピンコート法、浸漬法などの湿式法によって簡便に薄膜や回路を形成することが可能となる。   By configuring a device using an organic material, a thin film or a circuit can be easily formed by a wet method such as a printing method, a spin coating method, or an immersion method.

上記したディスプレイ等に用いる場合、同一基板上に複数の有機薄膜トランジスタ素子を集積する必要がある。同一基板上に有機薄膜トランジスタを集積する場合、活性層となる有機半導体層の分割が行われる。これは、有機半導体層を分割しない場合には、トランジスタ動作におけるオフ電流が上昇し、消費電力につながることや、表示画素を駆動させる場合、クロストークの原因になるからである。   When used in the above-described display or the like, it is necessary to integrate a plurality of organic thin film transistor elements on the same substrate. When organic thin film transistors are integrated on the same substrate, an organic semiconductor layer serving as an active layer is divided. This is because when the organic semiconductor layer is not divided, the off-current in the transistor operation increases, leading to power consumption, and causing crosstalk when driving the display pixel.

シリコン(Si)半導体材料を用いた薄膜トランジスタ(TFT)では、この活性層の分割は、フォトリソグラフィ・エッチング工程により実行される。この手法を有機薄膜トランジスタに適用した場合、次のような工程となる。有機半導体層を成膜後、フォトレジストを塗布し、所望のパターンを露光・現像してレジストパターンを形成する。そして、これをエッチングマスクとして活性層となる有機半導体層のエッチングを行い、レジストを剥離して有機半導体層を分割する。   In a thin film transistor (TFT) using a silicon (Si) semiconductor material, the division of the active layer is performed by a photolithography etching process. When this method is applied to an organic thin film transistor, the following steps are performed. After forming the organic semiconductor layer, a photoresist is applied, and a desired pattern is exposed and developed to form a resist pattern. Then, using this as an etching mask, the organic semiconductor layer to be an active layer is etched, the resist is removed, and the organic semiconductor layer is divided.

しかしながら、有機半導体材料として、高分子材料を用いた場合、高分子材料の上にフォトレジストを塗布すると、高分子材料の劣化を招くことになる。フォトレジスト成分はナフトキノンジアジドを感光基としたノボラック系樹脂をキシレン、セロソルブ系溶剤などの有機溶剤に溶かして構成されている。高分子材料の場合には、フォトレジストに含まれるキシレンなどの溶剤により溶解してしまうという問題がある。有機半導体材料としてペンタセンなどの結晶性分子を用いた場合においても程度の差はあるもののフォトリソグラフィ工程後、特性劣化が認められる。   However, when a polymer material is used as the organic semiconductor material, if a photoresist is applied on the polymer material, the polymer material is deteriorated. The photoresist component is constituted by dissolving a novolak resin having naphthoquinonediazide as a photosensitive group in an organic solvent such as xylene or a cellosolve solvent. In the case of a polymer material, there is a problem that it is dissolved by a solvent such as xylene contained in the photoresist. Even when crystalline molecules such as pentacene are used as the organic semiconductor material, characteristic deterioration is recognized after the photolithography process although there is a difference in degree.

更に、エチレングリコールモノブチルエーテルとモノエタノールアミンの混合液などの剥離液を用いてレジストを剥離する時に、これら溶剤によりダメージ受ける。また、剥離液処理後の純水リンスによってもダメージは受ける。   Further, when the resist is stripped using a stripping solution such as a mixed solution of ethylene glycol monobutyl ether and monoethanolamine, the solvent is damaged. Moreover, damage is received also by the pure water rinse after a peeling liquid process.

一方、フォトリソグラフィ・エッチング工程を用いずに活性層を分割する方法として、有機半導体層として低分子材料を用い、シャドウマスクを用いた真空蒸着法により、活性層を分割形成することができる。また、シャドウマスクを用いて半導体ポリマーを注入する方法としては、例えば、特許文献1に記載されたものがある。   On the other hand, as a method for dividing the active layer without using a photolithography / etching step, the active layer can be divided and formed by a vacuum evaporation method using a low molecular material as the organic semiconductor layer and using a shadow mask. As a method for injecting a semiconductor polymer using a shadow mask, for example, there is a method described in Patent Document 1.

しかしながら、この方法では、シャドウマスクにより分割寸法が制限されるなどの難点がある。すなわち、大面積な成膜には不向きであり、シャドウマスクには寿命があるなどから、結果として、安価に製造することができない。   However, this method has a drawback that the division size is limited by the shadow mask. That is, it is not suitable for film formation with a large area, and the shadow mask has a lifetime, and as a result, it cannot be manufactured at low cost.

半導体チャネル領域がパターン化された有機薄膜トランジスタを提供するために、パターン化絶縁膜を形成し、その上に有機半導体膜を蒸着し、パターン化絶縁膜の除去した領域内に形成した有機半導体膜をチャネル領域とした半導体装置が提案されている(例えば、特許文献2参照)。この方法では、有機半導体からなる活性層が素子毎に分割することができる。しかし、この特許文献2に記載の半導体装置においては、有機半導体層表面は露出したままである。有機半導体層は、大気中の水分、酸素等の影響により特性劣化が著しいという問題があり、何らかの対策が必要である。
特表2003−536260号公報 特開2000−269504号公報
In order to provide an organic thin film transistor in which a semiconductor channel region is patterned, a patterned insulating film is formed, an organic semiconductor film is deposited thereon, and an organic semiconductor film formed in the region from which the patterned insulating film has been removed is formed. A semiconductor device having a channel region has been proposed (see, for example, Patent Document 2). In this method, an active layer made of an organic semiconductor can be divided for each element. However, in the semiconductor device described in Patent Document 2, the surface of the organic semiconductor layer remains exposed. The organic semiconductor layer has a problem that the characteristic deterioration is remarkable due to the influence of moisture, oxygen, etc. in the atmosphere, and some measures are required.
Special table 2003-536260 gazette JP 2000-269504 A

この発明は、上述した従来の問題点に鑑みなされたものにして、分離された有機半導体層にダメージを与えることなく経時劣化が少ない半導体装置を提供することをその課題とする。   The present invention has been made in view of the above-described conventional problems, and an object of the present invention is to provide a semiconductor device with little deterioration with time without damaging the separated organic semiconductor layer.

この発明は、絶縁性基板上に複数の有機薄膜トランジスタ素子が設けられた半導体装置であって、前記有機薄膜トランジスタ素子は、ゲート電極と、ゲート絶縁膜と、ソース電極と、ドレイン電極と、有機半導体層と、を備え、各有機薄膜トランジスタは、少なくとも互いの有機半導体層が分離されることで互いに素子分離され、各有機半導体層の分離端面部並びに有機半導体層の上部がパッシベーション保護層で被覆されていることを特徴とする。   The present invention is a semiconductor device in which a plurality of organic thin film transistor elements are provided on an insulating substrate, and the organic thin film transistor elements include a gate electrode, a gate insulating film, a source electrode, a drain electrode, and an organic semiconductor layer. The organic thin film transistors are separated from each other by at least separating the organic semiconductor layers from each other, and the separation end face portion of each organic semiconductor layer and the upper portion of the organic semiconductor layer are covered with a passivation protective layer. It is characterized by that.

また、この発明は、前記有機半導体層上に有機半導体保護層を介して分割パターン化層が設けられていることを特徴とする。   Further, the present invention is characterized in that a divided patterned layer is provided on the organic semiconductor layer via an organic semiconductor protective layer.

前記有機半導体保護層、ゲート絶縁膜とパッシベーション保護層とは同一材料で構成され、前記有機半導体保護層、ゲート絶縁膜とパッシベーション保護層とをポリパラキシリレン誘導体膜で構成すると良い。   The organic semiconductor protective layer, the gate insulating film, and the passivation protective layer are preferably made of the same material, and the organic semiconductor protective layer, the gate insulating film, and the passivation protective layer are preferably made of a polyparaxylylene derivative film.

前記ポリパラキシリレン誘導体膜は、ポリモノクロロパラキシリレン、ポリパラキシリレン、ポリジクロロパラキシリレン、ポリモノフルオロパラキシリレンの中から選択すればよい。   The polyparaxylylene derivative film may be selected from polymonochloroparaxylylene, polyparaxylylene, polydichloroparaxylylene, and polymonofluoroparaxylylene.

前記有機半導体層は、一般式(I)

Figure 2006261408
で表される繰り返し単位を有する重合体を含むトリアニールアミン骨格を有する高分子材料を用いればよい。 The organic semiconductor layer has the general formula (I)
Figure 2006261408
A polymer material having a trianneal amine skeleton including a polymer having a repeating unit represented by

また、この発明の画像表示装置は、前記のいずれかに記載の半導体装置をアクティブ素子として用いたことを特徴とする。   An image display apparatus according to the present invention is characterized in that any of the semiconductor devices described above is used as an active element.

この発明によれば、パッシベーション保護膜により、素子の端面が覆われるので、有機半導体層が大気から完全に遮断されることになるので、特性の劣化を抑えることができる。これにより、長期間の安定したトランジスタ特性が得られる。   According to this invention, since the end face of the element is covered with the passivation protective film, the organic semiconductor layer is completely shielded from the atmosphere, so that deterioration of characteristics can be suppressed. As a result, long-term stable transistor characteristics can be obtained.

以下、この発明の実施形態につき図面を参照して説明する。図1は、この発明の実施に形態にかかる有機薄膜トランジスタ素子を有する半導体装置の基本的構造を示す模式的断面図である。     Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a schematic cross-sectional view showing the basic structure of a semiconductor device having an organic thin film transistor element according to an embodiment of the present invention.

図1に示すように、絶縁性基板1上の所定領域に複数のアルミニウム(Al)などからなるゲート電極2…が設けられ、これらゲート電極2を被覆するように、有機絶縁膜からなるゲート絶縁膜3が設けられる。このゲート絶縁膜3上に、有機半導体層4が設けられる。この発明に係る有機薄膜トランジスタ(TFT)素子は有機半導体層4は、上記一般式(I)で示すトリアリールアミン骨格を有する高分子材料を主成分としている。有機半導体層4上に金(Au)などからなるソース電極6、ドレイン電極5がそれぞれ設けられる。   As shown in FIG. 1, a plurality of gate electrodes 2 made of aluminum (Al) or the like are provided in a predetermined region on an insulating substrate 1, and gate insulation made of an organic insulating film is formed so as to cover these gate electrodes 2. A membrane 3 is provided. An organic semiconductor layer 4 is provided on the gate insulating film 3. In the organic thin film transistor (TFT) element according to the present invention, the organic semiconductor layer 4 is mainly composed of a polymer material having a triarylamine skeleton represented by the general formula (I). A source electrode 6 and a drain electrode 5 made of gold (Au) or the like are provided on the organic semiconductor layer 4.

そして、これら有機半導体層4、ソース、ドレイン電極6、5を被覆する有機半導体保護層7が設けられる。この有機半導体保護層7は、有機半導体層4にダメージを与えることなく、さらに、この保護層7上に設けられる分割パターン化層8による影響を有機半導体層4に与えないことが要求される。このため、保護層7は、水分、酸素(ガス)透過性がきわめて少ないこと、表面形状に依存せず均一コーティングが可能であること、低温成膜可能な簡単なプロセスで作成されるものであること、有機半導体層4の分割と同方法で分割可能なこと、酸、アルカリへの耐性を有することが要求される。この実施形態では、かかる要求に応えるものとして、ポリパラキシリレン誘導体膜を用いた。   An organic semiconductor protective layer 7 that covers the organic semiconductor layer 4 and the source and drain electrodes 6 and 5 is provided. The organic semiconductor protective layer 7 is required not to damage the organic semiconductor layer 4, and to not give the organic semiconductor layer 4 the influence of the divided patterned layer 8 provided on the protective layer 7. For this reason, the protective layer 7 is formed by a simple process capable of forming a film at a low temperature, having extremely low moisture and oxygen (gas) permeability, capable of uniform coating regardless of the surface shape. In addition, it is required that the organic semiconductor layer 4 can be divided by the same method as the division of the organic semiconductor layer 4 and has resistance to acid and alkali. In this embodiment, a polyparaxylylene derivative film is used to meet such a demand.

有機半導体層4上に、ソース、ドレイン電極6、5を形成した後、ポリパラキシリレン誘導体膜からなる保護層7を化学気相堆積法(CVD法)により形成する。そして、この保護層7上に、感光性樹脂からなる分割パターン化層8が設けられる。この分割パターン化層8は、感光性樹脂を塗布し、所望のパターンを露光・現像してレパターンが形成される。この分割パターン化層8と有機半導体層4との間には保護層7が存在するので、感光性樹脂からなる分割パターン化層8が直接接することがなく、また、保護層7は酸素と水分を遮断する機能を有しているので、分割パターン化層8の形成により、有機半導体層4がダメージを受けることはなくなる。また、この保護層7は、分割パターン化層8に対する有機半導体層4の保護だけでなく、パッシベーション膜としての機能も有する。   After forming the source and drain electrodes 6 and 5 on the organic semiconductor layer 4, a protective layer 7 made of a polyparaxylylene derivative film is formed by a chemical vapor deposition method (CVD method). On the protective layer 7, a divided patterned layer 8 made of a photosensitive resin is provided. The divided patterned layer 8 is coated with a photosensitive resin, and a desired pattern is exposed and developed to form a re-pattern. Since the protective layer 7 exists between the divided patterned layer 8 and the organic semiconductor layer 4, the divided patterned layer 8 made of a photosensitive resin is not in direct contact, and the protective layer 7 has oxygen and moisture. Therefore, the organic semiconductor layer 4 is not damaged by the formation of the divided patterned layer 8. The protective layer 7 not only protects the organic semiconductor layer 4 against the divided patterned layer 8 but also functions as a passivation film.

続いて、分割パターン化層8をマスクとして、ドライエッチングにより、分離領域の下の保護層7、有機半導体層4、ゲート絶縁膜3をエッチング除去して、各素子が分割ライン10で分離される。そして、この実施形態では、後述するように、更にパッシベーション保護膜11を設ける。この際、分割パターン化層8は除去しても、また残したままでもどちらでも良く、使用する用途等により適宜選択すればよい。   Subsequently, using the divided patterned layer 8 as a mask, the protective layer 7, the organic semiconductor layer 4, and the gate insulating film 3 under the separation region are removed by etching by dry etching, so that each element is separated by the dividing line 10. . In this embodiment, a passivation protection film 11 is further provided as will be described later. At this time, the divided patterned layer 8 may be removed or may be left as it is, and may be appropriately selected depending on the application to be used.

そして、分割ライン10で分離された有機半導体層4の端面はこのままでは大気に晒されるため、時間が経過すると特性が劣化する。そのため、この実施形態では、分割パターン化層8と素子の端面を被覆するパッシベーション保護膜11が設けられている。   And since the end surface of the organic-semiconductor layer 4 isolate | separated by the dividing line 10 will be exposed to air | atmosphere in this state, a characteristic will deteriorate over time. Therefore, in this embodiment, the passivation layer 11 that covers the divided patterned layer 8 and the end face of the element is provided.

パッシベーション保護膜11としては、次の性質が求められる。すなわち、水分、酸素(ガス)透過性がきわめて低いこと、低温成膜が可能な簡単なプロセスで作成されるものであること、表面形状に依存せずに均一コーティングが可能であること、化学薬品に対する耐性に優れていること、プロセス温度に対する耐熱を有するものであることが求められる。   The passivation protective film 11 is required to have the following properties. In other words, it has extremely low moisture and oxygen (gas) permeability, is created by a simple process that enables low-temperature film formation, can be coated uniformly without depending on the surface shape, chemicals It is required to have excellent resistance to heat and to have heat resistance to process temperature.

特に、図1に示すように、基板1面から分割パターン化層8の上部までは、例えば3000nm以上となり、高低差が大きくなる。このため、パッシベーション保護膜11としては、それらの基板形状に依存しない膜形成が必要である。   In particular, as shown in FIG. 1, the distance from the surface of the substrate 1 to the upper part of the divided patterned layer 8 is, for example, 3000 nm or more, and the height difference becomes large. For this reason, the passivation protection film 11 needs to be formed without depending on the substrate shape.

これらの要求に応えるものとしては、有機半導体層保護層7と同じくポリパラキシリレン誘導体膜があり、この実施形態では、パッシベーション保護膜11として、ポリパラキシリレン誘導体膜を用いた。   In order to meet these requirements, there is a polyparaxylylene derivative film similar to the organic semiconductor layer protective layer 7. In this embodiment, a polyparaxylylene derivative film is used as the passivation protective film 11.

ポリパラキシリレン誘導体膜は、有機系のコーティング中で酸素(ガス)、水分透過性がきわめて少ない。また、有機溶剤に不溶であり、薄膜の積層化に有利であり、酸、アルカリへの耐性を有している。また、化学気相堆積法(CVD法)により、簡便にかつ室温でステップカバレッジが良好な薄膜が形成できる。更に、比誘電率3.1〜3.2程度、抵抗率1014Ωcm以上の絶縁性を示し、層間又は電極間の絶縁膜としての機能も果たすことができる。 The polyparaxylylene derivative film has very little oxygen (gas) and moisture permeability in organic coatings. Further, it is insoluble in organic solvents, is advantageous for laminating thin films, and has resistance to acids and alkalis. In addition, a thin film with good step coverage at room temperature can be easily formed by chemical vapor deposition (CVD). Furthermore, it exhibits an insulating property with a relative dielectric constant of about 3.1 to 3.2 and a resistivity of 10 14 Ωcm or more, and can also function as an insulating film between layers or electrodes.

このように、この実施形態によれば、ポリパラキシリレン誘導体膜からなるパッシベーション保護膜11により、素子の端面が覆われるので、有機半導体層4が大気から完全に遮断されることになるので、特性の劣化を抑えることができる。   Thus, according to this embodiment, since the end face of the element is covered by the passivation protective film 11 made of the polyparaxylylene derivative film, the organic semiconductor layer 4 is completely shielded from the atmosphere. Deterioration of characteristics can be suppressed.

なお、上記実施形態においては、分割領域でゲート絶縁膜3まで除去しているが、有機半導体層4を除去して分離することで、素子分離は行えるので、必ずしもゲート絶縁膜を除去しなくても良い。   In the above-described embodiment, the gate insulating film 3 is removed in the divided region. However, element isolation can be performed by removing and separating the organic semiconductor layer 4, so that the gate insulating film is not necessarily removed. Also good.

ところで、ゲート絶縁膜3は、高品質な酸化膜が要求される。高品質な酸化膜としては、ポリパラキシリレン誘導体膜からなる有機絶縁膜がある。このため、この実施形態では、ゲート絶縁膜3も上記した保護層7、パッシベーション保護膜11と同じくポリパラキシリレン誘導体を用いている。このように、ゲート絶縁膜3も上記した保護層7、パッシベーション保護膜11と同じ材料にすることで、製造装置を簡略化でき、製造コストの低減が実現できる。   Incidentally, the gate insulating film 3 is required to be a high quality oxide film. As a high quality oxide film, there is an organic insulating film made of a polyparaxylylene derivative film. For this reason, in this embodiment, a polyparaxylylene derivative is used for the gate insulating film 3 as well as the protective layer 7 and the passivation protective film 11 described above. Thus, by using the same material for the gate insulating film 3 as the protective layer 7 and the passivation protective film 11 described above, the manufacturing apparatus can be simplified and the manufacturing cost can be reduced.

さて、この発明の半導体装置は、上記したゲート絶縁膜3と保護層7とパッシベーション保護膜11として、ポリパラキシリレン誘導体膜を用いている。   In the semiconductor device of the present invention, a polyparaxylylene derivative film is used as the gate insulating film 3, the protective layer 7, and the passivation protective film 11.

ところで、電界効果トランジスタの動作は下記式で示される。   By the way, the operation of the field effect transistor is expressed by the following equation.

DS=W/2L×μ×Ci×(VG−Vth)2
i=ε0×εr/d
ここで、IDS:ドレイン電流、W:ゲート幅、L:ゲート長、μ:移動度、Ci:ゲート絶縁膜の静電容量、VG:ゲート電圧、Vth:閾値電圧、ε0:真空の誘電率、εr:比誘電率、d:膜厚、である。
I DS = W / 2L × μ × C i × (V G -Vth) 2
C i = ε 0 × ε r / d
Here, I DS : drain current, W: gate width, L: gate length, μ: mobility, C i : capacitance of gate insulating film, V G : gate voltage, V th : threshold voltage, ε 0 : Dielectric constant of vacuum, ε r : relative dielectric constant, d: film thickness.

トランジスタ形状に依存せずに、高いIDSを得るには高い移動度μ、高い静電容量Ciと閾値(動作)電圧Vthの低電圧化で達成される。移動度は半導体材料に依存するので、移動度の高い有機半導体層の材料の開発が望まれる。VGの高電圧化は消費電力の上昇を招き、好ましくない。高静電容量化は、比誘電率εrの高い材料を用いることやその膜厚dを薄くすることで比較的達成しやすい。 Regardless of the transistor shape, high I DS can be obtained by high mobility μ, high capacitance C i and low threshold (operation) voltage V th . Since the mobility depends on the semiconductor material, it is desired to develop an organic semiconductor layer material having a high mobility. Increasing the voltage of V G causes an increase in power consumption, which is not preferable. High capacitance can be achieved relatively easily by using a material having a high relative dielectric constant ε r and reducing the film thickness d.

そこで、この実施形態では、ゲート絶縁膜3としては、このポリパラキシリレン誘導体膜の膜厚を薄くして、高いオンオフ比を得るように構成している。   Therefore, in this embodiment, the gate insulating film 3 is configured to obtain a high on / off ratio by reducing the thickness of the polyparaxylylene derivative film.

ここで、ポリパラキシリレン誘導体膜とは、米国のユニオン・カーバイト・ケミカルズ・アンド・プラスチック社が開発したポリパラキシリレン樹脂からなる気相合成法によるコーティング膜である。このコーティング膜は、原料であるジパラキシリレン固体ダイマーを気化、熱分解し、このとき発生した安定なジラジカルパラキシリレンモノマーが基材上において吸着と重合の同時反応を起こすことによって形成される。   Here, the polyparaxylylene derivative film is a coating film formed by a gas phase synthesis method made of polyparaxylylene resin developed by Union Carbide Chemicals & Plastics, Inc. of the United States. This coating film is formed by vaporizing and thermally decomposing diparaxylylene solid dimer as a raw material, and causing the stable diradical paraxylylene monomer generated at this time to cause simultaneous reaction of adsorption and polymerization on the substrate.

次に、ポリパラキシリレン誘導体膜として、ポリモノクロロパラキシリレン(poly-monochloro-para-xylylene)を用いたこの発明の実施形態につき、詳述する。ポリモノクロロパラキシリレン(poly-monochloro-para-xylylene)は、抵抗率1014Ωcm以上の絶縁性を示し、比誘電率3.1〜3.2程度であり、誘電損失が小さい(0.020(60Hz)、0.019(1kHz)、0.013(1MHz))という特性を有している。 Next, an embodiment of the present invention in which poly-monochloro-para-xylylene is used as the polyparaxylylene derivative film will be described in detail. Poly-monochloro-para-xylylene exhibits an insulating property with a resistivity of 10 14 Ωcm or more, a relative dielectric constant of about 3.1 to 3.2, and a low dielectric loss (0.020). (60 Hz), 0.019 (1 kHz), 0.013 (1 MHz)).

ポリモノクロロパラキシリレンは下記化学式(2)の構造式に示す構造を有する。   Polymonochloroparaxylylene has a structure represented by the following chemical formula (2).

Figure 2006261408
Figure 2006261408

ポリモノクロロパラキシリレンをゲート絶縁膜3、保護層7、パッシベーション保護膜11として用いた有機薄膜トランジスタの具体的実施例につき説明する。まず、絶縁性基板1を用意する。基板1としては、絶縁性を有するものであれば良く、Siウェハ、ガラス基板、セラミック基板やプラスチックシートを用いることができる。   A specific example of an organic thin film transistor using polymonochloroparaxylylene as the gate insulating film 3, the protective layer 7, and the passivation protective film 11 will be described. First, the insulating substrate 1 is prepared. As the substrate 1, any substrate having insulating properties may be used, and a Si wafer, a glass substrate, a ceramic substrate, or a plastic sheet can be used.

この実施例では、ガラス基板を用いた。この絶縁性基板1上に、膜厚30nmのAlからなるゲート電極2をシャドウマスクを用いた真空蒸着法により成膜して、基板1の所定領域に複数の素子に対応してゲート電極2…を形成する。   In this example, a glass substrate was used. A gate electrode 2 made of Al having a thickness of 30 nm is formed on the insulating substrate 1 by a vacuum deposition method using a shadow mask, and the gate electrode 2 corresponding to a plurality of elements is formed on a predetermined region of the substrate 1. Form.

ゲート電極2…を形成した後、ジモノクロロパラキシリレン固体ダイマーよりポリモノクロロパラキシリレン膜を室温でのCVD法により成膜し、ゲート絶縁膜3を形成する。原料であるジモノクロロパラキシリレン固体ダイマーを気化、熱分解させ、発生した安定なジラジカルモノクロロパラキシリレンモノマーが基板上において吸着と重合の同時反応を起こすことによってゲート絶縁膜3を形成した。この例では、膜厚600nmのポリモノクロロパラキシリレン膜を形成した。   After forming the gate electrodes 2..., A polymonochloroparaxylylene film is formed from a dimonochloroparaxylylene solid dimer by a CVD method at room temperature to form the gate insulating film 3. The dimonochloroparaxylylene solid dimer as a raw material was vaporized and thermally decomposed, and the generated stable diradical monochloroparaxylylene monomer caused a simultaneous reaction of adsorption and polymerization on the substrate to form the gate insulating film 3. In this example, a polymonochloroparaxylylene film having a thickness of 600 nm was formed.

ポリモノクロロパラキシリレン膜からなるゲート絶縁膜3上に上記一般式(I)に示すトリアリールアミン骨格を有する高分子材料を半導体材料に用い、スピンコートにより成膜して、膜厚30nmの有機半導体層4を設ける。   A polymer material having a triarylamine skeleton represented by the above general formula (I) is used as a semiconductor material on the gate insulating film 3 made of a polymonochloroparaxylylene film as a semiconductor material. A semiconductor layer 4 is provided.

続いて、この有機半導体層4上の所定領域に厚さ50nmのAu膜をシャドウマスクを用いた真空蒸着法によりパターン成膜し、ソース電極6及びドレイン電極5を形成した。各トランジスタのチャンネル長、ゲート幅はL=30μm、W=4000μmとした。   Subsequently, a source film 6 and a drain electrode 5 were formed by patterning an Au film having a thickness of 50 nm in a predetermined region on the organic semiconductor layer 4 by a vacuum deposition method using a shadow mask. The channel length and gate width of each transistor were L = 30 μm and W = 4000 μm.

続いて、ソース電極6及びドレイン電極5を含み、有機半導体層4上に、保護層7となる膜厚500nmのポリモノクロロパラキシリレン膜を成膜した。成膜はゲート絶縁膜3の成膜と同様に、モノクロロパラキシリレン固体ダイマーより室温でCVD法により形成した。   Subsequently, a polymonochloroparaxylylene film having a thickness of 500 nm was formed as a protective layer 7 on the organic semiconductor layer 4 including the source electrode 6 and the drain electrode 5. The film was formed by a CVD method at room temperature from a monochloroparaxylylene solid dimer in the same manner as the film formation of the gate insulating film 3.

その後、保護層7上にポリビニルアルコール(PVA)を主たる成分感光性樹脂を用いて分割パターン層8を形成した。この実施例では、東洋合成工業株式会社製の感光性PVAを用いた。ポリモノクロロパラキシリレン膜からなる保護層7を形成した後、固形分濃度を5重量%とし、回転数1000rpmでスピンコーティングして成膜後、60℃で10分間乾燥させた。この感光性PVAの膜厚は2000nmとした。続いて、g線、露光量10mW/cm2で露光し、純水にて現像し、トランジスタの分割パターン化層8を形成した。 Then, the division | segmentation pattern layer 8 was formed on the protective layer 7 using the main component photosensitive resin of polyvinyl alcohol (PVA). In this example, photosensitive PVA manufactured by Toyo Gosei Co., Ltd. was used. After forming the protective layer 7 made of a polymonochloroparaxylylene film, the solid content concentration was 5 wt%, spin-coating was performed at a rotational speed of 1000 rpm, and the film was dried at 60 ° C. for 10 minutes. The film thickness of this photosensitive PVA was 2000 nm. Then, it exposed with g line | wire and the exposure amount of 10 mW / cm < 2 >, and developed with the pure water, and the division | segmentation patterning layer 8 of the transistor was formed.

そして、分割パターン化層8をマスクとして、酸素ガスによるドライエッチングにより、分割ラインの下に位置する保護層7、有機半導体層4及びゲート絶縁膜3を除去し、各TFT素子に分離する。このエッチング処理における被エッチング体は、500nmのポリモノクロロパラキシリレン膜からなる保護層7、30nmの有機半導体層4、600nmのポリモノクロロパラキシリレン膜からなるゲート絶縁膜3であり、レジストの膜厚が2000nmの厚さであるため、PVA膜がドライエッチングされる前に、半導体層の分割が終了する。   Then, using the divided patterned layer 8 as a mask, the protective layer 7, the organic semiconductor layer 4 and the gate insulating film 3 located under the dividing line are removed by dry etching with oxygen gas, and separated into TFT elements. The object to be etched in this etching process is a protective layer 7 made of a polymonochloroparaxylylene film of 500 nm, an organic semiconductor layer 4 of 30 nm, a gate insulating film 3 made of a polymonochloroparaxylylene film of 600 nm, and a resist film. Since the thickness is 2000 nm, the division of the semiconductor layer is completed before the PVA film is dry-etched.

続いて、基板1、分割パターン化層8上にジモノクロロパラキシリレン固体ダイマーよりポリモノクロロパラキシリレン膜を室温でのCVD法により成膜し、パッシベーション保護膜11を形成する。この成膜は、原料であるジモノクロロパラキシリレン固体ダイマーを気化、熱分解させ、発生した安定なジラジカルモノクロロパラキシリレンモノマーが基板上において吸着と重合の同時反応を起こすことによってパッショベーション保護膜11を形成した。この例では、膜厚2000nmのポリモノクロロパラキシリレン膜を形成した。   Subsequently, a polymonochloroparaxylylene film is formed on the substrate 1 and the divided patterned layer 8 from a dimonochloroparaxylylene solid dimer by a CVD method at room temperature to form a passivation protective film 11. This film is formed by vaporizing and thermally decomposing the raw material dimonochloroparaxylylene solid dimer, and the generated stable diradical monochloroparaxylylene monomer causes a simultaneous reaction of adsorption and polymerization on the substrate, thereby protecting the passivation film. 11 was formed. In this example, a polymonochloroparaxylylene film having a film thickness of 2000 nm was formed.

上記した方法により製造された有機薄膜トランジスタの構成は、基板1、Alからなるゲート電極2、ポリモノクロロパラキシリレン膜からなるゲート絶縁膜3、有機半導体層4、ソース、ドレイン電極6、5、ポリモノクロロパラキシリレン膜からなる保護層7、分割パターン化層8、パッショベーション保護膜11となる。   The structure of the organic thin film transistor manufactured by the above-described method is as follows: substrate 1, gate electrode 2 made of Al, gate insulating film 3 made of polymonochloroparaxylylene film, organic semiconductor layer 4, source and drain electrodes 6, 5, poly A protective layer 7 made of a monochloroparaxylylene film, a divided patterned layer 8 and a passivation protective film 11 are formed.

次に、パッショベーション保護膜11を設けていない以外はこの実施例と同じように作成した図2に示す参考例の半導体装置を用意した。なお、図2においては、パッショベーション保護膜11を設けていない以外は図1の構造と全く同じであり、同一部分には、同一符号を付し、説明の重複を避けるために、ここでは説明を割愛している。   Next, a semiconductor device of the reference example shown in FIG. 2 was prepared in the same manner as in this example except that the passivation protective film 11 was not provided. 2 is exactly the same as the structure of FIG. 1 except that the passivation protection film 11 is not provided. The same parts are denoted by the same reference numerals, and are described here to avoid duplication of explanation. Is omitted.

この実施例1と参考例におけるトランジスタ静特性、並びに100時間経過後の経時変化の特性を測定した結果を表1に示す。経時変化における試料のテスト条件は、温度25℃、湿度50%で1000時間保管した。   Table 1 shows the results of measuring the transistor static characteristics in Example 1 and the reference example, and the characteristics of changes with time after 100 hours. The test conditions of the sample over time were stored at a temperature of 25 ° C. and a humidity of 50% for 1000 hours.

Figure 2006261408
Figure 2006261408

表1より、参考例では、初期値が、オン電流Ion、6.9×10-6A、オフ電流Ioff、1.0×10-11Aである。また、オンオフ比(VG=−20V/VG=0V)は、6.9×104である。 From Table 1, in the reference example, the initial values are the on-current I on , 6.9 × 10 −6 A, the off-current I off , 1.0 × 10 −11 A. The on / off ratio (VG = −20 V / VG = 0 V) is 6.9 × 10 4 .

そして、1000時間経過後が、オン電流Ion、7.3×10-6A、オフ電流Ioff、1.5×10-11Aである。また、オンオフ比(VG=−20V/VG=0V)は、5.0×104である。オフ電流が上昇したことにより、オンオフ比は28%減少した。 After 1000 hours, the on current I on , 7.3 × 10 −6 A, the off current I off , and 1.5 × 10 −11 A are obtained. The on / off ratio (VG = −20 V / VG = 0 V) is 5.0 × 10 4 . The on / off ratio decreased by 28% due to the increase in off-current.

これに対して、この発明の実施例では、初期値が、オン電流Ion、7.0×10-7A、オフ電流Ioff、9.0×10-13Aである。また、オンオフ比(VG=−20V/VG=0V)は、7.8×105である。 On the other hand, in the embodiment of the present invention, the initial values are on-current I on , 7.0 × 10 −7 A, off-current I off , 9.0 × 10 −13 A. The on / off ratio (VG = −20 V / VG = 0 V) is 7.8 × 10 5 .

そして、1000時間経過後が、オン電流Ion、6.8×10-7A、オフ電流Ioff、1.0×10-12Aである。また、オンオフ比(VG=−20V/VG=0V)は、6.8×105である。経時変化のオフ電流が上昇が抑えられ、オンオフ比は13%の減少に留まっており、パッショベーション保護膜11の効果が確認できた。 After 1000 hours, the on-current I on 6.8 × 10 −7 A, the off-current I off , 1.0 × 10 −12 A. The on / off ratio (VG = −20 V / VG = 0 V) is 6.8 × 10 5 . The increase in the off-current with time was suppressed, and the on / off ratio was only reduced by 13%, confirming the effect of the passivation protective film 11.

なお、ポリパラキシリレン誘導体膜としては、上記したポリモノクロロパラキシリレン膜以外に、ポリパラキシリレン(poly-para-xylylene)、ポリジクロロパラキシリレン(poly-dichloro-para-xylylene)、ポリモノフルオロパラキシリレン(poly-monofluoro-para-xylylene)を用いることもできる。ポリパラキシリレン(poly-para-xylylene)、は絶縁破壊耐圧2.8MV/cm以上の絶縁性を有し、比誘電率は膜厚に関わらず2.7前後であった。ポリパラキシリレンは化学式3に示す構造を有する。   The polyparaxylylene derivative film includes poly-para-xylylene, poly-dichloro-para-xylylene, poly-dichloro-para-xylylene, poly-poly-para-xylylene, poly-dichloro-para-xylylene, and poly-poly-para-xylylene. Monofluoroparaxylylene (poly-monofluoro-para-xylylene) can also be used. Poly-para-xylylene has an insulation property of a dielectric breakdown voltage of 2.8 MV / cm or more, and the relative dielectric constant was around 2.7 regardless of the film thickness. Polyparaxylylene has a structure represented by Chemical Formula 3.

Figure 2006261408
Figure 2006261408

ポリジクロロパラキシリレンは絶縁破壊耐圧2.7MV/cm以上の絶縁性を有し、比誘電率は膜厚に関わらず2.9前後であった。ポリジクロロパラキシリレンは、化学式4に示す構造を有する。   Polydichloroparaxylylene had an insulation breakdown voltage of 2.7 MV / cm or more, and the relative dielectric constant was around 2.9 regardless of the film thickness. Polydichloroparaxylylene has a structure represented by Chemical Formula 4.

Figure 2006261408
Figure 2006261408

ポリモノフルオロパラキシリレンは絶縁破壊耐圧2MV/cm以上の絶縁性を有し、比誘電率は膜厚に関わらず2.6前後であった。ポリモノフルオロパラキシリレンは化学式5に示す構造を有する。   Polymonofluoroparaxylylene had an insulation property of a dielectric breakdown voltage of 2 MV / cm or more, and the relative dielectric constant was about 2.6 regardless of the film thickness. Polymonofluoroparaxylylene has a structure represented by Chemical Formula 5.

Figure 2006261408
Figure 2006261408

次に、この発明の半導体装置を画像表示装置のアクティブマトリックス素子に用いた実施例につき説明する。図3は、この発明の半導体装置を画像表示装置のアクティブマトリックス基板に用いた例を示す平面図、図4は、この発明のアクティブマトリックス基板を用いた画像表示装置の縦断面図である。アクティブマトリックス基板に、液晶、電気泳動、有機ELなどの画像表示装置を組み合わせることで、アクティブマトリックス型表示装置を構成できる。   Next, an embodiment in which the semiconductor device of the present invention is used as an active matrix element of an image display device will be described. FIG. 3 is a plan view showing an example in which the semiconductor device of the present invention is used for an active matrix substrate of an image display device, and FIG. 4 is a longitudinal sectional view of the image display device using the active matrix substrate of the present invention. An active matrix display device can be configured by combining an active matrix substrate with an image display device such as liquid crystal, electrophoresis, or organic EL.

図3に示すように、ガラス基板などの絶縁性基板1上に厚さ70nmのCr膜をスパッタリング法により成膜し、フォトリソグラフィ・エッチング工程により、走査線20、ゲート電極2が形成される。ゲート絶縁膜3及び走査線20と信号配線の層間絶縁膜となる絶縁膜として、CVD法により、厚さ200nmのポリモノクロロパラキシリレン膜が形成される。   As shown in FIG. 3, a Cr film having a thickness of 70 nm is formed on an insulating substrate 1 such as a glass substrate by a sputtering method, and a scanning line 20 and a gate electrode 2 are formed by a photolithography etching process. A polymonochloroparaxylylene film having a thickness of 200 nm is formed by a CVD method as an insulating film that becomes an interlayer insulating film between the gate insulating film 3 and the scanning line 20 and the signal wiring.

そして、このポリモノクロロパラキシリレン膜の上に上記一般式(I)に示すトリアリールアミン骨格を有する高分子材料を半導体材料に用い、スピンコートにより成膜して、膜厚30nmの有機半導体層4を設ける。   Then, a polymer material having a triarylamine skeleton represented by the above general formula (I) is used as a semiconductor material on the polymonochloroparaxylylene film as a semiconductor material, and a film is formed by spin coating to form an organic semiconductor layer having a thickness of 30 nm. 4 is provided.

続いて、この有機半導体層4上の所定領域に厚さ50nmのAu膜をシャドウマスクを用いた真空蒸着法によりパターン成膜し、ソース電極6及びドレイン電極5と信号配線21及びドレイン電極5と連なる画素配線22を形成する。   Subsequently, an Au film having a thickness of 50 nm is formed in a predetermined region on the organic semiconductor layer 4 by a vacuum deposition method using a shadow mask, and the source electrode 6 and the drain electrode 5, the signal wiring 21 and the drain electrode 5, A continuous pixel wiring 22 is formed.

続いて、ソース電極6及びドレイン電極5と信号配線21及びドレイン電極5と連なる画素配線22を含み、有機半導体層4上に、保護層7となる膜厚500nmのポリモノクロロパラキシリレン膜を成膜する。そして、厚さ2000nmの感光性PVA膜を成膜し。フォトリソグラフィ工程により、分割化パターン化膜8が形成される。   Subsequently, a polymonochloroparaxylylene film having a film thickness of 500 nm and serving as a protective layer 7 is formed on the organic semiconductor layer 4 including the source electrode 6 and the drain electrode 5, the signal wiring 21, and the pixel wiring 22 connected to the drain electrode 5. Film. Then, a photosensitive PVA film having a thickness of 2000 nm was formed. A divided patterned film 8 is formed by a photolithography process.

そして、分割パターン化層8をマスクとして、酸素ガスによるドライエッチングにより、分割ラインの下に位置する保護層7、有機半導体層4及びゲート絶縁膜3を除去し、各TFT素子に分離される。更にこれら素子上ポリモノクロロパラキシリレン膜からなるパッシベーション膜11を設けて、アクティブマトリックス基板31が形成される。   Then, using the divided patterned layer 8 as a mask, the protective layer 7, the organic semiconductor layer 4, and the gate insulating film 3 located under the dividing line are removed by dry etching using oxygen gas, and the TFT elements are separated. Further, a passivation film 11 made of a polymonochloroparaxylylene film is provided on these elements, and an active matrix substrate 31 is formed.

図5に示すように、画像表示装置30は、前述のアクティブマトリックス基板31と、透明導電膜32を第2の基板33との間に表示素子が設けられ、画素電極22に連なるドレイン電極5上の表示素子がスイッチングされる。第2の基板33としては、ガラスやポリエステル、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン等のプラスチックなどを用いることができる。表示素子34としては、液晶、電気泳動、有機EL等の方式を用いることができる。   As shown in FIG. 5, the image display device 30 includes a display element provided between the above-described active matrix substrate 31 and the transparent conductive film 32 and the second substrate 33, and is on the drain electrode 5 connected to the pixel electrode 22. The display elements are switched. As the second substrate 33, plastic such as glass, polyester, polycarbonate, polyarylate, polyether sulfone, or the like can be used. As the display element 34, methods such as liquid crystal, electrophoresis, and organic EL can be used.

液晶パネルを構成する場合には、例えば、アクティブマトリックス基板31の基板と第2の基板33には、スピンコート法により、配向膜を形成して、配向処理が施されている。そして、両基板1、33間にシリカスペーサを配置して接合し、ギャップ間に液晶性材料を封入することで液晶パネルが形成される。   In the case of configuring a liquid crystal panel, for example, an alignment film is formed on the substrate of the active matrix substrate 31 and the second substrate 33 by spin coating and subjected to alignment treatment. A silica spacer is disposed and bonded between the substrates 1 and 33, and a liquid crystal material is sealed between the gaps to form a liquid crystal panel.

また、電機泳動表示パネルは、透明導電膜を成膜後、対向基板にシリカスペーサを配置接合し、ギャップ間にマイクロカプセル型電気泳動素子を封入することで、電気泳動パネルが形成できる。   In addition, the electrophoretic display panel can be formed by forming a transparent conductive film, placing a silica spacer on a counter substrate and joining the same, and encapsulating a microcapsule type electrophoretic element between the gaps.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and is intended to include meanings equivalent to the scope of claims for patent and all modifications within the scope.

この発明の実施に形態にかかる有機薄膜トランジスタ素子を有する半導体装置の基本的構造を示す模式的断面図である。It is typical sectional drawing which shows the basic structure of the semiconductor device which has the organic thin-film transistor element concerning embodiment of this invention. この発明の参考例の半導体装置の基本的構造を示す模式的断面図である。It is typical sectional drawing which shows the basic structure of the semiconductor device of the reference example of this invention. この発明の半導体装置を画像表示装置のアクティブマトリックス基板に用いた例を示す平面図である。It is a top view which shows the example which used the semiconductor device of this invention for the active-matrix board | substrate of an image display apparatus. この発明のアクティブマトリックス基板を用いた画像表示装置の縦断面図である。It is a longitudinal cross-sectional view of the image display apparatus using the active matrix substrate of this invention.

符号の説明Explanation of symbols

1 絶縁性基板
2 ゲート電極
3 ゲート絶縁膜
4 有機半導体層
5 ドレイン電極
6 ソース電極
7 有機半導体保護層
8 分割パターン化層
10 分割ライン
11 パッシベーション保護膜
DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Gate electrode 3 Gate insulating film 4 Organic-semiconductor layer 5 Drain electrode 6 Source electrode 7 Organic-semiconductor protective layer 8 Divided patterned layer 10 Divided line 11 Passivation protective film

Claims (8)

絶縁性基板上に複数の有機薄膜トランジスタ素子が設けられた半導体装置であって、前記有機薄膜トランジスタ素子は、ゲート電極と、ゲート絶縁膜と、ソース電極と、ドレイン電極と、有機半導体層と、を備え、各有機薄膜トランジスタは、少なくとも互いの有機半導体層が分離されることで互いに素子分離され、各有機半導体層の分離端面部並びに有機半導体層の上部がパッシベーション保護層で被覆されていることを特徴とする半導体装置。 A semiconductor device having a plurality of organic thin film transistor elements provided on an insulating substrate, the organic thin film transistor element comprising a gate electrode, a gate insulating film, a source electrode, a drain electrode, and an organic semiconductor layer Each organic thin film transistor is separated from each other by at least separating the organic semiconductor layers from each other, and the separation end surface portion of each organic semiconductor layer and the upper portion of the organic semiconductor layer are covered with a passivation protective layer. Semiconductor device. 前記有機半導体層上に有機半導体保護層を介して分割パターン化層が設けられていることを特徴とする請求項1に記載の半導体装置。 The semiconductor device according to claim 1, wherein a divided patterned layer is provided on the organic semiconductor layer via an organic semiconductor protective layer. 前記有機半導体保護層、ゲート絶縁膜とパッシベーション保護層とは同一材料で構成されていることを特徴とする請求項1又は2に記載の半導体装置。 3. The semiconductor device according to claim 1, wherein the organic semiconductor protective layer, the gate insulating film, and the passivation protective layer are made of the same material. 前記有機半導体保護層、ゲート絶縁膜とパッシベーション保護層とはポリパラキシリレン誘導体膜で構成されていることを特徴とする請求項3に記載の半導体装置。 4. The semiconductor device according to claim 3, wherein the organic semiconductor protective layer, the gate insulating film, and the passivation protective layer are formed of a polyparaxylylene derivative film. 前記ポリパラキシリレン誘導体膜は、ポリモノクロロパラキシリレン、ポリパラキシリレン、ポリジクロロパラキシリレン、ポリモノフルオロパラキシリレンの中から選択される膜であることを特徴とする請求項4に記載の半導体装置。 5. The film according to claim 4, wherein the polyparaxylylene derivative film is a film selected from polymonochloroparaxylylene, polyparaxylylene, polydichloroparaxylylene, and polymonofluoroparaxylylene. The semiconductor device described. 前記感光性樹脂がポリビニルアルコールを主たる成分とすることを特徴とする請求項5に記載の半導体装置。 The semiconductor device according to claim 5, wherein the photosensitive resin contains polyvinyl alcohol as a main component. 前記有機半導体層は、一般式(I)
Figure 2006261408
で表される繰り返し単位を有する重合体を含むトリアニールアミン骨格を有する高分子材料であることを特徴とする請求項1に記載の半導体装置。
The organic semiconductor layer has the general formula (I)
Figure 2006261408
The semiconductor device according to claim 1, which is a polymer material having a trianneal amine skeleton including a polymer having a repeating unit represented by the formula:
前記請求項1ないし7のいずれかに記載の半導体装置をアクティブ素子として用いたことを特徴とする画像表示装置。 8. An image display device using the semiconductor device according to claim 1 as an active element.
JP2005077118A 2005-03-17 2005-03-17 Semiconductor apparatus and image display device employing it Pending JP2006261408A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005077118A JP2006261408A (en) 2005-03-17 2005-03-17 Semiconductor apparatus and image display device employing it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005077118A JP2006261408A (en) 2005-03-17 2005-03-17 Semiconductor apparatus and image display device employing it

Publications (1)

Publication Number Publication Date
JP2006261408A true JP2006261408A (en) 2006-09-28

Family

ID=37100308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005077118A Pending JP2006261408A (en) 2005-03-17 2005-03-17 Semiconductor apparatus and image display device employing it

Country Status (1)

Country Link
JP (1) JP2006261408A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011108694A (en) * 2009-11-12 2011-06-02 Dainippon Printing Co Ltd Organic semiconductor element
JP2013122580A (en) * 2011-11-11 2013-06-20 Semiconductor Energy Lab Co Ltd Liquid crystal display unit, el display unit, and manufacture method thereof
KR20190091395A (en) * 2018-01-26 2019-08-06 삼성디스플레이 주식회사 Organic light emitting display device
WO2020111007A1 (en) * 2018-11-30 2020-06-04 富士フイルム株式会社 Laminate, organic semiconductor device, methods for manufacturing laminate and organic semiconductor device, composition, and composition kit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10282523A (en) * 1997-04-10 1998-10-23 Toshiba Corp Thin-film transistor, liquid crystal display device and production of thin-film transistor
JP2003229435A (en) * 2002-01-15 2003-08-15 Internatl Business Mach Corp <Ibm> Thin film transistor device, and their forming method
JP2004072049A (en) * 2002-08-09 2004-03-04 Ricoh Co Ltd Organic tft element and method of manufacturing same
WO2004079833A1 (en) * 2003-03-07 2004-09-16 Koninklijke Philips Electronics N.V. Method of manufacturing an electronic arrangement

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10282523A (en) * 1997-04-10 1998-10-23 Toshiba Corp Thin-film transistor, liquid crystal display device and production of thin-film transistor
JP2003229435A (en) * 2002-01-15 2003-08-15 Internatl Business Mach Corp <Ibm> Thin film transistor device, and their forming method
JP2004072049A (en) * 2002-08-09 2004-03-04 Ricoh Co Ltd Organic tft element and method of manufacturing same
WO2004079833A1 (en) * 2003-03-07 2004-09-16 Koninklijke Philips Electronics N.V. Method of manufacturing an electronic arrangement

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011108694A (en) * 2009-11-12 2011-06-02 Dainippon Printing Co Ltd Organic semiconductor element
JP2013122580A (en) * 2011-11-11 2013-06-20 Semiconductor Energy Lab Co Ltd Liquid crystal display unit, el display unit, and manufacture method thereof
US9576982B2 (en) 2011-11-11 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, EL display device, and manufacturing method thereof
US12046604B2 (en) 2011-11-11 2024-07-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, EL display device, and manufacturing method thereof
KR20190091395A (en) * 2018-01-26 2019-08-06 삼성디스플레이 주식회사 Organic light emitting display device
KR102523340B1 (en) 2018-01-26 2023-04-20 삼성디스플레이 주식회사 Organic light emitting display device
WO2020111007A1 (en) * 2018-11-30 2020-06-04 富士フイルム株式会社 Laminate, organic semiconductor device, methods for manufacturing laminate and organic semiconductor device, composition, and composition kit

Similar Documents

Publication Publication Date Title
JP4385812B2 (en) Thin film transistor and manufacturing method thereof
CN102017209B (en) Organic thin film transistors and manufacturing method
JP5368013B2 (en) Manufacturing method of flexible organic EL display
US7180108B2 (en) Transistor, circuit board, display and electronic equipment
US8450142B2 (en) Organic thin film transistors
KR100731538B1 (en) Electronic device, method of manufacturing an electronic device and electronic apparatus
JP5138927B2 (en) Flexible TFT substrate, manufacturing method thereof and flexible display
US9190493B2 (en) Photopatternable materials and related electronic devices and methods
JP2007165889A (en) Display device and method of manufacturing same
TWI677104B (en) Thin film transistor, method for manufacturing thin film transistor, and image display device using thin film transistor
JP4181154B2 (en) Organic electroluminescent display device having organic thin film transistor and method for manufacturing the same
EP2871684B1 (en) Thin film transistor, method of manufacturing the same, and electronic device including the thin film transistor
US9023683B2 (en) Organic semiconductor transistor with epoxy-based organic resin planarization layer
KR20090098525A (en) Organic thin film transistor and method for manufacturing the same
JP2007071928A (en) Liquid crystal display device
JP2006261408A (en) Semiconductor apparatus and image display device employing it
JP2006261374A (en) Semiconductor apparatus, image display device employing it, and process for fabricating semiconductor apparatus
JP2005123438A (en) Thin film transistor, manufacturing method thereof, thin film transistor array, display device and sensor equipment
JP2006135299A (en) Manufacturing method of substrate provided with thin film transistor, and substrate provided with thin film transistor manufactured thereby, manufacturing method of plate indicating device, and plate indicating device manufactured thereby
JP5810650B2 (en) Organic semiconductor device manufacturing method and organic semiconductor device
KR102277814B1 (en) Thin film transistor and method of manufacturing the same and electronic device including the thin film transistor
JP2006261507A (en) Organic thin film transistor and display comprising it
JP2016001689A (en) Organic semiconductor element
JP2006261312A (en) Semiconductor device, its fabrication process, and active matrix display
KR102027361B1 (en) Thin film transistor panel and method of manufacturing the same and electronic device including the thin film transistor panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080215

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090731

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120515