JP2006134559A - リフレッシュ方法、メモリシステム、ダイナミックランダムアクセスメモリ装置、メモリシステムの動作方法及びロジックエンベディッドメモリシステム - Google Patents

Abstract

【課題】オートリフレッシュ命令に選別的に動作するＤＲＡＭ、それのオートリフレッシュ動作を制御するメモリ、ＤＲＡＭ及びメモリを含んだメモリシステム、そしてそれの動作方法を提供する。
【解決手段】本発明のメモリは、オートリフレッシュモードが設定された後、オートリフレッシュ命令の入力に応答してオートリフレッシュイネーブル信号を発生するように構成された段階と、そしてオートリフレッシュイネーブル信号に応答してオートリフレッシュ動作を実行するように構成されたメモリコアと、を含む。これにより、ホストのハードウェア負担及びソフトウェア負担を縮めることができる。
【選択図】図１

Description

本発明は、電子システムに関するものであり、より詳しくは、オートリフレッシュ機能が必要なメモリを含むシステムに関するものである。

ダイナミックランダムアクセスメモリ（ＤＲＡＭ）セルのような揮発性メモリセルに貯蔵されたデータは短時間に消失するので、データは周期的にリフレッシュされなければならない。従って、一つ又はそれより多い揮発性メモリセルを含む集積回路は、周期的にリフレッシュサイクルを実行しなければならない。

一般的なリフレッシュサイクル間、感知増幅器は、メモリセルに貯蔵されたデータを読み取り、同一なデータをメモリセルに再び書き込む。より詳しく、メモリセルは、電圧レベルのような信号レベルを貯蔵し、この信号レベルは、貯蔵されたデータの値を示す。例えば、電源電圧の電圧レベルは、ロジック１のデータ値を示し、接地電圧の電圧レベルは、ロジック０のデータ値を示す。不幸にも、メモリセル漏洩（ｍｅｍｏｒｙ−ｃｅｌｌ ｌｅａｋａｇｅ）のようなよく知られた現像は、時間の経過によって信号レベルを低下させる。信号レベルが維持されなければ、信号レベルがメモリセルに本来貯蔵されたデータ値から他のデータ値を示すレベルまで信号レベルが低下しうる。例えば、電源電圧（ロジック１）の電圧レベルは、接地電圧に向かって低くなる。信号レベルが維持されなければ、電源電圧の電圧レベルは、ロジック１の代わりにロジック０を示す接地電圧に十分に近接する。貯蔵された信号レベルを維持するために、メモリセルを含む集積回路は、感知増幅器にセルの信号レベルを入力し、感知増幅器によってその入力信号のレベルを最大レベルまで増幅し、最大信号レベルをセルに提供するリフレッシュサイクルを実行する。

揮発性メモリセルを含む集積回路を備えた電子システムは、メモリセルをリフレッシュするようにオートリフレッシュ命令を周期的に発生する。例えば、集積回路は、メモリセルの行とリフレッシュされる行とを指すリフレッシュアドレスカウンタ（又はアドレス発生器）を含む。各オートリフレッシュ命令は、集積回路に各オートリフレッシュサイクルを実行させる。各オートリフレッシュサイクルの間に集積回路がアドレスした行のメモリセルをリフレッシュし、カウンタを１だけ増加／減少させる。全ての行がリフレッシュされた後、カウンタは集積回路が続けて行をリフレッシュできるように初期化される。

電子システムがメモリセルの貯蔵されたデータを失わない程度にしばしばオートリフレッシュ命令を発生することを保障するために、メモリセルの連続的なリフレッシュの間に経過する最大リフレッシュ周期が決められる。例えば、集積回路が６４ｍｓ毎に少なくとも一度各メモリセルをリフレッシュしなければならなく、４０９６（４Ｋ）個の行のメモリセルを含み、各リフレッシュサイクル間に全ての行をリフレッシュしなければならないと仮定しよう。メモリセルがデータを維持することを保障するために、電子システムは６４ｍｓ毎に少なくとも４０９６回のオートリフレッシュ命令を実行しなければならない。

前述したように、電子システムは、オートリフレッシュ命令を周期的に生成するので、ソフトウェアを基盤としたオートリフレッシュ制御ロジックが電子システムに提供されなければならない。これは、電子システムのソフトウェア負担だけではなく、ハードウェア負担が加重されることを意味する。もしオートリフレッシュ命令を生成する機能がホストから除去されれば、電子システムのハードウェア負担だけではなく、ソフトウェア負担が軽減できる。

本発明の技術的課題は、オートリフレッシュ命令に選別的に動作するＤＲＡＭ及びそれの動作方法を提供するところにある。

本発明の他の技術的課題は、ＤＲＡＭのオートリフレッシュ動作を制御するロジックエンベディッドメモリ及びそれの動作方法を提供するところにある。

本発明のさらに他の技術的課題は、ホストからのオートリフレッシュ命令なしでＤＲＡＭのオートリフレッシュ動作が実行されるメモリシステム及びそれの動作方法を提供するところにある。

前述した技術的課題を達成するための本発明に従う多数のメモリセルを含む揮発性メモリ装置のリフレッシュ方法は、オートリフレッシュモード活性化命令に応答して揮発性メモリ装置のオートリフレッシュモードを活性化させる段階と、オートリフレッシュ命令に応答して多数のメモリセルのオートリフレッシュ動作を実行する段階と、を含むことを特徴とする。

本発明に従うメモリシステムは、メモリセルアレイとメモリセルアレイのメモリセル上でオートリフレッシュ動作を初期化する第１の回路を備える第１のメモリ装置と、第１のメモリ装置にオートリフレッシュモード活性化命令を生成して提供するオートリフレッシュ制御回路と、を含むことを特徴とする。

本発明に従うダイナミックランダムアクセスメモリ装置は、オートリフレッシュモード活性化命令に応答してダイナミックランダムアクセスメモリ装置のオートリフレッシュモードを設定し、オートリフレッシュ命令に応答してオートリフレッシュイネーブル信号を活性化し、オートリフレッシュモードを設定するオートリフレッシュ制御手段と、オートリフレッシュイネーブル信号に応答してオートリフレッシュ動作を実行するように構成されたメモリコアと、を含む。

本発明に従う第１のメモリ装置、第２のメモリ装置、そしてホストを含むメモリシステムの動作方法は、第２のメモリ装置から第１のメモリ装置へオートリフレッシュモード活性化命令を伝送する段階と、オートリフレッシュモード活性化命令に応答して第１のメモリ装置のオートリフレッシュモードを設定する段階と、第２のメモリ装置から第１のメモリ装置へオートリフレッシュ命令を伝送する段階と、第１のメモリ装置のオートリフレッシュモードの設定とオートリフレッシュ命令の組合に応答して第１のメモリ装置のメモリセル上でオートリフレッシュ動作を実行する段階と、を含むことを特徴とする。

本発明に従う第１のメモリ、第２のメモリ、そしてホストを含むメモリシステムの動作方法は、第１のメモリのオートリフレッシュ動作が要求されるとき、第２のメモリを決定する段階と、第２のメモリからホストへバス占有を要請する段階と、バス占有要請が承認された後、第２のメモリから第１のメモリへモード設定値とモード設定命令とを伝送する段階と、モード設定値とモード設定命令に応答して第１のメモリのオートリフレッシュモードを設定する段階と、第２のメモリから第１のメモリへオートリフレッシュ命令を伝送する段階と、第１のメモリでオートリフレッシュ命令を実行する段階と、を含むことを特徴とする。

本発明に従うロジックエンベディッドメモリは、発振部と、第２のメモリ装置上でオートリフレッシュ動作が実行された場合、発振部から発生された発振信号に基づいて決定するオートリフレッシュ制御部と、そしてオートリフレッシュ制御部からホストへバス占有要請を伝送し、ホストからオートリフレッシュ制御部へバス占有要請承認信号を伝送するインターフェース部と、を含み、オートリフレッシュ制御部は、オートリフレッシュモード設定命令とオートリフレッシュ命令とを発生することを特徴とする。

前述したように、ホストのオートリフレッシュ機能を除去することによって、ホストのハードウェア負担及びソフトウェア負担を縮めることができる。

以下、添付した図面を参照して本発明の好適な実施形態を詳細に説明する。図１は、本発明の好適な実施形態のメモリシステムを概略的に示すブロック図である。

図１を参照すると、本発明の好適な実施形態のメモリシステム１０００は、ホスト（又はチップセットという）２００と、第１のメモリ４００と、第２のメモリ６００と、を含む。この実施形態において、第１のメモリ４００は、オートリフレッシュ機能を有するダイナミックランダムアクセスメモリ（ＤＲＡＭ）であり、第２のメモリ６００は、不揮発性メモリとしてＮＡＮＤフラッシュメモリである。第１及び第２のメモリ４００，６００は、マルチチップパッケージ（Ｍｕｌｔｉ−Ｃｈｉｐ Ｐａｃｋａｇｅ；ＭＣＰ）を構成するように具現できる。又は、第１及び第２のメモリ４００，６００は、個別的な集積回路としてシステムに適用できる。なお、本発明がこのようなものに限定されないことは当業者に自明である。

第１のメモリ４００は、バス１００１を通じてホスト２００及び第２のメモリ６００と連結されている。ここで、バス１００１は、制御信号ライン（／ＣＳ、／ＣＡＳ、／ＲＡＳ、／ＷＥ、ＣＫＥなど）と、アドレス信号ラインと、データ信号ラインと、を含む。第１のメモリ４００は、インターフェースブロック４１０と、モード検出ブロック４２０と、命令デコーダブロック４３０と、メモリコア４４０と、を含む。インターフェースブロック４１０は、バス１００１を通じて伝達される情報（例えば、命令、アドレス、データなど）が入力され、入力された情報を第１のメモリ４００内に提供する。

モード検出ブロック４２０は、インターフェースブロック４１０を通じて提供されるモード設定値（オートリフレッシュモードを設定するための値）を貯蔵するように構成される。例えば、モード検出ブロック４２０は、オートリフレッシュモードを設定するためのモード設定命令の入力に応答してモード設定値を貯蔵し、制御信号ＡＵＴＯ＿ＯＫを活性化させる。

モード設定値は、当業者によく知られたように、アドレスピンを通じて提供されうる。又は、モード設定値はデータピンを通じて提供されうる。よく知られたように、モード設定命令は、／ＣＳ、／ＲＡＳ、／ＣＡＳ、そして／ＷＥのような制御信号の組合に表現されうる。例えば、／ＣＳ、／ＲＡＳ、／ＣＡＳ、／ＷＥのような制御信号が全てローに維持されるとき、そうした制御信号の組合がモード設定命令を示す。

命令デコーダブロック４３０は、制御信号ＡＵＴＯ＿ＯＫに応答して動作し、インターフェースブロック４１０を通じて入力される命令をデコーディングするように構成される。例えば、制御信号ＡＵＴＯ＿ＯＫが活性化されるとき、命令デコーダブロック４３０は、インターフェースブロック４１０を通じて入力されるオートリフレッシュ命令に応答してオートリフレッシュイネーブル信号ＡＵＴＯ＿ＥＮを活性化させる。オートリフレッシュイネーブル信号ＡＵＴＯ＿ＥＮが活性化されるとき、メモリコア４４０では、一又は複数の行のメモリセルがリフレッシュされる。制御信号ＡＵＴＯ＿ＯＫが非活性化されている場合、インターフェースブロック４１０を通じてオートリフレッシュ命令が入力されても、命令デコーダブロック４３０は、オートリフレッシュイネーブル信号ＡＵＴＯ＿ＥＮを活性化させない。

また、命令デコーダブロック４３０は、オートリフレッシュ動作が完了（又は終了）されるとき、制御信号ＡＵＴＯ＿ＥＮＤを活性化させる。制御信号ＡＵＴＯ＿ＥＮの活性化時モード検出ブロック４２０が初期化される。すなわち、モード検出ブロック４２０に貯蔵された情報は初期化される。結果的に、命令デコーダブロック４３０は、制御信号ＡＵＴＯ＿ＯＫが活性化されるときオートリフレッシュ命令に応答してオートリフレッシュイネーブル信号ＡＵＴＯ＿ＥＮを活性化させる。

この実施形態において、オートリフレッシュ命令を除外した他の命令（例えば、アクティブ命令、読み取り／書き取り命令、セルフリフレッシュ命令など）がインターフェースブロック４１０を通じて入力されるとき、命令デコーダブロック４３０は、制御信号ＡＵＴＯ＿ＯＫの活性化／非活性化に関係なく入力された命令を正常に処理するように構成される。

第１のメモリ４００のメモリコア４４０は、図２に示されたように、アドレス発生器４４１と、行選択器４４２と、メモリセルアレイ４４３と、そして感知増幅器４４４と、を含む。アドレス発生器４４１は、オートリフレッシュイネーブル信号ＡＵＴＯ＿ＥＮの活性化時毎に行アドレスを１だけ増加／減少させ、行選択器４４２は、アドレス発生器４４１によって生成された行アドレス（又はリフレッシュアドレス）に応答してメモリセルアレイ４４３の行のうち一又は複数の行を選択する。感知増幅器４４４は、選択された行のメモリセルからデータを読み取り、外部への出力なしで読み取られたデータを選択された行のメモリセルに再び書き込む。すなわち、選択された行のメモリセルがリフレッシュされる。図面には示されないが、メモリコア４４０には、よく知られた構成要素（例えば、入出力回路、列選択回路など）がさらに提供されることは、当業者に自明である。

再び図１を参照すると、第２のメモリ６００は、バス１００１を通じて第１のメモリ４００に連結されている。第２のメモリ６００は、第１のインターフェースブロック６１０と、リフレッシュ情報貯蔵ブロック６２０と、発振ブロック６３０と、オートリフレッシュ制御ブロック６４０と、第２のインターフェースブロック６５０と、を含む。図面には示されないが、第２のメモリ６００には、不揮発性メモリセルのアレイ、アレイの読み出し／書き込み動作を制御する制御ブロック、ホスト２００とのインターフェースのためのインターフェースブロックがさらに提供されうる。第２のメモリ６００には、揮発性メモリセルのアレイ及びアレイの読み出し／書き込み動作を制御する制御ブロックが提供されてもよい。第２のメモリ６００が不揮発性メモリであれば、リフレッシュ情報貯蔵ブロック６２０に貯蔵された情報は、第２のメモリ６００に提供される不揮発性メモリのアレイ（図示せず）に貯蔵され、不揮発性メモリセルのアレイに貯蔵されたリフレッシュ情報は、パワーアップ時に自動的にリフレッシュ情報貯蔵ブロック６２０に伝送されうる。又は、リフレッシュ情報貯蔵ブロック６２０に貯蔵された情報は、パワーアップ時にホスト２００に提供されうる。

リフレッシュ情報貯蔵ブロック６２０は、オートリフレッシュ動作に必要な情報（例えば、オートリフレッシュ時間（ｔＲＥＦ）、リフレッシュ回数など）を貯蔵するように構成される。発振ブロック６３０は、パワーアップ後にオートリフレッシュ動作のための発振信号ＰＯＳＣを生成するように構成される。

オートリフレッシュ制御ブロック６４０は、リフレッシュ情報貯蔵ブロック６２０からのオートリフレッシュ情報及び発信信号ＰＯＳＣに応答してモード設定命令及びオートリフレッシュ命令を発生する。例えば、オートリフレッシュ制御ブロック６４０は、発振信号ＰＯＳＣに応答してオートリフレッシュ動作が実行されるべきであるか否かを判別し、判別結果によってリフレッシュ要求信号ＲＥＦ＿ＲＥＱを発生する。すなわち、第１のメモリ４００についてのオートリフレッシュ動作が実行されるべきである場合、オートリフレッシュ制御ブロック６４０は、リフレッシュ要求信号ＲＥＦ＿ＲＥＱを発生する。

リフレッシュ要求信号ＲＥＦ＿ＲＥＱについての応答としてリフレッシュ承認信号ＲＥＦ＿ＡＣＫが入力されるとき、オートリフレッシュ制御ブロック６４０は、モード設定値と共にモード設定命令を発生し、所定時間（例えば、２−クロックサイクル）後にオートリフレッシュ命令を連続的に発生する。オートリフレッシュ制御ブロック６４０から生成されたモード設定値及びモード設定命令は、バス１００１を通じて第１のメモリ４００へ同時に（又は連続的に）伝送される。第１のメモリ４００のモード検出ブロック４２０は、モード設定命令に応答してモード設定値を貯蔵する。第２のインターフェースブロック６５０は、リフレッシュ要求信号ＲＥＦ＿ＲＥＱをバス要求信号ＤＲＥＱでホスト２００に出力し、ホスト２００からのバス承認信号ＤＡＣＫをリフレッシュ承認信号ＲＥＦ＿ＡＣＱとしてオートリフレッシュ制御ブロック６４０に出力する。

オートリフレッシュ動作を制御するためのロジックを含むので、第２のメモリ６００は、“ロジックエンベディッドメモリ（ｌｏｇｉｃ ｅｍｂｅｄｄｅｄ ｍｅｍｏｒｙ）”という。

図３は、本発明の好適な実施形態のメモリシステムのオートリフレッシュ動作を説明するためのタイミング図であり、図４は、本発明の好適な実施形態のメモリシステムのオートリフレッシュ動作を説明するための流れ図である。以下、本発明の好適な実施形態のメモリシステムのオートリフレッシュ動作が参照図面に基づいて詳細に説明される。

第２のメモリ６００のオートリフレッシュ制御ブロック６４０は、発振ブロック６３０からの発振信号ＰＯＳＣに応答して第１のメモリ４００のオートリフレッシュ動作が必要であるか否か（又はオートリフレッシュタイミング）を判別する（Ｓ１００）。この際、オートリフレッシュ制御ブロック６４０は、リフレッシュ情報貯蔵ブロック６２０に貯蔵されたオートリフレッシュ情報に基づいてオートリフレッシュ時間（又はオートリフレッシュタイミング）を判断する。例えば、オートリフレッシュ制御ブロック６４０は、発振信号ＰＯＳＣをカウントし、カウントされた値がオートリフレッシュ時間に到達したか否かを判断する。第１のメモリ４００についてのオートリフレッシュ動作が必要である場合、第２のメモリ６００は、ホスト２００に対してバス占有を要請する（Ｓ１２０）。具体的には、オートリフレッシュ制御ブロック６４０は、リフレッシュ要求信号ＲＥＦ＿ＲＥＱをパルスとして生成し、インターフェースブロック６５０は、リフレッシュ要求信号ＲＥＦ＿ＲＥＱに応答してバス要求信号ＤＲＥＱをローに活性化させる。ホスト２００は、バス要求信号ＤＲＥＱの活性化に応答してバス承認信号ＤＡＣＫをハイに活性化させる。インターフェースブロック６５０は、バス承認信号ＤＡＣＫの活性化に応答してリフレッシュ承認信号ＲＥＦ＿ＡＣＫをパルスとして生成する。

オートリフレッシュ制御ブロック６４０は、リフレッシュ承認信号ＲＥＦ＿ＡＣＫの活性化に応答してモード設定値と共にモード設定命令（それぞれがローに維持される／ＣＳ、／ＷＥ、／ＲＡＳ、 ／ＣＡＳの組合）を発生する（Ｓ１４０）。モード設定値及びモード設定命令は、第１のインターフェースブロック６１０を通じてバス１００１上に載せられ、バス１００１に載せられたモード設定値及びモード設定命令は、第１のメモリ４００のインターフェースブロック４１０を通じてモード検出ブロック４２０に伝達される。モード検出ブロック４２０は、モード設定命令に応答してモード設定値を貯蔵することと同時に制御信号ＡＵＴＯ＿ＯＫを活性化させる。その後、オートリフレッシュ制御ブロック６３０は、オートリフレッシュ命令を発生する（Ｓ１６０）。オートリフレッシュ命令は、インターフェースブロック６１０、バス１００１、そしてインターフェースブロック４１０を通じて命令デコーダブロック４３０に伝達される。これにより、第１のメモリ４００についてのオートリフレッシュ動作が実行される（Ｓ１８０）。

すなわち、制御信号ＡＵＴＯ＿ＯＫの活性化時、命令デコーダブロック４３０は、入力されたオートリフレッシュ命令に応答してオートリフレッシュイネーブル信号ＡＵＴＯ＿ＥＮをパルスとして発生する。これにより、メモリコア４４０で一又は複数の行のメモリセルがリフレッシュされる。

リフレッシュ時間が経過した後、命令デコーダ回路４３０は、制御信号ＡＵＴＯ＿ＥＮＤを活性化させる（Ｓ２００）。これにより、モード検出ブロック４２０が初期化される。すなわち、制御信号ＡＵＴＯ＿ＯＫが非活性化される。以後、オートリフレッシュ動作が要求されるとき毎に、オートリフレッシュ制御ブロック６３０は、前述したような同一な方式にバス要請動作、モード設定動作、オートリフレッシュ動作を実行する。

ホスト２００がオートリフレッシュ命令を発生すれば、オートリフレッシュ命令は第１のメモリ４００のモード検出ブロック４２０に伝達される。この際、オートリフレッシュ命令の入力以前にモード検出ブロック４２０が前述したモード設定値に設定されないので、制御信号ＡＵＴＯ＿ＯＫは非活性化状態に維持される。これは、命令デコーダブロック４３０がホスト２００から提供されたオートリフレッシュ命令に応答しないことを意味する。すなわち、ホスト２００によって生成されたオートリフレッシュ命令は、第１のメモリ４００で認識されなく、その結果ホスト２００で要請されたオートリフレッシュ動作は無視される。

結果的に、本発明の好適な実施形態のメモリシステムの場合、オートリフレッシュ命令を生成する機能をホスト２００から除去することができる。これは、ホスト２００のハードウェア負担だけではなく、ソフトウェア負担が軽減されることを意味する。ホスト２００がオートリフレッシュ機能を有する場合においても、第１のメモリ４００のオートリフレッシュ動作は第２のメモリ６００から提供されるオートリフレッシュ命令に応じて実行されうる。すなわち、本発明の好適な実施形態のメモリシステムには、オートリフレッシュ機能を有するホストだけではなく、オートリフレッシュ機能を有しないホストにも適用することができる。

この実施形態において、モード検出ブロック４２０から生成される制御信号ＡＵＴＯ＿ＯＫはパルスとして生成される。これに反して、制御信号ＡＵＴＯ＿ＯＫがモード設定命令の入力時活性化され、制御信号ＡＵＴＯ＿ＥＮＤの活性化時非活性化されるようにモード検出ブロック４２０を具現することが可能である。こうした場合、命令デコーダブロック４３０は、制御信号ＡＵＴＯ＿ＯＫの活性化区間中オートリフレッシュ命令が入力される。

以上、添付した図面を参照して本発明の好適な実施形態を説明したが、当業者であれば、本発明の技術的思想や必須的な特徴を変更せずに他の具体的な形態で実施されうることを理解することができる。したがって、上述した好適な実施形態は、例示的なものであり、限定的なものではないと理解されるべきである。

本発明の好適な実施形態のメモリシステムを概略的に示すブロック図である。 図１に示された第１のメモリを概略的に示すブロック図である。 本発明の好適な実施形態のメモリシステムの動作を説明するためのタイミング図である。 本発明の好適な実施形態のメモリシステムの動作を説明するための流れ図である。

符号の説明

２００ ホスト
４００ 第１のメモリ
４１０，６１０，６５０ インターフェース
４２０ モード検出ブロック
４３０ 命令デコーダブロック
４４０ メモリコア
６２０ リフレッシュ情報貯蔵ブロック
６３０ 発振ブロック
６４０ オートリフレッシュ制御ブロック

Claims (36)

1. 複数のメモリセルを含む揮発性メモリ装置のリフレッシュ方法であって、
   オートリフレッシュモード活性化命令に応答して前記揮発性メモリ装置のオートリフレッシュモードを活性化させる段階と、
   オートリフレッシュ命令に応答して前記複数のメモリセルのオートリフレッシュ動作を実行する段階と、を含むことを特徴とするリフレッシュ方法。
2. 前記オートリフレッシュモードが設定されている場合に前記オートリフレッシュ命令の入力時にのみ前記オートリフレッシュ命令に応答して前記オートリフレッシュ動作が実行されることを特徴とする請求項１に記載のリフレッシュ方法。
3. 前記オートリフレッシュモード活性化命令と前記オートリフレッシュ命令は、第２のメモリ装置から入力されることを特徴とする請求項２に記載のリフレッシュ方法。
4. 前記第２のメモリ装置からホスト装置へバス占有要請を送る段階と、
   前記第２のメモリ装置内で前記オートリフレッシュモード活性化命令と前記オートリフレッシュ命令を生成する段階と、
   前記第２のメモリ装置から前記揮発性メモリ装置へ前記バスを通じて前記オートリフレッシュモード活性化命令と前記オートリフレッシュ命令とを伝送する段階と、をさらに含むことを特徴とする請求項３に記載のリフレッシュ方法。
5. 前記第２のメモリ装置から前記揮発性メモリ装置へ前記オートリフレッシュモード活性化命令と前記オートリフレッシュ命令とを伝送する段階は、
   前記第２のメモリ装置から前記揮発性メモリ装置のモード検出部へ前記オートリフレッシュモード活性化命令を伝送する段階と、
   前記第２のメモリ装置から前記揮発性メモリ装置の命令デコーダへ前記オートリフレッシュ命令を伝送する段階と、を含むことを特徴とする請求項４に記載のリフレッシュ方法。
6. 前記モード検出部の前記オートリフレッシュモード活性化命令に応答して前記オートリフレッシュモードが設定されれば、前記命令デコーダに入力される第１の制御信号を活性化させる段階と、
   前記第１の制御信号の活性化と前記オートリフレッシュ命令の入力に応答して前記命令デコーダで前記オートリフレッシュ動作を初期化する段階と、をさらに含むことを特徴とする請求項５に記載のリフレッシュ方法。
7. 前記揮発性メモリ装置のメモリコアに提供された制御信号の活性化によって、前記命令デコーダの前記オートリフレッシュ動作を初期化すること
   を特徴とする請求項６に記載のリフレッシュ方法。
8. 前記第２のメモリ装置から前記モード検出部へモード設定値を伝送する段階と、
   前記オートリフレッシュモード活性化命令に応答して前記モード検出部に前記モード設定値を貯蔵する段階と、をさらに含むことを特徴とする請求項６に記載のリフレッシュ方法。
9. 前記第２のメモリ装置の複数の不揮発性メモリセルの少なくとも一つの部分に貯蔵されたオートリフレッシュタイミング情報に応じて、前記第２のメモリ装置から前記揮発性メモリ装置へ前記オートリフレッシュモード活性化命令を伝送する時点を決定する段階をさらに含むことを特徴とする請求項４に記載のリフレッシュ方法。
10. 前記第２のメモリ装置から前記揮発性メモリ装置へ前記オートリフレッシュモード活性化命令を伝送する時点を決定する段階は、前記第２のメモリ装置内の発振部によって提供された発振信号の周期をカウントした値によって決定されることを特徴とする請求項９に記載のリフレッシュ方法。
11. 前記ホストから前記バス占有要請が承認されるとき、前記オートリフレッシュモード活性化命令は、前記第２のメモリ装置から前記揮発性メモリ装置へ伝送されることを特徴とする請求項４に記載のリフレッシュ方法。
12. 前記オートリフレッシュ命令は、前記第２のメモリ装置から前記揮発性メモリ装置へ前記オートリフレッシュモード活性化命令が伝送された後、前記第２のメモリ装置から前記揮発性メモリ装置へ伝送されることを特徴とする請求項４に記載のリフレッシュ方法。
13. 前記オートリフレッシュ動作の終了に応答して前記揮発性メモリ装置の前記オートリフレッシュモードを非活性化させることを特徴とする請求項１に記載のリフレッシュ方法。
14. 前記モード検出部に提供された第２の制御信号を活性化する段階と、
    前記第２の制御信号に応答して前記モード検出部内に貯蔵された前記モード設定値を再初期化する段階と、
    前記モード設定値の再初期化に応答して前記第１の制御信号を非活性化する段階と、をさらに含むことを特徴とする請求項８に記載のリフレッシュ方法。
15. メモリセルアレイと前記メモリセルアレイのメモリセルの上でオートリフレッシュ動作を初期化する第１の回路を備える第１のメモリ装置と、
    前記第１のメモリ装置にオートリフレッシュモード活性化命令を生成して提供するオートリフレッシュ制御回路と、を含むことを特徴とするメモリシステム。
16. 前記第１のメモリ装置は、
    前記オートリフレッシュモード活性化命令に応答して前記第１のメモリ装置のオートリフレッシュモードを設定するモード検出部と、
    前記オートリフレッシュモードが設定された場合、オートリフレッシュ命令に応答して前記オートリフレッシュ動作を初期化する第１の回路内に構成された命令デコーダと、をさらに含むことを特徴とする請求項１５に記載のメモリシステム。
17. 前記オートリフレッシュ制御回路を含む第２のメモリ装置は、
    前記オートリフレッシュ制御回路に提供される前記オートリフレッシュ動作と関連した情報を貯蔵する不揮発性メモリアレイと、
    前記オートリフレッシュ制御回路にタイミング信号を提供するタイミング信号発生部と、をさらに含むことを特徴とする請求項１６に記載のメモリシステム。
18. 前記オートリフレッシュ制御回路は、前記オートリフレッシュ命令を生成することを特徴とする請求項１７に記載のメモリシステム。
19. 前記メモリシステムは、ホストとバスとを含み、前記バスは前記ホスト、前記第１のメモリ装置と前記第２のメモリ装置との間の情報を伝達することを特徴とする請求項１８に記載のメモリシステム。
20. 前記第２のメモリ装置は、前記第１のメモリ装置に前記オートリフレッシュモード活性化命令を伝送する前に、前記ホストにバス占有要請を送ることを特徴とする請求項１９に記載のメモリシステム。
21. 前記オートリフレッシュ制御回路は、前記バス占有要請が承認された後、前記オートリフレッシュモード活性化命令と前記オートリフレッシュ命令とを順次に発生することを特徴とする請求項２０に記載のメモリシステム。
22. 前記モード検出部は、前記オートリフレッシュモード活性化命令に応答して第１の制御信号を活性化して前記オートリフレッシュモードを設定することを特徴とする請求項１６に記載のメモリシステム。
23. 前記第１のメモリ装置は、前記オートリフレッシュ動作を終了した後、前記オートリフレッシュモードから抜けることを特徴とする請求項２２に記載のメモリシステム。
24. 前記命令デコーダは、前記オートリフレッシュモードが設定された場合、前記オートリフレッシュ命令以外のホストから伝送された読み出し又は書き込み命令に応答して正常に動作することを特徴とする請求項１９に記載のメモリシステム。
25. 前記第１のメモリ装置は、ダイナミックランダムアクセスメモリであり、前記オートリフレッシュ制御回路は、不揮発性メモリセルのアレイから構成される第２のメモリ装置の一部であることを特徴とする請求項１５に記載のメモリシステム。
26. 前記第２のメモリ装置は、前記不揮発性メモリアレイから前記オートリフレッシュ動作と関連した情報が入力される貯蔵ブロックと、発振部から構成された前記タイミング信号発生部と、を含むことを特徴とする請求項１７に記載のメモリシステム。
27. オートリフレッシュモード活性化命令に応答してダイナミックランダムアクセスメモリ装置のオートリフレッシュモードを設定し、オートリフレッシュ命令に応答してオートリフレッシュイネーブル信号を活性化し、オートリフレッシュモードを設定するオートリフレッシュ制御手段と、
    前記オートリフレッシュイネーブル信号に応答してオートリフレッシュ動作を実行するように構成されたメモリコアと、を含むことを特徴とするダイナミックランダムアクセスメモリ装置。
28. 前記オートリフレッシュ制御手段は、
    前記オートリフレッシュモード活性化命令に応答して第１の制御信号を活性化させるモード検出部と、
    前記第１の制御信号が活性化時前記オートリフレッシュ命令に応答して前記オートリフレッシュイネーブル信号を発生する命令デコーダと、を含むことを特徴とする請求項２７に記載のダイナミックランダムアクセスメモリ装置。
29. 前記命令デコーダは、前記オートリフレッシュ動作が終了されるとき、第２の制御信号を活性化させることを特徴とする請求項２８に記載のダイナミックランダムアクセスメモリ装置。
30. 前記モード検出部は、前記オートリフレッシュモード活性化命令に応答して前記オートリフレッシュモードを示す情報を貯蔵し、前記貯蔵された情報は、前記第２の制御信号の活性化に応答して前記モード検出部によって再初期化されることを特徴とする請求項２９に記載のダイナミックランダムアクセスメモリ装置。
31. 第１のメモリ装置、第２のメモリ装置、そしてホストを含むメモリシステムの動作方法であって、
    前記第２のメモリ装置から前記第１のメモリ装置へオートリフレッシュモード活性化命令を伝送する段階と、
    前記オートリフレッシュモード活性化命令に応答して前記第１のメモリ装置のオートリフレッシュモードを設定する段階と、
    前記第２のメモリ装置から前記第１のメモリ装置へオートリフレッシュ命令を伝送する段階と、
    前記第１のメモリ装置の前記オートリフレッシュモードの設定と前記オートリフレッシュ命令の組合に応答して前記第１のメモリ装置のメモリセル上でオートリフレッシュ動作を実行する段階と、を含むことを特徴とするメモリシステムの動作方法。
32. 前記第２のメモリ装置から前記ホストへバス占有要請を送る段階をさらに含み、前記オートリフレッシュモード活性化命令は、前記バス占有要請が承認された後、前記第２のメモリ装置から前記第１のメモリ装置へ伝送されることを特徴とする請求項３１に記載のメモリシステムの動作方法。
33. 前記オートリフレッシュモードが設定されない場合、前記第１のメモリ装置は、前記オートリフレッシュ命令に応答しないことを特徴とする請求項３２に記載のメモリシステムの動作方法。
34. 第１のメモリ、第２のメモリ、そしてホストを含むメモリシステムの動作方法であって、
    前記第１のメモリのオートリフレッシュ動作が要求されるとき、前記第２のメモリを決定する段階と、
    前記第２のメモリから前記ホストへバス占有を要請する段階と、
    前記バス占有要請が承認された後、前記第２のメモリから前記第１のメモリへモード設定値とモード設定命令とを伝送する段階と、
    前記モード設定値と前記モード設定命令に応答して前記第１のメモリのオートリフレッシュモードを設定する段階と、
    前記第２のメモリから前記第１のメモリへオートリフレッシュ命令を伝送する段階と、
    前記第１のメモリから前記オートリフレッシュ命令を実行する段階と、を含むことを特徴とするメモリシステムの動作方法。
35. 発振部と、
    第２のメモリ装置上でオートリフレッシュ動作が実行された場合、前記発振部から発生された発振信号に基づいて決定するオートリフレッシュ制御部と、
    前記オートリフレッシュ制御部からホストへバス占有要請を伝送し、前記ホストから前記オートリフレッシュ制御部へバス占有要請承認信号を伝送するインターフェース部と、を含み、
    前記オートリフレッシュ制御部は、オートリフレッシュモード設定命令とオートリフレッシュ命令を発生することを特徴とするロジックエンベディッドメモリシステム。
36. 前記第２のメモリ装置上で前記オートリフレッシュ動作が実行された場合、前記オートリフレッシュ制御部の決定によって、前記第２のメモリ装置の前記オートリフレッシュ動作に使用されるタイミングと関連された情報を貯蔵する不揮発性メモリをさらに含むことを特徴とするロジックエンベディッドメモリシステム。

Images