JP2006128333A - Capacitor, its manufacturing method and semiconductor device - Google Patents
Capacitor, its manufacturing method and semiconductor device Download PDFInfo
- Publication number
- JP2006128333A JP2006128333A JP2004313343A JP2004313343A JP2006128333A JP 2006128333 A JP2006128333 A JP 2006128333A JP 2004313343 A JP2004313343 A JP 2004313343A JP 2004313343 A JP2004313343 A JP 2004313343A JP 2006128333 A JP2006128333 A JP 2006128333A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- high dielectric
- electrode
- capacitor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 99
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 239000003989 dielectric material Substances 0.000 claims abstract description 14
- 229910052735 hafnium Inorganic materials 0.000 claims description 74
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 72
- 238000000034 method Methods 0.000 claims description 60
- 229910052710 silicon Inorganic materials 0.000 claims description 55
- 239000010703 silicon Substances 0.000 claims description 55
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 52
- 238000005121 nitriding Methods 0.000 claims description 22
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 239000013078 crystal Substances 0.000 claims description 9
- 229910052757 nitrogen Inorganic materials 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 229910052777 Praseodymium Inorganic materials 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052741 iridium Inorganic materials 0.000 claims description 6
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052746 lanthanum Inorganic materials 0.000 claims description 6
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 6
- PUDIUYLPXJFUGB-UHFFFAOYSA-N praseodymium atom Chemical compound [Pr] PUDIUYLPXJFUGB-UHFFFAOYSA-N 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 229910052727 yttrium Inorganic materials 0.000 claims description 6
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 claims description 6
- 229910052726 zirconium Inorganic materials 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 18
- 239000000126 substance Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 137
- 230000003647 oxidation Effects 0.000 description 39
- 238000007254 oxidation reaction Methods 0.000 description 39
- 238000001179 sorption measurement Methods 0.000 description 39
- 239000002243 precursor Substances 0.000 description 36
- 238000000231 atomic layer deposition Methods 0.000 description 27
- 229910004129 HfSiO Inorganic materials 0.000 description 20
- 239000012686 silicon precursor Substances 0.000 description 18
- 239000007789 gas Substances 0.000 description 17
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 16
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 16
- 229910044991 metal oxide Inorganic materials 0.000 description 16
- 150000004706 metal oxides Chemical class 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 15
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 12
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 229910000449 hafnium oxide Inorganic materials 0.000 description 10
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 10
- YEURYMNEOXJUSP-UHFFFAOYSA-N C(CCC)O[Hf](OCCCC)OCCCC Chemical compound C(CCC)O[Hf](OCCCC)OCCCC YEURYMNEOXJUSP-UHFFFAOYSA-N 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 9
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 9
- 230000001590 oxidative effect Effects 0.000 description 9
- 229910021529 ammonia Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 6
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 6
- 229910052914 metal silicate Inorganic materials 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- 229910003855 HfAlO Inorganic materials 0.000 description 3
- 229910004143 HfON Inorganic materials 0.000 description 3
- MIQVEZFSDIJTMW-UHFFFAOYSA-N aluminum hafnium(4+) oxygen(2-) Chemical compound [O-2].[Al+3].[Hf+4] MIQVEZFSDIJTMW-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- BOWRJOSABXTXBI-UHFFFAOYSA-N dioxopraseodymium Chemical compound O=[Pr]=O BOWRJOSABXTXBI-UHFFFAOYSA-N 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 3
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 3
- 150000003376 silicon Chemical class 0.000 description 3
- 229910001928 zirconium oxide Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- -1 hafnium nitride Chemical class 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
Description
本発明は、高誘電体膜を用いたキャパシタおよびキャパシタの製造方法およびそのキャパシタを用いた半導体装置に関するものである。 The present invention relates to a capacitor using a high dielectric film, a method for manufacturing the capacitor, and a semiconductor device using the capacitor.
従来のキャパシタ用絶縁膜には、窒化酸化シリコン（ＳｉＯＮ）（比誘電率４〜７）、窒化シリコン（ＳｉＮ）（比誘電率７）等が用いられてきた。しかし、デバイスの微細化とそれに伴う高集積化に伴い、メモリーセルのキャパシタの高容量化、ＤＲＡＭ（ダイナミックランダムアクセスメモリ）の特性向上のためにキャパシタのリーク電流を低く抑える必要が生じてきている。 Silicon nitride oxide (SiON) (relative permittivity 4-7), silicon nitride (SiN) (relative permittivity 7), and the like have been used for conventional capacitor insulating films. However, with the miniaturization of devices and the accompanying high integration, it has become necessary to keep the capacitor leakage current low in order to increase the capacity of the memory cell capacitor and improve the characteristics of the DRAM (dynamic random access memory). .
キャパシタ容量を上げるためには、キャパシタ面積を広げること、単位面積あたりの容量を上げる等の手法がある。前者のキャパシタ面積を広げるためには、キャパシタ構造に、例えばピラー形状やトレンチ形状など、さまざまな形状を採用することが行われている。さらにキャパシタの表面積を増加させるため、ＫＳＧや粗面ポリシリコンなどの技術も開発され、実デバイスでの適用が図られている。 In order to increase the capacitor capacity, there are methods such as increasing the capacitor area and increasing the capacity per unit area. In order to expand the former capacitor area, various shapes such as a pillar shape and a trench shape are employed for the capacitor structure. Furthermore, in order to increase the surface area of the capacitor, technologies such as KSG and rough surface polysilicon have been developed and applied to actual devices.
キャパシタの容量は一般的に、Ｃ＝ε×Ｓ／ｔ（ε：キャパシタ絶縁膜の誘電率、Ｓ：キャパシタの実行面積、ｔ：キャパシタ絶縁膜の膜厚）で表される。ここで、単位面積あたりの容量を上げるには、ｋｙあの誘電体膜を薄くする、もしくは誘電体膜自体の誘電率を上げればよい。誘電体膜自体の薄膜化は、ある程度可能であるが、薄くなるに従いリーク電流が増えるため、薄膜化には限界がある。そこで、残された方法としてキャパシタの誘電体膜に高誘電体材料を用いることが行われている。例えば、高誘電率の金属酸化膜の薄膜が用いられている。高誘電体金属酸化膜には、酸化アルミニウム（Ａｌ2Ｏ3）：比誘電率１０、酸化ハフニウム（ＨｆＯ2）：比誘電率１５〜４０、ハフニウムシリケート（ＨｆＳｉＯx）：比誘電率１１〜１５などがある。成膜には原子層蒸着法〔ＡＬＤ（Atomic Layer Deposition）法〕、有機金属−化学的気相成長法（ＭＯ−ＣＶＤ法）、スパッタリング法などがあるが、カバリッジ性能の面からＡＬＤ法、ＭＯ−ＣＶＤ法が用いられる。 The capacitance of a capacitor is generally expressed by C = ε × S / t (ε: dielectric constant of capacitor insulating film, S: effective area of capacitor, t: film thickness of capacitor insulating film). Here, in order to increase the capacitance per unit area, the dielectric film of ky may be thinned or the dielectric constant of the dielectric film itself may be increased. Although it is possible to reduce the thickness of the dielectric film itself to some extent, there is a limit to reducing the thickness because leakage current increases as the thickness becomes thinner. Therefore, as a remaining method, a high dielectric material is used for the dielectric film of the capacitor. For example, a thin film of a metal oxide film having a high dielectric constant is used. The high dielectric metal oxide film includes aluminum oxide (Al 2 O 3 ): relative dielectric constant of 10, hafnium oxide (HfO 2 ): relative dielectric constant of 15 to 40, hafnium silicate (HfSiO x ): relative dielectric constant of 11 to 15 and so on. There are atomic layer deposition method (ALD (Atomic Layer Deposition) method), metal organic-chemical vapor deposition method (MO-CVD method), sputtering method, etc., but ALD method, MO from the aspect of the coverage performance. -CVD method is used.
例えば、酸化ハフニウムを誘電体膜に用いたキャパシタの製造工程は、まず、図９（１）に示すように、シリコン基板１０１を用意する。次に、図９（２）に示すように、上記シリコン基板１０１上に酸化ハフニウムからなる高誘電体層１０２を形成する。次に、図９（３）に示すように、酸化ハフニウム１０２上に電流層１０３を形成する。その後、熱処理を行う。この結果、図９（４）に示すように、高誘電体層１０２の酸化ハフニウムが結晶化する。
For example, in a capacitor manufacturing process using hafnium oxide as a dielectric film, first, as shown in FIG. 9A, a
さらに、金属酸化膜からなる高誘電体膜の誘電率を向上させるためや、リーク性能、耐熱性の向上を図るために、金属酸化膜からなる高誘電体膜を成膜した後、アンモニア（ＮＨ3）雰囲気などでアニール処理を行うことで、膜中に窒素を導入し、高誘電体金属酸窒化薄膜にする方法がとられている（例えば、非特許文献１参照。）。 Furthermore, in order to improve the dielectric constant of the high dielectric film made of a metal oxide film, and to improve the leakage performance and heat resistance, after forming the high dielectric film made of a metal oxide film, ammonia (NH 3 ) A method of introducing a nitrogen into the film to form a high dielectric metal oxynitride thin film by performing an annealing process in an atmosphere or the like (see, for example, Non-Patent Document 1).
解決しようとする問題点は、ディープトレンチ向けの高誘電体材料（Ｈｉｇｈ−ｋ材料）の一つである酸化ハフニウム（ＨｆＯ2）は、耐熱性が不十分であり、後工程でかかる熱工程により結晶化が進み、結晶粒界に電流のリーク経路が形成されてしまい、その結果、リーク電流の増大が引き起こされるという点がある。また、リーク電流を低減させる施策として、シリコン（Ｓｉ）や窒素（Ｎ）を添加したＨｆＳｉＯ膜や、ＨｆＳｉＯＮ膜があるが、これらの膜を利用した場合、耐熱性は向上するものの誘電率が低下してしまうため、耐熱性を確保しつつ、リーク電流を抑え、容量を確保することが難しい点である。 The problem to be solved is that hafnium oxide (HfO 2 ), which is one of high dielectric materials (high-k materials) for deep trenches, has insufficient heat resistance, and is due to a thermal process that takes place in a subsequent process. Crystallization proceeds, and a current leakage path is formed at the crystal grain boundary, resulting in an increase in leakage current. In addition, there are HfSiO films and HfSiON films to which silicon (Si) and nitrogen (N) are added as measures to reduce the leakage current. When these films are used, the heat resistance is improved, but the dielectric constant is lowered. For this reason, it is difficult to suppress the leakage current and ensure the capacity while ensuring the heat resistance.
本発明のキャパシタは、第１電極と第２電極との間に誘電体層を備えたキャパシタにおいて、前記誘電体層は、高誘電体材料からなる高誘電体層を含み、前記高誘電体層は、少なくとも前記第１電極、第２電極および前記誘電体層の一部を構成する界面層とのいずれかと界面を有するもので、前記第１電極側および前記第２電極側の少なくとも一方の側に結晶構造がアモルファスの層を有することを最も主要な特徴とする。 The capacitor according to the present invention is a capacitor having a dielectric layer between a first electrode and a second electrode, wherein the dielectric layer includes a high dielectric layer made of a high dielectric material, and the high dielectric layer Has an interface with at least one of the first electrode, the second electrode, and an interface layer constituting a part of the dielectric layer, and at least one side of the first electrode side and the second electrode side The main feature is that it has a layer having an amorphous crystal structure.
本発明のキャップの製造方法は、第１電極と第２電極との間に誘電体層を備えたキャパシタの製造方法において、前記誘電体層を形成する工程は、前記誘電体層の一部を構成する界面層上にアモルファス状態を維持する第１高誘電体層を形成する工程と、前記第１高誘電体層上に高誘電体からなる第２高誘電体層を形成する工程と、前記第２高誘電体層上にアモルファス状態を維持する第３高誘電体層を形成する工程と、前記第３高誘電体層から前記第１高誘電体層を窒化処理する工程とを備えたことを最も主要な特徴とする。 According to another aspect of the present invention, there is provided a method for manufacturing a cap, wherein the step of forming the dielectric layer includes a step of forming a part of the dielectric layer. Forming a first high dielectric layer that maintains an amorphous state on an interfacial layer to be formed, forming a second high dielectric layer made of a high dielectric on the first high dielectric layer, and Forming a third high dielectric layer that maintains an amorphous state on the second high dielectric layer; and nitriding the first high dielectric layer from the third high dielectric layer. Is the most important feature.
本発明の半導体装置は、第１電極と第２電極との間に誘電体層を備えたキャパシタを備えた半導体装置において、前記キャパシタの誘電体層は、高誘電体材料からなる高誘電体層を含み、前記高誘電体層は、少なくとも前記第１電極、第２電極および前記誘電体層の一部を構成する界面層とのいずれかと界面を有するもので、前記第１電極側および前記第２電極側の少なくとも一方の側に結晶構造がアモルファスの層を有することを最も主要な特徴とする。 The semiconductor device of the present invention is a semiconductor device comprising a capacitor having a dielectric layer between a first electrode and a second electrode, wherein the dielectric layer of the capacitor is a high dielectric layer made of a high dielectric material. And the high dielectric layer has an interface with at least one of the first electrode, the second electrode, and an interface layer constituting a part of the dielectric layer, and the first electrode side and the first electrode The main feature is that an amorphous layer is formed on at least one side of the two electrodes.
本発明のキャパシタは、キャパシタを構成する誘電体層が、高誘電体材料からなる高誘電体層を含み、この高誘電体層は、少なくともキャパシタを構成する第１電極、第２電極および誘電体層の一部を構成する界面層との界面を有するもので、第１電極側および第２電極側の少なくとも一方の側に結晶構造がアモルファスの層を有するため、このアモルファス層によってリーク電流経路の生成が防止でき、リーク電流の発生を防止することができるという利点がある。また、誘電体層の内部は結晶化した状態であってよいので、高誘電率状態を維持でき、誘電体層としては高い誘電率を確保することができる。よって、耐熱性を有した低リーク電流で高容量のキャパシタを提供することができる。 In the capacitor of the present invention, the dielectric layer constituting the capacitor includes a high dielectric layer made of a high dielectric material, and the high dielectric layer includes at least a first electrode, a second electrode, and a dielectric constituting the capacitor. It has an interface with an interface layer constituting a part of the layer, and has an amorphous crystal layer on at least one of the first electrode side and the second electrode side. There is an advantage that generation can be prevented and generation of leakage current can be prevented. Further, since the inside of the dielectric layer may be in a crystallized state, a high dielectric constant state can be maintained, and a high dielectric constant can be secured as the dielectric layer. Therefore, it is possible to provide a high-capacitance capacitor with heat resistance and low leakage current.
本発明のキャパシタの製造方法は、誘電体層の一部を構成する界面層上にアモルファス状態を維持する第１高誘電体層を形成する工程と、第１高誘電体層上に高誘電体からなる第２高誘電体層を形成する工程と、第２高誘電体層上にアモルファス状態を維持する第３高誘電体層を形成する工程とを有するため、第２高誘電体層を結晶化した状態とすることができるので、第２誘電体層を高誘電率状態に維持でき、誘電体層としては高い誘電率を確保することができる。また、第２高誘電体層を挟むようにアモルファス状態を維持する第１、第３高誘電体層を形成するので、これらのアモルファス層によってリーク電流経路の生成が防止でき、リーク電流の発生を防止することができるという利点がある。よって、耐熱性を有した低リーク電流で高容量のキャパシタを提供することができる。 The method of manufacturing a capacitor according to the present invention includes a step of forming a first high dielectric layer that maintains an amorphous state on an interface layer that constitutes a part of the dielectric layer, and a high dielectric on the first high dielectric layer. Forming a second high dielectric layer comprising: a step of forming a third high dielectric layer that maintains an amorphous state on the second high dielectric layer; Therefore, the second dielectric layer can be maintained in a high dielectric constant state, and a high dielectric constant can be secured as the dielectric layer. In addition, since the first and third high dielectric layers that maintain the amorphous state so as to sandwich the second high dielectric layer are formed, the generation of a leakage current path can be prevented by these amorphous layers, and the generation of the leakage current is prevented. There is an advantage that it can be prevented. Therefore, it is possible to provide a high-capacitance capacitor with heat resistance and low leakage current.
本発明の半導体装置は、本発明のキャパシタを用いているため、耐熱性を有した低リーク電流で高容量のキャパシタを用いることができるという利点がある。これにより、半導体装置のキャパシタ性能の向上が期待できる。 Since the semiconductor device of the present invention uses the capacitor of the present invention, there is an advantage that a capacitor having a low heat leakage and a high capacity can be used. Thereby, improvement of the capacitor performance of the semiconductor device can be expected.
キャパシタの耐熱性を確保しつつキャパシタの誘電体層のリーク電流の発生を抑制するという目的を、キャパシタの誘電体層にアモルファス層を導入することで実現した。 The purpose of suppressing the generation of leakage current in the dielectric layer of the capacitor while ensuring the heat resistance of the capacitor was realized by introducing an amorphous layer into the dielectric layer of the capacitor.
本発明のキャパシタおよびその製造方法に係る第１実施例を、図１の製造工程断面図によって説明する。 A first embodiment of the capacitor and the method of manufacturing the same according to the present invention will be described with reference to the manufacturing process sectional view of FIG.
図１（１）に示すように、少なくとも表面に第１電極１１が形成された基板を用意する。この第１電極１１は、例えばシリコン層からなる。このシリコン層は、単結晶シリコン、多結晶シリコン、アモルファスシリコンのいずれでもよい。また、上記シリコン層は表面が平面であるが、表面形状は凹形状であってもよく平面に限らない。すなわち、シリコン層１１が表面に出ていれば、その形状はスタック形状、トレンチ形状でもよい。
As shown in FIG. 1A, a substrate having at least a
次に、前洗浄処理によって、上記シリコン層表面の洗浄を行う。この前洗浄は、例えば０.１％フッ酸（ＨＦ）溶液を用いて、シリコン層表面の自然酸化膜を除去する。これはシリコン層と高誘電体金属酸窒化膜で形成される誘電体層との界面に誘電率が低い層が形成されるのを防ぐためのものである。 Next, the surface of the silicon layer is cleaned by a pre-cleaning process. In this pre-cleaning, for example, a natural oxide film on the surface of the silicon layer is removed using a 0.1% hydrofluoric acid (HF) solution. This is to prevent the formation of a layer having a low dielectric constant at the interface between the silicon layer and the dielectric layer formed of the high dielectric metal oxynitride film.
さらに窒化処理を行う。この時の窒化処理は、アンモニア（ＮＨ3）ガス雰囲気で８００℃の熱窒化処理である。この窒化処理は処理形態に限定することはなく、ラジカル窒化などの処理であってもよく、シリコン層への酸素拡散が抑制される厚さの窒化シリコン膜１２が形成されればよい。上記窒化シリコン膜１２は、例えば１ｎｍ以下の厚さに形成されることが好ましい。
Further, nitriding is performed. The nitriding treatment at this time is a thermal nitriding treatment at 800 ° C. in an ammonia (NH 3 ) gas atmosphere. This nitridation process is not limited to the processing form, and may be a process such as radical nitridation, and it is sufficient that the
次に、図１（２）に示すように、上記窒化シリコン膜１２上に、アモルファス状態を維持する第１高誘電体層１３を形成する。この第１高誘電体層１３は、例えば高誘電体金属酸化膜（高誘電体金属シリケート膜）からなり、例えばハフニウムシリケート（ＨｆＳｉＯx）膜からなる。この成膜方法は、例えばＡＬＤ法、ＭＯ−ＣＶＤ法などを用いることができ、この例ではＡＬＤ法にてＨｆＳｉＯx膜を成膜した。その膜厚は、２ｎｍ以下が望ましく、本実施例においては２ｎｍの厚さに形成している。また、本実施例でのシリコン量は、ハフニウム元素に対し、例えば５０％程度としている。このハフニウム元素に対するシリコンの割合は、誘電体層の耐熱性と誘電率とから設定することができる。上記成膜では、ＡＬＤ法にて、ハフニウムプリカーサの吸着→酸化→シリコンプリカーサの吸着→酸化→ハフニウムプリカーサの吸着→酸化というように、ハフニウムプリカーサの吸着と酸化、シリコンプリカーサの吸着と酸化という工程を順に繰り返し行えばよい。上記ハフニウムプリカーサは、例えばハフニウム−トリ−ブトキサイド（Ｈｆ−ｔ−butoxide）を用いることができ、上記シリコンプリカーサには、テトラクロロシラン（ＴＣＳ）を用いることができる。また、酸化には、Ｈ2Ｏ、オゾン（Ｏ3）などの酸化性ガスを用いることができる。この成膜温度は、例えば３００℃に設定し、ここでは、ハフニウムシリケート（ＨｆＳｉＯ）膜を２ｎｍの厚さに形成している。
Next, as shown in FIG. 1B, a first
次に、図１（３）に示すように、上記第１高誘電体層１３上に、第２高誘電体層１４を形成する。この第２高誘電体層１４は、例えば高誘電体金属酸化膜からなり、例えば酸化ハフニウム（ＨｆＯ2）膜からなる。ＨｆＯ2膜の形成も、上記同様にＡＬＤ法で行うことができる。例えば、ハフニウムプリカーサの吸着→酸化→ハフニウムプリカーサの吸着…というように、ハフニウムプリカーサの吸着と酸化を繰り返し行えばよい。上記ハフニウムプリカーサは、例えばハフニウム−トリ−ブトキサイド（Ｈｆ−ｔ−butoxide）を用いることができ、また、酸化には、Ｈ2Ｏ、オゾン（Ｏ3）などの酸化性ガスを用いることができる。この成膜温度は、例えば３００℃に設定し、ここでは、酸化ハフニウム（ＨｆＯ2）膜を４ｎｍの厚さに形成している。
Next, as shown in FIG. 1 (3), a second
次に、図１（４）に示すように、上記第２高誘電体層１４上に、アモルファス状態を維持する第３高誘電体層１５を形成する。この第３高誘電体層１５は、前記第１高誘電体層１３と同様に、例えば高誘電体金属酸化膜（高誘電体金属シリケート膜）からなり、例えばハフニウムシリケート（ＨｆＳｉＯ）膜からなる。この成膜方法は、例えばＡＬＤ法、ＭＯ−ＣＶＤ法などを用いることができ、この例ではＡＬＤ法にてＨｆＳｉＯx膜を成膜した。その膜厚は、２ｎｍ以下が望ましく、本実施例においては２ｎｍの厚さに形成している。また、本実施例でのシリコン量は、ハフニウム元素に対し、例えば５０％程度としている。このハフニウム元素に対するシリコンの割合は、誘電体層の耐熱性と誘電率とから設定することができる。上記成膜では、ＡＬＤ法にて、ハフニウムプリカーサの吸着→酸化→シリコンプリカーサの吸着→酸化→ハフニウムプリカーサの吸着→酸化というように、ハフニウムプリカーサの吸着と酸化、シリコンプリカーサの吸着と酸化という工程を順に繰り返し行えばよい。上記ハフニウムプリカーサは、例えばハフニウム−トリ−ブトキサイド（Ｈｆ−ｔ−butoxide）を用いることができ、上記シリコンプリカーサには、テトラクロロシラン（ＴＣＳ）を用いることができる。また、酸化には、Ｈ2Ｏ、オゾン（Ｏ3）などの酸化性ガスを用いることができる。この成膜温度は、例えば３００℃に設定し、ここでは、ハフニウムシリケート（ＨｆＳｉＯ）膜を２ｎｍの厚さに形成している。
Next, as shown in FIG. 1 (4), a third
次に、図１（５）に示すように、第３高誘電体層１５から第１高誘電体層１３までを窒化処理する。この窒化処理は、例えば、８００℃のアンモニア（ＮＨ3）ガス雰囲気で行う。
Next, as shown in FIG. 1 (5), the third
次に、図１（６）に示すように、上記第３高誘電体層１５上にキャパシタの第２電極１６を形成する。この第２電極１６は、例えば、ポリシリコン膜を用い、望ましくは、１００ｎｍ程度の厚さのポリシリコン膜で形成する。
Next, as shown in FIG. 1 (6), the
このようにして、シリコン層からなる第１電極１１、窒化シリコン膜１２、アモルファス状態を維持する第１高誘電体層１３、酸化ハフニウムからなる第２高誘電体層１４、アモルファス状態を維持する第３高誘電体層１５、第２電極１６を積層してなるキャパシタ１が完成する。
Thus, the
また、図２に示すように、上記構成のキャパシタ１は、後に熱工程で１０５０℃程度の熱処理（例えばＲＴＡ処理）などが入っても、第１電極１１、第２電極１６近傍の誘電体層である第１高誘電体層１３、第３高誘電体層１５はアモルファス状態が保たれる。また、第２高誘電体層１４を構成する酸化ハフニウム（ＨｆＯ2）は耐熱性に乏しいため、結晶化を起こし、粒界からなる電流リーク経路Ｌが形成されるが、第１電極１１、第２電極１６近傍にあるアモルファス層が電流リーク経路Ｌを遮断しているため、良好なリーク特性を保ちつつ、誘電率の高い酸化ハフニウム（ＨｆＯ2）を第２高誘電体層１４に使用することができるので、キャパシタ１は高容量のものとすることができる。
In addition, as shown in FIG. 2, the
また、上記第１、第３高誘電体層１３、１５は、例えば、ハフニウムに、シリコン、酸素、窒素のうちの少なくとも一つの元素を含むものを用いる。上記第２高誘電体層１４は、例えば、アルミニウム、ハフニウム、タンタル、ジルコニウム、チタン、イリジウム、ランタン、イットリウムおよびプラセオジウムのうちの少なくとも一つの元素を含むものを用いることができ、結晶化されている。したがって、上記高誘電体金属酸化膜としては、上記酸化ハフニウムの他に、酸化アルミニウム（Ａｌ2Ｏ3）、酸化ジルコニウム（Ｚｒ2Ｏ3）、酸化プラセオジウム（ＰｒＯ2）、酸化ランタン（Ｌａ2Ｏ3）などの膜、これらのシリケート膜、また、これら元素の多元系材料の膜として、例えば酸化アルミニウムハフニウム（ＨｆＡｌＯx）を用いることができる。
For example, the first and third high dielectric layers 13 and 15 are made of hafnium containing at least one element of silicon, oxygen, and nitrogen. As the second
次に、本発明のキャパシタおよびその製造方法に係る第２実施例を、図３の製造工程断面図によって説明する。 Next, a second embodiment of the capacitor and the manufacturing method thereof according to the present invention will be described with reference to the manufacturing process sectional view of FIG.
図３（１）に示すように、少なくとも表面に第１電極１１が形成された基板を用意する。この第１電極１１は、例えばシリコン層からなる。このシリコン層は、単結晶シリコン、多結晶シリコン、アモルファスシリコンのいずれでもよい。また、上記シリコン層は表面が平面であるが、表面形状は凹形状であってもよく平面に限らない。すなわち、シリコン層１１が表面に出ていれば、その形状はスタック形状、トレンチ形状でもよい。
As shown in FIG. 3A, a substrate having at least a
次に、前洗浄処理によって、上記シリコン層表面の洗浄を行う。この前洗浄は、例えば０.１％フッ酸（ＨＦ）溶液を用いて、シリコン層表面の自然酸化膜を除去する。これはシリコン層と高誘電体金属酸窒化膜で形成される誘電体層との界面に誘電率が低い層が形成されるのを防ぐためのものである。 Next, the surface of the silicon layer is cleaned by a pre-cleaning process. In this pre-cleaning, for example, a natural oxide film on the surface of the silicon layer is removed using a 0.1% hydrofluoric acid (HF) solution. This is to prevent the formation of a layer having a low dielectric constant at the interface between the silicon layer and the dielectric layer formed of the high dielectric metal oxynitride film.
さらに窒化処理を行う。この時の窒化処理は、アンモニア（ＮＨ3）ガス雰囲気で８００℃の熱窒化処理である。この窒化処理は処理形態に限定することはなく、ラジカル窒化などの処理であってもよく、シリコン層への酸素拡散が抑制される厚さの窒化シリコン膜１２が形成されればよい。上記窒化シリコン膜１２は、例えば１ｎｍ以下の厚さに形成されることが好ましい。
Further, nitriding is performed. The nitriding treatment at this time is a thermal nitriding treatment at 800 ° C. in an ammonia (NH 3 ) gas atmosphere. This nitridation process is not limited to the processing form, and may be a process such as radical nitridation, and it is sufficient that the
次に、上記窒化シリコン膜１２上に、アモルファス状態を維持する第１高誘電体層１３を形成する。この第１高誘電体層１３は、例えば高誘電体金属酸化膜（高誘電体金属シリケート膜）からなり、例えばハフニウムシリケート（ＨｆＳｉＯx）膜からなる。この成膜方法は、例えばＡＬＤ法、ＭＯ−ＣＶＤ法などを用いることができ、この例ではＡＬＤ法にてＨｆＳｉＯx膜を成膜した。その膜厚は、２ｎｍ以下が望ましく、本実施例においては２ｎｍの厚さに形成している。また、本実施例でのシリコン量は、ハフニウム元素に対し、例えば５０％程度としている。このハフニウム元素に対するシリコンの割合は、誘電体層の耐熱性と誘電率とから設定することができる。上記成膜では、ＡＬＤ法にて、ハフニウムプリカーサの吸着→酸化→シリコンプリカーサの吸着→酸化→ハフニウムプリカーサの吸着→酸化というように、ハフニウムプリカーサの吸着と酸化、シリコンプリカーサの吸着と酸化という工程を順に繰り返し行えばよい。上記ハフニウムプリカーサは、例えばハフニウム−トリ−ブトキサイド（Ｈｆ−ｔ−butoxide）を用いることができ、上記シリコンプリカーサには、テトラクロロシラン（ＴＣＳ）を用いることができる。また、酸化には、Ｈ2Ｏ、オゾン（Ｏ3）などの酸化性ガスを用いることができる。この成膜温度は、例えば３００℃に設定し、ここでは、ハフニウムシリケート（ＨｆＳｉＯ）膜を２ｎｍの厚さに形成している。
Next, a first
次に、図３（２）に示すように、第１高誘電体層１３を窒化処理する。この窒化処理は、例えば、８００℃のアンモニア（ＮＨ3）ガス雰囲気で行って、第１高誘電体層１３をＨｆＳｉＯＮ化する。上記窒化処理の形態はラジカル窒化などの処理を用いることもできる。
Next, as shown in FIG. 3B, the first
次に、図３（３）に示すように、上記窒化処理を行った第１高誘電体層１３上に、第２高誘電体層１４を形成する。この第２高誘電体層１４は、例えば高誘電体金属酸化膜からなり、例えば酸化ハフニウム（ＨｆＯ2）膜からなる。ＨｆＯ2膜の形成も、上記同様にＡＬＤ法で行うことができる。例えば、ハフニウムプリカーサの吸着→酸化→ハフニウムプリカーサの吸着…というように、ハフニウムプリカーサの吸着と酸化を繰り返し行えばよい。上記ハフニウムプリカーサは、例えばハフニウム−トリ−ブトキサイド（Ｈｆ−ｔ−butoxide）を用いることができ、また、酸化には、Ｈ2Ｏ、オゾン（Ｏ3）などの酸化性ガスを用いることができる。この成膜温度は、例えば３００℃に設定し、ここでは、酸化ハフニウム（ＨｆＯ2）膜を４ｎｍの厚さに形成している。
Next, as shown in FIG. 3C, a second
次に、図３（４）に示すように、第２高誘電体層１４を窒化処理する。この窒化処理は、例えば、８００℃のアンモニア（ＮＨ3）ガス雰囲気で行って、第２高誘電体層１４をＨｆＯＮ化する。上記窒化処理の形態はラジカル窒化などの処理を用いることもできる。
Next, as shown in FIG. 3 (4), the second
次に、図３（５）に示すように、上記窒化処理した第２高誘電体層１４上に、アモルファス状態を維持する第３高誘電体層１５を形成する。この第３高誘電体層１５は、前記第１高誘電体層１３と同様に、例えば高誘電体金属酸化膜（高誘電体金属シリケート膜）からなり、例えばハフニウムシリケート（ＨｆＳｉＯ）膜からなる。この成膜方法は、例えばＡＬＤ法、ＭＯ−ＣＶＤ法などを用いることができ、この例ではＡＬＤ法にてＨｆＳｉＯx膜を成膜した。その膜厚は、２ｎｍ以下が望ましく、本実施例においては２ｎｍの厚さに形成している。また、本実施例でのシリコン量は、ハフニウム元素に対し、例えば５０％程度としている。このハフニウム元素に対するシリコンの割合は、誘電体層の耐熱性と誘電率とから設定することができる。上記成膜では、ＡＬＤ法にて、ハフニウムプリカーサの吸着→酸化→シリコンプリカーサの吸着→酸化→ハフニウムプリカーサの吸着→酸化というように、ハフニウムプリカーサの吸着と酸化、シリコンプリカーサの吸着と酸化という工程を順に繰り返し行えばよい。上記ハフニウムプリカーサは、例えばハフニウム−トリ−ブトキサイド（Ｈｆ−ｔ−butoxide）を用いることができ、上記シリコンプリカーサには、テトラクロロシラン（ＴＣＳ）を用いることができる。また、酸化には、Ｈ2Ｏ、オゾン（Ｏ3）などの酸化性ガスを用いることができる。この成膜温度は、例えば３００℃に設定し、ここでは、ハフニウムシリケート（ＨｆＳｉＯ）膜を２ｎｍの厚さに形成している。
Next, as shown in FIG. 3 (5), a third
次に、上記第３高誘電体層１５上にキャパシタの第２電極１６を形成する。この第２電極１６は、例えば、ポリシリコン膜を用い、望ましくは、１００ｎｍ程度の厚さのポリシリコン膜で形成する。
Next, a capacitor
このようにして、シリコン層からなる第１電極１１、窒化シリコン膜１２、アモルファス状態を維持する第１高誘電体層１３、窒化酸化ハフニウムからなる第２高誘電体層１４、アモルファス状態を維持する第３高誘電体層１５、第２電極１６を積層してなるキャパシタ２が完成する。
In this way, the
また、図４に示すように、上記構成のキャパシタ２は、後に熱工程で１０５０℃程度の熱処理（例えばＲＴＡ処理）などが入っても、第１電極１１、第２電極１６近傍の誘電体層である第１高誘電体層１３、第３高誘電体層１５はアモルファス状態が保たれる。また、第２高誘電体層１４を構成する窒化酸化ハフニウム（ＨｆＯＮ）は耐熱性に乏しいため、結晶化を起こし、粒界からなる電流リーク経路Ｌが形成されるが、第１電極１１、第２電極１６近傍にあるアモルファス層が電流リーク経路Ｌを遮断しているため、良好なリーク特性を保ちつつ、誘電率の高い酸化ハフニウム（ＨｆＯＮ）を第２高誘電体層１４に使用することができるので、キャパシタ２は高容量のものとすることができる。
Further, as shown in FIG. 4, the
また、上記第１、第３高誘電体層１３、１５は、例えば、ハフニウムに、シリコン、酸素、窒素のうちの少なくとも一つの元素を含むものを用いる。上記第２高誘電体層１４は、例えば、アルミニウム、ハフニウム、タンタル、ジルコニウム、チタン、イリジウム、ランタン、イットリウムおよびプラセオジウムのうちの少なくとも一つの元素を含むものを用いることができ、結晶化されている。したがって、上記高誘電体金属酸化膜としては、上記酸化ハフニウムの他に、酸化アルミニウム（Ａｌ2Ｏ3）、酸化ジルコニウム（Ｚｒ2Ｏ3）、酸化プラセオジウム（ＰｒＯ2）、酸化ランタン（Ｌａ2Ｏ3）などの膜、これらのシリケート膜、また、これら元素の多元系材料の膜として、例えば酸化アルミニウムハフニウム（ＨｆＡｌＯx）を用いることができる。
For example, the first and third high dielectric layers 13 and 15 are made of hafnium containing at least one element of silicon, oxygen, and nitrogen. As the second
次に、本発明のキャパシタおよびその製造方法に係る第３実施例を、図５の製造工程断面図によって説明する。 Next, a third embodiment of the capacitor and the method for manufacturing the same according to the present invention will be described with reference to the manufacturing process sectional view of FIG.
図５（１）に示すように、少なくとも表面に第１電極１１が形成された基板を用意する。この第１電極１１は、例えばシリコン層からなる。このシリコン層は、単結晶シリコン、多結晶シリコン、アモルファスシリコンのいずれでもよい。また、上記シリコン層は表面が平面であるが、表面形状は凹形状であってもよく平面に限らない。すなわち、シリコン層１１が表面に出ていれば、その形状はスタック形状、トレンチ形状でもよい。
As shown in FIG. 5A, a substrate on which the
次に、前洗浄処理によって、上記シリコン層表面の洗浄を行う。この前洗浄は、例えば０.１％フッ酸（ＨＦ）溶液を用いて、シリコン層表面の自然酸化膜を除去する。これはシリコン層と高誘電体金属酸窒化膜で形成される誘電体層との界面に誘電率が低い層が形成されるのを防ぐためのものである。 Next, the surface of the silicon layer is cleaned by a pre-cleaning process. In this pre-cleaning, for example, a natural oxide film on the surface of the silicon layer is removed using a 0.1% hydrofluoric acid (HF) solution. This is to prevent the formation of a layer having a low dielectric constant at the interface between the silicon layer and the dielectric layer formed of the high dielectric metal oxynitride film.
さらに窒化処理を行う。この時の窒化処理は、アンモニア（ＮＨ3）ガス雰囲気で８００℃の熱窒化処理である。この窒化処理は処理形態に限定することはなく、ラジカル窒化などの処理であってもよく、シリコン層への酸素拡散が抑制される厚さの窒化シリコン膜１２が形成されればよい。上記窒化シリコン膜１２は、例えば１ｎｍ以下の厚さに形成されることが好ましい。
Further, nitriding is performed. The nitriding treatment at this time is a thermal nitriding treatment at 800 ° C. in an ammonia (NH 3 ) gas atmosphere. This nitridation process is not limited to the processing form, and may be a process such as radical nitridation, and it is sufficient that the
次に、図５（２）に示すように、上記窒化シリコン膜１２上に、アモルファス状態を維持する第１高誘電体層１３を形成する。この第１高誘電体層１３は、例えば高誘電体金属酸化膜（高誘電体金属シリケート膜）からなり、例えばハフニウムシリケート（ＨｆＳｉＯx）膜からなる。この成膜方法は、例えばＡＬＤ法、ＭＯ−ＣＶＤ法などを用いることができ、この例ではＡＬＤ法にてＨｆＳｉＯx膜を成膜した。その膜厚は、２ｎｍ以下が望ましく、本実施例においては２ｎｍの厚さに形成している。また、本実施例でのシリコン量は、ハフニウム元素に対し、例えば６０％〜７０％程度とする。このハフニウム元素に対するシリコンの割合は、誘電体層の耐熱性と誘電率とから設定することができる。上記成膜では、ＡＬＤ法にて、ハフニウムプリカーサの吸着→酸化→シリコンプリカーサの吸着→酸化→ハフニウムプリカーサの吸着→酸化というように、ハフニウムプリカーサの吸着と酸化、シリコンプリカーサの吸着と酸化という工程を順に繰り返し行えばよい。上記ハフニウムプリカーサは、例えばハフニウム−トリ−ブトキサイド（Ｈｆ−ｔ−butoxide）を用いることができ、上記シリコンプリカーサには、テトラクロロシラン（ＴＣＳ）を用いることができる。また、酸化には、Ｈ2Ｏ、オゾン（Ｏ3）などの酸化性ガスを用いることができる。この成膜温度は、例えば３００℃に設定し、ここでは、ハフニウムシリケート（ＨｆＳｉＯ）膜を２ｎｍの厚さに形成している。
Next, as shown in FIG. 5B, a first
次に、図５（３）に示すように、上記第１高誘電体層１３上に、第２高誘電体層１４を形成する。この第２高誘電体層１４は、例えば高誘電体金属酸化膜からなり、例えば酸化ハフニウム（ＨｆＯ2）膜からなる。ＨｆＯ2膜の形成も、上記同様にＡＬＤ法で行うことができる。例えば、ハフニウムプリカーサの吸着→酸化→ハフニウムプリカーサの吸着…というように、ハフニウムプリカーサの吸着と酸化を繰り返し行えばよい。上記ハフニウムプリカーサは、例えばハフニウム−トリ−ブトキサイド（Ｈｆ−ｔ−butoxide）を用いることができ、また、酸化には、Ｈ2Ｏ、オゾン（Ｏ3）などの酸化性ガスを用いることができる。この成膜温度は、例えば３００℃に設定し、ここでは、酸化ハフニウム（ＨｆＯ2）膜を４ｎｍの厚さに形成している。
Next, as shown in FIG. 5 (3), a second
次に、図５（４）に示すように、上記第２高誘電体層１４上に、アモルファス状態を維持する第３高誘電体層１５を形成する。この第３高誘電体層１５は、前記第１高誘電体層１３と同様に、例えば高誘電体金属酸化膜（高誘電体金属シリケート膜）からなり、例えばハフニウムシリケート（ＨｆＳｉＯ）膜からなる。この成膜方法は、例えばＡＬＤ法、ＭＯ−ＣＶＤ法などを用いることができ、この例ではＡＬＤ法にてＨｆＳｉＯx膜を成膜した。その膜厚は、２ｎｍ以下が望ましく、本実施例においては２ｎｍの厚さに形成している。また、本実施例でのシリコン量は、ハフニウム元素に対し、例えば６０％〜７０％程度とする。このハフニウム元素に対するシリコンの割合は、誘電体層の耐熱性と誘電率とから設定することができる。上記成膜では、ＡＬＤ法にて、ハフニウムプリカーサの吸着→酸化→シリコンプリカーサの吸着→酸化→ハフニウムプリカーサの吸着→酸化というように、ハフニウムプリカーサの吸着と酸化、シリコンプリカーサの吸着と酸化という工程を順に繰り返し行えばよい。上記ハフニウムプリカーサは、例えばハフニウム−トリ−ブトキサイド（Ｈｆ−ｔ−butoxide）を用いることができ、上記シリコンプリカーサには、テトラクロロシラン（ＴＣＳ）を用いることができる。また、酸化には、Ｈ2Ｏ、オゾン（Ｏ3）などの酸化性ガスを用いることができる。この成膜温度は、例えば３００℃に設定し、ここでは、ハフニウムシリケート（ＨｆＳｉＯ）膜を２ｎｍの厚さに形成している。
Next, as shown in FIG. 5D, a third
次に、図５（５）に示すように、第３高誘電体層１５から第１高誘電体層１３までを窒化処理する。この窒化処理は、例えば、８００℃のアンモニア（ＮＨ3）ガス雰囲気で行う。
Next, as shown in FIG. 5 (5), the third
次に、図５（６）に示すように、上記第３高誘電体層１５上にキャパシタの第２電極１６を形成する。この第２電極１６は、例えば、ポリシリコン膜を用い、望ましくは、１００ｎｍ程度の厚さのポリシリコン膜で形成する。
Next, as shown in FIG. 5 (6), the
このようにして、シリコン層からなる第１電極１１、窒化シリコン膜１２、アモルファス状態を維持する第１高誘電体層１３、酸化ハフニウムからなる第２高誘電体層１４、アモルファス状態を維持する第３高誘電体層１５、第２電極１６を積層してなるキャパシタ３が完成する。
Thus, the
また、図６に示すように、上記構成のキャパシタ３は、後に熱工程で１０５０℃程度の熱処理（例えばＲＴＡ処理）などが入っても、第１電極１１、第２電極１６近傍の誘電体層である第１高誘電体層１３、第３高誘電体層１５はアモルファス状態が保たれる。また、第２高誘電体層１４を構成する酸化ハフニウム（ＨｆＯ2）は耐熱性に乏しいため、結晶化を起こし、粒界からなる電流リーク経路Ｌが形成されるが、第１電極１１、第２電極１６近傍にあるアモルファス層が電流リーク経路Ｌを遮断しているため、良好なリーク特性を保ちつつ、誘電率の高い酸化ハフニウム（ＨｆＯ2）を第２高誘電体層１４に使用することができるので、キャパシタ３は高容量のものとすることができる。
In addition, as shown in FIG. 6, the
また、上記第１、第３高誘電体層１３、１５は、例えば、ハフニウムに、シリコン、酸素、窒素のうちの少なくとも一つの元素を含むものを用いる。上記第２高誘電体層１４は、例えば、アルミニウム、ハフニウム、タンタル、ジルコニウム、チタン、イリジウム、ランタン、イットリウムおよびプラセオジウムのうちの少なくとも一つの元素を含むものを用いることができ、結晶化されている。したがって、上記高誘電体金属酸化膜としては、上記酸化ハフニウムの他に、酸化アルミニウム（Ａｌ2Ｏ3）、酸化ジルコニウム（Ｚｒ2Ｏ3）、酸化プラセオジウム（ＰｒＯ2）、酸化ランタン（Ｌａ2Ｏ3）などの膜、これらのシリケート膜、また、これら元素の多元系材料の膜として、例えば酸化アルミニウムハフニウム（ＨｆＡｌＯx）を用いることができる。
For example, the first and third high dielectric layers 13 and 15 are made of hafnium containing at least one element of silicon, oxygen, and nitrogen. As the second
上記第３実施例では、第１、第３高誘電体層１３、１５のハフニウム元素に対するシリコンの量を６０％〜７０％とすることから、シリコン量が５０％の第１、第３高誘電体層１３、１５の耐熱温度である１０８０℃よりも高い耐熱温度を有することが期待できる。なお、シリコン量を６０％〜７０％としたことから、第１実施例の誘電体層よりも誘電率は低下する。このように、耐熱温度とキャパシタ容量とはトレードオフの関係にあり、キャパシタを用いる環境によって、上記シリコン量は適宜選択することができる。 In the third embodiment, since the amount of silicon with respect to the hafnium element in the first and third high dielectric layers 13 and 15 is 60% to 70%, the first and third high dielectrics having a silicon amount of 50%. It can be expected to have a heat resistant temperature higher than 1080 ° C. which is the heat resistant temperature of the body layers 13 and 15. Since the silicon amount is 60% to 70%, the dielectric constant is lower than that of the dielectric layer of the first embodiment. Thus, the heat-resistant temperature and the capacitor capacity are in a trade-off relationship, and the silicon amount can be appropriately selected depending on the environment in which the capacitor is used.
次に、本発明のキャパシタに係る第４実施例を、図７の概略構成断面図によって説明する。 Next, a fourth embodiment of the capacitor according to the present invention will be described with reference to the schematic sectional view of FIG.
図７に示すように、シリコン基板２０にはトレンチ２１が形成されている。このトレンチ２１の内面の上記シリコン基板２０には、第１電極１１が形成されている。さらに、第１電極１１の表面には、窒化シリコン膜１２、アモルファス状態を維持する第１高誘電体層１３、第２高誘電体層１４、アモルファス状態を維持する第３高誘電体層１５が形成され、さらに第２電極１６としてポリシリコンが埋め込まれている。このように、トレンチ構造のキャパシタ４が構成されている。
As shown in FIG. 7, a
上記第１〜第４実施例の各キャパシタ１〜４は、キャパシタ１〜４を構成する誘電体層が、高誘電体材料からなる第１〜第３高誘電体層１３〜１５を含み、この第１〜第３高誘電体層１３〜１５のうち、少なくともキャパシタを構成する第１電極１１、第２電極１６および誘電体層の一部を構成する界面層となる窒化シリコン層１２との界面を有するもので、第１電極１１側および第２電極１６側となる第１高誘電体層１３および第３高誘電体層１５は、その結晶構造がアモルファスとなっているため、このアモルファス層によってリーク電流経路の生成が阻止でき、リーク電流の発生を防止することができるという利点がある。また、誘電体層の内部である第２高誘電体層１４は結晶化した状態であるので、高誘電率状態を維持でき、誘電体層としては高い誘電率を確保することができる。よって、耐熱性を有した低リーク電流で高容量のキャパシタを提供することができる。
In the
本発明のキャパシタの製造方法は、誘電体層の一部を構成する界面層上にアモルファス状態を維持する第１高誘電体層１３を形成する工程と、第１高誘電体層１３上に高誘電体からなる第２高誘電体層１４を形成する工程と、第２高誘電体層１４上にアモルファス状態を維持する第３高誘電体層１５を形成する工程とを有するため、第２高誘電体層１４を結晶化した状態とすることができるので、第２高誘電体層１４を高誘電率状態に維持でき、誘電体層としては高い誘電率を確保することができる。また、第２高誘電体層１４を挟むようにアモルファス状態を維持する第１、第３高誘電体層１３、１５を形成するので、これらのアモルファス層によってリーク電流経路の生成が阻止でき、リーク電流の発生を防止することができるという利点がある。よって、耐熱性を有した低リーク電流で高容量のキャパシタを提供することができる。
The method for manufacturing a capacitor according to the present invention includes a step of forming a first
上記第１〜第３実施例では、第１〜第３高誘電体幕１３〜１５は、ＡＬＤ法もしくはＭＯ−ＣＶＤ法により形成されることから、成膜ガス流量を制御することで所望の膜組成を容易に得ることができる。例えば、実施例３で説明したように、シリコン濃度を高めることで耐熱性を高くすることができ、ハフニウム濃度を上げることで誘電率を高くすることができる。また窒素濃度はその他の原料元素の量を制御することで容易にできる。さらに、例えばＡＬＤ法を用いれば、上記濃度制御によって、高誘電体層を形成する際に組成制御が可能であり、界面近傍→膜中→界面近傍というように連続的に組成を変化させた膜の成膜もできる。
In the first to third embodiments, the first to third high
次に、本発明の半導体装置に係る一実施例を、図８の回路図によって説明する。 Next, an embodiment of the semiconductor device of the present invention will be described with reference to the circuit diagram of FIG.
図８に示すように、本発明の半導体装置は、一般的な１キャパシタ、１トランジスタ型のダイナミックランダムアクセスメモリのメモリセルに用いるキャパシタに採用することができる。 As shown in FIG. 8, the semiconductor device of the present invention can be employed in a capacitor used in a memory cell of a general one-capacitor, one-transistor type dynamic random access memory.
本発明の半導体装置は、本発明のキャパシタを用いているため、耐熱性を有した低リーク電流で高容量のキャパシタを用いることができるという利点がある。これにより、半導体装置（ダイナミックランダムアクセスメモリ）のキャパシタ性能の向上が期待できる。 Since the semiconductor device of the present invention uses the capacitor of the present invention, there is an advantage that a capacitor having a low heat leakage and a high capacity can be used. Thereby, the improvement of the capacitor performance of the semiconductor device (dynamic random access memory) can be expected.
本発明のキャパシタおよびキャパシタの製造方法および半導体装置は、キャパシタを用いた各種電子回路およびその製造方法という用途にも適用できる。 The capacitor, the capacitor manufacturing method, and the semiconductor device of the present invention can be applied to various electronic circuits using the capacitor and the manufacturing method thereof.
１…キャパシタ、１１…第１電極、１３…第１高誘電体層、１４…第２高誘電体層、１５…第３高誘電体層、１６…第２電極
DESCRIPTION OF
Claims (13)
前記誘電体層は、高誘電体材料からなる高誘電体層を含み、
前記高誘電体層は、少なくとも前記第１電極、第２電極および前記誘電体層の一部を構成する界面層とのいずれかと界面を有するもので、前記第１電極側および前記第２電極側の少なくとも一方の側に結晶構造がアモルファスの層を有する
ことを特徴とするキャパシタ。 In the capacitor having a dielectric layer between the first electrode and the second electrode,
The dielectric layer includes a high dielectric layer made of a high dielectric material,
The high dielectric layer has an interface with at least one of the first electrode, the second electrode, and an interface layer constituting a part of the dielectric layer, and the first electrode side and the second electrode side A capacitor having an amorphous crystal structure on at least one side of the capacitor.
ことを特徴とする請求項１記載のキャパシタ。 The portion of the high dielectric layer that does not have an interface with the first electrode, the second electrode, and an interface layer that constitutes a part of the dielectric layer of the high dielectric layer has a crystal structure. Item 14. The capacitor according to Item 1.
ことを特徴とする請求項１記載のキャパシタ。 The portion of the high dielectric layer having an interface with the first electrode, the second electrode, and an interface layer constituting a part of the dielectric layer contains at least one element of silicon, oxygen, and nitrogen. The capacitor according to claim 1.
ことを特徴とする請求項１記載のキャパシタ。 A portion of the high dielectric layer that does not have an interface with the first electrode, the second electrode, and an interface layer constituting a part of the dielectric layer is aluminum, hafnium, tantalum, zirconium, titanium. The capacitor according to claim 1, comprising at least one element selected from the group consisting of iridium, lanthanum, yttrium, and praseodymium.
前記誘電体層を形成する工程は、
前記誘電体層の一部を構成する界面層上にアモルファス状態を維持する第１高誘電体層を形成する工程と、
前記第１高誘電体層上に高誘電体からなる第２高誘電体層を形成する工程と、
前記第２高誘電体層上にアモルファス状態を維持する第３高誘電体層を形成する工程と、
前記第３高誘電体層から前記第１高誘電体層を窒化処理する工程と
を備えたことを特徴とするキャパシタの製造方法。 In a method for manufacturing a capacitor having a dielectric layer between a first electrode and a second electrode,
The step of forming the dielectric layer includes
Forming a first high dielectric layer that maintains an amorphous state on an interface layer constituting a part of the dielectric layer;
Forming a second high dielectric layer made of a high dielectric on the first high dielectric layer;
Forming a third high dielectric layer that maintains an amorphous state on the second high dielectric layer;
Nitriding the first high dielectric layer from the third high dielectric layer. A method of manufacturing a capacitor, comprising:
前記第２高誘電体層を形成した後で前記第３高誘電体層を形成する前に前記第２高誘電体層を窒化処理する工程と
を備えたことを特徴とする請求項５記載のキャパシタの製造方法。 Nitriding the first high dielectric layer after forming the first high dielectric layer and before forming the second high dielectric layer;
The method according to claim 5, further comprising: nitriding the second high dielectric layer after forming the second high dielectric layer and before forming the third high dielectric layer. Capacitor manufacturing method.
ことを特徴とする請求項５記載のキャパシタの製造方法。 The method for manufacturing a capacitor according to claim 5, wherein the second high dielectric layer has a crystal structure.
ことを特徴とする請求項５記載のキャパシタの製造方法。 The method of manufacturing a capacitor according to claim 5, wherein the first high dielectric layer and the second dielectric layer contain at least one element of silicon, oxygen, and nitrogen.
ことを特徴とする請求項５記載のキャパシタの製造方法。 The method for manufacturing a capacitor according to claim 5, wherein the second high dielectric layer includes at least one element selected from aluminum, hafnium, tantalum, zirconium, titanium, iridium, lanthanum, yttrium, and praseodymium.
前記キャパシタの誘電体層は、高誘電体材料からなる高誘電体層を含み、
前記高誘電体層は、少なくとも前記第１電極、第２電極および前記誘電体層の一部を構成する界面層とのいずれかと界面を有するもので、前記第１電極側および前記第２電極側の少なくとも一方の側に結晶構造がアモルファスの層を有する
ことを特徴とする半導体装置。 In a semiconductor device including a capacitor including a dielectric layer between a first electrode and a second electrode,
The dielectric layer of the capacitor includes a high dielectric layer made of a high dielectric material,
The high dielectric layer has an interface with at least one of the first electrode, the second electrode, and an interface layer constituting a part of the dielectric layer, and the first electrode side and the second electrode side A semiconductor device comprising a layer having an amorphous crystal structure on at least one side thereof.
ことを特徴とする請求項１０記載の半導体装置。 The portion of the high dielectric layer that does not have an interface with the first electrode, the second electrode, and an interface layer that constitutes a part of the dielectric layer of the high dielectric layer has a crystal structure. Item 11. A semiconductor device according to Item 10.
ことを特徴とする請求項１０記載の半導体装置。 The portion of the high dielectric layer having an interface with the first electrode, the second electrode, and an interface layer constituting a part of the dielectric layer contains at least one element of silicon, oxygen, and nitrogen. The semiconductor device according to claim 10.
ことを特徴とする請求項１０記載の半導体装置。
A portion of the high dielectric layer that does not have an interface with the first electrode, the second electrode, and an interface layer constituting a part of the dielectric layer is aluminum, hafnium, tantalum, zirconium, titanium. The semiconductor device according to claim 10, comprising at least one element selected from the group consisting of iridium, lanthanum, yttrium, and praseodymium.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004313343A JP4784065B2 (en) | 2004-10-28 | 2004-10-28 | Capacitor, capacitor manufacturing method, and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004313343A JP4784065B2 (en) | 2004-10-28 | 2004-10-28 | Capacitor, capacitor manufacturing method, and semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006128333A true JP2006128333A (en) | 2006-05-18 |
| JP4784065B2 JP4784065B2 (en) | 2011-09-28 |
Family
ID=36722731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004313343A Expired - Fee Related JP4784065B2 (en) | 2004-10-28 | 2004-10-28 | Capacitor, capacitor manufacturing method, and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4784065B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007116069A (en) * | 2005-10-24 | 2007-05-10 | Tokyo Electron Ltd | Method for forming metal silicate film and method for manufacturing semiconductor device |
| US8686490B2 (en) | 2006-12-20 | 2014-04-01 | Sandisk Corporation | Electron blocking layers for electronic devices |
| CN110164850A (en) * | 2018-02-15 | 2019-08-23 | 松下知识产权经营株式会社 | The manufacturing method of capacity cell and capacity cell |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11233726A (en) * | 1998-01-06 | 1999-08-27 | Samsung Electronics Co Ltd | Capacitor of semiconductor device and its formation |
| JP2002314072A (en) * | 2001-04-19 | 2002-10-25 | Nec Corp | Semiconductor device with high dielectric thin film and manufacturing method therefor, and film-forming method for dielectric film |
-
2004
- 2004-10-28 JP JP2004313343A patent/JP4784065B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11233726A (en) * | 1998-01-06 | 1999-08-27 | Samsung Electronics Co Ltd | Capacitor of semiconductor device and its formation |
| JP2002314072A (en) * | 2001-04-19 | 2002-10-25 | Nec Corp | Semiconductor device with high dielectric thin film and manufacturing method therefor, and film-forming method for dielectric film |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007116069A (en) * | 2005-10-24 | 2007-05-10 | Tokyo Electron Ltd | Method for forming metal silicate film and method for manufacturing semiconductor device |
| US8686490B2 (en) | 2006-12-20 | 2014-04-01 | Sandisk Corporation | Electron blocking layers for electronic devices |
| US9214525B2 (en) | 2006-12-20 | 2015-12-15 | Sandisk Corporation | Gate stack having electron blocking layers on charge storage layers for electronic devices |
| CN110164850A (en) * | 2018-02-15 | 2019-08-23 | 松下知识产权经营株式会社 | The manufacturing method of capacity cell and capacity cell |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4784065B2 (en) | 2011-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4722501B2 (en) | Multilayer dielectric structure for semiconductor device, semiconductor, and manufacturing method thereof | |
| US10910383B2 (en) | Semiconductor device and method for fabricating the same | |
| US7129128B2 (en) | Method of improved high K dielectric-polysilicon interface for CMOS devices | |
| TWI297947B (en) | Semiconductor memory device with dielectric structure and method for fabricating the same | |
| JP4132824B2 (en) | Dielectric film of semiconductor device and method of manufacturing the same | |
| US7465982B2 (en) | Capacitor structures | |
| US20020153579A1 (en) | Semiconductor device with thin film having high permittivity and uniform thickness | |
| US11515157B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2006339632A (en) | Capacitor and manufacturing method therefor | |
| JP2003017592A (en) | Capacitor forming method of semiconductor element | |
| JP4261267B2 (en) | Capacitor forming method for semiconductor device | |
| US20080211003A1 (en) | Capacitor in semiconductor device and method of manufacturing the same | |
| JPH06151751A (en) | Semiconductor integrated circuit device and manufacture thereof | |
| JP4784065B2 (en) | Capacitor, capacitor manufacturing method, and semiconductor device | |
| JP2009239047A (en) | Capacitor structure with zirconium nitride interface layer | |
| KR100729354B1 (en) | Methods of manufacturing semiconductor device in order to improve the electrical characteristics of a dielectric | |
| JP2002270828A (en) | Semiconductor device and method of manufacturing the same | |
| JP2003124348A (en) | Semiconductor device and its manufacturing method | |
| KR20050050003A (en) | Method of forming a dielectric layer incorporating carbon impurities using an atomic layer deposition technique | |
| JP2007165733A (en) | Semiconductor device and its manufacturing method | |
| KR100573836B1 (en) | Fabricating method for capacitor in semiconductor device | |
| KR20050067571A (en) | Fabricating method for capacitor in semiconductor device | |
| KR20040057751A (en) | Method for fabricating capacitor having stack dielectric layer by alumina and hafnium dioxide | |
| KR20040001866A (en) | Method for fabricating capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070906 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091007 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091015 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100518 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110614 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110627 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |