[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2006120858A - Double-sided wiring tape carrier for semiconductor device, and its manufacturing method - Google Patents

Double-sided wiring tape carrier for semiconductor device, and its manufacturing method Download PDF

Info

Publication number
JP2006120858A
JP2006120858A JP2004307094A JP2004307094A JP2006120858A JP 2006120858 A JP2006120858 A JP 2006120858A JP 2004307094 A JP2004307094 A JP 2004307094A JP 2004307094 A JP2004307094 A JP 2004307094A JP 2006120858 A JP2006120858 A JP 2006120858A
Authority
JP
Japan
Prior art keywords
blind via
via hole
tape carrier
double
sided wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004307094A
Other languages
Japanese (ja)
Other versions
JP4150930B2 (en
Inventor
Nobuaki Miyamoto
宣明 宮本
Satoshi Chinda
聡 珍田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2004307094A priority Critical patent/JP4150930B2/en
Publication of JP2006120858A publication Critical patent/JP2006120858A/en
Application granted granted Critical
Publication of JP4150930B2 publication Critical patent/JP4150930B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a double-sided wiring tape carrier for a semiconductor device which stabilizes product quality (copper plating charge nature) by promptly detecting the variations of the copper plating charge nature of blind via-hole in association with the change of the state of the via filing copper plating liquid (composition, degree of deterioration) and can perform the immediate correction of the copper plating liquid and to provide a method of manufacturing the same. <P>SOLUTION: As the blind via hole, in addition to the first blind via hole 25A for electrically conducting both copper foil layers 22 in a product pattern, a second blind via hole 25B in larger diameter than the diameter of the blind via hole of the first blind via hole for grasping indirectly the variations of a filling factor by the copper plating layer 27 at the time of tape carrier being manufactured continuously at an early stage, is provided. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体装置に用いるテープキャリアに係り、特に両面に配線層を施した半導体装置用両面配線テープキャリアおよびその製造方法に関するものである。   The present invention relates to a tape carrier used in a semiconductor device, and more particularly to a double-sided wiring tape carrier for a semiconductor device in which wiring layers are provided on both sides and a method for manufacturing the same.

一般的な半導体装置用両面配線テープキャリアの製造手順について、図4、図5で説明する。   A general procedure for manufacturing a double-sided wiring tape carrier for a semiconductor device will be described with reference to FIGS.

両面配線テープキャリア用の材料としては、ポリイミドフィルムに代表される絶縁性フィルム1の両面に銅箔2を貼り合わせた材料3(図4(a))を用いるのが一般的である。両面配線テープキャリアでは、両面の銅箔層2を電気的に導通させる必要があるが、その導通にはブラインドビアホール(BVH)と呼ばれる開口穴5を介して導通化させることが一般的である。ブラインドビアホール5の径は一般的なものでφ30〜80μm程度である。   As a material for a double-sided wiring tape carrier, a material 3 (FIG. 4A) in which a copper foil 2 is bonded to both surfaces of an insulating film 1 typified by a polyimide film is generally used. In the double-sided wiring tape carrier, it is necessary to electrically connect the copper foil layers 2 on both sides, and the conduction is generally made through an opening hole 5 called a blind via hole (BVH). The diameter of the blind via hole 5 is general and is about φ30 to 80 μm.

両面に銅箔を貼り合わせた材料は、パーフォレーション穴形成のためのプレス後、フォトエッチング法によりブラインドビアホール(BVH)を形成する部位の銅箔がエッチングされる(図4(b))。ポリイミドが露出した部位4にレーザーを照射するか、湿式処理によりエッチングするなどしてポリイミドフィルムを開口させる(図4(c))。レーザー加工の場合、ポリイミドの開口部にはスミアと呼ばれるレーザーの焼き焦げ残さが残るため、デスミア処理によりスミアの除去を行なう。こうしてブラインドビアホール5が形成される。   In the material in which the copper foil is bonded to both surfaces, the copper foil at the portion where the blind via hole (BVH) is formed is etched by a photoetching method after pressing for forming a perforation hole (FIG. 4B). The polyimide film is opened by irradiating the portion 4 where the polyimide is exposed or by etching with a wet process (FIG. 4C). In the case of laser processing, a laser burn residue, called smear, remains in the polyimide opening, so smear is removed by desmear treatment. Thus, the blind via hole 5 is formed.

次に、ブラインドビアホール5の壁面を導通化させ、両層の銅箔を電気的に導通化させる必要があるため、スズ−パラジウム金属薄膜などの導電性薄膜層6の形成処理を行なう(図4(d))。次にこの導電性薄膜層6上に電気めっき法により銅めっき(ビアフィリング銅めっき層7)を厚付けする(図4(e))。   Next, since it is necessary to make the wall surface of the blind via hole 5 conductive and to make the copper foils of both layers electrically conductive, the conductive thin film layer 6 such as a tin-palladium metal thin film is formed (FIG. 4). (D)). Next, copper plating (via filling copper plating layer 7) is thickened on the conductive thin film layer 6 by electroplating (FIG. 4E).

前述の工程を経て両層の銅箔が電気的に導通化された材料は、フォトエッチング法により配線パターン(回路)8が両銅箔層に形成される(図5(f))。最後に、片面に感光性ソルダーレジスト等の絶縁層9を形成したのち(図5(g))、他方の片面に金/ニッケルめっきやスズめっき等の表面処理層10を施して完成となる(図5(h))。   A wiring pattern (circuit) 8 is formed on both copper foil layers by a photo-etching method from the material in which the copper foils of both layers are electrically connected through the above-described steps (FIG. 5 (f)). Finally, after an insulating layer 9 such as a photosensitive solder resist is formed on one side (FIG. 5G), a surface treatment layer 10 such as gold / nickel plating or tin plating is applied to the other side to complete ( FIG. 5 (h)).

なお、最近の高密度実装化の流れにより、テープキャリアにおいても前記配線パターン(回路)8における銅めっき方法として、ブラインドビアホールを充填するビアフィリング銅めっき法が多く利用されるようになってきた。   With the recent trend of high-density mounting, a via filling copper plating method for filling blind via holes has been widely used as a copper plating method for the wiring pattern (circuit) 8 in tape carriers.

ビアフィリング銅めっきのメカニズム概略を図6に示す。ビアフィリング銅めっき法は、銅めっき液中に含有する添加剤の作用により発現するめっき形成法である。具体的には、レベラー11と称する析出抑制剤が表層部付近12に多く吸着し、その作用により表層のめっき析出を抑制する。また、ブライトナー13と称する析出促進剤はブラインドビアホール底部付近14に多く吸着し、その作用によりブラインドビアホール底部からのめっき析出を促進させる。これらの相互作用によりめっき充填が進行する。したがって、ビアフィリング銅めっきにおいては、レベラーとブライトナーの2種の添加剤の相互作用が非常に重要となる。   An outline of the mechanism of via filling copper plating is shown in FIG. The via filling copper plating method is a plating method that is manifested by the action of an additive contained in a copper plating solution. Specifically, a large amount of precipitation inhibitor called leveler 11 is adsorbed in the vicinity of the surface layer portion 12 and suppresses plating deposition on the surface layer by its action. Further, a deposition accelerator called brightener 13 is adsorbed largely in the vicinity of the bottom 14 of the blind via hole, and promotes plating deposition from the bottom of the blind via hole. Plating filling proceeds by these interactions. Therefore, in via filling copper plating, the interaction between two kinds of additives, leveler and brightener, is very important.

一方で、これらの添加剤は分解が激しいため液状態が変動しやすい。これによりめっき液の状態によって充填性が変動しやすいめっき法であるといえる。   On the other hand, since these additives are severely decomposed, the liquid state tends to fluctuate. This can be said to be a plating method in which the filling property is likely to vary depending on the state of the plating solution.

好適なビアフィリング銅めっきの充填性は、少なくとも絶縁性フィルムの厚さ以上にめっき充填されることが重要である。   It is important that the fillability of a suitable via filling copper plating is plated and filled at least as thick as the insulating film.

なお、ブラインドビアホールを第一のめっきにより導電化した後に、第二のめっきで埋めるビアフィリングの技術自体に関しては、従来より種々の提案がなされている(例えば、特許文献1、2参照)
特開2004−128177号公報 特開2001−291954号公報
Note that various proposals have been made regarding the via filling technique itself in which the blind via hole is made conductive by the first plating and then filled with the second plating (see, for example, Patent Documents 1 and 2).
JP 2004-128177 A Japanese Patent Laid-Open No. 2001-291554

しかしながら、前述のように、ビアフィリング銅めっき法においては銅めっき液の状態(組成、例えばレベラー、ブライトナー、ポリマーの3種の添加剤の濃度)により充填性が変動する。このため添加剤濃度の分析を頻繁に行ない、銅めっき液組成を一定に保つことが必要であり、そのような対応が広く採られている。   However, as described above, in the via filling copper plating method, the fillability varies depending on the state of the copper plating solution (composition, for example, the concentration of three kinds of additives, leveler, brightener, and polymer). For this reason, it is necessary to frequently analyze the additive concentration to keep the copper plating solution composition constant, and such measures are widely adopted.

また、めっき液の劣化度もフィリング性の変動因子である。銅めっき液中の添加剤はめっき電解とともに分解し、その一部は老廃物としてめっき液中に蓄積していくと考えられている。この老廃物はフィリング性に悪影響を及ぼすことが多く、一般に電解量を増加するほど充填性は悪くなる方向にある。   Further, the degree of deterioration of the plating solution is also a variation factor of the filling property. It is considered that the additive in the copper plating solution is decomposed together with the plating electrolysis, and a part thereof is accumulated in the plating solution as a waste product. This waste product often has an adverse effect on the filling property, and generally the filling property tends to deteriorate as the amount of electrolysis increases.

そこで、本発明の目的は、上記課題を解決し、ビアフィリング銅めっき液の状態(組成、劣化度)変動にともなう、ブラインドビアホール(BVH)の銅めっき充填性の変動をいち早く検知し、製品品質(銅めっき充填性)の安定化を図るとともに、銅めっき液の早急な補正を行なうことが可能な半導体装置用両面配線テープキャリアおよびその製造方法を提供することにある。   Therefore, the object of the present invention is to solve the above-mentioned problems and to quickly detect the change in blind plating (BVH) copper plating fillability due to the change in the state (composition, deterioration degree) of the via filling copper plating solution. An object of the present invention is to provide a double-sided wiring tape carrier for a semiconductor device and a method for manufacturing the same that can stabilize (copper plating fillability) and can quickly correct a copper plating solution.

上記目的を達成するため、本発明は、次のように構成したものである。   In order to achieve the above object, the present invention is configured as follows.

請求項1の発明に係る半導体装置用両面配線テープキャリアは、両面に銅箔層を有する絶縁性フィルムの片面より銅箔層及び絶縁性フィルム部を貫いて他面側の銅箔層に達するブラインドビアホールを作製し、このブラインドビアホールに導通化処理層を形成すると共にその導通化処理層上に銅めっき層を形成してブラインドビアホールを充填し、これにより両面の銅箔層を電気的に導通化した半導体装置用両面配線テープキャリアにおいて、前記ブラインドビアホールは、製品パターンにおける両銅箔層を電気的に導通させるための第1のブラインドビアホールと、テープキャリアが連続的に製造される際の前記銅めっき層による充填率の変動を把握するための、前記第1のブラインドビアホールの直径よりも大きい直径を有する第2のブラインドビアホールとからなることを特徴とする。   The double-sided wiring tape carrier for a semiconductor device according to the invention of claim 1 is a blind that penetrates the copper foil layer and the insulating film part from one side of the insulating film having the copper foil layer on both sides and reaches the copper foil layer on the other side. A via hole is formed, a conductive layer is formed on the blind via hole, and a copper plating layer is formed on the conductive layer to fill the blind via hole, thereby electrically connecting the copper foil layers on both sides. In the double-sided wiring tape carrier for a semiconductor device, the blind via hole includes a first blind via hole for electrically connecting both copper foil layers in the product pattern and the copper when the tape carrier is continuously manufactured. A second block having a diameter larger than the diameter of the first blind via hole for grasping the fluctuation of the filling rate due to the plating layer. Characterized in that it consists of the India via holes.

請求項2の発明は、請求項1記載の半導体装置用両面配線テープキャリアにおいて、前記第1のブラインドビアホールが、30〜80μm未満の範囲内の大きさの直径を有することを特徴とする。   According to a second aspect of the present invention, in the double-sided wiring tape carrier for a semiconductor device according to the first aspect, the first blind via hole has a diameter in a range of less than 30 to 80 μm.

請求項3の発明は、請求項1又は2記載の半導体装置用両面配線テープキャリアにおいて、前記第2のブラインドビアホールが、80μm〜150μmの範囲内の直径を有することを特徴とする。   According to a third aspect of the present invention, in the double-sided wiring tape carrier for a semiconductor device according to the first or second aspect, the second blind via hole has a diameter in a range of 80 μm to 150 μm.

請求項4の発明は、請求項1〜3のいずれかに記載の半導体装置用両面配線テープキャリアにおいて、前記ブラインドビアホールに形成される導通化処理層が、スズ−パラジウムまたはその化合物、ニッケルまたはその化合物、グラファイト、導電性カーボン、ポリピロール等の導電性ポリマの内から選ばれた1つの導電性皮膜から成ることを特徴とする。   The invention according to claim 4 is the double-sided wiring tape carrier for a semiconductor device according to any one of claims 1 to 3, wherein the conductive treatment layer formed in the blind via hole is tin-palladium or a compound thereof, nickel or the It is characterized by comprising one conductive film selected from conductive polymers such as compounds, graphite, conductive carbon, and polypyrrole.

請求項5の発明に係る半導体装置用両面配線テープキャリアの製造方法は、両面に銅箔層を有する絶縁性フィルムの片面より銅箔層及び絶縁性フィルム部を貫いて他面側の銅箔層に達するブラインドビアホールを作製し、このブラインドビアホールに導通化処理層を形成した後、その導通化処理層上に銅めっき層を形成してブラインドビアホールを充填し、これにより両面の銅箔層を電気的に導通化した構造を得る半導体装置用両面配線テープキャリアの製造方法において、前記ブラインドビアホールとして、製品パターンにおける両銅箔層を電気的に導通させるための第1のブラインドビアホールと、前記第1のブラインドビアホールの直径よりも大きい直径を有する第2のブラインドビアホールを設け、この第2のブラインドビアホールにおいて、テープキャリアが連続的に製造される際の第1のブラインドビアホールでの前記銅めっき層による充填率の変動を把握し、めっき液を補正することを特徴とする。   The method for manufacturing a double-sided wiring tape carrier for a semiconductor device according to the invention of claim 5 includes a copper foil layer on the other side passing through the copper foil layer and the insulating film portion from one side of the insulating film having a copper foil layer on both sides. After forming a blind via hole reaching a thickness of 2 and forming a conductive layer on the blind via hole, a copper plating layer is formed on the conductive layer and filled with the blind via hole, thereby electrically connecting the copper foil layers on both sides. In the method for manufacturing a double-sided wiring tape carrier for a semiconductor device for obtaining a conductive structure, the first blind via hole for electrically connecting both copper foil layers in the product pattern as the blind via hole, and the first A second blind via hole having a diameter larger than the diameter of the blind via hole of the first blind via hole is provided. Oite, grasp the variation of the filling rate by the copper plating layer in the first blind hole when the tape carrier is continuously produced, and correcting the plating solution.

請求項6の発明は、請求項5記載の半導体装置用両面配線テープキャリアの製造方法において、前記第2のブラインドビアホールの直径を、80μm〜150μmの範囲内にすることを特徴とする。   According to a sixth aspect of the present invention, in the method for manufacturing a double-sided wiring tape carrier for a semiconductor device according to the fifth aspect, the diameter of the second blind via hole is in the range of 80 μm to 150 μm.

請求項7の発明は、請求項5又は6記載の半導体装置用両面配線テープキャリアの製造方法において、前記ブラインドビアホール部の銅めっき層の形成方法として、銅めっきを絶縁性フィルム層の厚さ分以上に充填させた、いわゆるビアフィリング銅めっき法を用いることを特徴とする。   A seventh aspect of the present invention is the method of manufacturing a double-sided wiring tape carrier for a semiconductor device according to the fifth or sixth aspect, wherein the copper plating is formed by the thickness of the insulating film layer as a method of forming the copper plating layer of the blind via hole portion. A so-called via filling copper plating method filled as described above is used.

請求項8の発明は、請求項5〜7のいずれかに記載の半導体装置用両面配線テープキャリアの製造方法において、前記導通化処理層を、スズ−パラジウムまたはその化合物、ニッケルまたはその化合物、グラファイト、導電性カーボン、ポリピロール等の導電性ポリマの内から選ばれた1つの導電性皮膜により形成することを特徴とする。   Invention of Claim 8 is a manufacturing method of the double-sided wiring tape carrier for semiconductor devices in any one of Claims 5-7. WHEREIN: The said electrical connection process layer is tin-palladium or its compound, nickel or its compound, graphite. The conductive film is formed of one conductive film selected from conductive polymers such as conductive carbon and polypyrrole.

請求項9の発明は、請求項5〜8のいずれかに記載の半導体装置用両面配線テープキャリアの製造方法において、前記テープキャリアの両面の銅層をフォトエッチング法により配線パターンに形成し、該配線パターンにニッケル、金、銀、スズめっきなどの表面処理皮膜を施し、この配線パターン上に、熱硬化性または感光性のソルダーレジストまたはカバーレイ等の絶縁層を形成することを特徴とする。   The invention of claim 9 is the method for manufacturing a double-sided wiring tape carrier for a semiconductor device according to any one of claims 5 to 8, wherein a copper layer on both sides of the tape carrier is formed into a wiring pattern by a photoetching method, A surface treatment film such as nickel, gold, silver, or tin plating is applied to the wiring pattern, and an insulating layer such as a thermosetting or photosensitive solder resist or coverlay is formed on the wiring pattern.

請求項10の発明は、請求項5〜9のいずれかに記載の半導体装置用両面配線テープキャリアの製造方法において、前記ブラインドビアホールの作製方法が、前記絶縁性フィルムの片面においてフォトエッチング法により所望の形に銅箔を溶解除去し、銅箔を溶解除去した部分に露出した絶縁性フィルム部をCO2等のガスレーザー照射法または湿式エッチング法等により除去してブラインドビアホールを作製する方法によるか、又は、YAG等の固体レーザー照射法により銅箔と絶縁性フィルム部を一括で開口させる方法によることを特徴とする。 A tenth aspect of the present invention is the method for manufacturing a double-sided wiring tape carrier for a semiconductor device according to any one of the fifth to ninth aspects, wherein the method for forming the blind via hole is desired by a photoetching method on one side of the insulating film. In this method, the copper foil is dissolved and removed, and the insulating film portion exposed to the portion where the copper foil is dissolved and removed is removed by a gas laser irradiation method such as CO 2 or a wet etching method to produce a blind via hole. Alternatively, it is characterized by a method of opening the copper foil and the insulating film portion at once by a solid laser irradiation method such as YAG.

<発明の要点>
本発明は、上記課題を解決するための手段として、より充填性が変動しやすい径の大きいブラインドビアホールを、製品パターンの一部にダミーとして設け、これをモニタリングすることで、テープキャリアが連続的に製造される際の充填率の変動を間接的に早期に把握できるようにする方法を提案する。具体的なダミーのブラインドビアホールの径は、直径φ80μm〜150μmが良い。
<Key points of the invention>
As a means for solving the above-mentioned problems, the present invention provides a blind via hole having a large diameter, which is more likely to fluctuate in fillability, as a dummy in a part of a product pattern, and monitoring this allows continuous tape carrier. We propose a method to indirectly grasp the fluctuation of the filling rate when it is manufactured in an early stage. A concrete dummy blind via hole preferably has a diameter of φ80 μm to 150 μm.

本発明者等は、ブラインドビアホールの径と充填性の関係を調査した。ここでは、めっき液状態が異なるめっき液として、液の劣化度(具体的には、積算電流値[単位Ah/L])がゼロ、小、中のめっき液A〜Cを用意し、これらのめっき液(A〜C)における、ブラインドビアホールの径の大きさと、充填率の関係を調べた。結果を、表1に示す。   The present inventors investigated the relationship between the diameter of the blind via hole and the filling property. Here, as the plating solutions having different plating solution states, plating solutions A to C having a degree of deterioration of the solution (specifically, an integrated current value [unit Ah / L]) of zero, small, and medium are prepared. In the plating solutions (A to C), the relationship between the size of the blind via hole diameter and the filling rate was examined. The results are shown in Table 1.

ここでは劣化指標を[Ah/L]としているが、例えば
・めっき時の電流100[A]・・・(1)
・搬送速度20[m/h] ・・・(2)
・搬送長1000[m] ・・・(3)
・めっき液量1000[L] ・・・(4)
とすれば、
上記(2)(3)より、めっき時間は50[h] ・・・(5)
∴(1)(5)(4)より、5[Ah/L]。
Here, the degradation index is [Ah / L]. For example: Current at plating 100 [A] (1)
・ Conveying speed 20 [m / h] (2)
・ Transfer length 1000 [m] (3)
・ Plating solution volume 1000 [L] (4)
given that,
From the above (2) and (3), the plating time is 50 [h] (5)
From ∴ (1) (5) (4), 5 [Ah / L].

すなわちこの条件時には、1000[m]流動で5[Ah/L]相当の液劣化度ということになる。   That is, under this condition, the liquid deterioration degree is equivalent to 5 [Ah / L] with a flow of 1000 [m].

なお、「充填率」の定義としては、図3に示すように、ブラインドビアホール内の銅めっき厚さ15Aを、総厚(片側の銅箔厚さ+絶縁性フィルム層の厚さ)15Bで除し、百分率表示した数値で表すことが一般的であり、本明細書でもこれを用いている。   As shown in FIG. 3, the “filling ratio” is defined by dividing the copper plating thickness 15A in the blind via hole by the total thickness (copper foil thickness on one side + insulating film layer thickness) 15B. However, it is generally expressed as a numerical value expressed as a percentage, and this is also used in this specification.

Figure 2006120858
Figure 2006120858

表1の結果から分かるように、銅めっき液の状態により充填性が異なる。すなわち、同じ直径のブラインドビアホールであっても、銅めっき液の劣化度がA、B、Cの順に進むにつれ、充填率(%)が悪くなる。例えば、ブラインドビアホール径が60μmの場合、銅めっき液の劣化がA、B、Cと進むにつれ、充填率が90%、88%、85%と順に低下する。   As can be seen from the results in Table 1, the fillability varies depending on the state of the copper plating solution. That is, even with blind via holes having the same diameter, the filling rate (%) becomes worse as the degree of deterioration of the copper plating solution proceeds in the order of A, B, and C. For example, when the blind via hole diameter is 60 μm, the filling rate decreases in order of 90%, 88%, and 85% as the deterioration of the copper plating solution progresses to A, B, and C.

また、ブラインドビアホール(BVH)の径がφ30〜150μmの領域では、BVHの径が大きくなるほど、充填率はめっき液の状態に左右されるといえる。特に径が直径φ80μm〜150μmの範囲では大きな差が現れた。   Further, in the region where the diameter of the blind via hole (BVH) is φ30 to 150 μm, it can be said that the filling rate depends on the state of the plating solution as the BVH diameter increases. In particular, a large difference appeared in the diameter range of 80 μm to 150 μm.

詳述するに、例えば、ブラインドビアホール径が60μmの場合、銅めっき液の劣化がA、B、Cと進むにつれ、充填率が90%、88%、85%と順に低下し、めっき液AB間で2%、めっき液BC間で3%悪くなる。これに対し、ブラインドビアホール径がより大きな80μmとなった場合、銅めっき液の劣化がA、B、Cと進むにつれ、充填率が88%、85%、80%と順に低下し、めっき液AB間で3%、めっき液BC間で5%と、より大きな差を持って悪くなる。以下同様にして、ブラインドビアホールの径が大きくなるほど、めっき液AB間、めっき液BC間での充填率の差が大きくなり、φ120μmでそれらの差が最大となり、φ150μmでは充填率の差がやや減少するものの、φ80μmまでの径よりは大きな差が現れた。   In detail, for example, when the blind via hole diameter is 60 μm, as the deterioration of the copper plating solution progresses to A, B, and C, the filling rate decreases in order of 90%, 88%, and 85%. Is 2%, and the plating solution BC is 3% worse. On the other hand, when the blind via hole diameter becomes 80 μm which is larger, as the deterioration of the copper plating solution progresses to A, B and C, the filling rate decreases in order of 88%, 85% and 80%. 3% between them and 5% between the plating solutions BC. Similarly, as the diameter of the blind via hole increases, the difference in filling rate between the plating solutions AB and BC increases, and the difference between them becomes maximum at φ120 μm, and the difference in filling rate slightly decreases at φ150 μm. However, a larger difference than the diameter up to 80 μm appeared.

なお、直径がφ180μmのブラインドビアホールにおいては充填性が悪く、めっき液の状態によらず、いずれの場合もビアフィリングの傾向が認められなかった。このことからφ180μm以上の大径のブラインドビアホールではビアフィリング銅めっきは困難であると推定する。   In the blind via hole having a diameter of φ180 μm, the filling property was poor and no tendency to via filling was observed in any case regardless of the state of the plating solution. From this, it is presumed that via filling copper plating is difficult for a blind via hole having a large diameter of φ180 μm or more.

本現像を利用し、製品の一部としてのブラインドビアホールの直径が一般的なφ30〜80μm未満程度の範囲内である場合、それとは別にφ80μm〜150μm程度の大きな直径のブラインドビアホールをダミーパターンとして設けておくことで、このダミーのブラインドビアホールに充填性が大きな差となって現れることが予想され、本来のブラインドビアホールにおける銅めっき液状態の微妙な変動をいち早く検知できるものと予想される。   When the diameter of the blind via hole as a part of the product is within the general range of about 30 to less than 80 μm using this development, a blind via hole with a large diameter of about 80 to 150 μm is provided as a dummy pattern. Therefore, it is expected that the filling property will appear as a large difference in the dummy blind via hole, and it is expected that the subtle variation in the state of the copper plating solution in the original blind via hole can be detected quickly.

上記したように、本発明で提案した両面配線テープキャリアにおける大径のダミーのブラインドビアホールにて銅めっきの充填率を連続的にモニターしていくことで、本来のブラインドビアホールに作用しているめっき液の状態変動を早期に把握することができる。理想としては、製品の一部としてのブラインドビアホールの径は製品種毎に変わることは有り得るが、ダミーのブラインドビアホールに関しては全品種共通とし、例えば上記表1における最も劣化度差(めっき液A〜C間の充填率差)の大きいφ120μm径で固定としておけば、めっき液の絶対的な変動具合を客観的に掴むことができると考える。   As described above, by continuously monitoring the filling rate of the copper plating with the large-diameter dummy blind via hole in the double-sided wiring tape carrier proposed in the present invention, the plating acting on the original blind via hole It is possible to grasp liquid state fluctuations at an early stage. Ideally, the diameter of the blind via hole as a part of the product may vary from product type to product type, but the dummy blind via hole is common to all types, and for example, the most different deterioration degree (plating solutions A to If the diameter is fixed at a diameter of 120 μm, which has a large difference in filling rate between C), the absolute variation of the plating solution can be objectively grasped.

本発明による両面配線テープキャリア及びその製造方法によれば、下記のような優れた効果が得られる。   According to the double-sided wiring tape carrier and the manufacturing method thereof according to the present invention, the following excellent effects can be obtained.

(1)本発明においては、製品パターンにおける両銅箔層を電気的に導通させるための第1のブラインドビアホールの他に、これよりも大きい直径を有する第2のブラインドビアホールを設けている。この第2のブラインドビアホールにおいては、第1のブラインドビアホールにおけるよりも早期に充填率の変動が現れ、銅めっき液の状態変動を早期に検知できることから、めっき液の補正対応を、従来より早期に行うことができる。   (1) In the present invention, in addition to the first blind via hole for electrically connecting the copper foil layers in the product pattern, a second blind via hole having a larger diameter is provided. In this second blind via hole, the change in the filling rate appears earlier than in the first blind via hole, and the state change of the copper plating solution can be detected earlier, so the correction of the plating solution can be corrected earlier than before. It can be carried out.

(2)銅めっき液状態を簡便に評価できることにより、銅めっき液の品質(充填性)の安定化を図れる。   (2) Since the copper plating solution state can be simply evaluated, the quality (fillability) of the copper plating solution can be stabilized.

(3)長期にわたりモニタリングしていくことにより、データが蓄積され、適正な液補正方法や頻度にフィードバックすることが可能となる。   (3) By monitoring over a long period of time, data can be accumulated and fed back to an appropriate liquid correction method and frequency.

(4)銅めっき液の組成管理が容易になり、分析頻度を削減することができる。   (4) The composition management of the copper plating solution is facilitated, and the analysis frequency can be reduced.

以下、本発明の好ましい実施の形態について説明する。   Hereinafter, preferred embodiments of the present invention will be described.

まず両面に銅箔層を有する絶縁性フィルムをベース材料とし、前記ベース材料の片面においてフォトエッチング法により所望の形に銅箔を溶解除去し、銅箔を溶解除去した部分に露出した絶縁フィルム部をCO2等のガスレーザー照射法または湿式エッチング法等により除去してブラインドビアホールを作製する。 First, an insulating film having a copper foil layer on both sides is used as a base material, and on one side of the base material, the copper foil is dissolved and removed in a desired shape by a photoetching method, and the insulating film portion exposed at the portion where the copper foil is dissolved and removed Are removed by a gas laser irradiation method such as CO 2 or a wet etching method to form a blind via hole.

次いで、前記ブラインドビアホールを介して両面の銅箔層を電気的に導通させるための導通化処理層を形成し、前記導通化処理層上に無電解めっき法または電気めっき法またはその両方によって銅めっき層を形成することにより、絶縁性フィルムの両面に銅層を有し、且つ前記ブラインドビアホールを介して両面が電気的に導通化した状態のテープキャリアを作製する。   Next, a conductive layer for electrically connecting the copper foil layers on both sides is formed through the blind via hole, and copper plating is performed on the conductive layer by an electroless plating method, an electroplating method, or both. By forming the layer, a tape carrier having a copper layer on both sides of the insulating film and electrically conducting on both sides through the blind via hole is produced.

次いで、前記テープキャリアの両面の銅層がフォトエッチング法により配線パターン(回路)に形成され、前記配線パターンにニッケル、金、銀、スズめっきなどの表面処理皮膜を施して、所望の半導体装置用両面配線テープキャリアとする。   Next, a copper layer on both sides of the tape carrier is formed into a wiring pattern (circuit) by a photo-etching method, and a surface treatment film such as nickel, gold, silver, tin plating is applied to the wiring pattern for a desired semiconductor device. A double-sided wiring tape carrier is used.

上記において、本発明の特徴に従い、ブラインドビアホールの種類としては、前記ブラインドビアホールの開口直径が、個々の製品パターンにおける両銅箔層の導通化の役割を担うべく30〜80μm未満の範囲内において1つの値に設定された標準的な径の第1のブラインドビアホールと、前記設定された標準的な径よりも大きい直径の第2ブラインドビアホール(ダミーのブラインドビアホール)の二種類とする。   In the above, in accordance with the characteristics of the present invention, the type of blind via hole is 1 in the range where the opening diameter of the blind via hole is less than 30 to 80 μm so as to play a role of conducting both copper foil layers in each product pattern. The first blind via hole having a standard diameter set to one value and the second blind via hole having a diameter larger than the set standard diameter (dummy blind via hole) are used.

ダミーのブラインドビアホールを設ける位置は、製品有効エリアの中(ユーザが使用する製品パターン内)でも、エリア外であっても構わない。差し支えなければ有効エリア内に配置しても良いし、有効エリア内にあると困る場合またはあくまで充填性のモニター用と割り切るのであれば、有効エリアの外(勿論TABテープ内のどこか)に配置しても良い。   The position where the dummy blind via hole is provided may be in the product effective area (in the product pattern used by the user) or outside the area. If it does not matter, it can be placed in the effective area, or if it is in the effective area or if it can only be divided into a monitor for filling, it is placed outside the effective area (of course somewhere on the TAB tape). You may do it.

上記の半導体装置用両面配線テープキャリアにおいて、前記ブラインドビアホールの作製方法は、YAG等の固体レーザー照射法により銅箔と絶縁フィルム部を一括で開口させる方法であってもよい。   In the above-described double-sided wiring tape carrier for a semiconductor device, the method for forming the blind via hole may be a method of opening the copper foil and the insulating film portion at once by a solid laser irradiation method such as YAG.

ダミーパターンとしてのブラインドビアホールの径は、既に表1において検討したように、80μm〜150μmの範囲内とする。   The diameter of the blind via hole as the dummy pattern is set in the range of 80 μm to 150 μm as already examined in Table 1.

上記ブラインドビアホール部における銅めっき処理方法は、銅めっきを絶縁フィルム層の厚さ分以上に充填させた、いわゆるビアフィリング銅めっき法とする。   The copper plating treatment method in the blind via hole portion is a so-called via filling copper plating method in which copper plating is filled more than the thickness of the insulating film layer.

また上記導通化の処理は、スズ−パラジウムまたはその化合物、ニッケルまたはその化合物、グラファイト、導電性カーボン、ポリピロール等の導電性ポリマの内から選ばれた1つの導電性皮膜を形成することで行う。そして、上記フォトエッチング法による配線パターン(回路)の形成よりも後に、熱硬化性または感光性のソルダーレジストまたはカバーレイ等の絶縁層を形成する。   The conductive treatment is performed by forming one conductive film selected from conductive polymers such as tin-palladium or a compound thereof, nickel or a compound thereof, graphite, conductive carbon, and polypyrrole. Then, after the formation of the wiring pattern (circuit) by the photoetching method, an insulating layer such as a thermosetting or photosensitive solder resist or coverlay is formed.

ビアフィリングのめっき装置の構造は通常の銅めっき装置と同じでよい。めっき液の組成(特に添加剤)が違うのみである。したがって、処理プロセスとしては、従来と同様、脱脂→酸洗い→銅めっき、となる。めっき装置が同じでも添加剤組成が違うだけで、ビアホールが埋まってしまう添加剤を選ぶことが重要である。このビアフィリング用添加剤としては、レベラー(JGB)、ブライトナー(SPS)、ポリマー(PEG)を使用する。言い換えればこれら3種の添加剤を使用することでビアフィリング銅めっきができる。   The structure of the via filling plating apparatus may be the same as that of a normal copper plating apparatus. Only the composition of the plating solution (especially additives) is different. Therefore, the treatment process is degreasing → pickling → copper plating as in the conventional case. Even if the plating equipment is the same, it is important to select an additive that fills the via hole only with a different additive composition. As the additive for via filling, leveler (JGB), brightener (SPS), and polymer (PEG) are used. In other words, via filling copper plating can be performed by using these three kinds of additives.

充填状態の確認(モニタリング)は、TABテープの場合、インラインでもオフラインでもどちらでも良いが、連続的に常時監視するのであれば、インラインを採用する。   The confirmation (monitoring) of the filling state may be either inline or offline in the case of a TAB tape, but inline is adopted if continuous monitoring is continuously performed.

定期的に(例えば製品毎にロット先頭のみで確認する)と言う形であれば、採取サンプルにおけるブラインドビアホールの充填率をオフラインで確認すれば良い。方法は図3で説明した通り、ブラインドビアホール底部の銅めっき厚さ15Aと総厚さ(片側の銅層+絶縁性フィルム厚さ)15Bの測長を行うことによる。   If it is in the form of regular (for example, confirming only at the top of each lot for each product), the filling rate of blind via holes in the collected sample may be confirmed off-line. As described with reference to FIG. 3, the method is based on measuring the copper plating thickness 15A and the total thickness (one side copper layer + insulating film thickness) 15B at the bottom of the blind via hole.

簡便な方法としては、オフラインで検査する。このときの具体例として、総厚さ(片側の銅層+絶縁性フィルム厚さ)15Bは、ダイヤルゲージ(マイクロメータ)を使用して、めっき前後の材料の厚さの差から算出する。一方、ブラインドビアホール底部の銅めっき厚さ15Aは、焦点顕微鏡を使用して穴の窪みの深さを測り、総厚さ15Bの値と比較することで算出する。   As a simple method, inspect offline. As a specific example, the total thickness (copper layer on one side + insulating film thickness) 15B is calculated from the difference in material thickness before and after plating using a dial gauge (micrometer). On the other hand, the copper plating thickness 15A at the bottom of the blind via hole is calculated by measuring the depth of the hole depression using a focus microscope and comparing it with the value of the total thickness 15B.

インラインの場合でも、レーザー変位計や渦電流膜厚計等、非破壊で測定する方法を用いて、連続的にモニターすることができる。   Even in the case of in-line, it is possible to monitor continuously using a non-destructive measurement method such as a laser displacement meter or an eddy current film thickness meter.

本発明の両面配線テープキャリアの製造方法の一例を図1、図2に示す。   An example of the method for manufacturing the double-sided wiring tape carrier of the present invention is shown in FIGS.

25μm厚のポリイミド樹脂製の絶縁性フィルム21の両面に12μm厚の銅箔層22を有して成る2層メタルテープをベース材料(両面配線テープ材用ベース基材)23として用いた(図1(a))。次いで金型プレスにより製品搬送用のパーフォレーション穴を形成した。次に、フォトエッチング法によりブラインドビアホール(BVH)を形成する部位の銅箔をエッチングした(図1(b))。ポリイミドが露出した部位24にCO2レーザーを照射する等して、ポリイミドフィルム21を開口させた(図1(c))。レーザー加工の場合、ポリイミドの開口部にはスミアと呼ばれるレーザーの焼き焦げ残さが残るため、デスミア処理によりスミアの除去を行なう。こうして二種類のブラインドビアホール25A、25Bが形成される。 A two-layer metal tape having a 12 μm thick copper foil layer 22 on both sides of an insulating film 21 made of polyimide resin having a thickness of 25 μm was used as a base material (base substrate for double-sided wiring tape material) 23 (FIG. 1). (A)). Next, perforation holes for product conveyance were formed by a mold press. Next, the copper foil of the part which forms a blind via hole (BVH) was etched by the photoetching method (FIG.1 (b)). The polyimide film 21 was opened by, for example, irradiating the portion 24 where the polyimide was exposed with a CO 2 laser (FIG. 1C). In the case of laser processing, a laser burn residue, called smear, remains in the polyimide opening, so smear is removed by desmear treatment. In this way, two types of blind via holes 25A and 25B are formed.

ここで形成される二種類のブラインドビアホールの径は、製品用の本来のブラインドビアホール(第1のブラインドビアホール)25Aでは直径φ50μmとした。またダミーのブラインドビアホール(第2のブラインドビアホール)25Bでは、その直径をφ120μmとし、製品1ピースあたり1個の割合で配置する構造とした。   The two types of blind via holes formed here have a diameter of 50 μm in the original blind via hole (first blind via hole) 25A for products. The dummy blind via hole (second blind via hole) 25B has a diameter of 120 μm and is arranged at a rate of one piece per product.

その後の工程は、ブラインドビアホールが二種類(25A、25B)となっている点を除き、基本的に従来例の場合(図4〜図5)のステップ(d)〜(h)と同じである。   Subsequent processes are basically the same as steps (d) to (h) in the case of the conventional example (FIGS. 4 to 5) except that there are two types of blind via holes (25A and 25B). .

DPS処理によりスズ−パラジウム金属薄膜などの導電性薄膜層26を形成した後(図1(d))、電気銅めっき法により、前記ブラインドビアホール25A、25B内の銅めっき充填と、表層への銅めっき処理を同時に行ない、銅めっき層27を形成した(図1(e))。この銅めっき層27は、ブラインドビアホール25A、25Bの部分においては、ビアフィリング銅めっき層となる。   After the conductive thin film layer 26 such as a tin-palladium metal thin film is formed by DPS treatment (FIG. 1 (d)), the copper plating filling in the blind via holes 25A and 25B and the copper on the surface layer are performed by an electrolytic copper plating method. Plating was performed at the same time to form a copper plating layer 27 (FIG. 1 (e)). The copper plating layer 27 becomes a via filling copper plating layer in the blind via holes 25A and 25B.

ここで使用した銅めっき液は、建浴時の濃度として硫酸銅濃度200g/L、硫酸濃度50g/L、塩素イオン濃度50mg/Lとした。またビアフィリング用の添加剤として、レベラー成分にはJGB(ヤーヌスグリーンB)を、ブライトナー成分にはSPS(ビス(3−スルホプロピル)ジスルフィド)を、ポリマー成分にはPEG(ポリエチレングリコール)を使用し、いずれの濃度も100ppmとした。めっき条件は電流密度は1A/dm2、めっき時間は45分とし、表層のめっき厚は約10μmを目標値とした。 The copper plating solution used here had a copper sulfate concentration of 200 g / L, a sulfuric acid concentration of 50 g / L, and a chlorine ion concentration of 50 mg / L as the concentration during the building bath. As additives for via filling, JGB (Janus Green B) is used for the leveler component, SPS (bis (3-sulfopropyl) disulfide) is used for the brightener component, and PEG (polyethylene glycol) is used for the polymer component. And all the density | concentrations were 100 ppm. The plating conditions were a current density of 1 A / dm 2 , a plating time of 45 minutes, and a surface layer plating thickness of about 10 μm as a target value.

次いで、フォトファブリケーション工法により配線パターン(回路)28を形成し(図2(f))、ソルダーレジスト印刷工程で絶縁層29を形成した後(図2(g))、電気ニッケルめっき(1μm)、電気金めっき(1μm)の順で表面処理層30を施すことにより両面配線テープキャリアが完成した(図2(h))。   Next, a wiring pattern (circuit) 28 is formed by a photofabrication method (FIG. 2F), an insulating layer 29 is formed by a solder resist printing process (FIG. 2G), and then nickel electroplating (1 μm). Then, by applying the surface treatment layer 30 in the order of electro gold plating (1 μm), a double-sided wiring tape carrier was completed (FIG. 2H).

評価結果を以下に示す。本実施例と従来例の2種の方法により、銅めっき工程を連続的に製品流動し、モニタリングした結果の比較表を表2に示す。   The evaluation results are shown below. Table 2 shows a comparison table of the results obtained by continuously monitoring the product flow of the copper plating process by the two methods of this example and the conventional example.

表2において、製品ロット(積算流動長)がA(0m)、B(200m)・・・E(1600m)というのは、テープキャリアの積算流動長が0m、200m、・・・1600mと進んだ時点(各ロットA〜E)のめっき液状態を意味する。ただしA(0m)はめっき液が建浴直後の新液の状態を意味する。   In Table 2, when the product lot (cumulative flow length) is A (0 m), B (200 m)... E (1600 m), the accumulated flow length of the tape carrier has advanced to 0 m, 200 m,. It means the plating solution state at the time (each lot A to E). However, A (0 m) means the state of the new solution immediately after the plating solution is bathed.

表2において、「本発明例」の欄は、二種類のブラインドビアホール(BVH)として、直径φ120μmのダミーのBVHと、製品パターンの直径φ50μmの本来のBVHとを有するテープキャリアを、連続してビアフィリング銅めっきした場合を示す。つまり、ダミーのBVHに基づいてめっき液の補正(添加剤の補充等)を行いつつ、積算流動長がA(0m)、B(200m)・・・E(1600m)と変化して行ったときのめっき液状態において、ビアフィリング銅めっきを行ったときの銅めっき充填率を、ロットA〜Eのそれぞれについて示している。また「従来例」の欄は、製品パターンの直径φ50μmの本来のBVHのみを有する従来のテープキャリア、つまりダミーのBVHに基づく早期のめっき液補正が行われない場合について、積算流動長がA(0m)、B(200m)・・・E(1600m)と変化したときのめっき液状態において、ビアフィリング銅めっきを行ったときの銅めっき充填率をロットA〜Eのそれぞれについて示したものである。   In Table 2, the column of “example of the present invention” shows a tape carrier having a dummy BVH having a diameter of 120 μm and an original BVH having a diameter of 50 μm of a product pattern as two types of blind via holes (BVH) continuously. The case of via filling copper plating is shown. That is, when the accumulated flow length is changed as A (0 m), B (200 m)... E (1600 m) while correcting the plating solution (addition of additives, etc.) based on the dummy BVH. In the plating solution state, the copper plating filling rate when via filling copper plating is performed is shown for each of lots A to E. The column “conventional example” shows a conventional tape carrier having only a product pattern diameter of φ50 μm, that is, a conventional tape carrier, that is, a case where an early plating solution correction based on a dummy BVH is not performed, 0m), B (200m)... E (1600m) In the plating solution state when changed, the copper plating filling rate when performing via filling copper plating is shown for each of lots A to E. .

この例では、製品の本来のブラインドビアホールの充填率が80%以上であることを目標値とした。   In this example, the target value is that the original blind via hole filling rate of the product is 80% or more.

Figure 2006120858
Figure 2006120858

ダミーのブラインドビアホールが無い「従来例」においては、製品の積算流動長200〜800m(ロットB、C、D)の段階の場合、まだ銅めっき充填率が目標値の80%を上回っており、その結果、充填率の変化が計測されず、めっき液の補正もなされない。銅めっき充填率が目標値の80%まで下がるのは、1600mまで製品を流した段階(ロットE)であり、この時点にならなければ充填率の変化が現れず検知もされない。従って、添加剤の補充等のめっき液補正もなされない。結果として、初期に90%であった充填率が80%にまで低下した。   In the “conventional example” where there is no dummy blind via hole, the copper plating filling rate still exceeds the target value of 80% in the stage of the accumulated flow length of the product of 200 to 800 m (lot B, C, D), As a result, the change in the filling rate is not measured and the plating solution is not corrected. The copper plating filling rate falls to 80% of the target value at the stage when the product is run up to 1600 m (Lot E). If this time is not reached, the filling rate does not change and is not detected. Therefore, plating solution correction such as replenishment of additives is not performed. As a result, the filling rate, which was 90% in the initial stage, decreased to 80%.

これに対し、「本発明例」においては、テープ長さ200mの製品流動時点(ロットB)で、つまり直径φ50μmの径の製品BVHでは充填率に変動がほとんど認められない段階でありながら、直径φ120μmの径のダミーのBVHでは充填率の低下が顕著に認められ、これに基づいて添加剤の補充等のめっき液補正を行なう対応が早期に図れた。その後も同様のタイミングにて、めっき液補正の対応を行なっている。結果として、製品流動長1600m(ロットE)まで、本来のブラインドビアホールの充填率を安定に維持することが可能であった。   On the other hand, in the “example of the present invention”, the product flow time (lot B) with a tape length of 200 m, that is, with the product BVH with a diameter of φ50 μm, although there is almost no variation in the filling rate, In the dummy BVH having a diameter of φ120 μm, the filling rate was remarkably lowered, and based on this, it was possible to quickly cope with correction of the plating solution such as replenishment of additives. Thereafter, the plating solution correction is performed at the same timing. As a result, it was possible to stably maintain the original filling rate of blind via holes up to a product flow length of 1600 m (lot E).

両者を比較するに、「本発明例」の製品の本来のブラインドビアホール(φ50μmビア)では88〜90%という安定した(狭い範囲での)フィリング率が得られているが、「従来例」の製品のブラインドビアホール(φ50μmビア)ではめっき液管理がうまくいかなかったために、銅めっき充填率が80〜90%の範囲で変動している。   Comparing both, the original blind via hole (φ50 μm via) of the product of the “invention example” has a stable (in a narrow range) filling rate of 88 to 90%, but the “conventional example” In the product blind via hole (φ50 μm via), since the plating solution management was not successful, the copper plating filling rate fluctuated in the range of 80 to 90%.

本発明の両面配線テープキャリアの製造手順(前半)を示す説明図である。It is explanatory drawing which shows the manufacture procedure (first half) of the double-sided wiring tape carrier of this invention. 本発明の両面配線テープキャリアの製造手順(後半)を示す説明図である。It is explanatory drawing which shows the manufacture procedure (second half) of the double-sided wiring tape carrier of this invention. ビアフィリング銅めっきにおける充填率の算出方法の説明に供する図である。It is a figure where it uses for description of the calculation method of the filling rate in via filling copper plating. 従来の両面配線テープキャリアの製造手順(前半)を示す説明図である。It is explanatory drawing which shows the manufacture procedure (first half) of the conventional double-sided wiring tape carrier. 従来の両面配線テープキャリアの製造手順(後半)を示す説明図である。It is explanatory drawing which shows the manufacture procedure (second half) of the conventional double-sided wiring tape carrier. ビアフィリング銅めっきの析出メカニズムの説明図である。It is explanatory drawing of the deposition mechanism of via filling copper plating.

符号の説明Explanation of symbols

21 絶縁性フィルム
22 銅箔
23 材料(両面配線テープ材用ベース基材)
24 ポリイミドフィルム露出部
25A 製品用の本来のブラインドビアホール(第1のブラインドビアホール)
25B ダミーのブラインドビアホール(第2のブラインドビアホール)
26 導電性薄膜層
27 ビアフィリング銅めっき層
28 配線パターン
29 絶縁層
30 表面処理層
21 Insulating film 22 Copper foil 23 Material (Base substrate for double-sided wiring tape material)
24 Polyimide film exposed part 25A Original blind via hole for product (first blind via hole)
25B Dummy blind via hole (second blind via hole)
26 conductive thin film layer 27 via filling copper plating layer 28 wiring pattern 29 insulating layer 30 surface treatment layer

Claims (10)

両面に銅箔層を有する絶縁性フィルムの片面より銅箔層及び絶縁性フィルム部を貫いて他面側の銅箔層に達するブラインドビアホールを作製し、このブラインドビアホールに導通化処理層を形成すると共にその導通化処理層上に銅めっき層を形成してブラインドビアホールを充填し、これにより両面の銅箔層を電気的に導通化した半導体装置用両面配線テープキャリアにおいて、
前記ブラインドビアホールは、製品パターンにおける両銅箔層を電気的に導通させるための第1のブラインドビアホールと、テープキャリアが連続的に製造される際の前記銅めっき層による充填率の変動を把握するための、前記第1のブラインドビアホールの直径よりも大きい直径を有する第2のブラインドビアホールとからなることを特徴とする半導体装置用両面配線テープキャリア。
A blind via hole is formed which penetrates the copper foil layer and the insulating film portion from one side of the insulating film having a copper foil layer on both sides and reaches the copper foil layer on the other side, and a conduction treatment layer is formed in the blind via hole. In addition, in the double-sided wiring tape carrier for a semiconductor device in which a copper plating layer is formed on the conductive treatment layer and filled with blind via holes, thereby electrically conducting the copper foil layers on both sides.
The blind via hole grasps a variation in filling rate due to the first blind via hole for electrically connecting both copper foil layers in the product pattern and the copper plating layer when the tape carrier is continuously manufactured. A double-sided wiring tape carrier for a semiconductor device, comprising: a second blind via hole having a diameter larger than that of the first blind via hole.
請求項1記載の半導体装置用両面配線テープキャリアにおいて、
前記第1のブラインドビアホールが、30〜80μm未満の範囲内の大きさの直径を有することを特徴とする半導体装置用両面配線テープキャリア。
In the double-sided wiring tape carrier for a semiconductor device according to claim 1,
The double-sided wiring tape carrier for a semiconductor device, wherein the first blind via hole has a diameter in a range of 30 to less than 80 μm.
請求項1又は2記載の半導体装置用両面配線テープキャリアにおいて、
前記第2のブラインドビアホールが、80μm〜150μmの範囲内の直径を有することを特徴とする半導体装置用両面配線テープキャリア。
In the double-sided wiring tape carrier for a semiconductor device according to claim 1 or 2,
The double-sided wiring tape carrier for a semiconductor device, wherein the second blind via hole has a diameter in a range of 80 μm to 150 μm.
請求項1〜3のいずれかに記載の半導体装置用両面配線テープキャリアにおいて、
前記ブラインドビアホールに形成される導通化処理層が、スズ−パラジウムまたはその化合物、ニッケルまたはその化合物、グラファイト、導電性カーボン、ポリピロール等の導電性ポリマの内から選ばれた1つの導電性皮膜から成ることを特徴とする半導体装置用両面配線テープキャリア。
In the double-sided wiring tape carrier for semiconductor devices according to any one of claims 1 to 3,
The conduction treatment layer formed in the blind via hole is made of one conductive film selected from conductive polymers such as tin-palladium or a compound thereof, nickel or a compound thereof, graphite, conductive carbon, polypyrrole, or the like. A double-sided wiring tape carrier for semiconductor devices.
両面に銅箔層を有する絶縁性フィルムの片面より銅箔層及び絶縁性フィルム部を貫いて他面側の銅箔層に達するブラインドビアホールを作製し、このブラインドビアホールに導通化処理層を形成した後、その導通化処理層上に銅めっき層を形成してブラインドビアホールを充填し、これにより両面の銅箔層を電気的に導通化した構造を得る半導体装置用両面配線テープキャリアの製造方法において、
前記ブラインドビアホールとして、製品パターンにおける両銅箔層を電気的に導通させるための第1のブラインドビアホールと、前記第1のブラインドビアホールの直径よりも大きい直径を有する第2のブラインドビアホールを設け、この第2のブラインドビアホールにおいて、テープキャリアが連続的に製造される際の第1のブラインドビアホールでの前記銅めっき層による充填率の変動を把握し、めっき液を補正することを特徴とする半導体装置用両面配線テープキャリアの製造方法。
A blind via hole was made to reach the copper foil layer on the other side through the copper foil layer and the insulating film part from one side of the insulating film having the copper foil layer on both sides, and a conduction treatment layer was formed in this blind via hole In a method for manufacturing a double-sided wiring tape carrier for a semiconductor device, a copper plated layer is formed on the conductive layer and filled with blind via holes, thereby obtaining a structure in which the copper foil layers on both sides are electrically conductive. ,
As the blind via hole, a first blind via hole for electrically connecting both copper foil layers in the product pattern and a second blind via hole having a diameter larger than the diameter of the first blind via hole are provided. In the second blind via hole, a semiconductor device characterized by grasping a variation in filling rate due to the copper plating layer in the first blind via hole when the tape carrier is continuously manufactured and correcting the plating solution For manufacturing double-sided wiring tape carrier for use in a vehicle.
請求項5記載の半導体装置用両面配線テープキャリアの製造方法において、
前記第2のブラインドビアホールの直径を、80μm〜150μmの範囲内にすることを特徴とする半導体装置用両面配線テープキャリアの製造方法。
In the manufacturing method of the double-sided wiring tape carrier for semiconductor devices according to claim 5,
A method of manufacturing a double-sided wiring tape carrier for a semiconductor device, wherein a diameter of the second blind via hole is in a range of 80 μm to 150 μm.
請求項5又は6記載の半導体装置用両面配線テープキャリアの製造方法において、
前記ブラインドビアホール部の銅めっき層の形成方法として、銅めっきを絶縁性フィルム層の厚さ分以上に充填させた、いわゆるビアフィリング銅めっき法を用いることを特徴とする半導体装置用両面配線テープキャリアの製造方法。
In the manufacturing method of the double-sided wiring tape carrier for semiconductor devices according to claim 5 or 6,
A double-sided wiring tape carrier for a semiconductor device using a so-called via filling copper plating method in which copper plating is filled more than the thickness of the insulating film layer as a method of forming the copper plating layer of the blind via hole portion. Manufacturing method.
請求項5〜7のいずれかに記載の半導体装置用両面配線テープキャリアの製造方法において、
前記導通化処理層を、スズ−パラジウムまたはその化合物、ニッケルまたはその化合物、グラファイト、導電性カーボン、ポリピロール等の導電性ポリマの内から選ばれた1つの導電性皮膜により形成することを特徴とする半導体装置用両面配線テープキャリアの製造方法。
In the manufacturing method of the double-sided wiring tape carrier for semiconductor devices in any one of Claims 5-7,
The conductive treatment layer is formed of one conductive film selected from conductive polymers such as tin-palladium or a compound thereof, nickel or a compound thereof, graphite, conductive carbon, or polypyrrole. Manufacturing method of double-sided wiring tape carrier for semiconductor device.
請求項5〜8のいずれかに記載の半導体装置用両面配線テープキャリアの製造方法において、
前記テープキャリアの両面の銅層をフォトエッチング法により配線パターンに形成し、該配線パターンにニッケル、金、銀、スズめっきなどの表面処理皮膜を施し、この配線パターン上に、熱硬化性または感光性のソルダーレジストまたはカバーレイ等の絶縁層を形成することを特徴とする半導体装置用両面配線テープキャリアの製造方法。
In the manufacturing method of the double-sided wiring tape carrier for semiconductor devices in any one of Claims 5-8,
Copper layers on both sides of the tape carrier are formed into a wiring pattern by a photoetching method, and a surface treatment film such as nickel, gold, silver, tin plating is applied to the wiring pattern, and a thermosetting or photosensitive layer is formed on the wiring pattern. A method of manufacturing a double-sided wiring tape carrier for a semiconductor device, comprising forming an insulating layer such as a solder resist or a coverlay.
請求項5〜9のいずれかに記載の半導体装置用両面配線テープキャリアの製造方法において、
前記ブラインドビアホールの作製方法が、前記絶縁性フィルムの片面においてフォトエッチング法により所望の形に銅箔を溶解除去し、銅箔を溶解除去した部分に露出した絶縁性フィルム部をCO2等のガスレーザー照射法または湿式エッチング法等により除去してブラインドビアホールを作製する方法によるか、又は、YAG等の固体レーザー照射法により銅箔と絶縁性フィルム部を一括で開口させる方法によることを特徴とする半導体装置用両面配線テープキャリアの製造方法。
In the manufacturing method of the double-sided wiring tape carrier for semiconductor devices in any one of Claims 5-9,
The method for producing the blind via hole is such that a copper foil is dissolved and removed in a desired shape on one side of the insulating film by a photo-etching method, and the insulating film portion exposed in the portion where the copper foil is dissolved and removed is removed with a gas such as CO 2. It is characterized by a method of producing a blind via hole by removing by a laser irradiation method or a wet etching method or a method of opening a copper foil and an insulating film part by a solid laser irradiation method such as YAG. Manufacturing method of double-sided wiring tape carrier for semiconductor device.
JP2004307094A 2004-10-21 2004-10-21 Method for manufacturing double-sided wiring tape carrier for semiconductor device Expired - Fee Related JP4150930B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004307094A JP4150930B2 (en) 2004-10-21 2004-10-21 Method for manufacturing double-sided wiring tape carrier for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004307094A JP4150930B2 (en) 2004-10-21 2004-10-21 Method for manufacturing double-sided wiring tape carrier for semiconductor device

Publications (2)

Publication Number Publication Date
JP2006120858A true JP2006120858A (en) 2006-05-11
JP4150930B2 JP4150930B2 (en) 2008-09-17

Family

ID=36538456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004307094A Expired - Fee Related JP4150930B2 (en) 2004-10-21 2004-10-21 Method for manufacturing double-sided wiring tape carrier for semiconductor device

Country Status (1)

Country Link
JP (1) JP4150930B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008126522A1 (en) * 2007-03-15 2008-10-23 Nippon Mining & Metals Co., Ltd. Copper electrolyte solution and two-layer flexible substrate obtained by using the same
JP2008270411A (en) * 2007-04-18 2008-11-06 Sumitomo Metal Mining Package Materials Co Ltd Method of manufacturing double-sided wiring tape carrier and tape carrier manufactured thereby
JP2010225796A (en) * 2009-03-23 2010-10-07 Hitachi Cable Ltd Manufacturing method for tape carrier for semiconductor device, and tape carrier for semiconductor device
KR101514024B1 (en) * 2013-07-23 2015-04-22 (주)이수엑사보드 Copper Clad Laminate of Fill plating and Plating Method
KR101870191B1 (en) * 2012-03-05 2018-06-22 해성디에스 주식회사 Manufacturing method of circuit board
JP2020087996A (en) * 2018-11-16 2020-06-04 凸版印刷株式会社 Multi-sided multilayer wiring board, plating thickness determination method, and multilayer wiring board manufacturing method
JP2020181949A (en) * 2019-04-26 2020-11-05 新光電気工業株式会社 Wiring board and manufacturing method therefor
JPWO2019102571A1 (en) * 2017-11-24 2020-11-19 新電元工業株式会社 Manufacturing method of detection substrate, union and detection substrate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291954A (en) * 2000-02-01 2001-10-19 Shinko Electric Ind Co Ltd Via-filling plating method
JP2002110747A (en) * 2000-09-29 2002-04-12 Toppan Printing Co Ltd Method for manufacturing film carrier
JP2003101234A (en) * 2001-09-27 2003-04-04 Toppan Printing Co Ltd Multilayer wiring board as well as method and apparatus of manufacturing the same
JP2004128177A (en) * 2002-10-02 2004-04-22 Hitachi Cable Ltd Wiring board and its manufacturing method, and semiconductor device
JP2004200520A (en) * 2002-12-19 2004-07-15 Hitachi Cable Ltd Tape carrier for semiconductor device, and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291954A (en) * 2000-02-01 2001-10-19 Shinko Electric Ind Co Ltd Via-filling plating method
JP2002110747A (en) * 2000-09-29 2002-04-12 Toppan Printing Co Ltd Method for manufacturing film carrier
JP2003101234A (en) * 2001-09-27 2003-04-04 Toppan Printing Co Ltd Multilayer wiring board as well as method and apparatus of manufacturing the same
JP2004128177A (en) * 2002-10-02 2004-04-22 Hitachi Cable Ltd Wiring board and its manufacturing method, and semiconductor device
JP2004200520A (en) * 2002-12-19 2004-07-15 Hitachi Cable Ltd Tape carrier for semiconductor device, and method for manufacturing the same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008126522A1 (en) * 2007-03-15 2008-10-23 Nippon Mining & Metals Co., Ltd. Copper electrolyte solution and two-layer flexible substrate obtained by using the same
JPWO2008126522A1 (en) * 2007-03-15 2010-07-22 日鉱金属株式会社 Copper electrolyte and two-layer flexible substrate obtained using the same
JP2008270411A (en) * 2007-04-18 2008-11-06 Sumitomo Metal Mining Package Materials Co Ltd Method of manufacturing double-sided wiring tape carrier and tape carrier manufactured thereby
JP2010225796A (en) * 2009-03-23 2010-10-07 Hitachi Cable Ltd Manufacturing method for tape carrier for semiconductor device, and tape carrier for semiconductor device
KR101870191B1 (en) * 2012-03-05 2018-06-22 해성디에스 주식회사 Manufacturing method of circuit board
KR101514024B1 (en) * 2013-07-23 2015-04-22 (주)이수엑사보드 Copper Clad Laminate of Fill plating and Plating Method
JP6995879B2 (en) 2017-11-24 2022-01-17 新電元工業株式会社 Manufacturing method of detection board, union and detection board
JPWO2019102571A1 (en) * 2017-11-24 2020-11-19 新電元工業株式会社 Manufacturing method of detection substrate, union and detection substrate
US11268988B2 (en) 2017-11-24 2022-03-08 Shindengen Electric Manufacturing Co., Ltd. Detection substrate, assembly, and method for manufacturing detection substrate
JP2020087996A (en) * 2018-11-16 2020-06-04 凸版印刷株式会社 Multi-sided multilayer wiring board, plating thickness determination method, and multilayer wiring board manufacturing method
JP7192423B2 (en) 2018-11-16 2022-12-20 凸版印刷株式会社 Plating thickness determination method and multilayer wiring board manufacturing method
JP2020181949A (en) * 2019-04-26 2020-11-05 新光電気工業株式会社 Wiring board and manufacturing method therefor
JP7313894B2 (en) 2019-04-26 2023-07-25 新光電気工業株式会社 Wiring board and method for manufacturing wiring board

Also Published As

Publication number Publication date
JP4150930B2 (en) 2008-09-17

Similar Documents

Publication Publication Date Title
JP5524833B2 (en) Copper foil roughening treatment method and copper foil for printed wiring board obtained by the roughening treatment method
KR101705403B1 (en) Adhesiveless copper clad laminates and printed wiring assembly having adhesiveless copper clad laminates as substrate
JP5175992B1 (en) Ultrathin copper foil, method for producing the same, and ultrathin copper layer
JP4955104B2 (en) Method for forming an electronic circuit
JP4150930B2 (en) Method for manufacturing double-sided wiring tape carrier for semiconductor device
KR100999207B1 (en) Two-layer flexible substrate
TWI500824B (en) An electronic circuit and a method for forming the same, and a copper-clad laminate for forming an electronic circuit
CN107708316A (en) A kind of preparation method of superfinishing fine rule road
TWI487437B (en) Electronic circuit and method for forming the same, and copper composite sheet for forming electronic circuit
JP2011006773A (en) Sulfuric acid base copper plating liquid for semi-additive and method for producing printed circuit board
Leisner et al. Recent progress in pulse reversal plating of copper for electronics applications
JPWO2020246467A1 (en) Surface-treated copper foil, copper-clad laminate, and printed wiring board
JP4672189B2 (en) Manufacturing method of wiring board or semiconductor circuit
JP4354139B2 (en) Wiring board manufacturing method
JP2009167506A (en) Acid copper electroplating solution and method for producing fine wiring circuit using the same
Gupta et al. High‐conductance customized copper interconnections produced by laser seeding and selective electrodeposition
JP5365296B2 (en) Wet plating method and wet plating apparatus
JP2893916B2 (en) Electroplating method for printed wiring board
US20070215479A1 (en) Method for monitoring the filling performance of copper plating formula for microvia filling
JP4385824B2 (en) Method and apparatus for analyzing electrolytic copper plating solution
JP2010278222A (en) Both-surface wiring circuit board and method of manufacturing the same
JP5835827B2 (en) Filling liquid evaluation device, filling property evaluation substrate, filled property evaluation electrode group, and reuse method thereof
He et al. Fabrication and surface treatment of fine copper lines for HDI printed circuit board with modified full-additive method
JP2007154260A (en) Method of depositing lead-free plating film
WO2016194880A1 (en) Method for measuring surface area of roughened copper surface

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060414

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080604

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080617

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130711

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees