[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2006114716A - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
JP2006114716A
JP2006114716A JP2004300949A JP2004300949A JP2006114716A JP 2006114716 A JP2006114716 A JP 2006114716A JP 2004300949 A JP2004300949 A JP 2004300949A JP 2004300949 A JP2004300949 A JP 2004300949A JP 2006114716 A JP2006114716 A JP 2006114716A
Authority
JP
Japan
Prior art keywords
frame
power semiconductor
heat sink
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004300949A
Other languages
English (en)
Inventor
Yasushi Nakajima
泰 中島
Hiroaki Maeda
浩明 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004300949A priority Critical patent/JP2006114716A/ja
Publication of JP2006114716A publication Critical patent/JP2006114716A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 フレームの放熱板との接合部がパワー半導体素子に近づいてもパワー半導体素子に影響を与えない、小型化が可能な電力用半導体装置を提供する。
【解決手段】 放熱板に取り付けられた半導体素子と、放熱板に超音波接合されたフレームとを含む電力用半導体装置において、放熱板の硬さが、フレームの硬さより大きい。放熱板に設けられた突起部により、放熱板とフレームとが接合される。フレームに設けられた突起部により、放熱板とフレームとが接合される。
【選択図】図2

Description

本発明は、電力用半導体装置に関し、特に、小型化された電力用半導体装置に関する。
電力用半導体装置は、放熱板にはんだ付けされたパワー半導体素子を含む。放熱板にはさらにフレームが超音波接合されている。一方、パワー半導体素子のボンディングパッドには、ボンディングワイヤにより他のフレームが接続されている。放熱板やパワー半導体素子はモールド樹脂により封止され、フレームがモールド樹脂より外部に突出した構造となっている(例えば、特許文献1参照)。
特開2004−186622号公報
パワー半導体素子とフレームとの接合部では、金属の変形が数十μm以上でないと十分な接合強度が得られない。超音波接合工程において、フレームと放熱板は、加えられた超音波エネルギにより変形を伴いながら接合されるが、十分な接合強度を得るためには、フレームと一緒に放熱板も変形する。このため、パワー半導体素子の近傍にフレームの接合部を配置すると、接合時の放熱板の変形によりパワー半導体素子が応力を受けて破損等するため、パワー半導体素子と接合部との間の距離を、例えば5mm以上とする必要があり、電力用半導体装置の小型化が困難であった。
また、フレームは、幅、長さ、および厚みに応じた剛性を有するが、フレームの剛性が大きいほど超音波接合の接合性が悪くなる。
図1は、フレームの長さを変えた場合の、超音波接合の接合エネルギと接合強度との関係である。波線は、接合部が所望の信頼性を達成するのに必要な接合強度を示し、これより下方では強度不足となる。
図1からわかるように、短いフレームでは剛性が高くなり、同じ接合エネルギでも小さな接合強度しか得ることができない。一方、長いフレームでは剛性は小さくなるが、占有面積が大きくなるとともに、接続エネルギが大きくなるとネック切れが発生する。
電流量の大きな電力用半導体装置では、例えば、厚さが0.5mm以上、幅が5mm以上のフレームが用いられる。フレームの剛性はフレームの長さに大きく依存するため、フレームの剛性を小さくするためにはフレームを長くする必要があり、この結果、電力用半導体装置が大きくなり小型化が困難であった。
そこで、本発明は、フレームの放熱板への接合部がパワー半導体素子に近づいてパワー半導体素子に影響を与えない、小型化が可能な電力用半導体装置の提供を目的とする。
本発明は、放熱板に取り付けられた半導体素子と、放熱板に超音波接合されたフレームとを含む電力用半導体装置であって、放熱板の硬さが、フレームの硬さより大きいことを特徴とする電力用半導体装置である。
また、本発明は、放熱板に取り付けられた半導体素子と、放熱板に超音波接合されたフレームとを含む電力用半導体装置であって、放熱板に設けられた突起部により、放熱板とフレームとが接合されたことを特徴とする電力用半導体装置である。
また、本発明は、放熱板に取り付けられた半導体素子と、放熱板に超音波接合されたフレームとを含む電力用半導体装置であって、フレームに設けられた突起部により、放熱板とフレームとが接合されたことを特徴とする電力用半導体装置でもある。
このように、本発明にかかる電力用半導体装置では、放熱板とフレームとの接続部とパワー半導体素子との距離を小さくし、電力用半導体装置の小型化が可能となる。
実施の形態1.
図2は、本発明の実施の形態1にかかる電力用半導体装置の断面図であり、全体が100で表される。
電力用半導体装置100は、例えば銅からなる放熱板1を含む。放熱板1の上には、半田層2により、例えばパワーFETやIGBTのようなパワー半導体素子3が固定されている。
パワー半導体素子3に設けられたボンディングパッド(図示せず)とフレーム4とは、金等のボンディングワイヤ5により接続されている。また、放熱板1には、他のフレーム4が超音波接合されている。
放熱板1の裏面には絶縁層6が設けられ、放熱板1の裏面を絶縁している。更に、絶縁層6の裏面は、金等の金属層7に覆われている。放熱板1、パワー半導体素子3等は、モールド樹脂8により封止されている。
放熱板1は、例えば銅合金からなり、放熱板1の厚さは約2〜3mmである。フレーム4は、放熱板1より柔らかい材料である純銅や銅合金からなる。
モールド樹脂8は、例えばシリカ等のフィラーを数十パーセント含有したエポキシからなる。
フレーム4の厚さは約0.5〜1mmである。一方のフレーム4には内部電極が設けられ、例えばAl等のボンディングワイヤ5によりパワー半導体素子3のボンディングパッド(図示せず)と接続されている。
放熱板1との接合部において、フレーム4の断面積は、電流量が50〜100A/mmとなるように決定される。例えば、電流量300Aの電力用半導体装置であれば、フレーム4は、厚みが0.6mm、幅が5mmとなる。
放熱板1とフレーム4との接合は、放熱板1の表面にフレーム4の接合部が重なるように配置し、超音波接合装置を用いた超音波接合で行う。超音波接合は、放熱板1に対してフレーム4を加圧しながら超音波振動させて行う。
電力用半導体装置100では、放熱板1の硬さがフレーム4の硬さより大きくなっている。ここでいう硬さは、ヴィッカース硬さ(Hv)をいう。例えば、放熱板1が銅と鉄の合金からなり、フレーム4が純銅からなる。
かかる場合、フレーム4を放熱板1に接合する時の変形量は、フレーム4の変形量が放熱板1の変形量より大きくなる。即ち、フレーム4が大きく変形する一方、放熱板1の変形は非常に小さくなる。
より具体的には、放熱板1は、99.9%が銅、残部が例えばFe、Ni、Sn、Cr、Zr、Al等の、分散強化型の析出相を有する銅合金からなる。かかる放熱板1のヴィッカース硬さ(Hv)は、約100〜150である。一方、フレーム4は、C1020系の99.99%銅、いわゆる純銅からなる。かかるフレーム4のヴィッカース硬さ(Hv)は、Hv=約75〜100である。このような放熱板1とフレーム4との組み合わせを用いることにより、フレーム4の変形を大きくし、放熱板1の変形を抑えることができる。
ここでは、放熱板1に99.9%銅、フレーム4に99.99%銅を用いたが、他の組成の組み合わせであってもかまわず、「放熱板1の硬さ>フレーム4の硬さ」とすることで、同様の効果が得られる。
また、銅以外にアルミニウム等を用いた場合でも、「放熱板1の硬さ>フレーム4の硬さ」とすることで、同様の効果が得られる。
放熱板1にはんだ付けされたパワー半導体素子3において、放熱板1が変形することは、パワー半導体素子3に応力を与え、破損等の原因となる。しかしながら、「放熱板1の硬さ>フレーム4の硬さ」とすることで、放熱板1の変形は接合部近傍の局所的な変形となり、パワー半導体素子3には影響を与えなくなる。
実際に歪ゲージを用いて測定したところ、パワー半導体素子3とフレーム4の接合部との間隔を3mmとした場合、パワー半導体素子3の表面に貼り付けた歪ゲージで測定した応力は10MPa程度であった。この程度の応力であれば、パワー半導体素子3には影響を与えることはない。
このように、本実施の形態では、「放熱板1の硬さ>フレーム4の硬さ」となるように放熱板1およびフレーム4の材料を選択することにより、パワー半導体素子3とフレーム4の接合部との間隔を小さくすることができる。この結果、放熱板1の面積を小さくでき、電力用半導体装置100の小型化が可能となる。
なお、絶縁層6には、BNフィラー、Alフィラー、AlNフィラーなどの高熱伝導性の絶縁物を、数十%以上エポキシに含有させた材料のような、モールド樹脂8よりも熱伝導率の高い材料を用いることが、放熱性を向上させるために望ましい。
即ち、モールド樹脂8と同一材料で絶縁層6を形成した場合、放熱板1の裏面での絶縁性を十分に確保するためには、絶縁層6の厚みを約0.5mmとする必要があるのに対し、BNフィラー等を含有したエポキシを絶縁層6の材料に用いた場合には、その厚さは約0.4〜0.3mmと薄くできる。この結果、絶縁層6の熱抵抗が小さくなり、電力用半導体装置100の放熱性が向上する。
また、絶縁層6の裏面を金属層7で覆うことにより、電力用半導体装置100を放熱フィンに取り付けた場合に、絶縁層6を保護できる。金属層7の厚みは、約0.1〜0.3mmに設定すれば、保護機能が十分得られる。
なお、絶縁層6は、セラミック基板でも良く、例えば、厚みが0.5mmのAl板に放熱板相当のメタライズ層を形成し、放熱板1と半田等で接合したものでも良い。
また、図2に示すように、放熱板1の表面には、モールド樹脂8との密着性を向上させるために、溝や凹み加工を施しても良い。更に、溝や凹みがあったほうが接合面積が増すために、フレーム4と放熱板1との接合性は向上する。
実施の形態2.
図3は、本発明の実施の形態2にかかる電力用半導体装置の断面図であり、全体が200で表される。図3中、図2と同一符号は、同一または相当箇所を示す。
電力用半導体装置200では、放熱板1に設けられた突起部10により、放熱板1とフレーム4とが接合されている。
このように、放熱板1に突起部10を設け、突起部10とフレーム4とを接合させることにより、超音波接合工程において突起部10を優先的に塑性変形させ、放熱板1の変形を抑えることができる。この結果、パワー半導体素子1と突起部10(フレーム4)との距離を小さくすることができ、電力用半導体装置200の小型化が可能となる。
実施の形態3.
図4は、本発明の実施の形態3にかかる電力用半導体装置の断面図であり、全体が300で表される。図4中、図2と同一符号は、同一または相当箇所を示す。
電力用半導体装置300では、フレーム4に設けられた突起部20により、放熱板1とフレーム4とが接合されている。突起部20は、例えば、フレーム4をプレス加工して形成する。
このように、フレーム4に突起部20を設け、突起部20と放熱板1とを接合させることにより、超音波接合工程において突起部20を優先的に塑性変形させ、放熱板1の変形を抑えることができる。この結果、パワー半導体素子1と突起部20(フレーム4)との距離を小さくすることができ、電力用半導体装置300の小型化が可能となる。
実施の形態4.
図5は、本発明の実施の形態4にかかる電力用半導体装置の断面図であり、全体が400で表される。図4中、図2と同一符号は、同一または相当箇所を示す。
電力用半導体装置400では、フレーム4が、放熱板1との接合部と末端部との間に、フレーム4の長さを大きくする迂回部30を有する。
このように、フレーム4の長さを大きくすると、図1に示すように、接合エネルギが小さくても十分な接合強度が得られる。この結果、超音波接合時の放熱板1の変形量を低減でき、パワー半導体素子1と接合部との距離を小さくして、電力用半導体装置400の小型化が可能となる。
また、フレームと放熱板との距離が離れているため、電力用半導体装置400の反りも低減できる。
なお、本実施の形態にかかる構造は、上述の実施の形態1〜3に示した電力用半導体装置100、200、300にも適用できる。
フレームの長さを変えた場合の、超音波接合の接合エネルギと接合強度との関係を表すグラフである。 本発明の実施の形態1にかかる電力用半導体装置の断面図である。 本発明の実施の形態2にかかる電力用半導体装置の断面図である。 本発明の実施の形態3にかかる電力用半導体装置の断面図である。 本発明の実施の形態4にかかる電力用半導体装置の断面図である。
符号の説明
1 放熱板、2 半田層、3 パワー半導体素子、4 フレーム、5 ボンディングワイヤ、6 絶縁層、7 金属層、8 モールド樹脂、100 電力用半導体装置。

Claims (4)

  1. 放熱板に取り付けられた半導体素子と、該放熱板に超音波接合されたフレームとを含む電力用半導体装置であって、
    該放熱板の硬さが、該フレームの硬さより大きいことを特徴とする電力用半導体装置。
  2. 放熱板に取り付けられた半導体素子と、該放熱板に超音波接合されたフレームとを含む電力用半導体装置であって、
    該放熱板に設けられた突起部により、該放熱板と該フレームとが接合されたことを特徴とする電力用半導体装置。
  3. 放熱板に取り付けられた半導体素子と、該放熱板に超音波接合されたフレームとを含む電力用半導体装置であって、
    該フレームに設けられた突起部により、該放熱板と該フレームとが接合されたことを特徴とする電力用半導体装置。
  4. 上記フレームが、上記放熱板との接合部と、末端部との間に、該フレームの長さを大きくする迂回部を含むことを特徴とする請求項1〜3のいずれかに記載の電力用半導体装置。

JP2004300949A 2004-10-15 2004-10-15 電力用半導体装置 Pending JP2006114716A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004300949A JP2006114716A (ja) 2004-10-15 2004-10-15 電力用半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004300949A JP2006114716A (ja) 2004-10-15 2004-10-15 電力用半導体装置

Publications (1)

Publication Number Publication Date
JP2006114716A true JP2006114716A (ja) 2006-04-27

Family

ID=36382980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004300949A Pending JP2006114716A (ja) 2004-10-15 2004-10-15 電力用半導体装置

Country Status (1)

Country Link
JP (1) JP2006114716A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010080611A (ja) * 2008-09-25 2010-04-08 Nitto Shinko Kk 半導体モジュール及び半導体モジュール製造方法
CN103035587A (zh) * 2012-12-11 2013-04-10 国网智能电网研究院 一种大功率igbt模块封装结构
JP2017208486A (ja) * 2016-05-19 2017-11-24 株式会社ミスズ工業 表面に凹凸を有する金属部材、ヒートスプレッダ、半導体パッケージ及びそれらの製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0434957A (ja) * 1990-05-30 1992-02-05 Toshiba Corp ハイブリッドモジュール
JPH04321259A (ja) * 1991-02-25 1992-11-11 Fuji Electric Co Ltd 半導体装置
JPH065742A (ja) * 1992-06-22 1994-01-14 Mitsubishi Electric Corp 半導体装置、その封止に用いられる樹脂および半導体装置の製造方法
JPH08195471A (ja) * 1995-01-17 1996-07-30 Hitachi Ltd モジュール型半導体装置
JP2000003981A (ja) * 1998-06-12 2000-01-07 Hitachi Ltd 半導体装置およびその製造方法
JP2002270736A (ja) * 2001-03-14 2002-09-20 Mitsubishi Electric Corp 半導体装置
JP2004186622A (ja) * 2002-12-06 2004-07-02 Mitsubishi Electric Corp 樹脂封止型半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0434957A (ja) * 1990-05-30 1992-02-05 Toshiba Corp ハイブリッドモジュール
JPH04321259A (ja) * 1991-02-25 1992-11-11 Fuji Electric Co Ltd 半導体装置
JPH065742A (ja) * 1992-06-22 1994-01-14 Mitsubishi Electric Corp 半導体装置、その封止に用いられる樹脂および半導体装置の製造方法
JPH08195471A (ja) * 1995-01-17 1996-07-30 Hitachi Ltd モジュール型半導体装置
JP2000003981A (ja) * 1998-06-12 2000-01-07 Hitachi Ltd 半導体装置およびその製造方法
JP2002270736A (ja) * 2001-03-14 2002-09-20 Mitsubishi Electric Corp 半導体装置
JP2004186622A (ja) * 2002-12-06 2004-07-02 Mitsubishi Electric Corp 樹脂封止型半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010080611A (ja) * 2008-09-25 2010-04-08 Nitto Shinko Kk 半導体モジュール及び半導体モジュール製造方法
CN103035587A (zh) * 2012-12-11 2013-04-10 国网智能电网研究院 一种大功率igbt模块封装结构
JP2017208486A (ja) * 2016-05-19 2017-11-24 株式会社ミスズ工業 表面に凹凸を有する金属部材、ヒートスプレッダ、半導体パッケージ及びそれらの製造方法

Similar Documents

Publication Publication Date Title
JP6433590B2 (ja) 電力用半導体装置の製造方法および電力用半導体装置
CN109314063B (zh) 电力用半导体装置
JP2019040971A (ja) 半導体装置
JP2012079914A (ja) パワーモジュールおよびその製造方法
JP2008117825A (ja) パワー半導体デバイス
JP2012099821A (ja) ベースプレート
CN111052353A (zh) 半导体装置
JP6945418B2 (ja) 半導体装置および半導体装置の製造方法
JP5131148B2 (ja) 半導体装置
JP2013183038A (ja) 半導体装置
JP2006114716A (ja) 電力用半導体装置
JP2007227762A (ja) 半導体装置及びこれを備えた半導体モジュール
JP2004296837A (ja) 半導体装置
JP2020047377A (ja) 半導体装置、半導体装置の製造方法
CN112335025A (zh) 半导体装置
JP7419781B2 (ja) 半導体モジュール
WO2017077729A1 (ja) 半導体モジュール及びその製造方法
JP6064845B2 (ja) 半導体装置
JP4797492B2 (ja) 半導体装置
JP2016134547A (ja) 半導体装置
JP2005347684A (ja) 半導体装置
JP2011222707A (ja) 電力用半導体装置
US20240234288A1 (en) Semiconductor package
JP2003234382A (ja) 半導体装置
JP2006114601A (ja) 蓋体と電子部品用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090616

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101214