JP2006196663A - Etching method, program, recording, computer-readable recording medium, and plasma processor - Google Patents
Etching method, program, recording, computer-readable recording medium, and plasma processor Download PDFInfo
- Publication number
- JP2006196663A JP2006196663A JP2005006332A JP2005006332A JP2006196663A JP 2006196663 A JP2006196663 A JP 2006196663A JP 2005006332 A JP2005006332 A JP 2005006332A JP 2005006332 A JP2005006332 A JP 2005006332A JP 2006196663 A JP2006196663 A JP 2006196663A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- gas
- silicon
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- E—FIXED CONSTRUCTIONS
- E03—WATER SUPPLY; SEWERAGE
- E03F—SEWERS; CESSPOOLS
- E03F5/00—Sewerage structures
- E03F5/04—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps
-
- E—FIXED CONSTRUCTIONS
- E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
- E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
- E02D29/00—Independent underground or underwater structures; Retaining walls
- E02D29/12—Manhole shafts; Other inspection or access chambers; Accessories therefor
- E02D29/14—Covers for manholes or the like; Frames for covers
-
- E—FIXED CONSTRUCTIONS
- E03—WATER SUPPLY; SEWERAGE
- E03F—SEWERS; CESSPOOLS
- E03F5/00—Sewerage structures
- E03F5/04—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps
- E03F2005/0416—Gullies inlets, road sinks, floor drains with or without odour seals or sediment traps with an odour seal
Landscapes
- Engineering & Computer Science (AREA)
- Life Sciences & Earth Sciences (AREA)
- Mining & Mineral Resources (AREA)
- Hydrology & Water Resources (AREA)
- Public Health (AREA)
- Water Supply & Treatment (AREA)
- Environmental & Geological Engineering (AREA)
- General Life Sciences & Earth Sciences (AREA)
- Health & Medical Sciences (AREA)
- Paleontology (AREA)
- Civil Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Structural Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- ing And Chemical Polishing (AREA)
Abstract
Description
本発明は,基板上に積層されたシリコン系絶縁膜をエッチングするエッチング方法,当該エッチング方法を実行するためのプログラム,コンピュータ読み取り可能な記録媒体及びプラズマ処理装置に関する。 The present invention relates to an etching method for etching a silicon-based insulating film stacked on a substrate, a program for executing the etching method, a computer-readable recording medium, and a plasma processing apparatus.
例えば多層配線構造などを有する電子デバイスの製造プロセスにおいては,例えば基板の下地膜上にシリコン系絶縁膜が多層に形成される。その後,そのシリコン系絶縁膜が積層されて形成された積層膜は,溝やホールなどの所定形状にエッチングされる。従来,この積層膜のエッチングは,例えば上層から一層ずつ,CF(フロロカーボン)系の反応ガスを含むエッチングガスを用いて行われていたが,スループットの観点から,積層膜を一括してエッチングする方法が提案されている(例えば,特許文献1参照)。また,エッチングガスには,余剰カーボンを除去するために,CF系の反応ガスにO2ガスが添加されているものが用いられていた。 For example, in a manufacturing process of an electronic device having a multilayer wiring structure or the like, for example, silicon-based insulating films are formed in a multilayer on a base film of a substrate. Thereafter, the stacked film formed by stacking the silicon-based insulating films is etched into a predetermined shape such as a groove or a hole. Conventionally, etching of this laminated film has been performed using, for example, an etching gas containing a CF (fluorocarbon) -based reaction gas one layer at a time from the upper layer. Has been proposed (see, for example, Patent Document 1). In addition, an etching gas in which O 2 gas is added to a CF-based reaction gas in order to remove excess carbon has been used.
ところで,電子デバイスには,図10に示すように多層配線構造内に,例えば上下方向にずれた複数のAl配線100が形成されることがある。Al配線100の上層には,下地膜101を介して絶縁性のある積層膜102が形成され,さらにその上層には,エッチングマスクとなるレジスト膜Rが形成される。かかる場合,ずれたAl配線100による影響をなくして,積層膜102の表面を平坦化するために,積層膜102のなかの一層には,SOG(Spin On Glass)膜などの塗布法による塗布絶縁膜103が用いられる。この塗布絶縁膜103は,液体状の塗布液を塗布し乾燥させることによって形成され,上面が平らになるように場所によって膜厚が異なっている。
By the way, in an electronic device, as shown in FIG. 10, a plurality of
このような膜厚が変動している塗布絶縁膜103を有する積層膜102が,上述したように酸素ガスを添加したCF系エッチングガスにより,エッチングされる場合,塗布絶縁膜103は,他の絶縁膜104に比べてエッチング速度が遅いため,積層膜102全体のエッチング時間が塗布絶縁膜103の厚みに大きく影響される。このため,塗布絶縁膜103が厚い場所と薄い場所では,積層膜102のエッチング時間が大きく異なってくる。つまり,積層膜102の表面のエッチングが開始されてから下地膜101が露出するまでの時間が,各Al配線100毎に大きく異なる。この結果,積層膜102全面のエッチングが終了するまでの間に,一部の下地膜101がエッチングガスに長時間曝されることになる。このため,エッチング対象でない下地膜101が削られ,下地膜101が破損,或いは劣化することがあった。
When the laminated
本発明は,かかる点に鑑みてなされたものであり,シリコン系の塗布絶縁膜を含む積層膜をエッチングする場合において,下地膜の破損や劣化を抑制することを目的とする。 The present invention has been made in view of this point, and an object of the present invention is to suppress damage and deterioration of a base film when etching a laminated film including a silicon-based coating insulating film.
上記目的を達成するために,本発明は,基板上に形成され,複数層のシリコン系絶縁膜を有する積層膜をエッチングする方法であって,前記積層膜には,塗布法により形成された塗布シリコン系絶縁膜が含まれており,フッ化炭素系ガスと窒素ガスを含有しかつ酸素ガスを含まないエッチングガスを処理室内に導入し,当該処理室内で基板上の積層膜をエッチングすることを特徴とする。なお,シリコン系絶縁膜とは,シリコンを含有した絶縁膜である。また,シリコン絶縁膜には,シリコンと酸素を含有した,SiO2,SiOF,SiOCなどの酸化シリコン系の絶縁膜が含まれる。 In order to achieve the above object, the present invention provides a method for etching a laminated film formed on a substrate and having a plurality of silicon-based insulating films, wherein the laminated film is formed by a coating method. An etching gas containing a silicon-based insulating film and containing a fluorocarbon-based gas and a nitrogen gas and not containing an oxygen gas is introduced into the processing chamber, and the stacked film on the substrate is etched in the processing chamber. Features. Note that the silicon-based insulating film is an insulating film containing silicon. The silicon insulating film includes a silicon oxide insulating film such as SiO 2 , SiOF, or SiOC containing silicon and oxygen.
本発明のように,エッチングガスの一部として窒素ガスを用いることにより,塗布シリコン系絶縁膜とそれ以外のシリコン系絶縁膜のエッチング速度の差を低減できる。この結果,塗布シリコン系絶縁膜の他のシリコン系絶縁膜に対するエッチング速度が相対的に上昇するので,例えば塗布シリコン系絶縁膜に場所による膜厚差があっても,積層膜のエッチングが終了して下地膜にまで到達するタイミングの時間差を低減できる。したがって,一部の下地膜がエッチングガスに長時間曝されることがなくなり,下地膜の破損や劣化を抑制できる。また,塗布シリコン系絶縁膜とそれ以外のシリコン系絶縁膜のエッチング速度が同程度の速度になるので,エッチングが垂直に行われエッチング形状が改善される。なお,塗布法は,液体の塗布液を基板上に塗布し,乾燥させることにより膜を形成するものである。 By using nitrogen gas as part of the etching gas as in the present invention, the difference in etching rate between the coated silicon-based insulating film and the other silicon-based insulating films can be reduced. As a result, the etching rate of the coated silicon-based insulating film relative to other silicon-based insulating films increases relatively. For example, even if the coated silicon-based insulating film has a film thickness difference depending on the location, the etching of the laminated film is completed. Thus, the time difference in timing to reach the base film can be reduced. Therefore, a part of the base film is not exposed to the etching gas for a long time, and damage and deterioration of the base film can be suppressed. In addition, since the etching rate of the coated silicon-based insulating film and the other silicon-based insulating films are approximately the same, the etching is performed vertically and the etching shape is improved. In the coating method, a film is formed by applying a liquid coating solution on a substrate and drying it.
前記塗布シリコン系絶縁膜は,SOG膜であってもよい。また,窒素ガスの導入量を調整して,前記塗布シリコン系絶縁膜とそれ以外のシリコン系絶縁膜のエッチング速度の比を調整してもよい。こうすることにより,塗布膜とそれ以外の絶縁膜とのエッチング速度比を最適化して,積層膜を所望の形状にエッチングできる。 The coated silicon insulating film may be an SOG film. Further, the ratio of the etching rates of the coated silicon-based insulating film and the other silicon-based insulating films may be adjusted by adjusting the amount of nitrogen gas introduced. By doing so, the laminated film can be etched into a desired shape by optimizing the etching rate ratio between the coating film and the other insulating film.
前記積層膜には,前記塗布シリコン系絶縁膜以外に,化学気相成長法により形成されたCVDシリコン系絶縁膜が含まれていてもよい。前記CVDシリコン系絶縁膜は,シリコン酸化膜であってもよい。 The laminated film may include a CVD silicon-based insulating film formed by chemical vapor deposition in addition to the coated silicon-based insulating film. The CVD silicon-based insulating film may be a silicon oxide film.
前記窒素ガスの導入量は,エッチングガスの全流量の30〜40%の流量に調整されるようにしてもよい。 The introduction amount of the nitrogen gas may be adjusted to a flow rate of 30 to 40% of the total flow rate of the etching gas.
前記積層膜の下地膜は,窒素系の金属膜であってもよい。かかる場合,エッチングガスによる積層膜と下地膜とのエッチング選択比が上がる。それ故,下地膜のエッチングがさらに抑制され,下地膜の破損が抑制される。なお,前記窒素系の金属膜は,窒化チタンであってもよい。 The underlying film of the laminated film may be a nitrogen-based metal film. In such a case, the etching selectivity between the laminated film and the base film by the etching gas increases. Therefore, etching of the base film is further suppressed, and damage to the base film is suppressed. The nitrogen-based metal film may be titanium nitride.
別の観点による本発明によれば,請求項1〜8のいずれかに記載のエッチング方法をコンピュータに実現させるためのプログラムが提供される。また,別の観点による本発明によれば,請求項1〜8のいずれかに記載のエッチング方法をコンピュータに実現させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。さらに,別の観点による本発明によれば,請求項1〜8のいずれかに記載のエッチング方法を行う制御部を有するプラズマ処理装置が提供される。 According to another aspect of the present invention, there is provided a program for causing a computer to implement the etching method according to any one of claims 1 to 8. According to another aspect of the present invention, there is provided a computer-readable recording medium on which a program for causing a computer to implement the etching method according to any one of claims 1 to 8 is recorded. Furthermore, according to another aspect of the present invention, there is provided a plasma processing apparatus having a control unit that performs the etching method according to any one of claims 1 to 8.
本発明によれば,エッチング時の下地膜の破損や劣化を抑制できるので,デバイスの品質を向上できる。 According to the present invention, damage and deterioration of the underlying film during etching can be suppressed, so that the device quality can be improved.
以下,本発明の好ましい実施の形態について説明する。図1は,本実施の形態にかかるエッチング方法が実施されるエッチング装置1の構成の概略を示す縦断面の説明図である。 Hereinafter, preferred embodiments of the present invention will be described. FIG. 1 is an explanatory view of a longitudinal section showing an outline of a configuration of an etching apparatus 1 in which an etching method according to this embodiment is performed.
エッチング装置1は,例えば略円筒形状の処理容器10を有している。処理容器10の内部には,処理室Sが形成されている。処理容器10は,例えばアルミニウム合金により形成され,内壁面がアルミナ膜又はイットリウム酸化膜により被覆されている。
The etching apparatus 1 has, for example, a substantially
処理容器10内の中央の底部には,絶縁板11を介在して円柱状のサセプタ支持台12が設けられている。サセプタ支持台12上には,基板Wを載置するサセプタ13が支持されている。サセプタ13は,下部電極を構成している。サセプタ13は,例えばアルミニウム合金により形成されている。
A
サセプタ13の上部には,基板Wを保持する静電チャック14が設けられている。静電チャック14は,内部に直流電源15に接続された電極層16を有しており,直流電源15から電極層16に直流電圧を印加し,クーロン力を発生させて,サセプタ13の上面に基板Wを吸着できる。
An electrostatic chuck 14 that holds the substrate W is provided on the
サセプタ支持台12の内部には,リング状の冷媒室17が形成されている。冷媒室17は,配管17a,17bを通じて,処理容器10の外部に設置されたチラーユニット(図示せず)に連通している。冷媒室17には,配管17a,17bを通じて冷媒又は冷却水が循環供給され,この循環供給によりサセプタ13上の基板Wの温度を制御できる。
A ring-
静電チャック14の上面には,サセプタ13及びサセプタ支持台12内を通るガス供給ライン18が通じており,基板Wと静電チャック14との間にHeガスなどの伝熱ガスを供給できる。
A
サセプタ13には,整合器19を介して高周波電源20が電気的に接続されている。高周波電源20は,例えば2MHz〜20MHz程度の周波数の高周波電圧を出力できる。
A high
サセプタ13の上方には,サセプタ13と平行に対向する上部電極30が設けられている。サセプタ13と上部電極30との間には,プラズマ生成空間が形成される。
Above the
上部電極30は,サセプタ13に載置された基板W上に所定のエッチングガスを噴出するシャワーヘッドを構成している。上部電極30は,例えば円板形状を有し,上部電極30には,エッチングガスを処理室S内に導入する多数のガス噴出孔30aが形成されている。
The
処理容器10の上面には,上部電極30のガス噴出孔30aに通じるガス供給管40が接続されている。ガス供給管40は,途中で分岐して,複数,例えば4つの各ガス供給源41,42,43,44に接続されている。本実施の形態においては,例えば第1のガス供給源41には,C4F8ガスが封入されており,第2のガス供給源42には,N2ガスが封入されている。第3のガス供給源43には,Arガスが封入されており,第4のガス供給源44には,COガスが封入されている。ガス供給管40における各ガス供給源に通じる分岐管には,それぞれマスフローコントローラ45が設けられている。これにより,ガス供給源41〜44からのガスを所定の流量比で混合して処理室Sに供給できる。なお,各マスフローコントローラ45における流量制御は,後述する装置制御部46により行われている。
A
エッチング装置1には,直流電源15,高周波電源20及びマスフローコントローラ45などのエッチング処理を実行するための各種諸元の動作を制御する装置制御部46が設けられている。装置制御部46は,例えばコンピュータにより構成され,図2に示すようにエッチング処理を実現するためのプログラムPが記録される記録部46aや,プログラムPを実行するCPUからなる演算部46bなどを備えている。装置制御部46には,例えば図1に示すように工程管理者がエッチング装置1を管理するためにコマンドの入力操作などを行うキーボードやディスプレイから構成されたユーザインターフェイス部47が接続されている。例えばこのインターフェイス部47から,記録媒体によりプログラムPをインストールし,記録部46aに記憶できる。装置制御部46は,プログラムPに従って,マスフローコントローラ45などのエッチング装置1の動作を制御し,所定のエッチング処理を実現できる。
The etching apparatus 1 is provided with an
処理容器10の底部の側方には,図示しない真空ポンプなどの排気装置に通じる排気管50が接続されている。この排気管50からの排気により,処理室S内を所望の圧力に設定できる。
An
処理容器10の周囲には,水平磁場形成磁石60が設けられている。水平磁場形成磁石60により処理室S内に磁場を形成することにより,処理室S内に発生するプラズマを高密度化し,エッチング効率を向上できる。
A horizontal magnetic
次に,以上のエッチング装置1を用いて行われる基板Wのエッチング処理について説明する。基板W上には,例えば図3に示すように下地膜としての窒化チタン膜80,CVDシリコン系絶縁膜としてのTEOS(テトラエトキシシラン)膜81,塗布シリコン系絶縁膜としてのSOG膜82,CVD絶縁膜としてのTEOS膜83及び所定のパターンに露光されたレジスト膜Rが下から順に積層されている。TEOS膜81,83は,TEOSを原料としてCVD法により形成されたSiO2膜(シリコン酸化膜)である。なお,TEOS膜81,SOG膜82及びTEOS膜83により積層膜84が形成されている。このエッチング処理では,積層膜84を上面から凹状に除去し,積層膜84に溝(トレンチ)を形成する。
Next, the etching process of the substrate W performed using the above etching apparatus 1 will be described. On the substrate W, for example, as shown in FIG. 3, a
先ず,基板Wがサセプタ13上に吸着保持される。サセプタ13上において基板Wは,所定温度に調整される。続いて,排気管50からの排気により,処理室S内が所定の圧力に調整される。上部電極30からは,例えばC4F8ガス,N2ガス,Arガス及びCOガスからなるエッチングガスが処理室S内に供給される。例えば,N2ガスは,エッチングガスの全流量の30%〜40%の流量比になるように供給される。高周波電源20により,サセプタ13に高周波が印加され,処理室S内のガスがプラズマ化される。また,処理室S内には,水平磁場形成磁石60により磁場が形成され,プラズマが高密度化される。このプラズマの作用により,図4に示すように基板W上の積層膜84が上面から下方に向けて凹状にエッチングされ,溝が形成される。
First, the substrate W is sucked and held on the
次に,上述のエッチング処理のように,SOG膜82とTEOS膜81,83を有する積層膜84を,C4F8ガスとN2ガスを含むエッチングガスによりエッチングした場合のSOG膜82とTEOS膜81,83のエッチング速度について検証する。
Next, as in the etching process described above, the
図5は,エッチングガスの総流量に対するN2ガスの流量比と,SOG膜82,TEOS膜81,83のエッチング速度との関係を示す実験データである。この実験は,処理圧力:3.99Pa(30mT),高周波パワー:1300W,C4F8/CO/Arの流量:12/50/200cm3/min,基板温度:20℃の条件の下で行われた。図5によれば,SOG膜82とTEOS膜81,83のエッチング速度がN2ガスの流量比に応じて変動し,N2ガスの流量比が30%〜40%になると,SOG膜82とTEOS膜81,83のエッチング速度が近づくことが確認できる。例えばN2ガスの流量比が30%〜40%の場合,SOG膜82とTEOS膜81,83とのエッチング速度比(SOG膜/TEOS膜)が0.6〜0.8以上になっている。このように,N2ガスの流量比を調整することにより,SOG膜82とTEOS膜81,83のエッチング速度を近づけることができ,この結果エッチング形状を改善できる。例えば図6に示すように高さの異なる複数のAl配線90が形成されており,各Al配線90の上層に,下地膜である窒化チタン膜80を介して,TEOS膜81と,厚さの異なるSOG膜82と,TEOS膜83が下から順に形成されているような場合であっても,SOG膜82におけるエッチングがTEOS膜81と同程度の速度で進行するので,エッチングが積層膜84の表面から各Al配線90の窒化チタン膜80に到達するまでのエッチング時間Tの差が低減される。この結果,一部の窒化チタン膜80がエッチングガスに長時間曝されることがなく,窒化チタン膜80の破損や劣化を抑制される。なお,図6における多層膜構造は,説明のためのものであり,実際の縮尺とは異なる。
FIG. 5 is experimental data showing the relationship between the flow rate ratio of the N 2 gas to the total flow rate of the etching gas and the etching rates of the
また,図7に示すように,N2ガスの流量比を上げることにより,レジスト膜Rに対する積層膜84のエッチング選択性が向上することが確認でき,レジスト膜Rの膜減りも抑制できる。
Further, as shown in FIG. 7, it can be confirmed that the etching selectivity of the
次に,上述のエッチング処理のように,エッチングガスにN2ガスを付加した場合の積層膜84と窒化チタン膜80とのエッチング選択比について検証する。図8は,エッチングガスにO2ガスを付加した場合のエッチング状態と,エッチングガスにN2ガスを付加した場合のエッチング状態を示すものである。図9は,図8のエッチング結果から求められた,O2ガスを付加した場合とN2ガスを付加した場合の窒化チタン膜に対するエッチング選択比(積層膜のエッチング速度/窒化チタンのエッチング速度)を示す表である。この実験は,処理圧力:3.99Pa(30mT),高周波パワー:1300W,C4F8/CO/Ar/O2の流量:10/100/200/9cm3/min,C4F8/CO/Ar/N2の流量:12/50/200/60cm3/min,基板温度:20℃の条件で行われた。図9に示すように,O2ガスを付加するよりN2ガスを付加した方が,積層膜の窒化チタン膜に対するエッチング選択比が著しく高いことが確認できる。したがって,エッチングガスにO2ガスではなく,N2ガスを付加することにより,エッチング時の窒化チタン膜80の削れを抑制できる。また,図8から,O2ガスを付加した場合よりもN2ガスを付加した場合の方が,下部の幅が広がるボーイング(bowing)現象が少なく,エッチング形状も改善されている。
Next, the etching selectivity between the
以上,本発明の実施の形態の一例について説明したが,本発明はこの例に限らず種々の態様を採りうるものである。例えば上記実施の形態では,積層膜84がTEOS膜81,SOG膜82及びTEOS膜83が下から順に積層された三層膜であったが,本発明は,SOG膜が少なくとも一層含まれる,他の層数の積層膜のエッチングにも適用できる。また,積層膜84のSOG膜82は,他の塗布シリコン系絶縁膜,例えばSiLK(ダウケミカル社の登録商標),HSQ膜などのLow−k膜(低誘電率膜)であってもよい。また,積層膜84のTEOS膜81,83は,他のCVD膜,例えばHTO,BPSG,BSG,PSG,又はSiOC,SiOFなどのLow−k膜であってもよい。さらに,SOG膜82以外のシリコン系絶縁膜は,CVD膜以外の他の成膜法,例えばスパッタリング法,熱酸化法などにより形成されたものであってもよい。下地膜の窒化チタン膜80は,他の窒素系金属膜,例えばTaN膜であってもよい。また,反応ガスとして供給されるフッ化炭素系ガスも,C4F8に限られず,エッチング材料に応じてCF4,CHF3,C2F6,CH2F2などの他のフッ化炭素系ガスであってもよい。また本発明は,半導体ウェハ,FPD(フラットパネルディスプレイ),フォトマスク用のマスクレチクルなどの基板に対するエッチングに適用できる。
The example of the embodiment of the present invention has been described above, but the present invention is not limited to this example and can take various forms. For example, in the above embodiment, the
本発明は,塗布シリコン系絶縁膜を含む多層の絶縁膜をエッチングする際に有用である。 The present invention is useful when etching a multilayer insulating film including a coated silicon-based insulating film.
1 エッチング装置
10 処理容器
13 サセプタ
30 上部電極
41〜44 ガス供給源
S 処理室
W 基板
DESCRIPTION OF SYMBOLS 1
Claims (11)
前記積層膜には,塗布法により形成された塗布シリコン系絶縁膜が含まれており,
フッ化炭素系ガスと窒素ガスを含有しかつ酸素ガスを含まないエッチングガスを処理室内に導入し,当該処理室内で基板上の積層膜をエッチングすることを特徴とする,エッチング方法。 A method of etching a stacked film formed on a substrate and having a plurality of silicon-based insulating films,
The laminated film includes a coated silicon insulating film formed by a coating method,
An etching method comprising introducing an etching gas containing a fluorocarbon gas and a nitrogen gas and not containing an oxygen gas into a processing chamber, and etching the laminated film on the substrate in the processing chamber.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005006332A JP2006196663A (en) | 2005-01-13 | 2005-01-13 | Etching method, program, recording, computer-readable recording medium, and plasma processor |
TW095101054A TWI390626B (en) | 2005-01-13 | 2006-01-11 | Etching methods, programs, computer-readable recording media and plasma processing devices |
KR1020060002951A KR100761563B1 (en) | 2005-01-13 | 2006-01-11 | Etching method, program, computer readable storage medium and plasma processing apparatus |
CNB2006100012803A CN100508135C (en) | 2005-01-13 | 2006-01-12 | Etching method, program, computer readable storage medium and plasma processing apparatus |
US11/330,336 US7655570B2 (en) | 2005-01-13 | 2006-01-12 | Etching method, program, computer readable storage medium and plasma processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005006332A JP2006196663A (en) | 2005-01-13 | 2005-01-13 | Etching method, program, recording, computer-readable recording medium, and plasma processor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006196663A true JP2006196663A (en) | 2006-07-27 |
Family
ID=36802502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005006332A Pending JP2006196663A (en) | 2005-01-13 | 2005-01-13 | Etching method, program, recording, computer-readable recording medium, and plasma processor |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP2006196663A (en) |
KR (1) | KR100761563B1 (en) |
CN (1) | CN100508135C (en) |
TW (1) | TWI390626B (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015070232A (en) * | 2013-09-30 | 2015-04-13 | 株式会社東芝 | Semiconductor device manufacturing method and semiconductor manufacturing device |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8298959B2 (en) * | 2009-06-03 | 2012-10-30 | Applied Materials, Inc. | Method and apparatus for etching |
US9396960B2 (en) * | 2012-11-01 | 2016-07-19 | Tokyo Electron Limited | Plasma processing method and plasma processing apparatus |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11330057A (en) * | 1998-05-08 | 1999-11-30 | Tokyo Electron Ltd | Method for etching oxide film |
JP2001077086A (en) * | 1999-08-31 | 2001-03-23 | Oki Electric Ind Co Ltd | Dry etching method of semiconductor device |
JP2001127040A (en) * | 1999-10-26 | 2001-05-11 | Tokyo Electron Ltd | Etching method |
JP2001351974A (en) * | 2000-06-08 | 2001-12-21 | Seiko Epson Corp | Manufacturing method of semiconductor device |
WO2002039494A1 (en) * | 2000-11-08 | 2002-05-16 | Daikin Industries, Ltd. | Dry etching gas and method for dry etching |
JP2003533042A (en) * | 2000-05-12 | 2003-11-05 | 東京エレクトロン株式会社 | Method for etching highly selective SAC |
JP2004193627A (en) * | 1999-06-24 | 2004-07-08 | Renesas Technology Corp | Method of manufacturing semiconductor integrated circuit device |
JP2004200299A (en) * | 2002-12-17 | 2004-07-15 | Toshiba Corp | Method of manufacturing electronic device |
JP2005005697A (en) * | 2003-05-21 | 2005-01-06 | Semiconductor Leading Edge Technologies Inc | Manufacturing method of semiconductor device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5269879A (en) * | 1991-10-16 | 1993-12-14 | Lam Research Corporation | Method of etching vias without sputtering of underlying electrically conductive layer |
-
2005
- 2005-01-13 JP JP2005006332A patent/JP2006196663A/en active Pending
-
2006
- 2006-01-11 KR KR1020060002951A patent/KR100761563B1/en not_active IP Right Cessation
- 2006-01-11 TW TW095101054A patent/TWI390626B/en not_active IP Right Cessation
- 2006-01-12 CN CNB2006100012803A patent/CN100508135C/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11330057A (en) * | 1998-05-08 | 1999-11-30 | Tokyo Electron Ltd | Method for etching oxide film |
JP2004193627A (en) * | 1999-06-24 | 2004-07-08 | Renesas Technology Corp | Method of manufacturing semiconductor integrated circuit device |
JP2001077086A (en) * | 1999-08-31 | 2001-03-23 | Oki Electric Ind Co Ltd | Dry etching method of semiconductor device |
JP2001127040A (en) * | 1999-10-26 | 2001-05-11 | Tokyo Electron Ltd | Etching method |
JP2003533042A (en) * | 2000-05-12 | 2003-11-05 | 東京エレクトロン株式会社 | Method for etching highly selective SAC |
JP2001351974A (en) * | 2000-06-08 | 2001-12-21 | Seiko Epson Corp | Manufacturing method of semiconductor device |
WO2002039494A1 (en) * | 2000-11-08 | 2002-05-16 | Daikin Industries, Ltd. | Dry etching gas and method for dry etching |
JP2004200299A (en) * | 2002-12-17 | 2004-07-15 | Toshiba Corp | Method of manufacturing electronic device |
JP2005005697A (en) * | 2003-05-21 | 2005-01-06 | Semiconductor Leading Edge Technologies Inc | Manufacturing method of semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015070232A (en) * | 2013-09-30 | 2015-04-13 | 株式会社東芝 | Semiconductor device manufacturing method and semiconductor manufacturing device |
Also Published As
Publication number | Publication date |
---|---|
TW200633052A (en) | 2006-09-16 |
CN100508135C (en) | 2009-07-01 |
CN1819122A (en) | 2006-08-16 |
TWI390626B (en) | 2013-03-21 |
KR100761563B1 (en) | 2007-09-27 |
KR20060082799A (en) | 2006-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI743072B (en) | Etching method and etching device | |
JP6604833B2 (en) | Plasma etching method | |
KR101384589B1 (en) | Method for producing semiconductor device | |
KR100801768B1 (en) | Etching method and apparatus | |
TWI436419B (en) | A plasma etch method and a computer readable memory medium | |
JP2008198659A (en) | Plasma etching method | |
TW201727738A (en) | Etching method | |
US7655570B2 (en) | Etching method, program, computer readable storage medium and plasma processing apparatus | |
TWI745590B (en) | Method of etching porous membrane | |
JP5072531B2 (en) | Plasma etching method and storage medium | |
JP5090443B2 (en) | Dry etching method | |
KR100761563B1 (en) | Etching method, program, computer readable storage medium and plasma processing apparatus | |
JP4684924B2 (en) | Plasma etching method, plasma etching apparatus and computer storage medium | |
JP2008172184A (en) | Plasma etching method, plasma etching device, control program and computer storage medium | |
JP2004031888A (en) | Deposition method of fluorocarbon film | |
JP2021028968A (en) | Substrate and substrate processing method | |
JP6666601B2 (en) | Method for etching a porous film | |
JPH11330057A (en) | Method for etching oxide film | |
JP4615290B2 (en) | Plasma etching method | |
KR20190015132A (en) | Method for processing target object | |
WO2024009815A1 (en) | Substrate processing method | |
US10811275B2 (en) | Plasma etching method and plasma etching apparatus | |
JP4800077B2 (en) | Plasma etching method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110201 |