JP2006154772A - 液晶表示装置、液晶ドライバ及びその動作方法 - Google Patents

Abstract

【課題】コモン一定駆動法を用いた反転駆動によって液晶表示パネルを駆動する液晶ドライバの消費電力を一層に低減する。
【解決手段】本発明による液晶表示装置は、データ線１１を備える液晶表示パネル１と、液晶ドライバ２とを具備している。液晶ドライバ２は、液晶ドライバ２の接地電位を基準として正である正極性データ信号を、一のデータ線１１に出力する正極側駆動回路２３と、該接地電位を基準として負である負極性データ信号を他のデータ線１１に出力する負極側駆動回路２４ｄとを含む。
【選択図】図３

Description

本発明は、液晶表示装置、液晶ドライバ及びその動作方法に関し、特に、反転駆動によって液晶表示パネルを駆動する液晶ドライバに関する。

液晶表示パネルの画素を直流電圧で駆動すると各画素の液晶層の寿命が短くなる現象は焼き付き現象として知られている。この焼き付き現象を防止するために広く使用される技術が、反転駆動（又は交流駆動）である。反転駆動とは、定期的に、各画素に供給されるデータ信号の極性を反転する駆動方法である。反転駆動は、画素の液晶容量に印加される電圧の直流成分を減少させ、焼き付き現象の発生を有効に防止する。

交流駆動には、概略的には、コモン一定駆動法とコモン反転駆動法の２種類がある。コモン一定駆動法とは、画素の共通電極（対向電極）の電位（以下、「共通電位Ｖ_ＣＯＭ」という。）を一定に保ち、画素に印加されるデータ信号の極性のみを反転する駆動法である。一方、コモン反転駆動法とは、データ信号と共通電位の両方を反転する駆動法である。コモン一定駆動法は、コモン反転駆動法と比較して共通電極の電位の安定性に優れている、という利点を有している。当業者に広く知られているように、共通電極の電位の安定性はフリッカの発生の抑制の点で重要である。以下に述べられるように、本発明はコモン一定駆動法に関連している。

公知のコモン一定駆動法の一つの課題は、データ信号を発生する駆動回路を高い電源電圧で動作させる必要があることである。コモン一定駆動法を採用する典型的な液晶ドライバでは、液晶容量に印加され得る最大の電圧の２倍以上の電源電圧を駆動回路に供給する必要がある。例えば、液晶容量に印加され得る最大の電圧が５Ｖである場合、駆動回路には、１０Ｖの電源電圧を供給する必要がある。

駆動回路を高い電源電圧で動作させることには、２つの不利益がある。１つは、駆動回路を構成する回路素子に高い耐圧を持たせる必要性が発生することである。具体的には、駆動回路を構成する回路素子は、液晶容量に印加され得る最大の電圧の２倍の耐圧を有する必要がある。もう１つは、駆動回路の消費電力が大きくなることである。駆動回路の消費電力は、概ね電源電圧に比例するから、電源電圧の増大は消費電力の増大を招く。

この不利益を解消するための液晶ドライバの構成が、特許文献１に開示されている。図１は、公知のその液晶ドライバの構成を示すブロック図である。公知のその液晶ドライバは、共通電位Ｖ_ＣＯＭを基準として正の極性のデータ信号を生成するための回路系と、負の極性のデータ信号を生成するための回路系とを分離することによって上記の問題に対処している。

より具体的には、図１の液晶ドライバは、極性切り替えスイッチ群１０１と、階調電圧生成回路１０２と、正極側ドライバ部１０３と、負極側ドライバ部１０４と、極性切り替えスイッチ群１０５と、極性切り替えスイッチ制御回路１０６と、タイミングコントロール回路１０７とを備えている。

極性切り替えスイッチ群１０１は、画素に供給されるデータ信号の極性に応じて、各画素の画素データを正極側ドライバ部１０３又は負極側ドライバ部１０４に転送する回路である。

階調電圧生成回路１０２は、正の極性の階調電位（即ち、共通電位Ｖ_ＣＯＭよりも高い階調電位）を生成する正極性階調電位生成回路１０２ａと、負の極性の階調電位（即ち、共通電位Ｖ_ＣＯＭよりも低い階調電位）を生成する負極性階調電位生成回路１０２ｂとから構成されている。

正極側ドライバ部１０３は、正極性階調電位生成回路１０２ａから供給される階調電位を用いて、共通電位Ｖ_ＣＯＭを基準として正の極性のデータ信号を生成するための回路系である。例えば、共通電位Ｖ_ＣＯＭが５Ｖであり、液晶容量に印加される最大の電圧が５Ｖである場合には、正極側ドライバ部１０３は、信号レベルが５Ｖから１０Ｖであるデータ信号を生成する。正極側ドライバ部１０３は、ラッチ回路１０３ａ、レベルシフタ１０３ｂ、Ｄ／Ａコンバータ１０３ｃ、及び正極性駆動回路１０３ｄから構成されている。信号レベルが５Ｖから１０Ｖであるデータ信号を生成するために、正極性駆動回路１０３ｄには、１０Ｖの電源電圧が供給される。正極性駆動回路１０３ｄとしては、典型的には、オペアンプが使用される。

負極側ドライバ部１０４は、負極性階調電位生成回路１０２ｂから供給される階調電位を用いて、共通電位Ｖ_ＣＯＭに対して負の極性のデータ信号を生成するための回路系である。例えば、共通電位Ｖ_ＣＯＭが５Ｖであり、液晶容量に印加される最大の電圧が５Ｖである場合には、負極側ドライバ部１０４は、信号レベルが０Ｖから５Ｖであるデータ信号を生成する。負極側ドライバ部１０４は、ラッチ回路１０４ａ、レベルシフタ１０４ｂ、Ｄ／Ａコンバータ１０４ｃ、及び負極性駆動回路１０４ｄから構成される。信号レベルが０Ｖから５Ｖであるデータ信号を生成するために、負極性駆動回路１０４ｄには、５Ｖの電源電圧が供給される。駆動回路１０４ｄとしては、典型的には、オペアンプが使用される。

極性切り替えスイッチ群１０５は、正極側ドライバ部１０３及び負極側ドライバ部１０４が生成するデータ信号を、所望の出力端子１０８に出力する回路である。出力端子１０８には、液晶表示パネルのデータ線が接続され、出力端子１０８を介してデータ信号がデータ線に供給される。

極性切り替えスイッチ群１０５には、全ての出力端子１０８を液晶駆動電圧Ｖ_ＬＣＤの１／２の電圧、即ち５Ｖにプリチャージするためのスイッチ１０５ａが設けられている。

図１の液晶ドライバの特徴は、正の極性のデータ信号を生成するための正極側ドライバ部１０３と、負の極性のデータ信号を生成するための負極側ドライバ部１０４との２つの回路系を備えていることである。このアーキテクチャでは、負極側ドライバ部１０４の負極性駆動回路１０４ｄに供給される電源電圧は、液晶容量に印加され得る最大の電圧程度で充分である；負極性駆動回路１０４ｄには、液晶容量に印加され得る最大の電圧の２倍以上の電源電圧を印加する必要がない。これは、液晶ドライバの消費電力を有効に低減させる。

加えて、このアーキテクチャでは、正極側ドライバ部１０３の正極性駆動回路１０３ｄ、及び負極側ドライバ部１０４の負極性駆動回路１０４ｄを構成する回路素子には、最大でも、液晶容量に印加され得る最大の電圧程度の電圧しか印加されない。これは、各水平期間の開始時に、全ての出力端子１０８がスイッチ１０５ａによって液晶駆動電圧Ｖ_ＬＣＤの１／２の電圧にプリチャージされるためである。図１の液晶ドライバのアーキテクチャは正極性駆動回路１０３ｄ、負極性駆動回路１０４ｄを構成する回路素子に高い耐圧を持たせる必要性をなくすことができる。
特開平１０−６２７４４号公報

しかしながら、発明者の検討によれば、特許文献１に開示されている液晶ドライバには消費電力を一層に低減する余地がある。確かに、上述の液晶ドライバは、負極性駆動回路１０４ｄに供給される電源電圧を低下させ、これによって消費電力を低減させることができる。しかし、正極性駆動回路１０３ｄに供給される電源電圧は、依然として高いままである。

図２は、このことを具体例を用いて説明する図である。例えば、液晶ドライバの基準電源の電源電圧が３Ｖであり、且つ、共通電位が５Ｖであり、且つ、液晶容量に印加され得る最大の電圧が５Ｖであると仮定する。この場合、負極性駆動回路１０４ｄが出力するデータ信号の信号レベルは、０Ｖ〜５Ｖの範囲である。従って、負極性駆動回路１０４ｄには、基準電源が出力する電源電圧を２倍昇圧し、昇圧された電源電圧をレギュレートすることによって５Ｖの電源電圧を供給すればよい。一方で、正極側ドライバ部１０３が出力するデータ信号の信号レベルは、５Ｖ〜１０Ｖの範囲である。従って、正極側駆動回路１０３ｄには、基準電源が出力する電源電圧を４倍昇圧し、昇圧された電源電圧をレギュレートすることによって１０Ｖの電源電圧を供給する必要がある。このように、図１の構成は、負極側駆動回路１０４ｄに供給される電源電圧を５Ｖまで低下させるが、正極側駆動回路１０３ｄに供給される電源電圧は、１０Ｖのままである。これは、消費電力を低減させるためには好ましくない。

したがって、本発明の課題は、コモン一定駆動法を用いた反転駆動によって液晶表示パネルを駆動する液晶ドライバの消費電力を一層に低減することにある。

上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために、［発明を実施するための最良の形態］で使用される番号・符号が付加されている。但し、付加された番号・符号は、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明による液晶表示装置は、データ線（１１）を備える液晶表示パネル（１）（１Ａ）と、液晶ドライバ（２）（２Ａ）とを具備している。液晶ドライバ（２）（２Ａ）は、液晶ドライバ（２）（２Ａ）の接地電位を基準として正である正極性データ信号を、一のデータ線（１１）に出力する正極側駆動回路（２３ｄ）と、該接地電位を基準として負である負極性データ信号を他のデータ線（１１）に出力する負極側駆動回路（２４ｄ）とを含む。

このような構成を有する当該液晶表示装置では、正極性データ信号の最高の電位と液晶ドライバ（２）（２Ａ）の接地電位との電位差、及び、液晶ドライバ（２）（２Ａ）の接地電位と負極性データ信号の最低の電位との電位差を、いずれも、（液晶容量に印加され得る最大の電圧の２倍ではなく）液晶容量に印加され得る最大の電圧程度まで低下させることができる。言い換えれば、上記の構成によれば、正極側駆動回路（２３ｄ）に供給される電源電圧（Ｖ_ＤＤ ^＋）と、負極側駆動回路（２４ｄ）に供給される電源電圧（Ｖ_ＤＤ ⁻）の両方を、理想的には、液晶容量に印加され得る最大の電圧程度まで低下させることができる。これは、液晶ドライバ（２）（２Ａ）の消費電力を有効に低減する。

当該液晶表示装置は、液晶表示パネル（１）（１Ａ）のデータ線を接地電位にプリチャージするためのプリチャージ手段（２３ｅ、２４ｅ）を具備することが好ましい。このような構成は、正極側駆動回路（２３ｄ）、及び負極性駆動回路（２４ｄ）を構成する回路素子に印加される電圧を低くするのみならず、データ線（１１）をプリチャージするために必要な電力を有効に低減させる。データ線をある電位（典型的には共通電位）を有する電源ラインに電気的に接続することによって当該データ線をプリチャージすると、当該電源ラインに電流が流れ込み、又は当該電源ラインから電流が流れ出す。電流が出入りすることによって当該電源ラインの電位が変動することを防ぐためには、該電源ラインを該電位に維持するための回路に電力を供給する必要がある。しかしながら、液晶表示パネル（１）（１Ａ）のデータ線（１１）を液晶ドライバの接地電位にプリチャージする本発明の液晶表示装置の構成は、電源ラインをプリチャージされる電位に維持するための電力は発生しない。したがって、かかる構成は、電力消費を低減するために好適である。

前記液晶表示パネルの前記データ線のプリチャージは、前記複数のデータ線を接地端子に接続するダイオード素子によって行われることも可能である。プリチャージをダイオードによって行うことは、プリチャージ動作のためのタイミング制御を容易化し、プリチャージに必要な時間を短縮するために有効である。ダイオード素子としては、一般的なｐｎ接合ダイオードのみならず、ダイオードとして機能するように配線が接続されたトランジスタが使用されることが可能である。

本発明によれば、コモン一定駆動法を用いた反転駆動によって液晶表示パネルを駆動する液晶ドライバの消費電力を一層に低減することができる。

以下、添付図面を参照しながら、本発明の好適な実施形態が詳細に説明される。以下の説明において、同一の構成要素は、同一、又は対応する符号によって参照される。同一の構成要素を相互に区別する必要がある場合には符号に添字が付せられ、この添字によって当該構成要素が区別されることに留意されたい。

１． 第１の実施形態
（１）液晶表示装置の全体構成
図３は、本発明の第１の実施形態における液晶表示装置１０の構成を示す図である。表示装置１０は、液晶表示パネル１と液晶ドライバ２とを備えている。液晶表示パネル１は、データ線１１と、ゲート線１２と、データ線１１とゲート線１２とが交差する位置に設けられた画素１３とを備えている。データ線１１は、入力端子１６に接続されており、入力端子１６を介して液晶ドライバ２からデータ信号を受け取る。ゲート線１２は、画素１３の行（ライン）を選択するための信号線である。画素１３にデータ信号を書き込む場合、選択されたラインに対応するゲート線１２が活性化される。各画素１３は、ＴＦＴ１３ａと、画素電極１３ｂと、共通電極１３ｃとから構成されている。画素電極１３ｂと共通電極１３ｃとの間には液晶が満たされており、画素電極１３ｂと共通電極１３ｃは液晶容量として機能する。共通電極１３ｃの電位は、共通電位Ｖ_ＣＯＭに維持されている。

液晶ドライバ２は、液晶表示パネル１の各画素１３を駆動する集積回路である。液晶ドライバ２の出力端子３は、配線４を介して液晶表示パネル１の入力端子１６に接続されている。データ信号は、液晶ドライバ２の出力端子３から配線４及び入力端子１６を介して対応するデータ線１１に供給され、これにより、選択されたラインに接続されている画素１３が駆動される。

本発明の一つの特徴は、液晶ドライバ２が、液晶ドライバ２の接地電位を基準として正極性であるデータ信号と、当該接地電位を基準として負極性であるデータ信号とを、データ線１１に出力可能に構成されている点にある。このような構成は、後に詳細に説明されるように、正極性データ信号を生成する駆動回路と、負極性データ信号を生成する駆動回路の両方に供給される電源電圧を低くすることを可能にし、液晶ドライバ２の消費電力を有効に低減させる。以下では、液晶ドライバ２の接地電位を基準として正極性であるデータ信号を、「正極性データ信号」といい、当該接地電位を基準として負極性であるデータ信号を、単に「負極性データ信号」という場合がある。

（２）液晶ドライバの構成
図４は、（液晶ドライバ２の接地電位を基準として正極性である）正極性データ信号と、（接地電位を基準として負極性である）負極性データ信号とを出力可能にするための、液晶ドライバ２の具体的な構成を示すブロック図である。

液晶ドライバ２は、極性切り替えスイッチ群２１と、階調電位生成回路２２と、正極側ドライバ部２３と、負極側ドライバ部２４と、極性切り替えスイッチ群２５と、極性切り替えスイッチ制御回路２６と、プリチャージスイッチタイミング生成回路２７と、タイミングコントロール回路２８と、アンプタイミング生成回路３１とを備えている。

極性切り替えスイッチ群２１は、画素１３に供給されるべきデータ信号の極性に応じて、各画素１３の画素データを正極側ドライバ部２３又は負極側ドライバ部２４に転送する回路である。極性切り替えスイッチ群２１には、選択されたラインの画素１３の階調を示す画素データが供給される。極性切り替えスイッチ群２１は、供給された画素データのうち、正の極性のデータ信号で駆動されるべき画素の画素データを正極側駆動回路２３に、負の極性のデータ信号で駆動されるべき画素の画素データを負極側駆動回路２４に転送する。

階調電位生成回路２２は、画素がとり得る全ての階調レベルに対応する階調電位を、正極側ドライバ部２３と負極側ドライバ部２４とに供給する回路である。階調電圧生成回路２２は、正極性階調電位生成回路２２ａと、負極性階調電位生成回路２２ｂとを備えている。正極性階調電位生成回路２２ａは、液晶ドライバ２の接地電位を基準として極性が正である階調電位を正極側ドライバ部２３に供給する。一方、負極性階調電位生成回路２２ｂは、液晶ドライバ２の接地電位を基準として、極性が負である階調電位を負極側ドライバ部２４に供給する。正極性階調電位生成回路２２ａと、負極性階調電位生成回路２２ｂとがそれぞれに出力する階調電位の数は、画素がとり得る階調レベルの数と同数である。画素がとり得る階調レベルの数が６４である場合、正極性階調電位生成回路２２ａは、６４種類の正極性の階調電位を正極側ドライバ部２３に供給し、負極性階調電位生成回路２２ｂは、６４種類の負極性の階調電位を負極側ドライバ部２４に供給する。

正極側ドライバ部２３は、それに供給される画素データに応答して正極性データ信号を生成する回路系である。正極側ドライバ部２３は、正極性階調電位生成回路２２ａから供給される正の階調電位を用いて、正極性データ信号を生成する。

詳細には、正極側ドライバ部２３は、ラッチ回路２３ａと、レベルシフタ２３ｂと、Ｄ／Ａコンバータ２３ｃと、正極側駆動回路２３ｄと、プリチャージスイッチ回路２３ｅとを備えている。ラッチ回路２３ａは、極性切り替えスイッチ群２１から受け取った画素データをラッチしてレベルシフタ２３ｂに出力する。レベルシフタ２３ｂは、ラッチ回路２３ａの出力の電圧レベルをＤ／Ａコンバータ２３ｃの入力レベルに対応するように変換する。

Ｄ／Ａコンバータ２３ｃは、ラッチ回路２３ａからレベルシフタ２３ｂを介して受け取った画素データに対してＤ／Ａ変換を行い、画素データに対応する階調電位を出力する。より具体的には、Ｄ／Ａコンバータ２３ｃは、レベルシフタ２３ｂから受け取った画素データに応答して正極性階調電位生成回路２２ａから供給される正の階調電位のうちの一を選択し、選択した階調電位を正極側駆動回路２３ｄに供給する。

正極側駆動回路２３ｄは、画素データに対応するデータ信号を出力するための回路である；正極側駆動回路２３ｄは、Ｄ／Ａコンバータ２３ｃから供給された階調電位に対応する信号レベルを有する信号を、液晶ドライバ２の出力端子３に出力する。正極側駆動回路２３ｄとしては、典型的にはオペアンプが使用される。正極側駆動回路２３ｄが出力する信号が、データ線１１に供給されるべき正極性データ信号である。

プリチャージスイッチ回路２３ｅは、液晶表示パネル１のデータ線１１を液晶ドライバ２の接地電位にプリチャージするための回路である。プリチャージスイッチ回路２３ｅは、プリチャージスイッチタイミング生成回路２７から送られるプリチャージ信号ＧＮＤ＿ＳＷが活性化されると、液晶表示パネル１のデータ線１１を液晶ドライバ２の接地電位にプリチャージする。データ線１１を液晶ドライバ２の接地電位にプリチャージすることは、正極側駆動回路２３ｄに高い電圧（具体的には、正極性であるデータ信号の最大電位と、負極性であるデータ信号の最小電位との電位差）が印加されることを防ぐために重要である。

一方、負極側ドライバ部２４は、それに供給される画素データに応答して負極性データ信号を生成する回路系である。負極側ドライバ部２４は、負極性階調電位生成回路２２ｂから供給される階調電位を用いて、負極性データ信号を生成する。負極側ドライバ部２４の構成は、正極側ドライバ部２３とほぼ同一であり、負極側ドライバ部２４は、ラッチ回路２４ａと、レベルシフタ２４ｂと、Ｄ／Ａコンバータ２４ｃと、負極側駆動回路２４ｄと、プリチャージスイッチ回路２４ｅとを備えている。主たる相違点は、Ｄ／Ａコンバータ２４ｃに負極性階調電位生成回路２２ｂから負の階調電位が供給されること、及び負極側駆動回路２４ｄが負極性のデータ信号を出力することである。

極性切り替えスイッチ群２５は、正極側ドライバ部２３及び負極側ドライバ部２４の出力を、それらが生成するデータ信号の出力先のデータ線１１に接続するための回路である。例えば、奇数番目のデータ線１１_１、１１_３・・・に正の極性のデータ信号を出力すべき場合には、対応する正極側ドライバ部２３の出力が、奇数番目のデータ線１１_１、１１_３・・・に接続される。

極性切り替えスイッチ制御回路２６は、極性切り替えスイッチ群２１、２５及び極性切り替えスイッチ群２１の接続関係を指示する回路である；極性切り替えスイッチ制御回路２６は、極性信号ＰＯＬを極性切り替えスイッチ群２１に供給することにより、画素データが所望の正極側ドライバ部２３、負極側ドライバ部２４に転送されるように、極性切り替えスイッチ群２１の接続関係を切り替える。加えて、極性切り替えスイッチ制御回路２６は、スイッチ制御信号ＤＯＴ＿ＳＷを極性切り替えスイッチ群２５に供給することにより、データ信号が所望のデータ線１１に出力されるように、極性切り替えスイッチ群２５の接続関係を切り替える。

プリチャージタイミング生成回路２７は、プリチャージスイッチ回路２３ｅ、２４ｅを制御するプリチャージ信号ＧＮＤ＿ＳＷを生成するための回路である。

アンプタイミング生成回路３１は、正極側駆動回路２３ｄ、負極側駆動回路２４ｄの動作タイミングを制御するための回路であり、アンプ出力制御信号ＡＭＰ＿ＨＩＺを生成する。アンプ出力制御信号ＡＭＰ＿ＨＩＺが活性化されると、正極側駆動回路２３ｄ、負極側駆動回路２４ｄの出力はハイ・インピーダンス状態に設定される。アンプ出力制御信号ＡＭＰ＿ＨＩＺが活性化されていない場合、正極側駆動回路２３ｄ、負極側駆動回路２４ｄは、画素データに対応する信号レベルのデータ信号を出力する。

タイミングコントロール回路２８は、極性切り替えスイッチ群２１、正極側ドライバ部２３、負極側ドライバ部２４、及び極性切り替えスイッチ群２５の動作タイミングを制御する回路である。具体的には、タイミングコントロール回路２８は、ラッチ信号ＳＴＢを出力してラッチ回路２３ａ、２３ｂが画素データをラッチするタイミングを制御する。加えて、タイミングコントロール回路２８は、極性切り替えスイッチ回路２６、プリチャージタイミング生成回路２７、及びアンプタイミング生成回路３１を制御して、極性信号ＰＯＬ、スイッチ制御信号ＤＯＴ＿ＳＷ、プリチャージ信号ＧＮＤ＿ＳＷ、及びアンプ出力制御信号ＡＭＰ＿ＨＩＺが切り替えられるタイミングを調整する。

（３）データ信号を出力する系統の詳細な構成
図５は、正極側ドライバ部２３の正極側駆動回路２３ｄ及びプリチャージスイッチ回路２３ｅ、負極側ドライバ部２４の負極側駆動回路２４ｄ及びプリチャージスイッチ回路２４ｅ、並びに極性切り替えスイッチ群２５の詳細を示す回路図である。図５には、液晶ドライバ２の２つの出力端子３：出力端子３_１、３_２に関連する部分のみが選択的に図示されているが、他の部分も同様の構成を有していることは、当業者には容易に理解されよう。

正極性駆動回路２３ｄは、スイッチ２３ｊとアンプ２３ｋとを備えている。アンプ２３ｋは、ボルテッジフォロアとして機能し、Ｄ／Ａコンバータ２３ｃから供給された階調電位に対応する信号レベルを有するデータ信号を生成する。アンプ２３ｋには正極性の電源電圧Ｖ_ＤＤ ^＋が供給されており、アンプ２３ｋは、電源電圧Ｖ_ＤＤ ^＋を用いて正極性のデータ信号を生成する。電源電圧Ｖ_ＤＤ ^＋は、典型的には５Ｖである。スイッチ２３ｊは、アンプ２３ｋの出力に接続されている。スイッチ２３ｊは、アンプ出力制御信号ＡＭＰ＿ＨＩＺに応答してオンオフされる。アンプ出力制御信号ＡＭＰ＿ＨＩＺが活性化されると、スイッチ２３ｊがターンオフし、正極性駆動回路２３ｄの出力がハイ・インピーダンス状態に設定される。アンプ出力制御信号ＡＭＰ＿ＨＩＺが非活性化されると、スイッチ２３ｊはターンオンし、正極性駆動回路２３ｄは正極性のデータ信号を出力する。

同様に、負極性駆動回路２４ｄは、スイッチ２４ｊとアンプ２４ｋとを備えている。アンプ２４ｋは、ボルテッジフォロアとして機能し、Ｄ／Ａコンバータ２４ｃから供給された階調電位に対応する信号レベルを有するデータ信号を生成する。アンプ２４ｋには負極性の電源電圧Ｖ_ＤＤ ⁻が供給されており、アンプ２４ｋは、電源電圧Ｖ_ＤＤ ⁻を用いて負極性のデータ信号を生成する。電源電圧Ｖ_ＤＤ ⁻は、典型的には、−５Ｖである。スイッチ２４ｊは、アンプ２４ｋの出力に接続されている。スイッチ２４ｊは、アンプ出力制御信号ＡＭＰ＿ＨＩＺに応答してオンオフされる。アンプ出力制御信号ＡＭＰ＿ＨＩＺが活性化されると、スイッチ２４ｊがターンオフし、負極性駆動回路２４ｄの出力がハイ・インピーダンス状態に設定される。アンプ出力制御信号ＡＭＰ＿ＨＩＺが非活性化されると、スイッチ２３ｊはターンオンし、負極性駆動回路２３ｄは負極性のデータ信号を出力する。

極性切り替えスイッチ群２５は、スイッチ２５ａ〜２５ｄを含む。スイッチ２５ａは、出力端子３_１と正極側駆動回路２３ｄの出力端子の間に介設され、スイッチ２５ｂは、出力端子３_２と正極側駆動回路２４ｄの出力端子の間に介設されている。一方、スイッチ２５ｃは、出力端子３_１と負極側駆動回路２４ｄの出力端子の間に介設され、スイッチ２５ｄは、出力端子３_２と負極側駆動回路２４ｄの出力端子の間に介設されている。スイッチ２５ａ〜２５ｄは、極性切り替えスイッチ制御回路２６から送られるスイッチ制御信号ＤＯＴ＿ＳＷに応答して、出力端子３_１、３_２と、正極側駆動回路２３ｄ及び負極側駆動回路２４ｄとの接続関係を切り替える。詳細には、スイッチ制御信号ＤＯＴ＿ＳＷが活性化されると、出力端子３_１、３_２は、それぞれ正極側駆動回路２３ｄ、負極側駆動回路２４ｄに接続される。このような接続は、出力端子３_１、３_２からデータ線１１_１、１１_２に、それぞれ正極性データ信号、及び負極性データ信号を出力する場合に使用される。一方、スイッチ制御信号ＤＯＴ＿ＳＷが非活性化されると、出力端子３_１、３_２は、それぞれ負極側駆動回路２４ｄ及び正極側駆動回路２３ｄに接続される。このような接続は、出力端子３_１、３_２からデータ線１１_１、１１_２に、それぞれ負極性データ信号及び正極性データ信号を出力する場合に使用される。

プリチャージスイッチ回路２３ｅは、正極側駆動回路２３ｄの出力端子と接地端子２３ｇとの間に介設されているスイッチ２３ｆから構成されている。スイッチ２３ｆは、プリチャージスイッチタイミング生成回路２７から送られるプリチャージ信号ＧＮＤ＿ＳＷが活性化されるとターンオンする。同様に、プリチャージスイッチ回路２４ｅは、負極側駆動回路２４ｄの出力端子と接地端子２４ｇとの間に介設されているスイッチ２４ｆから構成されている。スイッチ２４ｆは、プリチャージスイッチタイミング生成回路２７から送られるプリチャージ信号ＧＮＤ＿ＳＷが活性化されるとターンオンする。スイッチ２３ｆ、２４ｆがターンオンされると、極性切り替えスイッチ群２５の接続関係に関わり無く、全てのデータ線１１が液晶ドライバ２の接地電位にプリチャージされる。

（４）本実施形態の液晶表示装置の動作の概要
本実施の形態の液晶表示装置１０の一つの特徴は、正極側ドライバ部２３が、液晶ドライバ２の接地電位を基準として正極性である正極性データ信号を生成し、負極側ドライバ部２４が、当該接地電位を基準として負極性である負極性データ信号を生成する点にある。このようなアーキテクチャは、液晶ドライバ２の消費電力を低減することを可能にする。なぜなら、このアーキテクチャは、正極性データ信号及び負極性データ信号を生成する正極側駆動回路２３ｄ及び負極側駆動回路２４ｄのいずれにも、高い電源電圧、具体的には、液晶容量に印加され得る最大電圧の２倍以上の電源電圧を供給する必要性をなくすからである。

例えば、図６に示されているように、例えば、液晶ドライバ２の基準電源の電源電圧が３Ｖであり、共通電位が０Ｖであり、且つ、液晶容量に印加され得る最大の電圧が５Ｖであると仮定する。この場合、正極側駆動回路２３ｄが出力するデータ信号の信号レベルは、０Ｖ〜５Ｖの範囲であるから、正極性駆動回路２３ｄに供給すべき電源電圧Ｖ_ＤＤ ^＋は、５Ｖである。一方、負極側駆動回路２４ｄが出力するデータ信号の信号レベルは、−５Ｖ〜０Ｖの範囲であるから、負極性駆動回路２３ｄに供給すべき電源電圧Ｖ_ＤＤ ⁻は、−５Ｖである。このように、本実施の形態の液晶表示装置１０は、正極性駆動回路２３ｄ、負極性駆動回路２３ｄの両方に供給される電源電圧（の絶対値）を、液晶容量に印加され得る最大電圧と同程度まで低減させることが可能である；図１の公知の液晶ドライバでは、正極性ドライバ部１０３の駆動回路１０３ｄには、液晶容量に印加され得る最大電圧の２倍以上の電源電圧を供給する必要があることに留意されたい。正極側駆動回路２３ｄ、負極側駆動回路２４ｄの消費電力は、概ね、それに供給される電源電圧に比例するから、高い電源電圧の供給を不要化することは、液晶ドライバ２の消費電力を低減するために有効である。

上述の動作では、共通電位Ｖ_ＣＯＭは、液晶ドライバ２の接地電位、又は該接地電位に近い電位に選択される。ここで、共通電位Ｖ_ＣＯＭが液晶ドライバ２の接地電位に一致する必要はないことに留意されるべきである。正極性データ信号の電位が共通電位Ｖ_ＣＯＭよりも高く、負極性データ信号の電位が共通電位Ｖ_ＣＯＭよりも低いという条件を満足する限り、共通電位Ｖ_ＣＯＭは、液晶ドライバ２の接地電位と同一の電位に限られない。例えば、正極性データ信号がとり得る電位の範囲が１．０Ｖ〜５．０Ｖであり、負極性データ信号がとり得る電位の範囲が−５．０Ｖ〜−１．０Ｖである場合に、共通電位Ｖ_ＣＯＭが−０．５Ｖであることが可能である。共通電位Ｖ_ＣＯＭが液晶ドライバ２の接地電位と相違することは、むしろ、画素１３に所望の階調を表示させるために都合が良い場合がある。具体的には、共通電位Ｖ_ＣＯＭを負の電位に設定することにより、ゲート線１２がプルダウンされたときに、ゲート線１２と画素電極１３ｂとの容量結合によって画素電極１３ｂの電位が不所望に変動する影響をキャンセルすることができる。

液晶表示装置１０のもう一つの特徴は、データ線１１を液晶ドライバ２の接地電位にプリチャージする点にある。プリチャージは、プリチャージスイッチ回路２３ｅ、２４ｅにより行われる。プリチャージは、正極側駆動回路２３ｄ、負極側駆動回路２４ｄを構成する素子に、高い電圧が印加されることを防止するために重要である。例えば、負極側駆動回路２４ｄによって負の電位に駆動されているデータ線１１が正極側駆動回路２３ｄに接続されると、正極側駆動回路２３ｄを構成する素子には、最大で、液晶容量に印加され得る最大の電圧の２倍の電圧が印加され得る。しかし、データ線１１を正極側駆動回路２３ｄに接続する前にデータ線１１を接地電位にプリチャージすれば、正極側駆動回路２３ｄを構成する素子には高い電圧が印加されない。負極側駆動回路２４ｄについても同様である。

データ線１１がプリチャージされる電位が液晶ドライバ２の接地電位であることは、プリチャージに必要な電力を低減するために重要である；共通電位Ｖ_ＣＯＭが、液晶ドライバ２の接地電位に一致しない場合でも、データ線１１がプリチャージされる電位は液晶ドライバ２の接地電位であることに留意されたい。図１の液晶表示装置のように、データ線を接地電位でない、ある電位（図１の構成では、液晶駆動電圧の１／２、又は共通電位Ｖ_ＣＯＭ）を有する電源ラインに電気的に接続することによって当該データ線をプリチャージする構成は、プリチャージの時に当該電源ラインに電流が流れ込み、又は当該電源ラインから電流が流れ出すことによって当該電源ラインの電位が変動することを防ぐ必要がある。このためには、電源ラインを該電位に維持するための回路に電力を供給する必要がある。一方、液晶表示パネル１のデータ線１１を液晶ドライバ２の接地電位にプリチャージする本実施の形態の液晶表示装置１０の構成は、プリチャージされる電位に電源ラインを維持するための電力が不要である。データ線１１を接地電位にプリチャージする本実施の形態の構成は、電力消費を低減するために有効である。

（５）本実施形態の液晶表示装置の動作の具体例
図７は、本実施の形態の液晶表示装置１０の好適な動作を示すタイミングチャートである。図７の動作では、ドット反転駆動、即ち、水平方向、及び垂直方向のいずれに隣接する画素１３に供給されるデータ信号の極性が反対であるような反転駆動）が行われる。ドット反転駆動では、各データ線１１に供給されるデータ信号の極性は、水平期間ごとに反転されることに留意されたい。

第ｍ水平期間が開始されると、選択ラインの画素の画素データが、極性切り替えスイッチ群２１に供給される。加えて、極性信号ＰＯＬ及びスイッチ信号ＤＯＴ＿ＳＷが切り替えられ、これにより、極性切り替えスイッチ群２１、２５の接続関係が、第ｍ水平期間においてデータ線１１に供給されるデータ信号の極性に対応するように切り替えられる。更に、ラッチ信号ＳＴＢが活性化され、画素データが、正極側ドライバ部２３、負極側ドライバ部２４のラッチ回路２３ａ、２４ａに取り込まれる。

第ｍ水平期間の開始時には、更に、プリチャージ信号ＧＮＤ＿ＳＷが活性化される。これにより、プリチャージスイッチ回路２３ｅ、２４ｅのスイッチ２３ｆ、２４ｆがターンオンされ、全てのデータ１１が液晶ドライバ２の接地電位にプリチャージされる。既述のように、データ線１１が液晶ドライバ２の接地電位にプリチャージされることは、正極側駆動回路２３ｄ、負極側駆動回路２４ｄを構成する素子に大きな電圧が印加されることを防ぐために重要である。

プリチャージが完了した後、正極側駆動回路２３ｄ、負極側駆動回路２４ｄが活性化される。活性化されると、正極側駆動回路２３ｄ及び負極側駆動回路２４ｄは、各データ線１１を画素データに対応する信号レベルに駆動する。加えて、選択されたラインのゲート線１２が活性化され、選択されたラインの画素１３の液晶容量に駆動電圧が書き込まれる。図７の動作では、データ線１１_１は、第ｍ水平期間において液晶ドライバ２の接地電位に対して正極性である電位に駆動される。

第ｍ水平期間に続く第ｍ＋１水平期間では、第ｍ＋１水平期間における各データ線１１の極性が、第ｍ水平期間における極性と反対になるようにデータ線１１が駆動される。具体的には、第ｍ＋１水平期間の開始時に極性信号ＰＯＬ及びスイッチ信号ＤＯＴ＿ＳＷが反転される。データ線１１に供給されるデータ信号の極性が反転されることに伴い、データ１１が液晶ドライバ２の接地電位にプリチャージされ、正極側駆動回路２３ｄ、負極側駆動回路２４ｄを構成する素子に大きな電圧が印加されることを防止される。

図７の動作では、各水平期間の開始時にプリチャージ信号ＧＮＤ＿ＳＷが活性化されてデータ線１１がプリチャージされているが、データ線１１に供給されるデータ信号の極性が反転されない場合には、データ線１１はプリチャージされる必要はない。データ線１１に供給されるデータ信号の極性が反転されない場合にデータ線１１がプリチャージされないことは、むしろ、余計な電力消費の発生を低減するために有効である。

例えば、図８に示されているように、２Ｈ反転駆動、即ち、垂直方向に２画素の周期で画素１３に供給されるデータ信号の極性が反転される反転駆動では、２水平期間の周期でデータ線１１に供給されるデータ信号の極性が反転される。従って、各水平期間の開始時にデータ線１１はプリチャージされる必要はない。例えば図８の動作では、データ線１１_１には、第ｍ水平期間及び第ｍ＋１水平期間において、いずれも正の極性のデータ信号が供給される。この場合、第ｍ＋１水平期間の開始時にはプリチャージは行われない。一方、第ｍ＋１水平期間に続く第ｍ＋２水平期間では、データ線１１に供給されるデータ信号の極性が反転される。第ｍ＋２水平期間の開始時にはデータ線１１がプリチャージされ、これにより、正極側駆動回路２３ｄ、負極側駆動回路２４ｄを構成する素子に大きな電圧が印加されることを防止される。

図９に示されているように、Ｖ方向反転駆動、即ち、一のフレーム期間において同一のデータ線１１に接続されている画素１３に印加されるデータ信号の極性が同じであるような反転駆動でも同様である。Ｖ方向反転駆動では、一のフレーム期間の途中でデータ線１１に供給されるデータ信号の極性が反転されることはない。従って、Ｖ方向反転駆動が行われる場合、あるフレーム期間の先頭の水平期間においてプリチャージが行われた後は、当該フレーム期間の残りの水平期間ではプリチャージは行われない。次のフレーム期間の先頭の水平期間ではデータ信号の極性が反転されるため、当該先頭の水平期間の開始時にプリチャージが行われる。

２． 第２の実施形態
（１） 本実施形態における液晶表示装置の構成
図１０Ａは、本発明の第２の実施形態の液晶表示装置１０Ａの構成を示すブロック図である。本実施形態の液晶表示装置１０Ａの基本的な構成は、第１の実施形態の液晶表示装置１０と同様である；図１０Ｂに示されているように、液晶ドライバの正極側ドライバ部２３は、液晶ドライバの接地電位を基準として正極性である正極性データ信号を生成するように構成され、負極側ドライバ部２４は、当該接地電位を基準として負極性である負極性データ信号を生成するように構成される。このようなアーキテクチャが、液晶ドライバ２の消費電力の低減に有効であることは、既述されているとおりである。

大きな相違点は、第２の実施形態では、時分割駆動が採用されることにある。時分割駆動とは、複数のデータ線を逐次に選択することによって画素にデータ信号の書き込みを時分割的に行う駆動方法である。かかる時分割駆動は、データ信号を出力する駆動回路の数を減少でき、更に、液晶ドライバと液晶表示パネルとを接続する配線の数を減少できるという利点から、液晶表示装置に広く採用される技術の一つである。

時分割駆動の採用に伴い、液晶表示パネル及び液晶ドライバの構成が、第１の実施形態から下記のように変更される；構成が変更されている本実施の形態の液晶表示パネル及び液晶ドライバは、以下では、液晶表示パネル１Ａ、及び液晶ドライバ２Ａと記述される。

本実施の形態では、同一のデータ線１１に接続されている画素１３は、同一の色に対応付けられる。具体的には、データ線１１_１、１１_４、・・・に接続されている画素１３は、赤色（Ｒ）に対応付けられ、データ線１１_２、１１_５、・・・に接続されている画素１３は、緑色（Ｇ）に対応付けられ、データ線１１_３、１１_６、・・・に接続されている画素１３は、青色（Ｂ）に対応付けられる。赤に対応付けられている画素１３は、赤色を表示するために使用され、緑に対応付けられている画素１３は、緑色を表示するために使用され、青に対応付けられている画素１３は、青色を表示するために使用される。以下では、画素１３と色との対応関係を明らかにするために、赤、緑、青に対応付けられている画素１３を、それぞれＲ画素１３、Ｇ画素１３、Ｂ画素１３と記載することがある。

加えて、液晶表示パネル１Ａには、複数のデータ線１１に対して一つずつ入力端子１６が設けられる。本実施の形態では、３本のデータ線１１に対して１つの入力端子１６が設けられている。例えば、データ線１１_１〜１１_３に対応して入力端子１６_１が設けられ、データ線１１_４〜１１_６に対応して入力端子１６_２が設けられている。

更に、データ線１１と入力端子１６との間には、３本のデータ線１１のうちの所望のデータ線を選択して対応する入力端子１６に接続するためのセレクタ１７が設けられる。例えば、セレクタ１７_１は、データ線１１_１〜１１_３のうちの所望のデータ線を入力端子１６_１に接続し、セレクタ１７_２は、データ線１１_４〜１１_６のうちの所望のデータ線を入力端子１６_２に接続するように構成されている。セレクタ１７は、液晶ドライバ２から供給される制御信号ＲＳＷ、ＧＳＷ、ＢＳＷに応答して、所望のデータ線１１を対応する入力端子１６に接続する。各セレクタ１７は、図１１に示されているように、３つのスイッチ：Ｒスイッチ１８、Ｇスイッチ１９、Ｂスイッチ２０で構成されている。Ｒスイッチ１８は、Ｒ画素１３に接続されているデータ線１１と入力端子１６との間に介設されており、液晶ドライバ２Ａから送られる制御信号ＲＳＷが活性化されるとターンオンする。同様に、Ｇスイッチ１９は、Ｇ画素１３に接続されているデータ線１１と入力端子１６との間に介設されており、液晶ドライバ２Ａから送られる制御信号ＧＳＷが活性化されるとターンオンする。更に、Ｂスイッチ２０は、Ｂ画素１３に接続されているデータ線１１と入力端子１６との間に介設されており、液晶ドライバ２Ａから送られる制御信号ＢＳＷが活性化されるとターンオンする。

図１０に戻り、第２の実施形態の液晶ドライバ２Ａは、下記の点で第１の実施形態の液晶ドライバ２と相違している：第１に、正極側ドライバ部２３、負極側ドライバ部２４は、複数のデータ線１１に接続された画素１３にデータ信号が供給可能であるように、その構成が変更されている。具体的には、正極側ドライバ部２３、負極側ドライバ部２４のラッチ回路２３ａ、２４ａは、複数のデータ線１１に対応する画素の画素データを保持できるように構成が変更される。更に、ラッチ回路２３ａ、２４ａに保持されている画素データを選択するためのＲＧＢセレクタ２３ｈ、２４ｈが、正極側ドライバ部２３、負極側ドライバ部２４に、それぞれに設けられる。ＲＧＢセレクタ２３ｈ、２４ｈは、セレクタ１７によって選択されたデータ線１１に対応する画素データを、レベルシフタ２３ｂ、２４ｂを介してＤ／Ａコンバータ２３ｃ、２４ｃに供給する。

第２に、液晶ドライバ２Ａには、ＲＧＢスイッチタイミング生成回路２９と、ＲＧＢセレクタ制御回路３０が追加的に設けられる。ＲＧＢスイッチタイミング生成回路２９は、データ線１１を選択するために使用される制御信号ＲＳＷ、ＢＳＷ、ＧＳＷを生成する回路である；ＲＧＢスイッチタイミング生成回路２９は、所望のデータ線１１が入力端子１６に接続されるように、制御信号ＲＳＷ、ＢＳＷ、ＧＳＷを生成する。ＲＧＢセレクタ制御回路３０は、ＲＧＢセレクタ２３ｈ、２４ｈを制御する回路である；ＲＧＢセレクタ制御回路３０は、制御信号をＲＧＢセレクタ２３ｈ、２４ｈに供給して、選択されたデータ線１１に対応する画素データをＲＧＢセレクタ２３ｈ、２４ｈに選択させる。データ信号は、ＲＧＢセレクタ２３ｈ、２４ｈによって選択された画素データに応答して生成される。

（２） 本実施形態の液晶表示装置の動作の概要
本実施の形態では、液晶表示パネル１Ａの駆動に、時分割駆動とドット反転駆動が併用される。即ち、同一の入力端子１６に接続されている３本のデータ線１１を逐次に選択することによって、画素１３にデータ信号の書き込みが時分割的に行われる。このとき、データ信号の書き込みは、垂直方向及び水平方向に隣接する画素１３に書き込まれるデータ信号の極性が逆であるように行われる。ドット反転駆動では、隣接するデータ線１１に生成される電位が逆であることに留意されたい。

データ線１１が逐次に選択されることと関連して、本実施形態では、第１の実施形態とは異なる手順でプリチャージが行われる。第１に、データ線１１のプリチャージは、図１１に示されているように、Ｒスイッチ１８、Ｇスイッチ１９、Ｂスイッチ２０の全てがターンオンされた状態で行われる；言い換えれば、全てのデータ線１１が対応する入力端子１６に接続された状態でプリチャージスイッチ回路２３ｅ、２４ｅのスイッチ２３ｇ、２４ｇがターンオンされる。これにより、全てのデータ線１１が、同時に、液晶ドライバ２Ａの接地電位にプリチャージされる。

全てのデータ線１１が同時にプリチャージされることは、下記の理由からノイズの低減に有利である。ドット反転駆動では、隣接するデータ線１１に生成される電位が逆であるから、１つの入力端子１６に接続されているデータ線１１のうちの２本のデータ線の電荷は、ほぼキャンセルされる。したがって、プリチャージスイッチ回路２３ｅ、２３ｅのそれぞれに流れ込む電荷は、高々１本のデータ線１１から流れ込む電荷に過ぎない。例えば、データ線１１_１、１１_３に正の電位が生成され、データ線１１_２に負の電位が生成されている状態で、データ線１１_１〜１１_３のプリチャージが行われる場合、データ線１１_１、１１_３のうちの一方の電荷と、データ線１１_２の電荷とが、ほぼ打ち消しあう。したがって、プリチャージスイッチ２３ｅの接地端子２３ｇに流れ込む電荷は、概ね、データ線１１_１〜１１_３の一本に蓄積されている電荷にすぎない。これは、液晶ドライバ２Ａの接地電位の変動を抑制し、ノイズを有効に低減する。

第２の相違点は、データ線１１のプリチャージとは別に、液晶表示パネル１Ａの入力端子１６（及び、それに接続されている配線４）のプリチャージが行われることである。これは、第２の実施形態では、データ線１１が切り替えられる毎に入力端子１６の電位が反転される必要があるからである。例えば、入力端子１６_１を介してデータ線１１_１に正極性データ信号が供給され、その後、データ線１１_２に負極性データ信号が供給される場合を考える。データ線１１_１に正極性データ信号が供給された後は、入力端子１６_１には正の電位が残存している。入力端子１６_１に正の電位が残存している状態で、入力端子１６_１を負極性駆動回路２４ｄに接続すると、負極性駆動回路２４ｄを構成する素子に大きな電圧が印加されるおそれがある。したがって、入力端子１６_１を負極性駆動回路２４ｄに接続する前に、入力端子１６_１を液晶ドライバ２Ａの接地電位にプリチャージする必要がある。図１２に示されているように、入力端子１６のプリチャージは、Ｒスイッチ１８、Ｇスイッチ１９、Ｂスイッチ２０の全てがターンオフされた状態で、プリチャージスイッチ回路２３ｅ、２４ｅのスイッチ２３ｇ、２４ｇをターンオンすることによって行われる。

全てのデータ線１１を順次に駆動するために必要な周期を短縮するためには、入力端子１６のプリチャージ時間は、データ線１１のプリチャージ時間よりも短いことが好適である；ここで、入力端子１６のプリチャージ時間とは、データ線１１が入力端子１６から電気的に切り離された状態で、入力端子１６が液晶ドライバ２Ａの接地端子２３ｇ、２４ｇに接続され続ける時間をいい、データ線１１のプリチャージ時間とは、データ線１１が液晶ドライバ２Ａの接地端子２３ｇ、２４ｇに接続され続ける時間をいう。確かに、入力端子１６のプリチャージ時間は、入力端子１６を接地電位にプリチャージするのに充分な時間だけは必要であるが、入力端子１６のプリチャージ時間が、データ線１１のプリチャージ時間よりも短くされることは動作の上で問題にならない。なぜなら、液晶表示パネル１Ａの入力端子１６、及び、それに接続されている配線４の容量は、データ線１１の容量と比較して極めて小さいからである。典型的には、各データ線１１の容量が数十ｐＦであるのに対し、液晶表示パネル１Ａの入力端子１６、及び、それに接続されている配線４の容量は合計で数ｐＦである。入力端子１６のプリチャージ時間が、データ線１１のプリチャージ時間よりも短くされることは、むしろ、全てのデータ線１１を順次に駆動するために必要な時間を短縮し、ひいては、許容される最小の水平期間を小さくできるため好適である。

（３） 本実施形態の液晶表示装置の動作の具体例
図１３は、本実施形態の液晶表示装置１０Ａの好適な動作を示すタイミングチャートである。
第ｍ水平期間が開始されると、選択ラインの画素の画素データが、極性切り替えスイッチ群２１に供給される。加えて、極性信号ＰＯＬ及びスイッチ信号ＤＯＴ＿ＳＷが切り替えられる。これにより、極性切り替えスイッチ群２１の接続関係が、第ｍ水平期間において各データ線１１に供給されるデータ信号の極性に対応するように切り替えられ、極性切り替えスイッチ群２５の接続関係が、第ｍ水平期間においてＲ画素１３に接続されているデータ線１１に供給されるべきデータ信号の極性に対応するように切り替えられる。更に、ラッチ信号ＳＴＢが活性化され、画素データが、正極側ドライバ部２３、負極側ドライバ部２４のラッチ回路２３ａ、２４ａに取り込まれる。

第ｍ水平期間の開始時には、更に、プリチャージ信号ＧＮＤ＿ＳＷ、及び制御信号ＲＳＷ、ＧＳＷ、ＢＳＷの全てが活性化される。これにより、図１１に示されているように、全てのセレクタ１７のＲスイッチ１８、Ｇスイッチ１９、Ｂスイッチ２０、及びプリチャージスイッチ回路２３ｅ、２４ｅのスイッチ２３ｆ、２４ｆがターンオンされ、全てのデータ１１が液晶ドライバ２の接地電位にプリチャージされる。既述のように、データ線１１が液晶ドライバ２の接地電位にプリチャージされることは、正極側駆動回路２３ｄ、負極側駆動回路２４ｄを構成する素子に大きな電圧が印加されることを防ぐために重要である。

プリチャージが完了した後、Ｒ画素１３に接続されているデータ線１１にデータ信号が供給され、選択ラインのＲ画素１３へのデータ信号の書き込みが行われる。詳細には、ＲＧＢセレクタ２３ｈ、２４ｈにより、Ｒ画素１３に対応する画素データが選択され、更に、正極側駆動回路２３ｄ、負極側駆動回路２４ｄは、選択された画素データに対応するデータ信号を生成する；正極側駆動回路２３ｄが生成するデータ信号の極性は、液晶ドライバ２の接地電位に対して正であり、負極側駆動回路２４ｄが生成するデータ信号の極性は、液晶ドライバ２の接地電位に対して負であることに留意されたい。更に、図１３に示されているように、制御信号ＲＳＷが選択的に活性化され、Ｒ画素１３に接続されているデータ線１１が入力端子１６に接続される；制御信号ＧＳＷ、ＢＳＷは非活性化される。これにより、正極側駆動回路２３ｄ、負極側駆動回路２４ｄによって生成されたデータ信号が、Ｒ画素１３に接続されているデータ線１１に供給される。加えて、選択ラインに対応するゲート線１２が活性化され、選択ラインのＲ画素１３に所望のデータ信号が書き込まれる。

続いて、選択ラインのＧ画素１３へのデータ信号の書き込みが行われる。選択ラインのＧ画素１３へのデータ信号の書き込みは、まず、入力端子１６のプリチャージで開始される。詳細には、制御信号ＲＳＷ、ＧＳＷ、ＢＳＷの全てが非活性化された状態で、プリチャージ信号ＧＮＤ＿ＳＷが活性化される。これにより、図１２に示されているように、データ線１１が入力端子１６から切り離された状態で入力端子１６が液晶ドライバ２Ａの接地端子に接続され、入力端子１６（及びそれに接続されている配線４）が、液晶ドライバ２Ａの接地電位にプリチャージされる。このプリチャージでは、データ線１１はプリチャージされないことに留意されたい。既述の通り、入力端子１６のプリチャージ時間は、データ線１１のプリチャージ時間よりも短い。

図１３に示されているように、入力端子１６のプリチャージの間に、極性信号ＰＯＬ及びスイッチ信号ＤＯＴ＿ＳＷが切り替えられる。これにより、極性切り替えスイッチ群２５の接続関係が、第ｍ水平期間においてＧ画素１３に接続されているデータ線１１に供給されるべきデータ信号の極性に対応するように切り替えられる。

続いて、Ｇ画素１３に接続されているデータ線１１にデータ信号が供給される。詳細には、ＲＧＢセレクタ２３ｈ、２４ｈにより、Ｇ画素１３に対応する画素データが選択され、更に、正極側駆動回路２３ｄ、負極側駆動回路２４ｄは、選択された画素データに対応するデータ信号を生成する。更に、制御信号ＧＳＷが選択的に活性化され、Ｇ画素１３に接続されているデータ線１１が入力端子１６に接続される。これにより、正極側駆動回路２３ｄ、負極側駆動回路２４ｄによって生成されたデータ信号が、Ｇ画素１３に接続されているデータ線１１に供給される。加えて、選択ラインに対応するゲート線１２が活性化され、選択ラインのＧ画素１３に所望のデータ信号が書き込まれる。

引き続き、選択ラインのＢ画素１３へのデータ信号の書き込みが行われる。その手順は、ＲＧＢセレクタ２３ｈ、２４ｈによってＢ画素１３に対応する画素データが選択され、制御信号ＢＳＷが選択的に活性化される点を除いて、上述されたＧ画素１３へのデータ信号の書き込みと同一である。

第ｍ水平期間に続く他の水平期間でも、同様の手順でデータ信号の書き込みが行われる。

以上に説明されているように、第２の実施形態の液晶表示装置では、液晶ドライバが、該液晶ドライバの接地電位に対して正の極性を有するデータ信号を生成する正極性駆動回路と、該接地電位に対して負の極性を有するデータ信号を生成する負極性駆動回路とを含んで構成される。このようなアーキテクチャは、液晶ドライバの消費電力を有効に低減させる。

更に、液晶表示パネルのデータ線は、該液晶ドライバの接地電位にプリチャージされる。このようなアーキテクチャは、正極性駆動回路、負極性駆動回路を構成する素子に高電圧が印加されることを防ぐとともに、プリチャージに必要な電力を有効に低減させる。

なお、本実施形態において、入力端子１６のプリチャージはデータ信号の書き込みが行われる毎に行われる必要はない。各水平期間の開始時にのみ、全てのデータ線１１と入力端子１６のプリチャージが行われることも可能である。各水平期間の開始時にのみプリチャージが行われる動作は、正極側駆動回路２３ｄや極性切り換えスイッチ群２５を構成する回路素子の許容耐圧が多少高くなるものの、全てのデータ線１１を順次に駆動するために必要な周期を短縮するために有効である。

３． 第３の実施形態
図１４は、本発明の第３の実施形態に係る液晶表示装置に搭載される液晶ドライバ２Ｂの構成を示す図である。第３の実施形態の液晶表示装置は、第１の実施形態の液晶表示装置１０とほぼ同様の構成を有している；相違点は、第３の実施形態では、正極側ドライバ部２３、負極側ドライバ部２４のプリチャージスイッチ回路２３ｅ、２４ｅに代えて、プリチャージダイオード回路４１、４２が使用される点である。

図１５Ａ、図１５Ｂに示されているように、プリチャージダイオード回路４１は、ダイオード素子４３と、接地端子４５とで構成されている。ダイオード素子４３のカソードは、正極側駆動回路２３ｄの出力に接続されたノードＮ１に接続され、アノードは接地端子４５に接続される。同様に、プリチャージダイオード回路４２は、ダイオード素子４４と接地端子４６とで構成される。ダイオード素子４４のカソードは、接地端子４６に接続され、アノードは、負極側駆動回路２４ｄの出力に接続されたノードＮ２に接続される。

本実施形態の液晶表示装置の一つの特徴は、ダイオード素子４３、４４を介してデータ線１１及び入力端子１６のプリチャージが行われる点にある。ダイオード素子４３、４４をプリチャージに使用することの利点は、タイミング制御が容易になり、プリチャージに必要な時間を短縮することができる点にある。以下、ダイオード素子４３、４４の使用の利点を詳細に説明する。

図７を参照して、第１の実施形態では、プリチャージの際にはアンプ出力制御信号ＡＭＰ＿ＨＩＺとプリチャージ信号ＧＮＤ＿ＳＷが活性化される。図７には両者が同時に活性化されるように図示されているが、厳密には、アンプ出力制御信号ＡＭＰ＿ＨＩＺが先に活性化されてスイッチ２３ｊ、２４ｊがターンオフされた後に、プリチャージ信号ＧＮＤ＿ＳＷが続いて活性化されなくてはならない。なぜなら、そうでなければアンプ２３ｋ、２４ｋの出力端子に高電圧が印加され得るからである。更に、プリチャージの終了時には、プリチャージ信号ＧＮＤ＿ＳＷが非活性化された後に、アンプ出力制御信号ＡＭＰ＿ＨＩＺが非活性化されてスイッチ２３ｊ、２４ｊがターンオンされる必要がある。そうでなければ、アンプ２３ｋ、２４ｋの出力端子が電気的に接地端子２３ｇ、２４ｇに接続されてしまう。このように、第１の実施形態の液晶表示装置では、アンプ出力制御信号ＡＭＰ＿ＨＩＺとプリチャージ信号ＧＮＤ＿ＳＷのタイミングを適切に制御することが必要になる。

しかし、アンプ出力制御信号ＡＭＰ＿ＨＩＺとプリチャージ信号ＧＮＤ＿ＳＷのタイミングを適切に制御するためには、プリチャージに必要な時間（即ち、アンプ出力制御信号ＡＭＰ＿ＨＩＺが活性化された後、非活性化されるまでの時間）を長くとる必要がある。プリチャージに必要な時間が長いことは、１水平期間を短くする必要がある場合、例えば、液晶パネル１のライン数が多い場合に特に問題である。

本実施形態の液晶表示装置は、ダイオード素子４３、４４をプリチャージに使用することによってプリチャージ信号ＧＮＤ＿ＳＷの生成を不要にする。このような構成は、タイミング制御を容易化し、プリチャージに必要な時間を有効に短縮する。以下、本実施形態の液晶表示装置の動作を詳細に説明する。

図１６を参照して、初期状態では、極性信号ＰＯＬ及びスイッチ信号ＤＯＴ＿ＳＷが非活性化されており、且つ、データ線１１_１が負の電位に駆動され、データ線１１_２が正の電位に駆動されていたとする。スイッチ信号ＤＯＴ＿ＳＷが非活性化されていることに応答して、極性切り換えスイッチ群２５は、正極性ドライバ部２３の正極側駆動回路２３ｄの出力をデータ線１１_２に接続し、負極性ドライバ部２４の負極側駆動回路２４ｄの出力をデータ線１１_１に接続している。

第ｍ水平期間が開始されると、アンプ出力制御信号ＡＭＰ＿ＨＩＺが活性化される。これにより、正極側駆動回路２３ｄ、負極側駆動回路２４ｄのスイッチ２３ｊ、２４ｊがターンオフされ、正極側駆動回路２３ｄの出力がハイ・インピーダンス状態に設定される。

更に、選択ラインの画素の画素データが、極性切り替えスイッチ群２１に供給される。加えて、極性信号ＰＯＬが切り替えられる。極性信号ＰＯＬが反転されることにより、極性切り替えスイッチ群２１の接続関係が、第ｍ水平期間においてデータ線１１に供給されるデータ信号の極性に対応するように切り替えられる。更に、ラッチ信号ＳＴＢが活性化され、画素データが、正極側ドライバ部２３、負極側ドライバ部２４のラッチ回路２３ａ、２４ａに取り込まれる。

加えて、スイッチ信号ＤＯＴ＿ＳＷが活性化されることにより、正極性ドライバ部２３及び負極性ドライバ部２４と、データ線１１_１、１１_２の間の接続関係が切り替えられる。具体的には、図１５に示されているように、極性切り換えスイッチ群２５は、データ線１１_１を正極側ドライバ部２３の正極側駆動回路２３ｄの出力に接続し、データ線１１_２を負極側ドライバ部２４の負極側駆動回路２４ｄの出力に接続する。

極性切り換えスイッチ群２５の接続関係が切り替えられることにより、自動的に、データ線１１_１、１１_２がダイオード素子４３、４４を介してプリチャージされる。詳細には、第ｍ水平期間の開始時にはデータ線１１_１は負の電位を有しているから、極性切り換えスイッチ群２５の接続関係の切り換えによってダイオード素子４３は順方向にバイアスされる。従って、データ線１１_１は、ダイオード素子４３を介して接地端子４５に電気的に接続されて、データ線１１_１上の負の電荷がダイオード素子４３を介して接地端子４５に流れ込む。即ち、データ線１１_１は、接地電位に、厳密に言えば、電位−φ_Ｆにプリチャージされる。ここで、φ_Ｆは、ダイオード素子４３の順方向電圧である。

同様に、第ｍ水平期間の開始時にはデータ線１１_２は正の電位を有しているから、図１５に示されているように、極性切り換えスイッチ群２５の接続関係の切り換えによってデータ線１１_２と接地端子４６の間に接続されるダイオード素子４４は順方向にバイアスされる。従って、データ線１１_２がダイオード素子４４を介して接地端子４６に電気的に接続され、データ線１１_２上の正の電荷がダイオード素子４４を介して接地端子４６に流れ込む。従って、図１６に示されているように、データ線１１_２は、接地電位に、厳密に言えば、電位＋φ_Ｆにプリチャージされる。ここで、φ_Ｆは、ダイオード素子４４の順方向電圧である。

既述のように、データ線１１がダイオード素子４３、４４を介して自動的にプリチャージされることは、プリチャージに必要な時間を短縮するために有効である。

プリチャージが完了した後、正極側駆動回路２３ｄ、負極側駆動回路２４ｄが活性化される。具体的には、アンプ出力制御信号ＡＭＰ＿ＨＩＺが非活性化され、正極側駆動回路２３ｄ及び負極側駆動回路２４ｄは、対応するデータ線１１を画素データに対応する信号レベルに駆動し始める。加えて、選択されたラインのゲート線１２が活性化され、選択されたラインの画素１３の液晶容量に駆動電圧が書き込まれる。図１６の動作では、データ線１１_１は、第ｍ水平期間において液晶ドライバ２の接地電位に対して正極性である電位に駆動され、データ線１１_２は、接地電位に対して負極性である電位に駆動される。

第ｍ水平期間に続く第ｍ＋１水平期間では、各データ線１１の極性が第ｍ水平期間における極性と反対になるようにデータ線１１が駆動される点を除いて、同様の手順でデータ線１１が駆動される。

具体的には、第ｍ＋１水平期間の開始時に極性信号ＰＯＬ及びスイッチ信号ＤＯＴ＿ＳＷが反転され、更に、アンプ出力制御信号ＡＭＰ＿ＨＩＺが活性化される。これにより、図１５Ｂに示されているように、正極側駆動回路２３ｄ、負極側駆動回路２４ｄの出力がハイ・インピーダンスに設定されると共に、データ線１１_１がダイオード４４のアノードに、データ線１１_２がダイオード４３のカソードに電気的に接続される。第ｍ＋１水平期間の開始時にはデータ線１１_１は正の電位を有しており、データ線１１_２は負の電位を有しているから、ダイオード４３、４４は順方向にバイアスされる。従って、データ線１１_１は、ダイオード素子４４を介して接地端子４６に電気的に接続されて、データ線１１_２がダイオード素子４３を介して接地端子４５に電気的に接続され、データ線１１_１、１１_２がプリチャージされる。プリチャージされている間のデータ線１１_１、１１_２の電位は、それぞれ、電位＋φ_Ｆ、電位−φ_Ｆである。

プリチャージが完了した後、正極側駆動回路２３ｄ、負極側駆動回路２４ｄが活性化される。具体的には、アンプ出力制御信号ＡＭＰ＿ＨＩＺが非活性化され、正極側駆動回路２３ｄ及び負極側駆動回路２４ｄは、対応するデータ線１１を画素データに対応する信号レベルに駆動し始める。加えて、選択されたラインのゲート線１２が活性化され、選択されたラインの画素１３の液晶容量に駆動電圧が書き込まれる。図１６の動作では、データ線１１_１は、第ｍ＋１水平期間において液晶ドライバ２の接地電位に対して負極性である電位に駆動され、データ線１１_２は、接地電位に対して正極性である電位に駆動される。

第ｍ水平期間に続く他の水平期間でも、同様の手順でデータ信号の書き込みが行われる。

以上に説明されているように、第３の実施形態では、データ線がダイオード素子を介して接地端子に接続されることによってデータ線がプリチャージされる。ダイオード素子の使用により、データ線のプリチャージが自動的に行われ、これにより、プリチャージの間の動作タイミングの制御が容易になる。これは、プリチャージに必要な時間を短縮するために有効である。

なお、本実施形態において「ダイオード素子」という用語は、一般的に使用されるｐｎ接合ダイオードのみならず、ダイオードとして機能するトランジスタを含む意味で使用されていることに留意されたい。例えば、図１７に示されているように、ダイオード素子４３としては、ゲートとバックゲート（基板端子）との両方が接地されたＮチャネルＭＯＳトランジスタ４３Ａが使用されることが可能である。この場合、ＮチャネルＭＯＳトランジスタ４３Ａのドレインが接地端子４５に接続され、ソースが正極側駆動回路２３ｄの出力に接続されたノードＮ１に接続される。ＮチャネルＭＯＳトランジスタ４３Ａの基板とソース間の寄生ダイオードがプリチャージのためのダイオードとして機能する。また、ダイオード素子４４としては、ゲートとバックゲート（基板端子）との両方が接地されたＰチャネルＭＯＳトランジスタ４３Ａが使用されることが可能である。この場合、ＰチャネルＭＯＳトランジスタ４３Ａのドレインが接地端子４６に接続され、ソースが負極側駆動回路２４ｄの出力に接続されたノードＮ２に接続される。ＰチャネルＭＯＳトランジスタ４４Ａのソースと基板の間の寄生ダイオードがプリチャージのためのダイオードとして機能する。

図１７のＮチャネルＭＯＳトランジスタ４３Ａ、ＰチャネルＭＯＳトランジスタ４４Ａは、必要がある場合には、ダイオードではなく、プリチャージのためのスイッチとして機能させることも可能である。具体的には、ＮチャネルＭＯＳトランジスタ４３Ａのゲートを”Ｈｉｇｈ”レベルに、ＰチャネルＭＯＳトランジスタ４４Ａのゲートを”Ｌｏｗ”レベルに設定すれば、ＮチャネルＭＯＳトランジスタ４３Ａ、ＰチャネルＭＯＳトランジスタ４４Ａがターンオンし、ＮチャネルＭＯＳトランジスタ４３Ａ、ＰチャネルＭＯＳトランジスタ４４Ａは、データ線１１を接地電位にプリチャージするスイッチとしても機能する。ここで、ＰチャネルＭＯＳトランジスタ４４Ａのゲートが駆動される”Ｌｏｗ”レベルは、負電位である必要があることに留意されたい。

このような動作は、データ線１１を完全に接地電位にプリチャージするために有効である。ＮチャネルＭＯＳトランジスタ４３Ａ、ＰチャネルＭＯＳトランジスタ４４Ａがダイオードとして機能する場合には、上述のように、データ線１１は、厳密には接地電位ではなく、電位±φ_Ｆにプリチャージされる。ＮチャネルＭＯＳトランジスタ４３Ａ、ＰチャネルＭＯＳトランジスタ４４Ａをターンオンすることにより、必要な場合にデータ線１１を完全に接地電位にプリチャージすることができる。

４． 第４の実施形態
図１８は、本発明の第４の実施形態の液晶表示装置に使用される液晶ドライバ２Ｃの構成を示すブロック図である。本実施形態の液晶表示装置の基本的な構成は、第２の実施形態の液晶表示装置１０とほぼ同様である；液晶ドライバ２Ｃの正極側ドライバ部２３は、液晶ドライバ２の接地電位を基準として正極性である正極性データ信号を生成するように構成され、負極側ドライバ部２４は、当該接地電位を基準として負極性である負極性データ信号を生成するように構成される。更に、第２の実施形態の液晶ドライバ２Ａと同様に、本実施形態の液晶ドライバ２Ｃは時分割駆動に対応した構成を有している。

相違点は、正極側ドライバ部２３、負極側ドライバ部２４において、プリチャージスイッチ回路２３ｅ、２４ｅの代わりにプリチャージダイオード回路５１、５２が使用される点である。ただし、本実施形態では、第３の実施形態のプリチャージダイオード回路４１、４２とは異なり、プリチャージダイオード回路５１、５２は、一対のプリチャージ信号ＧＮＤ＿ＳＷＮ、ＧＮＤ＿ＳＷＰに応答して動作することに留意されたい。プリチャージ信号ＧＮＤ＿ＳＷＮ、ＧＮＤ＿ＳＷＰは、プリチャージタイミング生成回路２７によって生成される。

プリチャージ信号ＧＮＤ＿ＳＷＮ、ＧＮＤ＿ＳＷＰは、信号レベルの範囲が相違していることに留意されたい。プリチャージ信号ＧＮＤ＿ＳＷＮは、所定の正電位（例えば、＋５Ｖ）が”Ｈｉｇｈ”レベルとして定義され、液晶ドライバ２Ｃの接地電位が”Ｌｏｗ”レベルとして定義される。一方、プリチャージ信号ＧＮＤ＿ＳＷＰは、液晶ドライバ２Ｃの接地電位が”Ｈｉｇｈ”レベルとして定義され、所定の負電位（例えば、−５Ｖ）が”Ｌｏｗ”レベルとして定義される。

図１９は、プリチャージダイオード回路５１、５２の構成を示す回路図である。プリチャージダイオード回路５１は、ＮチャネルＭＯＳトランジスタ５３と接地端子５５とを備えている。ＮチャネルＭＯＳトランジスタ５３は、そのドレインが接地端子５５に接続され、ソースが正極側駆動回路２３ｄの出力に接続されたノードＮ１に接続されている。ＮチャネルＭＯＳトランジスタ５３のバックゲート（基板端子）は接地される。ＮチャネルＭＯＳトランジスタ５３のゲートにはプリチャージ信号ＧＮＤ＿ＳＷＮが供給される。

プリチャージダイオード回路５１のＮチャネルＭＯＳトランジスタ５３は、プリチャージ信号ＧＮＤ＿ＳＷＮに応答してプリチャージを行うためのオンオフスイッチとして機能し、更に、自動的にプリチャージを行うためのダイオードとしても機能する。プリチャージ信号ＧＮＤ＿ＳＷＮが”Ｈｉｇｈ”レベル（例えば、＋５Ｖ）に設定されると、ＮチャネルＭＯＳトランジスタ５３がターンオンし、これにより、データ線１１が接地電位にプリチャージされる。一方、プリチャージ信号ＧＮＤ＿ＳＷＮが”Ｌｏｗ”レベル（即ち、接地電位）に設定されると、ソースと基板の間の寄生ダイオードの存在により、ＮチャネルＭＯＳトランジスタ５３は、ダイオードとして機能する。即ち、ノードＮ１の電位が接地電位よりも低くなると、寄生ダイオードに順方向バイアスが印加され、接地端子５５とノードＮ１とが電気的に接続される。これにより、データ線１１が接地電位に、厳密には電位−φ_Ｆにプリチャージされる。

同様に、プリチャージダイオード回路５２は、ＰチャネルＭＯＳトランジスタ５４と接地端子５６とを備えている。ＰチャネルＭＯＳトランジスタ５４は、そのドレインが接地端子５６に接続され、ソースが負極側駆動回路２４ｄの出力に接続されたノードＮ２に接続されている。ＮチャネルＭＯＳトランジスタ５３のバックゲート（基板端子）は接地される。ＰチャネルＭＯＳトランジスタ５４のゲートにはプリチャージ信号ＧＮＤ＿ＳＷＰが供給される。

ＮチャネルＭＯＳトランジスタ５３と同様に、ＰチャネルＭＯＳトランジスタ５４は、プリチャージ信号ＧＮＤ＿ＳＷＰに応答してプリチャージを行うためのオンオフスイッチとして機能し、更に、自動的にプリチャージを行うためのダイオードとしても機能する。プリチャージ信号ＧＮＤ＿ＳＷＰが”Ｈｉｇｈ”レベル（例えば、＋５Ｖ）に設定されると、ＰチャネルＭＯＳトランジスタ５４がターンオンし、これにより、データ線１１が接地電位にプリチャージされる。一方、プリチャージ信号ＧＮＤ＿ＳＷＰが”Ｌｏｗ”レベル（即ち、接地電位）に設定されると、ソースと基板の間の寄生ダイオードの存在により、ＰチャネルＭＯＳトランジスタ５４は、ダイオードとして機能する。即ち、ノードＮ２の電位が接地電位よりも高くなると、寄生ダイオードに順方向バイアスが印加され、接地端子５６とノードＮ２とが電気的に接続される。これにより、データ線１１が接地電位に、厳密には電位＋φ_Ｆにプリチャージされる。

本実施形態の液晶表示装置が、ＮチャネルＭＯＳトランジスタ５３、ＰチャネルＭＯＳトランジスタ５４をオンオフスイッチとダイオードの両方として機能させるように構成されているのは、以下の技術的理由による。

ＮチャネルＭＯＳトランジスタ５３、ＰチャネルＭＯＳトランジスタ５４をダイオードとして機能させてデータ線１１をプリチャージすることは、第３の実施形態で説明されているように、プリチャージを行う動作のタイミング制御を容易になるという利点がある。しかしながら、ダイオードを介するプリチャージでは、データ線１１は完全には接地電位にはプリチャージされない；データ線１１は、電位＋φ_Ｆ、又は電位−φ_Ｆにプリチャージされる。これは、正極側駆動回路２３ｄ、負極側駆動回路２４ｄ及び極性切り換えスイッチ群２５を構成する回路素子に印加される電圧の低減には好ましくない。

逆に、ＮチャネルＭＯＳトランジスタ５３、ＰチャネルＭＯＳトランジスタ５４をプリチャージ信号ＧＮＤ＿ＳＷＮ、ＧＮＤ＿ＳＷＰに応答するオンオフスイッチとして機能させてデータ線１１をプリチャージすると、データ線１１は、ほぼ完全に接地電位にプリチャージされる。しかしながら、ＮチャネルＭＯＳトランジスタ５３、ＰチャネルＭＯＳトランジスタ５４をオンオフスイッチとして機能させることは、プリチャージ動作の間の動作タイミングの制御には好適でない。

本実施形態の液晶表示装置は、オンオフスイッチとしての機能とダイオードとしての機能の利点の両方を有効に活用するものである。具体的には、各水平期間の開始時にデータ線１１（及び入力端子１６）をプリチャージする場合には、ＮチャネルＭＯＳトランジスタ５３及びＰチャネルＭＯＳトランジスタ５４はオンオフスイッチとして機能する。一方、各水平期間の中間において入力端子１６のみをプリチャージする場合には、ＮチャネルＭＯＳトランジスタ５３及びＰチャネルＭＯＳトランジスタ５４がダイオードとして機能させる。第２の実施形態で説明されているように、入力端子１６のみのプリチャージに必要な時間は、データ線１１のプリチャージに必要な時間よりも短い。従って、入力端子１６のみのプリチャージには、シビアな動作タイミングの制御が要求される。このため、入力端子１６のみのプリチャージの際には、ＮチャネルＭＯＳトランジスタ５３及びＰチャネルＭＯＳトランジスタ５４がダイオードとして機能するように動作される。一方、データ線１１のプリチャージの際には、ＮチャネルＭＯＳトランジスタ５３及びＰチャネルＭＯＳトランジスタ５４がオンオフスイッチとして機能するように動作され、データ線１１及び入力端子１６が実質的に完全に接地電位にプリチャージされる。以下、本実施形態の液晶表示装置の動作を詳細に説明する。

図２０を参照して、初期状態では、極性信号ＰＯＬ及びスイッチ信号ＤＯＴ＿ＳＷが非活性化されており、且つ、入力端子１６_１が負の電位に駆動され、入力端子１６_２が正の電位に駆動されていたとする。スイッチ信号ＤＯＴ＿ＳＷが非活性化されていることに応答して、極性切り換えスイッチ群２５は、正極性ドライバ部２３の正極側駆動回路２３ｄの出力を入力端子１６_２に接続し、負極性ドライバ部２４の負極側駆動回路２４ｄの出力を入力端子１６_１に接続している。

第ｍ水平期間が開始されると、アンプ出力制御信号ＡＭＰ＿ＨＩＺが活性化される。これにより、正極側駆動回路２３ｄ、負極側駆動回路２４ｄのスイッチ２３ｊ、２４ｊがターンオフされ、正極側駆動回路２３ｄ、負極側駆動回路２４ｄの出力がハイ・インピーダンス状態に設定される。

更に、選択ラインの画素の画素データが、極性切り替えスイッチ群２１に供給される。加えて、極性信号ＰＯＬが切り替えられる。極性信号ＰＯＬが反転されることにより、極性切り替えスイッチ群２１の接続関係が、第ｍ水平期間においてデータ線１１に供給されるデータ信号の極性に対応するように切り替えられる。更に、ラッチ信号ＳＴＢが活性化され、画素データが、正極側ドライバ部２３、負極側ドライバ部２４のラッチ回路２３ａ、２４ａに取り込まれる。

加えて、スイッチ信号ＤＯＴ＿ＳＷが活性化されることにより、正極性ドライバ部２３及び負極性ドライバ部２４と、入力端子１６_１、１６_２の間の接続関係が切り替えられる。具体的には、図１９に示されているように、極性切り換えスイッチ群２５は、入力端子１６_１を正極側ドライバ部２３の正極側駆動回路２３ｄの出力に接続し、入力端子１６_２を負極側ドライバ部２４の負極側駆動回路２４ｄの出力に接続する。

更に、図２０に示されているように、制御信号ＲＳＷ、ＧＳＷ、ＢＳＷの全てが活性化されると共に、プリチャージ信号ＧＮＤ＿ＳＷＮが”Ｈｉｇｈ”レベルに、プリチャージ信号ＧＮＤ＿ＳＷＰが”Ｌｏｗ”レベルに駆動される。これにより、全てのセレクタ１７のＲスイッチ１８、Ｇスイッチ１９、Ｂスイッチ２０、及びプリチャージダイオード回路５１、５２のＮチャネルＭＯＳトランジスタ５３、ＰチャネルＭＯＳトランジスタ５４がターンオンされ、全てのデータ１１が液晶ドライバ２の接地電位にプリチャージされる。既述のように、データ線１１が液晶ドライバ２の接地電位にプリチャージされることは、正極側駆動回路２３ｄ、負極側駆動回路２４ｄを構成する素子に大きな電圧が印加されることを防ぐために重要である。

プリチャージが完了した後、Ｒ画素１３に接続されているデータ線１１にデータ信号が供給され、選択ラインのＲ画素１３へのデータ信号の書き込みが行われる。詳細には、プリチャージ信号ＧＮＤ＿ＳＷＮが”Ｌｏｗ”レベルに、プリチャージ信号ＧＮＤ＿ＳＷＰが”Ｈｉｇｈ”レベルに戻され、更に、ＲＧＢセレクタ２３ｈ、２４ｈにより、Ｒ画素１３に対応する画素データが選択される。正極側駆動回路２３ｄ、負極側駆動回路２４ｄは、選択された画素データに対応するデータ信号を生成する；正極側駆動回路２３ｄが生成するデータ信号の極性は、液晶ドライバ２の接地電位に対して正であり、負極側駆動回路２４ｄが生成するデータ信号の極性は、液晶ドライバ２の接地電位に対して負であることに留意されたい。更に、制御信号ＲＳＷが選択的に活性化され、Ｒ画素１３に接続されているデータ線１１が入力端子１６に接続される；制御信号ＧＳＷ、ＢＳＷは非活性化される。これにより、正極側駆動回路２３ｄ、負極側駆動回路２４ｄによって生成されたデータ信号が、それぞれ、Ｒ画素１３に接続されているデータ線１１_１、１１_４に供給される。加えて、選択ラインに対応するゲート線１２が活性化され、選択ラインのＲ画素１３に所望のデータ信号が書き込まれる。Ｒ画素１３の駆動後には、入力端子１６_１が正の電位に、入力端子１６_２が負の電位に駆動されていることに留意されたい。

続いて、選択ラインのＧ画素１３へのデータ信号の書き込みが行われる。選択ラインのＧ画素１３へのデータ信号の書き込みは、まず、入力端子１６のプリチャージで開始される。詳細には、制御信号ＲＳＷ、ＧＳＷ、ＢＳＷの全てが非活性化された状態で、極性信号ＰＯＬとスイッチ信号ＤＯＴ＿ＳＷが反転され、更に、アンプ出力制御信号ＡＭＰ＿ＨＩＺが活性化される。これにより、図２１Ａに示されているように、正極側駆動回路２３ｄ、負極側駆動回路２４ｄの出力がハイ・インピーダンスに設定され、更に、入力端子１６_１がＰチャネルＭＯＳトランジスタ５４のソースに、入力端子１６_２がＮチャネルＭＯＳトランジスタ５３のソースに電気的に接続される。この時点では入力端子１６_１は正の電位を有しており、入力端子１６_２は負の電位を有しているから、ＮチャネルＭＯＳトランジスタ５３、ＰチャネルＭＯＳトランジスタ５４の寄生トランジスタは、いずれも、順方向にバイアスされる。従って、入力端子１６_１は、ＰチャネルＭＯＳトランジスタ５４を介して電気的に接地端子に接続され、入力端子１６_２がＮチャネルＭＯＳトランジスタ５３を介して電気的に接地端子に接続され、入力端子１６_１、１６_２がプリチャージされる。プリチャージされている間の入力端子１６_１、１６_２の電位は、図２０に示されているように、それぞれ、電位＋φ_Ｆ、電位−φ_Ｆである。

続いて、Ｇ画素１３に接続されているデータ線１１にデータ信号が供給される。詳細には、ＲＧＢセレクタ２３ｈ、２４ｈにより、Ｇ画素１３に対応する画素データが選択され、更に、正極側駆動回路２３ｄ、負極側駆動回路２４ｄは、選択された画素データに対応するデータ信号を生成する。更に、制御信号ＧＳＷが選択的に活性化され、Ｇ画素１３に接続されているデータ線１１が入力端子１６に接続される。これにより、正極側駆動回路２３ｄ、負極側駆動回路２４ｄによって生成されたデータ信号が、Ｇ画素１３に接続されているデータ線１１に供給される。加えて、選択ラインに対応するゲート線１２が活性化され、選択ラインのＧ画素１３に所望のデータ信号が書き込まれる。Ｇ画素１３の駆動後には、入力端子１６_１が負の電位に、入力端子１６_２が正の電位に駆動されていることに留意されたい。

同様の手順により、選択ラインのＢ画素１３へのデータ信号の書き込みが行われる。制御信号ＲＳＷ、ＧＳＷ、ＢＳＷの全てが非活性化された状態で、極性信号ＰＯＬとスイッチ信号ＤＯＴ＿ＳＷが反転され、更に、アンプ出力制御信号ＡＭＰ＿ＨＩＺが活性化される。これにより、図２１Ｂに示されているように、正極側駆動回路２３ｄ、負極側駆動回路２４ｄの出力がハイ・インピーダンスに設定され、更に、入力端子１６_１がＮチャネルＭＯＳトランジスタ５３のソースに、入力端子１６_２がＰチャネルＭＯＳトランジスタ５４のソースに電気的に接続される。この時点では入力端子１６_１は負の電位を有しており、入力端子１６_２は正の電位を有しているから、ＮチャネルＭＯＳトランジスタ５３、ＰチャネルＭＯＳトランジスタ５４の寄生トランジスタは、いずれも、順方向にバイアスされる。従って、入力端子１６_１は、ＮチャネルＭＯＳトランジスタ５３を介して電気的に接地され、入力端子１６_２がＰチャネルＭＯＳトランジスタ５４を介して電気的に接地され、入力端子１６_１、１６_２がプリチャージされる。プリチャージされている間の入力端子１６_１、１６_２の電位は、図２０に示されているように、それぞれ、電位−φ_Ｆ、電位＋φ_Ｆである。

続いて、Ｂ画素１３に接続されているデータ線１１にデータ信号が供給される。詳細には、ＲＧＢセレクタ２３ｈ、２４ｈにより、Ｂ画素１３に対応する画素データが選択され、更に、正極側駆動回路２３ｄ、負極側駆動回路２４ｄは、選択された画素データに対応するデータ信号を生成する。更に、制御信号ＢＳＷが選択的に活性化され、Ｂ画素１３に接続されているデータ線１１が入力端子１６に接続される。これにより、正極側駆動回路２３ｄ、負極側駆動回路２４ｄによって生成されたデータ信号が、Ｂ画素１３に接続されているデータ線１１に供給される。加えて、選択ラインに対応するゲート線１２が活性化され、選択ラインのＢ画素１３に所望のデータ信号が書き込まれる。

第ｍ水平期間に続く他の水平期間でも、同様の手順でデータ信号の書き込みが行われる。

以上に説明されているように、第４の実施形態では、オンオフスイッチ、及びダイオードの両方として機能するＮチャネルＭＯＳトランジスタ、ＰチャネルＭＯＳトランジスタが、プリチャージに使用される。各水平期間の開始時のデータ線１１のプリチャージは、ＮチャネルＭＯＳトランジスタ、ＰチャネルＭＯＳトランジスタをオンオフスイッチとして機能させて行われる。これにより、データ線１１は実質的に完全に接地電位にプリチャージされる。一方、入力端子１６のプリチャージは、ＮチャネルＭＯＳトランジスタ、ＰチャネルＭＯＳトランジスタをダイオードとして機能させて行われる。これにより、入力端子１６のプリチャージを短時間で行うことができる。

５． 第５の実施形態
図２１は、本発明の第４の実施形態の液晶表示装置に使用される液晶ドライバ２Ｄの構成を示すブロック図である。本実施形態の液晶表示装置の基本的な構成は、第４の実施形態の液晶表示装置とほぼ同様である；液晶ドライバ２Ｄの正極側ドライバ部２３は、液晶ドライバ２の接地電位を基準として正極性である正極性データ信号を生成するように構成され、負極側ドライバ部２４は、当該接地電位を基準として負極性である負極性データ信号を生成するように構成される。更に、第４の実施形態の液晶ドライバ２Ｃと同様に、本実施形態の液晶ドライバ２Ｄは時分割駆動に対応した構成を有している。

相違点は、正極側ドライバ部２３、負極側ドライバ部２４において、プリチャージ信号によって制御されないプリチャージダイオード回路５１Ａ、５２Ａが使用される点である。これに伴い、プリチャージタイミング生成回路２７も設けられない。

図２２Ａ、図２２Ｂに示されているように、プリチャージダイオード回路５１Ａ、５２Ａは、いずれも、（オンオフスイッチではなく）ダイオード素子によってプリチャージを行う回路である。具体的には、プリチャージダイオード回路５１Ａは、ダイオード素子５３Ａと、接地端子５５とで構成されている。ダイオード素子５３Ａのカソードは、正極側駆動回路２３ｄの出力に接続されたノードＮ１に接続され、アノードは接地端子５５に接続される。同様に、プリチャージダイオード回路５２Ａは、ダイオード素子５４と接地端子５６とで構成される。ダイオード素子５４のカソードは、接地端子５６に接続され、アノードは、負極側駆動回路２４ｄの出力に接続されたノードＮ２に接続される。

本実施形態の液晶表示装置の一つの特徴は、データ線１１及び入力端子のプリチャージを、いずれも、ダイオード素子５３Ａ、５４Ａを用いて行う点である。上述されているように、ダイオード素子５３Ａ、５４Ａをプリチャージに使用することの利点は、タイミング制御が容易になり、プリチャージに必要な時間を短縮することができる点にある。本実施形態においても、ダイオード素子５３Ａ、５４Ａとしては、一般的に使用されるｐｎ接合ダイオードのみならず、ダイオードとして機能するトランジスタが使用され得ることに留意されたい。以下、第５の実施形態の液晶表示装置の動作を詳細に説明する。

図２３を参照して、初期状態では、極性信号ＰＯＬ及びスイッチ信号ＤＯＴ＿ＳＷが非活性化されており、且つ、入力端子１６_１が負の電位に駆動され、入力端子１６_２が正の電位に駆動されていたとする。スイッチ信号ＤＯＴ＿ＳＷが非活性化されていることに応答して、極性切り換えスイッチ群２５は、正極性ドライバ部２３の正極側駆動回路２３ｄの出力を入力端子１６_２に接続し、負極性ドライバ部２４の負極側駆動回路２４ｄの出力を入力端子１６_１に接続している。更に、奇数番目のデータ線１１_１、１１_３、・・・は、負の電位に駆動され、偶数番目のデータ線１１_２、１１_４、・・・は、正の電位に駆動されているとする。

第ｍ水平期間が開始されると、アンプ出力制御信号ＡＭＰ＿ＨＩＺが活性化される。これにより、正極側駆動回路２３ｄ、負極側駆動回路２４ｄのスイッチ２３ｊ、２４ｊがターンオフされ、正極側駆動回路２３ｄ、負極側駆動回路２４ｄの出力がハイ・インピーダンス状態に設定される。

更に、選択ラインの画素の画素データが、極性切り替えスイッチ群２１に供給される。加えて、極性信号ＰＯＬが切り替えられる。極性信号ＰＯＬが反転されることにより、極性切り替えスイッチ群２１の接続関係が、第ｍ水平期間においてデータ線１１に供給されるデータ信号の極性に対応するように切り替えられる。更に、ラッチ信号ＳＴＢが活性化され、画素データが、正極側ドライバ部２３、負極側ドライバ部２４のラッチ回路２３ａ、２４ａに取り込まれる。

更に、図２０に示されているように、制御信号ＲＳＷ、ＧＳＷ、ＢＳＷの全てが活性化され、全てのセレクタ１７のＲスイッチ１８、Ｇスイッチ１９、及びＢスイッチ２０がターンオンされる。これにより、データ線１１_１〜１１_３は入力端子１６_１に、データ線１１_４〜１１_６は入力端子１６_２に接続される。入力端子１６_１に接続されている３本のデータ線１１のうち２本は負の電位に駆動され、１本が正の電位に駆動されているから、データ線１１_１〜１１_３が入力端子１６_１に接続されることにより、入力端子１６_１の電位は負になる。一方、入力端子１６_２に接続されている３本のデータ線１１のうち２本は正の電位に駆動され、１本が負の電位に駆動されているから、データ線１１_４〜１１_６が入力端子１６_２に接続されることにより、入力端子１６_２の電位は正になる。

加えて、スイッチ信号ＤＯＴ＿ＳＷが活性化されることにより、正極性ドライバ部２３及び負極性ドライバ部２４と、入力端子１６_１、１６_２の間の接続関係が切り替えられる。具体的には、図２２に示されているように、極性切り換えスイッチ群２５は、入力端子１６_１を正極側駆動回路２３ｄの出力に接続し、入力端子１６_２を負極側駆動回路２４ｄの出力に接続する。即ち、入力端子１６_１及びそれに接続されたデータ線１１は、ダイオード５３Ａのカソードに接続され、入力端子１６_２及びそれに接続されたデータ線１１は、ダイオード５４Ａのアノードに接続される。

入力端子１６_１は負の電位を有しており、入力端子１６_２は正の電位を有しているから、ダイオード５３Ａ、５４Ａには、いずれも、順方向バイアスが印加される。従って、入力端子１６_１及びそれに接続されているデータ線１１は、ダイオード素子５３Ａを介して接地端子５５に電気的に接続される。これにより、入力端子１６_１及びそれに接続されているデータ線１１は、接地電位に、より厳密には電位−φ_Ｆにプリチャージされる。入力端子１６_２及びそれに接続されているデータ線１１は、ダイオード素子５４Ａを介して接地端子５６に電気的に接続される。これにより、入力端子１６_２及びそれに接続されているデータ線１１は、接地電位に、より厳密には電位＋φ_Ｆにプリチャージされる。既述のように、データ線１１が液晶ドライバ２の接地電位にプリチャージされることは、正極側駆動回路２３ｄ、負極側駆動回路２４ｄを構成する素子に大きな電圧が印加されることを防ぐために重要である。

プリチャージが完了した後、Ｒ画素１３に接続されているデータ線１１にデータ信号が供給され、選択ラインのＲ画素１３へのデータ信号の書き込みが行われる。詳細には、ＲＧＢセレクタ２３ｈ、２４ｈにより、Ｒ画素１３に対応する画素データが選択される。正極側駆動回路２３ｄ、負極側駆動回路２４ｄは、選択された画素データに対応するデータ信号を生成する；正極側駆動回路２３ｄが生成するデータ信号の極性は、液晶ドライバ２の接地電位に対して正であり、負極側駆動回路２４ｄが生成するデータ信号の極性は、液晶ドライバ２の接地電位に対して負であることに留意されたい。更に、制御信号ＲＳＷが選択的に活性化され、Ｒ画素１３に接続されているデータ線１１が入力端子１６に接続される；制御信号ＧＳＷ、ＢＳＷは非活性化される。これにより、正極側駆動回路２３ｄ、負極側駆動回路２４ｄによって生成されたデータ信号が、それぞれ、Ｒ画素１３に接続されているデータ線１１_１、１１_４に供給される。加えて、選択ラインに対応するゲート線１２が活性化され、選択ラインのＲ画素１３に所望のデータ信号が書き込まれる。Ｒ画素１３の駆動後には、入力端子１６_１が正の電位に、入力端子１６_２が負の電位に駆動されていることに留意されたい。

続いて、選択ラインのＧ画素１３へのデータ信号の書き込みが行われる。選択ラインのＧ画素１３へのデータ信号の書き込みは、まず、入力端子１６のプリチャージで開始される。詳細には、制御信号ＲＳＷ、ＧＳＷ、ＢＳＷの全てが非活性化された状態で、極性信号ＰＯＬとスイッチ信号ＤＯＴ＿ＳＷが反転され、更に、アンプ出力制御信号ＡＭＰ＿ＨＩＺが活性化される。これにより、図２４Ａに示されているように、正極側駆動回路２３ｄ、負極側駆動回路２４ｄの出力がハイ・インピーダンスに設定され、更に、入力端子１６_１がダイオード素子５４Ａのアノードに、入力端子１６_２がダイオード素子５３Ａのカソードに電気的に接続される。この時点では入力端子１６_１は正の電位を有しており、入力端子１６_２は負の電位を有しているから、ダイオード素子５３Ａ、ダイオード素子５４Ａは、いずれも、順方向にバイアスされる。従って、入力端子１６_１は、ダイオード素子５４Ａを介して電気的に接地端子５６に接続され、入力端子１６_２は、ダイオード素子５３Ａを介して電気的に接地端子に接続され、入力端子１６_１、１６_２がプリチャージされる。プリチャージされている間の入力端子１６_１、１６_２の電位は、図２３に示されているように、それぞれ、電位＋φ_Ｆ、電位−φ_Ｆである。

続いて、Ｇ画素１３に接続されているデータ線１１にデータ信号が供給される。詳細には、ＲＧＢセレクタ２３ｈ、２４ｈにより、Ｇ画素１３に対応する画素データが選択され、更に、正極側駆動回路２３ｄ、負極側駆動回路２４ｄは、選択された画素データに対応するデータ信号を生成する。更に、制御信号ＧＳＷが選択的に活性化され、Ｇ画素１３に接続されているデータ線１１が入力端子１６に接続される。これにより、正極側駆動回路２３ｄ、負極側駆動回路２４ｄによって生成されたデータ信号が、Ｇ画素１３に接続されているデータ線１１に供給される。加えて、選択ラインに対応するゲート線１２が活性化され、選択ラインのＧ画素１３に所望のデータ信号が書き込まれる。Ｇ画素１３の駆動後には、入力端子１６_１が負の電位に、入力端子１６_２が正の電位に駆動されていることに留意されたい。

同様の手順により、選択ラインのＢ画素１３へのデータ信号の書き込みが行われる。制御信号ＲＳＷ、ＧＳＷ、ＢＳＷの全てが非活性化された状態で、極性信号ＰＯＬとスイッチ信号ＤＯＴ＿ＳＷが反転され、更に、アンプ出力制御信号ＡＭＰ＿ＨＩＺが活性化される。これにより、図２１Ｂに示されているように、正極側駆動回路２３ｄ、負極側駆動回路２４ｄの出力がハイ・インピーダンスに設定され、更に、入力端子１６_１がダイオード素子５３Ａのカソードに、入力端子１６_２がダイオード素子５４Ａのアノードに電気的に接続される。この時点では入力端子１６_１は正の電位を有しており、入力端子１６_２は負の電位を有しているから、ダイオード素子５３Ａ、５３Ｂは、いずれも、順方向にバイアスされる。従って、入力端子１６_１は、ダイオード素子５３Ａを介して電気的に接地され、入力端子１６_２がダイオード素子５４Ａを介して電気的に接地され、入力端子１６_１、１６_２がプリチャージされる。プリチャージされている間の入力端子１６_１、１６_２の電位は、図２６に示されているように、それぞれ、電位−φ_Ｆ、電位＋φ_Ｆである。

続いて、Ｂ画素１３に接続されているデータ線１１にデータ信号が供給される。詳細には、ＲＧＢセレクタ２３ｈ、２４ｈにより、Ｂ画素１３に対応する画素データが選択され、更に、正極側駆動回路２３ｄ、負極側駆動回路２４ｄは、選択された画素データに対応するデータ信号を生成する。更に、制御信号ＢＳＷが選択的に活性化され、Ｂ画素１３に接続されているデータ線１１が入力端子１６に接続される。これにより、正極側駆動回路２３ｄ、負極側駆動回路２４ｄによって生成されたデータ信号が、Ｂ画素１３に接続されているデータ線１１に供給される。加えて、選択ラインに対応するゲート線１２が活性化され、選択ラインのＢ画素１３に所望のデータ信号が書き込まれる。

第ｍ水平期間に続く他の水平期間でも、同様の手順でデータ信号の書き込みが行われる。

以上に説明されているように、第５の実施形態では、データ線１１及び入力端子１６がダイオード素子を介して接地端子に接続されることによってプリチャージされる。ダイオード素子の使用により、データ線１１及び入力端子１６のプリチャージが自動的に行われ、これにより、プリチャージの間の動作タイミングの制御が容易になる。これは、プリチャージに必要な時間を短縮するために有効である。

６． まとめ
以上に説明されているように、上述の実施形態では、液晶ドライバが、該液晶ドライバの接地電位に対して正の極性を有するデータ信号を生成する正極性駆動回路と、該接地電位に対して負の極性を有するデータ信号を生成する負極性駆動回路とを含んで構成される。このようなアーキテクチャは、液晶ドライバの消費電力を有効に低減させる。

加えて、上述の実施形態では、液晶表示パネルのデータ線が、該液晶ドライバの接地電位にプリチャージされる。このようなアーキテクチャは、正極性駆動回路、負極性駆動回路を構成する素子に高電圧が印加されることを防ぐとともに、プリチャージに必要な電力を有効に低減させる。

なお、本発明の構成は、上述の実施形態に限定されて解釈されてはならない；本発明の実施形態には、様々な変更が可能である。例えば、第１及び第２実施形態において、プリチャージスイッチ回路２３ｅ、２４ｅのスイッチ２３ｆ、２４ｆは、正極性駆動回路２３ｄ、負極性駆動回路２４ｄの出力端子ではなく、液晶ドライバ２（又は２Ａ）の出力端子３に直接に接続されることも可能である。加えて、第２の実施形態において、データ線１１を選択するセレクタ１７は、液晶表示パネル１Ａではなく、液晶ドライバ２Ａに設けられることも可能である。セレクタ１７が液晶ドライバ２Ａに設けられることに伴う液晶表示パネル１Ａ、液晶ドライバ２Ａの構成の変更は、当業者には自明的であろう。

また、極性切り換えスイッチ群２５は、液晶ドライバ２Ａではなく、液晶表示パネル１Ａに設けられることも可能である。及び極性切り換えスイッチ群２５が液晶表示パネル１Ａに設けられることに伴う液晶表示パネル１Ａ、液晶ドライバ２Ａの構成の変更は、当業者には自明的であろう。

図１は、従来の液晶ドライバの構成を示すブロック図である。 図２は、従来の液晶ドライバに搭載される正極側駆動回路と負極側駆動回路に供給される電源電圧と、それらから出力されるデータ信号の信号レベルとの関係を示す図である。 図３は、本発明の第１の実施形態の液晶表示装置の構成を示すブロック図である。 図４は、第１の実施形態の液晶ドライバの構成を示すブロック図である。 図５は、第１の実施形態の液晶ドライバのうち、データ信号を出力する出力系の部分の構成を示す詳細図である。 図６は、第１の実施形態における、正極側駆動回路と負極側駆動回路に供給される電源電圧と、それらから出力されるデータ信号の信号レベルとの関係を示す図である。 図７は、第１の実施形態の液晶ドライバの好適な動作を示すタイミングチャートである。 図８は、第１の実施形態の液晶ドライバの他の好適な動作を示すタイミングチャートである。 図９は、第１の実施形態の液晶ドライバの更に他の好適な動作を示すタイミングチャートである。 図１０Ａは、本発明の第２の実施形態の液晶表示装置の構成を示すブロック図である。 図１０Ｂは、第２の実施形態の液晶表示装置に搭載される液晶ドライバの構成を示すブロック図である。 図１１は、第２の実施形態の液晶ドライバがデータ線をプリチャージする動作を示す概念図である。 図１２は、第２の実施形態の液晶ドライバがデータ線をプリチャージする動作を示す概念図である。 図１３は、第２の実施形態の液晶ドライバの好適な動作を示すタイミングチャートである。 図１４は、本発明の第３の実施形態の液晶表示装置に搭載される液晶ドライバの構成を示すブロック図である。 図１５Ａは、第３の実施形態の液晶ドライバの、データ信号を出力する出力系の部分の構成を示す詳細図である。 図１５Ｂは、第３の実施形態の液晶ドライバの、データ信号を出力する出力系の部分の構成を示す詳細図である。 図１６は、第３の実施形態の液晶ドライバの好適な動作を示すタイミングチャートである。 図１７は、第３の実施形態の液晶ドライバに搭載されるダイオード素子の例を示す図である。 図１８は、本発明の第４の実施形態の液晶表示装置に搭載される液晶ドライバの構成を示すブロック図である。 図１９は、第４の実施形態の液晶ドライバの、データ信号を出力する出力系の部分の構成を示す詳細図である。 図２０は、第４の実施形態の液晶ドライバの好適な動作を示すタイミングチャートである。 図２１Ａは、第４の実施形態の液晶ドライバの好適な動作を示す回路図である。 図２１Ｂは、第４の実施形態の液晶ドライバの好適な動作を示す回路図である。 図２２は、本発明の第５の実施形態の液晶表示装置に搭載される液晶ドライバの構成を示すブロック図である。 図２３は、第５の実施形態の液晶ドライバの、データ信号を出力する出力系の部分の構成を示す詳細図である。 図２４は、第５の実施形態の液晶ドライバの好適な動作を示すタイミングチャートである。 図２５Ａは、第５の実施形態の液晶ドライバの好適な動作を示す回路図である。 図２５Ｂは、第５の実施形態の液晶ドライバの好適な動作を示す回路図である。

符号の説明

１、１Ａ：液晶表示パネル
２、２Ａ：液晶ドライバ
３、３_１、３_２：出力端子
４、４_１、４_２：配線
１０：液晶表示装置
１１：データ線
１２：ゲート線
１３：画素
１３ａ：ＴＦＴ
１３ｂ：画素電極
１３ｃ：共通電極
１６：入力端子
１７：セレクタ
１８：Ｒスイッチ
１９：Ｇスイッチ
２０：Ｂスイッチ
２１：極性切り替えスイッチ群
２２：階調電位生成回路
２３：正極側ドライバ部
２４：負極側ドライバ部
２３ａ、２４ａ：ラッチ回路
２３ｂ、２４ｂ：レベルシフタ
２３ｃ、２４ｃ：Ｄ／Ａコンバータ
２３ｄ：正極側駆動回路
２４ｄ：負極側駆動回路
２３ｅ、２４ｅ：プリチャージスイッチ回路
２３ｆ、２４ｆ：スイッチ
２３ｇ、２４ｇ：接地端子
２３ｈ、２４ｈ：ＲＧＢセレクタ
２３ｊ、２４ｊ：スイッチ
２３ｋ、２４ｋ：アンプ
２５：極性切り替えスイッチ群
２６：極性切り替えスイッチ制御回路
２７：プリチャージタイミング生成回路
２８：タイミングコントロール回路
２９：ＲＧＢスイッチタイミング生成回路
３０：ＲＧＢセレクタ制御回路
３１：アンプタイミング生成回路
４１、４２：プリチャージダイオード回路
４３、４４：ダイオード素子
４３Ａ：ＮチャネルＭＯＳトランジスタ
４４Ａ：ＰチャネルＭＯＳトランジスタ
４５、４６：接地端子
５１、５２、５１Ａ、５１Ｂ：プリチャージダイオード回路
５３：ＮチャネルＭＯＳトランジスタ
５４：ＰチャネルＭＯＳトランジスタ
５３Ａ、５４Ａ：ダイオード素子
５５、５６：接地端子

Claims (23)

1. 複数のデータ線を備える液晶表示パネルと、
   液晶ドライバ
   とを具備し、
   前記液晶ドライバは、前記液晶ドライバの接地電位を基準として正極性である正極性データ信号を、前記複数のデータ線のうちの一のデータ線に出力する正極側駆動回路と、前記接地電位を基準として負極性である負極性データ信号を前記複数のデータ線のうちの他のデータ線に出力する負極側駆動回路とを含む
   液晶表示装置。
2. 請求項１に記載の液晶表示装置であって、
   更に、前記液晶表示パネルの前記データ線を前記接地電位にプリチャージするためのプリチャージ手段を具備する
3. 請求項２に記載の液晶表示装置であって、
   前記正極側駆動回路は、第１水平期間、及び前記第１水平期間に続く第２水平期間において、前記正極性データ信号を前記液晶表示パネルの前記データ線のうちの第１データ線に出力し、
   前記負極側駆動回路は、前記第１水平期間及び前記第２水平期間において、前記負極性データ信号を前記液晶表示パネルの前記データ線のうちの第２データ線に出力し、
   前記プリチャージ手段は、前記第１水平期間の、前記第１データ線及び前記第２データ線にそれぞれ前記正極性データ信号及び前記負極性データ信号が供給される前の時刻において前記液晶表示パネルの前記データ線を前記接地電位にプリチャージし、前記第２水平期間では、前記液晶表示パネルの前記データ線を前記接地電位にプリチャージしない
   液晶表示装置。
4. 請求項１に記載の液晶表示装置であって、
   更に、前記液晶表示パネルの前記データ線をプリチャージするためのプリチャージ手段を具備し、
   前記プリチャージ手段は、前記複数のデータ線を接地端子に接続するダイオード素子を含む
   液晶表示装置。
5. 請求項１に記載の液晶表示装置であって、
   更に、前記液晶表示パネルと前記液晶ドライバのいずれかに設けられ、且つ、前記正極側駆動回路の出力及び前記負極性駆動回路の出力の一方を前記複数のデータ線のうちの第１データ線に、他方を前記複数のデータ線のうちの第２データ線に電気的に接続するように構成された極性切り替えスイッチ回路を具備し、
   前記液晶ドライバは、
   カソードが前記正極側駆動回路の出力に接続され、アノードが接地端子に接続された第１ダイオード素子と、
   アノードが前記負極側駆動回路の出力に接続され、カソードが接地端子に接続された第２ダイオード素子
   とを具備する
   液晶表示装置。
6. 複数の入力端子と、画素に接続された複数のデータ線とを備える液晶表示パネルと、
   液晶ドライバと、
   前記液晶表示パネルと前記液晶ドライバのいずれかに設けられた複数のセレクタ
   とを具備し、
   前記複数の入力端子は、第１入力端子と第２入力端子とを含み、
   前記複数のデータ線は、
   前記第１入力端子に対応して設けられた複数の第１データ線と、
   前記第２入力端子に対応して設けられた複数の第２データ線
   とを含み、
   前記複数のセレクタは、
   前記複数の第１データ線のうちから選択されたデータ線を前記第１入力端子に接続する第１セレクタと、
   前記複数の第２データ線のうちから選択されたデータ線を前記第２入力端子に接続する第２セレクタ
   とを含み、
   前記液晶ドライバは、
   前記液晶ドライバの接地電位を基準として正である正極性データ信号を出力可能に構成された正極側駆動回路と、
   前記接地電位を基準として負である負極性データ信号を出力可能に構成された負極側駆動回路と、
   前記複数のセレクタ回路を制御する制御信号を生成するセレクタ制御回路
   とを含む
   液晶表示装置。
7. 請求項６に記載の液晶表示装置であって、
   前記液晶ドライバは、更に前記複数の入力端子を前記接地電位にプリチャージするためのプリチャージ手段を含む
   液晶表示装置。
8. 請求項７に記載の液晶表示装置であって、
   一の水平期間のうちの第１期間において、前記第１セレクタは、前記複数の第１データ線の全てを前記第１入力端子に接続し、前記第２セレクタは、前記複数の第２データ線の全てを前記第２入力端子に接続し、且つ、前記プリチャージ手段は、前記第１入力端子及び前記第２入力端子を前記接地電位にプリチャージし、
   前記水平期間のうちの前記第１期間の後の第２期間において、前記第１セレクタは、前記複数の第１データ線のうちから選択された一の第１選択データ線を前記第１入力端子に接続し、且つ、前記第２セレクタは、前記複数の第２データ線のうちから選択された一の第２選択データ線を前記第２入力端子に接続し、且つ、前記正極側駆動回路は、前記第１入力端子と前記第２入力端子とのうちの一方に、前記正極性データ信号を出力し、且つ、前記負極側駆動回路は、前記前記第１入力端子と前記第２入力端子との他方に、前記負極性データ信号を出力する
   液晶表示装置。
9. 請求項８に記載の液晶表示装置であって、
   前記水平期間のうちの、前記第２期間の後の第３期間において、前記第１セレクタは、前記複数の第１データ線の全てを前記第１入力端子から電気的に切り離し、前記第２セレクタは、前記複数の第２データ線の全てを前記第２入力端子から切り離し、且つ、前記プリチャージ手段は、前記第１入力端子及び前記第２入力端子を前記接地電位にプリチャージし、
   前記水平期間のうちの、前記第３期間の後の第４期間において、前記第１セレクタは、前記複数の第１データ線のうちから選択された他の第１選択データ線を前記第１入力端子に接続し、且つ、前記第２セレクタは、前記複数の第２データ線のうちから選択された他の第２選択データ線を前記第２入力端子に接続し、且つ、前記正極側駆動回路は、前記第１入力端子と前記第２入力端子とのうちの前記他方に、前記正極性データ信号を出力し、且つ、前記負極側駆動回路は、前記第１入力端子と前記第２入力端子とのうちの前記一方に、前記負極性データ信号を出力する
   液晶表示装置。
10. 請求項９に記載の液晶表示装置であって、
    前記第３期間において前記プリチャージ手段が前記第１入力端子及び前記第２入力端子を前記接地電位にプリチャージする時間は、前記第１期間において前記プリチャージ手段が前記第１入力端子及び前記第２入力端子を前記接地電位にプリチャージする時間よりも短い
    液晶表示装置。
11. 請求項６に記載の液晶表示装置であって、
    前記液晶ドライバは、更に、前記複数の入力端子をプリチャージするためのプリチャージ手段を含み、
    前記プリチャージ手段は、前記複数の入力端子を接地端子に接続するダイオード素子を含む
    液晶表示装置。
12. 請求項６に記載の液晶表示装置であって、
    更に、前記液晶表示パネルと前記液晶ドライバのいずれかに設けられ、且つ、前記正極側駆動回路の出力及び前記負極性駆動回路の出力の一方を前記複数のデータ線のうちの第１データ線に、他方を前記複数のデータ線のうちの第２データ線に電気的に接続するように構成された極性切り替えスイッチ回路を具備し、
    前記液晶ドライバは、
    ソースが前記正極側駆動回路の出力に接続され、ドレイン及びバックゲートが接地されたＮチャネルＭＯＳトランジスタと、
    ソースが前記負極側駆動回路の出力に接続され、ドレイン及びバックゲートが接地されたＰチャネルＭＯＳトランジスタ
    とを含む
    液晶表示装置。
13. 請求項１２に記載の液晶表示装置であって、
    前記液晶ドライバは、更に、前記ＮチャネルＭＯＳトランジスタと前記ＰチャネルＭＯＳトランジスタのゲートの電位を制御するプリチャージタイミング生成回路
    を含み、
    一の水平期間のうちの第１期間において、前記第１セレクタは、前記複数の第１データ線の全てを前記第１入力端子に接続し、前記第２セレクタは、前記複数の第２データ線の全てを前記第２入力端子に接続し、且つ、前記プリチャージタイミング生成回路は、前記ＮチャネルＭＯＳトランジスタのゲートを所定の正電位に、前記ＰチャネルＭＯＳトランジスタを所定の負電位に駆動し、
    前記水平期間のうちの前記第１期間の後の第２期間において、前記第１セレクタは、前記複数の第１データ線のうちから選択された一の第１選択データ線を前記第１入力端子に接続し、且つ、前記第２セレクタは、前記複数の第２データ線のうちから選択された一の第２選択データ線を前記第２入力端子に接続し、前記極性切り替えスイッチ回路は、前記正極側駆動回路及び前記負極性駆動回路の一方の出力を前記第１入力端子に、他方の出力を前記第２入力端子に接続し、前記正極側駆動回路は前記極性切り替えスイッチ回路を介して前記第１入力端子に前記正極性データ信号を出力し、且つ、前記負極側駆動回路は、前記極性切り替えスイッチ回路を介して前記第２入力端子に前記負極性データ信号を出力する
    液晶表示装置。
14. 請求項１３に記載の液晶表示装置であって、
    前記水平期間のうちの前記第２期間の後の第３期間において、前記第１セレクタは、前記複数の第１データ線の全てを前記第１入力端子から切り離し、前記第２セレクタは、前記複数の第２データ線の全てを前記第２入力端子から切り離し、前記プリチャージタイミング生成回路は、前記ＮチャネルＭＯＳトランジスタ及び前記ＰチャネルＭＯＳトランジスタのゲートを前記接地電位に駆動し、前記極性切り替えスイッチ回路は、前記正極側駆動回路及び前記負極性駆動回路の前記一方の出力を前記第２入力端子に、前記他方の出力を前記第１入力端子に接続し、前記正極側駆動回路及び前記負極側駆動回路は、その出力をハイ・インピーダンス状態に設定する
    液晶表示装置。
15. 請求項６に記載の液晶表示装置であって、
    前記液晶ドライバは、
    前記正極側駆動回路の出力及び前記負極性駆動回路の出力と、前記第１入力端子及び前記第２入力端子との間の接続関係を切り替える極性切り替えスイッチ回路と、
    カソードが前記正極側駆動回路の出力に接続され、アノードが接地端子に接続された第１ダイオード素子と、
    アノードが前記負極側駆動回路の出力に接続され、カソードが接地端子に接続された第２ダイオード素子
    とを具備する
    液晶表示装置。
16. 液晶表示パネルを駆動するために使用される液晶ドライバであって、
    当該液晶ドライバの接地電位を基準として正である正極性データ信号を、前記液晶表示パネルのデータ線のうちの一のデータ線に出力するための正極側駆動回路と、
    前記接地電位を基準として負である負極性データ信号を前記液晶表示パネルの他のデータ線のうちの他のデータ線に出力するための負極側駆動回路
    とを具備する
    液晶ドライバ。
17. 請求項１６に記載の液晶ドライバであって、
    更に、
    前記複数のデータ線を前記接地電位にプリチャージするためのプリチャージ手段を具備する
    液晶ドライバ。
18. 請求項１６に記載の液晶ドライバであって、
    前記正極側駆動回路は、第１水平期間、及び前記第１水平期間に続く第２水平期間において、前記正極性データ信号を前記液晶表示パネルの前記データ線のうちの第１データ線に出力し、
    前記負極側駆動回路は、前記第１水平期間及び前記第２水平期間において、前記負極性データ信号を前記液晶表示パネルの前記データ線のうちの第２データ線に出力し、
    前記プリチャージ手段は、前記第１水平期間の、前記第１データ線及び前記第２データ線にそれぞれ前記正極性データ信号及び前記負極性データ信号が供給される前の期間において前記液晶表示パネルの前記データ線を前記接地電位にプリチャージし、前記第２水平期間では、前記液晶表示パネルの前記データ線を前記接地電位にプリチャージしない
    液晶ドライバ。
19. 請求項１６に記載の液晶ドライバであって、
    更に、
    前記複数のデータ線のいずれかに接続されるための第１及び第２出力端子と、
    前記正極側駆動回路の出力及び前記負極性駆動回路の出力の一方を、前記第１出力端子に、他方を前記第２出力端子に電気的に接続するように構成された極性切り替えスイッチ回路と、
    カソードが前記正極側駆動回路の出力に接続され、アノードが接地端子に接続された第１ダイオード素子と、
    アノードが前記負極側駆動回路の出力に接続され、カソードが接地端子に接続された第２ダイオード素子
    とを具備する
    液晶ドライバ。
20. 請求項１６に記載の液晶ドライバであって、
    更に、
    前記複数のデータ線のいずれかに接続されるための第１及び第２出力端子と、
    前記正極側駆動回路の出力及び前記負極性駆動回路の出力の一方を、前記第１出力端子に、他方を前記第２出力端子に電気的に接続するように構成された極性切り替えスイッチ回路と、
    ソースが前記正極側駆動回路の出力に接続され、ドレイン及びバックゲートが接地されたＮチャネルＭＯＳトランジスタと、
    ソースが前記負極側駆動回路の出力に接続され、ドレイン及びバックゲートが接地されたＰチャネルＭＯＳトランジスタ
    とを含む
    液晶表示装置。
21. 液晶ドライバによって液晶表示パネルを駆動する駆動方法であって、
    前記液晶ドライバの接地電位を基準として正極性である正極性データ信号を、前記液晶表示パネルのデータ線のうちの一のデータ線に出力するステップと、
    前記接地電位を基準として負極性である負極性データ信号を、前記液晶表示パネルのデータ線のうちの他のデータ線に出力するステップ
    とを具備する
    駆動方法。
22. 請求項２１に記載の駆動方法であって、
    更に、
    前記液晶表示パネルの前記データ線を前記接地電位にプリチャージするステップ
    を具備する
    駆動方法。
23. 請求項２１に記載の駆動方法であって、
    更に、
    前記液晶表示パネルの前記データ線をダイオードを介して接地端子に接続するステップ
    を具備する
    駆動方法。

Images