[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2006140039A - Lead wire and solar cell using the same - Google Patents

Lead wire and solar cell using the same Download PDF

Info

Publication number
JP2006140039A
JP2006140039A JP2004328838A JP2004328838A JP2006140039A JP 2006140039 A JP2006140039 A JP 2006140039A JP 2004328838 A JP2004328838 A JP 2004328838A JP 2004328838 A JP2004328838 A JP 2004328838A JP 2006140039 A JP2006140039 A JP 2006140039A
Authority
JP
Japan
Prior art keywords
lead wire
solder
solder film
alloy
mpa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004328838A
Other languages
Japanese (ja)
Inventor
Hiroshi Yamanobe
寛 山野辺
Hirohisa Endo
裕寿 遠藤
Takashi Nemoto
孝 根本
Shuji Kawasaki
修慈 川崎
Atsushi Otake
敦志 大竹
Chu Bando
宙 坂東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2004328838A priority Critical patent/JP2006140039A/en
Publication of JP2006140039A publication Critical patent/JP2006140039A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)
  • Non-Insulated Conductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a lead wire which can be jointed properly, regardless of the thickness of a silicon crystal wafer, and to provide a solar cell that uses it. <P>SOLUTION: In the lead wire 10, at least a part of the periphery of a conductor 11 is covered with a solder film 15. The solder film 15 is constituted of a solder alloy, where Young's modulus is 40 GPa or smaller at normal temperature, the tensile strength is 40 MPa or smaller, and 0.2% proof stress is 30 MPa or smaller. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、リード線に係り、特に、太陽電池のシリコン結晶ウェハに接続される電力伝送用リード線に関するものである。   The present invention relates to a lead wire, and more particularly to a power transmission lead wire connected to a silicon crystal wafer of a solar cell.

太陽電池には、基板上にシリコン結晶を成長させた半導体チップが使用されている。この半導体チップを切断、分割してなるシリコン結晶ウェハの所定の領域(接点領域)に、はんだ付けなどにより接続用リード線が接合され、この接続用リード線を通じて電力が伝送(出力)される。   A semiconductor chip in which a silicon crystal is grown on a substrate is used for a solar cell. A connecting lead wire is joined by soldering or the like to a predetermined region (contact region) of the silicon crystal wafer obtained by cutting and dividing the semiconductor chip, and electric power is transmitted (output) through the connecting lead wire.

通常、接続用リード線として、導体の表面に、シリコン結晶ウェハとの接続のためのはんだめっき膜が形成される。例えば、導体としてタフピッチ銅や無酸素銅などの純銅の平角導体を用い、はんだめっき膜の構成材としてSn−Pb共晶はんだを用いた接続用リード線がある(例えば、特許文献1参照)。   Usually, a solder plating film for connection to a silicon crystal wafer is formed on the surface of a conductor as a connecting lead wire. For example, there is a connecting lead wire using a flat copper rectangular conductor such as tough pitch copper or oxygen-free copper as a conductor, and Sn—Pb eutectic solder as a constituent material of a solder plating film (see, for example, Patent Document 1).

また、近年、環境への配慮から、はんだめっき膜の構成材として、Pbを含まないはんだ(Pbフリーはんだ)への切り替えが検討されている(例えば、特許文献2参照)。   In recent years, switching to a solder containing no Pb (Pb-free solder) as a constituent material of a solder plating film has been studied in consideration of the environment (for example, see Patent Document 2).

太陽電池を構成する部材の内、シリコン結晶ウェハが材料コストの大半を占めている。このため、製造コストの低減を図るべく、シリコン結晶ウェハの薄板化が検討されている。しかし、シリコン結晶ウェハを薄板化すると、接続用リード線のはんだ接合時における加熱プロセスや、太陽電池使用時における温度変化により、シリコン結晶ウェハに変形(反りなど)が生じたり、破損が生じたりするという不具合が起こる。これらは、太陽電池モジュールの生産性低下を招いたり、また、太陽電池モジュールを長期間にわたって使用した際に発電効率の低下を招き、信頼性を低下させる要因となってしまう。   Of the members constituting the solar cell, the silicon crystal wafer accounts for the majority of the material cost. For this reason, in order to reduce the manufacturing cost, the thinning of the silicon crystal wafer has been studied. However, if the silicon crystal wafer is thinned, the silicon crystal wafer may be deformed (warped, etc.) or damaged due to the heating process when soldering the connecting lead wires and the temperature change when using the solar cell. A malfunction occurs. These cause a decrease in productivity of the solar cell module, and also cause a decrease in power generation efficiency when the solar cell module is used for a long period of time, resulting in a decrease in reliability.

よって、これらの不具合に対処するために、接続用リード線として熱膨張が小さいもの、また、はんだメッキ膜の構成材として溶融温度の低いものが採用されてきた。熱膨張が小さいリード線の例として、銅材と熱膨張が小さいインバー(登録商標)材をクラッドしてなる条(銅−インバー(登録商標)−銅)をリードフレームとして用いたものがある(例えば、特許文献3参照)。   Therefore, in order to deal with these problems, a connection lead wire having a low thermal expansion and a solder plating film having a low melting temperature have been adopted. As an example of a lead wire having a small thermal expansion, there is one using a strip (copper-invar (registered trademark) -copper) clad with a copper material and an Invar (registered trademark) material having a small thermal expansion as a lead frame ( For example, see Patent Document 3).

特開平11−21660号公報Japanese Patent Laid-Open No. 11-21660 特開2002−263880号公報JP 2002-263880 A 特開2002−164560号公報JP 2002-164560 A

ところが、今後、シリコン結晶ウェハの薄板化がさらに進むと、リード線の導体として低熱膨張のものを用いても、シリコン結晶ウェハとリード線の熱膨張係数が同じでない限り、シリコン結晶ウェハに変形(反りなど)が生じたり、破損が生じたりするという不具合が再び起こるおそれがあった。   However, if the silicon crystal wafer is further thinned in the future, even if a lead wire conductor having a low thermal expansion is used, the lead is deformed into a silicon crystal wafer as long as the thermal expansion coefficient of the silicon crystal wafer and the lead wire is not the same ( There is a risk that a problem such as warping or damage may occur again.

以上の事情を考慮して創案された本発明の目的は、シリコン結晶ウェハの厚さに関係なく、良好な接合が可能なリード線及びそれを用いた太陽電池を提供することにある。   An object of the present invention created in view of the above circumstances is to provide a lead wire that can be satisfactorily bonded regardless of the thickness of the silicon crystal wafer, and a solar cell using the lead wire.

上記目的を達成すべく本発明に係るリード線は、導体の外周の少なくとも一部をはんだ膜で被覆したリード線において、上記はんだ膜を、常温でのヤング率が40GPa以下、引張強さが40MPa以下、0.2%耐力が30MPa以下のはんだ合金で構成したものである。   In order to achieve the above object, the lead wire according to the present invention is a lead wire in which at least a part of the outer periphery of the conductor is covered with a solder film. The solder film has a Young's modulus at room temperature of 40 GPa or less and a tensile strength of 40 MPa. The following is composed of a solder alloy having a 0.2% proof stress of 30 MPa or less.

また、本発明に係るリード線は、導体の外周の少なくとも一部をはんだ膜で被覆したリード線において、上記はんだ膜を、
Sn-0.10〜0.80mass%Cu合金、
Sn-0.10〜0.80mass%Cu-0.1〜0.55mass%Ag合金、
又はSn-0.10〜0.80mass%Cu-0.1〜0.35mass%Sb合金、
で構成したものである。
Moreover, the lead wire according to the present invention is a lead wire in which at least a part of the outer periphery of the conductor is covered with a solder film.
Sn-0.10 ~ 0.80mass% Cu alloy,
Sn-0.10 ~ 0.80mass% Cu-0.1 ~ 0.55mass% Ag alloy,
Or Sn-0.10 ~ 0.80mass% Cu-0.1 ~ 0.35mass% Sb alloy,
It is composed of

ここで、導体は、軟銅、又は銅材とFe-Ni合金材のクラッド材で構成することが好ましい。また、導体は平角線材であることが好ましい。   Here, the conductor is preferably composed of annealed copper or a clad material of a copper material and an Fe—Ni alloy material. The conductor is preferably a flat wire.

一方、本発明に係る太陽電池は、上述したリード線とシリコン結晶ウェハを、上記はんだ膜を構成するはんだ合金を介して接合したものである。   On the other hand, a solar cell according to the present invention is obtained by joining the above-described lead wire and a silicon crystal wafer via a solder alloy constituting the solder film.

本発明によれば、シリコン結晶ウェハの厚さに関係なく、リード線とシリコン結晶ウェハを良好にはんだ接合することができるという優れた効果を発揮する。   According to the present invention, the excellent effect that the lead wire and the silicon crystal wafer can be satisfactorily soldered regardless of the thickness of the silicon crystal wafer is exhibited.

以下、本発明の好適一実施の形態を添付図面に基づいて説明する。   DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, a preferred embodiment of the invention will be described with reference to the accompanying drawings.

本発明の好適一実施の形態に係るリード線の横断面図を図1に示す。   FIG. 1 shows a cross-sectional view of a lead wire according to a preferred embodiment of the present invention.

図1に示すように、本実施の形態に係るリード線10は、平角導体11の外周の全体を、常温でのヤング率が40GPa以下、引張強さが40MPa以下、0.2%耐力が30MPa以下のはんだ合金で構成されるはんだ膜15で被覆したものである。   As shown in FIG. 1, the lead wire 10 according to the present embodiment has an entire outer periphery of the rectangular conductor 11 having a Young's modulus at room temperature of 40 GPa or less, a tensile strength of 40 MPa or less, and a 0.2% proof stress of 30 MPa or less. It is coated with a solder film 15 made of a solder alloy.

具体的には、はんだ膜15は、
Sn-0.10〜0.80mass%Cu合金、
Sn-0.10〜0.80mass%Cu-0.1〜0.55mass%Ag合金、
又はSn-0.10〜0.80mass%Cu-0.1〜0.35mass%Sb合金、
で構成される。
Specifically, the solder film 15 is
Sn-0.10 ~ 0.80mass% Cu alloy,
Sn-0.10 ~ 0.80mass% Cu-0.1 ~ 0.55mass% Ag alloy,
Or Sn-0.10 ~ 0.80mass% Cu-0.1 ~ 0.35mass% Sb alloy,
Consists of.

ここで、はんだ膜15を構成するSn-Cu合金、Sn-Cu-Ag合金、又はSn-Cu-Sb合金のCu含有量を0.10〜0.80mass%以下としたのは、Cu含有量が0.10mass%未満だと、はんだ膜15の表面からウィスカが発生し易くなることからウィスカ性が高まり、信頼性が低下するためである。また、Cu含有量が0.80mass%を超えると、はんだ合金の液相温度が大きく上昇するためである。   Here, the Cu content of the Sn-Cu alloy, Sn-Cu-Ag alloy, or Sn-Cu-Sb alloy constituting the solder film 15 is set to 0.10 to 0.80 mass% or less because the Cu content is 0.10 mass. If it is less than%, whisker is likely to be generated from the surface of the solder film 15, so that the whisker property is increased and the reliability is lowered. Moreover, it is because the liquidus temperature of a solder alloy will raise large when Cu content exceeds 0.80 mass%.

また、はんだ膜15を構成するSn-Cu-Ag合金(又はSn-Cu-Sb合金)のAg含有量を0.10〜0.55(又はSb含有量を0.10〜0.35)mass%以下としたのは、Ag(又はSb)含有量が0.10mass%未満だと、添加効果が得られないためである。また、Ag含有量が0.55(又はSb含有量が0.35)mass%を超えると、ヤング率、引張強さ、又は0.2%耐力の少なくとも1つが上述した規定値を超えるためである。   In addition, the Ag content of the Sn—Cu—Ag alloy (or Sn—Cu—Sb alloy) constituting the solder film 15 is set to 0.10 to 0.55 (or Sb content is 0.10 to 0.35) mass% or less. (Or Sb) If the content is less than 0.10 mass%, the effect of addition cannot be obtained. In addition, if the Ag content exceeds 0.55 (or Sb content is 0.35) mass%, at least one of Young's modulus, tensile strength, or 0.2% proof stress exceeds the above-mentioned specified value.

はんだ膜15の膜厚は、平角導体11の厚さの1/4〜1/20、好ましくは1/5〜1/10、特に好ましくは1/6〜1/8とされる。   The film thickness of the solder film 15 is 1/4 to 1/20, preferably 1/5 to 1/10, particularly preferably 1/6 to 1/8 of the thickness of the flat conductor 11.

平角導体11は、軟銅からなる平角線材で構成される。平角線材の構成材としては、軟銅に限定するものではなく、例えば、導電性が高く、かつ、低熱膨張のもの(又はシリコン結晶ウェハと熱膨張が一致するもの)や、低耐力のもの(又は低強度のもの)であればよい。   The flat conductor 11 is made of a flat wire made of annealed copper. The constituent material of the flat wire is not limited to soft copper, and has, for example, high conductivity and low thermal expansion (or the same thermal expansion as that of a silicon crystal wafer), low resistance (or Low strength).

また、平角導体11としては、一般的な平角線材の他に、素線(丸線)を偏平させてなる線材や、複数本の素線を撚り合わせた撚線を偏平させてなる線材を用いることもできる。この場合、素線としては、Cu素線、Al素線、Ag素線、Au素線、又はFe-Ni合金素線が挙げられる。ここで言うCu素線、Al素線、Ag素線、Au素線とは、Cu又はCu合金、Al又はAl合金、Ag又はAg合金、Au又はAu合金で構成された素線である。Fe-Ni合金素線の構成材としては、好ましくはインバー(登録商標)が挙げられる。また、撚線は、Cu素線、Al素線、Ag素線、Au素線、Fe-Ni合金素線、又はそれらを組み合わせたもので構成される。   Moreover, as the flat conductor 11, in addition to a general flat wire, a wire obtained by flattening a wire (round wire) or a wire obtained by flattening a stranded wire obtained by twisting a plurality of wires is used. You can also. In this case, examples of the strand include a Cu strand, an Al strand, an Ag strand, an Au strand, or an Fe—Ni alloy strand. The Cu strand, the Al strand, the Ag strand, and the Au strand referred to here are strands made of Cu or Cu alloy, Al or Al alloy, Ag or Ag alloy, Au or Au alloy. As a constituent material of the Fe—Ni alloy strand, Invar (registered trademark) is preferable. The stranded wire is composed of a Cu strand, an Al strand, an Ag strand, an Au strand, an Fe—Ni alloy strand, or a combination thereof.

平角導体11の外周の全体にはんだめっきを行うことではんだ膜15が形成され、図1に示した本実施の形態に係るリード線10が得られる。この時、はんだ膜15の形成方法は、特に限定するものではなく、導体に対する慣用のめっき方法が全て適用可能である。   A solder film 15 is formed by performing solder plating on the entire outer periphery of the flat conductor 11, and the lead wire 10 according to the present embodiment shown in FIG. 1 is obtained. At this time, the method for forming the solder film 15 is not particularly limited, and all conventional plating methods for conductors can be applied.

このようにして製造した本実施の形態に係るリード線10を、シリコン結晶ウェハにおけるセル面の所定の接点領域(例えば、Agめっき領域)及びフレーム部材(例えば、リードフレーム)の所定の接点領域に、はんだ膜15を構成するはんだ合金を介して接続することで、太陽電池(太陽電池モジュール(図示せず))が得られる。セル面及びリードフレームの所定の接点領域にも、接合用のはんだ膜15を設けてもよい。   The lead wire 10 according to the present embodiment manufactured in this way is applied to a predetermined contact region (for example, an Ag plating region) on the cell surface and a predetermined contact region of a frame member (for example, a lead frame) on the silicon crystal wafer. A solar cell (solar cell module (not shown)) can be obtained by connecting via a solder alloy constituting the solder film 15. A solder film 15 for bonding may also be provided in predetermined contact areas of the cell surface and the lead frame.

本実施の形態においては、平角導体11を、軟銅単体からなる平角線材で構成した場合について説明を行ったが、特にこれに限定するものではない。例えば、図2に示すように、銅材23a,23bとFe-Ni合金材22のクラッド材からなる平角線材で構成した平角導体21であってもよい。クラッド材の層構造は、3層に限定するものではなく、2層又は4層以上であってもよい。   In the present embodiment, the case where the flat conductor 11 is made of a flat wire made of soft copper alone has been described. However, the present invention is not particularly limited thereto. For example, as shown in FIG. 2, a rectangular conductor 21 made of a rectangular wire made of a clad material of copper materials 23a and 23b and an Fe—Ni alloy material 22 may be used. The layer structure of the clad material is not limited to three layers, and may be two layers or four or more layers.

また、本実施の形態においては、平角導体11の外周の全体をはんだ膜15で被覆した場合について説明を行ったが、特にこれに限定するものではない。例えば、平角導体11の外周の一部(例えば、平角導体11の上面及び/又は下面)だけを、はんだ膜15で被覆するようにしてもよい。   In the present embodiment, the case where the entire outer periphery of the rectangular conductor 11 is covered with the solder film 15 has been described. However, the present invention is not particularly limited thereto. For example, only a part of the outer periphery of the flat conductor 11 (for example, the upper surface and / or the lower surface of the flat conductor 11) may be covered with the solder film 15.

さらに、本実施の形態においては、平角導体11の外周の全体に、直接、はんだ膜15を形成する場合について説明を行ったが、特にこれに限定するものではない。例えば、平角導体11の外周の全体に、めっき処理を施して純Snめっき膜を形成した後、通電加熱などの加熱処理を施してCu及びSnを相互に拡散させ、はんだ膜15を形成するようにしてもよい。この時、はんだ膜15におけるCu含有量が0.10〜0.80mass%となるように、通電加熱時の印加電圧及び/又は通電時間を制御する。   Furthermore, in the present embodiment, the case where the solder film 15 is directly formed on the entire outer periphery of the flat conductor 11 has been described, but the present invention is not particularly limited thereto. For example, a pure Sn plating film is formed on the entire periphery of the flat conductor 11 to form a pure Sn plating film, and then a heat treatment such as energization heating is performed to diffuse Cu and Sn to each other, thereby forming the solder film 15. It may be. At this time, the applied voltage and / or energization time during energization heating is controlled so that the Cu content in the solder film 15 is 0.10 to 0.80 mass%.

次に、本実施の形態に係るリード線10の作用を説明する。   Next, the operation of the lead wire 10 according to the present embodiment will be described.

リード線10とシリコン結晶ウェハとのはんだ接合時、熱付与によってリード線10の平角導体11が熱膨張する。例えば、Cu導体であれば、その熱膨張率は0.3%程度である。つまり、リード線10は、平角導体11が熱膨張した状態でシリコン結晶ウェハとはんだ接合される。その後、熱付与を止めることではんだが冷却され、凝固するが、この冷却時に平角導体11が熱収縮する。これに伴って、熱付与後の平角導体11の内部には残留応力が生じる。この残留応力がシリコン結晶ウェハに反りが生じる原因であり、残留応力の大きさがシリコン結晶ウェハの反り量を決定する。   When soldering the lead wire 10 and the silicon crystal wafer, the flat conductor 11 of the lead wire 10 is thermally expanded by heat application. For example, in the case of a Cu conductor, the coefficient of thermal expansion is about 0.3%. That is, the lead wire 10 is soldered to the silicon crystal wafer in a state where the flat conductor 11 is thermally expanded. Thereafter, the solder is cooled and solidified by stopping the application of heat, but the rectangular conductor 11 is thermally contracted during this cooling. Along with this, residual stress is generated inside the rectangular conductor 11 after heat application. This residual stress is a cause of warping of the silicon crystal wafer, and the magnitude of the residual stress determines the warp amount of the silicon crystal wafer.

ここで、本実施の形態に係るリード線10においては、はんだ膜15を構成するはんだ合金を、常温でのヤング率、引張強さ、及び0.2%耐力が、一般的なPbフリーはんだ合金、例えば、Sn-0.5mass%Cu-3mass%Ag合金よりも低くなるように、化学成分組成を調整している。具体的には、はんだ膜15を構成するはんだ合金の、常温でのヤング率を40GPa以下、引張強さを40MPa以下、0.2%耐力を30MPa以下としている。ヤング率が小さい程、小さな外力で弾性変形が可能となり、また、引張強さ(又は0.2%耐力)が小さい程、小さな外力で塑性変形が可能となる。このことから、はんだ膜15を構成するはんだ合金は、小さな外力で弾性変形及び塑性変形が可能である。   Here, in the lead wire 10 according to the present embodiment, the solder alloy constituting the solder film 15 has a Young's modulus at room temperature, a tensile strength, and a 0.2% proof stress, such as a general Pb-free solder alloy. The chemical composition is adjusted to be lower than that of the Sn-0.5mass% Cu-3mass% Ag alloy. Specifically, the Young's modulus at room temperature of the solder alloy constituting the solder film 15 is 40 GPa or less, the tensile strength is 40 MPa or less, and the 0.2% proof stress is 30 MPa or less. As the Young's modulus is smaller, elastic deformation is possible with a smaller external force, and as the tensile strength (or 0.2% yield strength) is smaller, plastic deformation is possible with a smaller external force. From this, the solder alloy constituting the solder film 15 can be elastically deformed and plastically deformed with a small external force.

よって、本実施の形態に係るリード線10とシリコン結晶ウェハをはんだ接合すると、はんだ膜15を構成するはんだ合金が、平角導体11の熱膨張や熱収縮に追従して変形し、平角導体11に生じた残留応力などを吸収、緩和する。つまり、はんだ接合の際、シリコン結晶ウェハの厚さに関係なく、シリコン結晶ウェハに与える負荷が著しく小さくなる。その結果、シリコン結晶ウェハに変形(反りなど)が生じたり、破損が生じたりするという不具合が起こるおそれは殆どない。よって、リード線10とシリコン結晶ウェハの熱膨張係数に差異があっても、リード線10とシリコン結晶ウェハを良好にはんだ接合することができる。   Therefore, when the lead wire 10 and the silicon crystal wafer according to the present embodiment are solder-bonded, the solder alloy constituting the solder film 15 is deformed following the thermal expansion and contraction of the flat conductor 11 to form the flat conductor 11. Absorbs and relieves the generated residual stress. That is, the load applied to the silicon crystal wafer during solder bonding is remarkably reduced regardless of the thickness of the silicon crystal wafer. As a result, there is almost no risk that the silicon crystal wafer will be deformed (warped or the like) or damaged. Therefore, even if there is a difference in thermal expansion coefficient between the lead wire 10 and the silicon crystal wafer, the lead wire 10 and the silicon crystal wafer can be soldered satisfactorily.

また、本実施の形態に係るリード線10のはんだ膜15を構成するはんだ合金は、従来の一般的なPbフリーはんだ(例えば、Sn-0.50mass%Cu-3.0mass%Ag)と比較してAg含有量が少ない。よって、本実施の形態に係るリード線10は、従来の一般的なPbフリーはんだを用いたリード線と比較して、製造コストが安価となる。   Moreover, the solder alloy which comprises the solder film 15 of the lead wire 10 which concerns on this Embodiment is Ag compared with the conventional general Pb free solder (for example, Sn-0.50mass% Cu-3.0mass% Ag). Low content. Therefore, the lead wire 10 according to the present embodiment is lower in manufacturing cost than a conventional lead wire using a general Pb-free solder.

本実施の形態に係るリード線10を太陽電池の接続用リード線として用いることで、はんだ接合後のシリコン結晶ウェハにおいて反りがほとんど生じなくなることから、太陽電池モジュールの生産性向上を図ることができる。   By using the lead wire 10 according to the present embodiment as a lead wire for connecting a solar cell, almost no warpage occurs in the silicon crystal wafer after soldering, so that the productivity of the solar cell module can be improved. .

本実施の形態に係るリード線10は、太陽電池モジュールのリード線として適用することができる他に、はんだ接合後の反りが問題となるような部品のリード線として使用することが可能である。   The lead wire 10 according to the present embodiment can be used as a lead wire of a solar cell module, or can be used as a lead wire of a component in which warpage after solder joining becomes a problem.

以上、本発明は、上述した実施の形態に限定されるものではなく、他にも種々のものが想定されることは言うまでもない。   As described above, the present invention is not limited to the above-described embodiment, and it goes without saying that various other things are assumed.

次に、本発明について、実施例に基づいて説明するが、本発明はこの実施例に限定されるものではない。   Next, although this invention is demonstrated based on an Example, this invention is not limited to this Example.

(実施例1)
軟銅からなる平角導体の周囲全体にはんだめっきを施し、Cuを0.30mass%含有し、残部がSn及び不可避的不純物の合金で構成され、膜厚が30μmのはんだ膜を形成し、厚さ0.2mm、幅2mmのリード線を作製した。このはんだ膜を構成するはんだ合金は、常温におけるヤング率が36GPa、引張強さが30MPa、0.2%耐力が19MPaであった。
Example 1
Solder plating is applied to the entire periphery of a flat conductor made of annealed copper, containing 0.30 mass% Cu, the balance being composed of an alloy of Sn and unavoidable impurities, forming a solder film with a thickness of 30 μm, thickness 0.2 mm A lead wire having a width of 2 mm was produced. The solder alloy constituting this solder film had a Young's modulus at room temperature of 36 GPa, a tensile strength of 30 MPa, and a 0.2% proof stress of 19 MPa.

(実施例2)
はんだ膜を、Cuを0.75mass%含有し、残部がSn及び不可避的不純物の合金で構成した以外は、実施例1と同様にしてリード線を作製した。このはんだ膜を構成するはんだ合金は、常温におけるヤング率が35GPa、引張強さが32MPa、0.2%耐力が22MPaであった。
(Example 2)
A lead wire was produced in the same manner as in Example 1 except that the solder film contained 0.75 mass% Cu and the balance was composed of an alloy of Sn and inevitable impurities. The solder alloy constituting this solder film had a Young's modulus at room temperature of 35 GPa, a tensile strength of 32 MPa, and a 0.2% proof stress of 22 MPa.

(実施例3)
はんだ膜を、Cuを0.70mass%、Sbを0.2mass%含有し、残部がSn及び不可避的不純物の合金で構成した以外は、実施例1と同様にしてリード線を作製した。このはんだ膜を構成するはんだ合金は、常温におけるヤング率が32GPa、引張強さが30MPa、0.2%耐力が21MPaであった。
(Example 3)
A lead wire was produced in the same manner as in Example 1 except that the solder film contained 0.70 mass% Cu, 0.2 mass% Sb, and the balance was composed of an alloy of Sn and inevitable impurities. The solder alloy constituting this solder film had a Young's modulus at room temperature of 32 GPa, a tensile strength of 30 MPa, and a 0.2% proof stress of 21 MPa.

(実施例4)
はんだ膜を、Cuを0.70mass%、Sbを0.3mass%含有し、残部がSn及び不可避的不純物の合金で構成した以外は、実施例1と同様にしてリード線を作製した。このはんだ膜を構成するはんだ合金は、常温におけるヤング率が32GPa、引張強さが31MPa、0.2%耐力が22MPaであった。
Example 4
A lead wire was produced in the same manner as in Example 1 except that the solder film contained 0.70 mass% Cu, 0.3 mass% Sb, and the balance was composed of an alloy of Sn and inevitable impurities. The solder alloy constituting this solder film had a Young's modulus at room temperature of 32 GPa, a tensile strength of 31 MPa, and a 0.2% proof stress of 22 MPa.

(実施例5)
はんだ膜を、Cuを0.70mass%、Agを0.3mass%含有し、残部がSn及び不可避的不純物の合金で構成した以外は、実施例1と同様にしてリード線を作製した。このはんだ膜を構成するはんだ合金は、常温におけるヤング率が38GPa、引張強さが37MPa、0.2%耐力が25MPaであった。
(Example 5)
A lead wire was prepared in the same manner as in Example 1 except that the solder film contained 0.70 mass% Cu and 0.3 mass% Ag, and the balance was composed of an alloy of Sn and inevitable impurities. The solder alloy constituting this solder film had a Young's modulus at room temperature of 38 GPa, a tensile strength of 37 MPa, and a 0.2% proof stress of 25 MPa.

(実施例6)
はんだ膜を、Cuを0.70mass%、Agを0.5mass%含有し、残部がSn及び不可避的不純物の合金で構成した以外は、実施例1と同様にしてリード線を作製した。このはんだ膜を構成するはんだ合金は、常温におけるヤング率が39GPa、引張強さが39MPa、0.2%耐力が29MPaであった。
(Example 6)
A lead wire was produced in the same manner as in Example 1 except that the solder film contained 0.70 mass% Cu, 0.5 mass% Ag, and the balance was composed of an alloy of Sn and inevitable impurities. The solder alloy constituting this solder film had a Young's modulus at room temperature of 39 GPa, a tensile strength of 39 MPa, and a 0.2% proof stress of 29 MPa.

(実施例7)
はんだ膜を、Cuを0.75mass%、Agを0.5mass%含有し、残部がSn及び不可避的不純物の合金で構成した以外は、実施例1と同様にしてリード線を作製した。このはんだ膜を構成するはんだ合金は、常温におけるヤング率が40GPa、引張強さが40MPa、0.2%耐力が30MPaであった。
(Example 7)
A lead wire was produced in the same manner as in Example 1 except that the solder film contained 0.75 mass% Cu, 0.5 mass% Ag, and the balance was composed of an alloy of Sn and inevitable impurities. The solder alloy constituting this solder film had a Young's modulus at room temperature of 40 GPa, a tensile strength of 40 MPa, and a 0.2% proof stress of 30 MPa.

(比較例1)
はんだ膜の組成をSn-0.70Cu-0.7Ag(単位:mass%)とした以外は、実施例1と同様にしてリード線を作製した。このはんだ膜を構成するはんだ合金は、常温におけるヤング率が41GPa、引張強さが41MPa、0.2%耐力が33MPaであった。
(Comparative Example 1)
A lead wire was produced in the same manner as in Example 1 except that the composition of the solder film was Sn-0.70Cu-0.7Ag (unit: mass%). The solder alloy constituting this solder film had a Young's modulus at room temperature of 41 GPa, a tensile strength of 41 MPa, and a 0.2% proof stress of 33 MPa.

(比較例2)
はんだ膜の組成をSn-0.50Cu-1.0Ag(単位:mass%)とした以外は、実施例1と同様にしてリード線を作製した。このはんだ膜を構成するはんだ合金は、常温におけるヤング率が37GPa、引張強さが46MPa、0.2%耐力が28MPaであった。
(Comparative Example 2)
A lead wire was produced in the same manner as in Example 1 except that the composition of the solder film was Sn-0.50Cu-1.0Ag (unit: mass%). The solder alloy constituting this solder film had a Young's modulus at room temperature of 37 GPa, a tensile strength of 46 MPa, and a 0.2% proof stress of 28 MPa.

(比較例3)
はんだ膜の組成をSn-0.50Cu-2.0Ag(単位:mass%)とした以外は、実施例1と同様にしてリード線を作製した。このはんだ膜を構成するはんだ合金は、常温におけるヤング率が42GPa、引張強さが46MPa、0.2%耐力が35MPaであった。
(Comparative Example 3)
A lead wire was produced in the same manner as in Example 1 except that the composition of the solder film was Sn-0.50Cu-2.0Ag (unit: mass%). The solder alloy constituting this solder film had a Young's modulus at room temperature of 42 GPa, a tensile strength of 46 MPa, and a 0.2% proof stress of 35 MPa.

(従来例1)
はんだ膜の組成をSn-0.50Cu-3.0Ag(単位:mass%)とした以外は、実施例1と同様にしてリード線を作製した。このはんだ膜を構成するはんだ合金は、常温におけるヤング率が42GPa、引張強さが53MPa、0.2%耐力が40MPaであった。
(Conventional example 1)
A lead wire was produced in the same manner as in Example 1 except that the composition of the solder film was Sn-0.50Cu-3.0Ag (unit: mass%). The solder alloy constituting this solder film had a Young's modulus at room temperature of 42 GPa, a tensile strength of 53 MPa, and a 0.2% proof stress of 40 MPa.

(従来例2)
はんだ膜の組成をSn-0.75Cu-3.5Ag(単位:mass%)とした以外は、実施例1と同様にしてリード線を作製した。このはんだ膜を構成するはんだ合金は、常温におけるヤング率が45GPa、引張強さが53MPa、0.2%耐力が40MPaであった。
(Conventional example 2)
A lead wire was produced in the same manner as in Example 1 except that the composition of the solder film was Sn-0.75Cu-3.5Ag (unit: mass%). The solder alloy constituting this solder film had a Young's modulus at room temperature of 45 GPa, a tensile strength of 53 MPa, and a 0.2% proof stress of 40 MPa.

(従来例3)
はんだ膜の組成をSn-3.5Ag(単位:mass%)とした以外は、実施例1と同様にしてリード線を作製した。このはんだ膜を構成するはんだ合金は、常温におけるヤング率が44GPa、引張強さが41MPa、0.2%耐力が37MPaであった。
(Conventional example 3)
A lead wire was produced in the same manner as in Example 1 except that the composition of the solder film was Sn-3.5Ag (unit: mass%). The solder alloy constituting this solder film had a Young's modulus at room temperature of 44 GPa, a tensile strength of 41 MPa, and a 0.2% proof stress of 37 MPa.

実施例1〜7、比較例1〜3、及び従来例1〜3の各リード線を、それぞれ1辺が100mm、厚さが2mmのシリコン結晶ウェハの中央にはんだ接続した。接続後におけるシリコン結晶ウェハの反りを評価した。実施例1〜7、比較例1〜3、及び従来例1〜3の各リード線の諸元(はんだ膜の組成及び機械的特性)、評価結果を表1に示す。ここで、シリコン結晶ウェハの反りは、従来例1の反りを基準とした相対的な評価とした。   The lead wires of Examples 1 to 7, Comparative Examples 1 to 3, and Conventional Examples 1 to 3 were each solder-connected to the center of a silicon crystal wafer having a side of 100 mm and a thickness of 2 mm. The warp of the silicon crystal wafer after connection was evaluated. Table 1 shows specifications of the lead wires (composition and mechanical characteristics of the solder film) and evaluation results of Examples 1 to 7, Comparative Examples 1 to 3, and Conventional Examples 1 to 3. Here, the warp of the silicon crystal wafer was a relative evaluation based on the warp of Conventional Example 1.

Figure 2006140039
Figure 2006140039

表1に示すように、実施例1〜7の各リード線は、はんだ膜を構成するはんだ合金の、常温におけるヤング率が32〜40GPa、引張強さが30〜40MPa、0.2%耐力が19〜30MPaであり、それぞれ規定値を満足しているため、シリコン結晶ウェハの反りは著しく小さかった。このことから、はんだ膜を構成するはんだ合金の、常温におけるヤング率を40GPa以下、引張強さを40MPa以下、0.2%耐力を30MPa以下とすることで、実施例1〜7の各リード線によるシリコン結晶ウェハの反りを著しく小さくできることが確認できた。   As shown in Table 1, each lead wire of Examples 1 to 7 has a solder alloy constituting the solder film having a Young's modulus of 32 to 40 GPa, a tensile strength of 30 to 40 MPa, a 0.2% proof stress of 19 to 19 at room temperature. The warpage of the silicon crystal wafer was remarkably small because it was 30 MPa and each satisfied the specified value. Therefore, the solder alloy constituting the solder film has a Young's modulus at room temperature of 40 GPa or less, a tensile strength of 40 MPa or less, and a 0.2% proof stress of 30 MPa or less. It was confirmed that the warpage of the crystal wafer can be remarkably reduced.

これに対して、従来例2のリード線は、はんだ膜を構成するはんだ合金のAg含有量が3.5mass%であり、規定範囲(0.1〜0.55mass%)を大幅に超えていた。このため、従来例2のリード線におけるはんだ膜は、常温におけるヤング率、引張強さ、及び0.2%耐力がいずれも規定値より大きく、シリコン結晶ウェハの反りも従来例1と同程度と大きかった。   On the other hand, in the lead wire of Conventional Example 2, the Ag content of the solder alloy constituting the solder film was 3.5 mass%, significantly exceeding the specified range (0.1 to 0.55 mass%). For this reason, the solder film in the lead wire of Conventional Example 2 has a Young's modulus, tensile strength, and 0.2% proof stress at room temperature that are all greater than the specified values, and the warp of the silicon crystal wafer is as large as that of Conventional Example 1. .

また、従来例3のリード線におけるはんだ膜は、Ag含有量については従来例2のリード線におけるはんだ膜と同じであるものの、Cu含有量が極微量であった。その結果、従来例3のリード線におけるはんだ膜は、従来例2のリード線におけるはんだ膜と比べて、常温における引張強さが大幅に低かった。このため、従来例3のリード線によるシリコン結晶ウェハの反りは、従来例1,2の各リード線を用いた場合と比べて小さくなった。しかしその反りは、まだ十分に小さいものではなかった。   Moreover, although the solder film in the lead wire of Conventional Example 3 is the same as the solder film in the lead wire of Conventional Example 2 in terms of Ag content, the Cu content was extremely small. As a result, the tensile strength at room temperature of the solder film in the lead wire of Conventional Example 3 was significantly lower than that of the lead wire in Conventional Example 2. For this reason, the warp of the silicon crystal wafer due to the lead wire of Conventional Example 3 is smaller than that in the case of using the lead wires of Conventional Examples 1 and 2. However, the warpage was not small enough.

一方、比較例1〜3の各リード線におけるはんだ膜は、従来例1,2の各リード線におけるはんだ膜と比べて、常温におけるヤング率、引張強さ、及び0.2%耐力が小さい。よって、比較例1〜3の各リード線によるシリコン結晶ウェハの反りは、従来例1,2の各リード線を用いた場合と比べて小さくなった。ところが、比較例1〜3の各リード線は、はんだ膜を構成するはんだ合金のCu含有量は規定範囲(0.1〜0.80mass%)を満足しているものの、Ag含有量が0.7〜2.0mass%という具合に規定範囲(0.1〜0.55mass%)を超えていた。このため、常温におけるヤング率、引張強さ、及び0.2%耐力の全てについて、規定値を満足することはできなかった。よって、比較例1〜3の各リード線によるシリコン結晶ウェハの反りは、まだ十分に小さいものではなかった。   On the other hand, the solder film in each lead wire of Comparative Examples 1 to 3 has smaller Young's modulus, tensile strength, and 0.2% proof stress at room temperature than the solder film in each lead wire of Conventional Examples 1 and 2. Therefore, the warp of the silicon crystal wafer due to the lead wires of Comparative Examples 1 to 3 was smaller than that in the case of using the lead wires of Conventional Examples 1 and 2. However, each lead wire of Comparative Examples 1 to 3 has an Ag content of 0.7 to 2.0 mass% although the Cu content of the solder alloy constituting the solder film satisfies the specified range (0.1 to 0.80 mass%). It was over the specified range (0.1-0.55 mass%). For this reason, it was not possible to satisfy the specified values for the Young's modulus, the tensile strength, and the 0.2% proof stress at room temperature. Therefore, the warp of the silicon crystal wafer due to the lead wires of Comparative Examples 1 to 3 was not yet sufficiently small.

本発明の好適一実施の形態に係るリード線の横断面図である。It is a cross-sectional view of a lead wire according to a preferred embodiment of the present invention. 図1の一変形例である。It is a modification of FIG.

符号の説明Explanation of symbols

10 リード線
11 導体
15 はんだ膜
10 Lead wire 11 Conductor 15 Solder film

Claims (8)

導体の外周の少なくとも一部をはんだ膜で被覆したリード線において、上記はんだ膜を、常温でのヤング率が40GPa以下、引張強さが40MPa以下、0.2%耐力が30MPa以下のはんだ合金で構成したことを特徴とするリード線。   In a lead wire in which at least a part of the outer periphery of the conductor is covered with a solder film, the solder film is composed of a solder alloy having a Young's modulus at room temperature of 40 GPa or less, a tensile strength of 40 MPa or less, and a 0.2% proof stress of 30 MPa or less. Lead wire characterized by that. 導体の外周の少なくとも一部をはんだ膜で被覆したリード線において、上記はんだ膜を、Sn-0.10〜0.80mass%Cu合金で構成したことを特徴とするリード線。   A lead wire in which at least a part of the outer periphery of a conductor is covered with a solder film, wherein the solder film is composed of a Sn-0.10 to 0.80 mass% Cu alloy. 導体の外周の少なくとも一部をはんだ膜で被覆したリード線において、上記はんだ膜を、Sn-0.10〜0.80mass%Cu-0.1〜0.55mass%Ag合金で構成したことを特徴とするリード線。   A lead wire in which at least a part of the outer periphery of a conductor is covered with a solder film, wherein the solder film is composed of an Sn-0.10 to 0.80 mass% Cu-0.1 to 0.55 mass% Ag alloy. 導体の外周の少なくとも一部をはんだ膜で被覆したリード線において、上記はんだ膜を、Sn-0.10〜0.80mass%Cu-0.1〜0.35mass%Sb合金で構成したことを特徴とするリード線。   A lead wire in which at least a part of the outer periphery of a conductor is covered with a solder film, wherein the solder film is composed of a Sn-0.10 to 0.80 mass% Cu-0.1 to 0.35 mass% Sb alloy. 上記導体を軟銅で構成した請求項1から4いずれかに記載のリード線。   The lead wire according to any one of claims 1 to 4, wherein the conductor is made of soft copper. 上記導体を、銅材とFe-Ni合金材のクラッド材で構成した請求項1から4いずれかに記載のリード線。   The lead wire according to any one of claims 1 to 4, wherein the conductor is made of a clad material made of a copper material and an Fe-Ni alloy material. 上記導体が平角線材である請求項1から6いずれかに記載のリード線。   The lead wire according to any one of claims 1 to 6, wherein the conductor is a rectangular wire. 請求項1から7いずれかに記載のリード線とシリコン結晶ウェハを、上記はんだ膜を構成するはんだ合金を介して接合したことを特徴とする太陽電池。
8. A solar cell, wherein the lead wire according to claim 1 and a silicon crystal wafer are joined via a solder alloy constituting the solder film.
JP2004328838A 2004-11-12 2004-11-12 Lead wire and solar cell using the same Pending JP2006140039A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004328838A JP2006140039A (en) 2004-11-12 2004-11-12 Lead wire and solar cell using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004328838A JP2006140039A (en) 2004-11-12 2004-11-12 Lead wire and solar cell using the same

Publications (1)

Publication Number Publication Date
JP2006140039A true JP2006140039A (en) 2006-06-01

Family

ID=36620731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004328838A Pending JP2006140039A (en) 2004-11-12 2004-11-12 Lead wire and solar cell using the same

Country Status (1)

Country Link
JP (1) JP2006140039A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008043978A (en) * 2006-08-17 2008-02-28 Nihon Almit Co Ltd Lead-free solder alloy
US7568959B2 (en) 2006-09-13 2009-08-04 Hitachi Cable, Ltd. Connecting lead wire for a solar battery, method for fabricating same, and solar battery using the connecting lead wire
JP2009263785A (en) * 2008-03-31 2009-11-12 Furukawa Electric Co Ltd:The Connecting component metal material and method of manufacturing the same
JP2009263786A (en) * 2008-03-31 2009-11-12 Furukawa Electric Co Ltd:The Connecting component metal material and method of manufacturing the same
JP2010073445A (en) * 2008-09-17 2010-04-02 Nippon Steel Corp Electrical conductor, its manufacturing method, and inter-connector for current collection
JP2011086768A (en) * 2009-10-15 2011-04-28 Mitsubishi Electric Corp Power semiconductor device and manufacturing method therefor
JP2012134247A (en) * 2010-12-20 2012-07-12 Mitsubishi Electric Corp Solar cell module and solar cell
JP2017120906A (en) * 2015-12-28 2017-07-06 エルジー エレクトロニクス インコーポレイティド Solar battery module
WO2023248642A1 (en) * 2022-06-22 2023-12-28 千住金属工業株式会社 Laminated bonding material, semiconductor package, and power module

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008043978A (en) * 2006-08-17 2008-02-28 Nihon Almit Co Ltd Lead-free solder alloy
US7568959B2 (en) 2006-09-13 2009-08-04 Hitachi Cable, Ltd. Connecting lead wire for a solar battery, method for fabricating same, and solar battery using the connecting lead wire
JP2009263785A (en) * 2008-03-31 2009-11-12 Furukawa Electric Co Ltd:The Connecting component metal material and method of manufacturing the same
JP2009263786A (en) * 2008-03-31 2009-11-12 Furukawa Electric Co Ltd:The Connecting component metal material and method of manufacturing the same
JP2010073445A (en) * 2008-09-17 2010-04-02 Nippon Steel Corp Electrical conductor, its manufacturing method, and inter-connector for current collection
JP2011086768A (en) * 2009-10-15 2011-04-28 Mitsubishi Electric Corp Power semiconductor device and manufacturing method therefor
JP2012134247A (en) * 2010-12-20 2012-07-12 Mitsubishi Electric Corp Solar cell module and solar cell
JP2017120906A (en) * 2015-12-28 2017-07-06 エルジー エレクトロニクス インコーポレイティド Solar battery module
WO2023248642A1 (en) * 2022-06-22 2023-12-28 千住金属工業株式会社 Laminated bonding material, semiconductor package, and power module

Similar Documents

Publication Publication Date Title
US11411150B2 (en) Advanced solder alloys for electronic interconnects
KR100548114B1 (en) Solder foil and semiconductor device and electronic device
JP5491682B2 (en) Flat conductor for solar cell, method for manufacturing the same, and lead wire for solar cell
JP4609296B2 (en) High temperature solder, high temperature solder paste material, and power semiconductor device using the same
KR101528030B1 (en) Stud bump structure and method for manufacturing the same
JP2008098607A (en) Connection lead wire for solar cell, its production process and solar cell
JP2002301588A (en) Solder foil, semiconductor device and electronic device
JP2004174522A (en) Composite solder, production method therefor, and electronic equipment
JP5614507B2 (en) Sn-Cu lead-free solder alloy
JP4622375B2 (en) Flat rectangular conductor for solar cell and lead wire for solar cell
JP2007123395A (en) Semiconductor device and method of manufacturing the same
JP5169871B2 (en) Solder, soldering method and semiconductor device
JP2006140039A (en) Lead wire and solar cell using the same
JP2002261104A (en) Semiconductor device and electronic equipment
JP2008140787A (en) Solder plating wire for solar cell and its manufacturing method
JP2005503926A (en) Improved composition, method and device suitable for high temperature lead-free solders
JP2010141050A (en) Lead wire for solar cell and method of manufacturing the same
JP4959539B2 (en) Laminated solder material, soldering method and solder joint using the same
JP2007066995A (en) Ceramic wiring board and its manufacturing method, and semiconductor module
JP4703492B2 (en) Lead-free solder material
JP4432541B2 (en) Electronics
JP2008098315A (en) Solder plating wire for solar cell and its production process
JP6529632B1 (en) Semiconductor device using solder alloy, solder paste, molded solder, and solder alloy
JP4792713B2 (en) Lead wire, manufacturing method thereof, and solar cell assembly
JP4057436B2 (en) Copper base alloy and heat sink material using the copper base alloy