JP2006024668A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006024668A JP2006024668A JP2004200084A JP2004200084A JP2006024668A JP 2006024668 A JP2006024668 A JP 2006024668A JP 2004200084 A JP2004200084 A JP 2004200084A JP 2004200084 A JP2004200084 A JP 2004200084A JP 2006024668 A JP2006024668 A JP 2006024668A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- substrate
- supply
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【構成】 基体上にTa[N((CH3)2]5を供給するTa[N((CH3)2]5供給工程(S102)と、前記Ta[N((CH3)2]5におけるTaとは異なるCを除去するH2供給工程(S106)と、前記Cが除去された前記Ta[N((CH3)2]5の吸着分子に基づいて前記TaN膜を生成するNH3供給工程(S108)と、を備え、前記Ta[N((CH3)2]5工程とH2供給工程とNH3供給工程とを繰り返すことで、前記基体上にTaN膜を堆積させることを特徴とする。
【選択図】 図1
Description
integrated circuit)デバイスの製造方法に関する。
図16では、デバイス部分等の形成方法は省略している。
図16(a)において、シリコン基板による基体200上にCVD(化学気層成長)等の方法により第1の絶縁膜221を成膜する。
図16(b)において、フォトリソグラフィ工程及びエッチング工程により、Cu金属配線或いはCuコンタクトプラグを形成するための溝構造(開口部H)を第1の絶縁膜221に形成する。
図16(c)において、第1の絶縁膜221上にバリアメタル膜240、Cuシード膜及びCu膜260をかかる順序で形成して、150℃から400℃の温度で約30分間アニール処理する。
図16(d)において、Cu膜260とバリアメタル膜240をCMPにより除去し、平坦化を行なうことにより、溝である開口部HにCu配線を形成する。
図16(e)において、前記Cu膜260表面に還元性プラズマ処理を施した後に第2の絶縁膜281を成膜する。
さらに、多層Cu配線を形成する場合は、これらの工程を繰り返して積層していくのが一般的である。ここで、第1の絶縁膜221と第2の絶縁膜281の大半がlow−k膜となる。
Deposition)法がある(例えば、非特許文献1,2参照)。この手法は原料ガスを交互に供給し、原子層レベルでの成膜を行う手法である。
まず、タンタル(Ta)原料の供給を行う。例えば、塩化タンタル(TaCl5)を用いて説明する。この時、セルフリミッティング効果により、ある一定量以上は吸着しない。次にアルゴン(Ar)によりパージを行う。つづいて、アンモニア(NH3)の供給を行うことにより、バリアメタルとしての窒化タンタル(TaN)を形成する。最後にArによりパージを行う。この一連の作業を1サイクルとして、必要な膜厚分サイクルを繰り返すことで成膜を行う。
図18は、ALD法において、TaN膜が形成される様子を説明するための概念図である。
図18(a)において、TaR20(Ta化合物)を供給することにより、基体10にTaR20(Ta化合物)が吸着する。また、基体10の周辺には、吸着していないTaR20が浮遊する。
図18(b)において、Arを供給することにより、浮遊するTaR20が置換される。
図18(c)において、NH3を供給することにより基体10に吸着されたTaR20を還元してTaN膜22が形成される。
バリアメタルのメタル原料ガスとして有機金属でない、たとえばハロゲン(Cl)化合物を使用することも考えられるが、この場合は残留不純物として、ハロゲンが残留してしまう。特にCuとバリアメタルの界面にハロゲンが残留した場合は、密着性が著しく低下しCu配線の信頼性を低下させてしまう。同様に、バリアメタルのメタル原料ガスとしてフッ素(F)化合物を使用することも考えられるが、この場合は残留不純物として、Fが残留してしまう。
基体上に金属化合物を供給する金属化合物供給工程と、
前記金属化合物における金属とは異なる所定の成分を除去する除去工程と、
前記所定の成分が除去された前記金属化合物に基づいて前記金属を含有する金属含有膜を生成する金属含有膜生成工程と、
を備え、
前記金属化合物供給工程と除去工程と金属含有膜生成工程とを繰り返すことで、前記基体上に前記金属含有膜を堆積させることを特徴とする。
前記金属含有膜生成工程において、前記金属化合物と反応する第2の反応化学種を供給することを特徴とする。
実施の形態1では、ペンタジメチルタンタル(Ta[N(CH3)2]5)をメタル原料として、窒化タンタル(TaN)膜を形成する場合について説明する。
図1は、実施の形態1におけるバリアメタル形成のためのフローチャート図である。
図1において、バリアメタル膜形成工程として、金属化合物供給工程の一例としてのTa[N(CH3)2]5を供給するTa[N(CH3)2]5供給工程(S102)と、アルゴン(Ar)供給工程(S104)と、除去工程の一例としての水素(H2)供給工程(S106)と、金属含有膜生成工程の一例としてのNH3供給工程(S108)と、Ar供給工程(S110)という一連の工程を1サイクルとして繰り返す。そして、所望する厚さのTaN膜を形成した後、導電性材料である銅(Cu)を物理的気相成長(PVD)法及びめっき法により堆積させ、Cu配線を形成する。
図2では、まず、図1におけるバリアメタル形成前の半導体装置の製造方法の要部工程の一例として、SiC膜形成工程から開口部形成工程までについて説明する。それ以降の工程は後述する。
そして、Heプラズマ処理工程として、このlow−k膜220表面をCVD装置内でヘリウム(He)プラズマ照射によって表面改質する。Heプラズマ照射によって表面が改質されることで、low−k膜220とlow−k膜220上に形成する後述するキャップ膜としてのCVD−SiO2膜222との接着性を改善することができる。ガス流量は1.7Pa・m3/s(1000sccm)、ガス圧力は1000Pa、高周波パワーは500W、低周波パワーは400W、温度は400℃とした。キャップCVD膜をlow−k膜上に成膜する際は、low−k膜表面にプラズマ処理を施すことがキャップCVD膜との接着性を改善する上で有効である。プラズマガスの種類としてはアンモニア(NH3)、亜酸化窒素(N2O)、水素(H2)、He、酸素(O2)、シラン(SiH4)、アルゴン(Ar)、窒素(N2)などがあり、これらの中でもHeプラズマはlow−k膜へのダメージが少ないために特に有効である。また、プラズマガスはこれらのガスを混合したものでも良い。例えば、Heガスは他のガスと混合して用いると効果的である。
図3では、半導体装置の製造方法として、図1におけるバリアメタル形成工程から、それ以降の工程を経て下層配線形成を完了させる平坦化工程までの要部工程について説明する。
Ta[N(CH3)2]5供給工程として、Ta[N(CH3)2]5を1s供給する。その後、Ar供給工程として、Arを1s供給してパージする。そして、H2供給工程として、H2を2s供給して不純物と反応させる。その上で、NH3供給工程として、NH3を1s供給する。そしてAr供給工程として、Arを1s供給してパージする。かかる工程を1サイクルとして、100サイクルの供給を行なう。
図5において、チャンバ600の内部にて、基体200上、さらに言えば基板上に前工程までの処理が施された基体10を所定の温度に制御された基板ホルダ(ウェハステージ)610の上に設置する。そして、チャンバ600の内部に上部からガスを供給する。また、真空ポンプ630によりチャンバ600の内部が所定の圧力になるように真空引きされる。容器650に入った固体のTa[N((CH3)2]5を50〜80℃に加熱して暖める。暖められたTa[N(CH3)2]5内にキャリアガスとしてArガスを供給することで、Arと共に、飽和蒸気圧に達しガス化したTa[N(CH3)2]5をチャンバ600に供給することができる。かかるチャンバ600を用いて、成膜温度250℃にて、Ta[N(CH3)2]5供給工程と、Ta[N(CH3)2]5供給後のパージとしてのAr供給工程と、NH3供給工程と、NH3供給工程後のパージとしてのAr供給工程とを行なう。
図6において、装置500は、複数のチャンバ510,520,530を有している。各チャンバの構成は、図5に示す構成と同様で構わない。カセット室550にウェハをセットし、搬送室540において、搬送ロボットが、各チャンバにウェハを搬送或いは搬出する。Ta[N(CH3)2]5供給後のパージとしてのAr供給工程後、ウェハを別のチャンバに搬送する。そして、Ta[N(CH3)2]5供給工程と、Ta[N(CH3)2]5供給後のパージとしてのAr供給工程と、NH3供給工程と、NH3供給工程後のパージとしてのAr供給工程とは別のチャンバにて、基体温度を400℃に制御して、H2供給工程として、H2を供給する。基体温度が異なるプロセスを別々のチャンバとし、真空搬送可能な同一装置内において行なうことでプロセスを安定化させることができる。また、外気にウェハを晒すことなく処理するため、パーティクルの付着を防止することができる。例えば、Ta[N(CH3)2]5供給工程とAr供給工程とNH3供給工程とAr供給工程とをチャンバ510において行ない、H2供給工程をチャンバ520において行なう。H2供給工程と同一チャンバにパージガスを供給しても構わない。
図5における装置では、チャンバ600上部から基体10の大きさに関わらず、また、ガスの進行方向に関わらずガスを供給しているが、図7に示すように、基体10と平行する平板となるシャワーヘッド620から基体10全面に向けて均一にガスを供給するように構成するとなお良い。その他の構成は、図5と同様であるので省略する。
図8は、実施の形態1における多層配線化する半導体装置の製造方法の一部の工程を表す工程断面図である。
図8では、さらに、絶縁膜形成工程として、SiC膜形成工程、p−lowk膜形成工程、Heプラズマ処理工程、SiC膜形成工程、low−k膜形成工程、Heプラズマ処理工程、SiO2膜形成工程を示している。それ以降の工程は後述する。
図9では、開口部を形成する開口部形成工程と、バリアメタル膜形成工程と、ヴィアと上層配線とを形成するヴィア、上層配線形成工程となる導電性材料を堆積させる導電性材料堆積工程として、シード膜形成工程とを示している。それ以降の工程は後述する。
図10では、さらに、めっき工程と、平坦化工程を示している。
図11では、減圧CVD装置(ここでは、ALD装置)を用いて、SiO2膜上にTaNのALD成膜を行ない、原料として、Ta[N(CH3)2]5(PDMAT)およびNH3を用い、成膜温度250℃にて、PDMAT(1s)→Ar(1s)→H2(2s)→NH3(1s)→Ar(1s)を1サイクルとして、100サイクルの供給を行った結果を示している。H2供給時は400℃に加熱された装置内へ真空搬送して処理を行った。成膜後、XPSを用いてC濃度測定を行った。比較のためにH2供給を行わなかった場合も同様な評価を行った。
図11に示すように、従来法では、5%残留していたC不純物を、本実施の形態1では、PDMAT供給後表面上に残留していたC不純物を加熱してH2を供給することで取り除くことができたため、0.5%以下まで残留C濃度を低減できた。
実施の形態2では、実施の形態1と同様、Ta[N(CH3)2]5をメタル原料として、TaN膜を形成する場合であって、H2を供給しないでバリアメタル形成を行なう場合について説明する。実施の形態2では、バリアメタル形成工程以外は、実施の形態1と同様であるので説明を省略する。
図12は、実施の形態2におけるバリアメタル形成のためのフローチャート図である。
図12において、バリアメタル膜形成工程として、金属化合物供給工程の一例としてのTa[N(CH3)2]5を供給するTa[N(CH3)2]5供給工程(S102)と、アルゴン(Ar)供給工程(S104)と、除去工程と金属含有膜生成工程との一例としてのNH3供給工程(S1206)と、Ar供給工程(S110)という一連の工程を1サイクルとして繰り返す。そして、所望する厚さのTaN膜を形成した後、導電性材料である銅(Cu)を物理的気相成長(PVD)法及びめっき法により堆積させ、Cu配線を形成する。
Ta[N(CH3)2]5供給工程として、Ta[N(CH3)2]5を1s供給する。その後、Ar供給工程として、Arを1s供給してパージする。そして、NH3供給工程として、基体温度が370℃に加熱されたチャンバ内にNH3を5s供給する。そしてAr供給工程として、Arを1s供給してパージする。かかる工程を1サイクルとして、100サイクルの供給を行なう。
あるチャンバ内において、基体温度250℃にて、Ta[N(CH3)2]5供給工程と、Ta[N(CH3)2]5供給後のパージとしてのAr供給工程を行なった後、ウェハを別のチャンバに搬送する。そして、Ta[N(CH3)2]5供給工程と、Ta[N(CH3)2]5供給後のAr供給工程とは別のチャンバにて、基体温度を370℃に制御して、NH3供給工程として、NH3を供給する。基体温度が異なるプロセスを別々のチャンバとし、真空搬送可能な同一装置内において行なうことでプロセスを安定化させることができる点、及び、外気にウェハを晒すことなく処理するため、パーティクルの付着を防止することができる点は上述した通りである。例えば、Ta[N(CH3)2]5供給工程とAr供給工程とNH3供給工程後のAr供給工程とをチャンバ510において行ない、NH3供給工程をチャンバ520において行なう。NH3供給工程と同一チャンバにパージガスを供給しても構わない。また、NH3供給工程後のAr供給工程をNH3供給工程と同一チャンバで行なっても構わない。
図11に示すように、従来法では、5%残留していたC不純物を、本実施の形態2では、PDMAT供給後表面上に残留していたC不純物を加熱してNH3を供給することで、取り除くことができたため、実施の形態1よりもさらに残留C濃度を低減できた。
実施の形態3では、実施の形態1と同様、Ta[N(CH3)2]5をメタル原料として、TaN膜を形成する場合であって、実施の形態2と同様、H2を供給しないでバリアメタル形成を行なう場合について説明する。実施の形態3では、バリアメタル形成工程以外は、実施の形態1と同様であるので説明を省略する。
図14は、実施の形態2におけるバリアメタル形成のためのフローチャート図である。
図14において、バリアメタル膜形成工程として、金属化合物供給工程の一例としてのTa[N(CH3)2]5を供給するTa[N(CH3)2]5供給工程(S102)と、アルゴン(Ar)供給工程(S104)と、除去工程と金属含有膜生成工程との一例としてのヒドラジン(H2NNH2)供給工程(S1406)と、Ar供給工程(S110)という一連の工程を1サイクルとして繰り返す。そして、所望する厚さのTaN膜を形成した後、導電性材料である銅(Cu)を物理的気相成長(PVD)法及びめっき法により堆積させ、Cu配線を形成する。
Ta[N(CH3)2]5供給工程として、Ta[N(CH3)2]5を1s供給する。その後、Ar供給工程として、Arを1s供給してパージする。そして、NH3供給工程として、基体温度が350℃に加熱されたチャンバ内にH2NNH2を3s供給する。そしてAr供給工程として、Arを1s供給してパージする。かかる工程を1サイクルとして、100サイクルの供給を行なう。
あるチャンバ内において、基体温度250℃にて、Ta[N(CH3)2]5供給工程と、Ta[N(CH3)2]5供給後のパージとしてのAr供給工程を行なった後、ウェハを別のチャンバに搬送する。そして、Ta[N(CH3)2]5供給工程と、Ta[N(CH3)2]5供給後のAr供給工程とは別のチャンバにて、基体温度を350℃に制御して、H2NNH2供給工程として、H2NNH2を供給する。基体温度が異なるプロセスを別々のチャンバとし、真空搬送可能な同一装置内において行なうことでプロセスを安定化させることができる点、及び、外気にウェハを晒すことなく処理するため、パーティクルの付着を防止することができる点は上述した通りである。例えば、Ta[N(CH3)2]5供給工程とAr供給工程とH2NNH2供給工程後のAr供給工程とをチャンバ510において行ない、H2NNH2供給工程をチャンバ520において行なう。H2NNH2供給工程と同一チャンバにパージガスを供給しても構わない。また、H2NNH2供給工程後のAr供給工程をH2NNH2供給工程と同一チャンバで行なっても構わない。
図11に示すように、従来法では、5%残留していたC不純物を、本実施の形態3では、PDMAT供給後表面上に残留していたC不純物を加熱してH2NNH2を供給することで、取り除くことができたため、実施の形態1、2よりもさらに残留C濃度を低減できた。
20 TaR膜
22 TaN膜
150,152,154 開口部
156 堀込部
212,275,282 SiC膜
220,280,285 low−k膜
221,281 絶縁膜
222,290 SiO2膜
240,242 バリアメタル膜
250,252 シード膜
260,264 Cu膜
262 ヴィア
500 装置
510,520,530,600 チャンバ
540 搬送室
550 カセット室
610 基板ホルダ
620 シャワーヘッド
630 真空ポンプ
650 容器
Claims (10)
- 基体上に金属化合物を供給する金属化合物供給工程と、
前記金属化合物における金属とは異なる所定の成分を除去する除去工程と、
前記所定の成分が除去された前記金属化合物に基づいて前記金属を含有する金属含有膜を生成する金属含有膜生成工程と、
を備え、
前記金属化合物供給工程と除去工程と金属含有膜生成工程とを繰り返すことで、前記基体上に前記金属含有膜を堆積させることを特徴とする半導体装置の製造方法。 - 前記除去工程において、前記金属化合物供給工程における前記基体の温度より高い温度に前記基体を制御することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記高い温度は、前記金属化合物供給工程における前記基体の温度より50℃以上高い温度であることを特徴とする請求項2記載の半導体装置の製造方法。
- 前記除去工程において、前記所定の成分と反応する第1の反応化学種を前記基体上に供給し、
前記金属含有膜生成工程において、前記金属化合物と反応する第2の反応化学種を供給することを特徴とする請求項1〜3いずれか記載の半導体装置の製造方法。 - 前記第1の反応化学種として、水素(H2)を用いることを特徴とする請求項4記載の半導体装置の製造方法。
- 前記第2の反応化学種として、アンモニア(NH3)とヒドラジン含有物とのいずれかを用いることを特徴とする請求項4又は5記載の半導体装置の製造方法。
- 前記金属化合物供給工程後、前記所定の成分と反応して除去し、さらに、前記所定の成分が除去された前記金属化合物と反応する反応化学種を前記基体上に供給することにより、前記除去工程と前記金属含有膜生成工程とを行なうことを特徴とする請求項1記載の半導体装置の製造方法。
- 前記反応化学種は、前記金属化合物供給工程における前記基体の温度より高い温度に制御された前記基体上に供給されることを特徴とする請求項7記載の半導体装置の製造方法。
- 前記反応化学種として、アンモニア(NH3)とヒドラジン含有物とを用いることを特徴とする請求項7又は8記載の半導体装置の製造方法。
- 前記金属化合物として、タンタル(Ta)化合物とチタン(Ti)化合物とタングステン(W)化合物とのいずれかを用いることを特徴とする請求項1〜9いずれか記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004200084A JP2006024668A (ja) | 2004-07-07 | 2004-07-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004200084A JP2006024668A (ja) | 2004-07-07 | 2004-07-07 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006024668A true JP2006024668A (ja) | 2006-01-26 |
Family
ID=35797744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004200084A Pending JP2006024668A (ja) | 2004-07-07 | 2004-07-07 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006024668A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009021603A (ja) * | 2007-07-12 | 2009-01-29 | Samsung Electronics Co Ltd | 半導体素子及びその製造方法 |
JPWO2012073938A1 (ja) * | 2010-11-29 | 2014-05-19 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理方法及び基板処理装置 |
US8815751B2 (en) | 2011-12-09 | 2014-08-26 | Hitachi Kokusai Electric Inc. | Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus and non-transitory computer-readable recording medium |
US8987146B2 (en) | 2012-03-09 | 2015-03-24 | Hitachi Kokusai Electric Inc. | Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus and non-transitory computer-readable recording medium |
US9054046B2 (en) | 2011-12-09 | 2015-06-09 | Hitachi Kokusai Electric Inc. | Method of manufacturing semiconductor device and method of processing substrate |
US9053927B2 (en) | 2011-12-09 | 2015-06-09 | Hitachi Kokusai Electric Inc. | Method of manufacturing semiconductor device and method of processing substrate |
US9245745B2 (en) | 2012-04-12 | 2016-01-26 | Hitachi Kokusai Electric Inc. | Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus and non-transitory computer-readable recording medium |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0689873A (ja) * | 1992-07-24 | 1994-03-29 | Nippon Steel Corp | 化学気相成長による金属薄膜形成方法 |
JP2001303251A (ja) * | 2000-04-20 | 2001-10-31 | Samsung Electronics Co Ltd | 原子層蒸着方法を利用した障壁金属膜の製造方法 |
WO2002048427A1 (fr) * | 2000-12-12 | 2002-06-20 | Tokyo Electron Limited | Procede et dispositif servant a creer une couche mince |
JP2003105542A (ja) * | 2001-08-09 | 2003-04-09 | Micron Technology Inc | 可変温度堆積方法 |
-
2004
- 2004-07-07 JP JP2004200084A patent/JP2006024668A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0689873A (ja) * | 1992-07-24 | 1994-03-29 | Nippon Steel Corp | 化学気相成長による金属薄膜形成方法 |
JP2001303251A (ja) * | 2000-04-20 | 2001-10-31 | Samsung Electronics Co Ltd | 原子層蒸着方法を利用した障壁金属膜の製造方法 |
WO2002048427A1 (fr) * | 2000-12-12 | 2002-06-20 | Tokyo Electron Limited | Procede et dispositif servant a creer une couche mince |
JP2003105542A (ja) * | 2001-08-09 | 2003-04-09 | Micron Technology Inc | 可変温度堆積方法 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009021603A (ja) * | 2007-07-12 | 2009-01-29 | Samsung Electronics Co Ltd | 半導体素子及びその製造方法 |
JPWO2012073938A1 (ja) * | 2010-11-29 | 2014-05-19 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理方法及び基板処理装置 |
US8815751B2 (en) | 2011-12-09 | 2014-08-26 | Hitachi Kokusai Electric Inc. | Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus and non-transitory computer-readable recording medium |
US9054046B2 (en) | 2011-12-09 | 2015-06-09 | Hitachi Kokusai Electric Inc. | Method of manufacturing semiconductor device and method of processing substrate |
US9053927B2 (en) | 2011-12-09 | 2015-06-09 | Hitachi Kokusai Electric Inc. | Method of manufacturing semiconductor device and method of processing substrate |
US9437422B2 (en) | 2011-12-09 | 2016-09-06 | Hitachi Kokusai Electric Inc. | Method of manufacturing semiconductor device and substrate processing method |
US9460911B2 (en) | 2011-12-09 | 2016-10-04 | Hitachi Kokusai Electric Inc. | Method of manufacturing semiconductor device and substrate processing method |
US9837261B2 (en) | 2011-12-09 | 2017-12-05 | Hitachi Kokusai Electric Inc. | Method of manufacturing semiconductor device and substrate processing method |
US8987146B2 (en) | 2012-03-09 | 2015-03-24 | Hitachi Kokusai Electric Inc. | Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus and non-transitory computer-readable recording medium |
US9899211B2 (en) | 2012-03-09 | 2018-02-20 | Hitachi Kokusai Electric, Inc. | Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium |
US9245745B2 (en) | 2012-04-12 | 2016-01-26 | Hitachi Kokusai Electric Inc. | Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus and non-transitory computer-readable recording medium |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI436428B (zh) | 釕金屬覆蓋層之形成方法 | |
TWI333234B (en) | Integration of ald/cvd barriers with porous low k materials | |
US6464779B1 (en) | Copper atomic layer chemical vapor desposition | |
US7425506B1 (en) | Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films | |
US6906420B2 (en) | Semiconductor device | |
US20090029544A1 (en) | Adhesion and minimizing oxidation on electroless co alloy films for integration with low k inter-metal dielectric and etch stop | |
US7799681B2 (en) | Method for forming a ruthenium metal cap layer | |
JP2008244298A (ja) | 金属膜の成膜方法、多層配線構造の形成方法、半導体装置の製造方法、成膜装置 | |
US20140127902A1 (en) | Method of providing stable and adhesive interface between fluorine based low k material and metal barrier layer | |
JP2009509322A (ja) | 半導体装置用構造およびその製造方法 | |
US10128147B2 (en) | Interconnect structure | |
TWI803510B (zh) | 用於銅互連件之晶種層 | |
TWI437663B (zh) | 利用界面層的增設改善介電阻障物對銅之黏附 | |
JP2006024668A (ja) | 半導体装置の製造方法 | |
JP2005203569A (ja) | 半導体装置の製造方法及び半導体装置 | |
TWI564422B (zh) | 釕薄膜的化學氣相沉積及其應用 | |
JP5823359B2 (ja) | 半導体装置の製造方法 | |
US20110081503A1 (en) | Method of depositing stable and adhesive interface between fluorine-based low-k material and metal barrier layer | |
JP2011252218A (ja) | 電子部品の製造方法及び電解めっき装置 | |
JP2006024667A (ja) | 半導体装置の製造方法 | |
JP4447433B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2006147895A (ja) | 半導体装置の製造方法 | |
JP2006024666A (ja) | 半導体装置の製造方法 | |
US20240213093A1 (en) | Catalyst-enhanced chemical vapor deposition | |
US20230274932A1 (en) | Selective inhibition for selective metal deposition |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070626 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081106 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081219 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100520 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100706 |