[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2006024668A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006024668A
JP2006024668A JP2004200084A JP2004200084A JP2006024668A JP 2006024668 A JP2006024668 A JP 2006024668A JP 2004200084 A JP2004200084 A JP 2004200084A JP 2004200084 A JP2004200084 A JP 2004200084A JP 2006024668 A JP2006024668 A JP 2006024668A
Authority
JP
Japan
Prior art keywords
film
metal
substrate
supply
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004200084A
Other languages
English (en)
Inventor
Nobuyuki Otsuka
信幸 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004200084A priority Critical patent/JP2006024668A/ja
Publication of JP2006024668A publication Critical patent/JP2006024668A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【目的】 不純物の残留を抑制し、バリアメタルを高純度に成膜することを目的とする。
【構成】 基体上にTa[N((CHを供給するTa[N((CH供給工程(S102)と、前記Ta[N((CHにおけるTaとは異なるCを除去するH供給工程(S106)と、前記Cが除去された前記Ta[N((CHの吸着分子に基づいて前記TaN膜を生成するNH供給工程(S108)と、を備え、前記Ta[N((CH工程とH供給工程とNH供給工程とを繰り返すことで、前記基体上にTaN膜を堆積させることを特徴とする。
【選択図】 図1

Description

本発明は、半導体装置の製造方法に係り、特に、Cu配線を有するULSI(Ultra large scale
integrated circuit)デバイスの製造方法に関する。
低抵抗で高いエレクトロマイグレーション(EM)耐性を有するCu配線は、高集積化し微細化されたLSI配線用の高信頼性材料として期待されている。
特に、最近はLSIの高速性能化を達成するために、配線技術を従来のアルミ(Al)合金から低抵抗のCu或いはCu合金(以下、まとめてCuと称する。)に代える動きが進んでいる。Cuは、Al合金配線の形成において頻繁に用いられたドライエッチング法による微細加工が困難であるので、溝加工が施された絶縁膜上にCu膜を堆積し、溝内に埋め込まれた部分以外のCu膜を化学機械研磨(CMP)により除去して埋め込み配線を形成する、いわゆるダマシン(damascene)法が主に採用されている。Cu膜はスパッタ法などで薄いシード層を形成した後に電解めっき法により数100nm程度の厚さの積層膜を形成することが一般的である。
さらに、最近は層間絶縁膜として比誘電率の低い低誘電率(low−k)膜を用いることが検討されている。すなわち、比誘電率kが、約4.2のシリコン酸化膜(SiO)膜から比誘電率kが例えば3.5以下のlow−k膜を用いることにより、配線間の寄生容量を低減することが試みられている。このようなlow−k膜とCu配線を組み合わせた多層配線構造を有する半導体装置の製造方法は次のようなものである。
図16は、従来のlow−k膜とCu配線を組み合わせた多層配線構造を有する半導体装置の製造方法を示す工程断面図である。
図16では、デバイス部分等の形成方法は省略している。
図16(a)において、シリコン基板による基体200上にCVD(化学気層成長)等の方法により第1の絶縁膜221を成膜する。
図16(b)において、フォトリソグラフィ工程及びエッチング工程により、Cu金属配線或いはCuコンタクトプラグを形成するための溝構造(開口部H)を第1の絶縁膜221に形成する。
図16(c)において、第1の絶縁膜221上にバリアメタル膜240、Cuシード膜及びCu膜260をかかる順序で形成して、150℃から400℃の温度で約30分間アニール処理する。
図16(d)において、Cu膜260とバリアメタル膜240をCMPにより除去し、平坦化を行なうことにより、溝である開口部HにCu配線を形成する。
図16(e)において、前記Cu膜260表面に還元性プラズマ処理を施した後に第2の絶縁膜281を成膜する。
さらに、多層Cu配線を形成する場合は、これらの工程を繰り返して積層していくのが一般的である。ここで、第1の絶縁膜221と第2の絶縁膜281の大半がlow−k膜となる。
次世代デバイスにおいては層間絶縁膜として低誘電率膜、特に誘電率を下げるために、空孔を有する低誘電率膜の使用が検討されている。言い換えれば、比誘電率kが2.5以下のlow−k膜材料の開発も進められており、これらは材料中に空孔が入ったポーラス材料となっているものが多い。今後さらにCu配線の微細化が進むにつれて、Cuに比べて高抵抗であるバリアメタルの薄膜化は必須となってくる。極薄膜のバリアメタルを成膜するために、検討されている手法として、原子層気相成長(ALD:Atomic Layer
Deposition)法がある(例えば、非特許文献1,2参照)。この手法は原料ガスを交互に供給し、原子層レベルでの成膜を行う手法である。
図17は、ALD法によるバリアメタルの成膜例を示すガスの供給フロー図である。
まず、タンタル(Ta)原料の供給を行う。例えば、塩化タンタル(TaCl)を用いて説明する。この時、セルフリミッティング効果により、ある一定量以上は吸着しない。次にアルゴン(Ar)によりパージを行う。つづいて、アンモニア(NH)の供給を行うことにより、バリアメタルとしての窒化タンタル(TaN)を形成する。最後にArによりパージを行う。この一連の作業を1サイクルとして、必要な膜厚分サイクルを繰り返すことで成膜を行う。
図18は、ALD法において、TaN膜が形成される様子を説明するための概念図である。
図18(a)において、TaR20(Ta化合物)を供給することにより、基体10にTaR20(Ta化合物)が吸着する。また、基体10の周辺には、吸着していないTaR20が浮遊する。
図18(b)において、Arを供給することにより、浮遊するTaR20が置換される。
図18(c)において、NHを供給することにより基体10に吸着されたTaR20を還元してTaN膜22が形成される。
また、チタンシリコンナイトライド(TiSiN)をバリアメタル膜とした場合に、TiSiN膜中に存在するカーボン(C)を除去するために、TiSiN膜に対し、水素(H)/窒素(N)プラズマ処理を行なうとする旨の記載が開示されている(例えば、特許文献1参照)。その他、バリアメタル膜の表面に発生した異物質をプラズマ処理で除去するとする旨の記載が開示されている(例えば、特許文献2参照)。
特開2003−332426号公報(実施の形態3) 特開2003−55769号公報 "Atomic layer deposition of metal andnitride thin films: Current research efforts and applications for semiconductordevice processing" ,J. Vac. Sci. Technol. B21(6), 2003, p2231-2261 "Atomiclayer deposition for nanoscale Cu metallization" ,AdvancedMetallization Conference 2003 Conference Proceedings AMC XIX 2004 MaterialsResearch Society p713-722
従来法でバリアメタルであるTaNのALD成膜を行った場合、原料ガスとして有機金属を使用するため原料分子に由来するCが膜中に残留してしまう。実際には、前記非特許文献2にあるとおり、Ta原料として、ペンタジメチルタンタル(PDMAT:Pentakis DiMethylamino Tantalum;Ta[N(CH)を用いた場合、5%程度Cが残留してしまう。TaN中にCが残留しているとバリアメタルの抵抗値を上げてしまうという問題点が生じてくる。Cu配線中のビア底にもバリアメタルが存在するため、ビア抵抗を上昇させてしまう。さらには、Cが残留することでCu膜との密着性を低下させてしまい、Cu配線の信頼性を低下させてしまうこととなる。
バリアメタルのメタル原料ガスとして有機金属でない、たとえばハロゲン(Cl)化合物を使用することも考えられるが、この場合は残留不純物として、ハロゲンが残留してしまう。特にCuとバリアメタルの界面にハロゲンが残留した場合は、密着性が著しく低下しCu配線の信頼性を低下させてしまう。同様に、バリアメタルのメタル原料ガスとしてフッ素(F)化合物を使用することも考えられるが、この場合は残留不純物として、Fが残留してしまう。
本発明は、上述した問題点を克服し、不純物の残留を抑制し、バリアメタルを高純度に成膜することを目的とする。
本発明の半導体装置の製造方法は、
基体上に金属化合物を供給する金属化合物供給工程と、
前記金属化合物における金属とは異なる所定の成分を除去する除去工程と、
前記所定の成分が除去された前記金属化合物に基づいて前記金属を含有する金属含有膜を生成する金属含有膜生成工程と、
を備え、
前記金属化合物供給工程と除去工程と金属含有膜生成工程とを繰り返すことで、前記基体上に前記金属含有膜を堆積させることを特徴とする。
前記金属化合物における金属とは異なる所定の成分を除去することにより、不純物の残留を抑制することができる。さらに、前記金属化合物供給工程と除去工程と金属含有膜生成工程とを繰り返すことで、前記基体上に前記金属含有膜を堆積させることにより、不純物の残留が抑制された前記金属含有膜を堆積させることができる。
特に、前記除去工程において、前記金属化合物供給工程における前記基体の温度より高い温度に前記基体を制御することを特徴とする。
前記金属化合物供給工程における前記基体の温度より高い温度に前記基体を制御することにより、前記所定の成分を除去する効果を向上させることができる。
前記高い温度は、前記金属化合物供給工程における前記基体の温度より50℃以上高い温度であると、特に、有効である。
さらに、前記除去工程において、前記所定の成分と反応する第1の反応化学種を前記基体上に供給し、
前記金属含有膜生成工程において、前記金属化合物と反応する第2の反応化学種を供給することを特徴とする。
前記第1の反応化学種を前記基体上に供給することにより、前記所定の成分と反応させることができる。前記所定の成分と反応させることで、前記所定の成分を除去することができる。そして、前記所定の成分が除去された上で、第2の反応化学種を供給することで、不純物の少ない、或いは無くなった前記金属化合物と反応させることができる。これにより、不純物の少ない、或いは無くなった前記金属含有膜を生成し、堆積させることができる。
特に、前記第1の反応化学種として、水素(H)を用いることが有効である。
また、前記第2の反応化学種として、アンモニア(NH)とヒドラジン含有物とのいずれかを用いることが有効である。
或いは、前記金属化合物供給工程後、前記所定の成分と反応して除去し、さらに、前記所定の成分が除去された前記金属化合物と反応する反応化学種を前記基体上に供給することにより、前記除去工程と前記金属含有膜生成工程とを行なうようにしても有効である。
前記反応化学種を前記基体上に供給することにより、前記所定の成分と反応して除去し、さらに、前記金属化合物と反応して前記金属含有膜を生成することができる。よって、前記除去工程と前記金属含有膜生成工程とを1つの工程で行なうことができる。
特に、前記反応化学種は、前記金属化合物供給工程における前記基体の温度より高い温度に制御された前記基体上に供給されることを特徴とする。
前記基体の温度より高い温度にしなくても、前記金属化合物と反応して前記金属含有膜を生成することができる前記反応化学種に対し、前記基体の温度より高い温度にすることにより、前記所定の成分を除去する効果を向上させることができる。
前記反応化学種として、アンモニア(NH)とヒドラジン含有物とを用いると特に有効である。
前記金属化合物として、タンタル(Ta)化合物とチタン(Ti)化合物とタングステン(W)化合物とのいずれかを用いることが特に有効である。
タンタル(Ta)化合物とチタン(Ti)化合物とタングステン(W)化合物とのいずれかに対し、前記各工程を行なうことにより、高純度のバリアメタル膜を形成することができる。
本発明によれば、不純物の残留が抑制された前記金属含有膜を堆積させることができるので、高純度の金属含有膜を堆積させることができる。高純度の金属含有膜をバリアメタルとして用いることで、バリアメタルの抵抗値を低く抑えることができる。さらに、Cu配線中のビア底にも存在するバリアメタルによるビア抵抗の上昇を抑制することができる。さらには、不純物として、Cが残留することによるCu膜との密着性の低下を抑制し、Cu配線の信頼性を向上させることができる。
実施の形態1.
実施の形態1では、ペンタジメチルタンタル(Ta[N(CH)をメタル原料として、窒化タンタル(TaN)膜を形成する場合について説明する。
図1は、実施の形態1におけるバリアメタル形成のためのフローチャート図である。
図1において、バリアメタル膜形成工程として、金属化合物供給工程の一例としてのTa[N(CHを供給するTa[N(CH供給工程(S102)と、アルゴン(Ar)供給工程(S104)と、除去工程の一例としての水素(H)供給工程(S106)と、金属含有膜生成工程の一例としてのNH供給工程(S108)と、Ar供給工程(S110)という一連の工程を1サイクルとして繰り返す。そして、所望する厚さのTaN膜を形成した後、導電性材料である銅(Cu)を物理的気相成長(PVD)法及びめっき法により堆積させ、Cu配線を形成する。
図2は、実施の形態1における半導体装置の製造方法の工程を表す工程断面図である。
図2では、まず、図1におけるバリアメタル形成前の半導体装置の製造方法の要部工程の一例として、SiC膜形成工程から開口部形成工程までについて説明する。それ以降の工程は後述する。
図2(a)において、SiC膜形成工程として、基体200の上に、CVD法によって、SiCを用いた膜厚50nmの下地炭化シリコン(SiC)膜を堆積し、SiC膜212を形成する。ここでは、CVD法によって成膜しているが、その他の方法を用いても構わない。SiC膜212は、拡散防止膜としての機能を有する。また、SiC膜212は、エッチングストッパとしての機能も有する。SiC膜を生成するのは難しいためSiC膜の代わりに炭酸化シリコン(SiOC)膜を用いても構わない。或いは、炭窒化シリコン(SiCN)膜、窒化シリコン(SiN)膜を用いることができる。基体200として、例えば、直径300ミリのシリコンウェハ等の基板を用いる。基体200には、金属配線またはコンタクトプラグ等、デバイス部分が形成されていても構わない。或いは、その他の層が形成されていても構わない。
図2(b)において、low−k膜形成工程として、基体200の上に形成された前記SiC絶縁膜形成工程により形成されたSiC膜212の上に多孔質の絶縁性材料を用いたlow−k膜220を250nmの厚さで形成する。low−k膜220を形成することで、比誘電率kが3.5よりも低い層間絶縁膜を得ることができる。low−k膜220の材料としては、例えば、多孔質のメチルシルセスキオキサン(methyl silsequioxane:MSQ)を用いることができる。また、その形成方法としては、例えば、溶液をスピンコートし熱処理して薄膜を形成するSOD(spin on dielectic coating号と氏名又は名称、代理人の氏名、)法を用いることができる。ここでは、スピナーの回転数は900min−1(900rpm)で成膜した。このウェハをホットプレート上で窒素雰囲気中250℃の温度でベークを行い、最終的にホットプレート上で窒素雰囲気中450℃の温度で10分間のキュアを行った。MSQの材料や形成条件などを適宜調節することにより、所定の物性値を有する多孔質の絶縁膜が得られる。例えば、密度が0.7g/cmで比誘電率kが1.8となる。low−k膜のSiとOとCの組成比は、Siが25から35%の範囲、Oが45から57%の範囲、Cが13から24%の範囲にある物性値を有するlow−k膜220が得られる。
そして、Heプラズマ処理工程として、このlow−k膜220表面をCVD装置内でヘリウム(He)プラズマ照射によって表面改質する。Heプラズマ照射によって表面が改質されることで、low−k膜220とlow−k膜220上に形成する後述するキャップ膜としてのCVD−SiO膜222との接着性を改善することができる。ガス流量は1.7Pa・m/s(1000sccm)、ガス圧力は1000Pa、高周波パワーは500W、低周波パワーは400W、温度は400℃とした。キャップCVD膜をlow−k膜上に成膜する際は、low−k膜表面にプラズマ処理を施すことがキャップCVD膜との接着性を改善する上で有効である。プラズマガスの種類としてはアンモニア(NH)、亜酸化窒素(NO)、水素(H)、He、酸素(O)、シラン(SiH)、アルゴン(Ar)、窒素(N)などがあり、これらの中でもHeプラズマはlow−k膜へのダメージが少ないために特に有効である。また、プラズマガスはこれらのガスを混合したものでも良い。例えば、Heガスは他のガスと混合して用いると効果的である。
以上の説明において、下層配線における層間絶縁膜は、SiO膜のような比誘電率が3.5以下のlow−k膜でなくても構わないが、low−k膜を含む場合に特に有効である。
図2(c)において、SiO膜形成工程として、前記Heプラズマ処理を行った後、キャップ膜として、CVD法によってlow−k膜220上にSiOを膜厚50nm堆積することで、SiO膜222を形成する。SiO膜222を形成することで、直接リソグラフィを行うことができないlow−k膜220を保護し、low−k膜220にパターンを形成することができる。かかるキャップCVD膜は、SiO膜、SiC膜、SiOC膜、SiCN膜などがあるが、ダメージ低減の観点からはSiO膜が優れ、低誘電率化の観点からはSiOC膜が、耐圧向上の観点からはSiC膜やSiCN膜が優れている。さらに、SiO膜とSiC膜の積層膜、もしくはSiO膜とSiCO膜の積層膜、もしくはSiO膜とSiCN膜の積層膜を用いることができる。さらにキャップCVD膜の一部、もしくは全てが後述する平坦化工程においてCMPにより除去されても良い。キャップ膜を除去することで誘電率をさらに低減することができる。キャップ膜の厚さとしては10nmから150nmが良く、10nmから50nmが実効的な比誘電率を低減する上で効果的である。
図2(d)において、開口部形成工程として、リソグラフィ工程とドライエッチング工程でダマシン配線を作製するための配線溝構造である開口部150をSiO膜222とlow−k膜220と下地SiC膜212内に形成する。図示していないレジスト塗布工程、露光工程等のリソグラフィ工程を経てSiO膜222の上にレジスト膜が形成された基体200に対し、露出したSiO膜222とその下層に位置するlow−k膜220を、下地SiC膜212をエッチングストッパとして異方性エッチング法により除去し、その後、下地SiC膜212をエッチングして開口部150を形成すればよい。異方性エッチング法を用いることで、基体200の表面に対し、略垂直に開口部150を形成することができる。例えば、一例として、反応性イオンエッチング法により開口部150を形成すればよい。
図3は、実施の形態1における半導体装置の製造方法の工程を表す工程断面図である。
図3では、半導体装置の製造方法として、図1におけるバリアメタル形成工程から、それ以降の工程を経て下層配線形成を完了させる平坦化工程までの要部工程について説明する。
図3(a)において、バリアメタル膜形成工程として、前記開口部形成工程により形成された開口部150及びSiO膜222表面にバリアメタル材料を用いたバリアメタル膜240を形成する。ここでは、バリアメタル膜として、窒化タンタル(TaN)膜を、ALD法を用いて成膜する。バリアメタル膜成膜のためのメタル原料として、ペンタジメチルタンタル(Ta[N(CH)を用い、メタル原料と反応し、TaN膜を生成する反応化学種の一例である、前記メタル原料の還元ガスとして、アンモニア(NH)を用い、パージガスとして、アルゴン(Ar)を用いる。Arを用いることで、安価でかつ扱い易くすることができる。また、メタル原料と反応し、不純物、特にカーボン(C)を除去する反応化学種の一例である、前記メタル原料の還元ガスとして、水素(H)を用いる。
図4は、TaN膜形成工程における各ガスの供給フローを示す図である。
Ta[N(CH供給工程として、Ta[N(CHを1s供給する。その後、Ar供給工程として、Arを1s供給してパージする。そして、H供給工程として、Hを2s供給して不純物と反応させる。その上で、NH供給工程として、NHを1s供給する。そしてAr供給工程として、Arを1s供給してパージする。かかる工程を1サイクルとして、100サイクルの供給を行なう。
図5は、ALD装置の概要構成を示す図である。
図5において、チャンバ600の内部にて、基体200上、さらに言えば基板上に前工程までの処理が施された基体10を所定の温度に制御された基板ホルダ(ウェハステージ)610の上に設置する。そして、チャンバ600の内部に上部からガスを供給する。また、真空ポンプ630によりチャンバ600の内部が所定の圧力になるように真空引きされる。容器650に入った固体のTa[N((CHを50〜80℃に加熱して暖める。暖められたTa[N(CH内にキャリアガスとしてArガスを供給することで、Arと共に、飽和蒸気圧に達しガス化したTa[N(CHをチャンバ600に供給することができる。かかるチャンバ600を用いて、成膜温度250℃にて、Ta[N(CH供給工程と、Ta[N(CH供給後のパージとしてのAr供給工程と、NH供給工程と、NH供給工程後のパージとしてのAr供給工程とを行なう。
ここでは、Ta[N(CH、Ar、NHの各ガス量は、1.68Pa・m/s(1000sccm)、チャンバ600の内部の圧力を339Pa(3Torr)とした。ここで、ガス量は、Ta[N(CHについて、0.5Pa・m/s(300sccm)〜1.68Pa・m/s(1000sccm)が望ましい。NHについて、1.68Pa・m/s(1000sccm)〜3.36Pa・m/s(2000sccm)が望ましい。パージガスであるArについて、1.68Pa・m/s(1000sccm)〜3.36Pa・m/s(2000sccm)が望ましい。成膜圧力は、665Pa(5Torr)以下が望ましい。成膜温度は、250〜300℃が望ましい。
また、メタル原料の還元ガスとして、ヒドラジン(HNNH)或いは、1−1ジメチルヒドラジンや1−2ジメチルヒドラジン等のヒドラジン化合物を用いても構わない。ヒドラジン或いはヒドラジン化合物を用いることによりNHより還元作用を強くすることができる。
さらに、パージガスとして、Hや窒素(N)やHeを用いても構わない。パージガスとして、Hを用いることで、次の反応性を高めることができる。さらに、Hは純度を高めることができるので、クリーニングに適している。
図6は、複数のチャンバを備えた装置の概要を説明するための概念図である。
図6において、装置500は、複数のチャンバ510,520,530を有している。各チャンバの構成は、図5に示す構成と同様で構わない。カセット室550にウェハをセットし、搬送室540において、搬送ロボットが、各チャンバにウェハを搬送或いは搬出する。Ta[N(CH供給後のパージとしてのAr供給工程後、ウェハを別のチャンバに搬送する。そして、Ta[N(CH供給工程と、Ta[N(CH供給後のパージとしてのAr供給工程と、NH供給工程と、NH供給工程後のパージとしてのAr供給工程とは別のチャンバにて、基体温度を400℃に制御して、H供給工程として、Hを供給する。基体温度が異なるプロセスを別々のチャンバとし、真空搬送可能な同一装置内において行なうことでプロセスを安定化させることができる。また、外気にウェハを晒すことなく処理するため、パーティクルの付着を防止することができる。例えば、Ta[N(CH供給工程とAr供給工程とNH供給工程とAr供給工程とをチャンバ510において行ない、H供給工程をチャンバ520において行なう。H供給工程と同一チャンバにパージガスを供給しても構わない。
ここで、本実施の形態では、Ta[N(CH供給工程とAr供給工程との後に、H供給工程を行なっているが、Ta[N(CH供給工程直後にH供給工程を行なっても同様の効果を得ることができる。
ここでは、H供給工程において、ガス量は、1.68Pa・m/s(1000sccm)〜3.36Pa・m/s(2000sccm)が望ましい。成膜圧力は、665Pa(5Torr)以下が望ましい。基体温度は、350〜400℃が望ましい。H供給工程における基体温度は、成膜温度に比べ50℃以上高い温度であることが望ましい。
以上のように、金属化合物供給工程の一例として、基体上にTa[N(CHを供給し、除去工程として、加熱された基体上にHを供給することで、前記Ta[N(CHにおけるTa金属とは異なる所定の成分、特にここではカーボンを除去する。そして、金属含有膜生成工程として、前記所定の成分が除去された前記Ta[N(CHに基づいたlow−k膜上のTa含有分子をNHで還元することにより不純物の残留が抑制されたTaN膜を生成する。かかるTa[N(CH供給工程とH供給工程とNH供給工程とを繰り返すことで、不純物の残留が抑制された前記基体上に所望する膜厚のTaN膜を堆積させることができる。
図7は、ALD装置の他の概要構成例を示す図である。
図5における装置では、チャンバ600上部から基体10の大きさに関わらず、また、ガスの進行方向に関わらずガスを供給しているが、図7に示すように、基体10と平行する平板となるシャワーヘッド620から基体10全面に向けて均一にガスを供給するように構成するとなお良い。その他の構成は、図5と同様であるので省略する。
図3(b)において、シード膜形成工程として、スパッタ等のPVD法により、次の工程である電解めっき工程のカソード極となるCu薄膜をシード膜250としてバリアメタル膜240が形成された開口部150内壁及び基体200表面に堆積(形成)させる。ここでは、シード膜250を膜厚100nm堆積させた。
図3(c)において、めっき工程として、シード膜250をカソード極として、電解めっき等の電気化学成長によりCu膜260を開口部150及び基体200表面に堆積させる。ここでは、膜厚500nmのCu膜260を堆積させ、堆積させた後にアニール処理を250℃の温度で30分間行なう。
図3(d)において、平坦化工程として、CMP法によってSiO膜222の表面に堆積された導電部としての配線層となるCu膜260、シード膜250、及びバリアメタル膜240を研磨除去することにより、平坦化し、図4(d)に表したような下層配線となる埋め込み構造を形成する。
多層配線化する場合には、さらに、以下の工程を行なう。
図8は、実施の形態1における多層配線化する半導体装置の製造方法の一部の工程を表す工程断面図である。
図8では、さらに、絶縁膜形成工程として、SiC膜形成工程、p−lowk膜形成工程、Heプラズマ処理工程、SiC膜形成工程、low−k膜形成工程、Heプラズマ処理工程、SiO膜形成工程を示している。それ以降の工程は後述する。
図8(a)において、次の層における絶縁膜形成工程の一部であるSiC膜形成工程として、還元性プラズマ処理した同じCVD装置内で400℃の温度で50nmの膜厚のSiC膜275を形成する。SiC膜275は拡散防止膜の働きがあり、このSiC膜275を形成することで、Cuの拡散を防止することができる。かかるCVD法で形成されるSiC膜275の他に、SiCN膜、SiCO膜、SiN膜、SiO膜を用いることができる。
図8(b)において、low−k膜形成工程として、図2(b)で説明した工程と同様に、SiC膜275の上にSiC膜275よりも比誘電率の低い低誘電率膜である、多孔質の絶縁性材料を用いたlow−k膜280を形成する。そして、同様に、Heプラズマ処理工程として、このlow−k膜280表面をHeプラズマ照射によって表面改質する。
図8(c)において、SiC膜形成工程として、前記Heプラズマ処理を行った後、キャップ膜として、CVD法によってlow−k膜280上にSiC膜282を形成する。SiC膜282は、後述するデュアルダマシン法によるCu埋め込みのための溝及び孔をエッチングにより形成するためのエッチングストッパとすることができる。そして、low−k膜形成工程として、SiC膜282上にlow−k膜285を形成する。そして、同様に、Heプラズマ処理工程として、このlow−k膜285表面をCVD装置内でHeプラズマ照射によって表面改質する。そして、SiO膜形成工程として、図2(c)で説明した工程と同様、前記Heプラズマ処理を行った後、キャップ膜として、CVD法によってlow−k膜285上にSiO膜290を形成する。
図9は、図8に続く、多層配線化する半導体装置の製造方法の一部の工程を表す工程断面図である。
図9では、開口部を形成する開口部形成工程と、バリアメタル膜形成工程と、ヴィアと上層配線とを形成するヴィア、上層配線形成工程となる導電性材料を堆積させる導電性材料堆積工程として、シード膜形成工程とを示している。それ以降の工程は後述する。
図9(a)において、開口部形成工程として、図2(d)で説明した工程と同様、リソグラフィ工程とドライエッチング工程でデュアルダマシン配線を作製するための配線溝構造である開口部152,154を、SiO膜290とlow−k膜285とSiC膜282とlow−k膜280とSiC膜275とに形成する。孔形成工程として開口部150に堆積した下層Cu膜260へと貫通する、ヴィア孔となる開口部152を形成し、溝形成工程として上層配線用の溝となる開口部154を形成する。その後、ドライエッチング洗浄液(例えば、EKC5920による5分間の室温洗浄)でヴィア底残渣を除去する。
図9(b)において、バリアメタル膜形成工程として、図3(a)で説明した工程と同様、前記開口部形成工程により形成された開口部152,154及びSiO膜290表面にバリアメタル材料を用いたバリアメタル膜242をALD法により5nm形成する。その他は、図3(a)での説明と同様で構わないため省略する。
図9(c)において、シード膜形成工程として、図3(b)で説明した工程と同様、スパッタ等の物理気相成長(PVD)法により、次の工程である電解めっき工程のカソード極となるCu薄膜をシード膜252としてバリアメタル膜242が形成された開口部152,154内壁、堀込部156及び基体200表面に堆積(形成)させる。ここでは、シードCu膜を膜厚100nm堆積させた。
図10は、図9に続く、多層配線化する半導体装置の製造方法の一部の工程を表す工程断面図である。
図10では、さらに、めっき工程と、平坦化工程を示している。
図10(a)において、めっき工程として、図3(c)で説明した工程と同様、シード膜252をカソード極として、電解めっき等の電気化学成長によりCu膜264を開口部152,154及び基体200表面に堆積させる。これによりCu膜264の一部に前記下層配線と前記上層配線と接続するヴィア262が形成される。ここでは、膜厚300nmのCu膜を堆積させた後にアニール処理を250℃の温度で30分間行なう。
図10(b)において、平坦化工程として、図3(d)で説明した工程と同様、CMP法によってSiO膜290の表面に堆積された導電部としての配線層となるCu膜264、シード膜252、及びバリアメタル膜242を研磨除去することにより、平坦化し、図10(b)に表したような埋め込み構造を形成する。溝外部のCu膜とバリアメタル膜を除去して2層目のデュアルダマシンCu配線を形成する。
図11は、C濃度測定を行った結果を示す図である。
図11では、減圧CVD装置(ここでは、ALD装置)を用いて、SiO膜上にTaNのALD成膜を行ない、原料として、Ta[N(CH(PDMAT)およびNHを用い、成膜温度250℃にて、PDMAT(1s)→Ar(1s)→H(2s)→NH(1s)→Ar(1s)を1サイクルとして、100サイクルの供給を行った結果を示している。H供給時は400℃に加熱された装置内へ真空搬送して処理を行った。成膜後、XPSを用いてC濃度測定を行った。比較のためにH供給を行わなかった場合も同様な評価を行った。
図11に示すように、従来法では、5%残留していたC不純物を、本実施の形態1では、PDMAT供給後表面上に残留していたC不純物を加熱してHを供給することで取り除くことができたため、0.5%以下まで残留C濃度を低減できた。
実施の形態2.
実施の形態2では、実施の形態1と同様、Ta[N(CHをメタル原料として、TaN膜を形成する場合であって、Hを供給しないでバリアメタル形成を行なう場合について説明する。実施の形態2では、バリアメタル形成工程以外は、実施の形態1と同様であるので説明を省略する。
図12は、実施の形態2におけるバリアメタル形成のためのフローチャート図である。
図12において、バリアメタル膜形成工程として、金属化合物供給工程の一例としてのTa[N(CHを供給するTa[N(CH供給工程(S102)と、アルゴン(Ar)供給工程(S104)と、除去工程と金属含有膜生成工程との一例としてのNH供給工程(S1206)と、Ar供給工程(S110)という一連の工程を1サイクルとして繰り返す。そして、所望する厚さのTaN膜を形成した後、導電性材料である銅(Cu)を物理的気相成長(PVD)法及びめっき法により堆積させ、Cu配線を形成する。
バリアメタル膜成膜のためのメタル原料として、Ta[N(CHを用い、メタル原料と反応し、TaN膜を生成する反応化学種の一例である、前記メタル原料の還元ガスとして、NHを用い、パージガスとして、Arを用いる。Arを用いることで、安価でかつ扱い易くすることができるのは上述した通りである。また、上記NHは、メタル原料と反応し、不純物、特にカーボン(C)を除去する反応化学種の一例である、前記メタル原料の還元ガスを兼ねる。
図13は、TaN膜形成工程における各ガスの供給フローを示す図である。
Ta[N(CH供給工程として、Ta[N(CHを1s供給する。その後、Ar供給工程として、Arを1s供給してパージする。そして、NH供給工程として、基体温度が370℃に加熱されたチャンバ内にNHを5s供給する。そしてAr供給工程として、Arを1s供給してパージする。かかる工程を1サイクルとして、100サイクルの供給を行なう。
ALD装置は、図5と同様であるので説明を省略する。また、実施の形態2でも、図6に示す複数チャンバを備えた装置を用いる。
あるチャンバ内において、基体温度250℃にて、Ta[N(CH供給工程と、Ta[N(CH供給後のパージとしてのAr供給工程を行なった後、ウェハを別のチャンバに搬送する。そして、Ta[N(CH供給工程と、Ta[N(CH供給後のAr供給工程とは別のチャンバにて、基体温度を370℃に制御して、NH供給工程として、NHを供給する。基体温度が異なるプロセスを別々のチャンバとし、真空搬送可能な同一装置内において行なうことでプロセスを安定化させることができる点、及び、外気にウェハを晒すことなく処理するため、パーティクルの付着を防止することができる点は上述した通りである。例えば、Ta[N(CH供給工程とAr供給工程とNH供給工程後のAr供給工程とをチャンバ510において行ない、NH供給工程をチャンバ520において行なう。NH供給工程と同一チャンバにパージガスを供給しても構わない。また、NH供給工程後のAr供給工程をNH供給工程と同一チャンバで行なっても構わない。
ここで、本実施の形態では、Ta[N(CH供給工程とAr供給工程との後に、加熱した基体上へとNH供給工程を行なっているが、Ta[N(CH供給工程直後に、加熱した基体上へとNH供給工程を行なっても同様の効果を得ることができる。
ここでは、Ta[N(CH、Ar、NHの各ガス量は、1.68Pa・m/s(1000sccm)、チャンバ600の内部の圧力を339Pa(3Torr)とした。ここで、ガス量は、Ta[N(CHについて、0.5Pa・m/s(300sccm)〜1.68Pa・m/s(1000sccm)が望ましい。NHについて、1.68Pa・m/s(1000sccm)〜3.36Pa・m/s(2000sccm)が望ましい。パージガスであるArについて、1.68Pa・m/s(1000sccm)〜3.36Pa・m/s(2000sccm)が望ましい。成膜圧力は、665Pa(5Torr)以下が望ましい。Ta[N(CH供給とAr供給は、基体温度を250〜300℃に制御するのが望ましい。NH供給時は、基体温度を350〜400℃に制御するのが望ましい。NH供給時の基体温度を上げることにより、不純物成分と反応して除去し、さらに、Ta[N(CHの吸着分子と反応してTaN膜を生成することができる。よって、前記除去工程と前記金属含有膜生成工程とを1つの工程で行なうことができる。NH供給工程における基体温度は、Ta[N(CH供給時の基体温度に比べ50℃以上高い温度であることが望ましい。温度を高くすることにより反応時間を短縮することができ、C除去の効果を向上させることができる。
パージガスとして、HやNやHeを用いても構わない点は上述した通りである。
図11には、実施の形態2における方法で形成したTaNの残留C濃度も示している。実施の形態1と同じくSiO膜上にTaNのALD成膜を行ない、原料として、Ta[N(CH(PDMAT)およびNHを用い、成膜温度250℃にて、PDMAT(1s)→Ar(1s)→NH(5s)→Ar(1s)を1サイクルとして、100サイクルの供給を行った。NH供給時は370℃に加熱された装置内へ真空搬送して処理を行った。成膜後、XPSを用いてC濃度測定を行った。
図11に示すように、従来法では、5%残留していたC不純物を、本実施の形態2では、PDMAT供給後表面上に残留していたC不純物を加熱してNHを供給することで、取り除くことができたため、実施の形態1よりもさらに残留C濃度を低減できた。
実施の形態3.
実施の形態3では、実施の形態1と同様、Ta[N(CHをメタル原料として、TaN膜を形成する場合であって、実施の形態2と同様、Hを供給しないでバリアメタル形成を行なう場合について説明する。実施の形態3では、バリアメタル形成工程以外は、実施の形態1と同様であるので説明を省略する。
図14は、実施の形態2におけるバリアメタル形成のためのフローチャート図である。
図14において、バリアメタル膜形成工程として、金属化合物供給工程の一例としてのTa[N(CHを供給するTa[N(CH供給工程(S102)と、アルゴン(Ar)供給工程(S104)と、除去工程と金属含有膜生成工程との一例としてのヒドラジン(HNNH)供給工程(S1406)と、Ar供給工程(S110)という一連の工程を1サイクルとして繰り返す。そして、所望する厚さのTaN膜を形成した後、導電性材料である銅(Cu)を物理的気相成長(PVD)法及びめっき法により堆積させ、Cu配線を形成する。
バリアメタル膜成膜のためのメタル原料として、Ta[N(CHを用い、メタル原料と反応し、TaN膜を生成する反応化学種の一例である、前記メタル原料の還元ガスとして、HNNHを用い、パージガスとして、Arを用いる。Arを用いることで、安価でかつ扱い易くすることができるのは上述した通りである。また、上記HNNHは、メタル原料と反応し、不純物、特にカーボン(C)を除去する反応化学種の一例である、前記メタル原料の還元ガスを兼ねる。
また、メタル原料の還元ガス及び不純物除去用ガスとして、HNNHの他、1−1ジメチルヒドラジンや1−2ジメチルヒドラジン等のヒドラジン化合物を用いても構わない。ヒドラジン化合物を用いてもヒドラジンと同様の効果を挙げることができる。ヒドラジン或いはヒドラジン化合物を用いることによりNHより還元作用を強くすることができる。
図15は、TaN膜形成工程における各ガスの供給フローを示す図である。
Ta[N(CH供給工程として、Ta[N(CHを1s供給する。その後、Ar供給工程として、Arを1s供給してパージする。そして、NH供給工程として、基体温度が350℃に加熱されたチャンバ内にHNNHを3s供給する。そしてAr供給工程として、Arを1s供給してパージする。かかる工程を1サイクルとして、100サイクルの供給を行なう。
ALD装置は、図5と同様であるので説明を省略する。また、実施の形態3でも、図6に示す複数チャンバを備えた装置を用いる。
あるチャンバ内において、基体温度250℃にて、Ta[N(CH供給工程と、Ta[N(CH供給後のパージとしてのAr供給工程を行なった後、ウェハを別のチャンバに搬送する。そして、Ta[N(CH供給工程と、Ta[N(CH供給後のAr供給工程とは別のチャンバにて、基体温度を350℃に制御して、HNNH供給工程として、HNNHを供給する。基体温度が異なるプロセスを別々のチャンバとし、真空搬送可能な同一装置内において行なうことでプロセスを安定化させることができる点、及び、外気にウェハを晒すことなく処理するため、パーティクルの付着を防止することができる点は上述した通りである。例えば、Ta[N(CH供給工程とAr供給工程とHNNH供給工程後のAr供給工程とをチャンバ510において行ない、HNNH供給工程をチャンバ520において行なう。HNNH供給工程と同一チャンバにパージガスを供給しても構わない。また、HNNH供給工程後のAr供給工程をHNNH供給工程と同一チャンバで行なっても構わない。
ここで、本実施の形態では、Ta[N(CH供給工程とAr供給工程との後に、加熱した基体上へとHNNH供給工程を行なっているが、Ta[N(CH供給工程直後に、加熱した基体上へとHNNH供給工程を行なっても同様の効果を得ることができる。
ここでは、Ta[N(CH、Ar、HNNHの各ガス量は、1.68Pa・m/s(1000sccm)、チャンバ600の内部の圧力を339Pa(3Torr)とした。ここで、ガス量は、Ta[N(CHについて、0.5Pa・m/s(300sccm)〜1.68Pa・m/s(1000sccm)が望ましい。NHについて、1.68Pa・m/s(1000sccm)〜3.36Pa・m/s(2000sccm)が望ましい。パージガスであるArについて、1.68Pa・m/s(1000sccm)〜3.36Pa・m/s(2000sccm)が望ましい。成膜圧力は、665Pa(5Torr)以下が望ましい。Ta[N(CH供給とAr供給は、基体温度を250〜300℃に制御するのが望ましい。HNNH供給時は、基体温度を350〜400℃に制御するのが望ましい。HNNH供給時の基体温度を上げることにより、不純物成分と反応して除去し、さらに、Ta[N(CHの吸着分子と反応してTaN膜を生成することができる。よって、前記除去工程と前記金属含有膜生成工程とを1つの工程で行なうことができる。HNNH供給工程における基体温度は、Ta[N(CH供給時の基体温度に比べ50℃以上高い温度であることが望ましい。温度を高くすることにより反応時間を短縮することができ、C除去の効果を向上させることができる。
パージガスとして、HやNやHeを用いても構わない点は上述した通りである。
図11には、実施の形態3における方法で形成したTaNの残留C濃度も示している。実施の形態1と同じくSiO膜上にTaNのALD成膜を行ない、原料として、Ta[N(CH(PDMAT)およびHNNHを用い、成膜温度250℃にて、PDMAT(1s)→Ar(1s)→HNNH(3s)→Ar(1s)を1サイクルとして、100サイクルの供給を行った。NH供給時は370℃に加熱された装置内へ真空搬送して処理を行った。成膜後、XPSを用いてC濃度測定を行った。
図11に示すように、従来法では、5%残留していたC不純物を、本実施の形態3では、PDMAT供給後表面上に残留していたC不純物を加熱してHNNHを供給することで、取り除くことができたため、実施の形態1、2よりもさらに残留C濃度を低減できた。
以上の説明において、TaN膜のメタル原料として、Ta[N((CHを用いているが、ペンタジエチルタンタル(Ta[N(C)を用いても同様の効果を得ることができる。また、塩化タンタル(TaCl)を用いてもよい。TaClを用いた場合には、不純物としてのハロゲンの濃度を低減することができる。また、ALD法により形成されるバリアメタルとして、TaNの他、炭化窒化タンタル(TaCN)、窒化タングステン(WN)、炭化窒化タングステン(WCN)、窒化チタン(TiN)等の高融点金属の窒化膜或いは窒化炭素膜、或いは、タンタル(Ta)、チタン(Ti)、タングステン(W)単体であっても構わない。或いは、WSiN等であっても構わない。或いはジルコニウム(Zr)系のバリアメタル膜であっても構わない。或いは、これらの複数の材料による積層膜であっても構わない。例えば、Ti系のバリアメタル膜のメタル原料として、テトラジエチルチタン(Ti[N(C)やテトラジメチルチタン(Ti[N(CH)や塩化チタン(TiCl)を用いても構わない。かかる場合も不純物として、カーボン(C)やハロゲン(Cl)の残留濃度を低減することができる。また、W系のバリアメタル膜のメタル原料として、WFを用いても構わない。かかる場合も不純物として、フッ素(F)の残留濃度を低減することができる。
ここで、上記各実施の形態における配線層の材料として、Cu以外に、Cu−Sn合金、Cu−Ti合金、Cu−Al合金等の、半導体産業で用いられるCuを主成分とする材料を用いて同様の効果が得られる。
なお、多層配線構造などを形成する場合には、各図において基体200は、下層の配線層と絶縁膜とが形成されたものである。
以上、具体例を参照しつつ各実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
例えば、各実施の形態で層間絶縁膜が形成された基体200は、図示しない各種の半導体素子あるいは構造を有するものとすることができる。また、半導体基板ではなく、層間絶縁膜と配線層とを有する配線構造の上に、さらに層間絶縁膜を形成してもよい。開口部も半導体基板が露出するように形成してもよいし、配線構造の上に形成してもよい。
さらに、層間絶縁膜の膜厚や、開口部のサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置の製造方法は、本発明の範囲に包含される。
また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、フォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれることは言うまでもない。
実施の形態1におけるバリアメタル形成のためのフローチャート図である。 実施の形態1における半導体装置の製造方法の工程を表す工程断面図である。 実施の形態1における半導体装置の製造方法の工程を表す工程断面図である。 TaN膜形成工程における各ガスの供給フローを示す図である。 ALD装置の概要構成を示す図である。 複数のチャンバを備えた装置の概要を説明するための概念図である。 ALD装置の他の概要構成例を示す図である。 実施の形態1における多層配線化する半導体装置の製造方法の一部の工程を表す工程断面図である。 図8に続く、多層配線化する半導体装置の製造方法の一部の工程を表す工程断面図である。 図9に続く、多層配線化する半導体装置の製造方法の一部の工程を表す工程断面図である。 C濃度測定を行った結果を示す図である。 実施の形態2におけるバリアメタル形成のためのフローチャート図である。 TaN膜形成工程における各ガスの供給フローを示す図である。 実施の形態2におけるバリアメタル形成のためのフローチャート図である。 TaN膜形成工程における各ガスの供給フローを示す図である。 従来のlow−k膜とCu配線を組み合わせた多層配線構造を有する半導体装置の製造方法を示す工程断面図である。 ALD法によるバリアメタルの成膜例を示すガスの供給フロー図である。 ALD法によるバリアメタルの成膜例を示すガスの供給フロー図である。
符号の説明
10,200 基体
20 TaR膜
22 TaN膜
150,152,154 開口部
156 堀込部
212,275,282 SiC膜
220,280,285 low−k膜
221,281 絶縁膜
222,290 SiO
240,242 バリアメタル膜
250,252 シード膜
260,264 Cu膜
262 ヴィア
500 装置
510,520,530,600 チャンバ
540 搬送室
550 カセット室
610 基板ホルダ
620 シャワーヘッド
630 真空ポンプ
650 容器

Claims (10)

  1. 基体上に金属化合物を供給する金属化合物供給工程と、
    前記金属化合物における金属とは異なる所定の成分を除去する除去工程と、
    前記所定の成分が除去された前記金属化合物に基づいて前記金属を含有する金属含有膜を生成する金属含有膜生成工程と、
    を備え、
    前記金属化合物供給工程と除去工程と金属含有膜生成工程とを繰り返すことで、前記基体上に前記金属含有膜を堆積させることを特徴とする半導体装置の製造方法。
  2. 前記除去工程において、前記金属化合物供給工程における前記基体の温度より高い温度に前記基体を制御することを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記高い温度は、前記金属化合物供給工程における前記基体の温度より50℃以上高い温度であることを特徴とする請求項2記載の半導体装置の製造方法。
  4. 前記除去工程において、前記所定の成分と反応する第1の反応化学種を前記基体上に供給し、
    前記金属含有膜生成工程において、前記金属化合物と反応する第2の反応化学種を供給することを特徴とする請求項1〜3いずれか記載の半導体装置の製造方法。
  5. 前記第1の反応化学種として、水素(H)を用いることを特徴とする請求項4記載の半導体装置の製造方法。
  6. 前記第2の反応化学種として、アンモニア(NH)とヒドラジン含有物とのいずれかを用いることを特徴とする請求項4又は5記載の半導体装置の製造方法。
  7. 前記金属化合物供給工程後、前記所定の成分と反応して除去し、さらに、前記所定の成分が除去された前記金属化合物と反応する反応化学種を前記基体上に供給することにより、前記除去工程と前記金属含有膜生成工程とを行なうことを特徴とする請求項1記載の半導体装置の製造方法。
  8. 前記反応化学種は、前記金属化合物供給工程における前記基体の温度より高い温度に制御された前記基体上に供給されることを特徴とする請求項7記載の半導体装置の製造方法。
  9. 前記反応化学種として、アンモニア(NH)とヒドラジン含有物とを用いることを特徴とする請求項7又は8記載の半導体装置の製造方法。
  10. 前記金属化合物として、タンタル(Ta)化合物とチタン(Ti)化合物とタングステン(W)化合物とのいずれかを用いることを特徴とする請求項1〜9いずれか記載の半導体装置の製造方法。
JP2004200084A 2004-07-07 2004-07-07 半導体装置の製造方法 Pending JP2006024668A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004200084A JP2006024668A (ja) 2004-07-07 2004-07-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004200084A JP2006024668A (ja) 2004-07-07 2004-07-07 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006024668A true JP2006024668A (ja) 2006-01-26

Family

ID=35797744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004200084A Pending JP2006024668A (ja) 2004-07-07 2004-07-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2006024668A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021603A (ja) * 2007-07-12 2009-01-29 Samsung Electronics Co Ltd 半導体素子及びその製造方法
JPWO2012073938A1 (ja) * 2010-11-29 2014-05-19 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
US8815751B2 (en) 2011-12-09 2014-08-26 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus and non-transitory computer-readable recording medium
US8987146B2 (en) 2012-03-09 2015-03-24 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus and non-transitory computer-readable recording medium
US9054046B2 (en) 2011-12-09 2015-06-09 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and method of processing substrate
US9053927B2 (en) 2011-12-09 2015-06-09 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and method of processing substrate
US9245745B2 (en) 2012-04-12 2016-01-26 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus and non-transitory computer-readable recording medium

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0689873A (ja) * 1992-07-24 1994-03-29 Nippon Steel Corp 化学気相成長による金属薄膜形成方法
JP2001303251A (ja) * 2000-04-20 2001-10-31 Samsung Electronics Co Ltd 原子層蒸着方法を利用した障壁金属膜の製造方法
WO2002048427A1 (fr) * 2000-12-12 2002-06-20 Tokyo Electron Limited Procede et dispositif servant a creer une couche mince
JP2003105542A (ja) * 2001-08-09 2003-04-09 Micron Technology Inc 可変温度堆積方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0689873A (ja) * 1992-07-24 1994-03-29 Nippon Steel Corp 化学気相成長による金属薄膜形成方法
JP2001303251A (ja) * 2000-04-20 2001-10-31 Samsung Electronics Co Ltd 原子層蒸着方法を利用した障壁金属膜の製造方法
WO2002048427A1 (fr) * 2000-12-12 2002-06-20 Tokyo Electron Limited Procede et dispositif servant a creer une couche mince
JP2003105542A (ja) * 2001-08-09 2003-04-09 Micron Technology Inc 可変温度堆積方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021603A (ja) * 2007-07-12 2009-01-29 Samsung Electronics Co Ltd 半導体素子及びその製造方法
JPWO2012073938A1 (ja) * 2010-11-29 2014-05-19 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
US8815751B2 (en) 2011-12-09 2014-08-26 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus and non-transitory computer-readable recording medium
US9054046B2 (en) 2011-12-09 2015-06-09 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and method of processing substrate
US9053927B2 (en) 2011-12-09 2015-06-09 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and method of processing substrate
US9437422B2 (en) 2011-12-09 2016-09-06 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and substrate processing method
US9460911B2 (en) 2011-12-09 2016-10-04 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and substrate processing method
US9837261B2 (en) 2011-12-09 2017-12-05 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and substrate processing method
US8987146B2 (en) 2012-03-09 2015-03-24 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus and non-transitory computer-readable recording medium
US9899211B2 (en) 2012-03-09 2018-02-20 Hitachi Kokusai Electric, Inc. Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
US9245745B2 (en) 2012-04-12 2016-01-26 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus and non-transitory computer-readable recording medium

Similar Documents

Publication Publication Date Title
TWI436428B (zh) 釕金屬覆蓋層之形成方法
TWI333234B (en) Integration of ald/cvd barriers with porous low k materials
US6464779B1 (en) Copper atomic layer chemical vapor desposition
US7425506B1 (en) Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
US6906420B2 (en) Semiconductor device
US20090029544A1 (en) Adhesion and minimizing oxidation on electroless co alloy films for integration with low k inter-metal dielectric and etch stop
US7799681B2 (en) Method for forming a ruthenium metal cap layer
JP2008244298A (ja) 金属膜の成膜方法、多層配線構造の形成方法、半導体装置の製造方法、成膜装置
US20140127902A1 (en) Method of providing stable and adhesive interface between fluorine based low k material and metal barrier layer
JP2009509322A (ja) 半導体装置用構造およびその製造方法
US10128147B2 (en) Interconnect structure
TWI803510B (zh) 用於銅互連件之晶種層
TWI437663B (zh) 利用界面層的增設改善介電阻障物對銅之黏附
JP2006024668A (ja) 半導体装置の製造方法
JP2005203569A (ja) 半導体装置の製造方法及び半導体装置
TWI564422B (zh) 釕薄膜的化學氣相沉積及其應用
JP5823359B2 (ja) 半導体装置の製造方法
US20110081503A1 (en) Method of depositing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
JP2011252218A (ja) 電子部品の製造方法及び電解めっき装置
JP2006024667A (ja) 半導体装置の製造方法
JP4447433B2 (ja) 半導体装置の製造方法及び半導体装置
JP2006147895A (ja) 半導体装置の製造方法
JP2006024666A (ja) 半導体装置の製造方法
US20240213093A1 (en) Catalyst-enhanced chemical vapor deposition
US20230274932A1 (en) Selective inhibition for selective metal deposition

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081106

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081219

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100520

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100706