JP2006005112A - Semiconductor device and circuit board used therefor - Google Patents
Semiconductor device and circuit board used therefor Download PDFInfo
- Publication number
- JP2006005112A JP2006005112A JP2004179126A JP2004179126A JP2006005112A JP 2006005112 A JP2006005112 A JP 2006005112A JP 2004179126 A JP2004179126 A JP 2004179126A JP 2004179126 A JP2004179126 A JP 2004179126A JP 2006005112 A JP2006005112 A JP 2006005112A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor device
- circuit
- solder
- circuit component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
本発明は半導体装置およびこれに用いる回路基板に関し、より詳細には基板に回路部品が搭載され、樹脂封止されて提供される半導体装置およびこれに用いる回路基板に関する。 The present invention relates to a semiconductor device and a circuit board used therefor, and more particularly to a semiconductor device provided with circuit components mounted on a substrate and sealed with a resin, and a circuit board used therefor.
MCM等の半導体装置は、複合機能を備え、かつきわめてコンパクトに形成されることから小型の電子製品に多用されている。これらの半導体装置は、回路基板に半導体装置等の回路部品を搭載し、ポッティング法あるいは樹脂封止金型を用いた樹脂封止方法により、回路部品を搭載した回路基板の一方の面を樹脂封止して提供される場合が多い。回路基板の他方の面にははんだボール等の表面実装用の接続端子が設けられ、これらの半導体装置は、実装基板にはんだ付け等によって実装して用いられる。 Semiconductor devices such as MCM are often used in small electronic products because they have a composite function and are extremely compact. In these semiconductor devices, a circuit component such as a semiconductor device is mounted on a circuit board, and one surface of the circuit board on which the circuit component is mounted is sealed with a resin by a potting method or a resin sealing method using a resin sealing mold. In many cases, it is provided in a stopped state. A connection terminal for surface mounting such as a solder ball is provided on the other surface of the circuit board, and these semiconductor devices are mounted on the mounting board by soldering or the like.
図10は、回路基板5に回路部品20を搭載し、回路基板5の回路部品20を搭載した面を樹脂によって封止した半導体装置を実装基板に実装した状態を部分的に拡大して示している。
回路基板5は基板10の表面に所定の配線パターンが設けられ、基板10の表面がソルダーレジスト等の保護膜12によって被覆されて形成されている。配線パターンには回路部品20の電極21a、21bの配置に合わせてパッド11a、11bが設けられ、パッド11a、11bの配置に合わせて保護膜12に開口穴13が設けられ、回路部品20は開口穴13で電極21a、21bとパッド11a、11bとがはんだ18により接合されて回路基板5に搭載されている。
FIG. 10 is a partially enlarged view showing a state where a
The
上述した半導体装置を実装基板に実装する際には、リフローにより実装するが、このリフロー工程の際に半導体装置が加熱され、その際に回路基板5に回路部品20を接合しているはんだ18が溶融され、はんだ18が熱膨張することによって、電極21a、21b間が電気的に短絡したり、回路部品20が回路基板5から押し上げられて基板10から封止樹脂6が剥離したりするといった問題が生じる。
When the above-described semiconductor device is mounted on the mounting substrate, it is mounted by reflow. During this reflow process, the semiconductor device is heated, and at that time, the
図10では、半導体装置を実装した際に、はんだ18が熱膨張して回路部品20と回路基板5との隙間部分に侵入し、電極21a、21bを電気的に短絡させ、封止樹脂22を回路基板5から剥離させるようにした状態を示す。
このように、パッド11a、11bと電極21a、21bとを接合していたはんだ18が熱膨張して電気的短絡等の問題を生じさせるのは、回路基板5に搭載された回路部品20を回路基板5上で樹脂封止したため、実装時にはんだ18が溶融して熱膨張した際に、はんだ18の行き場がないためであり、封止樹脂6と回路基板5との間に生じる隙間部分等にはんだ18が入り込んでしまうためである。
In FIG. 10, when the semiconductor device is mounted, the
As described above, the
とくに、回路部品20としてチップキャパシタやチップ抵抗を搭載する場合は、これらの部品が小型で直方体状に形成され、部品本体の両端に電極が設けられていることから、回路基板にこれらの部品をはんだ接合によって搭載した場合には、溶融したはんだが電極の側面に這い上がりメニスカス状となる。このようにメニスカスを形成するため、これらの部品のはんだ接合では、電極間の間隔にくらべてはんだ量が多く必要となり、結果として電極間で電気的短絡が生じやすくなるという問題もある。
In particular, when a chip capacitor or chip resistor is mounted as the
そこで、本発明はこれらの課題を解決すべくなされたものであり、基板に回路部品を搭載して樹脂封止してなる半導体装置について、実装時に回路部品を回路基板に接合しているはんだが溶融して熱膨張した場合でも、電極間の電気的短絡や封止樹脂の剥離といった問題を発生させずに確実な実装を可能にする半導体装置およびこれに好適に用いられる回路基板を提供することを目的とする。 Therefore, the present invention has been made to solve these problems. For a semiconductor device in which circuit components are mounted on a substrate and sealed with a resin, a solder that joins the circuit components to the circuit substrate at the time of mounting is provided. To provide a semiconductor device capable of reliable mounting without causing problems such as an electrical short circuit between electrodes or peeling of a sealing resin even when melted and thermally expanded, and a circuit board suitably used for the semiconductor device With the goal.
本発明は、上記目的を達成するため次の構成を備える。
すなわち、回路部品が回路基板に設けられたパッドにはんだ接合されて回路基板に搭載されるとともに、前記回路部品が樹脂により封止されて形成された半導体装置であって、前記回路基板の表面に、前記回路部品を前記パッドにはんだ接合するための、内周側面がオーバーハング形状となる開口穴をパッド上に形成して保護膜が被覆され、前記回路部品が、前記半導体装置を実装基板に実装する際のはんだの熱膨張量を吸収する隙間部分を前記開口穴の内周側面の近傍に形成して、前記回路基板に搭載されていることを特徴とする。
また、前記半導体装置に用いられる回路基板であって、回路基板の表面に、内周側面がオーバーハング形状となる開口穴がパッド上に形成されて、保護膜が被覆されていることを特徴とする。
The present invention has the following configuration in order to achieve the above object.
That is, the circuit component is a semiconductor device that is solder-bonded to a pad provided on the circuit board and mounted on the circuit board, and the circuit component is sealed with resin, and is formed on the surface of the circuit board. An opening hole having an inner peripheral side surface overhanged for solder bonding the circuit component to the pad is formed on the pad and covered with a protective film, and the circuit component attaches the semiconductor device to the mounting substrate. A gap portion that absorbs the thermal expansion amount of the solder at the time of mounting is formed in the vicinity of the inner peripheral side surface of the opening hole, and is mounted on the circuit board.
In addition, the circuit board used in the semiconductor device, characterized in that an opening hole whose inner peripheral side surface is an overhang shape is formed on the pad on the surface of the circuit board, and is covered with a protective film. To do.
また、回路部品が回路基板に設けられたパッドにはんだ接合されて回路基板に搭載されるとともに、前記回路部品が樹脂により封止されて形成された半導体装置であって、前記回路基板の表面に、前記回路部品をパッドにはんだ接合するための開口穴をパッド上に形成して保護膜が被覆されるとともに、前記パッド上の前記開口穴の領域内に溝部が形成され、前記回路部品が、前記溝部を、前記半導体装置を実装基板に実装する際のはんだの熱膨張量を吸収する隙間部分として、前記回路基板に搭載されていることを特徴とする。
また、前記開口穴は、内周側面がオーバーハング形状に形成されていることを特徴とする。
また、前記半導体装置に用いられる回路基板であって、回路基板の表面に、開口穴がパッド上に形成されて保護膜が被覆されているとともに、前記パッド上の前記開口穴の領域内に溝部が形成されていることを特徴とする。
また、前記開口穴は、内周側面がオーバーハング形状に形成されていることを特徴とする。
The circuit component is a semiconductor device that is solder-bonded to a pad provided on the circuit board and mounted on the circuit board, and the circuit component is sealed with a resin, and is formed on the surface of the circuit board. An opening hole for soldering the circuit component to the pad is formed on the pad to cover the protective film, and a groove is formed in the area of the opening hole on the pad. The groove portion is mounted on the circuit board as a gap portion that absorbs the amount of thermal expansion of solder when the semiconductor device is mounted on a mounting board.
The opening hole has an inner peripheral side surface formed in an overhang shape.
Further, a circuit board used in the semiconductor device, wherein an opening hole is formed on the surface of the circuit board and covered with a protective film, and a groove portion is formed in the area of the opening hole on the pad. Is formed.
The opening hole has an inner peripheral side surface formed in an overhang shape.
また、回路部品が回路基板に設けられたパッドにはんだ接合されて回路基板に搭載されるとともに、前記回路部品が樹脂により封止されて形成された半導体装置であって、前記回路基板の表面に、前記回路部品をパッドにはんだ接合するための開口穴をパッド上に形成して保護膜が被覆されるとともに、前記パッドが前記保護膜の表面よりも突出して形成され、少なくとも一対のパッド間に搭載される回路部品と回路基板との間が離間され、回路部品と回路基板との間に前記樹脂が充填されて回路部品が回路基板に搭載されていることを特徴とする。
また、前記回路部品と回路基板とが対向する領域内の保護膜に、保護膜を薄厚に形成するための凹部が設けられていることを特徴とする。
また、前記半導体装置に用いられる回路基板であって、回路基板の表面に、開口穴がパッド上に形成されて保護膜が被覆されているとともに、前記保護膜の表面よりも突出してパッドが形成されていることを特徴とする。
The circuit component is a semiconductor device that is solder-bonded to a pad provided on the circuit board and mounted on the circuit board, and the circuit component is sealed with a resin, and is formed on the surface of the circuit board. An opening hole for soldering the circuit component to the pad is formed on the pad to cover the protective film, and the pad is formed to protrude from the surface of the protective film, and between at least a pair of pads. The circuit component to be mounted is separated from the circuit board, and the resin is filled between the circuit component and the circuit board so that the circuit component is mounted on the circuit board.
The protective film in a region where the circuit component and the circuit board face each other is provided with a recess for forming the protective film in a thin thickness.
Also, a circuit board used in the semiconductor device, wherein an opening hole is formed on the surface of the circuit board to cover the protective film, and the pad is formed so as to protrude from the surface of the protective film. It is characterized by being.
本発明に係る半導体装置およびこれに用いる回路基板によれば、半導体装置を実装基板に実装する際に、回路基板に回路部品を搭載する際に使用したはんだが熱膨張しても、はんだの熱膨張量を吸収する隙間部分が設けられていることにより、回路部品の電極間で電気的短絡が生じたり、封止樹脂が回路基板から剥離するといった問題を回避することが可能となり、信頼性の高い半導体装置として提供することが可能になる。 According to the semiconductor device and the circuit board used therefor according to the present invention, when the semiconductor device is mounted on the mounting board, even if the solder used when mounting the circuit components on the circuit board is thermally expanded, the heat of the solder By providing a gap portion that absorbs the amount of expansion, it is possible to avoid problems such as electrical short-circuiting between electrodes of circuit components and separation of the sealing resin from the circuit board. It can be provided as a high semiconductor device.
以下、本発明の好適な実施の形態について、添付図面にしたがって詳細に説明する。
(第1の実施の形態)
図1は、半導体装置に用いる回路基板25の構成を示す断面図である。本実施形態の回路基板25は、図10に示した従来の半導体装置に用いられている回路基板5と同様に、回路基板25に搭載されるチップキャパシタやチップ抵抗といった回路部品20の電極21a、21bの配置に合わせて基板10の表面にパッド11a、11bが設けられ、電極21a、21bの配置に合わせて、各々のパッド11a、11b上で保護膜12に開口穴13が設けられたものである。
DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the invention will be described in detail with reference to the accompanying drawings.
(First embodiment)
FIG. 1 is a cross-sectional view showing a configuration of a
本実施形態の回路基板25において特徴とする点は、開口穴13の形状が、開口側から内底面(パッドの表面)に向けて徐々に拡径する(開口領域が広がる)形状、いいかえれば開口穴13の内周側面13aがオーバーハング形状に形成されていることである。
このように、保護膜12の内周側面13aをオーバーハング形状に形成するには、ソルダーレジスト等の保護膜材を露光および現像して開口穴13を形成する際に、通常の露光時間よりも長く露光して、露光時に光がマスクの開口部から側方に拡散する作用を利用するといった方法して行うことができる。
なお、図10に示す従来の回路基板5では開口穴の内周側面は、パッド面に対し直立した形状(直状)となっている。このように、従来一般に用いられている回路基板では、開口穴の内周側面は直立した形状となっている。
A feature of the
Thus, in order to form the inner peripheral side surface 13a of the
In the
図2は、図1に示す回路基板25に回路部品20を搭載し、回路部品20が搭載された回路基板25の一方の面側を樹脂22によって封止した半導体装置30を示す。図2(a)は断面部、図2(b)は平面図である。
回路基板25に回路部品20をはんだ接合する際には、回路基板25に設けられた開口穴13の配置に合わせてはんだペーストを印刷し、回路部品20を回路基板25にセットしてリフローする。回路部品20はパッド11a、11b上で露出する開口穴13の部分で、電極21a、21bとパッド11a、11bとがはんだ18によって接合され、回路基板25と電気的に接続されて搭載される。
本実施形態の半導体装置30で使用している回路基板25は、開口穴13の内周側面13aがオーバーハング形状となっているから、回路部品20を回路基板25にはんだ接合した際には、はんだ18が開口穴13の内部全体に充填されず、開口穴13の内周側面13aの近傍部分は隙間が生じた状態となる。
FIG. 2 shows a
When soldering the
In the
図2(b)は、パッド11a、11b上に形成された開口穴13の部分で、はんだ18によって回路部品20が接合されている状態の各部の平面配置を示す。破線Aは、開口穴13のパッド11a、11b上における外形線を示す。開口穴13は内周側面13aがオーバーハング形状となっているから、内底面側で徐々に開口領域が広がり、パッド11a、11b上ではんだ18が接合している領域(図の破線の斜線部分)と開口穴13の内周側面13aとの間に隙間部分13bが形成されて回路部品20がはんだ接合される。
FIG. 2B shows a planar arrangement of each part in a state where the
図3は、図2に示す半導体装置30を実装基板に実装した状態を示す。なお、図3は実装状態の半導体装置30を拡大して示したもので、実装基板については示していない。
前述したように、半導体装置30を実装する際には、リフローにより、回路部品20を回路基板25に接合しているはんだ18が溶融し、その際にはんだ18が熱膨張する。本実施形態の半導体装置30の場合は、開口穴13の内周側面13aの近傍領域に隙間部分13bが形成された状態ではんだ接合されているから、実装時にはんだ18が溶融して熱膨張した際には、この隙間部分13bにはんだ18が入り込んで実装される。図3は、はんだ18が開口穴13内に充填されて実装されている状態を示す。
FIG. 3 shows a state in which the
As described above, when the
本実施形態の半導体装置30の場合は、上述したように、回路基板25のパッド11a、11bに設ける開口穴13の内周側面13aをオーバーハング形状としたことにより、実装時に、はんだ18が熱膨張しても、開口穴13内の隙間部分13bがはんだ18の膨張分を吸収する領域となり、はんだ18が回路基板25と回路部品20との隙間部分に侵入して電気的な短絡を生じさせたり、回路基板25から回路部品20を押し上げたりすることを防止することが可能になり、半導体装置30を確実に実装することが可能になる。
In the case of the
(第2の実施の形態)
図4(a)は、半導体装置に用いる回路基板の第2の実施形態の構成を示す断面図であり、図4(b)は回路基板26の基板10上に形成されるパッド11a、11bの平面図を示す。
本実施形態の回路基板26も、第1の実施形態においては説明した回路基板25と同様に、基板10上に回路部品20の電極21a、21bの配置に合わせてパッド11a、11bが設けられ、パッド11a、11b上で開口穴13を開口させてソルダーレジスト等の保護膜12により基板10の表面が被覆されたものである。なお、基板10には貫通孔が設けられ、貫通孔の内面に導体層14が設けられ、導体層14を介して基板10の一方の面に設けられたパッド11a、11bと基板10の他方の面に設けられたランド(不図示)とが電気的に接続されている。15は電気的絶縁層である。
(Second Embodiment)
FIG. 4A is a cross-sectional view showing the configuration of the second embodiment of the circuit board used in the semiconductor device, and FIG. 4B shows the pads 11 a and 11 b formed on the
Similarly to the
本実施形態の回路基板26においても開口穴13の内周側面13aがオーバーハング形状となるように形成されているが、本実施形態の回路基板26において特徴的な構成は、パッド11a、11bに溝部16を形成したことにある。図4(b)に示すように、溝部16はパッド11a、11bの幅方向を長手方向として、開口穴13の略全幅にわたって細長の形状に形成されている。なお、溝部16は、開口穴13内に設けるものであれば、その形状、配置位置、配置数がとくに限定されるものではない。
Also in the
この溝部16は回路部品20を回路基板26にはんだ接合した際に、はんだが溝部16に入り込まないように幅寸法等を設定する。一般に、溝の幅を200μm以下程度とすれば、はんだ接合の際に溝内にはんだが入り込むことはない。したがって、パッド11a、11bに形成する溝部16の幅を100〜200μm程度以下に設定して設計すればよい。本実施形態では、溝部16の幅を50μm、長さを500μm、深さを30μm程度とした。
なお、パッド11a、11bに溝部16を形成する方法としては、多層配線基板を形成する際に用いられるビルドアップ法でビア穴を形成する方法、レーザ光をパッド11a、11bに照射して溝を形成する方法等が利用できる。
The width of the
In addition, as a method of forming the
図5は、回路基板26に回路部品20をはんだ接合によって搭載し、樹脂22により回路基板26の一方の面を封止して半導体装置31を形成した状態を示す。パッド11a、11bの開口穴13で回路部品20の電極21a、21bとパッド11a、11bとがはんだ18によって接合され、回路部品20が回路基板26にはんだ接合されている。開口穴13の内周側面13aがオーバーハング形状に形成されていることにより、はんだ18と開口穴13の内周側面13aとの間に隙間部分が形成されると同時に、溝部16にはんだ18が入り込まないことから、溝部16が隙間部分として残る。
FIG. 5 shows a state in which the
図6は、図5に示した半導体装置31を実装基板に実装した状態を示す。実装時に溶融して膨張したはんだ18が開口穴13の内周側面に形成されていた隙間部分を充填するとともに、溝部16に入り込んで実装されている様子を示す。
本実施形態の半導体装置31では、開口穴13の内周側面13aをオーバーハング形状に形成するとともに、パッド11a、11bに溝部16を形成したことによって、開口穴13の内周側面の近傍に形成された隙間部分と溝部16とが、はんだ18が熱膨張するときにはんだ18の膨張を吸収する余裕空間として作用する。
FIG. 6 shows a state where the semiconductor device 31 shown in FIG. 5 is mounted on a mounting board. The
In the semiconductor device 31 of this embodiment, the inner peripheral side surface 13a of the
本実施形態の半導体装置31の場合も、はんだ18の膨張を余裕空間部分で吸収することにより、リフローの際にはんだ18が熱膨張しても、回路部品20が回路基板26から剥離したり、回路部品20の電極21a、21b間の隙間部分にはんだ18が入り込んで電極21a、21b間が電気的に短絡するといった問題を回避することができる。
なお、本実施形態の半導体装置31では、開口穴13の内周側面13aをオーバーハング形状としたが、開口穴13については通常の開口穴と同様に直状穴とし、パッド11a、11bに溝部16のみを形成してはんだ18の膨張を吸収するように構成することも可能である。
Also in the case of the semiconductor device 31 of the present embodiment, by absorbing the expansion of the
In the semiconductor device 31 of the present embodiment, the inner peripheral side surface 13a of the
(第3の実施の形態)
図7(a)は、半導体装置に用いる回路基板の第3の実施形態の構成を示す断面図である。
本実施形態の回路基板27も、上述した各実施形態における回路基板25、26と同様に基板10上に回路部品20の電極21a、21bの配置に合わせてパッド11a、11bを設け、基板10の表面を保護膜12によって被覆したものである。
本実施形態の回路基板27において特徴とする構成は、基板10の表面を被覆するソルダーレジスト等の保護膜12の表面位置よりもパッド11a、11bを突出させるように設けること、パッド11a、11bによって挟まれた中間領域の保護膜12に凹部12aを形成したことにある。
(Third embodiment)
FIG. 7A is a cross-sectional view showing the configuration of the third embodiment of the circuit board used in the semiconductor device.
Similarly to the
The
図7(a)に示すように、本実施形態の回路基板27では、基板10上に配線パターン17が形成され、配線パターン17を被覆するようにパッド11a、11bが設けられている。
図7(b)に配線パターン17およびパッド11a、11bの平面配置を示す。パッド11a、11bは配線パターン17の線幅よりも幅広に形成され、所定間隔をあけて対向して配置されている。パッド11a、11bを保護膜12の表面よりも突出させて設けるには、基板10の表面に配線パターン17を形成し、開口穴13を形成して保護膜12により基板10の表面を被覆した後、開口穴13内に所定の厚さにめっきを盛り上げるようにめっきを施せばよい。パッド11a、11bは保護膜12の表面よりも5〜10μm程度突出するように設ける。
As shown in FIG. 7A, in the
FIG. 7B shows a planar arrangement of the
保護膜12に形成された凹部12aは、本実施形態においては、図7(b)に示すように、パッド11a、11bの対向方向に対して長手方向を交差させる向きとして、細長の溝状に形成されている。この凹部12aはパッド11a、11bの中間領域で、保護膜12の厚さを薄くするために設けたものである。
凹部12aを形成する方法としては、ソルダーレジスト等の保護膜12をパターニングする際に、凹部12aを形成する位置に合わせて開口穴を形成して凹部12aとする方法、保護膜12を所定の厚さに形成した後、レーザ加工によって凹部12aを形成する方法等によることができる。
In the present embodiment, the recess 12a formed in the
As a method of forming the recess 12a, when patterning the
図8は、回路基板27に回路部品20をはんだ接合し、樹脂22によって樹脂封止した半導体装置32を示す。回路部品20の電極21a、21bとパッド11a、11bとがはんだ18によって接合され、回路部品20はパッド11a、11bの間をかけ渡すようにして搭載される。
パッド11a、11bが保護膜12の表面よりも突出して形成されたことにより、回路基板27の表面から回路部品20が離間して支持されること、パッド11a、11bの中間に凹部12aが形成されていることにより、パッド11a、11bの中間位置で回路部品20と保護膜12との離間間隔を広く確保することが可能になることにより、回路基板27に回路部品20を搭載して樹脂22により封止した際に、回路部品20と回路基板27とで挟まれた部位が確実に樹脂22によって充填することが可能となる。
FIG. 8 shows a semiconductor device 32 in which the
Since the pads 11a and 11b are formed so as to protrude from the surface of the
図9は、比較例として、従来の回路基板7に回路部品20を搭載した例を示す。従来の回路基板7は、配線パターン17に形成されたパッド11a、11b部分で保護膜12が開口し、回路基板7に回路部品20をはんだ接合した際に、パッド11a、11bによって挟まれた中間領域で、回路基板7と回路部品20との間にわずかに隙間19が生じる。したがって、回路基板7に回路部品20を搭載して樹脂22により封止した場合に、隙間19に樹脂22が充填されにく、回路基板7と回路部品20との間に隙間19がそのまま残留した状態になる。この結果、半導体装置を実装基板に実装した際に、熱膨張したはんだ18が隙間19に侵入し、電極21a、21bがはんだ18によって電気的に短絡するといった問題が生じることになる。
FIG. 9 shows an example in which a
これに対して、本実施形態の半導体装置32の場合は、回路部品20と回路基板27との間が広く確保されることによりパッド11a、11bに挟まれた領域部分についても確実に樹脂22が充填され、パッド11a、11bの間に連通空間が生じるといったことを防止することが可能となる。なお、凹部12aを長手方向に長く延出させておくことにより、回路部品20の側面方向から回路部品20と回路基板27との隙間部分に樹脂22が充填されやすくなって、さらに確実にパッド11a、11b間で電気的な短絡が生じることを防止することが可能になる。
On the other hand, in the case of the semiconductor device 32 of the present embodiment, the
10 基板
11a、11b パッド
12 保護膜
12a 凹部
13 口穴
13a 内周側面
13b 隙間部分
16 溝部
17 配線パターン
18 はんだ
19 隙間
20 回路部品
21a、21b 電極
22 樹脂
25、26、27 回路基板
30、31、32 半導体装置
DESCRIPTION OF
Claims (9)
前記回路基板の表面に、前記回路部品を前記パッドにはんだ接合するための、内周側面がオーバーハング形状となる開口穴をパッド上に形成して保護膜が被覆され、
前記回路部品が、前記半導体装置を実装基板に実装する際のはんだの熱膨張量を吸収する隙間部分を前記開口穴の内周側面の近傍に形成して、前記回路基板に搭載されていることを特徴とする半導体装置。 The circuit component is solder-bonded to a pad provided on the circuit board and mounted on the circuit board, and the circuit component is a semiconductor device formed by sealing with resin,
On the surface of the circuit board, a protective film is formed by forming an opening hole on the pad, the inner peripheral side surface of which is an overhang shape for soldering the circuit component to the pad,
The circuit component is mounted on the circuit board by forming a gap portion that absorbs the thermal expansion amount of solder when mounting the semiconductor device on the mounting board in the vicinity of the inner peripheral side surface of the opening hole. A semiconductor device characterized by the above.
前記回路基板の表面に、前記回路部品を前記パッドにはんだ接合するための開口穴をパッド上に形成して保護膜が被覆されるとともに、前記パッド上の前記開口穴の領域内に溝部が形成され、
前記回路部品が、前記溝部を、前記半導体装置を実装基板に実装する際のはんだの熱膨張量を吸収する隙間部分として、前記回路基板に搭載されていることを特徴とする半導体装置。 The circuit component is solder-bonded to a pad provided on the circuit board and mounted on the circuit board, and the circuit component is formed by sealing with resin,
On the surface of the circuit board, an opening hole for soldering the circuit component to the pad is formed on the pad to cover the protective film, and a groove is formed in the area of the opening hole on the pad. And
The semiconductor device, wherein the circuit component is mounted on the circuit board as a gap portion that absorbs the thermal expansion amount of solder when the semiconductor device is mounted on a mounting board.
前記回路基板の表面に、前記回路部品を前記パッドにはんだ接合するための開口穴をパッド上に形成して保護膜が被覆されるとともに、前記パッドが前記保護膜の表面よりも突出して形成され、
少なくとも一対のパッド間に搭載される回路部品と回路基板との間が離間され、回路部品と回路基板との間に前記樹脂が充填されて回路部品が回路基板に搭載されていることを特徴とする半導体装置。 The circuit component is solder-bonded to a pad provided on the circuit board and mounted on the circuit board, and the circuit component is formed by sealing with resin,
On the surface of the circuit board, an opening hole for soldering the circuit component to the pad is formed on the pad to cover the protective film, and the pad is formed to protrude from the surface of the protective film. ,
The circuit component mounted between at least a pair of pads and the circuit board are spaced apart, and the resin is filled between the circuit component and the circuit board so that the circuit component is mounted on the circuit board. Semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004179126A JP2006005112A (en) | 2004-06-17 | 2004-06-17 | Semiconductor device and circuit board used therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004179126A JP2006005112A (en) | 2004-06-17 | 2004-06-17 | Semiconductor device and circuit board used therefor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006005112A true JP2006005112A (en) | 2006-01-05 |
Family
ID=35773232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004179126A Pending JP2006005112A (en) | 2004-06-17 | 2004-06-17 | Semiconductor device and circuit board used therefor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006005112A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200134012A (en) * | 2019-05-21 | 2020-12-01 | 삼성전자주식회사 | Substrate structure and semiconductor package |
JP2022190094A (en) * | 2018-08-09 | 2022-12-22 | ローム株式会社 | Light-emitting device and display device |
US11646250B2 (en) | 2020-03-06 | 2023-05-09 | Kabushiki Kaisha Toshiba | Semiconductor device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59123365U (en) * | 1983-02-08 | 1984-08-20 | アイワ株式会社 | circuit device |
JPH02114595A (en) * | 1988-10-24 | 1990-04-26 | Fujitsu Ltd | Mounting of chip component |
JPH044779U (en) * | 1990-04-26 | 1992-01-16 | ||
JPH09260794A (en) * | 1996-03-19 | 1997-10-03 | Tokin Corp | Electronic circuit board |
JP2000100868A (en) * | 1998-09-22 | 2000-04-07 | Toshiba Corp | Semiconductor device and manufacture thereof |
JP2000208900A (en) * | 1999-01-19 | 2000-07-28 | Ibiden Co Ltd | Printed wiring board |
-
2004
- 2004-06-17 JP JP2004179126A patent/JP2006005112A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59123365U (en) * | 1983-02-08 | 1984-08-20 | アイワ株式会社 | circuit device |
JPH02114595A (en) * | 1988-10-24 | 1990-04-26 | Fujitsu Ltd | Mounting of chip component |
JPH044779U (en) * | 1990-04-26 | 1992-01-16 | ||
JPH09260794A (en) * | 1996-03-19 | 1997-10-03 | Tokin Corp | Electronic circuit board |
JP2000100868A (en) * | 1998-09-22 | 2000-04-07 | Toshiba Corp | Semiconductor device and manufacture thereof |
JP2000208900A (en) * | 1999-01-19 | 2000-07-28 | Ibiden Co Ltd | Printed wiring board |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022190094A (en) * | 2018-08-09 | 2022-12-22 | ローム株式会社 | Light-emitting device and display device |
KR20200134012A (en) * | 2019-05-21 | 2020-12-01 | 삼성전자주식회사 | Substrate structure and semiconductor package |
KR102613241B1 (en) * | 2019-05-21 | 2023-12-13 | 삼성전자주식회사 | Substrate structure and semiconductor package |
US11646250B2 (en) | 2020-03-06 | 2023-05-09 | Kabushiki Kaisha Toshiba | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5100081B2 (en) | Electronic component-mounted multilayer wiring board and manufacturing method thereof | |
US10043726B2 (en) | Embedded component substrate with a metal core layer having an open cavity and pad electrodes at the bottom of the cavity | |
EP1740029B1 (en) | Circuit substrate | |
JP4376160B2 (en) | Printed circuit board and circuit unit using the printed circuit board | |
JP5539453B2 (en) | Electronic component-mounted multilayer wiring board and manufacturing method thereof | |
JP2011108814A (en) | Method of bonding surface mounting electronic component, and electronic device | |
JP2006005112A (en) | Semiconductor device and circuit board used therefor | |
JP2013211497A (en) | Component joint structure | |
TWM611216U (en) | Electronic circuit assembly | |
KR20070111886A (en) | Printed circuit board for surface mount and method of forming the same | |
CN213586442U (en) | Electronic circuit assembly | |
JP2012222110A (en) | Printed wiring board and printed circuit board | |
WO2024023980A1 (en) | Component mounting substrate | |
JP5115241B2 (en) | Electronic component mounting method | |
JP2848346B2 (en) | Electronic component mounting method | |
KR19990002341A (en) | Printed circuit board for mixing heterogeneous chip parts and manufacturing method | |
JP2007258654A (en) | Circuit board land connection method and the circuit board | |
JP2008251622A (en) | Manufacturing method of wiring board | |
KR19990065599A (en) | Semiconductor package, manufacturing method thereof and lamination method | |
JP2022122467A (en) | printed wiring board | |
JP2004006454A (en) | Land construction of substrate | |
JP2004014606A (en) | Land of circuit board and its forming method | |
JPH0314292A (en) | Manufacture of high-density mounting module | |
JP2023092556A (en) | Print circuit board | |
JP2024140933A (en) | Resin package module and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20070312 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081224 |
|
A131 | Notification of reasons for refusal |
Effective date: 20091215 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20100427 Free format text: JAPANESE INTERMEDIATE CODE: A02 |