JP2006093457A - Insulated gate semiconductor device - Google Patents
Insulated gate semiconductor device Download PDFInfo
- Publication number
- JP2006093457A JP2006093457A JP2004278157A JP2004278157A JP2006093457A JP 2006093457 A JP2006093457 A JP 2006093457A JP 2004278157 A JP2004278157 A JP 2004278157A JP 2004278157 A JP2004278157 A JP 2004278157A JP 2006093457 A JP2006093457 A JP 2006093457A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- floating
- trench
- body region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 126
- 238000009792 diffusion process Methods 0.000 claims abstract description 104
- 210000000746 body region Anatomy 0.000 claims abstract description 89
- 239000000758 substrate Substances 0.000 claims description 23
- 239000012535 impurity Substances 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 description 30
- 238000004088 simulation Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 7
- 230000012010 growth Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 239000008186 active pharmaceutical agent Substances 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000001737 promoting effect Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000007373 indentation Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
- H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
- H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
- H10D62/107—Buried supplementary regions, e.g. buried guard rings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/393—Body regions of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/113—Isolations within a component, i.e. internal isolations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
- H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】高耐圧化と低オン抵抗化との両立を図るとともに,耐圧およびオン抵抗のさらなる向上を図る絶縁ゲート型半導体装置を提供すること。
【解決手段】半導体装置100は,N+ ソース領域31,P+ 拡散領域32,N+ ドレイン領域11,P- ボディ領域41およびN- ドリフト領域12を備えている。また,半導体装置100の上面側の一部を掘り込むことで形成されたゲートトレンチ21が設けられている。そして,ゲートトレンチ21の下方にはPフローティング領域52が設けられている。また,上面側であってゲートトレンチ21,21間の中間点上に,P- ボディ領域41よりも高濃度に形成されたP+ 拡散領域32が設けられている。さらに,P+ 拡散領域32の深さは,P- ボディ領域41の深さの70〜100%の範囲内である。
【選択図】 図1
An insulated gate semiconductor device is provided which achieves both high withstand voltage and low on-resistance, and further improves the withstand voltage and on-resistance.
A semiconductor device includes an N + source region, a P + diffusion region, an N + drain region, a P − body region, and an N − drift region. A gate trench 21 formed by digging a part of the upper surface side of the semiconductor device 100 is provided. A P floating region 52 is provided below the gate trench 21. A P + diffusion region 32 formed at a higher concentration than the P − body region 41 is provided on the upper surface side and on an intermediate point between the gate trenches 21 and 21. Further, the depth of the P + diffusion region 32 is in the range of 70 to 100% of the depth of the P − body region 41.
[Selection] Figure 1
Description
本発明は,トレンチゲート構造を有する絶縁ゲート型半導体装置に関する。さらに詳細には,半導体層にかかる電界集中を緩和することにより,高耐圧化と低オン抵抗化との両立を図った絶縁ゲート型半導体装置に関するものである。 The present invention relates to an insulated gate semiconductor device having a trench gate structure. More specifically, the present invention relates to an insulated gate semiconductor device that achieves both high breakdown voltage and low on-resistance by relaxing electric field concentration on a semiconductor layer.
従来から,パワーデバイス用の半導体装置として,トレンチゲート構造を有する絶縁ゲート型半導体装置が提案されている。この半導体装置では,一般的に高耐圧化と低オン抵抗化とがトレードオフの関係にある。 Conventionally, an insulated gate semiconductor device having a trench gate structure has been proposed as a semiconductor device for a power device. In this semiconductor device, there is generally a trade-off relationship between high breakdown voltage and low on-resistance.
この問題を解決する絶縁ゲート型半導体装置として,図20に示すような絶縁ゲート型半導体装置900が提案されている(例えば,特許文献1)。この絶縁ゲート型半導体装置900は,N+ ソース領域31と,コンタクトP+ 領域33と,N+ ドレイン領域11と,P- ボディ領域41と,N- ドリフト領域12とを有している。また,半導体基板の上面側の一部を掘り込むことによりN+ ソース領域31およびP- ボディ領域41を貫通するゲートトレンチ21が形成されている。また,ゲートトレンチ21内には,ゲート電極22が形成されている。そして,ゲート電極22は,ゲートトレンチ21の壁面に形成されているゲート絶縁膜24を介して,N+ ソース領域31およびP- ボディ領域41と対面している。さらに,N- ドリフト領域12内には,Pフローティング領域51が形成されている。
As an insulated gate semiconductor device that solves this problem, an insulated
この絶縁ゲート型半導体装置900は,N- ドリフト領域12内にPフローティング領域51が設けられていることにより,それを有しない絶縁ゲート型半導体装置と比較して,次のような特性を有する。すなわち,ゲート電圧のスイッチオフ時には,ドレイン−ソース間(以下,「DS間」とする)の電圧によって,N- ドリフト領域12内ではP- ボディ領域41との間のPN接合箇所から空乏層が形成される。そして,そのPN接合箇所の近傍が電界強度のピークとなる。空乏層の先端がPフローティング領域51に到達すると,Pフローティング領域51がパンチスルー状態となってその電位が固定される。さらに,DS間の印加電圧が高い場合には,Pフローティング領域51の下端部からも空乏層が形成される。そして,P- ボディ領域41との間のPN接合箇所とは別に,Pフローティング領域51の下端部の近傍も電界強度のピークとなる。すなわち,電界のピークを2箇所に形成でき,最大ピーク値を低減することで高耐圧化を図ることができる。また,高耐圧であることから,N- ドリフト領域12の不純物濃度を上げて低オン抵抗化を図ることができる。
The insulated
この他,ゲートトレンチの底部がフローティング領域にまで達し,ゲート電極がゲート絶縁膜を介してフローティング領域と対向している絶縁ゲート型半導体装置が提案されている(例えば,特許文献2)。
図20に示した絶縁ゲート型半導体装置900にてさらなる低オン抵抗化を図るためには,空乏層が繋がった状態を維持しつつPフローティング領域51のサイズを小さく(N- ドリフト領域12を広く)することがポイントとなる。
In order to further reduce the on-resistance in the insulated
しかしながら,Pフローティング領域51のサイズが小さいと,次のような問題が生じる。図21は,N- ドリフト領域12内に広がる空乏層のシミュレーション結果の概要を示している。すなわち,Pフローティング領域51,51間の空乏層の繋ぎ目部分には,空乏層のくぼみ(図21中の点線枠X)が生じる。この空乏層のくぼみ部分では,そのくぼみの大きさが大きいほど耐圧が低下する。つまり,Pフローティング領域のサイズが小さいと,空乏層のくぼみが顕著になり,結果として耐圧が低下してしまう。一方,この問題を解決するため,Pフローティング領域51のサイズを大きくすると,N- ドリフト領域12が狭くなって低オン抵抗化の妨げになる。
However, if the size of the
また,この問題を解決するために,Pフローティング領域51の位置をP- ボディ領域41に近づけることも考えられる。この場合,確かに縦方向に広がる空乏層を繋げることが容易となるが,Pフローティング領域51とP- ボディ領域41との間隔を狭くした分だけ空乏層全体の厚さが薄くなる。そのため,結果として高耐圧化が困難になってしまう。
In order to solve this problem, it is conceivable that the position of the
また,絶縁ゲート型半導体装置900にてチャネル抵抗の低抵抗化を図るためには,P- ボディ領域41の厚さを薄くすることがポイントとなる。しかしながら,P- ボディ領域41の厚さが薄いと,P- ボディ領域41とPフローティング領域51との間隔が広くなる。その結果,P- ボディ領域41から広がる空乏層がPフローティング領域51から広がる空乏層と繋がらないおそれがある。
Further, in order to reduce the channel resistance in the insulated
本発明は,前記した絶縁ゲート型半導体装置900が有する問題点を解決するためになされたものである。すなわちその課題とするところは,高耐圧化と低オン抵抗化との両立を図るとともに,耐圧およびオン抵抗のさらなる向上を図る絶縁ゲート型半導体装置を提供することにある。
The present invention has been made to solve the problems of the insulated
この課題の解決を目的としてなされた絶縁ゲート型半導体装置は,半導体基板の主表面側に位置し第1導電型半導体であるドリフト領域と,ドリフト領域の上面側に位置しドリフト領域と接するとともに第2導電型半導体であるボディ領域とを備え,トレンチゲート構造を有する絶縁ゲート型半導体装置であって,ドリフト領域に囲まれるとともに第2導電型半導体であるフローティング領域と,不純物濃度がボディ領域よりも高濃度であり,ボディ領域に囲まれるとともに第2導電型半導体である高濃度拡散領域とを有し,高濃度拡散領域は,半導体基板の厚さ方向から見て,隣り合うフローティング領域に挟まれた領域内に位置し,高濃度拡散領域の下端は,ボディ領域の深さの70%から100%の範囲内に位置することことを特徴とするものである。 An insulated gate semiconductor device designed to solve this problem includes a drift region that is a first conductivity type semiconductor located on the main surface side of a semiconductor substrate, and a drift region that is located on the upper surface side of the drift region and is in contact with the drift region. An insulated gate semiconductor device having a trench gate structure and a floating region that is surrounded by a drift region and is a second conductivity type semiconductor, and has an impurity concentration higher than that of the body region. A high concentration diffusion region that is surrounded by a body region and is a second conductivity type semiconductor, and is sandwiched between adjacent floating regions when viewed from the thickness direction of the semiconductor substrate. The lower end of the high concentration diffusion region is located within the range of 70% to 100% of the depth of the body region. Is shall.
なお,ここでいう「ドリフト領域に囲まれる」あるいは「ボディ領域に囲まれる」とは,全体が完全に囲まれている状態に限定するものではない。すなわち,一部に他の領域と接する部位があってもよい。 Here, “being surrounded by the drift region” or “being surrounded by the body region” is not limited to the state where the entire region is completely surrounded. That is, there may be a part in contact with another region.
すなわち,本発明の半導体装置は,ボディ領域(第2導電型半導体)の下方にドリフト領域(第1導電型半導体)に囲まれたフローティング領域(第2導電型半導体)を有している。そのため,ゲート電圧のスイッチオフ時には,ボディ領域とドリフト領域との境界から広がる空乏層に加え,フローティング領域とドリフト領域との境界からも空乏層が広がる。また,ボディ領域中であってドリフト領域と近接する部分に,ボディ領域やドリフト領域よりも不純物濃度が高い高濃度拡散領域(第2導電型半導体)が設けられている。このことから,ドリフト領域中の空乏層が広がり易い。すなわち,この高濃度拡散領域が設けられていない半導体装置と比べて,ボディ領域との境界から伸びる空乏層の厚さがより厚くなる。よって,フローティング領域との境界から伸びる空乏層が小さくてもドリフト領域内の空乏化を図ることができる。 That is, the semiconductor device of the present invention has a floating region (second conductivity type semiconductor) surrounded by a drift region (first conductivity type semiconductor) below the body region (second conductivity type semiconductor). Therefore, when the gate voltage is switched off, in addition to the depletion layer extending from the boundary between the body region and the drift region, the depletion layer also extends from the boundary between the floating region and the drift region. Further, a high concentration diffusion region (second conductivity type semiconductor) having an impurity concentration higher than that of the body region and the drift region is provided in a portion of the body region adjacent to the drift region. For this reason, the depletion layer in the drift region tends to spread. That is, the thickness of the depletion layer extending from the boundary with the body region is thicker than that of the semiconductor device in which this high concentration diffusion region is not provided. Therefore, even if the depletion layer extending from the boundary with the floating region is small, depletion in the drift region can be achieved.
例えば,図21に示したような空乏層のくぼみが生じているような場合であっても,ボディ領域との境界から縦方向に広がる空乏層によってそのくぼみを充填することができる。そのため,フローティング領域の小型化,すなわち低オン抵抗化と,ドリフト領域の空乏化,すなわち高耐圧化とを両立させることができる。なお,空乏層のくぼみを確実に充填するためには,高濃度拡散領域は,半導体基板の厚さ方向から見て,隣り合うフローティング領域に挟まれた領域内であって,空乏層のくぼみの上方に位置することが好ましい。 For example, even when a depletion layer depression as shown in FIG. 21 occurs, the depression can be filled with a depletion layer extending in the vertical direction from the boundary with the body region. Therefore, it is possible to achieve both the miniaturization of the floating region, that is, the low on-resistance, and the depletion of the drift region, that is, the high breakdown voltage. In order to reliably fill the depletion layer indentations, the high-concentration diffusion region is located in a region sandwiched between adjacent floating regions as viewed from the thickness direction of the semiconductor substrate, and the depletion layer indentations It is preferable to be located above.
具体的に,この高濃度拡散領域の下端は,ボディ領域の深さの70%から100%の範囲内に位置する。高濃度拡散領域の下端がボディ領域の深さの70%よりも浅い位置にある,つまりドリフト領域から離れた位置にあると,ドリフト領域との間隔が広くなり過ぎるため,空乏層の伸びを促進する効果が期待できない。一方,100%よりも深い位置にある,つまりボディ領域から突き出た位置にあると,オン抵抗が高くなる。そのため,高濃度拡散領域の下端の位置が上記の範囲内でなければ,高耐圧化と低オン抵抗化との両立を図ることができない。 Specifically, the lower end of the high concentration diffusion region is located within a range of 70% to 100% of the depth of the body region. If the lower end of the high-concentration diffusion region is shallower than 70% of the depth of the body region, that is, away from the drift region, the distance from the drift region becomes too wide, which promotes the growth of the depletion layer. I cannot expect the effect to do. On the other hand, if it is at a position deeper than 100%, that is, at a position protruding from the body region, the on-resistance becomes high. Therefore, if the position of the lower end of the high concentration diffusion region is not within the above range, it is impossible to achieve both high breakdown voltage and low on-resistance.
また,本発明の半導体装置は,半導体基板の上面からボディ領域を貫通し,その底部がフローティング領域に位置するトレンチ部を有し,拡散領域の少なくとも一部は,隣り合うトレンチ部間に挟まれた領域内に位置することとするとよりよい。このようなトレンチ部を設けることにより,フローティング領域を容易に作製することができる。 In addition, the semiconductor device of the present invention has a trench portion that penetrates the body region from the top surface of the semiconductor substrate and has a bottom portion located in the floating region, and at least a part of the diffusion region is sandwiched between adjacent trench portions. It is better to be located within the area. By providing such a trench portion, the floating region can be easily manufactured.
すなわち,トレンチ部の底部から不純物を打ち込むことによりフローティング領域を形成することができる。そのため,エピタキシャル成長工程や熱処理工程の数が少なくてすむ。よって,作製工程が簡素である。さらには,熱負荷が小さいため,フローティング領域のサイズの制御性が良く,微細加工が容易となる。 That is, the floating region can be formed by implanting impurities from the bottom of the trench portion. Therefore, the number of epitaxial growth processes and heat treatment processes can be reduced. Therefore, the manufacturing process is simple. Furthermore, since the thermal load is small, the controllability of the size of the floating region is good and microfabrication is easy.
さらに,このトレンチ部に沿って空乏層が広がるため,空乏層の伸びを促進できる。さらに,トレンチ部に挟まれた領域内に高濃度拡散領域を設ける。これにより,トレンチ部に挟まれた領域について,空乏層の広がりがさらに促進され,ドリフト領域内の空乏化を確実に図ることができる。 Furthermore, since the depletion layer spreads along this trench portion, it is possible to promote the elongation of the depletion layer. Further, a high concentration diffusion region is provided in a region sandwiched between the trench portions. As a result, in the region sandwiched between the trench portions, the spread of the depletion layer is further promoted, and depletion in the drift region can be reliably achieved.
また,本発明の半導体装置のトレンチ部内には,絶縁物を堆積してなる堆積絶縁層と,堆積絶縁層上に位置し,ボディ領域と対面するゲート電極とが形成されており,ゲート電極の下端は,フローティング領域の上端よりも上方に位置することとするとよりよい。すなわち,フローティング領域の形成用のトレンチ部とゲート電極を内蔵するトレンチ部とを兼用することにより,パターンの微細化を図ることができる。また,ゲート電極の下方に堆積絶縁層が形成されているため,ゲート−ドレイン間の帰還容量が小さい。よって,発振の防止や駆動損失の低減を図ることができる。 Further, in the trench portion of the semiconductor device of the present invention, a deposited insulating layer formed by depositing an insulator and a gate electrode located on the deposited insulating layer and facing the body region are formed. The lower end is better positioned above the upper end of the floating area. That is, the pattern can be miniaturized by using both the trench portion for forming the floating region and the trench portion containing the gate electrode. In addition, since the deposited insulating layer is formed below the gate electrode, the feedback capacitance between the gate and the drain is small. Therefore, oscillation can be prevented and drive loss can be reduced.
なお,トレンチ部がゲート電極を内蔵している場合,トレンチ部と高濃度拡散領域とは接していない。つまり,トレンチ部と高濃度拡散領域との間には低濃度のボディ領域が介在している。これは,高濃度拡散領域中にチャネル領域が形成されると,チャネル抵抗が大きくなってしまうためである。 When the trench part has a built-in gate electrode, the trench part is not in contact with the high concentration diffusion region. That is, a low concentration body region is interposed between the trench portion and the high concentration diffusion region. This is because when the channel region is formed in the high concentration diffusion region, the channel resistance increases.
また,高濃度拡散領域は,その上端が半導体基板の上面に位置していてもよい。半導体基板の上面に位置することにより,半導体基板の上面上に位置する金属電極層との接合が可能となる。そのため,この高濃度拡散領域が,その金属電極とのコンタクト抵抗を下げる機能を兼ね備えることが可能となる。 Further, the upper end of the high concentration diffusion region may be located on the upper surface of the semiconductor substrate. By being positioned on the upper surface of the semiconductor substrate, bonding to the metal electrode layer positioned on the upper surface of the semiconductor substrate becomes possible. Therefore, this high-concentration diffusion region can have a function of reducing the contact resistance with the metal electrode.
本発明によれば,ボディ領域中に高濃度な拡散領域を設けることにより,ドリフト領域内の空乏化を促進することができる。それに伴って,フローティング領域の小型化を図ることができる。従って,高耐圧化と低オン抵抗化との両立を図るとともに,耐圧およびオン抵抗のさらなる向上を図る絶縁ゲート型半導体装置が実現されている。 According to the present invention, depletion in the drift region can be promoted by providing a high concentration diffusion region in the body region. Accordingly, the floating area can be reduced in size. Therefore, an insulated gate semiconductor device has been realized that achieves both high breakdown voltage and low on-resistance, and further improves the breakdown voltage and on-resistance.
以下,本発明を具体化した実施の形態について,添付図面を参照しつつ詳細に説明する。なお,本実施の形態は,トレンチゲート電極への電圧印加により,ドレイン−ソース間(DS間)の導通をコントロールするパワーMOSに本発明を適用したものである。また,本明細書においては,出発基板と,出発基板上にエピタキシャル成長により形成した単結晶シリコンの部分とを合わせた全体を半導体基板と呼ぶこととする。 DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments embodying the present invention will be described below in detail with reference to the accompanying drawings. In this embodiment, the present invention is applied to a power MOS that controls conduction between a drain and a source (between DS) by applying a voltage to a trench gate electrode. In this specification, the whole of the starting substrate and the single crystal silicon portion formed by epitaxial growth on the starting substrate is referred to as a semiconductor substrate.
[第1の形態]
第1の形態に係る半導体装置100は,図1の正面断面図に示す構造を有している。半導体装置100では,半導体基板内における上面側に,N+ ソース領域31およびP+ 拡散領域32が,下面側にN+ ドレイン領域11がそれぞれ設けられている。それらの間には上面側から,P- ボディ領域41およびN- ドリフト領域12が設けられている。なお,P- ボディ領域41の不純物濃度は,およそ1.0×1017cm-3である。また,N- ドリフト領域12の不純物濃度は,およそ2.0×1016cm-3である。また,P+ 拡散領域32の不純物濃度は,およそ1.0×1019cm-3である。P+ 拡散領域32の詳細については後述する。
[First embodiment]
The
また,半導体基板の上面側の一部を掘り込むことにより,P- ボディ領域41を貫通してなるゲートトレンチ21が形成されている。ゲートトレンチ21の底部には,絶縁物(例えば,酸化シリコン)の堆積による堆積絶縁層23が形成されている。さらに,堆積絶縁層23上には,導体(例えば,ポリシリコン)の堆積によるゲート電極22が形成されている。ゲート電極22の下端は,P- ボディ領域41の下面より下方に位置している。そして,ゲート電極22は,トレンチ21の壁面に形成されているゲート絶縁膜24を介して,半導体基板のN+ ソース領域31およびP- ボディ領域41と対面している。すなわち,ゲート電極22は,ゲート絶縁膜24によりN+ ソース領域31およびP- ボディ領域41から絶縁されている。
A
このような構造を持つ半導体装置100では,ゲート電極22への電圧印加によりP- ボディ領域41にチャネル効果を生じさせ,もってN+ ソース領域31とN- ドリフト領域12との間の導通をコントロールしている。
In the
さらに,半導体基板には,N- ドリフト領域12に囲まれたPフローティング領域51が形成されている。Pフローティング領域51の不純物濃度は,いずれもおよそ2.0×1017cm-3である。Pフローティング領域51の断面は,図1の断面図に示したように,ゲートトレンチ21の底部を中心とする略円形形状となっている。なお,隣り合うPフローティング領域51,51間には十分なスペースがあり,オン状態においてPフローティング領域51の存在がドレイン電流に対する妨げとなることはない。また,Pフローティング領域51の半径は,堆積絶縁層23の厚さの1/2以下である。従って,堆積絶縁層23の上端は,Pフローティング領域51の上端よりも上方に位置する。よって,堆積絶縁層23上に堆積するゲート電極22とPフローティング領域51とは対面していない。
Further, a
このように半導体基板中にPフローティング領域51が設けられている半導体装置100では,電界のピークがN- ドリフト領域12とP- ボディ領域41とのPN接合箇所近傍と,N- ドリフト領域12とPフローティング領域51とのPN接合箇所近傍との2箇所に形成される。つまり,Pフローティング領域51によっても耐圧を支えることができるため,高耐圧化が図られる。また,高耐圧であることから,N- ドリフト領域12の不純物濃度を上げて低オン抵抗化を図ることができる。
The In the semiconductor device 100
また,図1中の上面側であってゲートトレンチ21,21間に挟まれた領域内であって,ゲートトレンチ21,21間の中間点上に,P- ボディ領域41よりも高濃度であるP+ 拡散領域32が設けられている。また,P+ 拡散領域32の下端は,P- ボディ領域41の底面と接している。このP+ 拡散領域32は,高濃度の領域であることから,P- ボディ領域41とN- ドリフト領域12とのPN接合箇所からN- ドリフト領域12側に広がる空乏層の伸びを促進させる機能を有している。さらに,P+ 拡散領域32は,高濃度の領域であることから,コンタクト抵抗を下げる機能も兼ねている。
Further, in the region on the upper surface side in FIG. 1 and sandwiched between the
なお,本形態のP+ 拡散領域32の深さはP- ボディ領域41の深さと同等であるが,必ずしも同等に限るものではない。すなわち,P+ 拡散領域32の深さは,P- ボディ領域41の深さの70〜100%の範囲内であればよい。つまり,P+ 拡散領域32の深さがボディ領域の深さの70%よりも浅い,つまりP+ 拡散領域32がN- ドリフト領域12から離れた位置にあると,N- ドリフト領域12との間隔が広くなり過ぎるため,空乏層の伸びを促進する効果が期待できない。一方,100%よりも深い,つまりP- ボディ領域41から突き出た位置にあると,オン抵抗が高くなる。つまり,上記の範囲内であれば,前述した空乏層の伸びを促進する効果がある。そして,P+ 拡散領域32の深さがP- ボディ領域41の深さよりも浅いもしくは同等であるため,N- ドリフト領域12とP- ボディ領域41とのPN接合面は平坦である。
The depth of the P + diffusion region 32 in this embodiment is equal to the depth of the P − body region 41, but is not necessarily limited to the same. That is, the depth of the P + diffusion region 32 may be in the range of 70 to 100% of the depth of the P − body region 41. That is, the depth of the P + diffusion region 32 is shallower than 70% of the depth of the body region, i.e. P + diffusion region 32 the N - when located away from the
さらに,本形態のP+ 拡散領域32の最大幅は,ゲートトレンチ21,21間のおよそ1/3である。P+ 拡散領域32は,その幅が広いほど空乏層の伸びを促進する効果が向上する。しかしながら,その幅が広すぎると,P+ 拡散領域32がチャネル領域に近づき過ぎてしまい,結果としてチャネル抵抗が高くなる。そのため,P+ 拡散領域32の幅はチャネル抵抗とのトレードオフを考慮した大きさとする。
Further, the maximum width of the P + diffusion region 32 of this embodiment is about 1/3 between the
このように低濃度のP- ボディ領域41中に高濃度のP+ 拡散領域32が設けられている半導体装置100では,P- ボディ領域41と低濃度のN- ドリフト領域12とのPN接合箇所からN- ドリフト領域12側に向かって形成される空乏層が広がりやすくなる。そのため,P- ボディ領域41とPフローティング領域51との間隔を従来の形態と比較して広い場合,あるいはPフローティング領域51のサイズが小さい場合であっても,N- ドリフト領域12内に広がる空乏層を縦方向に確実に繋げることが可能となる。さらに,空乏層の繋ぎ目にくぼみ(図21)が生じる場合であっても,図2に示すようにそのくぼみについての空乏化を補填することが可能となる。
In the
また,P+ 拡散領域32は,ゲートトレンチ21,21間の中間点上に位置する。すなわち,空乏層のくぼみが形成される箇所の上方に設けられている。これにより,より確実にN- ドリフト領域12全体を空乏化することができる。
Further, the P + diffusion region 32 is located on an intermediate point between the
なお,P+ 拡散領域32の位置は,必ずしもゲートトレンチ21,21間の中間点上に限るものではない。ただし,P+ 拡散領域32をゲートトレンチ21近傍に形成するとチャネル抵抗が増大してしまうおそれがある。そのため,ゲートトレンチ21から離れた位置に形成する。
The position of the P + diffusion region 32 is not necessarily limited to the middle point between the
また,半導体装置100内に形成されるトレンチは,必ずしもゲート電極を内蔵しているとは限らない。例えば,図3や図4に示すように,絶縁物で充填されたトレンチ26を設けることも考えられる。この場合,トレンチ26に隣接する部位に高濃度のP+ 拡散領域32を設けたとしてもデバイス特性には影響しない。
In addition, the trench formed in the
また,半導体装置100中の終端領域にも,図5に示すように高濃度のP+ 拡散領域32およびPフローティング領域53を設けてもよい。終端領域では,チャネル領域が形成されないため,チャネル抵抗の増大の心配はない。そのため,終端トレンチ61,61のピッチが狭くても,高濃度のP+ 拡散領域32を設けることにより,終端領域についても高耐圧化を図ることができる。
Also, a high concentration P + diffusion region 32 and a
続いて,図1に示した半導体装置100のデバイス特性のシミュレーション結果について述べる。本シミュレーションでは,オン抵抗の大きさとP+ 拡散領域32の深さとの依存性,および,DS間の耐圧とP+ 拡散領域32の深さとの依存性について調べた。なお,本シミュレーションの対象となる半導体装置100は,ゲートトレンチ21,21のピッチが2.5μmであり,P- ボディ領域41の厚さが1.0μmである。
Subsequently, a simulation result of the device characteristics of the
図6は,オン抵抗の大きさとP+ 拡散領域32の深さとの依存性についてのシミュレーション結果を示している。オン抵抗は,図6に示すように,P+ 拡散領域32の深さがP- ボディ領域41の深さ(1.0μm)以上になると高くなることがわかった。そのため,P+ 拡散領域32の深さをP- ボディ領域41の深さよりも浅くする必要がある。この理由は,ボディ層としてのP型半導体領域が深くなり,チャネル抵抗が増大するためと考えられる。また,チャネル領域近傍の濃度が高くなることも影響すると考えられる。 FIG. 6 shows a simulation result on the dependency between the magnitude of the on-resistance and the depth of the P + diffusion region 32. As shown in FIG. 6, it was found that the on-resistance increases when the depth of the P + diffusion region 32 exceeds the depth of the P − body region 41 (1.0 μm). Therefore, it is necessary to make the depth of the P + diffusion region 32 shallower than the depth of the P − body region 41. This is presumably because the P-type semiconductor region as the body layer becomes deep and the channel resistance increases. It is also considered that the concentration in the vicinity of the channel region increases.
図7は,DS間の耐圧とP+ 拡散領域32の深さとの依存性についてのシミュレーション結果を示している。DS間の耐圧は,図7に示すように,P+ 拡散領域32の深さがP- ボディ領域41の深さのおよそ60%の深さ(0.6μm)から上昇し,P- ボディ領域41の100%の深さ(1.0μm)をピークに再び低下することがわかった。この理由は,P- ボディ領域41の深さの60%以下であると,空乏層の厚さの増加分が小さく,耐圧の向上の効果が小さいためと考えられる。一方,P- ボディ領域41の深さの100%以上であると,ボディ層としてのP型半導体領域の底面に凹凸が生じ,その凹凸形状が影響して耐圧が低下すると考えられる。
FIG. 7 shows a simulation result on the dependency between the breakdown voltage between DS and the depth of the P + diffusion region 32. The breakdown voltage between the DS, as shown in FIG. 7, P + depth
図8は,DS間の耐圧とP+ 拡散領域32の濃度との依存性についてのシミュレーション結果を示している。図8に示すように,不純物濃度がP- ボディ領域41の10〜100倍の範囲内では,P+ 拡散領域32の濃度の違いによってDS間耐圧に顕著な違いが生じることはなかった。 FIG. 8 shows a simulation result on the dependency between the breakdown voltage between the DSs and the concentration of the P + diffusion region 32. As shown in FIG. 8, when the impurity concentration is in the range of 10 to 100 times that of the P − body region 41, there is no significant difference in the breakdown voltage between the DSs due to the difference in the concentration of the P + diffusion region 32.
すなわち,図6および図7に示したシミュレーション結果から,Pフローティング領域51,51間であって,P- ボディ領域41の深さの70%〜100%の範囲内の深さのP+ 拡散領域32を設けることによって,高耐圧化と低オン抵抗化との両立を図ることができることがわかった。また,図8に示したシミュレーション結果から,P+ 拡散領域32の濃度はP- ボディ領域41よりも高濃度であればよく,P+ 拡散領域32の濃度の違いはDS間の耐圧に影響しないことがわかった。
That is, from the simulation results shown in FIG. 6 and FIG. 7, the P + diffusion region having a depth in the range of 70% to 100% of the depth of the P − body region 41 between the
[第2の形態]
第2の形態に係る半導体装置200は,図9の正面断面図に示す構造を有している。本形態の半導体装置200の特徴は,半導体装置200がいわゆるスーパージャンクション構造を有している点である。すなわち,本形態の半導体装置200では,P- ボディ領域41の下方にP- ボディ領域41と繋がっているP型拡散領域が設けられ,そのP型拡散領域とN- ドリフト領域12とが半導体基板の幅方向に交互に繰り返される構造となっている。この点,P- ボディ領域41の下方に位置するP型拡散領域がフローティング領域である第1の形態と異なる。
[Second form]
The
半導体装置200では,第1の形態の半導体装置100と同様に,N+ ソース領域31,N+ ドレイン領域11,P- ボディ領域41およびN- ドリフト領域12が設けられている。また,半導体装置200の上面側には,P- ボディ領域41を貫通する上段トレンチ21と,上段トレンチ21の底部に開口部を有する下段トレンチ25とが設けられている。すなわち,幅が広い上段トレンチ21と,幅が狭い下段トレンチ25とが一体となって段差状のゲートトレンチが構成されている。また,上段トレンチ21および下段トレンチ25内には,堆積絶縁層23が設けられている。さらに,上段トレンチ21にはゲート電極22が内蔵されている。
The
さらに,半導体装置200には,N- ドリフト領域12に挟まれたP拡散領域54およびP拡散領域55が形成されている。また,P拡散領域54は,P拡散領域55の下方に位置している。そして,下段トレンチ25の底部がP拡散領域51内に,上段トレンチ21の底部(段差状のトレンチの段差部)がP拡散領域55内に,それぞれ位置している。P拡散領域54およびP拡散領域55の断面は,それぞれ略円形形状となっているとともにP拡散領域54の上部とP拡散領域55の下部とが繋がった状態となっている。すなわち,P拡散領域54とP拡散領域55とは一体のP型拡散領域となっている。そして,P拡散領域54とP拡散領域55とによって下段トレンチ25を囲んだ状態となっている。
Further,
また,P拡散領域54およびP拡散領域55は,P- ボディ領域41とも繋がった状態となっている。図10は,図9のA−A断面を示す図,すなわち半導体装置200を上面から見たときの状態を示す断面図である。また,図11は,図9のB−B断面を示す図,すなわち半導体装置200を側面から見たときの状態を示す断面図である。なお,図9は,半導体装置200を正面から見たときの状態を示す断面図である。図10に示すように,半導体装置200には,上段トレンチ21の長手方向の端部の周辺に,P- ボディ領域41と繋がっているP- 拡散層50が設けられている。また,P- 拡散層50は,図11に示すようにP拡散領域55と繋がっている。すなわち,P- ボディ領域41,P拡散領域54,およびP拡散領域55は,P- 拡散層50を介して一体のP型拡散領域となっている。
P拡散領域54,55のサイズおよび濃度は,チャージバランスを考慮して設計する必要がある。具体的には,次の条件式(1)を満たすように設計する。
d1・n1=d2・n2 (1)
条件式(1)中,d1はP拡散領域に挟まれたN- ドリフト領域12の幅(図9の寸法d1)を,n1はN- ドリフト領域12の不純物濃度を,d2はP拡散領域の幅(図9の寸法d2)を,n2はP拡散領域の不純物濃度をそれぞれ意味している。
The size and concentration of the
d1 · n1 = d2 · n2 (1)
In conditional expression (1), d1 is the width of the N − drift region 12 (dimension d1 in FIG. 9) sandwiched between the P diffusion regions, n1 is the impurity concentration of the N − drift region 12, and d2 is the P diffusion region. The width (dimension d2 in FIG. 9) and n2 mean the impurity concentration of the P diffusion region, respectively.
半導体装置200は,N- ドリフト領域12内にpnpn・・・の順に幅方向に不純物領域をサンドイッチ状に形成したものである。このような構造は,スーパージャンクション構造と呼ばれ,P拡散領域54,55から伸びる空乏層が繋がり易い構造となっている。つまり,N- ドリフト領域12内の横方向の空乏化を容易なものとしている。さらに,このスーパージャンクション構造を有する半導体装置200に,高濃度なP+ 拡散領域32を設けることにより,縦方向の空乏化を容易なものとしている。従って,半導体装置200全体としてN- ドリフト領域12内の空乏化をより確実に図ることができる。
The
以上詳細に説明したように第1の形態の半導体装置100では,P- ボディ領域41中に,P- ボディ領域41よりも高濃度なP+ 拡散領域32を設けることとしている。さらに,このP+ 拡散領域32の深さは,P- ボディ領域41の深さの70〜100%の範囲内としている。このようにN- ドリフト領域12の近傍に高濃度のP+ 拡散領域32を設けることにより,空乏層が縦方向に広がり易くなる。よって,N- ドリフト領域12とP- ボディ領域41とのPN接合面から縦方向に伸びる空乏層をPフローティング領域51から広がる空乏層まで確実に繋げることができる。さらに,Pフローティング領域51,51間の間隔が広くても,その間の領域の空乏化を補填することができる。
In the first embodiment of the
また,空乏層が深い位置まで広がることから,Pフローティング領域をより深い位置に形成することができる。あるいは,Pフローティング領域51のサイズを小さくすることができる。さらには,P- ボディ領域41の厚さを薄くしても,空乏層の伸びが大きいことから,確実に空乏層を繋げることができる。従って,高耐圧化と低オン抵抗化との両立を図るとともに,耐圧およびオン抵抗のさらなる向上が図られた絶縁ゲート型半導体装置が実現している。
Further, since the depletion layer extends to a deep position, the P floating region can be formed at a deeper position. Alternatively, the size of the
また,P+ 拡散領域32がコンタクト領域を兼ねているため,寄生トランジスタのベース抵抗を下げることが可能である。そのため,ラッチアップし難くなる。従って,本実施の形態の半導体装置は,アバランシェ耐量が強い。 Further, since the P + diffusion region 32 also serves as a contact region, the base resistance of the parasitic transistor can be lowered. Therefore, it becomes difficult to latch up. Therefore, the semiconductor device of this embodiment has a strong avalanche resistance.
また,半導体装置100は,その底部がPフローティング領域に囲まれたトレンチを有することにより,作製工程の簡素化が図られている。すなわち,従来の形態のように,N- ドリフト領域12に完全に囲まれたPフローティング領域51を形成する際には,少なくとも2回のN- 型シリコン層の形成工程(エピタキシャル成長工程)が必要であり,作製するのに非常に手間がかかる。さらに,Pフローティング領域51を多段とするには,N- 型シリコン層の形成工程の他,イオン注入工程,熱拡散工程等を繰り返し行う必要があり,工程数の増加が顕著になる。また,工程数が増加するに伴って熱負荷が高くなる。一方,本形態の半導体装置100では,N- 型シリコン層の形成後にトレンチを形成し,そのトレンチの底部からイオンを打ち込むことでPフローティング領域51を形成することができる。これにより,1回のN- 型シリコン層の形成工程によって形成可能であり,作製手順が従来の形態と比較して簡素である。さらに,熱負荷が小さく,微細加工が可能となる。
Further, the
また,ゲート電極22を内蔵するゲートトレンチ21では,その底部に堆積絶縁層23が設けられている。すなわち,堆積絶縁層23上に堆積するゲート電極22とPフローティング領域51とは対面していない。そのため,Pー ボディ領域41内のオン抵抗を低減することができる。また,ゲート電極22の下方に堆積絶縁層23が形成されているため,ゲート−ドレイン間の帰還容量(Cgd)が小さい。よって,発振の防止や駆動損失の低減を図ることができる。
The
また,第2の形態の半導体装置200は,スーパージャンクション構造を有し,さらにPー ボディ領域41中にP+ 拡散領域32を設けている。このP+ 拡散領域32によりN- ドリフト領域12中の縦方向に広がる空乏層の伸びを促進し,N- ドリフト領域12の空乏化を容易なものとしている。そのため,高耐圧化を容易に図ることができ,高耐圧であることから,不純物濃度を高くすることができ,結果として低オン抵抗化を図ることができる。
The
なお,本実施の形態は単なる例示にすぎず,本発明を何ら限定するものではない。したがって本発明は当然に,その要旨を逸脱しない範囲内で種々の改良,変形が可能である。例えば,ゲート絶縁膜24については,酸化膜に限らず,窒化膜等の他の種類の絶縁膜でもよいし,複合膜でもよい。また,半導体についても,シリコンに限らず,他の種類の半導体(SiC,GaN,GaAs等)であってもよい。
Note that this embodiment is merely an example, and does not limit the present invention. Therefore, the present invention can naturally be improved and modified in various ways without departing from the gist thereof. For example, the
また,実施の形態では,P+ 拡散領域32が上面のソース電極と接合しているが,必ずしもその必要はない。また,実施の形態では,P+ 拡散領域32が下端がPー ボディ領域41の下面と接しているが,必ずしもその必要はない。すなわち,P+ 拡散領域32がPー ボディ領域41に完全に囲まれた状態となっていてもよい。その場合であっても,P+ 拡散領域32の下端は,P- ボディ領域41の深さの70〜100%の範囲内に位置しているものとする。
In the embodiment, the P + diffusion region 32 is joined to the source electrode on the upper surface, but this is not always necessary. In the embodiment, the lower end of the P + diffusion region 32 is in contact with the lower surface of the P−
また,半導体基板の裏面からトレンチを形成し,そのトレンチの底部から不純物を打ち込むことによりPフローティング領域を形成した半導体装置についても適用可能である。例えば,図12に示す半導体装置の場合,上方に位置するPフローティング領域51と,下方に位置するPフローティング領域52とは,半導体基板の横方向の位置が同じである。そのため,空乏層の厚さをより厚くすることができ,より高耐圧化を図ることができる。
The present invention can also be applied to a semiconductor device in which a P floating region is formed by forming a trench from the back surface of a semiconductor substrate and implanting impurities from the bottom of the trench. For example, in the case of the semiconductor device shown in FIG. 12, the
また,図13に示す半導体装置の場合,上方に位置するPフローティング領域51と,下方に位置するPフローティング領域52とは,半導体基板の横方向の位置が異なる。すなわち,横方向の位置にずれがある。このPフローティング領域52から伸びる空乏層により,Pフローティング領域51,51間の空乏層のくぼみを埋める空乏層を形成することができる。そのため,N- ドリフト領域12内の空乏化をより確実に図ることができる。
In the case of the semiconductor device shown in FIG. 13, the
また,Pフローティング領域の形成方法は,本実施の形態に限るものではない。例えば,図14に示すように,2回以上のエピタキシャル成長によって形成されたPフローティング領域56や,高加速度イオン注入で形成したフローティング領域に対しても効果を発揮することが可能である。
Further, the method for forming the P floating region is not limited to the present embodiment. For example, as shown in FIG. 14, the effect can be exerted also on a
また,実施の形態の半導体装置は,図15に示すような伝導度変調型パワーMOS(IGBT)に対しても適用可能である。IGBTでは,一般的にボディ層の厚さが厚いためにPフローティング領域51の位置を深くする必要があるが,本発明を適用することによりトレンチを浅くすることが可能となる。そして,トレンチが浅いことにより,Pフローティング領域51を形成する際の不純物の打ち込みが容易となる。
Further, the semiconductor device of the embodiment can also be applied to a conductivity modulation type power MOS (IGBT) as shown in FIG. In the IGBT, since the body layer is generally thick, it is necessary to deepen the position of the
また,実施の形態の半導体装置は,伝導度変調型パワーMOSとすることにより,これまでに述べた特性に加え,次のような特性を有している。すなわち,各Pフローティング領域にホールが蓄積するため,各Pフローティング領域がホールの供給源となる。その結果,N- ドリフト領域12の表面領域,具体的にはPフローティング領域51よりも上方に位置する領域のホールの濃度を上げることができる。従って,低損失化が図られる。
The semiconductor device according to the embodiment has the following characteristics in addition to the characteristics described so far by adopting a conductivity modulation type power MOS. That is, since holes accumulate in each P floating region, each P floating region becomes a hole supply source. As a result, the concentration of holes in the surface region of the N − drift region 12, specifically, the region located above the
また,各Pフローティング領域からも空乏層が形成されるため,負荷短絡時の耐圧が向上する。すなわち,Pフローティング領域を有しない従来の半導体装置では,負荷短絡時に図16に示すようにP- ボディ領域41とN- ドリフト領域12との間のPN接合箇所からドレイン側に空乏層15が形成され,トレンチ21の下方の領域で電流が流れる。一方,本形態の半導体装置100では,ゲート電極22の下に堆積絶縁層23が形成されており,図17に示すようにトレンチ21に沿って電流が流れる。また,各Pフローティング領域からも空乏層15が形成される。従って,負荷短絡時の電流経路が非常に狭い。その結果,短絡電流が低減し,負荷短絡時の耐圧が向上する。
In addition, since a depletion layer is formed also from each P floating region, the breakdown voltage when the load is short-circuited is improved. That is, in a conventional semiconductor device having no P floating region, a
また,図18あるいは図19に示すようにP- ボディ領域41とN- ドリフト領域12との間にホールのバリアとして作用するNホールバリア領域18が形成されたパワーMOSに対しても適用可能である。このNホールバリア領域18が形成されたパワーMOSの場合,Nホールバリア領域18内で空乏層の広がりが狭い。そのため,耐圧が低下してしまうおそれがある。しかしながら,本形態のようにPフローティング領域を備えたパワーMOSでは,P- ボディ領域41とN- ドリフト領域12との間のPN接合箇所から形成される空乏層に加え,Pフローティング領域からも空乏層が形成されるため,耐圧の低下が抑制される。
Further, the present invention can also be applied to a power MOS in which an N
11 N+ ドレイン領域
12 N- ドリフト領域(ドリフト領域)
21 ゲートトレンチ(トレンチ部)
22 ゲート電極(ゲート電極)
23 堆積絶縁層(堆積絶縁層)
24 ゲート絶縁膜
31 N+ ソース領域
32 P+ 拡散領域(高濃度拡散領域)
41 P- ボディ領域(ボディ領域)
51 Pフローティング領域(フローティング領域)
100 半導体装置(絶縁ゲート型半導体装置)
11 N + drain region 12 N − drift region (drift region)
21 Gate trench (trench part)
22 Gate electrode (gate electrode)
23 Deposition insulation layer (Deposition insulation layer)
24 Gate insulating film 31 N + source region 32 P + diffusion region (high concentration diffusion region)
41 P - body region (body region)
51 P floating area (floating area)
100 Semiconductor device (insulated gate type semiconductor device)
Claims (3)
前記ドリフト領域に囲まれるとともに第2導電型半導体であるフローティング領域と,
不純物濃度が前記ボディ領域よりも高濃度であり,前記ボディ領域に囲まれるとともに第2導電型半導体である高濃度拡散領域とを有し,
前記高濃度拡散領域は,半導体基板の厚さ方向から見て,隣り合うフローティング領域に挟まれた領域内に位置し,
前記高濃度拡散領域の下端は,前記ボディ領域の深さの70%から100%の範囲内に位置することを特徴とする絶縁ゲート型半導体装置。 Insulated gate having a drift region that is a first conductivity type semiconductor located on a main surface side of a semiconductor substrate, and a body region that is located on an upper surface side of the drift region and is in contact with the drift region and is a second conductivity type semiconductor Type semiconductor device,
A floating region surrounded by the drift region and being a second conductivity type semiconductor;
An impurity concentration higher than that of the body region, and a high concentration diffusion region surrounded by the body region and being a second conductivity type semiconductor;
The high concentration diffusion region is located in a region sandwiched between adjacent floating regions when viewed from the thickness direction of the semiconductor substrate,
2. The insulated gate semiconductor device according to claim 1, wherein a lower end of the high concentration diffusion region is located within a range of 70% to 100% of the depth of the body region.
半導体基板の上面から前記ボディ領域を貫通し,その底部が前記フローティング領域に位置するトレンチ部を有し,
前記高濃度拡散領域の少なくとも一部は,隣り合うトレンチ部間に挟まれた領域内に位置することを特徴とする絶縁ゲート型半導体装置。 The insulated gate semiconductor device according to claim 1,
Having a trench portion penetrating the body region from the upper surface of the semiconductor substrate, the bottom of which is located in the floating region;
An insulated gate semiconductor device, wherein at least a part of the high concentration diffusion region is located in a region sandwiched between adjacent trench portions.
前記トレンチ部内には,
絶縁物を堆積してなる堆積絶縁層と,
前記堆積絶縁層上に位置し,前記ボディ領域と対面するゲート電極とが形成されており,
前記ゲート電極の下端は,前記フローティング領域の上端よりも上方に位置することを特徴とする絶縁ゲート型半導体装置。 In the insulated gate semiconductor device according to claim 2,
In the trench part,
A deposited insulating layer formed by depositing an insulator;
A gate electrode located on the deposited insulating layer and facing the body region is formed;
2. The insulated gate semiconductor device according to claim 1, wherein a lower end of the gate electrode is located above an upper end of the floating region.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004278157A JP2006093457A (en) | 2004-09-24 | 2004-09-24 | Insulated gate semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004278157A JP2006093457A (en) | 2004-09-24 | 2004-09-24 | Insulated gate semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006093457A true JP2006093457A (en) | 2006-04-06 |
Family
ID=36234123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004278157A Pending JP2006093457A (en) | 2004-09-24 | 2004-09-24 | Insulated gate semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006093457A (en) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011039888A1 (en) * | 2009-10-01 | 2011-04-07 | トヨタ自動車株式会社 | Semiconductor device |
US8049270B2 (en) | 2006-10-26 | 2011-11-01 | Kabushiki Kaisha Toshiba | Semiconductor device |
CN102339861A (en) * | 2010-07-16 | 2012-02-01 | 株式会社东芝 | Semiconductor device |
US9029918B2 (en) | 2010-09-15 | 2015-05-12 | Kabushiki Kaisha Toshiba | Semiconductor device |
US9653599B2 (en) | 2015-10-20 | 2017-05-16 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
CN107527950A (en) * | 2016-06-21 | 2017-12-29 | 奥特润株式会社 | Power semiconductor arrangement and its manufacture method |
CN109103257A (en) * | 2018-07-09 | 2018-12-28 | 苏州硅能半导体科技股份有限公司 | High reliability deep-groove power MOS component |
CN112951907A (en) * | 2021-01-26 | 2021-06-11 | 陕西半导体先导技术中心有限公司 | Power semiconductor device structure capable of reducing on-resistance and preparation method thereof |
CN117352554A (en) * | 2023-12-04 | 2024-01-05 | 赛晶亚太半导体科技(北京)有限公司 | Semiconductor power device with gate trench |
CN117673164A (en) * | 2024-02-01 | 2024-03-08 | 深圳天狼芯半导体有限公司 | Shielded gate super-junction MOSFET (Metal-oxide-semiconductor field Effect transistor) and preparation method and chip thereof |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05506335A (en) * | 1991-01-31 | 1993-09-16 | シリコニックス・インコーポレイテッド | Power MOS field effect transistor |
JPH05335582A (en) * | 1992-05-27 | 1993-12-17 | Omron Corp | Vertical mosfet device and manufacture thereof |
US6194741B1 (en) * | 1998-11-03 | 2001-02-27 | International Rectifier Corp. | MOSgated trench type power semiconductor with silicon carbide substrate and increased gate breakdown voltage and reduced on-resistance |
JP2001244462A (en) * | 2000-03-01 | 2001-09-07 | Shindengen Electric Mfg Co Ltd | Transistor and manufacturing method thereof |
-
2004
- 2004-09-24 JP JP2004278157A patent/JP2006093457A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05506335A (en) * | 1991-01-31 | 1993-09-16 | シリコニックス・インコーポレイテッド | Power MOS field effect transistor |
JPH05335582A (en) * | 1992-05-27 | 1993-12-17 | Omron Corp | Vertical mosfet device and manufacture thereof |
US6194741B1 (en) * | 1998-11-03 | 2001-02-27 | International Rectifier Corp. | MOSgated trench type power semiconductor with silicon carbide substrate and increased gate breakdown voltage and reduced on-resistance |
JP2001244462A (en) * | 2000-03-01 | 2001-09-07 | Shindengen Electric Mfg Co Ltd | Transistor and manufacturing method thereof |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8049270B2 (en) | 2006-10-26 | 2011-11-01 | Kabushiki Kaisha Toshiba | Semiconductor device |
DE112009005299B4 (en) * | 2009-10-01 | 2015-08-06 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
US8598652B2 (en) | 2009-10-01 | 2013-12-03 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
JP5472309B2 (en) * | 2009-10-01 | 2014-04-16 | トヨタ自動車株式会社 | Semiconductor device |
WO2011039888A1 (en) * | 2009-10-01 | 2011-04-07 | トヨタ自動車株式会社 | Semiconductor device |
CN102339861A (en) * | 2010-07-16 | 2012-02-01 | 株式会社东芝 | Semiconductor device |
JP2012023272A (en) * | 2010-07-16 | 2012-02-02 | Toshiba Corp | Semiconductor device |
US8829608B2 (en) | 2010-07-16 | 2014-09-09 | Kabushiki Kaisha Toshiba | Semiconductor device |
TWI470768B (en) * | 2010-07-16 | 2015-01-21 | Toshiba Kk | Semiconductor device |
US9293548B2 (en) | 2010-09-15 | 2016-03-22 | Kabushiki Kaisha Toshiba | Semiconductor device |
US9029918B2 (en) | 2010-09-15 | 2015-05-12 | Kabushiki Kaisha Toshiba | Semiconductor device |
US9653599B2 (en) | 2015-10-20 | 2017-05-16 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
CN107527950A (en) * | 2016-06-21 | 2017-12-29 | 奥特润株式会社 | Power semiconductor arrangement and its manufacture method |
CN107527950B (en) * | 2016-06-21 | 2020-10-27 | 奥特润株式会社 | Power semiconductor device and method for manufacturing the same |
CN109103257A (en) * | 2018-07-09 | 2018-12-28 | 苏州硅能半导体科技股份有限公司 | High reliability deep-groove power MOS component |
CN112951907A (en) * | 2021-01-26 | 2021-06-11 | 陕西半导体先导技术中心有限公司 | Power semiconductor device structure capable of reducing on-resistance and preparation method thereof |
CN117352554A (en) * | 2023-12-04 | 2024-01-05 | 赛晶亚太半导体科技(北京)有限公司 | Semiconductor power device with gate trench |
CN117352554B (en) * | 2023-12-04 | 2024-02-27 | 赛晶亚太半导体科技(北京)有限公司 | A semiconductor power device with a gate trench |
CN117673164A (en) * | 2024-02-01 | 2024-03-08 | 深圳天狼芯半导体有限公司 | Shielded gate super-junction MOSFET (Metal-oxide-semiconductor field Effect transistor) and preparation method and chip thereof |
CN117673164B (en) * | 2024-02-01 | 2024-08-16 | 深圳天狼芯半导体有限公司 | Shielded gate super junction MOSFET and its preparation method and chip |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7279770B2 (en) | semiconductor equipment | |
EP1671374B1 (en) | Insulated gate type semiconductor device and manufacturing method thereof | |
US7928505B2 (en) | Semiconductor device with vertical trench and lightly doped region | |
JP6299581B2 (en) | Semiconductor device | |
JP4500530B2 (en) | Insulated gate semiconductor device and manufacturing method thereof | |
US20080017897A1 (en) | Semiconductor device and method of manufacturing same | |
JP4721653B2 (en) | Insulated gate semiconductor device | |
CN102097470B (en) | Semiconductor device and method for manufacturing the same | |
JP6950290B2 (en) | Semiconductor devices and manufacturing methods for semiconductor devices | |
US20120133016A1 (en) | Lateral power diode with self-biasing electrode | |
US20130009240A1 (en) | Semiconductor device and method for manufacturing the same | |
JP7243094B2 (en) | semiconductor equipment | |
JP4456013B2 (en) | Semiconductor device | |
JP2008124346A (en) | Power semiconductor device | |
JP7057555B2 (en) | Semiconductor device | |
JP2011512677A (en) | Semiconductor device structure and related processes | |
JP3704007B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2004319732A (en) | Semiconductor device | |
JP2019079833A (en) | Switching element and method for manufacturing the same | |
JP2023099104A (en) | semiconductor equipment | |
JP2004335990A (en) | MIS type semiconductor device | |
JP2018056463A (en) | Semiconductor device and manufacturing method of the same | |
JP2012089824A (en) | Semiconductor element and manufacturing method thereof | |
CN102064174A (en) | Trench device with improved breakdown voltage and method of manufacturing the same | |
CN107393951A (en) | The manufacture method of semiconductor device and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061026 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100316 |