[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2006066830A - Method of manufacturing high aspect semiconductor device - Google Patents

Method of manufacturing high aspect semiconductor device Download PDF

Info

Publication number
JP2006066830A
JP2006066830A JP2004250759A JP2004250759A JP2006066830A JP 2006066830 A JP2006066830 A JP 2006066830A JP 2004250759 A JP2004250759 A JP 2004250759A JP 2004250759 A JP2004250759 A JP 2004250759A JP 2006066830 A JP2006066830 A JP 2006066830A
Authority
JP
Japan
Prior art keywords
coil
substrate
layer
plating
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004250759A
Other languages
Japanese (ja)
Inventor
Toshiaki Kikuchi
俊秋 菊池
Atsushi Akagawa
淳 赤川
Yoshihiro Maeda
佳宏 前田
Yoshihiko Yano
義彦 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2004250759A priority Critical patent/JP2006066830A/en
Publication of JP2006066830A publication Critical patent/JP2006066830A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide the method of manufacturing a high aspect semiconductor device which can suppress a generation of warpage or the like of a substrate when forming a conductor pattern on a surface and backside of a thin substrate. <P>SOLUTION: The manufacturing method comprises the processes of preparing an insulating panel 31; forming underlying layers 60 in both surface and backside of the insulating panel 31 simultaneously, depositing a resist layer 61 in electrodeposition to the underlying layer 60 in piles, exposing the underlying layer 60 according to the formed pattern by performing a pattern forming by exposing the resist layer 61, developing the resist layer 61, forming a plating layer 62 for coil conductor with respect to the exposed underlying layer 60, removing the resist layer 61; removing the exposed underlying layers 60 in the surface and backside after having removed the resist layer, and forming a coil conductor 34 by continuously performing electric copper plating to the plating layers 62 for the coil conductor which have been formed in the surface and backside. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、ハイアスペクト導体デバイスの製造方法に関する。   The present invention relates to a method for manufacturing a high aspect conductor device.

基板上に所望のコイルパターンめっきを施して薄膜コイルを製造する方法が下記特許文献1に開示されている。下記特許文献1の記載によれば、水晶で形成された絶縁基板の一方の面に、所望のパターンに薄膜を露出させ、その露出させたパターンに電気めっきを施すことで所望のコイルパターンめっきを行って薄膜コイルを製造している。
特開昭58−12315号公報
A method for manufacturing a thin film coil by performing desired coil pattern plating on a substrate is disclosed in Patent Document 1 below. According to the description of Patent Document 1 below, a desired coil pattern plating is performed by exposing a thin film to a desired pattern on one surface of an insulating substrate made of quartz and applying electroplating to the exposed pattern. To manufacture thin film coils.
JP 58-12315 A

上記特許文献1に記載の製造方法では、絶縁基板の一方の面にコイルパターンを形成する片面でのプロセスを採用している。しかしながら、60μm程度の薄い基板の表面及び裏面の両面にコイルパターンの形成を行う場合に片面でのプロセスを採用し、一方の面にコイルパターンを形成した後に他方の面にコイルパターンを形成すると基板内部に生じる応力が不均一な状態になる。従って、基板のそり、うねり、凹凸が発生する場合がある。特に、可撓性を有する薄い基板に、ハイアスペクト導体と呼ばれる、幅が狭く高さ方向の厚みがある導体でパターンを形成する場合には、基板のそり、うねり、凹凸が発生する可能性が高くなる。   The manufacturing method described in Patent Document 1 employs a single-sided process for forming a coil pattern on one side of an insulating substrate. However, if a coil pattern is formed on both the front and back surfaces of a thin substrate of about 60 μm, a single-side process is adopted, and after forming a coil pattern on one surface, the coil pattern is formed on the other surface. The stress generated inside becomes uneven. Therefore, warpage, undulation, and unevenness of the substrate may occur. In particular, when a pattern is formed on a thin flexible substrate, called a high aspect conductor, having a narrow width and a thickness in the height direction, the substrate may be warped, swelled, or uneven. Get higher.

そこで本発明では、薄い基板の表面及び裏面に導体パターンを形成する際に、基板のそり等の発生を抑制できるハイアスペクト導体デバイスの製造方法を提供することを目的とする。   Accordingly, an object of the present invention is to provide a method for manufacturing a high aspect conductor device that can suppress the occurrence of warpage of the substrate when the conductor pattern is formed on the front and back surfaces of the thin substrate.

本発明のハイアスペクト導体デバイスの製造方法は、可撓性を有し、穴が形成されている基板を準備する工程と、基板の表面及び裏面の双方に同時に下地層を形成する工程と、表面及び裏面のそれぞれに形成された下地層に重ねてそれぞれ同時にレジスト層を電着成膜する工程と、表面及び裏面のそれぞれに形成されているレジスト層を露光することで、穴を囲んで渦巻状にパターン形成し、下地層を当該形成したパターンに応じて露出させる工程と、表面及び裏面のそれぞれにパターン形成されているレジスト層をそれぞれ同時に現像する工程と、表面及び裏面それぞれにおいて露出している下地層に対してそれぞれ同時に電解銅めっきを施して、第一電気めっき層を形成する工程と、表面及び裏面それぞれに形成されたレジスト層をそれぞれ同時に取り除く工程と、当該レジスト層を取り除いた結果表面及び裏面それぞれにおいて露出している下地層をそれぞれ同時に取り除く工程と、表面及び裏面それぞれに形成されている第一電気めっき層に対してそれぞれ同時に電気銅めっきを施して成長させ、第二電気めっき層を形成する工程と、を備えている。   The method of manufacturing a high aspect conductor device of the present invention includes a step of preparing a flexible substrate having holes formed therein, a step of simultaneously forming an underlayer on both the front surface and the back surface of the substrate, And a step of simultaneously depositing a resist layer on the underlying layer formed on each of the back surface and the resist layer formed on each of the front surface and the back surface, and exposing the resist layer to each other so as to surround the hole. Patterning and exposing the underlayer according to the formed pattern, simultaneously developing the resist layer patterned on each of the front and back surfaces, and exposing each of the front and back surfaces Applying electrolytic copper plating to the underlying layer simultaneously to form the first electroplating layer, and the resist layer formed on the front and back surfaces respectively The step of removing the resist layer simultaneously, the step of removing the underlying layer exposed on the front and back surfaces at the same time, and the first electroplating layer formed on the front and back surfaces simultaneously, respectively. And a step of forming a second electroplating layer by applying electrolytic copper plating.

本発明のハイアスペクト導体デバイスの製造方法によれば、ハイアスペクト導体デバイスを製造する各工程において基板の表裏両面に同時に下地層、レジスト層、及び各めっき層といった層状要素を形成することができる。   According to the method for producing a high aspect conductor device of the present invention, layered elements such as an underlayer, a resist layer, and each plating layer can be simultaneously formed on the front and back surfaces of the substrate in each step of producing the high aspect conductor device.

本発明によれば、薄くて可撓性のある基板の表面及び裏面に導体パターンとしての電気めっき層を形成する際に表裏同時に形成するので、基板内における応力バランスを取ることができ、基板のそり等の発生を抑制してハイアスペクト導体デバイスを製造できる。   According to the present invention, when the electroplating layer as the conductor pattern is formed on the front and back surfaces of the thin and flexible substrate, both are formed at the same time, so that it is possible to balance the stress in the substrate. A high aspect conductor device can be manufactured while suppressing the occurrence of warpage or the like.

本発明の知見は、例示のみのために示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解することができる。引き続いて、添付図面を参照しながら本発明の実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付して、重複する説明を省略する。   The knowledge of the present invention can be easily understood by considering the following detailed description with reference to the accompanying drawings shown for illustration only. Subsequently, embodiments of the present invention will be described with reference to the accompanying drawings. Where possible, the same parts are denoted by the same reference numerals, and redundant description is omitted.

本発明の実施形態であるコイル素子について図1を参照しながら説明する。図1は、本実施形態におけるコイル素子1aの斜視図である。コイル素子1aは表面実装型のコイル素子である。コイル素子1aは、平板状のコア構造体10と、他の基板と電気的に接続される外部端子20とを備えている。コア構造体10は、ブリッジ型フェライトコア11及び突起型フェライトコア12から構成されており、ブリッジ型フェライトコア11と突起型フェライトコア12が組み合わされることで全体として平板状の形状をなしている。   A coil element according to an embodiment of the present invention will be described with reference to FIG. FIG. 1 is a perspective view of a coil element 1a in the present embodiment. The coil element 1a is a surface mount type coil element. The coil element 1a includes a flat core structure 10 and external terminals 20 that are electrically connected to other substrates. The core structure 10 is composed of a bridge-type ferrite core 11 and a protruding ferrite core 12, and the bridge-type ferrite core 11 and the protruding ferrite core 12 are combined to form a flat plate shape as a whole.

コイル構造体10の分解斜視図を図2に示す。ブリッジ型フェライトコア11は、矩形平板状の平板部111と、その平板部111に対して垂直に延びる脚部112とを有している。脚部112は一対設けられており、一方の脚部112は平板部111の一辺から、他方の脚部112はその一辺と平行な辺から、それぞれ同じ方向に延びている。従って、脚部112が突起型フェライトコア12に立脚するようにブリッジ型フェライトコア11を配置すると、ブリッジ型フェライトコア11の平板部111と突起型フェライトコア12との間に空隙部分が形成される。   An exploded perspective view of the coil structure 10 is shown in FIG. The bridge-type ferrite core 11 includes a rectangular flat plate portion 111 and leg portions 112 extending perpendicularly to the flat plate portion 111. A pair of leg portions 112 are provided. One leg portion 112 extends from one side of the flat plate portion 111 and the other leg portion 112 extends from the side parallel to the one side in the same direction. Therefore, when the bridge-type ferrite core 11 is arranged so that the leg portion 112 stands on the protruding ferrite core 12, a gap is formed between the flat plate portion 111 of the bridge-type ferrite core 11 and the protruding ferrite core 12. .

突起型フェライトコア12は、矩形平板状の平板部121と、その平板部121の中央部分から突出する突起部122を有している。突起部122は、角柱形状をなしている凸部である。突起型フェライトコア12の平板部121にブリッジ型フェライトコア11の脚部112の先端面を突き合わせてコア構造体10を構成すると、実質的に閉磁路となった外殻部が構成されると共に、外殻部の内側に突起部122が配されることになる。尚、ブリッジ型フェライトコア11及び突起型フェライトコア12の細部構造については以降適宜説明する。   The protruding ferrite core 12 has a rectangular flat plate portion 121 and a protruding portion 122 protruding from the central portion of the flat plate portion 121. The protrusion 122 is a convex portion having a prismatic shape. When the core structure 10 is configured by abutting the distal end surface of the leg portion 112 of the bridge-type ferrite core 11 to the flat plate portion 121 of the protruding ferrite core 12, an outer shell portion that is substantially a closed magnetic path is configured. The protrusion 122 is arranged inside the outer shell. The detailed structure of the bridge type ferrite core 11 and the protruding type ferrite core 12 will be described later as appropriate.

図1の状態から外部端子20を取り除いた状態の斜視図を図3に示す。図3に示すように、コア構造体10を構成するブリッジ型フェライトコア11と突起型フェライトコア12との間における空隙部分にコイル基板30(ハイアスペクト導体デバイス)が納められ、接着剤40で固定されている。コア構造体10の空隙部分が臨む端面からは、コイル基板30の一端面が露出している。この一端面においては、絶縁板31(基板)、導出端電極32、及び保護樹脂層33が露出している。絶縁板31はコイル基板30を構成する基幹部分となる基板である。導出端電極32は後述するコイル導体に電気的に接続されており、図1に示した外部端子20とも電気的に接続される部分である。保護樹脂層33はコイル基板30を保護するために設けられている樹脂層である。   FIG. 3 shows a perspective view of the state where the external terminal 20 is removed from the state of FIG. As shown in FIG. 3, a coil substrate 30 (high aspect conductor device) is placed in a gap between the bridge type ferrite core 11 and the protruding type ferrite core 12 constituting the core structure 10, and fixed with an adhesive 40. Has been. One end face of the coil substrate 30 is exposed from the end face where the gap portion of the core structure 10 faces. On this one end surface, the insulating plate 31 (substrate), the lead-out end electrode 32, and the protective resin layer 33 are exposed. The insulating plate 31 is a substrate that becomes a core portion constituting the coil substrate 30. The lead-out end electrode 32 is electrically connected to a coil conductor, which will be described later, and is a portion that is also electrically connected to the external terminal 20 shown in FIG. The protective resin layer 33 is a resin layer provided to protect the coil substrate 30.

コイル基板30について図4を参照しながら説明する。図4はコイル基板30の平面図である。コイル基板30の中央部分には穴35が形成されている。穴35を囲むようにコイル導体34(第二電気めっき層)が形成されている。コイル導体34は、穴35に望む部分から外側に向かって、穴35を囲むように渦巻き状に形成されている。コイル導体34はコイル基板30の両面に形成されていて、それぞれ導出端電極32に電気的に接続されている。   The coil substrate 30 will be described with reference to FIG. FIG. 4 is a plan view of the coil substrate 30. A hole 35 is formed in the central portion of the coil substrate 30. A coil conductor 34 (second electroplating layer) is formed so as to surround the hole 35. The coil conductor 34 is formed in a spiral shape so as to surround the hole 35 outward from a portion desired for the hole 35. The coil conductors 34 are formed on both surfaces of the coil substrate 30 and are electrically connected to the lead-out end electrodes 32, respectively.

コイル基板30の一方の面に形成されているコイル導体34が接続されている導出端電極32と、他方の面に形成されているコイル導体34が接続されている導出端電極32とは、それぞれコイル基板30の対向する辺に設けられている。また、コイル基板30の両面に設けられているコイル導体34は、穴35の周縁部に形成された表裏コンタクト部36(コンタクトホール)によって互いに電気的に接続されている。従って、コイル基板30の一方の辺に設けられている導出端電極32と、他方の辺に設けられている導出端電極32との間に電圧を印加すると、コイル基板30の一方の面に形成されているコイル導体34から、他方の面に形成されているコイル導体34へと流れる電流が生じる。   The lead-out end electrode 32 connected to the coil conductor 34 formed on one surface of the coil substrate 30 and the lead-out end electrode 32 connected to the coil conductor 34 formed on the other surface are respectively Provided on opposite sides of the coil substrate 30. Further, the coil conductors 34 provided on both surfaces of the coil substrate 30 are electrically connected to each other by front and back contact portions 36 (contact holes) formed at the peripheral edge portion of the hole 35. Therefore, when a voltage is applied between the lead-out end electrode 32 provided on one side of the coil substrate 30 and the lead-out end electrode 32 provided on the other side, it is formed on one surface of the coil substrate 30. A current flows from the coil conductor 34 formed to the coil conductor 34 formed on the other surface.

コイル基板30の穴35には突起型フェライトコア12の突起部122が挿入される。この様子を説明するために、図3における突起型フェライトコア12の突起部122近傍での断面図を図5に示す。図5に示すように、突起型フェライトコア12の突起部122はコイル基板30の穴35に挿入されている。ブリッジ型フェライトコア11の脚部112よりも、突起型フェライトコア12の突起部122は僅かに短く形成されている。従って、突起部122の先端とブリッジ型フェライトコア11との間には空隙が生じ、微小ギャップ41を形成できる。この微小ギャップ41は、コイル基板30のコイル導体34に流れる電流で、ブリッジ型フェライトコア11及び突起型フェライトコア12が磁気飽和するのを防止するために設けられている。コア構造体10は、その一辺が数mm以下の超小型形状をしていることから、微小ギャップ41の寸法(突起部122の先端とブリッジ型フェライトコア11との間の距離)は好ましくは0.1〜100μm、更に好ましくは0.1〜50μmに設定される。   The protruding portion 122 of the protruding ferrite core 12 is inserted into the hole 35 of the coil substrate 30. In order to explain this situation, FIG. 5 shows a cross-sectional view in the vicinity of the protrusion 122 of the protrusion-type ferrite core 12 in FIG. As shown in FIG. 5, the protruding portion 122 of the protruding ferrite core 12 is inserted into the hole 35 of the coil substrate 30. The protruding portion 122 of the protruding ferrite core 12 is formed slightly shorter than the leg portion 112 of the bridge type ferrite core 11. Accordingly, a gap is generated between the tip of the protrusion 122 and the bridge-type ferrite core 11, and the minute gap 41 can be formed. The minute gap 41 is provided to prevent the bridge-type ferrite core 11 and the protruding ferrite core 12 from being magnetically saturated by a current flowing through the coil conductor 34 of the coil substrate 30. Since the core structure 10 has an ultra-compact shape with one side of several millimeters or less, the dimension of the minute gap 41 (distance between the tip of the protrusion 122 and the bridge-type ferrite core 11) is preferably 0. .1 to 100 μm, more preferably 0.1 to 50 μm.

引き続いて、コイル基板30の製造方法について図6及び図7を参照しながら説明する。図6及び図7は、コイル基板30の製造方法を説明するための図であって、コイル基板30の一部分に相当する部分の断面を図示するものとする。まず、絶縁板31を準備する(図6の(A)参照)。この絶縁板31は板厚が60μmのものであって、ガラスクロスにBTレジンが含浸されており、既に穴35が形成されているものとする(図6においては示さない)。   Subsequently, a method for manufacturing the coil substrate 30 will be described with reference to FIGS. 6 and 7 are views for explaining a method of manufacturing the coil substrate 30 and illustrate a cross section of a portion corresponding to a part of the coil substrate 30. FIG. First, the insulating plate 31 is prepared (see FIG. 6A). It is assumed that the insulating plate 31 has a thickness of 60 μm, a glass cloth is impregnated with BT resin, and a hole 35 is already formed (not shown in FIG. 6).

続いて、絶縁板31の表面及び裏面に下地層60を無電解めっきにてそれぞれ同時に形成する(図6の(B)参照)。この絶縁板31の表面及び裏面に同時に形成した下地層61それぞれの上にフォトレジスト層61(レジスト層)をそれぞれ同時に電着成膜する(図6の(C)参照)。この表面及び裏面に形成したフォトレジスト層61において、コイル導体(図4参照)を形成しようとするパターンに沿ってフォトリソグラフィ法で表面及び裏面の片面毎に露光を行い、その後表面及び裏面同時に現像し、除去部611を形成する(図6の(D)参照)。   Subsequently, the base layer 60 is simultaneously formed on the front and back surfaces of the insulating plate 31 by electroless plating (see FIG. 6B). A photoresist layer 61 (resist layer) is simultaneously electrodeposited on each of the underlying layers 61 formed simultaneously on the front and back surfaces of the insulating plate 31 (see FIG. 6C). In the photoresist layer 61 formed on the front and back surfaces, exposure is performed on each side of the front and back surfaces by photolithography along the pattern on which the coil conductor (see FIG. 4) is to be formed, and then development is performed simultaneously on the front and back surfaces. Then, a removal portion 611 is formed (see FIG. 6D).

このようにパターン形成したフォトレジスト層61をめっきマスクとして、図6の(D)における除去部611に相当する部分に選択的に電解めっき法により、表面及び裏面の両面同時にコイル導体用めっき層62(第一電気めっき層)を形成する(図7の(A)参照)。このコイル導体用めっき層62を形成した後、めっきマスクとしてのフォトレジスト層61を表面及び裏面の両面同時に剥離除去する(図7の(B)参照)。   Using the patterned photoresist layer 61 as a plating mask, a portion corresponding to the removal portion 611 in FIG. 6D is selectively subjected to electrolytic plating to simultaneously coat both the front and back surfaces of the coil conductor plating layer 62. (First electroplating layer) is formed (see FIG. 7A). After the coil conductor plating layer 62 is formed, the photoresist layer 61 as a plating mask is peeled and removed simultaneously on both the front and back surfaces (see FIG. 7B).

図7の(B)に示した状態から、コイル導体用めっき層62が形成されている部分以外の下地層60をエッチングして除去し、下地部60aをコイル導体用メッキ層62と絶縁板31との間に残す(図7の(C)参照)。   From the state shown in FIG. 7B, the base layer 60 other than the portion where the coil conductor plating layer 62 is formed is removed by etching, and the base portion 60a is removed from the coil conductor plating layer 62 and the insulating plate 31. (See FIG. 7C).

その後、選択めっきマスク無しで、電解めっき法によりコイル導体用めっき層62を電着により更に成長形成させる。これにより、コイル導体34としての十分な肉厚の導体部が得られる。隣り合うコイル導体間のギャップGが15μm以下になるまで高密度にコイル導体34を成長形成させることができる。これは、高さ方向には電気量に比例しめっき層が形成されていくのに対し、幅(ギャップ)方向にはギャップが狭くなるにつれてめっき層が形成されていく速度が遅くなることによる。   Thereafter, the coil conductor plating layer 62 is further grown and formed by electrodeposition by an electrolytic plating method without a selective plating mask. Thereby, a sufficiently thick conductor portion as the coil conductor 34 is obtained. The coil conductor 34 can be grown and formed at a high density until the gap G between adjacent coil conductors is 15 μm or less. This is because the plating layer is formed in proportion to the amount of electricity in the height direction, whereas the rate at which the plating layer is formed in the width (gap) direction becomes slower as the gap becomes narrower.

コイル導体用めっき層62の形成完了によりコイル導体33を絶縁板31の両面に形成し終えた後、保護樹脂層33(ソルダーレジスト)を絶縁板31の両面に印刷し、保護樹脂層33でコイル導体34を被覆して保護することでコイル基板30が完成する。   After the formation of the coil conductor plating layer 62 is completed, the coil conductor 33 is formed on both surfaces of the insulating plate 31, and then the protective resin layer 33 (solder resist) is printed on both surfaces of the insulating plate 31. The coil substrate 30 is completed by covering and protecting the conductor 34.

本実施形態の作用効果について説明する。コイル基板30は、隣合うコイル導体34間の隙間Gが15μm以下になるまで、高密度に電気めっき層62を成長させたコイル導体34を有する。また、コイル導体のアスペクト比(コイル導体34の高さ/幅)も0.2〜5程度に高く設定可能であるため、直流抵抗を0.01〜10オーム程度にまで低下させることができる。従って、コイル導体34に流れる電流の大きな電源用のコイル素子への適用が可能であって、ハイアスペクト導体デバイスとしてのコイル基板30を提供することが可能となる。   The effect of this embodiment is demonstrated. The coil substrate 30 has the coil conductor 34 in which the electroplating layer 62 is grown at a high density until the gap G between adjacent coil conductors 34 becomes 15 μm or less. Moreover, since the aspect ratio of the coil conductor (height / width of the coil conductor 34) can be set as high as about 0.2 to 5, the direct current resistance can be reduced to about 0.01 to 10 ohms. Accordingly, the present invention can be applied to a coil element for a power source having a large current flowing in the coil conductor 34, and the coil substrate 30 as a high aspect conductor device can be provided.

本実施形態を具体的に実施する場合の実施例について説明する。コンタクトホール及び突起部貫通用の穴が加工されており、厚みが60μmのBTレジン基板(ガラスクロスにビスマレイドトリアジンを含浸させた、可撓性のある柔らかな基板)を準備する。このBTレジン基板の表面及び裏面に厚さ0.5μmのCu膜を無電解めっきして下地層とした。   An example in the case of concretely implementing this embodiment will be described. A BT resin substrate (a flexible soft substrate in which glass cloth is impregnated with bismaleide triazine) having a contact hole and a hole for penetrating a protrusion and having a thickness of 60 μm is prepared. A Cu film having a thickness of 0.5 μm was electrolessly plated on the front and back surfaces of the BT resin substrate to form an underlayer.

次に、感光性電着レジストを電着法により両面同時に成膜した。続いて、フォトリソグラフィーによりコイル導体となる渦巻状のパターンをBTレジン基板の両面に形成した。パターン形成したBTレジン基板に電流密度15A/dm以下において約20分間の電解めっきを行った。図8に電解めっき膜を成膜する際に用いる成膜装置8の構成を示す。成膜装置8は液槽81を有しており、この液槽81にはめっき液が入れられている。液槽81内には、電解めっき膜を成膜するウエハ83を保持するためのめっき治具82が配置されている。めっき治具82には治具遮蔽板821が設けられていて、ウエハ83の外周部分を遮蔽している。めっき治具82を挟むように一対のアノード84が設けられている。めっき治具82と一対のアノード84との間には、それぞれ外遮蔽板85と攪拌格子86とが設けられている。めっき治具82と一対のアノード84との間に所定の電圧が印加されるので、めっき治具82に取り付けられているウエハ83の両面に同時にめっきが可能となる。 Next, a photosensitive electrodeposition resist was formed on both sides simultaneously by an electrodeposition method. Subsequently, a spiral pattern serving as a coil conductor was formed on both surfaces of the BT resin substrate by photolithography. Electroplating was performed on the patterned BT resin substrate for about 20 minutes at a current density of 15 A / dm 2 or less. FIG. 8 shows a configuration of a film forming apparatus 8 used when forming an electrolytic plating film. The film forming apparatus 8 has a liquid tank 81, and a plating solution is placed in the liquid tank 81. A plating jig 82 for holding a wafer 83 on which an electrolytic plating film is formed is disposed in the liquid tank 81. The plating jig 82 is provided with a jig shielding plate 821 to shield the outer peripheral portion of the wafer 83. A pair of anodes 84 is provided so as to sandwich the plating jig 82. An outer shielding plate 85 and a stirring grid 86 are provided between the plating jig 82 and the pair of anodes 84, respectively. Since a predetermined voltage is applied between the plating jig 82 and the pair of anodes 84, it is possible to simultaneously perform plating on both surfaces of the wafer 83 attached to the plating jig 82.

このようにして、高さ20μm、幅70μm、ギャップ30μmのCu導体パターンを形成した。この「高さ」「幅」とはCu導体パターンの高さと幅であり、「ギャップ」とは隣合うCu導体パターン間の距離である。更に、選択めっき用マスクレジストを両面同時に剥離後、下地層も両面同時にエッチングする。その後、所定の電流プロファイルで図8に示した装置を用いて両面同時に2回目の電解めっきを行い、高さ80〜100μm、幅80μm、ギャップ15μmのCu導体パターンを両面同時に形成した。これは、高さ方向には電気量に比例しめっき層が形成されていくのに対し、幅(ギャップ)方向にはギャップが狭くなるにつれてめっき層が形成されていく速度が遅くなることによる。   In this manner, a Cu conductor pattern having a height of 20 μm, a width of 70 μm, and a gap of 30 μm was formed. The “height” and “width” are the height and width of the Cu conductor pattern, and the “gap” is the distance between adjacent Cu conductor patterns. Further, after removing the selective plating mask resist on both sides simultaneously, the underlayer is also etched on both sides simultaneously. Thereafter, a second electroplating was simultaneously performed on both sides using the apparatus shown in FIG. 8 with a predetermined current profile to form a Cu conductor pattern having a height of 80 to 100 μm, a width of 80 μm and a gap of 15 μm at the same time. This is because the plating layer is formed in proportion to the amount of electricity in the height direction, whereas the rate at which the plating layer is formed in the width (gap) direction becomes slower as the gap becomes narrower.

Cu導体パターンを形成した表面にCuの黒化処理を施し、その表面をソルダーインキレジストでコーティングし、スパイラルパターンのコイル導体が整列したウエハ(コイル基板の集合体)を作製した。更に、フェライト基板への組み込みにおいて不要となる部分を高精度スライサーを用いてスリット状に切り取った。   The surface on which the Cu conductor pattern was formed was subjected to Cu blackening treatment, and the surface was coated with a solder ink resist to produce a wafer (coil substrate assembly) in which spiral pattern coil conductors were aligned. Further, a portion that is not required for incorporation into the ferrite substrate was cut into a slit shape using a high-precision slicer.

次に、ダイヤモンドホイール砥石を用いて厚み0.77mmのフェライト基板に、一つには突起型フェライトコアとなる凸状パターンを、更にもう一つにはブリッジ型フェライトコアとなる凹状パターンを、高精度スライサーによりそれぞれ形成した。   Next, using a diamond wheel grindstone, on a 0.77 mm thick ferrite substrate, one is a convex pattern that is a protruding ferrite core, and the other is a concave pattern that is a bridge type ferrite core. Each was formed by precision slicer.

これらの加工された渦巻状パターンのコイル導体を有するコイル基板の集合体及び突起型フェライトコア及びブリッジ型フェライトコアの集合体をエポキシ系の接着剤を用いて150℃雰囲気の中で加圧しながら接着をした。接着された基板の突起型フェライトコアの背板部分を高精度スライサーにより0.77mmの厚みまで平坦に研削した後、ダイサーによりチップ化を行い各々の素子を作製した。   Bonding the assembly of the coil substrate having the coil conductor having the processed spiral pattern and the assembly of the protruding ferrite core and the bridge-type ferrite core in an atmosphere of 150 ° C. using an epoxy adhesive. Did. The back plate portion of the protruding ferrite core of the bonded substrate was ground to a thickness of 0.77 mm with a high precision slicer, and then chipped with a dicer to produce each element.

その後、回路接続用のユーザ端子となる外部端子を形成するため、バレル研磨を行った後に、端子面のCu(導出端電極)をウェット処理とドライ処理の両方を利用して洗浄し、マスクスパッタ法によりCr及びCuを連続的に成膜した。これにCu、Ni、Snのバレルめっきを施し、製品サイズ縦3mm×横2.6mm×高さ0.8mmの表面実装型コイル素子を作製することができた。   Then, in order to form an external terminal to be a user terminal for circuit connection, after barrel polishing, the Cu (leading end electrode) on the terminal surface is cleaned using both wet processing and dry processing, and mask sputtering is performed. Cr and Cu were continuously formed by the method. This was subjected to barrel plating of Cu, Ni, and Sn, and a surface-mounted coil element having a product size of 3 mm long × 2.6 mm wide × 0.8 mm high could be produced.

本発明の実施形態であるコイル素子の外観を示す図である。It is a figure which shows the external appearance of the coil element which is embodiment of this invention. 図1のコア構造体を示す図である。It is a figure which shows the core structure of FIG. 図1のコイル素子から外部端子を取った様子を示す図である。It is a figure which shows a mode that the external terminal was taken from the coil element of FIG. 図3のコイル基板の平面図である。It is a top view of the coil board | substrate of FIG. 図1のコイル素子の中央付近における断面図である。It is sectional drawing in the center vicinity of the coil element of FIG. 図4のコイル基板の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the coil board | substrate of FIG. 図4のコイル基板の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the coil board | substrate of FIG. 本実施形態の好適な実施例において用いられる成膜装置の構成を説明するための図である。It is a figure for demonstrating the structure of the film-forming apparatus used in the suitable Example of this embodiment.

符号の説明Explanation of symbols

1a…コイル素子、10…コア構造体、11…ブリッジ型フェライトコア、12…突起型フェライトコア、20…外部端子、30…コイル基板、31…絶縁板、32…導出端電極、33…保護樹脂層、34…コイル導体、36…表裏コンタクト部、40接着剤。   DESCRIPTION OF SYMBOLS 1a ... Coil element, 10 ... Core structure, 11 ... Bridge type ferrite core, 12 ... Projection type ferrite core, 20 ... External terminal, 30 ... Coil board, 31 ... Insulating plate, 32 ... Derived end electrode, 33 ... Protective resin Layer, 34 ... coil conductor, 36 ... front and back contact part, 40 adhesive.

Claims (1)

可撓性を有し、穴が形成されている基板を準備する工程と、
前記基板の表面及び裏面の双方に同時に下地層を形成する工程と、
前記表面及び前記裏面のそれぞれに形成された下地層に重ねてそれぞれ同時にレジスト層を電着成膜する工程と、
前記表面及び前記裏面のそれぞれに形成されているレジスト層を露光することで、前記穴を囲んで渦巻状にパターン形成し、前記下地層を当該形成したパターンに応じて露出させる工程と、
前記表面及び前記裏面のそれぞれにパターン形成されているレジスト層をそれぞれ同時に現像する工程と、
前記表面及び前記裏面それぞれにおいて露出している下地層に対してそれぞれ同時に電解銅めっきを施して、第一電気めっき層を形成する工程と、
前記表面及び前記裏面それぞれに形成されたレジスト層をそれぞれ同時に取り除く工程と、
当該レジスト層を取り除いた結果前記表面及び前記裏面それぞれにおいて露出している下地層をそれぞれ同時に取り除く工程と、
前記表面及び前記裏面それぞれに形成されている第一電気めっき層に対してそれぞれ同時に電気銅めっきを施して成長させ、第二電気めっき層を形成する工程と、
を備えるハイアスペクト導体デバイスの製造方法。
Preparing a flexible substrate having holes formed therein;
Forming an underlayer simultaneously on both the front and back surfaces of the substrate;
A step of simultaneously depositing a resist layer on each of the underlayers formed on the front surface and the back surface, respectively,
Exposing the resist layer formed on each of the front surface and the back surface to form a spiral pattern surrounding the hole, and exposing the underlayer according to the formed pattern;
Simultaneously developing each of the resist layers patterned on the front surface and the back surface;
Applying electrolytic copper plating to the underlayer exposed on each of the front surface and the back surface, respectively, to form a first electroplating layer;
Removing each of the resist layers formed on the front surface and the back surface, respectively,
A step of simultaneously removing the underlayer exposed on each of the front surface and the back surface as a result of removing the resist layer; and
A step of forming a second electroplating layer by applying and growing copper electroplating simultaneously on the first electroplating layer formed on each of the front surface and the back surface;
A method of manufacturing a high aspect conductor device comprising:
JP2004250759A 2004-08-30 2004-08-30 Method of manufacturing high aspect semiconductor device Pending JP2006066830A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004250759A JP2006066830A (en) 2004-08-30 2004-08-30 Method of manufacturing high aspect semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004250759A JP2006066830A (en) 2004-08-30 2004-08-30 Method of manufacturing high aspect semiconductor device

Publications (1)

Publication Number Publication Date
JP2006066830A true JP2006066830A (en) 2006-03-09

Family

ID=36113001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004250759A Pending JP2006066830A (en) 2004-08-30 2004-08-30 Method of manufacturing high aspect semiconductor device

Country Status (1)

Country Link
JP (1) JP2006066830A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101397488B1 (en) 2012-07-04 2014-05-20 티디케이가부시기가이샤 Coil component and method of manufacturing the same
KR101565673B1 (en) * 2014-01-02 2015-11-03 삼성전기주식회사 Manufacturing method of chip electronic component
US9406420B2 (en) 2012-09-18 2016-08-02 Tdk Corporation Coil component and magnetic metal powder containing resin used therefor
US10431368B2 (en) 2015-12-30 2019-10-01 Samsung Electro-Mechanics Co., Ltd. Coil electronic component and method of manufacturing the same
US20210104345A1 (en) * 2019-10-08 2021-04-08 Murata Manufacturing Co., Ltd. Inductor component and method for manufacturing inductor component

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101397488B1 (en) 2012-07-04 2014-05-20 티디케이가부시기가이샤 Coil component and method of manufacturing the same
US9142343B2 (en) 2012-07-04 2015-09-22 Tdk Corporation Coil component
US9349522B2 (en) 2012-07-04 2016-05-24 Tdk Corporation Coil component
US9406420B2 (en) 2012-09-18 2016-08-02 Tdk Corporation Coil component and magnetic metal powder containing resin used therefor
KR101565673B1 (en) * 2014-01-02 2015-11-03 삼성전기주식회사 Manufacturing method of chip electronic component
US10431368B2 (en) 2015-12-30 2019-10-01 Samsung Electro-Mechanics Co., Ltd. Coil electronic component and method of manufacturing the same
US11069469B2 (en) 2015-12-30 2021-07-20 Samsung Electro-Mechanics Co., Ltd. Coil electronic component and method of manufacturing the same
US20210104345A1 (en) * 2019-10-08 2021-04-08 Murata Manufacturing Co., Ltd. Inductor component and method for manufacturing inductor component

Similar Documents

Publication Publication Date Title
KR100690106B1 (en) Coil Board and Manufacturing Method
JP5382064B2 (en) Coil component and manufacturing method thereof
JP2006278479A (en) Coil component
JP2005191408A (en) Coil conductor, method for manufacturing the same, and electronic component using the same
US20160093434A1 (en) Manufacturing method for electronic component
TW201939631A (en) Wiring substrate and method for producing same
JP2006066830A (en) Method of manufacturing high aspect semiconductor device
JP2008251590A (en) Method of manufacturing inductance part
JP2004025709A (en) Screen printing plate and method for manufacturing it
JP2004103911A (en) Method for forming wiring
JP2006278484A (en) Coil component and its manufacturing process
JP2008028336A (en) Method of manufacturing electronic component
CN210245482U (en) Large-board fan-out type double-sided antenna packaging structure
JP4123637B2 (en) Film carrier manufacturing method
JP2008187322A (en) Manufacturing method of mesa type piezoelectric vibrating element
JP3568249B2 (en) Semiconductor device and method for manufacturing chip carrier used therein
JP4311157B2 (en) Manufacturing method of substrate for semiconductor device
JPH05504233A (en) Printed circuit board and its manufacturing method
JP2006228983A (en) Coil component
TW201946074A (en) Method for producing wiring substrate
KR101987359B1 (en) The printed circuit board and the method for manufacturing the same
JP2009141303A (en) Mother board and method of forming electrolytic plating film
JP2002344120A (en) Flexible circuit board and its manufacturing method
JPH09260560A (en) Lead frame and its manufacturing method
KR20050109653A (en) Preparation of semiconductor substrate by build up technology

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071005

A131 Notification of reasons for refusal

Effective date: 20071016

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20071130

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20090203

Free format text: JAPANESE INTERMEDIATE CODE: A02