JP2006065471A - 半導体集積回路およびその節電制御方法および節電制御プログラム - Google Patents

Abstract

【課題】
節電モード移行に際して生じる急激な電源電圧の変動による品質劣化および誤動作を抑止する半導体集積回路およびその節電制御方法および節電制御プログラムを提供する。
【解決手段】
制御装置１００からＡＳＩＣ１０に送出されるシステムクロック２０と同期させることで、節電モード制御部１４から所定の時間づつシフトさせて節電対象機能ブロック１１各々へクロックイネーブル信号２３を伝送する。節電対象機能ブロック１１は、該クロックイネーブル信号２３の受信とともに、起動処理若しくは停止処理を順次実行する。
【選択図】 図１

Description

本発明は、システムクロックの入力に基づいて動作制御される半導体集積回路に係わり、詳しくは、急激な電源電圧の変動を抑止する半導体集積回路およびその節電制御方法および節電制御プログラムに関する。

近年、様々なＯＡ（Office Automation）機器において、無駄なエネルギーを使わないようにすることが重要な機能になってきている。そのため、節電モードなどを設け、一定時間使用されなかった時には、必要最低限の部分以外は機能を停止するといった節電状態に移行し、不要な消費電力の抑制が行われている。

この種の節電の技術に関するものとして、例えば、特許文献１記載の「画像処理装置」が開示されている。

この特許文献１の発明は、待機時等、必要のない場合はクロック信号の停止制御を各部それぞれ独立に行うことにより、消費電力を低減することができるという技術について言及されている。
特開２００１−１８４４９５

しかしながら、上記特許文献１の発明は、各部独立して停止制御を行える旨が記載されているが、独立して停止制御を行ったとしても、急激な電源電圧の低下が発生した場合にはそれに伴って誤動作が生じる可能性がある。

従来の技術においては、システムクロックの起動・停止を大規模な機能ブロック全てに対し、同時に実施することで不要な消費電力の抑制を行っている。このため、大規模なトランジスタ数のスイッチング電流に起因して、電源電圧ライン上の異常電圧が発生し半導体集積回路の品質が劣化するといった問題。また、電源電圧低下による誤動作が発生し易いといった問題があった。

そこで、本発明は上述した問題点に鑑みてなされたものであり、半導体集積回路内を所定の各種機能ブロックに分割し、該分割されたブロック毎に一定時間間隔をあけて、システムクロックの起動および停止を行う半導体集積回路およびその節電制御方法および節電制御プログラムを提供することを目的とする。

上記目的を達成するため、請求項１の発明は、システムクロックにより動作制御され、通常モードにおいて動作状態に制御され、節電モードにおいて停止状態に制御される複数の機能ブロック回路を有する半導体集積回路において、前記通常モードから前記節電モードへの移行を指示する節電モード信号を生成する節電モード信号生成手段と、前記節電モード信号生成手段で生成される前記節電モード信号がアクティブになるに際して、前記複数の機能ブロック回路に対する前記システムクロックを有効にするクロックイネーブル信号を所定の時間差をもって個別に順次非アクティブに制御する節電制御手段とを具備することを特徴とする。

また、請求項２の発明は、請求項１の発明において、前記節電制御手段は、前記節電モード信号生成手段で生成される前記節電モード信号が非アクティブになるに際して、前記クロックイネーブル信号を所定の時間差をもって個別に順次アクティブに制御することを特徴とする。

また、請求項３の発明は、システムクロックにより動作制御される半導体集積回路の節電制御方法において、通常モードにおいて動作状態に制御され、節電モードにおいて停止状態に制御される機能群を複数の機能ブロック回路に分割し、前記通常モードから前記節電モードへの移行等を指示する節電モード信号を節電モード信号生成手段で生成し、前記節電モード信号生成手段で生成される前記節電モード信号がアクティブになるに際して、前記複数の機能ブロック回路に対する前記システムクロックを有効にするクロックイネーブル信号を所定の時間差をもって個別に順次非アクティブに制御し、前記節電モード信号生成手段で生成される前記節電モード信号が非アクティブになるに際して、前記クロックイネーブル信号を所定の時間差をもって個別に順次アクティブに制御することを特徴とする。

また、請求項４の発明は、システムクロックにより動作制御される半導体集積回路の処理をコンピュータに実行させる節電制御プログラムであって、通常モードにおいて動作状態に制御され、節電モードにおいて停止状態に制御される機能群を複数の機能ブロック回路に分割する第１のステップと、前記通常モードから前記節電モードへの移行等を指示する節電モード信号を生成する第２のステップと、前記第２のステップで生成される前記節電モード信号がアクティブになるに際して、前記複数の機能ブロック回路に対する前記システムクロックを有効にするクロックイネーブル信号を所定の時間差をもって個別に順次非アクティブに制御する第３のステップと、前記第２のステップで生成される前記節電モード信号が非アクティブになるに際して、前記クロックイネーブル信号を所定の時間差をもって個別に順次アクティブに制御する第４のステップとを含むことを特徴とする。

本発明によれば、半導体集積回路内を所定の各種機能ブロックに分割し、該分割された機能ブロック毎に一定時間間隔をあけて、システムクロックの起動および停止を順次行うように構成したため、急激な電源電圧の変動を抑止できるので、それに伴う品質劣化および誤動作を回避することができる。

以下、本発明に係わる半導体集積回路およびその節電制御方法および節電制御プログラムの実施例について添付図面を参照して詳細に説明する。

図１は、本発明に係わる半導体集積回路を適用したＡＳＩＣ１０の概略構成を示す図である。なお、ここでは、本発明に係わる構成要素のみを挙げて説明する。

同図には、ＡＳＩＣ１０と、該ＡＳＩＣの制御を行う制御装置１００が示される。

制御装置１００は、ＣＰＵ等の制御デバイスを示しており、ＡＳＩＣ１０に制御信号を送出し該ＡＳＩＣ１０の制御を行う。具体的には、ＡＳＩＣ１０に備わる機能を動作させるための基本クロックであるシステムクロック２０と、ＡＳＩＣ１０に備わる機能を制御するためのアドレスバス、データバス、制御信号等のシステムバス制御を行う信号群であるシステムバス制御信号２１とをＡＳＩＣ１０に向けて送出する。

一方、ＡＳＩＣ１０は、各種処理機能部として、ＣＰＵ・ペリフェラル制御部１３と、節電モード制御部１４と、節電対象機能ブロック１１（１１ａ、１１ｂ、１１ｃ）と、非節電対象機能ブロック１２（１２ａ、１２ｂ）とを具備して構成される。

ＣＰＵ・ペリフェラル制御部１３は、上述した制御装置１００から送出されるシステムクロック２０およびシステムバス制御信号２１により制御され、ＣＰＵ等の外部デバイスとのインターフェィス部としてのシステム動作を行う。例えば、ＣＰＵコマンドの解析、割り込み信号制御等の通常のシステム動作を行う。

また、受信したシステムバス制御信号２１に基づいて、後述する節電対象機能ブロック１１を停止状態（節電モード）にするか、本来の動作状態である通常モードにするかを指示する節電モード信号２２を生成する。この節電モード信号２２は節電モード制御部１４へと伝送される。

節電モード制御部１４は、各種処理機能を実現する節電対象機能ブロック１１各々を所定の時間づつシフトして節電モード若しくは、通常モードへと移行させる。具体的には、ＣＰＵ・ペリフェラル制御部１３から節電モード信号２２を受信すると、クロックイネーブル信号２３（ＣＬＫ＿ＥＮ１〜ＣＬＫ＿ＥＮ３）を生成し、システムクロック２０の周期毎にクロックイネーブル信号２３を節電対象機能ブロック１１へと伝送する。このクロックイネーブル信号２３を受信した節電対象機能ブロック１１は、順次節電状態若しくは、通常の動作状態へと移行する。このように、所定の時間づつシフトしてクロックイネーブル信号２３を伝送することにより、急激な電源電圧の変動を抑止できる。そのため、品質の劣化および誤動作の発生を防ぐことができる。

節電対象機能ブロック１１は、節電モード移行に際してシステムクロック２０による回路動作は行わず、通常モードに移行するまでは機能停止状態となる処理機能部である。すなわち、ＡＳＩＣ１０が節電モードに移行した状態でも、全ての機能が停止するわけではなく、この節電対象機能ブロック１１が機能停止状態となる。一方、節電モード中でも本来の動作状態を維持する処理機能部が、後述する非節電対象機能ブロック１２である。

この節電対象機能ブロック１１各々（１１ａ、１１ｂ、１１ｃ）は、システムクロック２０の動作周波数、ＡＳＩＣ１０の製造プロセスの設計ルールを考慮して適切な回路規模に分割されたもので、システムクロック２０を基本入力信号として要求される諸機能を実現する。例えば、節電対象機能ブロック＿１（１１ａ）は、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory） Ｉ／Ｆ（Interface）および該ＳＤＲＭ Ｉ／Ｆ端子関連などのバス制御系機能群からなる処理部に該当し、節電対象機能ブロック＿２（１１ｂ）は、バンド制御やＶｉｄｅｏ ＤＭＡ（Direct Memory Access ）などの伸長系機能群からなる処理部に該当し、節電対象機能ブロック＿ｎ（１１ｃ）は、同期ＦＩＦＯ（First-In First-Out）や符号ＤＭＡなどの圧縮パス系機能群からなる処理部に該当する。

一方、非節電対象機能ブロック１２は、節電モードに移行したとしても通常モード時と同様に動作する処理機能部である。例えば、非節電対象機能ブロック＿１（１２ａ）は、ネットワークからの問合せ応答やジョブ待ち受けなどを行うＮｅｔ Ｉ／Ｆからなる処理部に該当し、非節電対象機能ブロック＿ｎ（１２ｂ）は、ユーザ指示などの割り込み処理を制御する処理部に該当する。

次に、図２を参照しながら、クロックイネーブル信号２３の伝送タイミングを説明する。

同図には、節電モード制御部１４が節電対象機能ブロック１１へとクロックイネーブル信号２３を伝送するタイミングチャートが示されている。

このクロックイネーブル信号２３は、節電モード制御部１４において、ＣＰＵ・ペリフェラル制御部１３からの節電モード信号２２受信に際して生成され、ここでは、節電モード制御部１４から節電対象機能ブロック＿１（１１ａ）へと伝送されるクロックイネーブル信号２３をＣＬＫ＿ＥＮ１とし、節電モード制御部１４から節電対象機能ブロック＿２（１１b）へと伝送されるクロックイネーブル信号２３をＣＬＫ＿ＥＮ２とし、以下同様に節電対象機能ブロック＿ｎ（１１ｃ）へと伝送されるクロックイネーブル信号２３をＣＬＫ＿ＥＮｎと示す。

また、ＣＰＵ・ペリフェラル制御部１３から節電モード信号２２がアクティブで節電モード制御部１４へと伝送された場合には、節電モード制御部１４は、クロックイネーブル信号２３（ＣＬＫ＿ＥＮ１〜ＣＬＫ＿ＥＮ３）を非アクティブとして節電対象機能ブロック１１へと伝送し一方、ＣＰＵ・ペリフェラル制御部１３から節電モード信号２２が非アクティブで節電モード制御部１４へと伝送された場合には、節電モード制御部１４は、クロックイネーブル信号２３（ＣＬＫ＿ＥＮ１〜ＣＬＫ＿ＥＮ３）をアクティブとして節電対象機能ブロック１１へと伝送する。

図２において、ＣＰＵ・ペリフェラル制御部１３から伝送される節電モード信号２２がアクティブとなれば、節電モード制御部１４は、最初のシステムクロック２０に同期してＣＬＫ＿ＥＮ１を非アクティブとして該ＣＬＫ＿ＥＮ１を節電対象機能ブロック１１へと伝送する。以下同様にしてｎ番目のシステムクロック２０に同期してＣＬＫ＿ＥＮｎを非アクティブとして伝送する。

また、ＣＰＵ・ペリフェラル制御部１３から伝送される節電モード信号２２が非アクティブとなれば、節電モード制御部１４は、最初のシステムクロック２０に同期してＣＬＫ＿ＥＮ１をアクティブとして該ＣＬＫ＿ＥＮ１を節電対象機能ブロック１１へと伝送する。以下同様にしてｎ番目のシステムクロック２０に同期してＣＬＫ＿ＥＮｎをアクティブとして伝送する。

各節電対象機能ブロック１１は、それぞれクロックイネーブル信号２３が入力され、クロックイネーブル信号２３がアクティブの場合には、通常の動作が可能な通常モードに移行し一方、クロックイネーブル信号２３が非アクティブの場合には、通常の動作が不可能な節電モードに移行する。

図３は、図１に示したＡＳＩＣ１０における節電制御処理の動作を説明するフローチャートである。

まず、制御装置１００からＡＳＩＣ１０に向けてシステムバス制御信号２１が送出され、該システムバス制御信号２１をＣＰＵ・ペリフェラル制御部１３において受信すると、この節電制御処理は開始される（ステップＳ１０１でＹＥＳ）。

システムバス制御信号２１を受信したＣＰＵ・ペリフェラル制御部１３は、該システムバス制御信号２１を解析し、現在設定中のモードを切り替える必要があるか否かの判断を行う。すなわち、受信したシステムバス制御信号２１に基づく処理を行うには、節電モードから通常モードに移行する必要がある。若しくは、通常モードから節電モードに移行しても該処理を行える等の判断処理を行う。

ここで、ＣＰＵ・ペリフェラル制御部１３において、モード移行する必要はないと判断した場合は（ステップＳ１０２でＮＯ）、該システムバス制御信号２１に基づいて所定の処理を行い、再びステップＳ１０１に戻り、システムバス制御信号２１受信待ち状態となるが、モード移行が必要であると判断した場合は（ステップＳ１０２でＹＥＳ）、ＣＰＵ・ペリフェラル制御部１３は、節電モード信号２２を生成し、節電モード制御部１４へと送信する（ステップＳ１０４）。

節電モード信号２２を受信した節電モード制御部１４は、該節電モード信号２２がアクティブであるか非アクティブであるかの判断を行う（ステップＳ１０５）。この判断処理によって、節電モード信号２２がアクティブであると判断された場合は、後述する処理において、節電対象機能ブロック１１は節電モードへと移行する。一方、非アクティブであると判断された場合は、後述する処理において、節電対象機能ブロック１１は通常モードへと移行する。

ここで、節電モード信号２２がアクティブである場合（ステップＳ１０５でＹＥＳ）、節電モード制御部１４は、クロックイネーブル信号ＣＬＫ＿ＥＮを非アクティブで生成し（ステップＳ１０６）、制御装置１００から送出されるシステムクロックに同期させて、生成したクロックイネーブル信号２３を特定の節電対象機能ブロック１１へと送信する（ステップＳ１０７）。上記特定の節電対象機能ブロック１１とは、１または複数存在する節電対象機能ブロック１１のうちの１つを示している。該クロックイネーブル信号２３を受信した節電対象機能ブロック１１は、動作の停止を行い節電モードへと移行する（ステップＳ１０８）。

そして、節電モード制御部１４は、他にも節電対象機能ブロック１１が存在するか否かの判断を行う（ステップＳ１０９）。具体的には、ＡＳＩＣ１０に予め節電対象機能ブロック１１が、いくつあるか等の設定情報を登録しておき、該設定情報に基づいて節電モード制御部１４がモード移行未処理の節電対象機能ブロック１１が存在するか否かを判断する。なお、当該設定情報の登録の程度により、節電のレベルも制御可能である。

ここで、全ての節電対象機能ブロック１１の機能停止が行われ節電モードへの移行が完了した場合には（ステップＳ１０９でＮＯ）、この節電制御処理を終了するが、動作中の節電対象機能ブロック１１が存在する場合には（ステップＳ１０９でＹＥＳ）、再びステップＳ１０６に戻り、節電モードへの移行が完了するまで上述したステップＳ１０６〜ステップＳ１０８の処理を繰り返し行う。

一方、上記ステップＳ１０５において、節電モード信号２２が非アクティブであると判断された場合（ステップＳ１０５でＮＯ）、節電モード制御部１４は、クロックイネーブル信号ＣＬＫ＿ＥＮをアクティブで生成し（ステップＳ１１０）、制御装置１００から送出されるシステムクロックに同期させて、生成したクロックイネーブル信号２３を特定の節電対象機能ブロック１１へと送信する（ステップＳ１１１）。上記特定の節電対象機能ブロック１１とは、１または複数存在する節電対象機能ブロック１１のうちの１つを示している。該クロックイネーブル信号２３を受信した節電対象機能ブロック１１は、動作を再開し本来の動作状態である通常モードへと移行する（ステップＳ１１２）。

そして、節電モード制御部１４は、他にも節電対象機能ブロック１１が存在するか否かの判断を行う（ステップＳ１１３）。具体的には、ＡＳＩＣ１０に予め節電対象機能ブロック１１が、いくつあるか等の設定情報を登録しておき、該設定情報に基づいて節電モード制御部１４がモード移行未処理の節電対象機能ブロック１１が存在するか否かを判断する。

ここで、全ての節電対象機能ブロック１１の動作再開が行われ通常モードへの移行が完了した場合には（ステップＳ１１３でＮＯ）、この節電制御処理を終了するが、動作停止中の節電対象機能ブロック１１が存在する場合には（ステップＳ１１３でＹＥＳ）、再びステップＳ１１０に戻り、通常モードへの移行が完了するまで上述したステップＳ１１０〜ステップＳ１１２の処理を繰り返し行う。

以上説明したように本発明においては、節電モード移行に際してＡＳＩＣ１０に実装された各種処理機能部（節電対象機能ブロック１１）に対して同一タイミングで動作停止を行うのではなく、システムクロック２０に同期させて所定の時間づつシフトさせて節電対象機能ブロック１１の動作停止を行うように構成したので、急激な電源電圧の低下を抑止できるため、ＡＳＩＣ１０の誤動作の発生を防ぐことができる。

また、通常モードに移行する場合にも、節電モード移行時同様にシステムクロック２０に同期させて所定の時間づつシフトさせて節電対象機能ブロック１１の動作再開を行うように構成したので、急激な電源電圧の上昇を抑止できるため、ＡＳＩＣ１０の品質劣化を阻止することができる。

なお、上記実施例においては、本発明に係わる半導体集積回路をＡＳＩＣ１０に適用することにより実施する場合を説明したが、上記説明した節電制御処理をコンピュータにインストールされた節電制御プログラムにより実行させるように構成してもよい。

また、上記実施例においては、節電モード若しくは通常モード移行時に本発明の節電制御処理を実施する場合を説明したが、これに限られず、システムの起動若しくは停止処理に際して、本発明を適用し実施するように構成してもよい。

この他、本発明は、上記および図面に示す実施例に限定することなく、その要旨を変更しない範囲内で適宜変形して実施できるものである。

本発明の半導体集積回路およびその節電制御方法および節電制御プログラムは、システムクロックの入力に基づいて動作制御される半導体集積回路全般に適用可能であり、特に、節電モード移行に際して生じる急激な電源電圧の変動による品質劣化および誤動作を抑止する場合に有効である。

本発明に係わる半導体集積回路を適用したＡＳＩＣ１０の概略構成を示す図である。 クロックイネーブル信号２３の伝送タイミングを説明するタイミングチャートである。 図１に示したＡＳＩＣ１０における節電制御処理の動作を説明するフローチャートである。

符号の説明

１０ ＡＳＩＣ（Application Specific Integrated Circuit）
１１ 節電対象機能ブロック
１２ 非節電対象機能ブロック
１３ ＣＰＵ（Central Processing Unit）・ペリフェラル制御部
１４ 節電モード制御部
２０ システムクロック
２１ システム制御信号
２２ 節電モード信号
２３ クロックイネーブル信号
１００ 制御装置

Claims (4)

1. システムクロックにより動作制御され、通常モードにおいて動作状態に制御され、節電モードにおいて停止状態に制御される複数の機能ブロック回路を有する半導体集積回路において、
   前記通常モードから前記節電モードへの移行を指示する節電モード信号を生成する節電モード信号生成手段と、
   前記節電モード信号生成手段で生成される前記節電モード信号がアクティブになるに際して、前記複数の機能ブロック回路に対する前記システムクロックを有効にするクロックイネーブル信号を所定の時間差をもって個別に順次非アクティブに制御する節電制御手段と
   を具備することを特徴とする半導体集積回路。
2. 前記節電制御手段は、
   前記節電モード信号生成手段で生成される前記節電モード信号が非アクティブになるに際して、前記クロックイネーブル信号を所定の時間差をもって個別に順次アクティブに制御する
   ことを特徴とする請求項１記載の半導体集積回路。
3. システムクロックにより動作制御される半導体集積回路の節電制御方法において、
   通常モードにおいて動作状態に制御され、節電モードにおいて停止状態に制御される機能群を複数の機能ブロック回路に分割し、
   前記通常モードから前記節電モードへの移行等を指示する節電モード信号を節電モード信号生成手段で生成し、
   前記節電モード信号生成手段で生成される前記節電モード信号がアクティブになるに際して、前記複数の機能ブロック回路に対する前記システムクロックを有効にするクロックイネーブル信号を所定の時間差をもって個別に順次非アクティブに制御し、
   前記節電モード信号生成手段で生成される前記節電モード信号が非アクティブになるに際して、前記クロックイネーブル信号を所定の時間差をもって個別に順次アクティブに制御する
   ことを特徴とする節電制御方法。
4. システムクロックにより動作制御される半導体集積回路の処理をコンピュータに実行させる節電制御プログラムであって、
   通常モードにおいて動作状態に制御され、節電モードにおいて停止状態に制御される機能群を複数の機能ブロック回路に分割する第１のステップと、
   前記通常モードから前記節電モードへの移行等を指示する節電モード信号を生成する第２のステップと、
   前記第２のステップで生成される前記節電モード信号がアクティブになるに際して、前記複数の機能ブロック回路に対する前記システムクロックを有効にするクロックイネーブル信号を所定の時間差をもって個別に順次非アクティブに制御する第３のステップと、
   前記第２のステップで生成される前記節電モード信号が非アクティブになるに際して、前記クロックイネーブル信号を所定の時間差をもって個別に順次アクティブに制御する第４のステップと
   を含むことを特徴とする節電制御プログラム。

Images