JP2006054259A - Optical semiconductor module, its manufacturing method and semiconductor device using the same - Google Patents
Optical semiconductor module, its manufacturing method and semiconductor device using the same Download PDFInfo
- Publication number
- JP2006054259A JP2006054259A JP2004233750A JP2004233750A JP2006054259A JP 2006054259 A JP2006054259 A JP 2006054259A JP 2004233750 A JP2004233750 A JP 2004233750A JP 2004233750 A JP2004233750 A JP 2004233750A JP 2006054259 A JP2006054259 A JP 2006054259A
- Authority
- JP
- Japan
- Prior art keywords
- optical semiconductor
- optical
- semiconductor element
- semiconductor module
- guide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Led Device Packages (AREA)
- Light Receiving Elements (AREA)
- Optical Couplings Of Light Guides (AREA)
Abstract
Description
本発明は、短距離光配線用として比較的簡易な構造で光結合を実現する光半導体モジュールとその製造方法、およびそれを用いた半導体装置に関する。 The present invention relates to an optical semiconductor module that realizes optical coupling with a relatively simple structure for short-distance optical wiring, a manufacturing method thereof, and a semiconductor device using the same.
バイポーラトランジスタや電界効果トランジスタ等の電子デバイスの性能向上によって、大規模集積回路(LSI)では飛躍的な動作速度の向上が図られている。しかし、LSIの内部動作が高速化されても、それを実装するプリント基板レベルの動作速度はLSIの内部動作より低く抑えられ、そのプリント基板を装着するラックレベルではさらに動作速度が低く抑えられている。これらは動作周波数の上昇に伴う電気配線の伝送損失、雑音や電磁障害の増大等に起因するものであり、信号品質を確保するために長い配線ほど動作周波数は低く抑えられる。このため、半導体装置においてはLSI自体の動作速度より実装技術がシステム動作速度を支配するという傾向が益々強まってきている。 By improving the performance of electronic devices such as bipolar transistors and field effect transistors, large-scale integrated circuits (LSIs) have been dramatically improved in operating speed. However, even if the internal operation of the LSI is accelerated, the operation speed at the printed circuit board level for mounting the LSI is kept lower than the internal operation of the LSI, and the operation speed is further reduced at the rack level where the printed circuit board is mounted. Yes. These are caused by transmission loss of electric wiring accompanying an increase in operating frequency, increase in noise and electromagnetic interference, and the operating frequency is kept lower for longer wiring in order to ensure signal quality. For this reason, in semiconductor devices, the tendency that the mounting technology dominates the system operation speed rather than the operation speed of the LSI itself is increasing.
上述したような半導体装置が直面している問題に対して、LSI間を光で接続する光配線技術の適用が検討されており、またそのような光配線を実現するための光半導体モジュールが提案されている(例えば特許文献1参照)。光配線は直流から100GHzの周波数領域で損失等の周波数依存性がほとんどなく、配線路の電磁障害や接地電位変動雑音もないため、数10Gbpsの配線を容易に実現することができる。この種のLSI間の光配線を実現するためには、例えば特許文献1に示されているような簡易構造の光半導体モジュールが必要となる。また、LSI配線には多数の光伝送路が必要であることから、光半導体モジュールの低コスト化を図ることが重要となる。
一般的な光半導体モジュールは、結像用のレンズ等を組み込んだり、また光ファイバの結合部をコネクタ構造としたりするため、あまり小型化できないものが多い。それに比べて、例えば特許文献1に記載されているような光半導体モジュールは、光ファイバ等の光伝送路と光半導体素子とを直接結合して一体化しているため、比較的小型化が容易であるという利点を有している。ただし、特許文献1に記載されている光半導体モジュールは、以下に示すような難点を有している。
Many common optical semiconductor modules cannot be miniaturized much because they incorporate an imaging lens or the like, and have a connector structure at the optical fiber coupling portion. In comparison, for example, an optical semiconductor module as described in
すなわち、通常の光半導体モジュールでは光半導体素子を駆動するために、高速信号対応のドライバ素子やレシーバ素子が必要とされるが、特許文献1にはこれら駆動素子の搭載方法が何等示されていない。例えば、駆動素子の搭載形態によっては、光半導体モジュールが大型化したり、また光半導体素子と駆動素子との間の電気配線部分が長くなるというような問題が生じる。さらに、受光素子側では非常に微弱な信号をレシーバ素子まで伝える必要があり、仮にモジュール外にレシーバ素子を設置した場合にはノイズ対策に非常に多大なコストが必要となる。
That is, in order to drive an optical semiconductor element in a normal optical semiconductor module, a driver element and a receiver element corresponding to a high-speed signal are required, but
また、特許文献1記載の光半導体モジュールは、光ファイバとその支持部材を一体形成し、その上で光半導体素子搭載用の電極を形成している。このため、電極のパターン描画もしくはパターン転写を、光ファイバを保持した支持部材の非常に狭い端面に行う必要がある。すなわち、数mから数10mの光ファイバを取り付けたままの状態で、数μm精度のパターンニングを支持部材端面の微小領域に行う必要がある。このような支持部材端面へのパターンニングを含む電極の形成工程は、光半導体モジュールの製造コストの大幅な増加や製造歩留りの低下等を招いてしまう。
In the optical semiconductor module described in
本発明はこのような課題に対処するためになされたものであって、LSI配線等の短距離光配線に必要とされる各構成要素を搭載した上で、小型化や低コスト化等を図ることを可能にして光半導体モジュールとその製造方法、およびそれを用いた半導体装置を提供することを目的としている。 The present invention has been made to cope with such problems, and is equipped with each component required for short-distance optical wiring such as LSI wiring, and is aimed at miniaturization and cost reduction. An object of the present invention is to provide an optical semiconductor module, a method of manufacturing the same, and a semiconductor device using the same.
本発明の一態様に係る光半導体モジュールは、光伝送路の位置決め部と、前記位置決め部に配置される光伝送路の一端面が露出する光半導体搭載面とを有するガイドと、前記光伝送路の一端面と発光面または受光面が対向するように、前記ガイドの前記光半導体搭載面に搭載された光半導体素子と、前記光半導体素子上に積層された半導体素子とを具備することを特徴としている。 An optical semiconductor module according to an aspect of the present invention includes a guide having a positioning portion of an optical transmission path, an optical semiconductor mounting surface on which one end face of the optical transmission path disposed in the positioning section is exposed, and the optical transmission path An optical semiconductor element mounted on the optical semiconductor mounting surface of the guide, and a semiconductor element stacked on the optical semiconductor element so that one end surface of the guide faces a light emitting surface or a light receiving surface. It is said.
また、本発明の一態様に係る光半導体モジュールの製造方法は、上記した本発明の光半導体モジュールを製造するにあたり、複数の前記ガイドを、前記光半導体搭載面を上方に向けて整列させ、かつ枠体で連結した状態で一体的に作製する工程と、前記複数のガイドの前記光半導体搭載面に前記光半導体素子と前記半導体素子とを積層しつつ搭載する工程とを具備することを特徴としている。 Further, in the method of manufacturing an optical semiconductor module according to one aspect of the present invention, in manufacturing the optical semiconductor module of the present invention described above, a plurality of the guides are aligned with the optical semiconductor mounting surface facing upward, and And a step of integrally manufacturing the plurality of guides in a state of being connected by a frame, and a step of mounting the optical semiconductor element and the semiconductor element on the optical semiconductor mounting surface of the plurality of guides while being stacked. Yes.
本発明の一態様に係る半導体装置は、上記した本発明の光半導体モジュールと、前記光半導体モジュールが搭載され、かつ前記光半導体モジュールの前記半導体素子と接続された信号配線を有する基板と、前記基板上に搭載され、かつ前記基板の信号配線と接続された信号処理用半導体素子とを具備することを特徴としている。 A semiconductor device according to an aspect of the present invention includes the above-described optical semiconductor module according to the present invention, a substrate on which the optical semiconductor module is mounted, and a signal wiring connected to the semiconductor element of the optical semiconductor module; And a signal processing semiconductor element mounted on the substrate and connected to the signal wiring of the substrate.
本発明の一態様に係る光半導体モジュールによれば、光半導体素子上に例えば駆動用半導体素子を積層した状態でガイドに搭載しているため、小型化や低コスト化等を図った上で信号信頼性を高めることが可能となる。また、本発明の一態様に係る光半導体モジュールの製造方法によれば、そのような光半導体モジュールの生産性を向上させることができる。さらに、本発明の一態様に係る半導体装置によれば、そのような光半導体モジュールを用いることで、LSI間の高速配線を低コストで実現することが可能となる。 According to the optical semiconductor module of one aspect of the present invention, since the driving semiconductor element is stacked on the optical semiconductor element, for example, the guide is mounted on the guide. Reliability can be increased. Moreover, according to the manufacturing method of the optical semiconductor module which concerns on 1 aspect of this invention, the productivity of such an optical semiconductor module can be improved. Furthermore, according to the semiconductor device of one embodiment of the present invention, by using such an optical semiconductor module, high-speed wiring between LSIs can be realized at low cost.
以下、本発明を実施するための形態について図面を参照して説明する。まず、図1ないし図3を参照して、本発明の第1の実施形態による光半導体モジュールについて述べる。図1は本発明の第1の実施形態による光半導体モジュールの構成を示す断面図、図2および図3は図1に示す光半導体モジュールに光伝送路として光ファイバを配置した状態を示す断面図および斜視図である。 Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings. First, an optical semiconductor module according to a first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a cross-sectional view showing a configuration of an optical semiconductor module according to a first embodiment of the present invention. FIGS. 2 and 3 are cross-sectional views showing a state in which an optical fiber is arranged as an optical transmission line in the optical semiconductor module shown in FIG. FIG.
図1に示す光半導体モジュール1は、例えば光ファイバのような光伝送路を位置決めするガイド2を有している。ガイド2は例えばエポキシ樹脂にガラスフィラーを混入させた部材からなり、光電気フェルールの本体を構成するものである。ガイド2の内部には、光ファイバ3を挿入して保持する位置決め用貫通孔4が位置決め部として形成されている。位置決め用貫通孔4は光配線に使用する光ファイバ3の数に応じて複数形成されている。なお、図1は4チャンネル光半導体素子アレイに用いるガイド2を示している。
An
ここで、複数の位置決め用貫通孔4はガイド2に所定のピッチで高精度に形成することが求められる。このような点に対して、複数の位置決め用貫通孔4を個々に形成してもよいが、例えば複数の位置決め用貫通孔4…を連通孔として形成してもよい。すなわち、隣接する断面円形の貫通孔4間を連通させた連通孔とすることによって、各貫通孔4を形成する際の位置精度を高めることができる。従って、ガイド2で保持した光ファイバ3と後述する光半導体素子との位置合せ精度を向上させることが可能となる。
Here, the plurality of positioning through
ガイド2の位置決め用貫通孔4の一端開口部が形成された面は、光半導体搭載面5とされている。すなわち、位置決め用貫通孔4内に挿入配置される光ファイバ3は、その一端面が光半導体搭載面5に露出される。このようなガイド2の光半導体搭載面5には、一般的な金属メッキによる配線層6が設けられている。このメッキ配線層6は光半導体搭載面5からガイド2の側面7にかけて直角折り曲げ状態に形成されている。
The surface of the
ガイド2の光半導体搭載面5に形成された配線層部分6Aは、後述する光半導体素子や駆動用半導体素子の搭載部や配線部となる部分であり、またガイド2の側面7に引き出された配線層部分6Bは他の部品と接続する際の電極となる部分である。このようなメッキ配線層6は予めガイド2の光半導体搭載面5および側面7に形成されているため、低コストでかつ精度よく形成することができる。これは光半導体モジュール1の製造コストの低減や製造歩留りの向上に寄与するものである。なお、メッキ配線層6の具体的な製造工程については後に詳述する。
A
上述したガイド2の光半導体搭載面5には光半導体素子8が搭載されている。ガイド2に搭載される光半導体素子8には、LED等の発光素子またはフォトダイオード等の受光素子が適用される。このような光半導体素子8は、発光面(光半導体素子8が発光素子の場合)または受光面(光半導体素子8が受光素子の場合)が位置決め用貫通孔4内に挿入配置される光ファイバ3の一端面と対向するように、位置合せされた状態でガイド2の光半導体搭載面5に固定されている。
An
光半導体素子8の位置合せは、ガイド2の位置決め用貫通孔4の位置と、光半導体素子8の発光面または受光面とを基準にして行う。位置合せ精度は概ね1μm以下である。光半導体素子8の固定は、具体的には光半導体素子8のバンプ9をメッキ配線層6に接合することで行われている。このようなバンプ9による接合によって、光半導体素子8はガイド2に機械的に固定されている共に、メッキ配線層6と電気的に接続されている。
The alignment of the
上述した光半導体素子8の裏面上には、光半導体素子8を駆動する駆動用半導体素子10が積層されている。駆動用半導体素子10には、光半導体素子8が発光素子の場合にはドライバ素子が適用され、また光半導体素子8が受光素子の場合にはレシーバ素子が適用される。駆動用半導体素子10は、例えば接着樹脂11を介して光半導体素子8の裏面に接着・固定されている。光半導体素子8と駆動用半導体素子10とは、駆動用半導体素子10の図示を省略した電極が積層構造の最表面に露出するように、各素子8、10の裏面同士を接着している。
A driving
また、駆動用半導体素子10の図示を省略した電極は、ボンディングワイヤ12を介してメッキ配線層6と電気的に接続されている。すなわち、光半導体素子8と駆動用半導体素子10とは、メッキ配線層6とボンディングワイヤ12とを介して電気的に接続されている。さらに、駆動用半導体素子10はボンディングワイヤ12を介して、他の部品と接続する際の電極となるメッキ配線層6、すなわちガイド2の側面7に引き出された配線層部分6Bに接続されている。なお、光半導体素子8が駆動回路等を内蔵する場合には、光半導体素子8上には例えば信号をパラレルからシリアルに変換する半導体素子(変換回路用半導体素子)等が積層される。また、これら以外の半導体素子であってもよい。
The electrode of the driving semiconductor element 10 (not shown) is electrically connected to the plated
上述したように、駆動用半導体素子10を光半導体素子8の裏面上に積層することによって、光半導体モジュール1の動作に必要な各構成要素を内蔵した上で、光半導体モジュール1の小型化や低コスト化を図ることが可能となる。さらに、微弱な電気信号を扱う電気配線部分(メッキ配線層6やボンディングワイヤ12による電気配線)の距離を短縮することができるため、光半導体モジュール1で信号品質の劣化を抑制することが可能となる。すなわち、光半導体モジュール1の小型化や低コスト化等を図った上で、信号信頼性を大幅に高めることが可能となる。
As described above, by laminating the driving
ガイド2の光半導体搭載面5に積層・搭載された光半導体素子8および駆動用半導体素子10は、光半導体搭載面5に形成されたメッキ配線層6(配線層部分6A)やボンディングワイヤ12と共に封止樹脂13により絶縁封止されている。この絶縁性の封止樹脂13は光半導体素子8の表面側(発光面または受光面側)に回り込まないように成分が調整されている。従って、光半導体素子8の発光面または受光面は、位置決め用貫通孔4内に挿入配置される光ファイバ3の一端面と対向配置される。これら各構成要素によって、光半導体モジュール1が構成されている。
The
上述した光半導体モジュール1は、図2および図3に示したように、ガイド2の位置決め用貫通孔4に光ファイバ3を差し込んで固定し、光インターフェースモジュールとして使用されるものである。ここで、光ファイバ3の先端は例えば光半導体素子8の発光面または受光面上に配置された透明樹脂14に突き当てた状態で接着固定することが好ましい。透明樹脂14は予め配置した樹脂シートで形成してもよいし、また樹脂を注入して形成してもよい。透明樹脂14の構成材料は特に限定されるものではなく、透明度をある程度有していれば半導体素子保護膜で代用してもよい。
The
上述した実施形態の光半導体モジュール1は、例えば以下のようにして作製される。まず、位置決め用貫通孔4を有するガイド2を射出成形等により作製する。ここで、ガイド2は個々に作製してもよいが、例えば図4に示すように、複数のガイド2、2を枠体21で連結した状態で一体的に作製することが好ましい。さらに、複数のガイド2、2は光半導体搭載面5を上方に向けて整列させた状態で一体化することが好ましい。このように、複数のガイド2、2を一体化した部品22によれば、既存の半導体製造工程で容易に取り扱うことができ、光半導体モジュール1の生産性を高めることが可能となる。
The
図4に示す一体化部品22において、複数のガイド2、2は光半導体搭載面5を上方に向けて整列しており、この状態で干渉部23を介して搬送用の枠体21に支持されている。枠体21はワイヤーボンダ、ダイボンダ、モールド装置等のほとんど装置でレール上を滑るように搬送され、その際の保持用途や幅方向規制用途等に使用される。干渉部23はガイド2を固定する際の位置誤差を許容する変形部である。すなわち、ガイド2に各素子8、10を搭載する際、一体化部品22を加工位置まで順次搬送し、その上でガイド2を吸着や挟み込みにより固定する。この際の誤差を許容するために、変形可能な干渉部23を介して各ガイド2を枠体21で支持している。
In the integrated component 22 shown in FIG. 4, the plurality of
上述したような一体化部品22を用いて、各ガイド2の光半導体搭載面5および側面7にメッキ法を適用して配線層6を形成する。なお、図4は各ガイド2にメッキ配線層6を形成した状態を示している。次いで、ガイド2の光半導体搭載面5に光半導体素子8を搭載する。上述したように、光半導体素子8の固定はバンプ9を用いて実施する。また、光半導体素子8の位置合せは、ガイド2の位置決め用貫通孔4の位置と、光半導体素子8の発光面または受光面とを基準にして行う。位置合せ精度は概ね1μm以下である。
Using the integrated component 22 as described above, the
次に、光半導体素子8の裏面側に駆動用半導体素子10を固定する。駆動用半導体素子10の固定は、予め光半導体素子4の裏面に接着樹脂11を貼り付けておき、この接着樹脂11上に駆動用半導体素子10を載置して加熱圧着することにより行われる。続いて、ワイヤボンディングを実施して、駆動用半導体素子10とメッキ配線層6とを電気的に接続する。この後、光半導体素子8と駆動用半導体素子10を封止樹脂13で絶縁封止する。このような一連の製造工程が終了した後に、ガイド2の両端を枠体21から切り離すことによって、光半導体モジュール1が完成する。
Next, the driving
上述した第1の実施形態による光半導体モジュール1は、発光用光半導体素子8を駆動するドライバ素子や受光用光半導体素子8を駆動するレシーバ素子等の駆動用半導体素子10を、光半導体素子8上に積層した状態で内蔵している。従って、非常に微弱な電気信号を扱うアナログ回路部分の配線が短縮されることから、信号品質の劣化を大幅に低減することが可能となる。さらに、そのような駆動用半導体素子10を内蔵した光半導体モジュール1の小型化を実現することができる。また、光半導体モジュール1の小型化に加えて電気配線に一般的なメッキ配線を適用しているため、光半導体モジュール1の低コスト化を実現することが可能となる。これは多数の光伝送路が必要とされるLSIの光配線の実用化に大きく寄与するものである。
The
次に、本発明の第2の実施形態による光半導体モジュールについて、図5を参照して説明する。図5は本発明の第2の実施形態による光半導体モジュールの構成を示す断面図である。なお、第1の実施形態と同一部分には同一符号を付し、その説明を一部省略する。図5に示す第2の実施形態による光半導体モジュール30は、光半導体素子8と駆動用半導体素子10との接続にスループラグ31を利用したものである。なお、それ以外の構成については第1の実施形態と同様とされている。
Next, an optical semiconductor module according to a second embodiment of the present invention will be described with reference to FIG. FIG. 5 is a cross-sectional view showing the configuration of the optical semiconductor module according to the second embodiment of the present invention. In addition, the same code | symbol is attached | subjected to the same part as 1st Embodiment, and the description is partially abbreviate | omitted. The
すなわち、光半導体素子8はチップ内を貫通するスループラグ31を有しており、スループラグ31のチップ裏面側には電極が形成されている。駆動用半導体素子10はこのような光半導体素子8の裏面側に積層されている。具体的には、駆動用半導体素子10に形成されたバンプ32を光半導体素子8の裏面電極に接続することによって、光半導体素子8と駆動用半導体素子10との機械的な固定と電気的な接続が実施されている。このような光半導体モジュール30では、電気配線部分の距離がさらに短縮されることから、信号品質の劣化をより高度に抑制することが可能となる。
That is, the
次に、本発明の第3の実施形態による光半導体モジュールについて、図6および図7を参照して説明する。図6は本発明の第3の実施形態による光半導体モジュールの構成を示す断面図、図7は図6に示す光半導体モジュールの素子部分を示す断面図である。なお、第1の実施形態と同一部分には同一符号を付し、その説明を一部省略する。図6に示す第3の実施形態による光半導体モジュール40は、ガイド2の光半導体搭載面5に接合されたリードフレーム41で電気配線を構成している。
Next, an optical semiconductor module according to a third embodiment of the present invention will be described with reference to FIGS. FIG. 6 is a cross-sectional view showing a configuration of an optical semiconductor module according to the third embodiment of the present invention, and FIG. 7 is a cross-sectional view showing an element portion of the optical semiconductor module shown in FIG. In addition, the same code | symbol is attached | subjected to the same part as 1st Embodiment, and the description is partially abbreviate | omitted. In the
すなわち、図7に示すように、光半導体素子8はリードフレーム41上に搭載されている。光半導体素子8はバンプ9をリードフレーム41に接合することで接続・固定されている。このような光半導体素子8の裏面上には、第1の実施形態と同様に、接着樹脂11を介して駆動用半導体素子10が積層・固定されている。さらに、駆動用半導体素子10の図示を省略した電極は、ボンディングワイヤ12を介してリードフレーム41と電気的に接続されている。光半導体素子8および駆動用半導体素子10は封止樹脂13により絶縁封止されている。このようなリードフレーム41への各素子8、10の搭載工程や接続工程等は、一般的な半導体装置の組立工程を適用して実施することができる。
In other words, the
そして、上記したリードフレーム41上に各素子8、10を搭載して作製した素子モジュール42を、ガイド2の光半導体搭載面5に接着することで、光半導体モジュール40が構成されている。この光半導体モジュール40は第1の実施形態と同様に、ガイド2の位置決め用貫通孔4に光ファイバ3を差し込んで使用される。なお、リードフレーム41のガイド2から突き出た部分は、他の部品と接続する際のコネクタとして使用することができる。この部分はガイド2の側面に沿って折り曲げて電極として使用してもよい。
Then, the
第3の実施形態による光半導体モジュール40は、駆動用半導体素子10を光半導体素子8上に積層した状態で内蔵しているため、信号品質の劣化抑制と光半導体モジュール40の小型化を実現することができる。また、光半導体モジュール40の小型化に加えて、電気配線にリードフレーム41を適用しているため、光半導体モジュール40の製造コストを低減することができる。これは多数の光伝送路が必要とされるLSIの光配線の実用化に大きく寄与するものである。なお、素子8、10間の接続は、第2の実施形態と同様にスループラグを用いて実施してもよい。
Since the
次に、本発明の第4の実施形態による光半導体モジュールについて、図8、図9および図10を参照して説明する。図8は本発明の第4の実施形態による光半導体モジュールの構成を示す断面図、図9および図10は図8に示す光半導体モジュールの素子部分を示す断面図である。なお、第1の実施形態と同一部分には同一符号を付し、その説明を一部省略する。図8に示す第4の実施形態による光半導体モジュール50は、各素子8、10間の接続にスループラグ51、52を用いると共に、電気配線に駆動用半導体素子10に接続したリードフレーム53を用いたものである。
Next, an optical semiconductor module according to a fourth embodiment of the present invention will be described with reference to FIGS. FIG. 8 is a cross-sectional view showing a configuration of an optical semiconductor module according to the fourth embodiment of the present invention, and FIGS. 9 and 10 are cross-sectional views showing element portions of the optical semiconductor module shown in FIG. In addition, the same code | symbol is attached | subjected to the same part as 1st Embodiment, and the description is partially abbreviate | omitted. The
すなわち、光半導体素子8および駆動用半導体素子10はそれぞれチップ内を貫通するスループラグ51、52を有しており、スループラグ51、52のチップ裏面側には電極が形成されている。まず、図9に示すように、スループラグ52を有する駆動用半導体素子10を、リードフレーム53にバンプ54を用いて接続・固定する。次いで、駆動用半導体素子10上にバンプ55を用いて光半導体素子8を接続・固定する。さらに、光半導体素子8上にバンプ56を形成する。
That is, the
このような素子モジュール57のリードフレーム53を、図10に示すように所望形状に成形した後、ガイド2の光半導体搭載面5にバンプ56を用いて接合・固定する。なお、バンプ56は光半導体素子8の機械的な固定のみに用いられるものであり、他の固定構造を適用してもよい。そして、ガイド2に接合した素子モジュール57を封止樹脂13で絶縁封止することによって、光半導体モジュール50が構成される。この実施形態の光半導体モジュール50において、リードフレーム53のガイド2から突き出た部分は他の部品と接続する際のコネクタとして使用することができる。
The
第4の実施形態による光半導体モジュール50は、前述した各実施形態と同様に、駆動用半導体素子10を光半導体素子8上に積層した状態で内蔵しているため、信号品質の劣化抑制と光半導体モジュール40の小型化を実現することが可能となる。また、光半導体モジュール40の小型化に加えて、電気配線にリードフレーム41を適用しているため、光半導体モジュール40の製造コストを低減することができる。さらに、リードフレーム53の引き出し方向がガイド2の長手方向と同一であるため、他の部品と接続した際に薄型化することができる。
Since the
次に、本発明の第5の実施形態による光半導体モジュールについて、図11、図12および図13を参照して説明する。なお、第1、第2、第3および第4の実施形態と同一部分には同一符号を付し、その説明を一部省略する。これらの図に示す第5の実施形態による光半導体モジュール60は、電気配線にプリント配線板61を用いたものである。
Next, an optical semiconductor module according to a fifth embodiment of the present invention will be described with reference to FIGS. In addition, the same code | symbol is attached | subjected to the same part as 1st, 2nd, 3rd and 4th embodiment, and the description is partially abbreviate | omitted. The
図11に示す光半導体モジュール60は、第3の実施形態のリードフレーム41に代えてプリント配線板61を用いたものである。すなわち、光半導体素子8はバンプ9をプリント配線板61に接合することで接続・固定されている。光半導体素子8の裏面上には接着樹脂11を介して駆動用半導体素子10が積層・固定されている。さらに、駆動用半導体素子10の図示を省略した電極は、ボンディングワイヤ12を介してプリント配線板61と電気的に接続されている。光半導体素子8および駆動用半導体素子10は封止樹脂13により絶縁封止されている。このようなプリント配線板61への各素子8、10の搭載工程や接続工程等は、一般的な半導体装置の組立工程を適用して実施することができる。
An
そして、上記したプリント配線板61上に各素子8、10を搭載して作製した素子モジュール62を、ガイド2の光半導体搭載面5に接着することによって、光半導体モジュール60が構成される。この光半導体モジュール60は他の実施形態と同様に、ガイド2の位置決め用貫通孔4に光ファイバ3を差し込んで使用される。なお、プリント配線板61のガイド2から突き出た部分は、他の部品と接続する際のコネクタとして使用することができる。この部分はガイド2の側面に沿って折り曲げて電極として使用してもよい。
The
また、図12に示す光半導体モジュール60は、光半導体素子8と駆動用半導体素子10との接続に、第2の実施形態と同様にスループラグ31を適用したものである。さらに、図13に示す光半導体モジュール60は、第4の実施形態と同様に、各素子8、10間の接続にスループラグ51、52を用いると共に、電気配線に駆動用半導体素子10に接続されたプリント配線板61を用いたものである。図13に示す光半導体モジュール60はフレキシブルなプリント配線板61を適用しており、ガイド2から突き出た部分はガイド2の長手方向と同一方向に湾曲させて使用することができる。
Further, in the
第5の実施形態による光半導体モジュール60は、前述した各実施形態と同様に、駆動用半導体素子10を光半導体素子8上に積層した状態で内蔵しているため、信号品質の劣化抑制と光半導体モジュール60の小型化を実現することが可能となる。また、光半導体モジュール60の小型化に加えて、電気配線にプリント配線板61を適用しているため、光半導体モジュール40の製造コストを低減することができる。
Since the
なお、上述した各実施形態では光半導体素子8と駆動用半導体素子10との積層体を内蔵した光半導体モジュールについて説明したが、内蔵素子はこれらに限られるものではない。例えば、図14に示すように、駆動用半導体素子10上にさらに他の半導体素子や受動部品等の部品71を積層してもよい。また、光半導体素子8がガイドの光半導体搭載面に搭載されていれば、他の素子の積層順は特に限定されるものではない。なお、図14に示す電気配線72は前述した各実施形態に示したメッキ配線層、リードフレーム、プリント配線板のいずれであってもよい。また、図14ではガイドの図示を省略したが、光半導体モジュールの全体構成は前述した各実施形態と同様である。
In each of the above-described embodiments, the optical semiconductor module including the laminated body of the
次に、本発明の光半導体モジュールを適用した半導体装置の実施形態について、図15を参照して説明する。図15に示す半導体装置80は、信号処理用LSI81を有している。信号処理用LSI81は高速信号配線82を有する基板83上にバンプ84を介してフリップチップ接続されている。信号処理用LSI81と基板83との間にはアンダフィル剤85が充填されている。
Next, an embodiment of a semiconductor device to which the optical semiconductor module of the present invention is applied will be described with reference to FIG. A
信号処理用LSI81が搭載された基板83には、前述した各実施形態で構成を示した光半導体モジュール86が搭載されている。光半導体モジュール86の構成は第1ないし第5の実施形態のいずれであってもよい。光半導体モジュール86は、その内部の駆動用半導体素子が高速信号配線82と電気的に接続されるように、基板83上に接続・固定されている。光半導体モジュール86には光ファイバ87が接続されている。なお、図示を省略したが、基板83は電源、接地ライン、低速の制御信号ラインを構成する配線層を有しており、この配線層は基板83の下部に形成されたバンプ電極88に接続されている。
On the
上述した実施形態の半導体装置80によれば、光結合に簡易な構造の光半導体モジュール86を適用しているため、LSI配線に光配線を適用した配線構造を安価に実現することが可能となる。これはLSIの高速チップ間配線の低コスト化に大きく寄与するものである。従って、情報通信機器等の高度化や高性能化等を図ることが可能となる。なお、本発明の光半導体モジュールの用途はLSI配線に限定されるものではなく、各種の短距離光伝送に適用することができる。
According to the
1,30,40,50,60,86…光半導体モジュール、2…ガイド、3,87…光ファイバ、4…位置決め用貫通孔、5…光半導体搭載面、6…メッキ配線層、8…光半導体素子、10…駆動用半導体素子、12…ボンディングワイヤ、21…枠体、31,51,52…スループラグ、41,53…リードフレーム、61…プリント配線板、81…信号処理用LSI、82…高速信号配線、83…基板。
DESCRIPTION OF
Claims (5)
前記光伝送路の一端面と発光面または受光面が対向するように、前記ガイドの前記光半導体搭載面に搭載された光半導体素子と、
前記光半導体素子上に積層された半導体素子と
を具備することを特徴とする光半導体モジュール。 A guide having a positioning part of the optical transmission line, and an optical semiconductor mounting surface at which one end face of the optical transmission line arranged in the positioning part is exposed;
An optical semiconductor element mounted on the optical semiconductor mounting surface of the guide so that one end surface of the optical transmission path and a light emitting surface or a light receiving surface face each other;
An optical semiconductor module comprising: a semiconductor element stacked on the optical semiconductor element.
少なくとも前記光半導体搭載面に形成されたメッキ配線層、前記光半導体搭載面に接合されたリードフレーム、前記半導体素子に接続されたリードフレーム、前記光半導体搭載面に接合されたプリント配線板、および前記半導体素子に接続されたプリント配線板から選ばれる電気配線を有することを特徴とする半導体モジュール。 The optical semiconductor module according to claim 1,
A plated wiring layer formed on at least the optical semiconductor mounting surface, a lead frame bonded to the optical semiconductor mounting surface, a lead frame connected to the semiconductor element, a printed wiring board bonded to the optical semiconductor mounting surface, and A semiconductor module comprising electrical wiring selected from printed wiring boards connected to the semiconductor element.
前記光半導体素子と前記半導体素子とは、少なくともボンディングワイヤまたは前記素子内のスループラグを介して、電気的に接続されていることを特徴とする光半導体モジュール。 The optical semiconductor module according to claim 1 or 2,
The optical semiconductor module, wherein the optical semiconductor element and the semiconductor element are electrically connected through at least a bonding wire or a through plug in the element.
複数の前記ガイドを、前記光半導体搭載面を上方に向けて整列させ、かつ枠体で連結した状態で一体的に作製する工程と、
前記複数のガイドの前記光半導体搭載面に前記光半導体素子と前記半導体素子とを積層しつつ搭載する工程と
を具備することを特徴とする光半導体モジュールの製造方法。 In manufacturing the optical semiconductor module according to claim 1,
A plurality of the guides are integrally manufactured in a state in which the optical semiconductor mounting surface is aligned upward and connected by a frame,
And a step of stacking and mounting the optical semiconductor element and the semiconductor element on the optical semiconductor mounting surface of the plurality of guides.
前記光半導体モジュールが搭載され、かつ前記光半導体モジュールの前記半導体素子と接続された信号配線を有する基板と、
前記基板上に搭載され、かつ前記基板の信号配線と接続された信号処理用半導体素子と
を具備することを特徴とする半導体装置。 An optical semiconductor module according to any one of claims 1 to 3,
A substrate on which the optical semiconductor module is mounted and having signal wiring connected to the semiconductor element of the optical semiconductor module;
A semiconductor device comprising: a signal processing semiconductor element mounted on the substrate and connected to a signal wiring of the substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004233750A JP2006054259A (en) | 2004-08-10 | 2004-08-10 | Optical semiconductor module, its manufacturing method and semiconductor device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004233750A JP2006054259A (en) | 2004-08-10 | 2004-08-10 | Optical semiconductor module, its manufacturing method and semiconductor device using the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006054259A true JP2006054259A (en) | 2006-02-23 |
Family
ID=36031552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004233750A Withdrawn JP2006054259A (en) | 2004-08-10 | 2004-08-10 | Optical semiconductor module, its manufacturing method and semiconductor device using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006054259A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006012780B3 (en) * | 2006-03-17 | 2007-06-06 | Infineon Technologies Ag | Optical coupler for interconversion of optical and electrical signals for mobile phones and cameras has optical and integrated circuit semiconductor chips in housing with light conductor and conductive film contact |
WO2013069743A1 (en) * | 2011-11-10 | 2013-05-16 | シチズンホールディングス株式会社 | Optical integrated device |
US8608388B2 (en) | 2009-04-27 | 2013-12-17 | Sharp Kabushiki Kaisha | Semiconductor device and connector |
-
2004
- 2004-08-10 JP JP2004233750A patent/JP2006054259A/en not_active Withdrawn
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006012780B3 (en) * | 2006-03-17 | 2007-06-06 | Infineon Technologies Ag | Optical coupler for interconversion of optical and electrical signals for mobile phones and cameras has optical and integrated circuit semiconductor chips in housing with light conductor and conductive film contact |
US7476036B2 (en) | 2006-03-17 | 2009-01-13 | Infineon Technologies Ag | Optocoupler for converting optical signals into electrical signals and vice versa |
US8608388B2 (en) | 2009-04-27 | 2013-12-17 | Sharp Kabushiki Kaisha | Semiconductor device and connector |
WO2013069743A1 (en) * | 2011-11-10 | 2013-05-16 | シチズンホールディングス株式会社 | Optical integrated device |
CN103931063A (en) * | 2011-11-10 | 2014-07-16 | 西铁城控股株式会社 | Optical integrated device |
JPWO2013069743A1 (en) * | 2011-11-10 | 2015-04-02 | シチズンホールディングス株式会社 | Optical integrated device |
EP2779332A4 (en) * | 2011-11-10 | 2015-11-25 | Citizen Holdings Co Ltd | Optical integrated device |
US9631781B2 (en) | 2011-11-10 | 2017-04-25 | Citizen Watch Co., Ltd. | Optical integrated device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8018526B2 (en) | Optical device module, fabrication method thereof, optical device unit and fabrication method thereof | |
US7306377B2 (en) | Integrated optical sub-assembly having epoxy chip package | |
US7470069B1 (en) | Optoelectronic MCM package | |
US8285087B2 (en) | Optical interconnection system using optical printed circuit board having one-unit optical waveguide integrated therein | |
JP5840411B2 (en) | Opto-electric mixed flexible printed wiring board and method for mounting light receiving and emitting element thereof | |
US9341791B2 (en) | Optical module, manufacturing method of optical module and optical communication device | |
US20080008477A1 (en) | Optical transmission between devices on circuit board | |
KR100871251B1 (en) | Optical module | |
JP2006053266A (en) | Optical semiconductor module and semiconductor apparatus using the same | |
US8110929B2 (en) | Semiconductor module | |
CN105339820A (en) | Optical-module member, optical module, and electronic device | |
KR100802854B1 (en) | Lsi package, mounting body and manufacturing method thereof | |
JP2007071980A (en) | Optical module | |
US8179620B2 (en) | Optical module | |
WO2017037828A1 (en) | Endoscope, electronic unit, and electronic unit manufacturing method | |
WO2007088959A1 (en) | Optical module | |
JP4397735B2 (en) | Optical module, optical module ceramic substrate, coupling structure between optical module and optical fiber connector plug | |
US20120236579A1 (en) | Flexible wiring module and flexible wiring device | |
JP2006054259A (en) | Optical semiconductor module, its manufacturing method and semiconductor device using the same | |
WO2008121075A1 (en) | Optical interconnect structure and method | |
US9431568B2 (en) | Optical receiver method and apparatus | |
JP2009071094A (en) | Substrate with built-in component | |
JP4654807B2 (en) | Optical information processing equipment | |
JP2013020080A (en) | Optical module and manufacturing method of the same | |
JP2006059882A (en) | Optical semiconductor module, its manufacturing method and lsi package with interface module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071106 |