JP2006053405A - アレイ基板の製造方法及びそれを用いた液晶表示装置の製造方法 - Google Patents
アレイ基板の製造方法及びそれを用いた液晶表示装置の製造方法 Download PDFInfo
- Publication number
- JP2006053405A JP2006053405A JP2004235714A JP2004235714A JP2006053405A JP 2006053405 A JP2006053405 A JP 2006053405A JP 2004235714 A JP2004235714 A JP 2004235714A JP 2004235714 A JP2004235714 A JP 2004235714A JP 2006053405 A JP2006053405 A JP 2006053405A
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- resist pattern
- array substrate
- film
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 91
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 65
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title abstract description 42
- 230000007547 defect Effects 0.000 claims abstract description 43
- 238000007689 inspection Methods 0.000 claims abstract description 27
- 230000003287 optical effect Effects 0.000 claims abstract description 26
- 230000001788 irregular Effects 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 239000010409 thin film Substances 0.000 claims description 21
- 239000002184 metal Substances 0.000 abstract description 43
- 229910052751 metal Inorganic materials 0.000 abstract description 43
- 238000004040 coloring Methods 0.000 abstract 6
- 239000010408 film Substances 0.000 description 123
- 230000001681 protective effect Effects 0.000 description 21
- 239000003990 capacitor Substances 0.000 description 16
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- 238000000206 photolithography Methods 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 8
- 230000008439 repair process Effects 0.000 description 8
- 239000010936 titanium Substances 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 238000012958 reprocessing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133553—Reflecting elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Nanotechnology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Optical Filters (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】本発明は、反射型や半透過型の液晶表示装置に用いられるアレイ基板の製造方法及びそれを用いた液晶表示装置の製造方法に関し、製造コストを削減しつつ良好な表示品質の得られるアレイ基板の製造方法及びそれを用いた液晶表示装置の製造方法を提供することを目的とする。
【解決手段】不規則な凹凸を表面に有する下地層を基板上に形成し、下地層表面に倣った凹凸を有する金属膜５１を下地層上に形成し、金属膜５１上に着色レジスト層を形成し、着色レジスト層をパターニングして規則的に配列する着色レジストパターン５２を形成し、着色レジストパターン５２の欠陥を光学的に検出するための光学検査を行い、光学検査により検出された着色レジストパターン５２の欠陥を修復し、着色レジストパターン５２をマスクとして金属膜５１をエッチングする。
【選択図】図１
【解決手段】不規則な凹凸を表面に有する下地層を基板上に形成し、下地層表面に倣った凹凸を有する金属膜５１を下地層上に形成し、金属膜５１上に着色レジスト層を形成し、着色レジスト層をパターニングして規則的に配列する着色レジストパターン５２を形成し、着色レジストパターン５２の欠陥を光学的に検出するための光学検査を行い、光学検査により検出された着色レジストパターン５２の欠陥を修復し、着色レジストパターン５２をマスクとして金属膜５１をエッチングする。
【選択図】図１
Description
本発明は、アレイ基板の製造方法及びそれを用いた液晶表示装置の製造方法に関し、特に、反射型や半透過型の液晶表示装置に用いられるアレイ基板の製造方法及びそれを用いた液晶表示装置の製造方法に関する。
薄膜トランジスタ（ＴＦＴ）基板等のアレイ基板は、一般に以下のような工程を繰り返して作製される。まず、絶縁性基板上にスパッタ法やＣＶＤ法等を用いて導電性薄膜や絶縁性薄膜を成膜する。次に、成膜された薄膜上の全面にフォトレジストを塗布してレジスト層を形成し、所定のフォトマスクを介して露光して現像し、所定形状のレジストパターンを形成する。次に、レジストパターンをエッチングマスクとして用いて薄膜をエッチングし、所定形状の薄膜を形成して、その後レジストパターンを剥離する。
近年では液晶表示装置の高精細化に伴い、配線の厚膜化や画素の高開口率化が必要になっている。このため、ＴＦＴ上に形成される保護膜として、窒化珪素（ＳｉＮ）膜等ではなく、スピンコート法等を用いて形成できる有機絶縁膜が用いられることが多くなっている。有機絶縁膜は比較的厚い膜厚に形成するのが容易なため、配線の厚膜化によって形成される段差を平坦化できる。また、有機絶縁膜を厚膜に形成することによって、画素電極とドレインバスラインとの間に生じる寄生容量Ｃｄｓを低減できるため、画素の高開口率化が可能になる。
反射型や半透過型の液晶表示装置では、反射電極の表面に凹凸を形成し、入射した光を散乱反射させて反射表示特性を向上させる構成がある。反射電極の凹凸は、下層の有機絶縁膜の表面に種々の方法を用いて凹凸を設けることにより形成される。有機絶縁膜表面の凹凸は、画素毎に不規則な形状で形成されることがある。有機絶縁膜表面に不規則な凹凸が形成された後の工程では、例えば反射電極間の短絡等の不良が発生しても、パターン比較により欠陥を光学的に検出する光学検査が困難である。このため従来は、ＴＦＴ基板が完成した後にテスタを用いて短絡欠陥のアドレスを特定し、レーザリペア等により短絡部を切断して欠陥を修復している。本来であれば短絡欠陥の生じた反射電極の層だけを修復すればよいが、特に高開口率のＴＦＴ基板では短絡部に重なり合ったドレインバスライン等の他の配線まで切断されてしまう場合がある。したがって、点欠陥等が増加しかつリペア工数が増加するため、液晶表示装置の表示品質が低下し、製造コストが増加してしまうという問題が生じている。
本発明の目的は、液晶表示装置の製造コストを削減しつつ良好な表示品質の得られるアレイ基板の製造方法及びそれを用いた液晶表示装置の製造方法を提供することにある。
上記目的は、不規則な凹凸を表面に有する下地層を基板上に形成し、前記下地層表面に倣った凹凸を有する薄膜を前記下地層上に形成し、前記薄膜上にレジスト層を形成し、前記レジスト層をパターニングして規則的に配列するレジストパターンを形成し、前記レジストパターンの欠陥を光学的に検出するための光学検査を行い、前記レジストパターンをマスクとして前記薄膜をエッチングすることを特徴とするアレイ基板の製造方法によって達成される。
本発明によれば、液晶表示装置の製造コストを削減しつつ良好な表示品質が得られる。
本発明の一実施の形態によるアレイ基板の製造方法及びそれを用いた液晶表示装置の製造方法について図１乃至図９を用いて説明する。図１及び図２は、本実施の形態による反射型液晶表示装置のＴＦＴ基板の製造方法を模式的に示している。図３は、本実施の形態による反射型液晶表示装置のＴＦＴ基板の製造工程の要部を示すフローチャートである。図１（ａ）に示すように、まず図中左右方向に延びるゲートバスライン１２と、図中上下方向に延びるドレインバスライン１４とを基板上に形成する。ゲートバスライン１２及びドレインバスライン１４により画定された画素領域には、画素毎に不規則な配置パターンで配置される構造物５０を形成する。その後、例えば有機絶縁膜を基板全面に塗布し、所定の処理を施して有機絶縁膜表面に皺状凹凸を形成する。有機絶縁膜表面に形成される皺状凹凸は、画素毎に不規則な形状に形成されている構造物５０により方位が制御されるため、画素毎に不規則な形状に形成される。これにより、不規則な凹凸を有する下地層が基板上に形成される。
次に、図１（ｂ）に示すように、例えば光反射性を有する金属膜５１を基板上の全面に成膜する（図３のステップＳ１）。金属膜５１表面には、下地層の表面に倣って凹凸が形成される。続いて、金属膜５１上の全面に着色レジストを塗布し、着色レジスト層を形成する（ステップＳ２）。次に、フォトマスクを用いて着色レジスト層を露光して（ステップＳ３）現像し（ステップＳ４）、画素領域毎に規則的に配列する着色レジストパターン５２を形成する。
次に、着色レジストパターン５２の欠陥を光学的に検出するための光学検査を行う（ステップＳ５）。画素領域毎に形成された着色レジストパターン５２により光透過率が減少するため、この光学検査では金属膜５１表面の凹凸が認識されないようになっている。したがって、金属膜５１表面の不規則な凹凸による画素毎のコントラストの変化が生じないため、パターン比較によって着色レジストパターン５２の欠陥を光学的に容易に検出できる。光学検査の結果、着色レジストパターン５２に欠陥が生じていなければエッチング工程（ステップＳ６）に進む。着色レジストパターン５２に、数画素に及ぶ欠陥や数多くの欠陥が生じていれば、着色レジストパターン５２を剥離し（ステップＳ７）、ステップＳ２に戻って再処理を行う。着色レジストパターン５２に生じた欠陥が数箇所程度であれば、欠陥修復工程（ステップＳ８）に進む。図１（ｂ）に示す基板では、隣り合う着色レジストパターン５２が接続部５４を介して互いに接続された欠陥が生じている。仮にこのままの状態で金属膜５１をエッチングしてしまうと、両画素領域に形成される反射電極１７が短絡してしまうことになる。本実施の形態では、金属膜５１をエッチングする前に、例えば低波長のレーザ光を照射して接続部５４を切断する。これにより、図２（ａ）に示すように、着色レジストパターン５２の欠陥が修復される。
次に、着色レジストパターン５２をエッチングマスクとして用いて金属膜５１をエッチングする（ステップＳ６）。これにより、画素領域毎に反射電極１７が形成される。続いて、図２（ｂ）に示すように、着色レジストパターン５２を剥離する（ステップＳ９）。反射電極１７の表面には、下地層の凹凸に倣って凹凸が形成される。以上の工程を経て、ＴＦＴ基板が完成する。なお、本実施の形態では、金属膜５１表面の凹凸が光学的に認識されないためのレジストパターンとして着色レジストパターン５２を用いているが、膜厚の厚い厚膜レジストパターンを用いてもよい。厚膜レジストパターンは、通常用いられるレジストを厚い膜厚に塗布することにより得られる。厚膜レジストパターンを用いることによって、レジストパターンの光透過率が減少するとともに、レジストパターンの表面が平坦化される。このため、金属膜５１表面の不規則な凹凸による画素毎のコントラストの変化が認識され難くなり、パターン比較によるレジストパターンの光学検査が容易になる。
本実施の形態では、画素毎に不規則な凹凸を有する金属膜５１をパターニングする際に、着色レジストパターン５２（又は厚膜レジストパターン）が用いられている。このため、画素毎のコントラストの変化が認識され難くなり、パターン比較による光学検査が容易になっている。また本実施の形態では、着色レジストパターン５２を形成した後であって金属膜５１をエッチングする前に、着色レジストパターン５２の光学検査及び欠陥修復を行っている。このため、欠陥のない着色レジストパターン５２をマスクとして金属膜５１がエッチングされることになるので、反射電極１７に短絡等の欠陥が生じることがない。途中工程で行われる着色レジストパターン５２の光学検査及び欠陥修復は、ＴＦＴ基板完成後の反射電極１７の欠陥検査及び欠陥修復に比較して容易であるため、欠陥修復工程の工数増加や点欠陥の増加を抑えることができる。したがって、本実施の形態によるアレイ基板の製造方法を用いれば、良好な表示品質の液晶表示装置を低コストで製造できるようになる。
以下、本実施の形態によるアレイ基板の製造方法及びそれを用いた液晶表示装置の製造方法について、実施例を用いてより具体的に説明する。
（実施例１）
まず、本実施の形態の実施例１によるアレイ基板の製造方法及びそれを用いた液晶表示装置の製造方法について説明する。図４は、本実施例によるアレイ基板の製造方法を用いて作製されたＴＦＴ基板のＴＦＴ近傍の断面構成を示している。図４に示すように、絶縁性を有するガラス基板１０上には、例えばアルミニウム（Ａｌ）／窒化モリブデン（ＭｏＮ）／Ｍｏの積層からなるゲート電極（ゲートバスライン）１２が形成されている。ゲート電極１２上の基板全面には、例えばＳｉＮ膜からなる絶縁膜（ゲート絶縁膜）３０が形成されている。絶縁膜３０上には、アモルファスシリコン（ａ−Ｓｉ）からなる所定形状の動作半導体層２８が形成されている。動作半導体層２８上には、例えばＳｉＮ膜からなるチャネル保護膜２３が形成されている。チャネル保護膜２３上には、ドレイン電極２１とソース電極２２とが所定の間隙を介して互いに対向して形成されている。ドレイン電極２１及びソース電極２２は、例えばチタン（Ｔｉ）／Ａｌ／Ｔｉの積層により形成されている。ドレイン電極２１は、隣接するドレインバスライン１４に電気的に接続されている。ドレイン電極２１及びソース電極２２上の基板全面には、例えばＳｉＮ膜からなる保護膜３２が形成されている。保護膜３２上の全面には、皺状の表面を有する有機絶縁膜３４が形成されている。有機絶縁膜３４上の画素領域毎には、例えばＭｏ／Ａｌの積層からなる反射電極（画素電極）１７が形成されている。反射電極１７は、ソース電極２２上の有機絶縁膜３４及び保護膜３２が開口されたコンタクトホール２４を介して、ソース電極２２に電気的に接続されている。
まず、本実施の形態の実施例１によるアレイ基板の製造方法及びそれを用いた液晶表示装置の製造方法について説明する。図４は、本実施例によるアレイ基板の製造方法を用いて作製されたＴＦＴ基板のＴＦＴ近傍の断面構成を示している。図４に示すように、絶縁性を有するガラス基板１０上には、例えばアルミニウム（Ａｌ）／窒化モリブデン（ＭｏＮ）／Ｍｏの積層からなるゲート電極（ゲートバスライン）１２が形成されている。ゲート電極１２上の基板全面には、例えばＳｉＮ膜からなる絶縁膜（ゲート絶縁膜）３０が形成されている。絶縁膜３０上には、アモルファスシリコン（ａ−Ｓｉ）からなる所定形状の動作半導体層２８が形成されている。動作半導体層２８上には、例えばＳｉＮ膜からなるチャネル保護膜２３が形成されている。チャネル保護膜２３上には、ドレイン電極２１とソース電極２２とが所定の間隙を介して互いに対向して形成されている。ドレイン電極２１及びソース電極２２は、例えばチタン（Ｔｉ）／Ａｌ／Ｔｉの積層により形成されている。ドレイン電極２１は、隣接するドレインバスライン１４に電気的に接続されている。ドレイン電極２１及びソース電極２２上の基板全面には、例えばＳｉＮ膜からなる保護膜３２が形成されている。保護膜３２上の全面には、皺状の表面を有する有機絶縁膜３４が形成されている。有機絶縁膜３４上の画素領域毎には、例えばＭｏ／Ａｌの積層からなる反射電極（画素電極）１７が形成されている。反射電極１７は、ソース電極２２上の有機絶縁膜３４及び保護膜３２が開口されたコンタクトホール２４を介して、ソース電極２２に電気的に接続されている。
次に、本実施例によるアレイ基板の製造方法及びそれを用いた液晶表示装置の製造方法について説明する。図５乃至図９は、本実施例によるアレイ基板の製造方法を示している。まず、ガラス基板１０上の全面にＡｌ／ＭｏＮ／Ｍｏをこの順に成膜して金属膜を形成する。次に、金属膜上にレジストを塗布してレジスト層を形成する。続いて、フォトリソグラフィ法を用いてレジスト層をパターニングし、ゲートバスライン１２、蓄積容量バスライン１８及び構造物５０の形成領域にレジストパターンを形成する。このレジストパターンをマスクとして金属膜をエッチングし、その後レジストパターンを剥離して、図５に示すようにゲートバスライン１２、蓄積容量バスライン１８及び構造物５０を形成する。構造物５０は、画素毎に不規則な配置パターンで形成される。
次に、ＳｉＮ膜、ａ−Ｓｉ層、ＳｉＮ膜をこの順に連続成膜し、基板全面にレジストを塗布してレジスト層を形成する。続いて、フォトリソグラフィ法を用いてレジスト層をパターニングし、チャネル保護膜２３の形成領域にレジストパターンを形成する。このレジストパターンをマスクとして上層のＳｉＮ膜をエッチングし、その後レジストパターンを剥離して、チャネル保護膜２３を形成する。次に、Ｔｉ／Ａｌ／Ｔｉをこの順に成膜して金属膜を形成する。次に、金属膜上にレジストを塗布してレジスト層を形成する。次に、フォトリソグラフィ法を用いてレジスト層をパターニングし、ドレイン電極２１、ソース電極２２、ドレインバスライン１４及び蓄積容量電極１９の形成領域にレジストパターンを形成する。このレジストパターンをマスクとして金属膜をエッチングし、その後レジストパターンを剥離して、ドレイン電極２１、ソース電極２２、ドレインバスライン１４及び蓄積容量電極１９を形成する。
次に、ドレイン電極２１、ソース電極２２、ドレインバスライン１４及び蓄積容量電極１９上の基板全面に例えばＳｉＮ膜を成膜し、保護膜３２を形成する。次に、保護膜３２上の全面にレジストを塗布してレジスト層を形成する。続いて、フォトリソグラフィ法を用いてレジスト層をパターニングし、コンタクトホールの形成領域が開口されたレジストパターンを形成する。このレジストパターンをマスクとして保護膜３２をエッチングし、その後レジストパターンを剥離して、ソース電極２２上のコンタクトホール２４’、及び蓄積容量電極１９上のコンタクトホール２６’を形成する。
次に、保護膜３２上の全面に有機絶縁膜（平坦化膜、レジスト膜等）３４を塗布形成する。次に、有機絶縁膜３４をコンタクトホール２４’、２６’と同位置で開口し、図６に示すようにコンタクトホール２４、２６を形成する。次に、１５０℃で１時間の熱処理を行った後、ＰＨ３を４０ｓｃｃｍ、１００Ｗ、加速電圧２０ｋＶ程度の条件でイオンドープする。その後、２１５℃で１時間の熱処理を再度行う。これにより、有機絶縁膜３４の表面には、構造物５０により方位が制御されて画素毎に不規則な形状を有する皺状凹凸部５６が形成される。
次に、図７に示すように、有機絶縁膜３４上の全面にＭｏ／Ａｌをこの順に成膜し、金属膜５１を形成する。金属膜５１表面には、有機絶縁膜３４表面に倣って皺状凹凸が形成される。次に、着色レジスト（例えば黒色レジスト）を金属膜５１上の全面に塗布して、膜厚１．５μｍ〜２．０μｍの着色レジスト層を形成する。続いて、フォトリソグラフィ法を用いて着色レジスト層をパターニングし、画素領域毎に規則的に配列する着色レジストパターン５２を形成する。
次に、光学検査装置を用い、着色レジストパターン５２の光学検査を行う。この光学検査では、画素領域毎に形成された着色レジストパターン５２によって、金属膜５１表面の皺状凹凸が認識されないようになっている。したがって、金属膜５１表面の不規則な凹凸による画素毎のコントラストの変化が生じないため、パターン比較によって着色レジストパターン５２の欠陥を光学的に容易に検出できる。光学検査の結果、例えば図７に示すように、隣り合う着色レジストパターン５２間が接続部５４を介して互いに接続された欠陥が検出される。このような欠陥が検出された場合、金属膜５１をエッチングする前に、例えば低波長のレーザ光を照射して接続部５４を切断する。これにより、図８に示すように、着色レジストパターン５２の欠陥が修復される。なお、数画素に及ぶ欠陥や数多くの欠陥が着色レジストパターン５２に生じていれば、着色レジストパターン５２を剥離して再処理を行ってもよい。
次に、着色レジストパターン５２をマスクとして金属膜５１をエッチングし、その後着色レジストパターン５２を剥離して、図９に示すように画素領域毎に反射電極１７を形成する。反射電極１７は、コンタクトホール２４を介してＴＦＴ２０のソース電極２２に電気的に接続され、コンタクトホール２６を介して蓄積容量電極１９に電気的に接続される。反射電極１７表面には、有機絶縁膜３４表面に倣った皺状凹凸部５７が形成される。続いて、例えば２１５℃で１時間の熱処理を行い、反射型液晶表示装置のＴＦＴ基板が完成する。その後、ＴＦＴ基板とＣＦ工程を経て作製されたＣＦ基板とを貼り合わせて両基板間に液晶を封止するセル工程、及びドライバＩＣ等を実装するモジュール工程を経て、液晶表示装置が完成する。
（実施例２）
次に、本実施の形態の実施例２によるアレイ基板の製造方法について、既に示した図５乃至図９を参照しつつ説明する。まず、ガラス基板１０上の全面にＡｌ／ＭｏＮ／Ｍｏをこの順に成膜して金属膜を形成する。次に、金属膜上にレジストを塗布してレジスト層を形成する。続いて、フォトリソグラフィ法を用いてレジスト層をパターニングし、ゲートバスライン１２、蓄積容量バスライン１８及び構造物５０の形成領域にレジストパターンを形成する。このレジストパターンをマスクとして金属膜をエッチングし、その後レジストパターンを剥離して、ゲートバスライン１２、蓄積容量バスライン１８及び構造物５０を形成する（図５参照）。構造物５０は、画素毎に不規則な配置パターンで形成される。
次に、本実施の形態の実施例２によるアレイ基板の製造方法について、既に示した図５乃至図９を参照しつつ説明する。まず、ガラス基板１０上の全面にＡｌ／ＭｏＮ／Ｍｏをこの順に成膜して金属膜を形成する。次に、金属膜上にレジストを塗布してレジスト層を形成する。続いて、フォトリソグラフィ法を用いてレジスト層をパターニングし、ゲートバスライン１２、蓄積容量バスライン１８及び構造物５０の形成領域にレジストパターンを形成する。このレジストパターンをマスクとして金属膜をエッチングし、その後レジストパターンを剥離して、ゲートバスライン１２、蓄積容量バスライン１８及び構造物５０を形成する（図５参照）。構造物５０は、画素毎に不規則な配置パターンで形成される。
次に、ＳｉＮ膜、ａ−Ｓｉ層、ＳｉＮ膜をこの順に連続成膜し、基板全面にレジストを塗布してレジスト層を形成する。続いて、フォトリソグラフィ法を用いてレジスト層をパターニングし、チャネル保護膜２３の形成領域にレジストパターンを形成する。このレジストパターンをマスクとして上層のＳｉＮ膜をエッチングし、その後レジストパターンを剥離して、チャネル保護膜２３を形成する。次に、Ｔｉ／Ａｌ／Ｔｉをこの順に成膜して金属膜を形成する。次に、金属膜上にレジストを塗布してレジスト層を形成する。次に、フォトリソグラフィ法を用いてレジスト層をパターニングし、ドレイン電極２１、ソース電極２２、ドレインバスライン１４及び蓄積容量電極１９の形成領域にレジストパターンを形成する。このレジストパターンをマスクとして金属膜をエッチングし、その後レジストパターンを剥離して、ドレイン電極２１、ソース電極２２、ドレインバスライン１４及び蓄積容量電極１９を形成する。
次に、ドレイン電極２１、ソース電極２２、ドレインバスライン１４及び蓄積容量電極１９上の基板全面に例えばＳｉＮ膜を成膜し、保護膜３２を形成する。次に、保護膜３２上の全面にレジストを塗布してレジスト層を形成する。続いて、フォトリソグラフィ法を用いてレジスト層をパターニングし、コンタクトホールの形成領域が開口されたレジストパターンを形成する。このレジストパターンをマスクとして保護膜３２をエッチングし、その後レジストパターンを剥離して、ソース電極２２上のコンタクトホール２４’、及び蓄積容量電極１９上のコンタクトホール２６’を形成する。
次に、保護膜３２上の全面に有機絶縁膜（平坦化膜、レジスト膜等）３４を塗布形成する。次に、有機絶縁膜３４をコンタクトホール２４’、２６’と同位置で開口し、コンタクトホール２４、２６を形成する。次に、１５０℃で１時間の熱処理を行った後、ＰＨ３を４０ｓｃｃｍ、１００Ｗ、加速電圧２０ｋＶ程度の条件でイオンドープする。その後、２１５℃で１時間の熱処理を再度行う。これにより、有機絶縁膜３４の表面には、構造物５０により方位が制御されて画素毎に不規則な形状を有する皺状凹凸部５６が形成される（図６参照）。
次に、有機絶縁膜３４上の全面にＭｏ／Ａｌをこの順に成膜し、金属膜５１を形成する（図７参照）。金属膜５１表面には、有機絶縁膜３４表面に倣って皺状凹凸が形成される。次に、金属膜５１上の全面にレジストを塗布してレジスト層を形成する。一般にレジスト層は膜厚１．５μｍ〜２．０μｍ程度に形成されるが、本実施例ではレジスト層を膜厚約３．０μｍ以上の厚い膜厚に形成する。ただし、レジスト層の膜厚が厚いとフォトリソグラフィ工程のタクトタイムが長くなってしまうため、レジスト層の膜厚は約４．０μｍ以下であることが望ましい。続いて、３．０μｍ〜４．０μｍ程度の厚い膜厚に形成された厚膜レジスト層をフォトリソグラフィ法によりパターニングする。これにより、図７に示した着色レジストパターン５２と同様に画素領域毎に規則的に配列し、３．０μｍ〜４．０μｍ程度の膜厚を有する厚膜レジストパターンを形成する。
次に、光学検査装置を用い、厚膜レジストパターンの光学検査を行う。この光学検査では、画素領域毎に形成された厚膜レジストパターンによって、金属膜５１表面の皺状凹凸が認識されないようになっている。したがって、金属膜５１表面の不規則な凹凸による画素毎のコントラストの変化が生じないため、パターン比較によって厚膜レジストパターンの欠陥を光学的に容易に検出できる。光学検査の結果、隣り合う厚膜レジストパターン間が接続部５４を介して互いに接続された欠陥が検出される。このような欠陥が検出された場合、金属膜５１をエッチングする前に、例えば低波長のレーザ光を照射して接続部５４を切断する。これにより、図８に示した着色レジストパターン５２と同様に、厚膜レジストパターンの欠陥が修復される。なお、数画素に及ぶ欠陥や数多くの欠陥が厚膜レジストパターンに生じていれば、厚膜レジストパターンを剥離して再処理を行ってもよい。
次に、厚膜レジストパターンをマスクとして金属膜５１をエッチングし、その後厚膜レジストパターンを剥離して、画素領域毎に反射電極１７を形成する（図９参照）。反射電極１７は、コンタクトホール２４を介してＴＦＴ２０のソース電極２２に電気的に接続され、コンタクトホール２６を介して蓄積容量電極１９に電気的に接続される。反射電極１７表面には、有機絶縁膜３４表面に倣った皺状凹凸部５７が形成される。続いて、例えば２１５℃で１時間の熱処理を行い、反射型液晶表示装置のＴＦＴ基板が完成する。
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態では、反射型の液晶表示装置を例に挙げたが、本発明はこれに限らず、半透過型の液晶表示装置にも適用できる。
例えば、上記実施の形態では、反射型の液晶表示装置を例に挙げたが、本発明はこれに限らず、半透過型の液晶表示装置にも適用できる。
また上記実施の形態では、チャネル保護膜型のＴＦＴを備えたＴＦＴ基板を例に挙げたが、本発明はこれに限らず、チャネルエッチ型のＴＦＴを備えたＴＦＴ基板にも適用できる。
以上説明した実施の形態によるアレイ基板の製造方法及びそれを用いた液晶表示装置の製造方法は、以下のようにまとめられる。
（付記１）
不規則な凹凸を表面に有する下地層を基板上に形成し、
前記下地層表面に倣った凹凸を有する薄膜を前記下地層上に形成し、
前記薄膜上にレジスト層を形成し、
前記レジスト層をパターニングして規則的に配列するレジストパターンを形成し、
前記レジストパターンの欠陥を光学的に検出するための光学検査を行い、
前記レジストパターンをマスクとして前記薄膜をエッチングすること
を特徴とするアレイ基板の製造方法。
（付記２）
付記１記載のアレイ基板の製造方法において、
前記レジストパターンは、前記薄膜の有する凹凸が前記光学検査で認識されないように形成されること
を特徴とするアレイ基板の製造方法。
（付記３）
付記２記載のアレイ基板の製造方法において、
前記レジストパターンは着色レジストパターンであること
を特徴とするアレイ基板の製造方法。
（付記４）
付記２記載のアレイ基板の製造方法において、
前記レジストパターンは膜厚の厚い厚膜レジストパターンであること
を特徴とするアレイ基板の製造方法。
（付記５）
付記４記載のアレイ基板の製造方法において、
前記厚膜レジストパターンの膜厚は、３．０μｍ以上４．０μｍ以下であること
を特徴とするアレイ基板の製造方法。
（付記６）
付記１乃至５のいずれか１項に記載のアレイ基板の製造方法において、
前記薄膜をエッチングする前に、前記光学検査により検出された前記レジストパターンの欠陥を修復する工程をさらに有すること
を特徴とするアレイ基板の製造方法。
（付記７）
付記１乃至５のいずれか１項に記載のアレイ基板の製造方法において、
前記薄膜をエッチングする前に、前記光学検査により欠陥が検出された前記レジストパターンを剥離し、前記薄膜上に再度レジスト層を形成する工程をさらに有すること
を特徴とするアレイ基板の製造方法。
（付記８）
一対の基板を作製し、前記基板を互いに貼り合わせて前記基板間に液晶を封止する液晶表示装置の製造方法において、
前記基板の少なくとも一方は、付記１乃至７のいずれか１項に記載のアレイ基板の製造方法を用いて作製されること
を特徴とする液晶表示装置の製造方法。
（付記１）
不規則な凹凸を表面に有する下地層を基板上に形成し、
前記下地層表面に倣った凹凸を有する薄膜を前記下地層上に形成し、
前記薄膜上にレジスト層を形成し、
前記レジスト層をパターニングして規則的に配列するレジストパターンを形成し、
前記レジストパターンの欠陥を光学的に検出するための光学検査を行い、
前記レジストパターンをマスクとして前記薄膜をエッチングすること
を特徴とするアレイ基板の製造方法。
（付記２）
付記１記載のアレイ基板の製造方法において、
前記レジストパターンは、前記薄膜の有する凹凸が前記光学検査で認識されないように形成されること
を特徴とするアレイ基板の製造方法。
（付記３）
付記２記載のアレイ基板の製造方法において、
前記レジストパターンは着色レジストパターンであること
を特徴とするアレイ基板の製造方法。
（付記４）
付記２記載のアレイ基板の製造方法において、
前記レジストパターンは膜厚の厚い厚膜レジストパターンであること
を特徴とするアレイ基板の製造方法。
（付記５）
付記４記載のアレイ基板の製造方法において、
前記厚膜レジストパターンの膜厚は、３．０μｍ以上４．０μｍ以下であること
を特徴とするアレイ基板の製造方法。
（付記６）
付記１乃至５のいずれか１項に記載のアレイ基板の製造方法において、
前記薄膜をエッチングする前に、前記光学検査により検出された前記レジストパターンの欠陥を修復する工程をさらに有すること
を特徴とするアレイ基板の製造方法。
（付記７）
付記１乃至５のいずれか１項に記載のアレイ基板の製造方法において、
前記薄膜をエッチングする前に、前記光学検査により欠陥が検出された前記レジストパターンを剥離し、前記薄膜上に再度レジスト層を形成する工程をさらに有すること
を特徴とするアレイ基板の製造方法。
（付記８）
一対の基板を作製し、前記基板を互いに貼り合わせて前記基板間に液晶を封止する液晶表示装置の製造方法において、
前記基板の少なくとも一方は、付記１乃至７のいずれか１項に記載のアレイ基板の製造方法を用いて作製されること
を特徴とする液晶表示装置の製造方法。
１０ ガラス基板
１２ ゲートバスライン（ゲート電極）
１４ ドレインバスライン
１７ 反射電極
１８ 蓄積容量バスライン
１９ 蓄積容量電極
２０ ＴＦＴ
２１ ドレイン電極
２２ ソース電極
２３ チャネル保護膜
２４、２６ コンタクトホール
２８ 動作半導体層
３０ 絶縁膜
３２ 保護膜
３４ 有機絶縁膜
５０ 構造物
５１ 金属膜
５２ 着色レジストパターン
５４ 接続部
５６、５７ 皺状凹凸部
１２ ゲートバスライン（ゲート電極）
１４ ドレインバスライン
１７ 反射電極
１８ 蓄積容量バスライン
１９ 蓄積容量電極
２０ ＴＦＴ
２１ ドレイン電極
２２ ソース電極
２３ チャネル保護膜
２４、２６ コンタクトホール
２８ 動作半導体層
３０ 絶縁膜
３２ 保護膜
３４ 有機絶縁膜
５０ 構造物
５１ 金属膜
５２ 着色レジストパターン
５４ 接続部
５６、５７ 皺状凹凸部
Claims (5)
- 不規則な凹凸を表面に有する下地層を基板上に形成し、
前記下地層表面に倣った凹凸を有する薄膜を前記下地層上に形成し、
前記薄膜上にレジスト層を形成し、
前記レジスト層をパターニングして規則的に配列するレジストパターンを形成し、
前記レジストパターンの欠陥を光学的に検出するための光学検査を行い、
前記レジストパターンをマスクとして前記薄膜をエッチングすること
を特徴とするアレイ基板の製造方法。 - 請求項１記載のアレイ基板の製造方法において、
前記レジストパターンは、前記薄膜の有する凹凸が前記光学検査で認識されないように形成されること
を特徴とするアレイ基板の製造方法。 - 請求項２記載のアレイ基板の製造方法において、
前記レジストパターンは着色レジストパターンであること
を特徴とするアレイ基板の製造方法。 - 請求項１乃至３のいずれか１項に記載のアレイ基板の製造方法において、
前記薄膜をエッチングする前に、前記光学検査により検出された前記レジストパターンの欠陥を修復する工程をさらに有すること
を特徴とするアレイ基板の製造方法。 - 一対の基板を作製し、前記基板を互いに貼り合わせて前記基板間に液晶を封止する液晶表示装置の製造方法において、
前記基板の少なくとも一方は、請求項１乃至４のいずれか１項に記載のアレイ基板の製造方法を用いて作製されること
を特徴とする液晶表示装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004235714A JP2006053405A (ja) | 2004-08-13 | 2004-08-13 | アレイ基板の製造方法及びそれを用いた液晶表示装置の製造方法 |
| TW094103197A TWI276872B (en) | 2004-08-13 | 2005-02-02 | Manufacturing method of array substrate and manufacturing method of liquid crystal display device using the same |
| US11/055,696 US7767476B2 (en) | 2004-08-13 | 2005-02-10 | Manufacturing method of array substrate and manufacturing method of liquid crystal display device using the same |
| KR1020050027493A KR20060045415A (ko) | 2004-08-13 | 2005-04-01 | 어레이 기판의 제조 방법 및 그것을 이용한 액정 표시장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004235714A JP2006053405A (ja) | 2004-08-13 | 2004-08-13 | アレイ基板の製造方法及びそれを用いた液晶表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006053405A true JP2006053405A (ja) | 2006-02-23 |
Family
ID=35800471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004235714A Pending JP2006053405A (ja) | 2004-08-13 | 2004-08-13 | アレイ基板の製造方法及びそれを用いた液晶表示装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7767476B2 (ja) |
| JP (1) | JP2006053405A (ja) |
| KR (1) | KR20060045415A (ja) |
| TW (1) | TWI276872B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110266026A1 (en) * | 2009-01-29 | 2011-11-03 | Autonetworks Technologies, Ltd. | Flame retardant, flame-retardant resin composition, and insulated wire |
| US8828808B2 (en) | 2011-12-26 | 2014-09-09 | Mitsubishi Electric Corporation | Photoelectric conversion apparatus, imaging apparatus using the same, and manufacturing method thereof |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109119375A (zh) * | 2018-07-30 | 2019-01-01 | 惠科股份有限公司 | 阵列面板的检测修复方法和光阻修补装置 |
Family Cites Families (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01122515A (ja) | 1987-11-06 | 1989-05-15 | Oki Electric Ind Co Ltd | 電極パターンの形成方法 |
| US5085517A (en) * | 1989-10-31 | 1992-02-04 | Chadwick Curt H | Automatic high speed optical inspection system |
| DE69220643T2 (de) * | 1991-09-10 | 1998-01-22 | Sharp Kk | Flüssigkristall-Anzeigegerät vom Reflexionstyp und Verfahren zu dessen Herstellung |
| JP3097945B2 (ja) * | 1994-10-03 | 2000-10-10 | シャープ株式会社 | 反射型液晶表示装置の製造方法 |
| TW409194B (en) * | 1995-11-28 | 2000-10-21 | Sharp Kk | Active matrix substrate and liquid crystal display apparatus and method for producing the same |
| US6195140B1 (en) * | 1997-07-28 | 2001-02-27 | Sharp Kabushiki Kaisha | Liquid crystal display in which at least one pixel includes both a transmissive region and a reflective region |
| US6295109B1 (en) * | 1997-12-26 | 2001-09-25 | Sharp Kabushiki Kaisha | LCD with plurality of pixels having reflective and transmissive regions |
| TW588423B (en) * | 1998-08-21 | 2004-05-21 | Samsung Electronics Co Ltd | Integrated semiconductor error detection and repair system and its controlling method |
| JP3406242B2 (ja) * | 1998-10-15 | 2003-05-12 | シャープ株式会社 | 液晶表示装置 |
| KR20000031459A (ko) * | 1998-11-06 | 2000-06-05 | 윤종용 | 반사형 액정표시장치 및 그의 제조방법 |
| KR100805161B1 (ko) * | 1999-03-15 | 2008-02-21 | 도판 인사츠 가부시키가이샤 | 반사형 액정표시장치용 전극기판 및 반사형 액정표시장치 |
| JP3490375B2 (ja) * | 1999-06-28 | 2004-01-26 | シャープ株式会社 | 液晶表示装置の製造方法 |
| KR100407413B1 (ko) * | 1999-07-19 | 2003-11-28 | 마쯔시다덴기산교 가부시키가이샤 | 반사판 및 그 제조방법, 및 반사판을 구비한 반사형표시소자 및 그 제조방법 |
| JP2001194662A (ja) * | 2000-01-14 | 2001-07-19 | Nec Corp | 反射型液晶表示装置及びその製造方法 |
| TWI293703B (en) * | 2000-02-16 | 2008-02-21 | Toshiba Matsushita Display Tec | shaped member, reflector, and reflective-type display element, and method of producing reflector |
| JP2002040626A (ja) | 2000-07-24 | 2002-02-06 | Seiko Epson Corp | 導体パターンの検査方法、電気光学装置の製造方法 |
| JP4518651B2 (ja) * | 2000-08-22 | 2010-08-04 | 大日本印刷株式会社 | 着色レジスト材セット及びカラーフィルタ |
| JP3936126B2 (ja) * | 2000-08-30 | 2007-06-27 | シャープ株式会社 | 透過反射両用型液晶表示装置 |
| JP2002162645A (ja) * | 2000-09-14 | 2002-06-07 | Sony Corp | 半透過型液晶表示装置 |
| JP3467246B2 (ja) * | 2000-11-10 | 2003-11-17 | Ｎｅｃ液晶テクノロジー株式会社 | 反射型液晶表示装置 |
| JP3649145B2 (ja) * | 2000-12-28 | 2005-05-18 | オムロン株式会社 | 反射型表示装置及びその製造方法並びにそれを用いた機器 |
| KR100803177B1 (ko) * | 2001-05-14 | 2008-02-14 | 삼성전자주식회사 | 액정표시장치용 박막 트랜지스터 및 그 제조방법 |
| TW574532B (en) * | 2001-07-18 | 2004-02-01 | Au Optronics Corp | Method for manufacturing reflective TFT LCD devices with coarse diffusing surfaces |
| JP3842604B2 (ja) * | 2001-09-21 | 2006-11-08 | 株式会社日立製作所 | 液晶表示装置 |
| KR100776939B1 (ko) * | 2001-12-28 | 2007-11-21 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치용 어레이기판 제조방법 |
| US6882394B2 (en) * | 2002-05-30 | 2005-04-19 | Fujitsu-Display Technologies Corporation | Reflective liquid crystal display including a step of applying charged particles on the organic resin and film method of manufacturing |
| JP4136799B2 (ja) * | 2002-07-24 | 2008-08-20 | 富士フイルム株式会社 | Ｅｌ表示素子の形成方法 |
| JP3823961B2 (ja) * | 2002-10-11 | 2006-09-20 | セイコーエプソン株式会社 | 反射基板の製造方法及び電気光学装置の製造方法 |
| JP4278034B2 (ja) * | 2003-03-10 | 2009-06-10 | シャープ株式会社 | 表示装置用基板及びその製造方法及びそれを備えた表示装置 |
| US7286204B2 (en) * | 2003-03-28 | 2007-10-23 | Samsung Electronics Co., Ltd. | Spacers for display devices |
| KR101029944B1 (ko) * | 2003-12-30 | 2011-04-19 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판의 제조 방법 |
| JP4085094B2 (ja) * | 2004-02-19 | 2008-04-30 | シャープ株式会社 | 導電素子基板の製造方法、液晶表示装置の製造方法 |
| JP2006053303A (ja) * | 2004-08-11 | 2006-02-23 | Fujitsu Display Technologies Corp | 液晶表示装置 |
| JP4817718B2 (ja) * | 2005-05-27 | 2011-11-16 | シャープ株式会社 | 表示装置用基板及びそれを備えた液晶表示装置 |
-
2004
- 2004-08-13 JP JP2004235714A patent/JP2006053405A/ja active Pending
-
2005
- 2005-02-02 TW TW094103197A patent/TWI276872B/zh not_active IP Right Cessation
- 2005-02-10 US US11/055,696 patent/US7767476B2/en not_active Expired - Fee Related
- 2005-04-01 KR KR1020050027493A patent/KR20060045415A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110266026A1 (en) * | 2009-01-29 | 2011-11-03 | Autonetworks Technologies, Ltd. | Flame retardant, flame-retardant resin composition, and insulated wire |
| US8828808B2 (en) | 2011-12-26 | 2014-09-09 | Mitsubishi Electric Corporation | Photoelectric conversion apparatus, imaging apparatus using the same, and manufacturing method thereof |
| US9153618B2 (en) | 2011-12-26 | 2015-10-06 | Mitsubishi Electric Corporation | Photoelectric conversion apparatus, imaging apparatus using the same, and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI276872B (en) | 2007-03-21 |
| US7767476B2 (en) | 2010-08-03 |
| TW200606494A (en) | 2006-02-16 |
| US20060035391A1 (en) | 2006-02-16 |
| KR20060045415A (ko) | 2006-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100583979B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| US20100001278A1 (en) | Thin film transistor (tft) array substrate and fabricating method thereof that protect the tft and a pixel electrode without a protective film | |
| US20110304790A1 (en) | Flat Panel Display and Fabricating Method Thereof | |
| KR100931874B1 (ko) | Ｔｆｔ－ｌｃｄ어레이 기판 | |
| US6972434B2 (en) | Substrate for display, method of manufacturing the same and display having the same | |
| US7253851B2 (en) | Pixel and method for pixel repair | |
| JPH095786A (ja) | Ｔｆｔアレイ基板並びにこれを用いた液晶表示装置およびｔｆｔアレイ基板の製造方法 | |
| US8283670B2 (en) | Liquid crystal display panel and fabricating method thereof | |
| US7563627B2 (en) | Method of manufacturing thin film transistor array substrate | |
| CN101615594A (zh) | 薄膜晶体管阵列基板的制造方法 | |
| US5466620A (en) | Method for fabricating a liquid crystal display device | |
| JPH08328035A (ja) | 液晶表示装置およびその製法ならびに点欠陥の修復方法 | |
| WO2016041349A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| US8351015B2 (en) | Liquid crystal display panel and method for testing the same | |
| JP2006053405A (ja) | アレイ基板の製造方法及びそれを用いた液晶表示装置の製造方法 | |
| KR20190138764A (ko) | 표시 기판의 제조 방법 | |
| JP2005215434A (ja) | 表示装置用基板の製造方法及びそれを用いた表示装置の製造方法 | |
| US6873388B2 (en) | Substrate for liquid crystal display, liquid crystal display having the same, and method of manufacturing the same | |
| CN114335026A (zh) | 阵列基板及其制作方法、以及显示装置 | |
| JP2010165866A (ja) | 薄膜トランジスタ基板の製造方法 | |
| KR101232151B1 (ko) | 액정 표시 장치의 제조 방법 | |
| JPH095785A (ja) | Ｔｆｔアレイ基板並びにこれを用いた液晶表示装置およびｔｆｔアレイ基板の製造方法 | |
| JPH11119251A (ja) | アクティブマトリックス基板の製造方法 | |
| KR100885804B1 (ko) | 박막 트랜지스터 액정표시장치 및 그 제조방법 | |
| US20230369138A1 (en) | Array substrate, manufacturing method thereof, and short circuit repair method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060912 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090903 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100216 |