JP2006049481A - Crystallization equipment, crystallization method, and phase modulation element - Google Patents
Crystallization equipment, crystallization method, and phase modulation element Download PDFInfo
- Publication number
- JP2006049481A JP2006049481A JP2004226669A JP2004226669A JP2006049481A JP 2006049481 A JP2006049481 A JP 2006049481A JP 2004226669 A JP2004226669 A JP 2004226669A JP 2004226669 A JP2004226669 A JP 2004226669A JP 2006049481 A JP2006049481 A JP 2006049481A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- region
- light intensity
- distribution
- modulation element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本発明は、結晶化装置、結晶化方法、および位相変調素子に関し、特に所定の光強度分布を有するレーザ光を多結晶半導体膜または非晶質半導体膜に照射して結晶化半導体膜を生成する結晶化装置に関するものである。 The present invention relates to a crystallization apparatus, a crystallization method, and a phase modulation element, and particularly, generates a crystallized semiconductor film by irradiating a polycrystalline semiconductor film or an amorphous semiconductor film with laser light having a predetermined light intensity distribution. The present invention relates to a crystallization apparatus.
従来、たとえば液晶表示装置(Liquid-Crystal-Display:LCD)の画素に印加する電圧を制御するスイッチング素子などに用いられる薄膜トランジスタ(Thin-Film-Transistor:TFT)は、非晶質シリコン(amorphous-Silicon)層や多結晶シリコン(poly-Silicon)層に形成されている。 Conventionally, for example, a thin-film-transistor (TFT) used as a switching element for controlling a voltage applied to a pixel of a liquid crystal display (LCD) is an amorphous silicon (Amorphous-Silicon). ) Layer or polycrystalline silicon (poly-Silicon) layer.
多結晶シリコン層は、非晶質シリコン層よりも電子又は正孔の移動度が高い。したがって、多結晶シリコン層にトランジスタを形成した場合、非晶質シリコン層に形成する場合よりも、スイッチング速度が速くなり、ひいてはディスプレイの応答が速くなる。また、周辺LSIを薄膜トランジスタで構成することが可能になる。さらに、他の部品の設計マージンを減らせるなどの利点がある。また、ドライバ回路やDACなどの周辺回路は、ディスプレイに組み入れる場合に、それらの周辺回路をより高速に動作させることができる。 The polycrystalline silicon layer has higher electron or hole mobility than the amorphous silicon layer. Therefore, when the transistor is formed on the polycrystalline silicon layer, the switching speed is faster than that when the transistor is formed on the amorphous silicon layer, and thus the response of the display is faster. In addition, it is possible to configure the peripheral LSI with thin film transistors. Furthermore, there is an advantage that the design margin of other parts can be reduced. Also, peripheral circuits such as driver circuits and DACs can be operated at higher speeds when incorporated in a display.
多結晶シリコンは結晶粒の集合からなるが、単結晶シリコンに比べると電子又は正孔の移動度が低い。また、多結晶シリコンに形成された多数の薄膜トランジスタは、チャネル部における結晶粒界数のバラツキが問題となる。そこで、最近、電子又は正孔の移動度を向上させ且つチャネル部における結晶粒界数のバラツキを少なくするために、大粒径の結晶化シリコンを生成する結晶化方法が提案されている。 Polycrystalline silicon consists of a collection of crystal grains, but has a lower mobility of electrons or holes than single crystal silicon. In addition, a large number of thin film transistors formed in polycrystalline silicon has a problem of variations in the number of crystal grain boundaries in the channel portion. Thus, recently, a crystallization method for generating crystallized silicon having a large grain size has been proposed in order to improve the mobility of electrons or holes and to reduce the variation in the number of crystal grain boundaries in the channel portion.
従来、この種の結晶化方法として、多結晶半導体膜または非晶質半導体膜と平行に近接させた位相シフタにエキシマレーザ光を照射して結晶化半導体膜を生成する「位相変調ELA(Excimer Laser Annealing)法」が知られている。位相変調ELA法の詳細は、たとえば非特許文献1に開示されている。
Conventionally, as a crystallization method of this type, a phase shift ELA (Excimer Laser that generates a crystallized semiconductor film by irradiating a phase shifter close to a polycrystalline semiconductor film or an amorphous semiconductor film in parallel with an excimer laser beam. Annealing) method is known. Details of the phase modulation ELA method are disclosed in
位相変調ELA法では、位相シフタの位相シフト部に対応する点において光強度がほぼ0の逆ピークパターン(中心において光強度がほぼ0で周囲に向かって光強度が急激に増大するパターン)の光強度分布を発生させ、この逆ピークパターンの光強度分布を有する光を多結晶半導体膜または非晶質半導体膜に照射する。その結果、光強度分布に応じて溶融領域に温度勾配が生じ、光強度がほぼ0の点に対応して最初に凝固する部分に結晶核が形成され、その結晶核から周囲に向かって結晶が横方向に成長(以降、「ラテラル成長」もしくは「ラテラル方向成長」とよぶ)することにより大粒径の単結晶粒が生成される。 In the phase modulation ELA method, light having a reverse peak pattern with a light intensity of approximately 0 (a pattern in which the light intensity is substantially 0 at the center and the light intensity increases rapidly toward the periphery) at a point corresponding to the phase shift portion of the phase shifter. An intensity distribution is generated, and the polycrystalline semiconductor film or the amorphous semiconductor film is irradiated with light having the light intensity distribution of the reverse peak pattern. As a result, a temperature gradient is generated in the melting region in accordance with the light intensity distribution, and crystal nuclei are formed in the first solidified portion corresponding to the point where the light intensity is substantially zero. By growing in the lateral direction (hereinafter referred to as “lateral growth” or “lateral growth”), large-sized single crystal grains are generated.
従来、特許文献1には、位相シフトマスク(位相シフタ)を介して発生させた逆ピークパターンの光強度分布を有する光を半導体膜に照射して結晶化を行う技術が開示されている。また、非特許文献2には、位相シフタと光吸収分布とを組み合わせて発生させた凹型パターン+逆ピークパターンの光強度分布を有する光を半導体膜に照射して結晶化を行う技術が開示されている(関連する記載を参照)。
Conventionally,
特許文献1に開示されているように位相シフタを用いて逆ピークパターンの光強度分布を形成する従来技術では、位相シフト部に対応する部分に逆ピークパターンの光強度分布が形成される。しかしながら、光強度が直線状に増大しないため、結晶の成長が途中で終了し易い。また、逆ピークパターンの光強度分布の周辺に余分な凹凸分布が発生するため、逆ピークパターンの光強度分布をアレイ化して結晶粒をアレイ状に生成することができない。 As disclosed in Japanese Patent Application Laid-Open No. 2004-228561, in the conventional technique in which a light intensity distribution having a reverse peak pattern is formed using a phase shifter, a light intensity distribution having a reverse peak pattern is formed in a portion corresponding to the phase shift portion. However, since the light intensity does not increase linearly, the crystal growth tends to end in the middle. In addition, since an extra uneven distribution is generated around the light intensity distribution of the reverse peak pattern, the light intensity distribution of the reverse peak pattern cannot be arrayed to generate crystal grains in an array.
なお、位相シフタに対する照明光の角度分布を調節したり、位相シフタの配置位置を設計したりすることにより、得られる光強度分布を理想的な分布に近づけることは可能かもしれない。しかしながら、その設計を解析的に見通しをもって行うことはできないし、例え解析的な設計が実現可能だとしてもかなり複雑な設計条件になることが予想される。 Note that it may be possible to bring the obtained light intensity distribution closer to the ideal distribution by adjusting the angular distribution of the illumination light with respect to the phase shifter or designing the arrangement position of the phase shifter. However, the design cannot be performed analytically with a prospect, and even if an analytical design can be realized, it is expected that the design conditions will be quite complicated.
一方、非特許文献2に開示されているように位相シフタと光吸収分布とを組み合わせる従来技術では、結晶化するための凹型パターン+逆ピークパターンの光強度分布を得ることができる。しかしながら、ラテラル方向に大粒径の結晶を成長させることは困難である。連続的に変化する光吸収分布を有する膜を成膜することは一般に困難である。また、特に結晶化のための強度の非常に大きい光は、被結晶化膜を照射したとき光吸収による熱や化学変化により光吸収分布を有する膜の膜材料の劣化を生じ易いので望ましくない。
On the other hand, as disclosed in Non-Patent
本発明は、前述の課題に鑑みてなされたものであり、結晶核からの十分なラテラル方向の結晶成長を実現して大粒径の結晶化半導体膜を生成することのできる結晶化装置および結晶化方法を提供することを目的とする。 The present invention has been made in view of the above-described problems, and a crystallization apparatus and a crystal capable of generating a crystallized semiconductor film having a large grain size by realizing sufficient lateral crystal growth from a crystal nucleus. The purpose is to provide a conversion method.
前記課題を解決するために、本発明の第1形態では、非単結晶半導体膜に所定の光強度分布の光束を照射して結晶化する結晶化装置であって、
所定の周期で配置されて互いにほぼ同じパターンを有する複数の単位領域からなる位相変調素子と、該位相変調素子と前記非単結晶半導体膜との間に配置された結像光学系とを備え、
前記位相変調素子の前記単位領域は、一定の位相を有する基準面と、前記単位領域の中心近傍に配置されて前記基準面に対して第1位相差を有する第1位相領域と、該第1位相領域の近傍に配置されて前記基準面に対して前記第1位相差とほぼ同じ位相差を有する第2位相領域とを有することを特徴とする結晶化装置を提供する。
In order to solve the above problems, according to a first embodiment of the present invention, there is provided a crystallization apparatus for crystallization by irradiating a non-single crystal semiconductor film with a light beam having a predetermined light intensity distribution,
A phase modulation element composed of a plurality of unit regions arranged in a predetermined cycle and having substantially the same pattern, and an imaging optical system arranged between the phase modulation element and the non-single-crystal semiconductor film,
The unit region of the phase modulation element includes a reference surface having a constant phase, a first phase region disposed near the center of the unit region and having a first phase difference with respect to the reference surface, and the first region There is provided a crystallization apparatus comprising: a second phase region that is disposed in the vicinity of a phase region and has a phase difference substantially the same as the first phase difference with respect to the reference plane.
本発明の第2形態では、所定の光強度分布を有する光束の照射により非単結晶半導体膜を溶融し、該非単結晶半導体膜の溶融部が凝固する過程で単一の成長性の結晶核を周期的に発生させ、前記成長性の結晶核を中心として放射状に結晶成長させて結晶粒アレイ膜を形成する結晶化方法であって、
所定の周期で配置されて互いにほぼ同じパターンを有する複数の単位領域からなる位相変調素子と結像光学系とを介して形成された前記所定の光強度分布を有する光束を前記非単結晶半導体膜に照射し、
前記位相変調素子の前記単位領域は、一定の位相を有する基準面と、前記単位領域の中心近傍に配置されて前記基準面に対して第1位相を有する第1位相領域と、該第1位相領域の近傍に配置されて前記基準面に対して前記第1位相とほぼ同じ位相を有する第2位相領域とを有することを特徴とする結晶化方法を提供する。
In the second embodiment of the present invention, a non-single crystal semiconductor film is melted by irradiation with a light beam having a predetermined light intensity distribution, and a single growth crystal nucleus is formed in the process of solidifying the melted portion of the non-single crystal semiconductor film. A crystallization method that periodically generates and grows crystals radially around the growth crystal nucleus to form a crystal grain array film,
The non-single-crystal semiconductor film emits a light beam having the predetermined light intensity distribution formed via a phase modulation element composed of a plurality of unit regions having substantially the same pattern and arranged in a predetermined cycle and an imaging optical system Irradiate
The unit region of the phase modulation element includes a reference surface having a constant phase, a first phase region disposed near the center of the unit region and having a first phase with respect to the reference surface, and the first phase There is provided a crystallization method comprising: a second phase region disposed in the vicinity of a region and having substantially the same phase as the first phase with respect to the reference plane.
本発明の第3形態では、第1形態の結晶化装置または第2形態の結晶化方法により結晶化された、デバイスを作製するための基板上の半導体膜であって、
前記半導体膜の結晶組織が4μm乃至20μmの周期的な間隔で配列された結晶粒からなり、且つ該結晶粒の内部に双晶粒界のみを含むことを特徴とする半導体膜を提供する。
According to a third aspect of the present invention, there is provided a semiconductor film on a substrate for producing a device, which is crystallized by the crystallization apparatus of the first form or the crystallization method of the second form,
There is provided a semiconductor film characterized in that the crystal structure of the semiconductor film is composed of crystal grains arranged at a periodic interval of 4 μm to 20 μm and includes only twin grain boundaries inside the crystal grains.
本発明の第4形態では、第1形態の結晶化装置または第2形態の結晶化方法により結晶化されて絶縁基板上に形成された半導体膜と、該半導体膜の一面に重ねられたゲート絶縁膜と、該ゲート絶縁膜を介して前記半導体膜に重ねられたゲート電極とを含む積層構成を有するトップゲート型の薄膜トランジスタであって、
前記半導体膜の結晶組織が4μm乃至20μmの周期的な間隔で配列された結晶粒からなり、且つ該結晶粒の内部に双晶粒界のみを含むことを特徴とする薄膜トランジスタを提供する。
In the fourth embodiment of the present invention, a semiconductor film which is crystallized by the crystallization apparatus of the first embodiment or the crystallization method of the second embodiment and formed on an insulating substrate, and a gate insulation layered on one surface of the semiconductor film. A top gate type thin film transistor having a stacked structure including a film and a gate electrode overlaid on the semiconductor film via the gate insulating film,
There is provided a thin film transistor characterized in that the crystal structure of the semiconductor film is composed of crystal grains arranged at a periodic interval of 4 μm to 20 μm and includes only twin grain boundaries inside the crystal grains.
本発明の第5形態では、絶縁基板上に形成されたゲート電極と、該ゲート電極の一面に重ねられたゲート絶縁膜と、第1形態の結晶化装置または第2形態の結晶化方法により結晶化されて前記ゲート絶縁膜を介して前記ゲート電極を覆うように重ねられた半導体膜とを含む積層構成を有するボトムゲート型の薄膜トランジスタであって、
前記半導体膜の結晶組織が4μm乃至20μmの周期的な間隔で配列された結晶粒からなり、且つ該結晶粒の内部に双晶粒界のみを含むことを特徴とする薄膜トランジスタを提供する。
In the fifth embodiment of the present invention, a gate electrode formed on an insulating substrate, a gate insulating film overlaid on one surface of the gate electrode, and a crystal formed by the crystallization apparatus of the first form or the crystallization method of the second form. A bottom gate type thin film transistor having a stacked structure including a semiconductor film stacked to cover the gate electrode through the gate insulating film,
There is provided a thin film transistor characterized in that the crystal structure of the semiconductor film is composed of crystal grains arranged at a periodic interval of 4 μm to 20 μm and includes only twin grain boundaries inside the crystal grains.
本発明の第6形態では、所定の間隙を介して互いに接合された一対の基板と、該一対の基板の間隙に保持された電気光学物質とを有し、前記一対の基板のうちの一方の基板には対向電極が形成され、前記一対の基板のうちの他方の基板には画素電極および該画素電極を駆動するための薄膜トランジスタが形成され、前記薄膜トランジスタは第1形態の結晶化装置または第2形態の結晶化方法により結晶化された半導体膜と該半導体膜の一面にゲート絶縁膜を介して重ねられたゲート電極とにより形成されている表示装置であって、
前記半導体膜の結晶組織が4μm乃至20μmの周期的な間隔で配列された結晶粒からなり、且つ該結晶粒の内部に双晶粒界のみを含むことを特徴とする表示装置を提供する。
According to a sixth aspect of the present invention, there is provided a pair of substrates bonded to each other via a predetermined gap, and an electro-optical material held in the gap between the pair of substrates, and one of the pair of substrates A counter electrode is formed on the substrate, and a pixel electrode and a thin film transistor for driving the pixel electrode are formed on the other substrate of the pair of substrates. A display device formed by a semiconductor film crystallized by a crystallization method of a form and a gate electrode overlaid on one surface of the semiconductor film via a gate insulating film,
There is provided a display device characterized in that the crystal structure of the semiconductor film is composed of crystal grains arranged at a periodic interval of 4 μm to 20 μm and includes only twin grain boundaries inside the crystal grains.
本発明の第7形態では、所定の周期で配置されて互いにほぼ同じパターンを有する複数の単位領域からなる位相変調素子であって、
前記単位領域は、一定の位相を有する基準面と、前記単位領域の中心近傍に配置されて前記基準面に対して第1位相差を有する第1位相領域と、該第1位相領域の近傍に配置されて前記基準面に対して前記第1位相差とほぼ同じ位相差を有する第2位相領域とを有することを特徴とする位相変調素子を提供する。
According to a seventh aspect of the present invention, there is provided a phase modulation element composed of a plurality of unit regions that are arranged at a predetermined cycle and have substantially the same pattern.
The unit region includes a reference surface having a constant phase, a first phase region disposed near the center of the unit region and having a first phase difference with respect to the reference surface, and in the vicinity of the first phase region. There is provided a phase modulation element having a second phase region that is disposed and has a phase difference substantially the same as the first phase difference with respect to the reference plane.
本発明によれば、1ショットのレーザアニールで位置制御された大粒径結晶粒アレイ組織の高品質な結晶質の半導体薄膜が得られる。本発明で得られた半導体膜を使った薄膜トランジスタは、従来のポリシリコン薄膜トランジスタよりも、移動度が高くしきい電圧のばらつきも小さい。本発明の薄膜トランジスタを液晶ディスプレイ、有機EL等の表示装置に適用すれば、周辺回路に高機能の演算素子等を形成することが可能になり、システム・オン・パネル化に向け、本発明の効果は大きい。また、位相変調素子を光路中に挿入するだけの方法なので、光学系が複雑にならず調整に時間がかからない。また、焦点深度が深いのでプロセスマージンが広くなり、量産にも適している。 According to the present invention, a high-quality crystalline semiconductor thin film having a large grain array structure whose position is controlled by one-shot laser annealing can be obtained. The thin film transistor using the semiconductor film obtained by the present invention has higher mobility and less variation in threshold voltage than the conventional polysilicon thin film transistor. When the thin film transistor of the present invention is applied to a display device such as a liquid crystal display or an organic EL, it becomes possible to form a high-performance arithmetic element or the like in a peripheral circuit. Is big. In addition, since the phase modulation element is simply inserted into the optical path, the optical system is not complicated and adjustment does not take time. In addition, since the depth of focus is deep, the process margin is wide and suitable for mass production.
本発明の実施形態を、添付図面に基づいて説明する。
図1は、本発明の実施形態にかかる結晶化装置の構成を概略的に示す図である。また、図2は、図1の照明系の内部構成を概略的に示す図である。図1および図2を参照すると、本実施形態の結晶化装置は、入射光束を位相変調して所定の光強度分布を有する光束を形成するための位相変調素子1と、絞り2を介して位相変調素子1を照明するための照明系3とを備えている。位相変調素子1の構成および作用については後述する。
Embodiments of the present invention will be described with reference to the accompanying drawings.
FIG. 1 is a diagram schematically showing a configuration of a crystallization apparatus according to an embodiment of the present invention. FIG. 2 is a diagram schematically showing the internal configuration of the illumination system of FIG. Referring to FIG. 1 and FIG. 2, the crystallization apparatus of the present embodiment includes a
照明系3は、たとえば図2に示す光学系で248nmの波長を有する光を供給するKrFエキシマレーザ光源3aを備えている。光源3aとして、XeClエキシマレーザ光源やYAGレーザ光源のような被結晶化処理体を溶融するエネルギー光線を出射する性能を有する他の適当な光源を用いることもできる。光源3aから供給されたレーザ光は、ビームエキスパンダ3bを介して拡大された後、第1フライアイレンズ3cに入射する。こうして、第1フライアイレンズ3cの後側焦点面には複数の光源が形成され、これらの複数の光源からの光束は第1コンデンサー光学系3dを介して、第2フライアイレンズ3eの入射面を重畳的に照明する。
The
その結果、第2フライアイレンズ3eの後側焦点面には、第1フライアイレンズ3cの後側焦点面よりも多くの複数の光源が形成される。第2フライアイレンズ3eの後側焦点面に形成された複数の光源からの光束は、第2コンデンサー光学系3fおよび絞り2を介して、位相変調素子1を重畳的に照明する。ここで、第1フライアイレンズ3cおよび第1コンデンサー光学系3dは、第1ホモジナイザを構成し、この第1ホモジナイザにより光源3aから供給されたレーザ光について位相変調素子1上での入射角度に関する均一化が図られる。
As a result, more light sources are formed on the rear focal plane of the second fly-
また、第2フライアイレンズ3eおよび第2コンデンサー光学系3fは第2ホモジナイザを構成し、この第2ホモジナイザにより第1ホモジナイザからの入射角度が均一化されたレーザ光について位相変調素子1上での面内各位置での光強度に関する均一化が図られる。なお、第1フライアイレンズ3cまたは第2フライアイレンズ3eに代えて、一対のシリンドリカルフライアイレンズを用いることもできる。ここで、シリンドリカルフライアイレンズは、ある平面において屈折力を有し且つその平面と直交する平面において無屈折力の複数のシリンドリカルレンズ要素により構成されている。
Further, the second fly-
こうして、照明系3は、ほぼ均一な光強度分布を有するレーザ光により位相変調素子1を照射する。位相変調素子1で位相変調されたレーザ光は、結像光学系4を介して、被処理基板5に入射する。ここで、結像光学系4は、位相変調素子1の位相パターン面と被処理基板5とを光学的に共役に配置している。換言すれば、被処理基板5は、位相変調素子1の位相パターン面と光学的に共役な面(結像光学系4の像面)に設定されている。結像光学系4は、正レンズ群4aと正レンズ群4bとの間に開口絞り4cを備えている。
Thus, the
開口絞り4cは、開口部(光透過部)の大きさの異なる複数の開口絞りを有し、これらの複数の開口絞り4cは光路に対して交換可能に構成されていてもよい。あるいは、開口絞り4cは、開口部の大きさを連続的に変化させることのできる虹彩絞りを有していてもよい。いずれにしても、開口絞り4cの開口部の大きさ(ひいては結像光学系4の像側開口数NA)は、後述するように、被処理基板5の半導体膜上において所要の光強度分布を発生させるように設定されている。なお、結像光学系4は、屈折型の光学系であってもよいし、反射型の光学系であってもよいし、屈折反射型の光学系であってもよい。
The
また、被処理基板5は、基板上に、下層絶縁膜、半導体薄膜、上層絶縁膜の順に成膜することにより構成されている。すなわち、被処理基板5は、たとえば液晶ディスプレイ用板ガラスの上に化学気相成長法(CVD)により下地絶縁膜、非単結晶膜例えば非晶質シリコン膜およびキャップ膜が順次形成されたものである。下地絶縁膜およびキャップ膜は、絶縁膜例えばSiO2である。下地絶縁膜は、非晶質シリコン膜とガラス基板が直接接触してNaなどの異物が非晶質シリコン膜に混入するのを防止し、非晶質シリコン膜の溶融温度が直接ガラス基板に伝熱されるのを防止する。非晶質シリコン膜は、結晶化される半導体膜である。 Further, the substrate 5 to be processed is formed by sequentially forming a lower insulating film, a semiconductor thin film, and an upper insulating film on the substrate. That is, the substrate to be processed 5 is obtained by sequentially forming a base insulating film, a non-single crystal film such as an amorphous silicon film, and a cap film on a glass plate for a liquid crystal display, for example, by chemical vapor deposition (CVD). . The base insulating film and the cap film are insulating films such as SiO 2 . The base insulating film prevents the amorphous silicon film and the glass substrate from coming into direct contact to prevent foreign substances such as Na from entering the amorphous silicon film, and the melting temperature of the amorphous silicon film is directly transmitted to the glass substrate. Prevent it from being heated. An amorphous silicon film is a semiconductor film to be crystallized.
キャップ膜は、非晶質シリコン膜が入射光を吸収して熱となりその一部が伝わることにより加熱され、この熱を蓄熱する。この蓄熱効果は、光ビームの入射が遮断されたとき、非晶質シリコン膜の被照射面において高温部が相対的に急速に降温するが、この降温勾配を緩和させ、大粒径の横方向の結晶成長を促進させる。被処理基板5は、真空チャックや静電チャックなどにより基板ステージ6上において予め定められた所定の位置に位置決めされて保持されている。 The cap film is heated when the amorphous silicon film absorbs incident light and becomes part of the heat, and the heat is stored. This heat storage effect is that when the incidence of the light beam is interrupted, the high temperature part of the irradiated surface of the amorphous silicon film cools relatively rapidly, but this temperature gradient is relaxed and the large grain size is reduced in the lateral direction. Promotes crystal growth. The substrate 5 to be processed is positioned and held at a predetermined position on the substrate stage 6 by a vacuum chuck or an electrostatic chuck.
図3は、本実施形態の実施例1における位相変調素子の構成を概略的に示す図である。実施例1の位相変調素子1は、5μm角の結晶粒アレイ半導体薄膜を作製するための位相変調素子であり、所定の周期で二次元的に配置されて互いに同じパターンを有する複数の単位領域1aにより構成されている。図3では、説明を簡単にするために、隣り合う2つの正方形状の単位領域1aを示している。各単位領域1aの一辺は、結像光学系4の像面における換算値で5μmである。以下、位相変調素子1の寸法については、結像光学系4の像面における換算値で示す。
FIG. 3 is a diagram schematically showing the configuration of the phase modulation element in Example 1 of the present embodiment. The
単位領域1aは、一定の位相を有する基準面(図中空白の部分)1aaと、単位領域1aの中心近傍に配置された第1位相領域1abおよび第2位相領域1acと、第1位相領域1abおよび第2位相領域1acの周囲に配置された複数のドット領域1adとを備えている。ここで、第1位相領域1abおよび第2位相領域1acは、半径が0.5μmの円を4等分して得られる扇形形状のパターンであり、その頂点同士が単位領域1aの中心で接するように配置されている。 The unit region 1a includes a reference surface (blank portion in the drawing) 1aa having a constant phase, a first phase region 1ab and a second phase region 1ac arranged near the center of the unit region 1a, and a first phase region 1ab. And a plurality of dot regions 1ad arranged around the second phase region 1ac. Here, the first phase region 1ab and the second phase region 1ac are fan-shaped patterns obtained by equally dividing a circle having a radius of 0.5 μm into four, and the vertices thereof are in contact with the center of the unit region 1a. Is arranged.
実施例1では、第1位相領域1abおよび第2位相領域1acの周囲に、結像光学系4の点像分布範囲の半径よりも光学的に小さい0.5μm角の正方形状の単位セル(不図示)を縦横に且つ稠密に仮想設定している。そして、各単位セルの中に1つのドット領域1adが選択的に設けられている。単位セル中のドット領域1adの占有面積率は、第1位相領域1abと第2位相領域1acとの接点(単位領域1aの中心)から離れるにしたがって小さくなるように構成されている。また、第1位相領域1ab、第2位相領域1acおよびすべてのドット領域1adは、基準面1aaに対して+90度の位相(基準面1aaでの位相(変調量)を0度と基準化したときの相対的な位相差)を有する。
In the first embodiment, a square unit cell of 0.5 μm square (non-optically smaller than the radius of the point image distribution range of the imaging
ここで、結像光学系4に対して様々な位置に位置決めされた被処理基板5の表面において単位領域1aの中央を横断する線A−Aに対応する横断線に沿って形成される光強度分布に着目する。まず、結像光学系4の計算上のフォーカス位置(焦点位置)から5μmだけ結像光学系4へ近づく方向(図1中上側)にデフォーカス(+5μmのデフォーカス)して位置決めされた被処理基板5の表面には、単位領域1aの横断線A−Aに対応する横断線に沿って図4(a)に示すような光強度分布が形成される。また、結像光学系4の計算上のフォーカス位置に位置決めされた被処理基板5の表面には、単位領域1aの横断線A−Aに対応する横断線に沿って図4(b)に示すような光強度分布が形成される。
Here, the light intensity formed along the transverse line corresponding to the line AA across the center of the unit region 1 a on the surface of the substrate 5 to be processed positioned at various positions with respect to the imaging
また、結像光学系4の計算上のフォーカス位置から5μmだけ結像光学系4から遠ざかる方向(図1中下側)にデフォーカス(−5μmのデフォーカス)して位置決めされた被処理基板5の表面には、単位領域1aの横断線A−Aに対応する横断線に沿って図4(c)に示すような光強度分布が形成される。さらに、結像光学系4の計算上のフォーカス位置から7μmだけ結像光学系4から遠ざかる方向にデフォーカス(−7μmのデフォーカス)して位置決めされた被処理基板5の表面には、単位領域1aの横断線A−Aに対応する横断線に沿って図5(a)に示すような光強度分布が形成される。
Further, the substrate 5 to be processed is positioned by defocusing (-5 μm defocusing) in a direction away from the imaging
また、結像光学系4の計算上のフォーカス位置から10μmだけ結像光学系4から遠ざかる方向にデフォーカス(−10μmのデフォーカス)して位置決めされた被処理基板5の表面には、単位領域1aの横断線A−Aに対応する横断線に沿って図5(b)に示すような光強度分布が形成される。最後に、結像光学系4の計算上のフォーカス位置から15μmだけ結像光学系4から遠ざかる方向にデフォーカス(−15μmのデフォーカス)して位置決めされた被処理基板5の表面には、単位領域1aの横断線A−Aに対応する横断線に沿って図5(c)に示すような光強度分布が形成される。
Further, a unit region is formed on the surface of the substrate 5 to be processed by defocusing (−10 μm defocusing) in a direction away from the imaging
なお、本実施形態の各実施例では、両側にテレセントリックな結像光学系4の倍率が1/5であり、その像側開口数NAが0.13であり、照明シグマ値(照明系の開口数/結像光学系4の物体側開口数)が0.43に設定されている。また、図4および図5において、縦軸は光強度であってその最大値を1に規格化としたときの相対値を示し、横軸は単位領域1aの中心に対応する点からの距離(μm)を示している。なお、以下の光強度分布の表記は、図4および図5と同様である。
In each example of the present embodiment, the magnification of the telecentric imaging
図4および図5に示すように結像光学系4に対して被処理基板5の位置を変化させて得られる光強度分布を参照すると、計算上のフォーカス位置と−10μmのデフォーカス位置との間においてボトムピーク(光強度の最も小さい位置)から光強度が急激に増大する変化が保たれている。また、計算上のフォーカス位置と−15μmのデフォーカス位置との間において、光強度分布の形状が保たれている。すなわち、実施例1では、±5μm乃至±7μmの焦点深度が確保されていることがわかる。
Referring to the light intensity distribution obtained by changing the position of the substrate 5 to be processed with respect to the imaging
このように、実施例1の位相変調素子1では位相段差が90度であり180度とは異なるため、実際のフォーカス位置が計算上のフォーカス位置からずれることになる。図4および図5を参照すると、計算上のフォーカス位置から−7μmだけデフォーカスした位置で得られる光強度分布においてボトムピークから増大する光強度の勾配が最も大きく、計算上の−7μmのデフォーカス位置が実際のフォーカス位置であることがわかる。実施例1において、結像光学系4の実際のフォーカス位置に位置決めされた被処理基板5の表面には、図6に示すような光強度分布が形成される。
As described above, in the
すなわち、位相変調素子1の単位領域1aの横断線A−Aに対応する横断線に沿って図6(a)に示すような光強度分布が形成され、図中左側の単位領域1aの図中右上がりの対角線B−Bに対応する斜線に沿って図6(b)に示すような光強度分布が形成され、図中右側の単位領域1aの図中左上がりの対角線C−Cに対応する斜線に沿って図6(c)に示すような光強度分布が形成される。図6を参照すると、実施例1の位相変調素子1を介して得られる光強度分布にはほとんど異方性がないことがわかる。
That is, a light intensity distribution as shown in FIG. 6A is formed along the transverse line corresponding to the transverse line AA of the unit region 1a of the
また、図6(a)を参照すると、第1位相領域1abと第2位相領域1acとの接点(単位領域1aの中心)に対応して光強度の最も小さいボトムピークが形成されることがわかる。また、第1位相領域1abおよび第2位相領域1acの作用により、ボトムピークから周囲に向かって放射状に光強度が急激に増大する逆ピーク状の分布が形成される。また、複数のドット領域1adの作用により、逆ピーク状の分布から周囲に向かって放射状に緩やかに光強度が増大する傾斜状分布が形成される。位相変調素子1の位相段差パターンは、例えば石英ガラス基板に所要の位相に対応する厚さ分布を形成することにより製造することができる。石英ガラス基板の厚さの変化は、選択エッチングやFIB(Focused Ion Beam)加工により形成することができる。
Further, referring to FIG. 6A, it can be seen that a bottom peak having the smallest light intensity is formed corresponding to the contact point (center of the unit region 1a) between the first phase region 1ab and the second phase region 1ac. . Further, an inverse peak distribution in which the light intensity rapidly increases radially from the bottom peak toward the periphery is formed by the action of the first phase region 1ab and the second phase region 1ac. In addition, an inclined distribution in which the light intensity gradually increases radially from the reverse peak distribution toward the periphery is formed by the action of the plurality of dot regions 1ad. The phase step pattern of the
次に、ドット領域1adの占有面積率を単位領域1aの中心から離れるにしたがって小さくなるように設定することにより逆ピーク状の分布から離れるにしたがって光強度が大きくなるような傾斜状の分布が得られる原理について説明する。図7は、ドット領域の占有面積率と光強度分布とに関する原理を説明する図である。一般に、位相変調素子1による結像の光振幅分布U(x,y)は、次の式(1)で表わされる。なお、式(1)において、T(x,y)は位相変調素子1の複素振幅透過率分布を、*はコンボリューション(たたみ込み積分)を、ASF(x,y)は結像光学系4の点像分布関数をそれぞれ示している。ここで、点像分布関数とは、結像光学系による点像の振幅分布と定義する。
U(x,y)=T(x,y)*ASF(x,y)・・・(1)
Next, by setting the occupying area ratio of the dot region 1ad to be smaller as it is away from the center of the unit region 1a, an inclined distribution is obtained in which the light intensity increases as the distance from the inverse peak distribution increases. The principle is described. FIG. 7 is a diagram for explaining the principle regarding the area occupied by the dot region and the light intensity distribution. In general, the light amplitude distribution U (x, y) of the image formed by the
U (x, y) = T (x, y) * ASF (x, y) (1)
なお、位相変調素子1の複素振幅透過率分布Tは、振幅が均一であることから、次の式(2)で表わされる。なお、式(2)において、T0は一定の値であり、φ(x,y)は位相分布を示している。
T=T0eiφ(x,y)・・・(2)
The complex amplitude transmittance distribution T of the
T = T 0 e iφ (x, y) (2)
また、結像光学系4が均一円形瞳を有し且つ無収差である場合、点像分布関数ASF(x,y)に関して次の式(3)に示す関係が成立する。なお、式(3)において、J1はベッセル(Bessel)関数を、λは光の波長を、NAは上述したように結像光学系4の像側開口数をそれぞれ示している。
ASF(x,y) ∝ 2J1(2π/λ・NA・r)/(2π/λ・NA・r)・・(3)
ただし、r=(x2+y2)1/2
When the imaging
ASF (x, y) ∝ 2J 1 (2π / λ · NA · r) / (2π / λ · NA · r) (3)
However, r = (x 2 + y 2 ) 1/2
図7(a)に示す結像光学系4の点像分布関数は、図7(b)に示すものであり、直径Rの円筒形4e(図7中破線で示す)で近似すると、図7(c)に示す位相変調素子1上の直径R’(直径Rに光学的に対応する値)の円内の複素振幅分布を積分したものが、像面4f上の複素振幅を決定する。上述したように、像面4fに結像された結像の光振幅すなわち光強度は位相変調素子1の複素振幅透過率分布と点像分布関数とのコンボリューションで与えられる。点像分布関数を円筒形4eで近似して考えると、図7(c)に示す円形の点像分布範囲R内で位相変調素子1の複素振幅透過率を均一重みで積分した結果が、像面4fでの複素振幅になり、その絶対値の二乗が光強度となる。なお、結像光学系4での点像分布範囲Rとは、点像分布関数によって描かれた図7(b)の曲線の0点4iとの交点4j内の範囲をいう。
The point spread function of the imaging
したがって、点像分布範囲R内で位相の変化が少ないほど光強度は大きくなり、逆に位相の変化が大きいほど光強度は小さくなる。この点は、図7(d)に示すように単位円4g内での位相ベクトル4hの和で考えると理解しやすい。像面4fを物体例えば半導体膜とした場合、図7(b)の点像分布関数は、図7(f)に示すような点像分布関数となる。図8は、点像分布範囲R内での位相の変化と光強度との典型的な関係を示す図である。図8(a)は、4つの領域の位相値がすべて0度の場合を示す図であり、0度方向の4つの位相ベクトル5gの和が振幅4Eに対応し、その二乗が光強度16Iに対応することになる。
Therefore, the light intensity increases as the phase change in the point image distribution range R decreases, and conversely, the light intensity decreases as the phase change increases. This point can be easily understood by considering the sum of the
図8(b)は、2つの領域の位相値が0度であり、他の2つの領域の位相値が90度の場合を示す図であり、0度方向の2つの位相ベクトルと90度方向の2つの位相ベクトルとの和が振幅2√2Eに対応し、その二乗が光強度8Iに対応することになる。図8(c)は、位相値が0度の領域と位相値が90度の領域と位相値が180度の領域と位相値が270度の領域の場合を示す図であり、0度方向の位相ベクトル5sと90度方向の位相ベクトル5tと180度方向の位相ベクトル5uと270度方向の位相ベクトル5vとの和が振幅0Eに対応し、その二乗が光強度0Iに対応することになる。
FIG. 8B is a diagram showing a case where the phase values of the two regions are 0 degrees and the phase values of the other two regions are 90 degrees. Two phase vectors in the 0 degree direction and the 90 degree direction The sum of the two phase vectors corresponds to the
図9は、結像光学系4における瞳関数と点像分布関数との関係を示す図である。一般に、点像分布関数は、瞳関数のフーリエ変換で与えられる。具体的には、結像光学系4が均一円形瞳を有し且つ無収差である場合、点像分布関数ASF(x,y)は上述の式(3)により表わされる。しかしながら、結像光学系4に収差が存在する場合や、均一円形瞳以外の瞳関数を有する場合はこの限りではない。
FIG. 9 is a diagram showing the relationship between the pupil function and the point spread function in the imaging
均一円形瞳で無収差の場合、点像分布関数が最初に0となるまでの中央領域(すなわちエアリーディスク)の半径R/2は、次の式(4)で表わされることが知られている。
R/2=0.61λ/NA (4)
In the case of a uniform circular pupil and no aberration, it is known that the radius R / 2 of the central region (that is, Airy disk) until the point spread function first becomes 0 is expressed by the following equation (4). .
R / 2 = 0.61λ / NA (4)
本明細書において、点像分布範囲Rとは、図7(b),図9(b)に示すように点像分布関数F(x)が最初に0となるまでの円形状の中央領域を意味している。図8を参照して明らかなように、結像光学系の点像分布範囲Rに光学的に対応する円の中に複数(図8では4つ)の位相変調単位が含まれていると、複数の位相ベクトル5gの和により光の振幅を、ひいては光の強度を解析的に且つ簡単な計算にしたがって制御することが可能である。その結果、比較的複雑な光強度分布を比較的容易に得ることができる。
In this specification, the point image distribution range R is a circular central region until the point image distribution function F (x) first becomes 0, as shown in FIGS. 7B and 9B. I mean. As apparent from FIG. 8, when a plurality of (four in FIG. 8) phase modulation units are included in a circle optically corresponding to the point spread range R of the imaging optical system, It is possible to control the amplitude of light by the sum of a plurality of
したがって、本発明では、光強度を自由に制御するために、位相変調素子1の位相変調単位は、結像光学系4の点像分布範囲Rの半径R/2よりも光学的に小さいことが必要である。換言すれば、結像光学系4の像側における位相変調素子1の位相変調単位の大きさは、結像光学系4の点像分布範囲Rの半径R/2よりも小さいことが必要である。ここで、位相変調単位とは、例えば上述したセル型の場合は、セルの一番短い一辺の大きさであり、ピクセル型の場合は一辺の長さを表す。
Therefore, in the present invention, in order to freely control the light intensity, the phase modulation unit of the
図10は、図3に示す位相変調素子のドット領域に対応するセル型の構成を概略的に示す図である。図10(a)を参照すると、この位相変調素子は、第1の位相値φ1を有する第1領域(図中斜線部で示す)21aと第2の位相値φ2を有する第2領域(図中空白部で示す)21bとを有する。また、この位相変調素子は、結像光学系4の点像分布範囲Rの半径R/2よりも光学的に小さいサイズの複数のセル(図中矩形状の破線で示す)21を有する。
FIG. 10 is a diagram schematically showing a cell-type configuration corresponding to the dot region of the phase modulation element shown in FIG. Referring to FIG. 10A, this phase modulation element includes a first region 21a having a first phase value φ1 (shown by a hatched portion in the drawing) 21a and a second region having a second phase value φ2 (in the drawing). 21b) (shown by a blank part). Further, this phase modulation element has a plurality of cells 21 (shown by rectangular broken lines in the figure) 21 having a size optically smaller than the radius R / 2 of the point image distribution range R of the imaging
図10(a)に示すように、各セル21内における位相値φ1(0度)の第1領域21aと位相値φ2(90度)の第2領域21bとの占有面積率がセル毎に変化している。換言すれば、位相値φ1の第1領域21aと位相値φ2の第2領域21bとの占有面積率が位置によって変化する位相分布を有する。さらに具体的には、セル内における位相値φ2の第2領域21bの占有面積は、図中左側のセルにおいて最も大きく、図中右側のセルにおいて最も小さく、その間において単調に変化している。位相変調素子1への入射光は、矢印21cで示すように図10において、紙面の上面から裏面方向に透過する。
As shown in FIG. 10 (a), the occupied area ratio of the first region 21a having the phase value φ1 (0 degree) and the
以上のように、図10に示す位相変調素子は、結像光学系4の点像分布範囲Rの半径R/2よりも光学的に小さいサイズの位相変調単位(セル)21に基づく位相分布を有する。したがって、各位相変調単位21における第1領域21aと第2領域21bと占有面積率を、すなわち2つの位相ベクトルの和を適宜変化させることにより、被処理基板上に形成される光強度分布を解析的に且つ簡単な計算にしたがって制御することが可能である。第1および第2の位相値φ1、φ2の位相変調素子1の製造は、例えば石英ガラスに厚さを第1および第2の位相値φ1、φ2が形成されるように選択することにより位相変調素子1を製造することができる。石英ガラスの厚さの変化は、選択エッチングやFIBにより形成することができる。
As described above, the phase modulation element shown in FIG. 10 has a phase distribution based on the phase modulation unit (cell) 21 having a size optically smaller than the radius R / 2 of the point image distribution range R of the imaging
図11は、図3に示す位相変調素子のドット領域とは異なるピクセル型の構成を概略的に示す図である。図11を参照すると、この位相変調素子1は、結像光学系4の点像分布範囲Rの半径R/2よりも光学的に小さい複数の矩形状のピクセル22を有する。これらの複数のピクセル22は縦横に且つ稠密に配置され、各ピクセル22はそれぞれ一定の位相値を有する。具体的には、第1の位相値φ1(たとえば0度)を有する第1ピクセル(図中斜線部で示す)22aと、第2の位相値φ2(たとえば90度)を有する第2ピクセル(図中空白部で示す)22bとを有する。位相変調素子1への入射光は、矢印22cで示すように図11において紙面の上面から裏面方向に透過する。
FIG. 11 is a diagram schematically showing a pixel type configuration different from the dot region of the phase modulation element shown in FIG. Referring to FIG. 11, the
図11に示すように、結像光学系4の点像分布範囲Rに光学的に対応する単位範囲(図中破線の円で示す)当りの同一位相値のピクセル数が単位範囲毎に変化している。換言すれば、図10と同様に、位相値φ1の第1領域としての第1ピクセル22aと位相値φ2の第2領域としての第2ピクセル22bとの占有面積率が位置によって変化する位相分布を有する。
As shown in FIG. 11, the number of pixels having the same phase value per unit range (indicated by a broken-line circle in the figure) optically corresponding to the point image distribution range R of the imaging
以上のように、図11に示す位相変調素子は、結像光学系4の点像分布範囲Rの半径R/2よりも光学的に小さいサイズの位相変調単位(ピクセル)22に基づく位相分布を有する。したがって、結像光学系4の点像分布範囲Rに光学的に対応する単位範囲(不図示)における第1ピクセル22aと第2ピクセル22bとの占有面積率を、すなわち複数の位相ベクトルの和を適宜変化させることにより、被処理基板上に形成される光強度分布を解析的に且つ簡単な計算にしたがって制御することが可能である。
As described above, the phase modulation element shown in FIG. 11 has a phase distribution based on the phase modulation unit (pixel) 22 having a size optically smaller than the radius R / 2 of the point image distribution range R of the imaging
図12は、本発明における半導体薄膜の結晶化過程を概略的に示している。図12において破線で示す矩形状の領域は、被処理基板5の表面上において位相変調素子1の1つの単位領域1aに対応する単位基板領域(実施例1では5μm角の正方形状の領域)10である。単位基板領域10では、まず凝固初期に、溶融領域12の中心近傍において結晶核の発生と消滅とを繰り返した後に、結晶核が凝集して成長可能な臨界径以上となり、単一の成長性の結晶核11が発生する。この成長性の結晶核11は、時間の経過に従って放射状に全方向に成長し、固液界面14が広がっていく。
FIG. 12 schematically shows a crystallization process of a semiconductor thin film according to the present invention. In FIG. 12, a rectangular region indicated by a broken line is a unit substrate region (a 5 μm square region in Example 1) 10 corresponding to one unit region 1a of the
本発明の半導体薄膜のレーザアニールによる結晶化は超急冷凝固系であるため、発生した結晶核の面方位を維持しながら全方向に成長することはない。例えば<110>方向のように比較的成長速度の大きな結晶方向には、発生した結晶核の面方位をそのまま保ちながら成長する。しかしながら、例えば<111>方向のように最密面が積み重なっていかなければならない成長速度の比較的小さな結晶方向には、同心円放射状に広がる温度勾配に従い、成長速度の大きな方向と同様の速度で成長するため、成長途中で双晶変態することで成長速度のより大きな面方位に向きを変えて成長する。結果として、最終的な組織では、結晶粒の中に双晶粒界13が入る。この双晶粒界13は、結晶粒界15とは、その形成過程が異なる。
Since the semiconductor thin film of the present invention is crystallized by laser annealing in an ultra-quick solidification system, it does not grow in all directions while maintaining the plane orientation of the generated crystal nucleus. For example, in the crystal direction with a relatively high growth rate, such as the <110> direction, the crystal nucleus grows while maintaining the plane orientation of the generated crystal nucleus. However, for example in the <111> direction, the close-packed surfaces must be stacked, and in the crystal direction where the growth rate is relatively small, the growth is performed at a rate similar to the direction where the growth rate is large, following a temperature gradient spreading concentrically. For this reason, the crystal is grown by changing the direction to a plane orientation with a higher growth rate by twinning transformation during the growth. As a result, in the final structure,
図13は、図12に示す結晶化過程を実現するのに適した光強度分布の一例を概略的に示している。図13(a)に示す光強度分布は、図13(b)に示す単位基板領域10の対角線10aに沿った分布である。なお、図13(b)において、破線16a,16bは光強度(または温度)の等高線を示している。図13(a)に示す光強度分布では、単位基板領域10の中心近傍において光強度が最も小さく、この光強度の最も小さいボトムピークから周囲に向かって放射状に光強度が急激に増大する逆ピーク状の分布が形成され、逆ピーク状の分布から周囲に向かって放射状に緩やかに光強度が増大する傾斜状分布が形成されている。
FIG. 13 schematically shows an example of a light intensity distribution suitable for realizing the crystallization process shown in FIG. The light intensity distribution shown in FIG. 13 (a) is a distribution along the
図13(a)に示すようなロート形の光強度分布を有するレーザ光を被処理基板5に照射すると、被処理基板5の半導体薄膜が光を吸収して、光のエネルギーが熱に変換する結晶化開始時の半導体薄膜の温度分布も図13(a)に示すようになり、単位基板領域10の中心領域にのみ成長性の結晶核11が発生する。光強度分布には、結晶成長の開始と密接に関係した閾値αがある。光強度がα値以下の部分では半導体膜(Si)は融けないか、あるいは融けても表面の一部しか融けないためにポリシリコンの状態にとどまり、光強度がα値を越えたところから結晶成長が開始する。
When the substrate 5 is irradiated with a laser beam having a funnel-shaped light intensity distribution as shown in FIG. 13A, the semiconductor thin film of the substrate 5 absorbs light and the light energy is converted into heat. The temperature distribution of the semiconductor thin film at the start of crystallization is also as shown in FIG. 13A, and a
したがって、光強度分布の底における光強度の値がこのα値よりもわずかに下回ることが望ましい。具体的に、光強度分布のボトムピークの強度は、相対値で0.2〜0.7であることが好ましい。ボトムピークの強度が0.2未満になると小さくなりすぎて、中心部分だけ結晶化することなくアモルファスのままになってしまう。また、ボトムピークの強度が0.7を越えると大きくなりすぎて、中心部分にのみ成長性の結晶核を発生させることができない。なお、結晶化過程をさらに良好に実現するには、光強度分布のボトムピークの強度が0.5〜0.6であることが好ましい。 Therefore, it is desirable that the value of the light intensity at the bottom of the light intensity distribution is slightly lower than this α value. Specifically, the intensity of the bottom peak of the light intensity distribution is preferably 0.2 to 0.7 as a relative value. When the intensity of the bottom peak is less than 0.2, the intensity becomes too small, and the center portion remains amorphous without being crystallized. Further, when the intensity of the bottom peak exceeds 0.7, the intensity becomes too large, and a growth crystal nucleus cannot be generated only in the central portion. In order to realize the crystallization process more satisfactorily, the intensity of the bottom peak of the light intensity distribution is preferably 0.5 to 0.6.
中心近傍のボトムピークから周囲に向かって放射状に光強度が急激に増大する逆ピーク状の分布は、光強度の最小値(すなわちボトムピークにおける光強度の値)に最大値と最小値との差の約2/5を加えた光強度までの範囲であることが好ましい。図13(a)に示す光強度分布の場合、光強度の最小値に最大値と最小値との差の2/5を加えた光強度が相対値で0.76となる。 The reverse peak distribution in which the light intensity rapidly increases radially from the bottom peak near the center toward the periphery is the difference between the maximum value and the minimum value in the minimum value of light intensity (that is, the light intensity value at the bottom peak). It is preferable that the range is up to the light intensity obtained by adding about 2/5. In the case of the light intensity distribution shown in FIG. 13A, the light intensity obtained by adding 2/5 of the difference between the maximum value and the minimum value to the minimum value of the light intensity is 0.76 in relative value.
この光強度0.76における光強度分布のピーク幅W1は、0.5μm〜1.5μmであることが好ましい。ピーク幅W1が0.5μm未満になると小さくなりすぎて、光強度の最小位置である中心に周囲の熱が拡散して、最低温領域が広がってしまい、成長性の結晶核を単一にすることができない。また、ピーク幅W1が1.5μmを越えて大きくなりすぎると、結晶化開始時の最低温領域が広がってしまい、成長性の結晶核を単一にすることができない。 The peak width W1 of the light intensity distribution at this light intensity of 0.76 is preferably 0.5 μm to 1.5 μm. When the peak width W1 is less than 0.5 μm, it becomes too small, the surrounding heat diffuses to the center, which is the minimum position of the light intensity, and the lowest temperature region spreads, making the growth crystal nucleus single. I can't. On the other hand, if the peak width W1 exceeds 1.5 μm and becomes too large, the lowest temperature region at the start of crystallization spreads, and a single growth crystal nucleus cannot be made.
図13(a)に示すように、逆ピーク状の分布の周囲では、光強度が緩やかに増大すること、すなわち中心から離れるに従って外側に向かって線形的に光強度が増大するようなロート形の傾斜状分布になることが好ましい。これは、単位基板領域10の中心に発生した成長性の結晶核11を放射状に成長させて、単位基板領域10の内部を1つの結晶粒にするためである。このようなロート形の傾斜状分布にすると、外側に向かう温度勾配も線形的になるので、結晶の成長が途中で停止することなく、さらに大粒径の結晶化半導体膜を生成することができる。逆ピーク状の分布の周囲に凹凸分布が存在し、光強度が急峻に大きくなっているピークが存在すると、半導体薄膜がレーザ光を吸収する際にこの領域の温度が上がりすぎてしまい、膜破壊しやすくなってしまう。
As shown in FIG. 13A, the light intensity gradually increases around the inverse peak distribution, that is, a funnel shape in which the light intensity increases linearly toward the outside as the distance from the center increases. An inclined distribution is preferred. This is because the
図14は、位相変調素子における単位領域の配列パターンと形成される結晶組織のアレイパターンとの関係の一例を模式的に示している。図14(a)に示す位相変調素子1の単位領域1aの配列パターンでは、簡単のための単位領域1aの中心近傍に配置された扇形形状の第1位相領域1abおよび第2位相領域1acだけを示している。また、図14(a)に示す結晶組織のアレイパターンでは、結晶粒界15を実線で示し、双晶粒界13を破線で示している。
FIG. 14 schematically shows an example of the relationship between the arrangement pattern of the unit regions and the array pattern of the formed crystal structure in the phase modulation element. In the arrangement pattern of the unit regions 1a of the
位相変調素子1の1つの単位領域1aに対応して、1つの正方形状の結晶粒が形成される。すなわち、所定の周期で格子状に配置された複数の単位領域1aに対応して、複数の正方形状の結晶粒が格子状にアレイ化して形成されて品質の良い結晶化半導体薄膜となる。そして、結晶粒の内部には、双晶粒界13のみを含むことになる。このように、成長性の結晶核11の発生位置を制御することにより、結晶粒の位置も二次元的に制御することができる。
One square crystal grain is formed corresponding to one unit region 1 a of the
図15は、位相変調素子における単位領域の配列パターンと形成される結晶組織のアレイパターンとの関係の別の例を模式的に示している。図15(a)では、図14(a)とは異なり、複数の単位領域1aが、ひいては第1位相領域1abおよび第2位相領域1acが所定の周期で正三角頂点状に配置されている。その結果、対応する結晶組織では、図15(b)に示すように複数の円形状の結晶粒が正三角頂点状にアレイ化して形成される。この場合も、結晶粒の内部には双晶粒界13のみを含むことになり、結晶粒の位置も二次元的に制御することができる。
FIG. 15 schematically shows another example of the relationship between the array pattern of unit regions and the array pattern of the crystal structure formed in the phase modulation element. In FIG. 15 (a), unlike FIG. 14 (a), a plurality of unit regions 1a, and thus the first phase region 1ab and the second phase region 1ac, are arranged in a regular triangular vertex shape with a predetermined period. As a result, in the corresponding crystal structure, as shown in FIG. 15B, a plurality of circular crystal grains are formed in an array of regular triangular vertices. Also in this case, only the
図14や図15に示す位相変調素子1の単位領域1aの間隔は、最終的に形成する結晶組織の結晶粒径と密接な関係がある。位相変調素子1の単位領域1aの間隔は、結像光学系4の像面における換算値で4μm〜20μmであることが望ましい。単位領域1aの間隔が4μm未満になると小さくなりすぎて、結晶粒アレイの粒径が小さくなり、品質の良い結晶化半導体薄膜にならない。また、単位領域1aの間隔が20μmを超えると大きくなりすぎて、結晶成長が途中で止まってしまうため、半導体膜のほぼ全面を覆うような結晶粒アレイにならない。
The interval between the unit regions 1a of the
単位領域1aの中心に配置する位相段差の反転した位相領域1ab,1acの形状は必ずしも扇形である必要はなく、四角形等の多角形状であっても良い。また、位相領域1ab,1acの面積は、単一結晶核のみを発生させるために、図13(a)に示す光強度分布においてピーク幅W1が十分に狭くなるように設定すればよい。具体的に、位相領域(1ab,1ac)の全体的な大きさを1.0(=0.5×2)μmに設定しているが、0.3μm乃至1.5μmの大きさに設定することが好ましく、0.8μm乃至1.2μmの大きさに設定することがさらに好ましい。位相領域1ab,1acの面積に関する最適値は、用いる結晶化装置の光学系と密接に関係する。位相領域1ab,1acの位相段差は、図13(a)に示す光強度分布におけるボトムピークの光強度の相対値と関係があるが、0.2〜0.7になるように決定すればよい。 The shape of the phase regions 1ab and 1ac with inverted phase steps arranged at the center of the unit region 1a is not necessarily a fan shape, and may be a polygonal shape such as a quadrangle. Further, the areas of the phase regions 1ab and 1ac may be set so that the peak width W1 is sufficiently narrowed in the light intensity distribution shown in FIG. 13A in order to generate only single crystal nuclei. Specifically, the overall size of the phase region (1ab, 1ac) is set to 1.0 (= 0.5 × 2) μm, but is set to a size of 0.3 μm to 1.5 μm. It is preferable to set the size to 0.8 μm to 1.2 μm. The optimum values related to the areas of the phase regions 1ab and 1ac are closely related to the optical system of the crystallization apparatus to be used. The phase steps of the phase regions 1ab and 1ac are related to the relative value of the bottom peak light intensity in the light intensity distribution shown in FIG. 13A, but may be determined to be 0.2 to 0.7. .
実施例1では、図1に示す結晶化装置において図3に示す構成を有する位相変調素子1を用いて、実際のフォーカス位置(計算上の−7μmデフォーカス位置)に位置決めされた被処理基板5上の半導体(Si)薄膜を結晶化した。被処理基板5上で、たとえば図6(a)に示す光強度分布を有するレーザ光が形成され、図12に示す結晶化過程を経て、図14(b)に示すような5μm角の結晶粒アレイ半導体薄膜を作製することができた。図4および図5に示すように、被処理基板5の表面が結像光学系4の実際のフォーカス位置に対してある程度変動しても(たとえば0μm〜−15μmのデフォーカス範囲で変動しても)被処理基板5上で形成される光強度分布はあまり変化することなく、約±7μmの深い焦点深度が確保されているので、均一性の良い結晶粒アレイ半導体薄膜が得られた。
In Example 1, the substrate 5 to be processed positioned at the actual focus position (calculated −7 μm defocus position) using the
図16は、本実施形態の実施例2における位相変調素子の構成を概略的に示す図である。実施例2の位相変調素子1は実施例1と同様に、5μm角の結晶粒アレイ半導体薄膜を作製するための位相変調素子であり、実施例1と類似の構成を有する。しかしながら、実施例2では、第1位相領域1ab、第2位相領域1acおよびすべてのドット領域1adが基準面1aaに対して−90度(実施例1では+90度)の位相を有する点だけが実施例1と相違している。以下、実施例1との相違点に着目して、実施例2を説明する。
FIG. 16 is a diagram schematically showing the configuration of the phase modulation element in Example 2 of the present embodiment. Similarly to the first embodiment, the
実施例2では、結像光学系4の計算上のフォーカス位置から5μmだけ結像光学系4から遠ざかる方向(図1中下側)にデフォーカス(−5μmのデフォーカス)して位置決めされた被処理基板5の表面には、単位領域1aの横断線A−Aに対応する横断線に沿って図17(a)に示すような光強度分布が形成される。また、結像光学系4の計算上のフォーカス位置に位置決めされた被処理基板5の表面には、単位領域1aの横断線A−Aに対応する横断線に沿って図17(b)に示すような光強度分布が形成される。
In Example 2, the object to be positioned positioned by defocusing (−5 μm defocusing) in a direction away from the imaging
また、結像光学系4の計算上のフォーカス位置から5μmだけ結像光学系4へ近づく方向(図1中上側)にデフォーカス(+5μmのデフォーカス)して位置決めされた被処理基板5の表面には、単位領域1aの横断線A−Aに対応する横断線に沿って図17(c)に示すような光強度分布が形成される。さらに、結像光学系4の計算上のフォーカス位置から7μmだけ結像光学系4へ近づく方向にデフォーカス(+7μmのデフォーカス)して位置決めされた被処理基板5の表面には、単位領域1aの横断線A−Aに対応する横断線に沿って図18(a)に示すような光強度分布が形成される。
Further, the surface of the substrate 5 to be processed positioned by defocusing (+5 μm defocusing) in a direction (upper side in FIG. 1) approaching the imaging
また、結像光学系4の計算上のフォーカス位置から10μmだけ結像光学系4へ近づく方向にデフォーカス(+10μmのデフォーカス)して位置決めされた被処理基板5の表面には、単位領域1aの横断線A−Aに対応する横断線に沿って図18(b)に示すような光強度分布が形成される。最後に、結像光学系4の計算上のフォーカス位置から15μmだけ結像光学系4へ近づく方向にデフォーカス(+15μmのデフォーカス)して位置決めされた被処理基板5の表面には、単位領域1aの横断線A−Aに対応する横断線に沿って図18(c)に示すような光強度分布が形成される。
Further, the unit region 1a is formed on the surface of the substrate 5 to be processed after being defocused (+10 μm defocus) in a direction approaching the image forming
図17および図18に示すように結像光学系4に対して被処理基板5の位置を変化させて得られる光強度分布を参照すると、計算上のフォーカス位置と+10μmのデフォーカス位置との間においてボトムピーク(光強度の最も小さい位置)から光強度が急激に増大する変化が保たれている。また、計算上のフォーカス位置と+15μmのデフォーカス位置との間において、光強度分布の形状が保たれている。すなわち、実施例2においても実施例1と同様に、±5μm乃至±7μmの焦点深度が確保されていることがわかる。また、図17および図18を参照すると、計算上のフォーカス位置から+7μmだけデフォーカスした位置で得られる光強度分布においてボトムピークから増大する光強度の勾配が最も大きく、計算上の+7μmのデフォーカス位置が実際のフォーカス位置であることがわかる。
Referring to the light intensity distribution obtained by changing the position of the substrate 5 to be processed with respect to the imaging
実施例2では、図1に示す結晶化装置において図16に示す構成を有する位相変調素子1を用いて、実際のフォーカス位置(計算上の+7μmデフォーカス位置)に位置決めされた被処理基板5上の半導体(Si)薄膜を結晶化した。被処理基板5上で、たとえば図18(a)に示す光強度分布を有するレーザ光が形成され、図12に示す結晶化過程を経て、図14(b)に示すような5μm角の結晶粒アレイ半導体薄膜を作製することができた。図17および図18に示すように、被処理基板5の表面が結像光学系4の実際のフォーカス位置に対してある程度変動しても(たとえば0μm〜+15μmのデフォーカス範囲で変動しても)被処理基板5上で形成される光強度分布はあまり変化することなく、約±7μmの深い焦点深度が確保されているので、均一性の良い結晶粒アレイ半導体薄膜が得られた。
In Example 2, using the
図19は、本実施形態の実施例3における位相変調素子の構成を概略的に示す図である。実施例3の位相変調素子1は実施例1および2と同様に、5μm角の結晶粒アレイ半導体薄膜を作製するための位相変調素子であり、実施例1と類似の構成を有する。しかしながら、第1位相領域1abおよび第2位相領域1acの周囲に0.2μm角の正方形状のドット領域1aeを格子状に8個配置している点と、第1位相領域1ab、第2位相領域1acおよびすべてのドット領域1aeが基準面1aaに対して+100度(実施例1では+90度)の位相を有する点とが実施例1と相違している。以下、実施例1との相違点に着目して、実施例3を説明する。
FIG. 19 is a diagram schematically showing the configuration of the phase modulation element in Example 3 of the present embodiment. The
図示を省略したが、実施例3では実施例1と同様に、結像光学系4の計算上のフォーカス位置から7μmだけ結像光学系4から遠ざかる方向(図1中下側)にデフォーカス(−7μmのデフォーカス)した位置が実際のフォーカス位置になり、約±7μmの深い焦点深度を確保することができる。そして、実施例3では、結像光学系4の実際のフォーカス位置に位置決めされた被処理基板5の表面には、図20に示すような光強度分布が形成される。
Although not shown, in the third embodiment, as in the first embodiment, defocusing is performed in a direction away from the imaging
すなわち、位相変調素子1の単位領域1aの横断線A−Aに対応する横断線に沿って図20(a)に示すような光強度分布が形成され、図中左側の単位領域1aの図中左上がりの対角線B−Bに対応する斜線に沿って図20(b)に示すような光強度分布が形成され、図中右側の単位領域1aの図中左上がりの対角線C−Cに対応する斜線に沿って図20(c)に示すような光強度分布が形成される。
That is, a light intensity distribution as shown in FIG. 20A is formed along the transverse line corresponding to the transverse line AA of the unit region 1a of the
実施例3では、図1に示す結晶化装置において図19に示す構成を有する位相変調素子1を用いて、実際のフォーカス位置(計算上の−7μmデフォーカス位置)に位置決めされた被処理基板5上の半導体(Si)薄膜を結晶化した。被処理基板5上で、たとえば図20(a)に示す光強度分布を有するレーザ光が形成され、図12に示す結晶化過程を経て、図14(b)に示すような5μm角の結晶粒アレイ半導体薄膜を作製することができた。また、被処理基板5の表面が結像光学系4の実際のフォーカス位置に対してある程度変動しても被処理基板5上で形成される光強度分布はあまり変化することなく、約±7μmの深い焦点深度が確保されているので、均一性の良い結晶粒アレイ半導体薄膜が得られた。
In Example 3, the substrate 5 to be processed positioned at the actual focus position (calculated -7 μm defocus position) using the
図21は、本実施形態の実施例4における位相変調素子の構成を概略的に示す図である。実施例4の位相変調素子1は実施例1〜3と同様に、5μm角の結晶粒アレイ半導体薄膜を作製するための位相変調素子であり、実施例3と類似の構成を有する。しかしながら、単位領域1aの中心近傍に第1位相領域1abおよび第2位相領域1acに代えて0.5μm角の正方形状の位相領域1afを配置している点と、その周囲に0.2μm角の正方形状のドット領域1agを格子状に8個配置している点と、位相領域1afおよびすべてのドット領域1agが基準面1aaに対して+120度(実施例3では+100度)の位相を有する点とが実施例3と相違している。以下、実施例3との相違点に着目して、実施例4を説明する。
FIG. 21 is a diagram schematically showing the configuration of the phase modulation element in Example 4 of the present embodiment. The
図示を省略したが、実施例4では、結像光学系4の計算上のフォーカス位置から5μmだけ結像光学系4から遠ざかる方向(図1中下側)にデフォーカス(−5μmのデフォーカス)した位置が実際のフォーカス位置になり、約±7μmの深い焦点深度を確保することができる。そして、実施例4では、結像光学系4の計算上のフォーカス位置に位置決めされた被処理基板5の表面には、図22に示すような光強度分布が形成される。すなわち、位相変調素子1の単位領域1aの横断線A−Aに対応する横断線に沿って図22(a)に示すような光強度分布が形成され、図中左側の単位領域1aの図中右上がりの対角線B−Bに対応する斜線に沿って図22(b)に示すような光強度分布が形成される。このように、実施例4では、単位領域1aの中心近傍に配置された位相領域1afの作用により、ボトムピークから周囲に向かって放射状に光強度が急激に増大する逆ピーク状の分布が形成される。
Although not shown, in Example 4, defocusing (-5 μm defocusing) is performed in a direction away from the imaging
実施例4では、図1に示す結晶化装置において図21に示す構成を有する位相変調素子1を用いて、実際のフォーカス位置(計算上の−5μmデフォーカス位置)に位置決めされた被処理基板5上の半導体(Si)薄膜を結晶化した。被処理基板5上で、たとえば図22(a)に示す光強度分布を有するレーザ光が形成され、図12に示す結晶化過程を経て、図14(b)に示すような5μm角の結晶粒アレイ半導体薄膜を作製することができた。また、被処理基板5の表面が結像光学系4の実際のフォーカス位置に対してある程度変動しても被処理基板5上で形成される光強度分布はあまり変化することなく、約±7μmの深い焦点深度が確保されているので、均一性の良い結晶粒アレイ半導体薄膜が得られた。
In Example 4, the substrate 5 to be processed positioned at the actual focus position (calculated −5 μm defocus position) using the
図23は、本実施形態の実施例5における位相変調素子の構成を概略的に示す図である。実施例5の位相変調素子1は実施例1〜4と同様に、5μm角の結晶粒アレイ半導体薄膜を作製するための位相変調素子であり、実施例1と類似の構成を有する。しかしながら、第1位相領域1abおよび第2位相領域1acが基準面1aaに対して+100度(実施例1では+90度)の位相を有する点と、第1位相領域1abおよび第2位相領域1acの周囲にドット領域が設けられていない点とが実施例1と相違している。以下、実施例1との相違点に着目して、実施例5を説明する。
FIG. 23 is a diagram schematically showing the configuration of the phase modulation element in Example 5 of the present embodiment. The
実施例5では、結像光学系4の計算上のフォーカス位置から5μmだけ結像光学系4へ近づく方向(図1中上側)にデフォーカス(+5μmのデフォーカス)して位置決めされた被処理基板5の表面には、単位領域1aの横断線A−Aに対応する横断線に沿って図24(a)に示すような光強度分布が形成される。また、結像光学系4の計算上のフォーカス位置に位置決めされた被処理基板5の表面には、単位領域1aの横断線A−Aに対応する横断線に沿って図24(b)に示すような光強度分布が形成される。
In the fifth embodiment, the substrate to be processed positioned by defocusing (+5 μm defocusing) in a direction (upper side in FIG. 1) approaching the imaging
また、結像光学系4の計算上のフォーカス位置から5μmだけ結像光学系4から遠ざかる方向(図1中下側)にデフォーカス(−5μmのデフォーカス)して位置決めされた被処理基板5の表面には、単位領域1aの横断線A−Aに対応する横断線に沿って図24(c)に示すような光強度分布が形成される。さらに、結像光学系4の計算上のフォーカス位置から10μmだけ結像光学系4から遠ざかる方向にデフォーカス(−10μmのデフォーカス)して位置決めされた被処理基板5の表面には、単位領域1aの横断線A−Aに対応する横断線に沿って図25(a)に示すような光強度分布が形成される。
Further, the substrate 5 to be processed is positioned by defocusing (-5 μm defocusing) in a direction away from the imaging
また、結像光学系4の計算上のフォーカス位置から15μmだけ結像光学系4から遠ざかる方向にデフォーカス(−15μmのデフォーカス)して位置決めされた被処理基板5の表面には、単位領域1aの横断線A−Aに対応する横断線に沿って図25(b)に示すような光強度分布が形成される。最後に、結像光学系4の計算上のフォーカス位置から20μmだけ結像光学系4から遠ざかる方向にデフォーカス(−20μmのデフォーカス)して位置決めされた被処理基板5の表面には、単位領域1aの横断線A−Aに対応する横断線に沿って図25(c)に示すような光強度分布が形成される。
Further, a unit region is formed on the surface of the substrate to be processed 5 which is positioned by defocusing (-15 μm defocusing) in a direction away from the imaging
図24および図25を参照すると、第1位相領域1abおよび第2位相領域1acの周囲にドット領域が設けられていないため、ボトムピークから周囲に向かって放射状に光強度が急激に増大する逆ピーク状の分布が形成されるが、実施例1とは異なり逆ピーク状の分布から周囲に向かって放射状に緩やかに光強度が増大する傾斜状分布は形成されない。 Referring to FIG. 24 and FIG. 25, since no dot region is provided around the first phase region 1ab and the second phase region 1ac, the reverse peak in which the light intensity rapidly increases radially from the bottom peak to the periphery. However, unlike the first embodiment, an inclined distribution in which the light intensity gradually increases radially from the reverse peak distribution toward the periphery is not formed.
実施例5では、図1に示す結晶化装置において図23に示す構成を有する位相変調素子1を用いて、実際のフォーカス位置(計算上の−7μmデフォーカス位置)に位置決めされた被処理基板5上の半導体(Si)薄膜を結晶化した。被処理基板5上で、たとえば図24(c)や図25(a)に示す光強度分布を有するレーザ光が形成され、図12に示す結晶化過程を経て、図14(b)に示すような5μm角の結晶粒アレイ半導体薄膜を作製することができた。また、被処理基板5の表面が結像光学系4の実際のフォーカス位置に対してある程度変動しても被処理基板5上で形成される光強度分布はあまり変化することなく、約±7μmの深い焦点深度が確保されているので、均一性の良い結晶粒アレイ半導体薄膜が得られた。しかしながら、実施例5では、上述したようにロート形の傾斜状分布が形成されないため、実施例1よりも小さな結晶粒しか生成されない。
In Example 5, the substrate 5 to be processed positioned at the actual focus position (calculated -7 μm defocus position) using the
なお、上述の実施形態の各実施例において、光強度分布は設計の段階でも計算できるが、実際の被処理面での光強度分布を観察して確認しておくことが望ましい。そのためには、被処理基板の被処理面を光学系で拡大し、CCDなどの撮像素子で入力すれば良い。使用光が紫外線の場合は、光学系が制約を受けるため、被処理面に蛍光板を設けて可視光に変換しても良い。また、上述の実施形態の各実施例では、位相変調素子1について具体的な構成例を例示したが、位相変調素子1の構成については本発明の範囲内において様々な変形例が可能である。
In each example of the above-described embodiment, the light intensity distribution can be calculated even at the design stage, but it is desirable to observe and confirm the light intensity distribution on the actual surface to be processed. For this purpose, the surface to be processed of the substrate to be processed may be enlarged by an optical system and input by an image pickup device such as a CCD. When the used light is ultraviolet light, the optical system is restricted, so that a fluorescent plate may be provided on the surface to be processed and converted into visible light. In each example of the above-described embodiment, a specific configuration example is illustrated for the
図26は、本実施形態にかかるボトムゲート型薄膜トランジスタの製造プロセスを示す工程図である。なお、本実施例では、便宜上Nチャネル型の薄膜トランジスタの製造方法を示すが、Pチャネル型でも不純物種(ドーパント種)を変えるだけで全く同様である。ここでは、ボトムゲート構造の薄膜トランジスタの製造方法を示す。まず、図26(a)に示す様に、ガラスなどからなる絶縁基板100の上にAl,Ta,Mo,W,Cr,Cu又はこれらの合金を100〜300nmの厚みで形成し、パターニングしてゲート電極101に加工する。
FIG. 26 is a process diagram showing a manufacturing process of the bottom-gate thin film transistor according to this embodiment. In this embodiment, a manufacturing method of an N-channel type thin film transistor is shown for the sake of convenience, but the same applies to the P-channel type only by changing the impurity species (dopant species). Here, a manufacturing method of a bottom-gate thin film transistor is described. First, as shown in FIG. 26A, Al, Ta, Mo, W, Cr, Cu or an alloy thereof is formed with a thickness of 100 to 300 nm on an insulating
次いで、図26(b)に示す様に、ゲート電極101の上にゲート絶縁膜を形成する。本実施形態では、ゲート絶縁膜は、ゲート窒化膜102(SiNX)/ゲート酸化膜103(SiO2)の二層構造を用いた。ゲート窒化膜102は、SiH4ガスとNH3ガスとの混合物を原料気体として用い、プラズマCVD法(PE−CVD法)で成膜した。なお、プラズマCVDに代えて常圧CVDあるいは減圧CVDを用いてもよい。本実施形態では、ゲート窒化膜102を50nmの厚みで堆積した。ゲート窒化膜102の成膜に連続して、ゲート酸化膜103を約200nmの厚みで成膜する。
Next, as shown in FIG. 26B, a gate insulating film is formed on the
更に、ゲート酸化膜103の上に連続的に、非晶質シリコンからなる半導体薄膜104を約50〜200nmの厚みで成膜した。さらに半導体薄膜104の上に、SiO2からなる絶縁膜140を300nmの厚みで成膜した。二層構造のゲート絶縁膜と非晶質半導体薄膜104と絶縁膜140とは、成膜チャンバの真空系を破らず連続成膜した。以上の成膜でプラズマCVD法を用いた場合には、400〜450°Cの温度で窒素雰囲気中1時間程度の加熱処理により脱水素アニールし、非晶質半導体薄膜104に含有されていた水素を放出する。
Further, a semiconductor
次に、例えば実施例1〜5に示した方式の本発明の方法に従って、レーザ光150を照射し、非晶質半導体薄膜104を結晶化する。レーザ光150としては、エキシマレーザビームを用いることができる。レーザ光150の照射領域を調整した後、照射領域に位相変調素子の周期的なパターンを転写することができるようにレーザ光150のフォーカスを合わせて照射し、更に重複しない様に領域をずらして繰り返し照射して、所定の面積を結晶化する。続いて、絶縁膜140をエッチング等の方法により剥離する。
Next, the amorphous semiconductor
次いで、図26(c)に示す様に、薄膜トランジスタのVthを制御する目的で、Vthイオンインプランテーションを必要に応じて行う。本実施例では、B+をドーズ量が5×1011〜4×1012/cm2 程度となるようにイオン注入した。このVthイオンインプランテーションでは、10KeVで加速されたイオンビームを用いた。続いて、前工程で結晶化された多結晶半導体薄膜105の上に、例えばプラズマCVD法でSiO2を約100nm〜300nmの厚みで形成する。本実施例では、シランガスSH4と酸素ガスとをプラズマ分解してSiO2を堆積した。
Next, as shown in FIG. 26C, Vth ion implantation is performed as necessary for the purpose of controlling the Vth of the thin film transistor. In this example, B + was ion-implanted so that the dose amount was about 5 × 10 11 to 4 × 10 12 / cm 2 . In this Vth ion implantation, an ion beam accelerated at 10 KeV was used. Subsequently, SiO 2 is formed to a thickness of about 100 nm to 300 nm on the polycrystalline semiconductor
この様にして成膜されたSiO2を所定の形状にパターニングして、ストッパー膜106に加工する。この場合、裏面露光技術を用いて、ゲート電極101と整合する様にストッパー膜106をパターニングしている。ストッパー膜106の直下に位置する多結晶半導体薄膜105の部分は、チャネル領域Chとして保護される。前述した様に、チャネル領域Chには、予めVthイオンインプランテーションによりB+イオンが比較的低ドーズ量で注入されている。続いて、ストッパー膜106をマスクとしてイオンドーピングにより不純物(例えばP+イオン)を半導体薄膜105に注入し、LDD領域を形成する。この時のドーズ量は、例えば5×1012〜1×1013/cm2であり、加速電圧は例えば10KeVである。
The SiO 2 thus formed is patterned into a predetermined shape and processed into a
更に、ストッパー膜106及びその両側のLDD領域を被覆する様にフォトレジストをパターニング形成した後、これをマスクとして不純物(例えばP+イオン)を高濃度で注入し、ソース領域S及びドレイン領域Dを形成する。不純物注入には、例えばイオンドーピング(イオンシャワー)を用いることができる。これは、質量分離を掛けることなく電界加速で不純物を注入するものであり、本実施例では1×1015/cm2程度のドーズ量で不純物を注入し、ソース領域S及びドレイン領域Dを形成した。加速電圧は、例えば10KeVである。なお、図示しないが、Pチャネルの薄膜トランジスタを形成する場合には、Nチャネル型薄膜トランジスタの領域をフォトレジストで被覆した後、不純物をP+イオンからB+イオンに切り換えドーズ量1×1015/cm2程度でイオンドーピングすればよい。
Further, after patterning and forming a photoresist so as to cover the
なお、ここでは、質量分離型のイオンインプランテーション装置を用いて不純物を注入してもよい。この後、RTA(急速熱アニール)160により、多結晶半導体薄膜105に注入された不純物を活性化する。場合によっては、エキシマレーザを用いたレーザ活性化アニール(ELA)を行っても良い。この後、半導体薄膜105とストッパー膜106の不要な部分を同時にパターニングし、素子領域毎に薄膜トランジスタを分離する。
Here, impurities may be implanted using a mass separation type ion implantation apparatus. Thereafter, the impurities implanted into the polycrystalline semiconductor
最後に、図26(d)に示す様に、SiO2を約100〜200nmの厚みで成膜して、層間絶縁膜107とする。層間絶縁膜107の形成後、SiNXをプラズマCVD法で約200〜400nm成膜して、パシベーション膜(キャップ膜)108とする。この段階で、窒素ガス又はフォーミングガス中又は真空中雰囲気下において350〜400°C程度で1時間加熱処理し、層間絶縁膜107に含まれる水素原子を半導体薄膜105中に拡散させる。この後、コンタクトホールを開口し、Mo,Alなどを100〜200nmの厚みでスパッタした後、所定の形状にパターニングして配線電極109に加工する。
Finally, as shown in FIG. 26 (d), SiO 2 is formed to a thickness of about 100 to 200 nm to form an
更に、アクリル樹脂などからなる平坦化層110を1μm程度の厚みで塗布した後、コンタクトホールを開口する。平坦化層110の上にITOなどからなる透明導電膜をスパッタした後、所定の形状にパターニングして画素電極111に加工する。図14に示すような大粒径結晶粒アレイの結晶粒の位置に合わせてチャネルを形成するので、高移動度の優れた薄膜トランジスタが形成される。
Further, after applying a
図27は、本実施形態にかかるトップゲート型薄膜トランジスタの製造プロセスを示す工程図である。なお、本実施例では、実施例6と異なり、トップゲート構造の薄膜トランジスタを作製している。まず、図27(a)に示す様に、絶縁基板100の上に、バッファ層となる二層の下地膜106a,106bをプラズマCVD法により連続成膜する。一層目の下地膜106aはSiNXからなり、その膜厚は500nmである。
FIG. 27 is a process diagram showing a manufacturing process of the top-gate thin film transistor according to the present embodiment. In this example, unlike the example 6, a thin film transistor having a top gate structure is manufactured. First, as shown in FIG. 27A, two layers of
又、二層目の下地膜106bはSiO2からなり、その膜厚は同じく500nmである。このSiO2からなる下地膜106bの上に、非晶質シリコンからなる半導体薄膜104を50〜200nmの厚みでプラズマCVD法もしくはLPCVD法により成膜する。さらに、SiO2からなる絶縁膜140を200nmの厚みで成膜する。非晶質シリコンからなる半導体薄膜104の成膜にプラズマCVD法を用いた場合には、膜中の水素を脱離させる為に、窒素雰囲気中で400〜450°Cの条件で1時間程度アニールする。
Further, the
次に、例えば実施例1〜5に示した方式の本発明の方法に従って、非晶質半導体薄膜104を結晶化する。レーザ光150の照射領域を調整した後、照射領域に位相変調素子の周期的なパターンの配列を転写することができるようにレーザ光150のフォーカスを合わせて照射し、更に重複しない様に領域をずらして繰り返し照射して、所定の面積を結晶化する。続いて絶縁膜140をエッチング等の方法で剥離する。
Next, the amorphous semiconductor
ここで、必要ならば、前述した様にVthイオンインプランテーションを行ない、B+イオンを例えばドーズ量5×1011〜4×1012/cm2程度で半導体薄膜104に注入する。この場合の加速電圧は、10KeV程度である。続いて、図27(b)に示す様に、結晶化したシリコン半導体薄膜105をアイランド状にパターニングする。この上に、プラズマCVD法、常圧CVD法、減圧CVD法、ECR−CVD法、スパッタ法などでSiO2を10〜400nm成長させ、ゲート絶縁膜103とする。本実施例では、ゲート絶縁膜103の厚みを100nmにした。
If necessary, Vth ion implantation is performed as described above, and B + ions are implanted into the semiconductor
次いで、ゲート絶縁膜103の上に、Al,Ti,Mo,W,Ta,ドープト多結晶シリコンなど、あるいはこれらの合金を200〜800nmの厚みで成膜し、所定の形状にパターニングしてゲート電極101に加工する。次いで、P+イオンを質量分離を用いたイオン注入法で半導体薄膜105に注入し、LDD領域を設ける。このイオン注入はゲート電極101をマスクとして絶縁基板100の全面に対して行う。ドーズ量は、6×1012〜5×1013/cm2である。加速電圧は、例えば90KeVである。
Next, Al, Ti, Mo, W, Ta, doped polycrystalline silicon, or the like, or an alloy thereof is formed to a thickness of 200 to 800 nm on the
なお、ゲート電極101の直下に位置するチャネル領域Chは保護されており、Vthイオンインプランテーションで予め注入されたB+イオンがそのまま保持されている。LDD領域に対するイオン注入後、ゲート電極101とその周囲を被覆する様にレジストパターンを形成し、P+イオンを質量非分離型のイオンシャワードーピング法で高濃度に注入し、ソース領域S及びドレイン領域Dを形成する。この場合のドーズ量は、例えば1×1015/cm2程度である。加速電圧は、例えば90KeVである。ドーピングガスには、水素希釈の20%PH3ガスを用いた。
The channel region Ch located immediately below the
CMOS回路を形成する場合には、Pチャネル薄膜トランジスタ用のレジストパターンを形成後、ドーピングガスを5〜20%のB2H6/H2ガス系に切り換え、ドーズ量を1×1015〜3×1015/cm2程度、加速電圧は例えば90KeVでイオン注入すればよい。なお、ソース領域S及びドレイン領域Dの形成は、質量分離型のイオン注入装置を用いてもよい。この後、半導体薄膜105に注入されたドーパントの活性化処理となる。この活性化処理は、実施例6と同様に、紫外線ランプを使ったRTA160を用いることができる。
In the case of forming a CMOS circuit, after forming a resist pattern for a P-channel thin film transistor, the doping gas is switched to a 5 to 20% B 2 H 6 / H 2 gas system, and the dose is set to 1 × 10 15 to 3 ×. Ion implantation may be performed at about 10 15 / cm 2 and an acceleration voltage of 90 KeV, for example. The source region S and the drain region D may be formed using a mass separation type ion implantation apparatus. Thereafter, the activation process of the dopant implanted into the semiconductor
最後に、図27(c)に示す様に、ゲート電極101を被覆する様にPSGなどからなる層間絶縁膜107を成膜する。この層間絶縁膜107の成膜後、SiNXをプラズマCVD法で約200〜400nm堆積しパシベーション膜(キャップ膜)108とする。この段階で、窒素ガス中において350°Cの温度で1時間程度アニールし、層間絶縁膜107に含有された水素を半導体薄膜105中に拡散させる。この後、コンタクトホールを開口する。
Finally, as shown in FIG. 27C, an
更に、パシベーション膜108の上にAl−Siなどをスパッタリングで成膜した後、所定の形状にパターニングして配線電極109に加工する。更に、アクリル樹脂などからなる平坦化層110を約1μmの厚みで塗工後、これにコンタクトホールを開口する。平坦化層110の上にITOなどからなる透明導電膜をスパッタリングし、所定の形状にパターニングして画素電極111に加工する。
Further, Al—Si or the like is formed on the
図27に示した実施例7では、図26の実施例6で説明した方法と同様にして非晶質半導体薄膜を結晶化させる。但し、トップゲート構造である本実施例の場合は、ボトムゲート構造である実施例6と異なり、ゲート電極のパターンが形成される前の段階で結晶化を行う為、ガラスなどからなる絶縁基板の収縮については実施例6よりも許容度が大きい。そのため、より大出力のレーザ照射装置を用いて結晶化処理を行うことができる。図14に示すような大粒径結晶粒アレイの結晶粒の位置に合わせてチャネルを形成するので、高移動度の優れた薄膜トランジスタが形成される。 In Example 7 shown in FIG. 27, the amorphous semiconductor thin film is crystallized in the same manner as described in Example 6 of FIG. However, in the case of this embodiment having a top gate structure, unlike in the case of Embodiment 6 having a bottom gate structure, crystallization is performed before the gate electrode pattern is formed. About shrinkage, tolerance is larger than Example 6. Therefore, the crystallization process can be performed using a laser irradiation apparatus with higher output. Since the channel is formed in accordance with the position of the crystal grain of the large grain crystal grain array as shown in FIG. 14, a thin film transistor with high mobility is formed.
図28は、実施例6又は実施例7に係る薄膜トランジスタを用いたアクティブマトリクス型表示装置の一例を示す。図示する様に、本表示装置は、一対の絶縁基板201,202と両者の間に保持された電気光学物質203とを備えたパネル構造を有する。電気光学物質203としては、液晶材料が広く用いられている。下側の絶縁基板201には、画素アレイ部204と駆動回路部とが集積形成されている。駆動回路部は、垂直駆動回路205と水平駆動回路206とに分かれている。
FIG. 28 shows an example of an active matrix display device using the thin film transistor according to Example 6 or Example 7. As shown in the drawing, the display device has a panel structure including a pair of insulating
また、絶縁基板201の周辺部上端には、外部接続用の端子部207が形成されている。端子部207は、配線208を介して垂直駆動回路205及び水平駆動回路206に接続している。画素アレイ部204には、行状のゲート配線209と列状の信号配線210とが形成されている。両配線の交差部には、画素電極211と、これを駆動する薄膜トランジスタ212とが形成されている。薄膜トランジスタ212のゲート電極は対応するゲート配線209に接続し、ドレイン領域は対応する画素電極211に接続し、ソース領域は対応する信号配線210に接続している。
In addition, a
ゲート配線209は、垂直駆動回路205に接続している。一方、信号配線210は、水平駆動回路206に接続している。画素電極211をスイッチング駆動する薄膜トランジスタ212及び垂直駆動回路205と水平駆動回路206とに含まれる薄膜トランジスタは、本発明に従って作製されたものであり、従来に比較して移動度が高くなっている。従って、駆動回路ばかりでなく更に高性能な処理回路を集積形成することも可能である。
The
以上の本発明の結晶化方法により作製した結晶化半導体薄膜は、薄膜トランジスタに適用され、移動度が高いという優れたTFT特性を示すので、液晶表示装置(液晶ディスプレイ)やEL(エレクトロルミネッセンス)ディスプレイなどの駆動回路や、メモリ(SRAMやDRAM)やCPUなどの集積回路などに適用可能である。 The crystallized semiconductor thin film manufactured by the above crystallization method of the present invention is applied to a thin film transistor and exhibits excellent TFT characteristics such as high mobility, so a liquid crystal display device (liquid crystal display), an EL (electroluminescence) display, etc. It can be applied to an integrated circuit such as a drive circuit, a memory (SRAM or DRAM), or a CPU.
1 位相変調素子
1a 位相変調素子の単位領域
3 照明系
3a KrFエキシマレーザ光源
3b ビームエキスパンダ
3c,3e フライアイレンズ
3d,3f コンデンサー光学系
4 結像光学系
4c 開口絞り
5 被処理基板
6 基板ステージ
10 単位基板領域
11 成長性結晶核
12 溶融領域
13 双晶粒界
14 固液界面
15 結晶粒界
DESCRIPTION OF
Claims (20)
所定の周期で配置されて互いにほぼ同じパターンを有する複数の単位領域からなる位相変調素子と、該位相変調素子と前記非単結晶半導体膜との間に配置された結像光学系とを備え、
前記位相変調素子の前記単位領域は、一定の位相を有する基準面と、前記単位領域の中心近傍に配置されて前記基準面に対して第1位相差を有する第1位相領域と、該第1位相領域の近傍に配置されて前記基準面に対して前記第1位相差とほぼ同じ位相差を有する第2位相領域とを有することを特徴とする結晶化装置。 A crystallization apparatus for crystallization by irradiating a non-single crystal semiconductor film with a light beam having a predetermined light intensity distribution,
A phase modulation element composed of a plurality of unit regions arranged in a predetermined cycle and having substantially the same pattern, and an imaging optical system arranged between the phase modulation element and the non-single-crystal semiconductor film,
The unit region of the phase modulation element includes a reference surface having a constant phase, a first phase region disposed near the center of the unit region and having a first phase difference with respect to the reference surface, and the first region A crystallization apparatus comprising: a second phase region disposed in the vicinity of a phase region and having substantially the same phase difference as the first phase difference with respect to the reference plane.
前記単位分布領域は、その中心近傍において光強度の最も小さい領域から周囲に向かって放射状に光強度が急激に増大する逆ピーク状の分布と、該逆ピーク状の分布から周囲に向かって放射状に緩やかに光強度が増大する傾斜状分布とを有することを特徴とする請求項1に記載の結晶化装置。 The predetermined light intensity distribution has a plurality of unit distribution regions arranged in a predetermined cycle and having substantially the same two-dimensional distribution as each other,
The unit distribution region has an inverse peak distribution in which the light intensity increases rapidly from the region having the smallest light intensity toward the periphery in the vicinity of the center, and a radial shape from the inverse peak distribution toward the periphery. The crystallization apparatus according to claim 1, wherein the crystallization apparatus has an inclined distribution in which the light intensity gradually increases.
所定の周期で配置されて互いにほぼ同じパターンを有する複数の単位領域からなる位相変調素子と結像光学系とを介して形成された前記所定の光強度分布を有する光束を前記非単結晶半導体膜に照射し、
前記位相変調素子の前記単位領域は、一定の位相を有する基準面と、前記単位領域の中心近傍に配置されて前記基準面に対して第1位相を有する第1位相領域と、該第1位相領域の近傍に配置されて前記基準面に対して前記第1位相とほぼ同じ位相を有する第2位相領域とを有することを特徴とする結晶化方法。 The non-single crystal semiconductor film is melted by irradiation with a light beam having a predetermined light intensity distribution, and a single growth crystal nucleus is periodically generated in the process of solidifying the melted portion of the non-single crystal semiconductor film, and the growth A crystallizing method in which a crystal grain array film is formed by radially growing a crystal around a crystalline crystal nucleus,
The non-single-crystal semiconductor film emits a light beam having the predetermined light intensity distribution formed via a phase modulation element composed of a plurality of unit regions having substantially the same pattern and arranged in a predetermined cycle and an imaging optical system Irradiate
The unit region of the phase modulation element includes a reference surface having a constant phase, a first phase region disposed near the center of the unit region and having a first phase with respect to the reference surface, and the first phase A crystallization method comprising: a second phase region disposed in the vicinity of a region and having substantially the same phase as the first phase with respect to the reference plane.
前記半導体膜の結晶組織が4μm乃至20μmの周期的な間隔で配列された結晶粒からなり、且つ該結晶粒の内部に双晶粒界のみを含むことを特徴とする半導体膜。 A semiconductor film on a substrate for producing a device crystallized by the crystallization apparatus according to any one of claims 1 to 5 or the crystallization method according to any one of claims 6 to 8. Because
A semiconductor film characterized in that the crystal structure of the semiconductor film is composed of crystal grains arranged at periodic intervals of 4 μm to 20 μm, and includes only twin grain boundaries inside the crystal grains.
前記半導体膜の結晶組織が4μm乃至20μmの周期的な間隔で配列された結晶粒からなり、且つ該結晶粒の内部に双晶粒界のみを含むことを特徴とする薄膜トランジスタ。 A semiconductor film formed on an insulating substrate by crystallization by the crystallization apparatus according to any one of claims 1 to 5 or the crystallization method according to any one of claims 6 to 8, and A top gate type thin film transistor having a stacked structure including a gate insulating film overlaid on one surface of a semiconductor film, and a gate electrode overlaid on the semiconductor film through the gate insulating film,
A thin film transistor characterized in that the crystal structure of the semiconductor film is composed of crystal grains arranged at a periodic interval of 4 μm to 20 μm and includes only twin grain boundaries inside the crystal grains.
前記半導体膜の結晶組織が4μm乃至20μmの周期的な間隔で配列された結晶粒からなり、且つ該結晶粒の内部に双晶粒界のみを含むことを特徴とする薄膜トランジスタ。 A gate electrode formed on an insulating substrate, a gate insulating film overlaid on one surface of the gate electrode, the crystallization apparatus according to any one of claims 1 to 5, or any one of claims 6 to 8. A bottom-gate thin film transistor having a stacked structure including a semiconductor film that is crystallized by the crystallization method according to claim 1 and stacked so as to cover the gate electrode through the gate insulating film,
A thin film transistor characterized in that the crystal structure of the semiconductor film is composed of crystal grains arranged at a periodic interval of 4 μm to 20 μm and includes only twin grain boundaries inside the crystal grains.
前記半導体膜の結晶組織が4μm乃至20μmの周期的な間隔で配列された結晶粒からなり、且つ該結晶粒の内部に双晶粒界のみを含むことを特徴とする表示装置。 A pair of substrates bonded to each other through a predetermined gap; and an electro-optic material held in the gap between the pair of substrates. A counter electrode is formed on one of the pair of substrates. 6. A pixel electrode and a thin film transistor for driving the pixel electrode are formed on the other substrate of the pair of substrates, and the thin film transistor is the crystallization apparatus according to claim 1, or the claim. Item 9. A display device comprising a semiconductor film crystallized by the crystallization method according to any one of Items 6 to 8 and a gate electrode overlaid on one surface of the semiconductor film with a gate insulating film interposed therebetween. And
A display device, wherein the crystal structure of the semiconductor film is composed of crystal grains arranged at periodic intervals of 4 μm to 20 μm, and includes only twin grain boundaries inside the crystal grains.
前記単位領域は、一定の位相を有する基準面と、前記単位領域の中心近傍に配置されて前記基準面に対して第1位相差を有する第1位相領域と、該第1位相領域の近傍に配置されて前記基準面に対して前記第1位相差とほぼ同じ位相差を有する第2位相領域とを有することを特徴とする位相変調素子。 A phase modulation element comprising a plurality of unit regions arranged in a predetermined cycle and having substantially the same pattern,
The unit region includes a reference surface having a constant phase, a first phase region disposed near the center of the unit region and having a first phase difference with respect to the reference surface, and in the vicinity of the first phase region. A phase modulation element comprising: a second phase region that is disposed and has substantially the same phase difference as the first phase difference with respect to the reference plane.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004226669A JP2006049481A (en) | 2004-08-03 | 2004-08-03 | Crystallization equipment, crystallization method, and phase modulation element |
TW094110397A TW200607098A (en) | 2004-08-03 | 2005-03-31 | Crystallization apparatus, crystallization method, and phase modulation device |
US11/098,647 US7347897B2 (en) | 2004-08-03 | 2005-04-05 | Crystallization apparatus, crystallization method, and phase modulation device |
KR1020050033187A KR20060047347A (en) | 2004-08-03 | 2005-04-21 | Crystallization apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004226669A JP2006049481A (en) | 2004-08-03 | 2004-08-03 | Crystallization equipment, crystallization method, and phase modulation element |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006049481A true JP2006049481A (en) | 2006-02-16 |
Family
ID=36027710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004226669A Ceased JP2006049481A (en) | 2004-08-03 | 2004-08-03 | Crystallization equipment, crystallization method, and phase modulation element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006049481A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011206822A (en) * | 2010-03-30 | 2011-10-20 | Dainippon Printing Co Ltd | Light irradiation device and modulation mask |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000306859A (en) * | 1999-04-19 | 2000-11-02 | Sony Corp | Crystallization of semiconductor thin film and laser irradiating apparatus |
WO2003092061A1 (en) * | 2002-04-23 | 2003-11-06 | Advanced Lcd Technologies Development Center Co., Ltd. | Crystallization device and crystallization method, and phase shift mask |
JP2003318127A (en) * | 2002-04-23 | 2003-11-07 | Advanced Lcd Technologies Development Center Co Ltd | Apparatus and method for manufacturing crystallized semiconductor film and phase shift mask |
JP2004031840A (en) * | 2002-06-28 | 2004-01-29 | Advanced Lcd Technologies Development Center Co Ltd | Crystallization apparatus and crystallizing method |
JP2004072103A (en) * | 2002-07-24 | 2004-03-04 | Advanced Lcd Technologies Development Center Co Ltd | Crystallization equipment, crystallization method, thin film transistor, and display device |
JP2004111800A (en) * | 2002-09-20 | 2004-04-08 | Advanced Lcd Technologies Development Center Co Ltd | Apparatus and method for crystallization |
JP2004186449A (en) * | 2002-12-04 | 2004-07-02 | Advanced Lcd Technologies Development Center Co Ltd | Crystallization device and crystallizing method |
JP2004193229A (en) * | 2002-12-09 | 2004-07-08 | Advanced Lcd Technologies Development Center Co Ltd | Crystallizing device and method |
JP2005181721A (en) * | 2003-12-19 | 2005-07-07 | Semiconductor Leading Edge Technologies Inc | Halftone phase shift mask |
-
2004
- 2004-08-03 JP JP2004226669A patent/JP2006049481A/en not_active Ceased
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000306859A (en) * | 1999-04-19 | 2000-11-02 | Sony Corp | Crystallization of semiconductor thin film and laser irradiating apparatus |
WO2003092061A1 (en) * | 2002-04-23 | 2003-11-06 | Advanced Lcd Technologies Development Center Co., Ltd. | Crystallization device and crystallization method, and phase shift mask |
JP2003318127A (en) * | 2002-04-23 | 2003-11-07 | Advanced Lcd Technologies Development Center Co Ltd | Apparatus and method for manufacturing crystallized semiconductor film and phase shift mask |
JP2004031840A (en) * | 2002-06-28 | 2004-01-29 | Advanced Lcd Technologies Development Center Co Ltd | Crystallization apparatus and crystallizing method |
JP2004072103A (en) * | 2002-07-24 | 2004-03-04 | Advanced Lcd Technologies Development Center Co Ltd | Crystallization equipment, crystallization method, thin film transistor, and display device |
JP2004111800A (en) * | 2002-09-20 | 2004-04-08 | Advanced Lcd Technologies Development Center Co Ltd | Apparatus and method for crystallization |
JP2004186449A (en) * | 2002-12-04 | 2004-07-02 | Advanced Lcd Technologies Development Center Co Ltd | Crystallization device and crystallizing method |
JP2004193229A (en) * | 2002-12-09 | 2004-07-08 | Advanced Lcd Technologies Development Center Co Ltd | Crystallizing device and method |
JP2005181721A (en) * | 2003-12-19 | 2005-07-07 | Semiconductor Leading Edge Technologies Inc | Halftone phase shift mask |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011206822A (en) * | 2010-03-30 | 2011-10-20 | Dainippon Printing Co Ltd | Light irradiation device and modulation mask |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4403599B2 (en) | Semiconductor thin film crystallization method, laser irradiation apparatus, thin film transistor manufacturing method, and display apparatus manufacturing method | |
US7803520B2 (en) | Crystallization apparatus, crystallization method, device and phase modulation element | |
US8052791B2 (en) | Crystallization apparatus, crystallization method, phase modulation element, device and display apparatus | |
JP4278940B2 (en) | Crystallization apparatus and crystallization method | |
JP2004335839A (en) | Semiconductor thin film, thin-film transistor, method for manufacturing them, and apparatus for manufacturing semiconductor thin film | |
JP4307041B2 (en) | Crystallization apparatus and crystallization method | |
US8009345B2 (en) | Crystallization apparatus, crystallization method, device, and light modulation element | |
US7347897B2 (en) | Crystallization apparatus, crystallization method, and phase modulation device | |
JP4711166B2 (en) | Crystallization apparatus and crystallization method | |
JP4652707B2 (en) | Crystallization apparatus, crystallization method, phase modulation element, and device | |
JP2006049481A (en) | Crystallization equipment, crystallization method, and phase modulation element | |
JP4763983B2 (en) | Light modulation element, crystallization apparatus, crystallization method, thin film semiconductor substrate manufacturing apparatus, thin film semiconductor substrate manufacturing method, thin film semiconductor device, thin film semiconductor device manufacturing method, display device, and phase shifter | |
JP2007281465A (en) | Method of forming polycrystalline film | |
JP4633428B2 (en) | Crystallization apparatus, crystallization method, device, and phase modulation element | |
JP2005093884A (en) | Method of crystallizing thin semiconductor film, crystallizer, phase shifter, thin film transistor, and display device | |
US7485505B2 (en) | Thin-film transistor, method for manufacturing thin-film transistor, and display using thin-film transistors | |
JP2005032847A (en) | Crystallization equipment, crystallization method, and device | |
US20060033104A1 (en) | Thin film transistor, method of manufacturing thin film transistor, and display device | |
JP2011139082A (en) | Optical modulation element, crystallizing device, crystallizing method, apparatus for manufacturing thin-film semiconductor substrate, method for manufacturing thin-film semiconductor substrate, thin-film semiconductor device, method for manufacturing thin-film semiconductor device, and display device | |
JP2009060128A (en) | Phase shift mask | |
JP2004186449A (en) | Crystallization device and crystallizing method | |
JP2009099797A (en) | Method of crystallizing semiconductor thin film, method of manufacturing thin-film semiconductor device, and method of manufacturing liquid crystal display device | |
JP2007043137A (en) | n-CHANNEL THIN-FILM TRANSISTOR, METHOD OF MANUFACTURING THE n-CHANNEL THIN-FILM TRANSISTOR, AND DISPLAY DEVICE | |
JP2006165510A (en) | Thin film transistor, method of manufacturing tft and display device | |
JP2006080490A (en) | Light irradiator, crystallization apparatus, crystallization method, and device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101209 |
|
A045 | Written measure of dismissal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20110426 |