[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2006041239A - 配線基板及び磁気ディスク装置 - Google Patents

配線基板及び磁気ディスク装置 Download PDF

Info

Publication number
JP2006041239A
JP2006041239A JP2004219979A JP2004219979A JP2006041239A JP 2006041239 A JP2006041239 A JP 2006041239A JP 2004219979 A JP2004219979 A JP 2004219979A JP 2004219979 A JP2004219979 A JP 2004219979A JP 2006041239 A JP2006041239 A JP 2006041239A
Authority
JP
Japan
Prior art keywords
electronic component
underfill
wiring board
cover layer
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004219979A
Other languages
English (en)
Inventor
Seidaibi Muro
生代美 室
Norihiro Ishii
憲弘 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004219979A priority Critical patent/JP2006041239A/ja
Priority to US11/145,064 priority patent/US6977338B1/en
Priority to SG200503651A priority patent/SG119270A1/en
Priority to TW094119121A priority patent/TW200607437A/zh
Priority to CNA2005100786903A priority patent/CN1728921A/zh
Publication of JP2006041239A publication Critical patent/JP2006041239A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】 配線基板表面の濡れ性が高い場合であってもアンダーフィルの拡散を防止することができ、高密度設計に対応可能でかつ信頼性の高い配線基板及び磁気ディスク装置を提供する。
【解決手段】 配線基板１は、ステンレス層１１の上に、感光性ポリイミドからなるベース層１２、銅からなる導体層１３、感光性ポリイミドからなるカバー層１４をこの順で形成して構成されている。電子部品搭載部２には、搭載される電子部品の電極端子に合わせて、複数のランド３が形成されている。電子部品搭載部２の周囲には、カバー層１４が溝状に欠落して構成されたアンダーフィル拡散防止部４が、その周囲を囲むように設けられている。
【選択図】図１

Description

本発明は、配線基板及び磁気ディスク装置に係り、特に小型の磁気ディスク装置用等として好適な配線基板及びこのような配線基板を有する磁気ディスク装置に関する。
携帯機器や電子機器の高機能化、小型軽量化の進展に伴い、大容量ディジタル情報をストレージするための代表的な装置である磁気ディスク装置においてもその小型化が求められている。このような小型の磁気ディスク装置は、ディスク等が収容されているディスクエンクロージャのサイズ自体が小さく、そこに内蔵される各配線基板についても小型化への対応が必要である。
上記のような配線基板では、電極間ピッチの狭ピッチ化に対応するため、配線基板上に半導体チップ等の電子部品を実装する場合、半田ボールによって電子部品の電極と配線基板上の電極とを接続することが多い。そして、このような場合、配線基板と電子部品の線膨張係数の相違で起きる温度サイクル時の応力や落下衝撃、曲げ等の力が加わると、半田接合部への応力集中が起こり、接続不良が発生する可能性がある。このため、半導体チップ等の電子部品と配線基板との間に樹脂等からなるアンダーフィルを充填して、半田接合部を補強することが知られており、また、このアンダーフィルの流れを止めるために、電極と同じ材質の銅箔からなる枠を形成することも知られている（たとえば、特許文献１参照。）。
特開２００２−１１０７１２号公報
磁気ディスク装置の小型化に対応するため、配線基板においては、さらに配線パターンの微細化が進められている。従来、このような配線基板は、カバー層（例えばポリイミド層）、導体層、補強板等を夫々金型加工等によって所定形状に形成し、接着剤により貼り合わせる方法等によって製造されている。しかし、このような製法では、貼り合わせずれ、金型による最小加工制限による設計への制限等により、超小型磁気ディスク装置用の配線基板に求められる高密度設計要求を満たすことができない。
このため、本発明者等は、新しい材料を用いた新しい製法、すなわち、液状の感光性ポリイミドを使用し、露光、現像、硬化等を順次繰り返して行い、配線基板を構成する各層を順次形成する製法を開発している。この製法によれば、金型加工を必要とせず、貼り合わせずれも生じないため、高密度設計要求を満たすことが可能となる。
ところが、上記のように従来の配線基板とは異なった材料を用いて配線基板を構成すると、配線基板表面の濡れ性等に相違が生じ、電子部品と配線基板との間にアンダーフィルを充填した際に、アンダーフィルが周囲に拡散してしまい、製品不良が発生する可能性が高くなるという課題が生じることが判明した。
本発明は、上記のような従来の事情に対処してなされたもので、配線基板表面の濡れ性が高い場合であってもアンダーフィルの拡散を防止することができ、高密度設計に対応可能でかつ信頼性の高い配線基板及び磁気ディスク装置を提供しようとするものである。
上記目的を達成するために、本発明の配線基板は、所定形状に形成された導体パターンと、前記導体パターンの上を覆うように形成されたカバー層と、電子部品の電極部と前記導体パターンとを電気的に接続するための電気的接続部が形成され、搭載された前記電子部品と前記カバー層の間にアンダーフィルが充填される電子部品搭載部と、前記カバー層が溝状に欠落した部位が前記電子部品搭載部の周囲を全周に渡って囲むように複数形成されて構成されたアンダーフィル拡散防止部とを具備したことを特徴とする。
また、本発明の他の配線基板は、所定形状に形成された導体パターンと、前記導体パターンの上を覆うように形成されたカバー層と、電子部品の電極部と前記導体パターンとを電気的に接続するための電気的接続部が形成され、搭載された前記電子部品と前記カバー層の間にアンダーフィルが充填される電子部品搭載部と、前記カバー層が非直線状の溝状に欠落した部位が前記電子部品搭載部の周囲を全周に渡って囲むように形成されて構成されたアンダーフィル拡散防止部とを具備したことを特徴とする。
また、本発明の他の配線基板は、所定形状に形成された導体パターンと、感光性ポリイミドからなり、前記導体パターンの上を覆うように形成されたカバー層と、電子部品の電極部と前記導体パターンとを電気的に接続するための電気的接続部が形成され、搭載された前記電子部品と前記カバー層の間にアンダーフィルが充填される電子部品搭載部と、前記カバー層が溝状に欠落した部位が前記電子部品搭載部の周囲を全周に渡って囲むように形成されて構成されたアンダーフィル拡散防止部とを具備したことを特徴とする
本発明の磁気ディスク装置は、上記のいずれかの配線基板と、前記配線基板と電気的に接続され、電気信号の入力／出力を行うヘッドが搭載されたヘッドキャリッジと、前記ヘッドキャリッジに搭載された前記ヘッドにより磁気情報の読み出し／書き込みがなされる磁気ディスクとを具備することを特徴とする。
本発明によれば、配線基板表面の濡れ性が高い場合であってもアンダーフィルの拡散を防止することができ、高密度設計に対応可能でかつ信頼性の高い配線基板及び磁気ディスク装置を提供することができる。
以下、本発明の詳細を、実施の形態について図面を参照して説明する。
図１〜４は、本発明の一実施形態に係る配線基板の要部概略構成を示すもので、図２は図１におけるＡ−Ａ断面の構成を示し、図３は図１におけるＢ−Ｂ断面の構成を示している。
配線基板１は、図２，３に示すように、ステンレス層１１の上に、感光性ポリイミドからなるベース層１２、銅からなる導体層１３、感光性ポリイミドからなるカバー層１４をこの順で形成して構成されている。すなわち、ベース層１２は、ステンレス層１１の上に液状の感光性ポリイミドを塗布し、所定パターンのフォトマスクを介しての露光、現像、加熱硬化等によって形成されている。また、導体層１３は、ベース層１２の上全面にシード層（例えば下地にクロム、その上に銅）を形成し、次にシード層の上にフォトレジストによって所定パターンのマスクを形成し、フォトレジストの抜けた部分に電解銅めっきにより銅層を形成すること等によって形成されている。なお、フォトレジスト及び余分なシード層は、電解銅めっきの後除去される。また、カバー層１４は、上記したベース層１２と同様に、液状の感光性ポリイミドの塗布、露光、現像、加熱硬化等によって形成されている。
図１，４において、２は半導体チップ等の電子部品が搭載される電子部品搭載部であり、この電子部品搭載部２には、搭載される電子部品の電極端子（半田ボール）に合わせて、これらの電極端子との電気的接続部として複数のランド３が導体層１３に連続して形成されている。これらのランド３の部分のカバー層１４は除去されており、カバー層１４にはランド３に応じた開口部が形成されている。
また、電子部品搭載部２の周囲には、図３に示すように、カバー層１４が溝状に欠落して構成されたアンダーフィル拡散防止部４が、その周囲を全周に渡って囲むように設けられている。このアンダーフィル拡散防止部４は、上記したカバー層１４の形成工程における露光、現像工程によってパターニングされている。実際の寸法としては、このアンダーフィル拡散防止部４の内側と、ランド３の部分のカバー層１４の開口部外側との間隔（図１中のＣ）は、例えば、１１０〜１３０μｍ程度、また、溝部分の幅は、例えば、７５〜１００μｍ程度である。このような微細なパターンでも、上記した製法によれば、精度良く形成することができる。
なお、配線基板１では、図２，３に示すように、アンダーフィル拡散防止部４内の導体層１３上のカバー層１４が除去された構造となっている。このため、銅が露出した状態となってしまうため、この部分の導体層１３の上に、電解めっき等により、被覆層（例えば、金層、Ｎｉ下地層と金層、Ｓｎ−Ｃｕ層等）を形成することが好ましい。これによって銅の腐食及び外部への飛散等を防止することができる。
上記構成の配線基板１では、図５に示すように、電子部品搭載部２に電子部品２０を搭載し、この電子部品２０と配線基板１との間に、アンダーフィル２１を充填する。この時、カバー層１４の濡れ性が高いため、アンダーフィル２１は、電子部品搭載部２から周囲に向けて拡散を始めるが、アンダーフィル拡散防止部４の縁部分に至ると、この部分において表面の物理的な構造が異なり不連続となっていることから、この溝構造の縁部分において拡散を停止する傾向を示す。
すなわち、アンダーフィル拡散防止部４がない場合は周囲に拡散してしまうアンダーフィル２１が、アンダーフィル拡散防止部４が設けられていると、その溝構造の縁部分で、溝構造の中に流れ込まずに、自己の有する表面張力により拡散を停止する傾向を示す。
本実施形態では、このようなアンダーフィル拡散防止部４の作用によって、カバー層１４表面の濡れ性が高い場合であっても、アンダーフィル２１の拡散を防止することができ、高密度設計に対応可能でかつ信頼性の高い配線基板１を提供することができる。
図６は、他の実施形態に係る配線基板１ａの要部構成を示している。この配線基板１ａでは、アンダーフィル拡散防止部４ａを構成する溝構造が、図１に示したように直線状ではなく、非直線状（屈曲した形状）に形成されている。このように構成された配線基板１ａでは、直線状に形成した場合に比べて、アンダーフィル拡散防止部４ａの縁部分の長さを長くすることができる。この縁部分の長さを長くすることによって、アンダーフィル拡散防止部４ａのアンダーフィルの拡散を防止する作用を高めることができる。なお、溝構造の屈曲状態は、図６に示される形状に限定されるものではなく、非直線状であればどのようなものでも良いことは勿論である。
図７は、他の実施形態に係る配線基板１ｂの要部構成を示している。この配線基板１ｂでは、アンダーフィル拡散防止部４ｂが、複数（図６では３つ（３重））の溝状構造から構成されている。前述したとおり、アンダーフィルの拡散防止作用は、溝状構造の縁の部分で生じる。そして、一旦アンダーフィルが縁の部分から溝内に流入してしまうと、比較的容易に対岸側に拡散してしまうことが、実験等から判明した。このため、溝状構造の幅を広くするより、配線基板１ｂのように、溝状構造の幅は狭くても複数の溝状構造によってアンダーフィル拡散防止部４ｂを構成することにより、アンダーフィルの拡散を防止する作用をより高めることができる。
以上では、アンダーフィル拡散防止部４，４ａ，４ｂを、カバー層１４のみが欠落した溝状構造とした場合について説明した。しかし、例えば、図８に示すように、カバー層１４に加えて、ベース層１２も欠落した溝状構造とすることもできる。この場合、溝状構造の深さが深くなることによるアンダーフィルの拡散防止作用、及び溝状構造の底部の材質が、濡れ性の高いベース層１２からステンレス層１１に変わることによるアンダーフィルの拡散防止作用も得ることができる。
また、以上では、電子部品搭載部２の周囲に、溝状構造を全周に渡って形成した場合について説明したが、例えば、図９に示すように、導体層１３の通っている部分を除いて、アンダーフィル拡散防止部４ｃを設けることもできる。この場合、導体層１３の通っている部分からアンダーフィルが拡散する可能性がある。しかし、カバー層１４の表面は、図１０（図９のＣ−Ｃ断面を示す。）に示すように、導体層１３の通っている部分の高さが、それ以外の部分の高さより高くなっている。このため、導体層１３の通っている部分からアンダーフィルが拡散する可能性は、それ以外の部分（高さの低い部分）から拡散する可能性より低い。このため、上記の構造であっても、アンダーフィルの拡散を防止する効果を得ることができる。また、このような構造とすれば、導体層１３の上にカバー層１４が残った状態となっているので、前述した被覆層を形成する必要がなく、製造工程を簡略化することができる。なお、このような構成とした場合も、前述したように、複数の溝構造を多重に配置したり、非曲線状の溝構造とすることができる。
次に、上記構成の配線基板を具備した磁気ディスク装置の構成を説明する。図１１に示すように、磁気ディスク装置は、磁気ディスク３１、ディスククランパ３２、ヘッドキャリッジ３３、ヘッド３４、ピボット３５、ボイスコイルモータ３６、ヘッドキャリッジ連絡配線基板３７を有する。磁気ディスク装置全体としての大きさは、例えば縦３２ｍｍ、横２４ｍｍである。
磁気ディスク３１は、円周方向の磁気パターンとして情報を保持する円盤状のメディアであり、その半径方向に移動するヘッドキャリッジ３３の先端に設けられたヘッド３４により磁気信号の書き込み／読み出しが行われる。ディスククランパ３２は、磁気ディスク３１の回転中心をその下側に設けられたスピンドルモータ（図示せず）の側に締め付け固定するものである。ヘッドキャリッジ３３は、その先端に設けられたヘッド３４を磁気ディスク上で浮上させつつ半径方向に移動させるものである。
ヘッド３４は、磁気ディスク３１に情報を書き込むための電気信号／磁気信号の変換、および磁気ディスク３１から情報を読み出すための磁気信号／電気信号の変換を行うものである。書き込み／読み出しの電気信号は、ヘッドキャリッジ３３に接続されたヘッドキャリッジ連絡配線基板３７から相互に伝送される。ピボット３５は、ヘッドキャリッジ３３の移動（旋回）中心として回転自在にヘッドキャリッジ３３を支持するものである。ボイスコイルモータ３６は、ヘッドキャリッジ３３をピボット３５中心に旋回させるための駆動源となるものである。
ヘッドキャリッジ連絡配線基板３７は、ヘッドキャリッジ３３に連絡（接続）してヘッド３４との間で相互にやり取りされる信号を伝送するものである。この信号には、ボイスコイルモータ３６への信号を含んでもよい。また、図示するように、主として信号伝送のためのケーブルとして機能しかつヘッドキャリッジ３３の旋回により屈曲状態が変化する部位と、この部位に連続して形状が固定され、主に電子部品の実装を行うための領域とを有する。
このような磁気ディスク装置において、ヘッドキャリッジ連絡配線基板３７は、上記実施形態に係る配線基板である。図１２は、図１１中に示したヘッドキャリッジ連絡配線基板３７のみの構成を示す上面図である。図１２に示すように、ヘッドキャリッジ連絡配線基板３７には、ところによりステンレス層３７ｂ（前述した図２等におけるステンレス層１１）が設けられている。この領域は屈曲性の発揮が必要ないので、機械的な剛性を高めるためであり、屈曲性を要する部分（ヘッドキャリッジ３３の移動に応じて屈曲する部分等）はステンレス層３７ｂが除去されている。
上記ステンレス層３７ｂが設けられた部分に、半導体チップ等の電子部品３７ａが実装されており、この電子部品搭載部の周囲に、前述したアンダーフィル拡散防止部４（図１２には図示せず。）等が設けられている。このアンダーフィル拡散防止部４の作用によって、表面の濡れ性が高い場合であっても、アンダーフィルの拡散を防止することができ、高密度設計に対応可能でかつ信頼性の高い磁気ディスク装置を提供することができる。
本発明の一実施形態に係る配線基板の要部概略構成を示す図。 図１の配線基板のＡ−Ａ断面構成を示す図。 図１の配線基板のＢ−Ｂ断面構成を示す図。 図１の配線基板のアンダーフィル拡散防止部の全体構成を示す図。 図１の配線基板の電子部品搭載状態を示す図。 本発明の他の実施形態に係る配線基板の要部概略構成を示す図。 本発明の他の実施形態に係る配線基板の要部概略構成を示す図。 本発明の他の実施形態に係る配線基板の断面構成を示す図。 本発明の他の実施形態に係る配線基板の要部概略構成を示す図。 図９の配線基板のＣ−Ｃ断面構成を示す図。 本発明の一実施形態に係る磁気ディスク装置の構成を示す図。 図１１の磁気ディスク装置のヘッドキャリッジ連絡配線基板の構成を示す図。
符号の説明
１…配線基板、２…電子部品搭載部、３…ランド、４…アンダーフィル拡散防止部、１１…ステンレス層、１２…ベース層、１３…導体層、１４…カバー層。

Claims (7)

  1. 所定形状に形成された導体パターンと、
    前記導体パターンの上を覆うように形成されたカバー層と、
    電子部品の電極部と前記導体パターンとを電気的に接続するための電気的接続部が形成され、搭載された前記電子部品と前記カバー層の間にアンダーフィルが充填される電子部品搭載部と、
    前記カバー層が溝状に欠落した部位が前記電子部品搭載部の周囲を全周に渡って囲むように複数形成されて構成されたアンダーフィル拡散防止部と
    を具備したことを特徴とする配線基板。
  2. 所定形状に形成された導体パターンと、
    前記導体パターンの上を覆うように形成されたカバー層と、
    電子部品の電極部と前記導体パターンとを電気的に接続するための電気的接続部が形成され、搭載された前記電子部品と前記カバー層の間にアンダーフィルが充填される電子部品搭載部と、
    前記カバー層が非直線状の溝状に欠落した部位が前記電子部品搭載部の周囲を全周に渡って囲むように形成されて構成されたアンダーフィル拡散防止部と
    を具備したことを特徴とする配線基板。
  3. 所定形状に形成された導体パターンと、
    感光性ポリイミドからなり、前記導体パターンの上を覆うように形成されたカバー層と、
    電子部品の電極部と前記導体パターンとを電気的に接続するための電気的接続部が形成され、搭載された前記電子部品と前記カバー層の間にアンダーフィルが充填される電子部品搭載部と、
    前記カバー層が溝状に欠落した部位が前記電子部品搭載部の周囲を全周に渡って囲むように形成されて構成されたアンダーフィル拡散防止部と
    を具備したことを特徴とする配線基板。
  4. 前記導体パターンがベース層の上に形成され、前記アンダーフィル拡散防止部は、前記カバー層と前記ベース層が溝状に欠落して構成されていることを特徴とする請求項１〜３いずれか１項に記載の配線基板。
  5. 所定形状に形成された導体パターンと、
    前記導体パターンの上を覆うように形成されたカバー層と、
    電子部品の電極部と前記導体パターンとを電気的に接続するための電気的接続部が形成され、搭載された前記電子部品と前記カバー層の間にアンダーフィルが充填される電子部品搭載部と、
    前記カバー層が溝状に欠落した部位が前記電子部品搭載部の周囲を全周に渡って囲むように複数形成されて構成されたアンダーフィル拡散防止部とを具備した配線基板と、
    前記配線基板と電気的に接続され、電気信号の入力／出力を行うヘッドが搭載されたヘッドキャリッジと、
    前記ヘッドキャリッジに搭載された前記ヘッドにより磁気情報の読み出し／書き込みがなされる磁気ディスクと
    を具備することを特徴とする磁気ディスク装置。
  6. 所定形状に形成された導体パターンと、
    前記導体パターンの上を覆うように形成されたカバー層と、
    電子部品の電極部と前記導体パターンとを電気的に接続するための電気的接続部が形成され、搭載された前記電子部品と前記カバー層の間にアンダーフィルが充填される電子部品搭載部と、
    前記カバー層が非直線状の溝状に欠落した部位が前記電子部品搭載部の周囲を全周に渡って囲むように形成されて構成されたアンダーフィル拡散防止部とを具備した配線基板と、
    前記配線基板と電気的に接続され、電気信号の入力／出力を行うヘッドが搭載されたヘッドキャリッジと、
    前記ヘッドキャリッジに搭載された前記ヘッドにより磁気情報の読み出し／書き込みがなされる磁気ディスクと
    を具備することを特徴とする磁気ディスク装置。
  7. 所定形状に形成された導体パターンと、
    感光性ポリイミドからなり、前記導体パターンの上を覆うように形成されたカバー層と、
    電子部品の電極部と前記導体パターンとを電気的に接続するための電気的接続部が形成され、搭載された前記電子部品と前記カバー層の間にアンダーフィルが充填される電子部品搭載部と、
    前記カバー層が溝状に欠落した部位が前記電子部品搭載部の周囲を全周に渡って囲むように形成されて構成されたアンダーフィル拡散防止部とを具備したこ配線基板と、
    前記配線基板と電気的に接続され、電気信号の入力／出力を行うヘッドが搭載されたヘッドキャリッジと、
    前記ヘッドキャリッジに搭載された前記ヘッドにより磁気情報の読み出し／書き込みがなされる磁気ディスクと
    を具備することを特徴とする磁気ディスク装置。
JP2004219979A 2004-07-28 2004-07-28 配線基板及び磁気ディスク装置 Withdrawn JP2006041239A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004219979A JP2006041239A (ja) 2004-07-28 2004-07-28 配線基板及び磁気ディスク装置
US11/145,064 US6977338B1 (en) 2004-07-28 2005-06-06 Wiring board and magnetic disk apparatus
SG200503651A SG119270A1 (en) 2004-07-28 2005-06-08 Wiring board and magnetic disk apparatus
TW094119121A TW200607437A (en) 2004-07-28 2005-06-09 Wiring board and magnetic disk apparatus
CNA2005100786903A CN1728921A (zh) 2004-07-28 2005-06-28 配线板和磁盘装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004219979A JP2006041239A (ja) 2004-07-28 2004-07-28 配線基板及び磁気ディスク装置

Publications (1)

Publication Number Publication Date
JP2006041239A true JP2006041239A (ja) 2006-02-09

Family

ID=35465557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004219979A Withdrawn JP2006041239A (ja) 2004-07-28 2004-07-28 配線基板及び磁気ディスク装置

Country Status (5)

Country Link
US (1) US6977338B1 (ja)
JP (1) JP2006041239A (ja)
CN (1) CN1728921A (ja)
SG (1) SG119270A1 (ja)
TW (1) TW200607437A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028115A (ja) * 2006-07-20 2008-02-07 Seiko Epson Corp 半導体装置及びその製造方法、並びに、配線基板
JP2012518282A (ja) * 2009-02-18 2012-08-09 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 補強層を伴う半導体チップ
JP2017152484A (ja) * 2016-02-23 2017-08-31 京セラ株式会社 配線基板
KR101807420B1 (ko) 2016-09-02 2017-12-12 국방과학연구소 반도체 패키지
JP2020123657A (ja) * 2019-01-30 2020-08-13 株式会社デンソー 半導体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3828917B1 (ja) * 2005-05-24 2006-10-04 日東電工株式会社 配線回路基板
JP2007059767A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd アンダーフィル材を用いて電子部品を搭載した基板及びその製造方法
KR20070087929A (ko) * 2006-02-10 2007-08-29 삼성전자주식회사 인쇄회로와 이의 제조방법 및, 인쇄회로-전자소자 결합체와이의 제조방법
KR101054440B1 (ko) * 2009-04-27 2011-08-05 삼성전기주식회사 전자 소자 패키지 및 그 제조 방법
US8421201B2 (en) 2009-06-22 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with underfill and methods of manufacture thereof
CN104752371A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 聚酰亚胺光敏层及其制备方法、封装方法
US10597486B2 (en) 2016-11-02 2020-03-24 Seagate Technology Llc Encapsulant composition for use with electrical components in hard disk drives, and related electrical components and hard disk drives

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5535101A (en) * 1992-11-03 1996-07-09 Motorola, Inc. Leadless integrated circuit package
US5821456A (en) * 1996-05-01 1998-10-13 Motorola, Inc. Microelectronic assembly including a decomposable encapsulant, and method for forming and reworking same
US6407461B1 (en) * 1997-06-27 2002-06-18 International Business Machines Corporation Injection molded integrated circuit chip assembly
US6353182B1 (en) * 1997-08-18 2002-03-05 International Business Machines Corporation Proper choice of the encapsulant volumetric CTE for different PGBA substrates
US6248951B1 (en) * 1999-01-05 2001-06-19 Intel Corporation Dielectric decal for a substrate of an integrated circuit package
US6680436B2 (en) * 2000-07-12 2004-01-20 Seagate Technology Llc Reflow encapsulant
JP3829609B2 (ja) 2000-09-26 2006-10-04 カシオ計算機株式会社 半導体チップの実装構造
JP3723483B2 (ja) * 2001-10-16 2005-12-07 日本電気株式会社 電子部品装置
US6649833B1 (en) * 2002-08-09 2003-11-18 International Business Machines Corporation Negative volume expansion lead-free electrical connection
TW572361U (en) * 2003-06-03 2004-01-11 Via Tech Inc Flip-chip package carrier

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028115A (ja) * 2006-07-20 2008-02-07 Seiko Epson Corp 半導体装置及びその製造方法、並びに、配線基板
JP2012518282A (ja) * 2009-02-18 2012-08-09 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 補強層を伴う半導体チップ
JP2017152484A (ja) * 2016-02-23 2017-08-31 京セラ株式会社 配線基板
KR101807420B1 (ko) 2016-09-02 2017-12-12 국방과학연구소 반도체 패키지
JP2020123657A (ja) * 2019-01-30 2020-08-13 株式会社デンソー 半導体装置
JP7172663B2 (ja) 2019-01-30 2022-11-16 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
CN1728921A (zh) 2006-02-01
TW200607437A (en) 2006-02-16
SG119270A1 (en) 2006-02-28
US6977338B1 (en) 2005-12-20

Similar Documents

Publication Publication Date Title
JP4880006B2 (ja) 流れ防止用ダムを備えたプリント基板の製造方法
US6153930A (en) Electronic circuit device and method
US7327040B2 (en) Module substrate and disk apparatus
JP5905181B2 (ja) フリップ・チップ・オン・フレックス（ｆｌｉｐ−ｃｈｉｐ−ｏｎ−ｆｌｅｘ）の応用例用のフレキシブル回路基板
JP2008300507A (ja) 配線基板とその製造方法
JP2008016819A (ja) パッケージオンパッケージのボトム基板及びその製造方法
JP2006041239A (ja) 配線基板及び磁気ディスク装置
JP2008140886A (ja) 配線基板及びその製造方法
JP2019179831A (ja) 配線基板、配線基板の製造方法
US7627946B2 (en) Method for fabricating a metal protection layer on electrically connecting pad of circuit board
JP2008311538A (ja) 回路基板及び半導体装置
JP5409427B2 (ja) プリント回路板及び半導体装置
CN101090074A (zh) 用于电子元件封装件的印刷电路板及其制造方法
JP2018082130A (ja) 配線基板及びその製造方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
JP2010135347A (ja) 配線基板およびその製造方法
JP2006005001A (ja) 配線基板、磁気ディスク装置、配線基板の製造方法
JP2005150417A (ja) 半導体装置用基板及びその製造方法並びに半導体装置
JP2013211497A (ja) 部品接合構造
JP2006005228A (ja) 配線基板、磁気ディスク装置、配線基板の製造方法
JP2006013496A (ja) バンプが形成された配線フィルム、これを用いたフィルムパッケージ及びその製造方法
CN100541753C (zh) 电子器件及其制造方法
JP5849386B2 (ja) サスペンション用基板、サスペンション用基板の製造方法、サスペンション、素子付サスペンションおよびハードディスクドライブ
JP2009099929A (ja) 印刷回路基板
JP6132007B2 (ja) サスペンション用基板、サスペンション用基板の製造方法、サスペンション、素子付サスペンションおよびハードディスクドライブ

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071002