JP2005322712A - 半導体基板,半導体装置,およびそれらの製造方法 - Google Patents
半導体基板,半導体装置,およびそれらの製造方法 Download PDFInfo
- Publication number
- JP2005322712A JP2005322712A JP2004138168A JP2004138168A JP2005322712A JP 2005322712 A JP2005322712 A JP 2005322712A JP 2004138168 A JP2004138168 A JP 2004138168A JP 2004138168 A JP2004138168 A JP 2004138168A JP 2005322712 A JP2005322712 A JP 2005322712A
- Authority
- JP
- Japan
- Prior art keywords
- atoms
- semiconductor
- wafer
- single crystal
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】大口径であり,機械的強度が高く,結晶欠陥が少ない半導体基板,およびその半導体基板を利用した半導体装置,およびそれらの製造方法を提供すること。
【解決手段】半導体基板100は,MCZ法により形成されたN- 型のシリコン基板10と,そのシリコン基板10上にエピタキシャル成長により形成されたN- 型のエピタキシャル層11とを有している。シリコン基板10のドーパント濃度は,1.0×1013atoms/cm3 〜1.0×1015atoms/cm3 の範囲内である。また,シリコン基板10中の酸素濃度は,8.0×1017atoms/cm3 以下である。
【選択図】 図1
【解決手段】半導体基板100は,MCZ法により形成されたN- 型のシリコン基板10と,そのシリコン基板10上にエピタキシャル成長により形成されたN- 型のエピタキシャル層11とを有している。シリコン基板10のドーパント濃度は,1.0×1013atoms/cm3 〜1.0×1015atoms/cm3 の範囲内である。また,シリコン基板10中の酸素濃度は,8.0×1017atoms/cm3 以下である。
【選択図】 図1
Description
本発明は,主に高耐圧半導体素子として利用される半導体基板,およびその半導体基板を利用した半導体装置,およびそれらの製造方法に関する。さらに詳細には,大口径であるとともに結晶欠陥が少ない半導体基板,およびその半導体基板を利用した半導体装置,およびそれらの製造方法に関する。
従来から,高耐圧半導体素子,例えば,NPT(Non PunchThrough)型,FS(Field Stop)型のIGBT(Insulated Gate Bipolar Transistor)に利用されるウェハとして,MCZ法(Magnetic field applied CZochralski method:磁界下チョクラルスキー法)やFZ法(Floating Zone method)により製造されたウェハが利用されている。以下,MCZ法により製造されたウェハを「MCZウェハ」,FZ法により製造されたウェハを「FZウェハ」とする。
一般的に,MCZウェハを利用する際には,次のような問題を考慮する必要がある。すなわち,MCZウェハには,ウェハ中に不純物として格子間酸素が存在する。この格子間酸素は,高耐圧半導体素子の製造プロセス中,300〜600℃の熱処理により酸素ドナー化してしまうことがある。そのため,ウェハの高抵抗化を図るには,ウェハ中の酸素濃度は低い方が好ましい。一方,格子間酸素が少ないほどウェハの機械的強度は低くなることが知られている。すなわち,ウェハの高抵抗化とウェハの機械的強度の向上とはトレードオフの関係にある。
一方,FZウェハは,酸素濃度が1.0×1016atoms/cm3 以下と非常に低い。そのため,高抵抗化が容易でありパワーデバイス等に広く利用されている。しかしながら,機械的強度が低く,ウェハの割れやスリップが発生しやすいという問題がある。
また,半導体素子を製造する上で,ウェハサイズの大口径化が要請されている。近年,MCZウェハでは直径が12インチのウェハが一般的であるのに対し,FZウェハでは直径が8インチにも満たない。これは,MCZウェハとFZウェハとの製造方法の違いから生じる。すなわち,FZウェハではシリコンの単結晶をネック部で支えているため,重量が大幅に増加するとそのネック部が簡単に折れてしまうこと,あるいは多結晶のシリコンを均一に単結晶化することが困難であること等が原因となる。従って,FZウェハはウェハサイズの大口径化が困難である。
そこで,MCZウェハにて機械的強度の向上およびウェハサイズの大口径化を図ることが考えられる。しかしながら,MCZウェハでは,高酸素濃度であるがゆえに酸素析出等の結晶欠陥が生じる。また,格子間酸素がドナー化し,ドーパントとして寄与するため,ウェハ自体の抵抗率が変動してしまう。そのため,MCZウェハに半導体素子を形成すると,抵抗率のばらつき,酸化膜耐圧の低下,ライフタイムの低下等が懸念される。そこで,例えば特許文献1に開示された半導体シリコン基板の製造方法では,高酸素濃度のMCZウェハ上にエピタキシャル成長による低欠陥層を形成している。これにより,素子領域に結晶欠陥が少ないウェハを製造することができるとしている。
特開2003−286094号公報
しかしながら,特許文献1に開示された半導体基板のように,高酸素濃度のMCZウェハ上にエピタキシャル層を形成すると次のような問題がある。図14は,熱処理を行う前後における酸素の濃度分布を示している。図14中の縦軸はMCZウェハ中の酸素濃度(単位:atoms/cm3 )を示し,横軸は半導体基板の表面からの深さ(単位:μm)を示している。また,MCZウェハ上に形成されるエピタキシャル層の厚さは10μmとしている。図14に示すように,熱処理前では,エピタキシャル層中に殆ど酸素が存在しない。一方,MCZウェハでは高酸素濃度の領域が一様に広がっている。しかし,熱処理後では,MCZウェハ中の酸素がエピタキシャル層中に拡散している。すなわち,熱処理によって格子間酸素が素子領域中に拡散してしまう。そのため,形成直後のエピタキシャル層は低欠陥であったとしても,その後の熱処理により結晶欠陥を招いてしまう。具体的な問題としては,酸素ドナー化による抵抗率のばらつき,酸素析出によるライフタイムの低下,酸化膜耐圧の低下等,素子特性の劣化が懸念される。
また,仮に熱処理後のエピタキシャル層が低欠陥領域のままであったとしても,この半導体基板に形成される半導体素子が縦型の半導体素子,すなわちMCZウェハ中にも電流経路が設けられている半導体素子(例えば,図9に示すようなトレンチゲート型IGBT)であった場合には,前記したように酸素ドナーや酸素析出による抵抗率のばらつきが生じる。すなわち,MCZウェハが高酸素濃度であるがゆえに,素子特性の不安定化が懸念される。
本発明は,前記した従来のウェハが有する問題点を解決するためになされたものである。すなわちその課題とするところは,大口径であり,機械的強度が高く,結晶欠陥が少ない半導体基板,およびその半導体基板を利用した半導体装置,およびそれらの製造方法を提供することにある。
この課題の解決を目的としてなされた半導体基板は,MCZ法により作製され,酸素濃度が8.0×1017atoms/cm3 以下である半導体ウェハ基板と,その半導体ウェハ基板上に位置し,エピタキシャル成長により形成されたエピタキシャル層とを有するものである。
すなわち,本発明の半導体基板は,MCZ法により作製された半導体ウェハ基板である。そのため,ウェハサイズの大口径化がFZウェハと比較して容易である。また,半導体ウェハ基板は,その酸素濃度が8.0×1017atoms/cm3 以下と極めて低濃度である。そのため,半導体基板上に設けられたエピタキシャル層に拡散する酸素量は極めて少ない。よって,エピタキシャル層は低欠陥状態を維持することができ,素子特性の安定化が図られる。なお,低酸素濃度の場合にはウェハの機械的強度が低くなることが懸念されるが,酸素濃度が2.0×1017atoms/cm3 以上であればウェハの機械的強度は低下しないことが実験によりわかった。機械的強度の実験内容については後述する。また,FZウェハの酸素濃度(一般的に1.0×1016atoms/cm3 以下)と比較すると高酸素濃度であるため,FZウェハと比較すると機械的強度は高い。
また,本発明は,ゲート電極への電圧印加により電流を制御する半導体装置であって,MCZ法により作製され,酸素濃度が8.0×1017atoms/cm3 以下である半導体ウェハ基板と,半導体ウェハ基板上に位置し,エピタキシャル成長により形成されたエピタキシャル層とを有し,そのエピタキシャル層には,チャネル領域が設けられているものにも及ぶものである。この低酸素濃度の半導体ウェハにより,製造プロセス中に熱処理を行ったとしてもエピタキシャル層は低欠陥状態を維持できる。そのため,本発明の半導体装置の素子特性は良好である。特にそのエピタキシャル層にチャネル領域が設けられた半導体装置には有効である。
また,本発明の半導体装置の半導体ウェハ基板にゲート電極への電圧オン時に電流が流れる電流経路が設けられているものであれば特に有効である。すなわち,半導体ウェハ基板自体の酸素濃度が低いため,半導体ウェハ基板中の酸素析出量は少ない。また,酸素ドナー量を低減することができる。よって,抵抗率のばらつきは少ない。そのため,半導体ウェハ基板に電流経路が設けられている縦型の半導体素子について,素子特性の安定化を図ることができる。
また,本発明の半導体基板の製造方法は,MCZ法によりシリコン単結晶ロッドを育成し,そのシリコン単結晶ロッドを半導体ウェハに加工する半導体ウェハ形成工程と,半導体ウェハ形成工程にて形成された半導体ウェハ上にエピタキシャル成長によりエピタキシャル層を形成するエピタキシャル成長工程とを含み,半導体ウェハ工程では,酸素濃度が8.0×1017atoms/cm3 以下のシリコン単結晶ロッドを作製することを特徴としている。
すなわち,本発明の半導体基板の製造方法では,まず,半導体ウェハ形成工程にてMCZウェハを作製する。その際,作製後のMCZウェハの酸素濃度が8.0×1017atoms/cm3 以下となるように磁場の強度,るつぼ軸の回転速度,シリコン単結晶ロッドの回転速度あるいは引き上げ速度等を調節する。その後,エピタキシャル成長工程にて半導体ウェハ上にエピタキシャル層を形成する。すなわち,極低酸素濃度のMCZウェハ上にエピタキシャル層を形成することにより,エピタキシャル層への酸素の拡散を抑制する。これにより,エピタキシャル層は低欠陥状態を維持することができる。そして,そのエピタキシャル層にチャネル領域を持つ半導体素子を形成したとしても,その素子特性は良好である。
また,半導体ウェハ工程では,ドーパント不純物を含まないシリコン単結晶ロッドを作製した後に,そのシリコン単結晶ロッドに対してNTD処理を行うことでシリコン単結晶ロッドを所望のドーパント濃度とすることとするとよりよい。すなわち,N型の半導体ウェハを作製する場合には,NTD処理を行うことでリン濃度のばらつきを低減することができる。そのため,NTD処理が行われた半導体基板は高歩留りである。
本発明によれば,半導体ウェハ基板の酸素濃度が8.0×1017atoms/cm3 以下と低濃度であるため,抵抗率のばらつき,酸素析出,エピタキシャル層への酸素拡散等の結晶欠陥に伴う問題は低減される。また,半導体ウェハ基板は,MCZウェハであることからFZウェハに比べて大口径である。また,酸素濃度が2.0×1017atoms/cm3 以上であればウェハの機械的強度の低下は生じない。よって,大口径であり,機械的強度が高く,結晶欠陥が少ない半導体基板,およびその半導体基板を利用した半導体装置,およびそれらの製造方法が実現されている。
以下,本発明を具体化した実施の形態について,添付図面を参照しつつ詳細に説明する。なお,本実施の形態は,NPT型あるいはFS型のIGBTに利用されるウェハに本発明を適用したものである。
[第1の形態]
第1の形態の半導体基板100は,図1に示すようにMCZ法により形成されたN- 型のシリコン基板10と,そのシリコン基板10上にエピタキシャル成長により形成されたN- 型のエピタキシャル層11とを有している。シリコン基板10のドーパント濃度は,1.0×1013atoms/cm3 〜1.0×1015atoms/cm3 の範囲内である。なお,このドーパント濃度を抵抗率に換算すると5Ωcm〜500Ωcmの範囲内となる。また,シリコン基板10中の酸素濃度は,8.0×1017atoms/cm3 以下である。また,エピタキシャル層11の厚さは10μm程度である。
第1の形態の半導体基板100は,図1に示すようにMCZ法により形成されたN- 型のシリコン基板10と,そのシリコン基板10上にエピタキシャル成長により形成されたN- 型のエピタキシャル層11とを有している。シリコン基板10のドーパント濃度は,1.0×1013atoms/cm3 〜1.0×1015atoms/cm3 の範囲内である。なお,このドーパント濃度を抵抗率に換算すると5Ωcm〜500Ωcmの範囲内となる。また,シリコン基板10中の酸素濃度は,8.0×1017atoms/cm3 以下である。また,エピタキシャル層11の厚さは10μm程度である。
続いて,図1に示した半導体基板100の製造方法について説明する。まず,ウェハの酸素濃度が8.0×1017atoms/cm3 以下であり,ドーパント不純物を含まない極低酸素濃度のシリコン単結晶ロッドをMCZ法により作製する。
このシリコン単結晶ロッドを作製する単結晶成長装置は一般的なものであればよい。例えば,図2に示すようなシリコン単結晶ロッド51をワイヤ52にて引き上げるタイプの単結晶成長装置50が該当する。この単結晶成長装置50は,黒鉛るつぼ54内に石英るつぼ53が配置された回転るつぼと,回転るつぼの外周に配置された黒鉛ヒータ57とを有している。そして,石英るつぼ53内には,黒鉛ヒータ57によって加熱・融解されたシリコン融液56が収容されている。また,回転るつぼの外周に設けられたコイル58により回転るつぼ内に水平磁場を生成している。そして,石英るつぼ53内のシリコン融液56に種結晶の先端部分を浸し,これを徐々に引き上げて単結晶を成長させる。これにより,シリコン単結晶ロッド51が作製される。なお,シリコン単結晶ロッド51を任意の酸素濃度とするには,磁場の強度,るつぼ軸55の回転速度,シリコン単結晶ロッド51の回転速度あるいは引き上げ速度等を調節すればよい。
次に,引き上げられたシリコン単結晶ロッドの両端(頭部,尾部)を切断し,円筒形の単結晶シリコンブロックに整形する。次に,重水炉にて単結晶シリコンブロックを回転させながらNTD(Neutron Transmutation Doping:中性子照射ドーピング)処理を行う。このNTD処理を行うことによりシリコン(Si)の一部がリン(P)に変換される。すなわち,ドーパント濃度が1.0×1013atoms/cm3 〜1.0×1015atoms/cm3 の範囲内のN- 型の単結晶シリコンブロックが作製される。なお,NTD処理では,単結晶シリコンブロックに対して一様に中性子を照射するため,処理後の単結晶シリコンブロックのリン濃度は均一である。
その後,放射能が半減されるまで待って700℃以上の欠陥回復アニールを行う。これにより,NTD処理によるダメージが取り除かれる。その後,単結晶シリコンブロックを1枚1枚のウェーハにカットすることによりN- 型のMCZウェハが作製される。このMCZウェハが図1に示した半導体基板100のシリコン基板10に相当する。
次に,MCZウェハ上に,エピタキシャル成長により,厚さが10μm程度でリン濃度が1.0×1014atoms/cm3 程度のN- 型のエピタキシャル層を形成する。すなわち,MCZウェハの表面に低欠陥領域を形成する。エピタキシャル層を形成するエピタキシャル成長装置は一般的なものであればよい。例えば,エピタキシャル成長装置として枚葉炉を利用し,原料ガスをSiH4 とする。そして,高温(1100℃程度)に加熱したMCZウェハ上に膜厚に応じた任意の時間をかけて熱処理を行うことでエピタキシャル層を成長させる。このエピタキシャル層が図1に示した半導体基板100のエピタキシャル層11に相当する。これにより,図1に示した半導体基板100が製造される。
この製造方法にて製造された半導体基板100は,MCZウェハ中の酸素濃度が8.0×1017atoms/cm3 以下であるため,エピタキシャル層への酸素の拡散量が少ない。すなわち,図3に示すように従来のMCZウェハ(図14参照)と比較してMCZウェハ中の格子間酸素が少ないため,エピタキシャル層に拡散する酸素が極めて少ない。よって,エピタキシャル層内での酸素ドナーの発生および酸素析出が大幅に低減される。その結果,抵抗率のばらつきの抑制やライフタイムの安定化を図ることができる。
続いて,第1形態の半導体基板100の特性を3つの実験によって評価した。まず,1つめの実験では,酸素ドナー濃度のウェハ酸素濃度に対する依存性を評価した。すなわち,MCZ法によりウェハを作製すると,300℃〜600℃の熱処理により格子間酸素が酸素ドナー化してしまう。そして,その酸素ドナー化が抵抗率のばらつき等の問題の原因となる。特に,トレンチゲート型IGBT等の縦型の半導体素子に利用する場合には,酸素ドナー濃度を1.0×1013/cm3 以下に抑えることが好ましい。
図4は,半導体素子形成後のMCZウェハに対してSR測定を行った結果を示している。すなわち,酸素ドナー濃度(単位:/cm3 )とウェハ中の酸素濃度(単位:×1017atoms/cm3 )との相関関係を表している。図4に示したように酸素ドナー濃度を1.0×1013/cm3 以下に抑えるには,ウェハ中の酸素濃度を8.0×1017atoms/cm3 以下にするとことが必要であることがわかる。すなわち,本形態の半導体基板100をトレンチゲート型IGBTに利用する場合には,ウェハ中の酸素濃度を8.0×1017atoms/cm3 以下とすることでウェハの抵抗率のばらつきが低減され,ウェハの高抵抗化を図ることが可能となる。
次に,2つめの実験では,ウェハの機械的強度のウェハ酸素濃度に対する依存性,あるいはスリップ長のウェハ酸素濃度に対する依存性を評価した。すなわち,ウェハ中の酸素濃度が低いほど,ウェハの機械的強度が低下することが知られている。そのため,酸素濃度の低下によるウェハの割れ等の不具合が懸念される。そこで,図5に示すような3点曲げ法によりウェハの機械的強度を測定した。この実験では,被検ウェハの裏面側の両端に支点Aおよび支点Bを配し,被検ウェハの表面側の中央Cに荷重を加える。そして,被検ウェハに割れが生じたときの値(単位:gf)を破断荷重として測定する。
図6は,半導体素子形成後の本形態のMCZウェハに対して破断荷重の測定を行った結果を示している。図6中の縦軸は,破断荷重を示している。また,図6中の横軸は,ウェハ中の酸素濃度(単位:atoms/cm3 )を示している。なお,図6では,ウェハ中の酸素濃度が5.0×1017atoms/cm3 以上のものを対象としているが,本実験や他の実験の結果により2.0×1017atoms/cm3 以上であれば強度が保てることがわかっている。この結果,ウェハ中の酸素濃度が2.0×1017atoms/cm3 〜11.0×1017atoms/cm3 の範囲内では,ウェハの機械的強度が殆ど変わらないことがわかった。すなわち,ウェハ中の酸素濃度が少なくとも2.0×1017atoms/cm3 以上あればウェハの強度に影響を及ぼさないことがわかった。
また,高温熱処理時にウェハとボートとの接触によってスリップが発生,成長することが知られている。そこで,N2 雰囲気中,処理温度が1150℃で6時間の熱処理を行ったMCZウェハについてXRT(X線トポグラフ)観察を行った。その結果,ウェハの酸素濃度が2.0×1017atoms/cm3 であった場合には,最大スリップ長が35mmであった。一方,ウェハの酸素濃度が11.0×1017atoms/cm3 であった場合には,最大スリップ長が32mmであった。この結果,ウェハ中の酸素濃度が2.0×1017atoms/cm3 〜11.0×1017atoms/cm3 の範囲内ではスリップ長の増減が殆ど生じないことがわかった。
次に,3つめの実験では,IGBTの素子特性のライフタイムに対する依存性を評価した。すなわち,ウェハのライフタイムは,酸素析出や金属汚染等により大きく低下する。特にIGBTの素子特性(ターンオフ時間,オン電圧)は,ライフタイムに大きく依存することが知られている。そこで,図7に示すようなシミュレーションモデルにてIGBTの素子特性とライフタイムとの依存関係を調べた。すなわち,図7中のx部のライフタイムを1000μsから1桁ずつ下げ,その都度IGBTの素子特性を求めた。図8は,シミュレーションモデルのMCZウェハについてIGBTの素子特性の測定を行った結果を示している。図8に示すようにライフタイムが低下するほど,ターンオフタイムが低下するとともにオン電圧が上昇する。この結果から,ライフタイムは100μs以上であることが好ましいことがわかる。
そこで,本形態の半導体基板100上にトレンチゲート型IGBTを試作し,そのIGBTの素子特性を評価した。その結果,ウェハのライフタイムは100〜500μsであった。また,ターンオフタイムおよびオン電圧についても,シミュレーション結果中のライフタイムが100μsから1000μsまでの範囲内の値となった。すなわち,IGBTの素子特性は良好であった。
これらの実験結果から,ウェハ中の酸素濃度が8.0×1017atoms/cm3 以下であるMCZウェハを利用することにより,素子特性が良好な高耐圧半導体素子が形成可能であることがわかる。また,ウェハ中の酸素濃度が少なくとも2.0×1017atoms/cm3 であれば,ウェハの機械的強度が低下しないことがわかった。
続いて,本形態の半導体基板100を利用した高耐圧半導体素子について説明する。図9は,実施の形態の半導体基板100をトレンチゲート型IGBT110に適用した例を示している。図9に示したIGBT110には,Pウェル領域12と,N+ エミッタ領域13と,P+ コレクタ領域14と,ゲート絶縁膜15と,層間絶縁膜16と,ゲート電極17と,エミッタ電極18と,コレクタ電極19とが設けられている。ゲート電極17を構成するゲート材としては,例えばポリシリコンがある。また,エミッタ電極18やコレクタ電極19を構成する電極材としては,例えばアルミニウムがある。
このような構造を有するIGBT110では,ゲート電極17への電圧印加によりPウェル領域12にチャネル効果を生じさせ,もってN+ エミッタ領域13とN- 型のエピタキシャル領域11との間の導通をコントロールしている。さらには,ゲートオン状態となると,N+ エミッタ領域13とP+ コレクタ領域14との間にキャリアの移動が生じてIGBT110がオン状態となる。
IGBT110は次のような手順で作製される。まず,図1に示した半導体基板100のエピタキシャル層11に対し,イオン注入法および熱拡散法を利用してPウェル領域12を形成する。さらに,そのPウェル領域12に対し,イオン注入法および熱拡散法を利用してN+ エミッタ領域13を形成する。次に,N+ エミッタ領域13上からドライエッチングを行うことによりゲートトレンチを形成する。その後,熱酸化法によりゲート絶縁膜15を形成し,そのゲート絶縁膜15上にCVD法にてゲート材を堆積する。これにより,ゲートトレンチ内がゲート材で充填され,ゲート電極17が形成される。その後,CVD法により層間絶縁膜16を形成し,さらにスパッタリング法によりエミッタ電極18を形成する。
次に,シリコン基板10を裏面から研磨し,その板厚を調節する。その後,イオン注入法および熱拡散法を適用し,シリコン基板10の裏面からP+ コレクタ領域14を形成する。さらにスパッタリング法によりコレクタ電極19を形成する。これにより,図9に示したIGBT110が作製される。
なお,IGBT110のチャネル領域は,低欠陥領域であるエピタキシャル層内のPウェル領域12に設けられる。そのため,エピタキシャル層の厚さは,ゲートトレンチの深さより大きい。また,素子領域の周辺にガードリングを設ける場合には,そのガードリングの深さよりも大きい。これにより,素子特性の安定化を確実に図ることができる。
以上詳細に説明したように第1の形態の半導体基板100では,シリコン基板10中の酸素濃度を8.0×1017atoms/cm3 以下とすることとしている。これにより,酸素ドナー濃度を1.0×1013/cm3 以下に抑えることができる。よって,ウェハ自体の抵抗率のばらつきの抑制,シリコン基板の高抵抗化が可能となる。特に,図9に示したIGBT110のようにシリコン基板10中に電流経路が設けられている半導体装置では,シリコン基板10を低欠陥領域とすることにより素子特性の安定化が図られる。
また,シリコン基板10中の酸素が少ないため,エピタキシャル層2への酸素の拡散量が少ない。そのため,従来のMCZウェハと比較してエピタキシャル層(素子領域)中の酸素ドナー量や酸素析出量が少ない。よって,抵抗率のばらつきの低減,酸化膜耐圧の向上,キャリアのライフタイムの安定化等を図ることができる。
また,シリコン基板10の酸素濃度を8.0×1017atoms/cm3 以下としても機械的強度に影響しない(図6参照)。具体的には,ウェハ中の酸素濃度が2.0×1017atoms/cm3 〜11.0×1017atoms/cm3 の範囲内では,ウェハの機械的強度が殆ど変わらない。また,MCZウェハであるシリコン基板10は,FZウェハの酸素濃度(一般的に1.0×1016atoms/cm3 以下)と比較してその酸素濃度が高い。そのため,FZウェハと比較すると機械的強度は高い。
また,シリコン基板10はMCZウェハであることから,FZウェハと比較して,ウェハの大口径化,ウェハの機械的強度の向上,および低コスト化を図ることができる。従って,大口径であり,機械的強度が高く,結晶欠陥が少ない半導体基板が実現されている。
また,半導体基板100の製造方法では,N- 型のシリコン基板10を作製するに際し,NTD処理によってシリコンの一部をリンに変換してN- 型の単結晶シリコンブロックとしている。このNTD処理によれば単結晶シリコンブロック中のリン濃度が一様になることから抵抗率の制御は非常に安定する。そのため,リンを混入してN- 型の単結晶シリコンブロックを作製する場合と比較して歩留りがよい。よって,低コスト化を図ることができる。
[第2の形態]
第2の形態の半導体基板200は,図10に示すようにMCZ法により形成されたP+ 型のシリコン基板20と,そのシリコン基板20上にエピタキシャル成長により形成されたN型のエピタキシャル層21とを有している。すなわち,本形態の半導体基板200は,シリコン基板20上にそのシリコン基板20と導電型が異なるエピタキシャル層21が設けられている。この点,シリコン基板10と同一の導電型のエピタキシャル層11が形成されていた第1の形態の半導体基板100と異なる。シリコン基板20のドーパント濃度は,1.0×1014atoms/cm3 〜1.0×1019atoms/cm3 の範囲内である。また,シリコン基板20中の酸素濃度は,8.0×1017atoms/cm3 以下である。また,エピタキシャル層21の厚さは25μm程度である。
第2の形態の半導体基板200は,図10に示すようにMCZ法により形成されたP+ 型のシリコン基板20と,そのシリコン基板20上にエピタキシャル成長により形成されたN型のエピタキシャル層21とを有している。すなわち,本形態の半導体基板200は,シリコン基板20上にそのシリコン基板20と導電型が異なるエピタキシャル層21が設けられている。この点,シリコン基板10と同一の導電型のエピタキシャル層11が形成されていた第1の形態の半導体基板100と異なる。シリコン基板20のドーパント濃度は,1.0×1014atoms/cm3 〜1.0×1019atoms/cm3 の範囲内である。また,シリコン基板20中の酸素濃度は,8.0×1017atoms/cm3 以下である。また,エピタキシャル層21の厚さは25μm程度である。
続いて,図10に示した半導体基板200の製造方法について説明する。まず,ウェハの酸素濃度が8.0×1017atoms/cm3 以下で,かつボロンを含む不純物濃度が1.0×1014atoms/cm3 〜1.0×1019atoms/cm3 の範囲内で低酸素濃度のP+ 型のシリコン単結晶ロッドをMCZ法により作製する。シリコン単結晶ロッドを作製する単結晶成長装置は一般的なものであればよい。また,シリコン単結晶ロッドを任意の酸素濃度とするには,磁場の強度,るつぼ軸の回転速度,シリコン単結晶ロッドの回転速度,引き上げ速度等を調節すればよい。
次に,引き上げられたシリコン単結晶ロッドの両端(頭部,尾部)を切断し,円筒形の単結晶シリコンブロックに整形する。その後,単結晶シリコンブロックを1枚1枚のウェーハに切断することでP+ 型のMCZウェハが作製される。このMCZウェハが図10に示した半導体基板200のシリコン基板20に相当する。
次に,MCZウェハ上に,厚さが25μm程度でリン濃度が1.0×1014atoms/cm3 〜1.0×1016atoms/cm3 の範囲内のN型のエピタキシャル層を形成する。エピタキシャル層を形成するエピタキシャル成長装置は一般的なものであればよい。このエピタキシャル層が図10に示した半導体基板200のエピタキシャル層21に相当する。これにより,図10に示した半導体基板200が製造される。
この製造方法にて製造された半導体基板200は,MCZウェハの酸素濃度が8.0×1017atoms/cm3 以下であるため,エピタキシャル層への酸素の拡散量は少ない。よって,エピタキシャル層での酸素ドナーの発生および酸素析出を低減することができ,抵抗率のばらつきの抑制やライフタイムの安定化が図られる。
続いて,本形態の半導体基板200を利用した高耐圧半導体素子について説明する。図11は,実施の形態の半導体基板200をCMOS210に適用した例を示している。CMOS210は,NMOS211とPMOS212とを備えており,各MOSはトレンチ隔壁213により隔離されている。また,CMOS210には,Pウェル領域22と,Nボディ領域23と,Pボディ領域24と,ゲート絶縁膜25と,層間絶縁膜26と,ゲート電極27と,ソース電極28と,ドレイン電極29とが設けられている。
このような構造を有するCMOS210では,ゲート電極27への電圧印加によりNMOS211中のPウェル領域22あるいはPMOS212中のエピタキシャル層21にチャネル効果を生じさせ,もって隣り合うNボディ領域23,23間あるいは隣り合うPボディ領域24,24間の導通をコントロールしている。
CMOS210は次のような手順で作製される。まず,図10に示したエピタキシャル層21のうち,NMOS211が作製される領域に対し,イオン注入法および熱拡散法を利用してPウェル領域22を形成する。さらに,そのPウェル領域22に対し,イオン注入法および熱拡散法を利用してNボディ領域23を形成する。また,エピタキシャル層21のうち,PMOS212が作製される領域に対し,イオン注入法および熱拡散法を利用してPボディ領域24を形成する。次に,ドライエッチングを行うことによりトレンチ213を形成する。その後,熱酸化法によりゲート絶縁膜25を形成する。また,トレンチ213の側壁に酸化膜を形成する。そして,ゲート絶縁膜25上にCVD法にてゲート材を堆積し,ゲート電極27を形成する。その後,CVD法により層間絶縁膜26を形成し,さらにスパッタリング法によりソース電極28およびドレイン電極29を形成する。これにより,図11に示したCMOS210が作製される。
第2の形態の半導体基板200では,P+ 型のシリコン基板20中の酸素濃度を8.0×1017atoms/cm3 以下とすることとしている。これにより,第1の形態と同様に酸素ドナー濃度を1.0×1013/cm3 以下に抑えることができる。よって,P+ 型のシリコン基板20およびエピタキシャル層21の抵抗率のばらつきの抑制が可能となる。また,半導体基板200はP+ 型のMCZウェハから作製されている。すなわち,MCZウェハの酸素濃度が8.0×1017atoms/cm3 以下であればよく,P型のシリコン基板20であっても酸素ドナーの抑制の効果はある。また,半導体基板200を利用してCMOS210を形成している。すなわち,横型の半導体装置であっても縦型の半導体装置であってもエピタキシャル層21を低欠陥領域に維持することによる素子特性の安定化は図られる。
[第3の形態]
第3の形態の半導体基板300は,図12に示すようにMCZ法により形成されたP+ 型のシリコン基板30と,そのシリコン基板30上にエピタキシャル成長により形成されたN+ 型の第1エピタキシャル層31と,その第1エピタキシャル層31上に形成されたN--型の第2エピタキシャル層32と,その第2エピタキシャル層32上に形成されたN- 型の第3エピタキシャル層33とを有している。すなわち,本形態の半導体基板300は,シリコン基板30上に多層構造のエピタキシャル層が設けられている。この点,厚さが10μm程度のエピタキシャル層11のみが形成されていた第1の形態の半導体基板100と異なる。シリコン基板30のドーパント濃度は,1.0×1017atoms/cm3 〜1.0×1019atoms/cm3 の範囲内である。また,シリコン基板30中の酸素濃度は,8.0×1017atoms/cm3 以下である。また,各エピタキシャル層の厚さは,第1エピタキシャル層31が5μm程度,第2エピタキシャル層32が25μm程度,第3エピタキシャル層33が90μm程度である。
第3の形態の半導体基板300は,図12に示すようにMCZ法により形成されたP+ 型のシリコン基板30と,そのシリコン基板30上にエピタキシャル成長により形成されたN+ 型の第1エピタキシャル層31と,その第1エピタキシャル層31上に形成されたN--型の第2エピタキシャル層32と,その第2エピタキシャル層32上に形成されたN- 型の第3エピタキシャル層33とを有している。すなわち,本形態の半導体基板300は,シリコン基板30上に多層構造のエピタキシャル層が設けられている。この点,厚さが10μm程度のエピタキシャル層11のみが形成されていた第1の形態の半導体基板100と異なる。シリコン基板30のドーパント濃度は,1.0×1017atoms/cm3 〜1.0×1019atoms/cm3 の範囲内である。また,シリコン基板30中の酸素濃度は,8.0×1017atoms/cm3 以下である。また,各エピタキシャル層の厚さは,第1エピタキシャル層31が5μm程度,第2エピタキシャル層32が25μm程度,第3エピタキシャル層33が90μm程度である。
続いて,図12に示した半導体基板300の製造方法について説明する。まず,ウェハの酸素濃度が8.0×1017atoms/cm3 以下で,かつボロンを含む不純物濃度が1.0×1017atoms/cm3 〜1.0×1019atoms/cm3 の範囲内で低酸素濃度のP+ 型のシリコン単結晶ロッドをMCZ法により作製する。シリコン単結晶ロッドを作製する単結晶成長装置は一般的なものであればよい。また,シリコン単結晶ロッドを任意の酸素濃度とするには,磁場の強度,るつぼ軸の回転速度,シリコン単結晶ロッドの回転速度,引き上げ速度等を調節すればよい。
次に,引き上げられたシリコン単結晶ロッドの両端(頭部,尾部)を切断し,円筒形の単結晶シリコンブロックに整形する。その後,単結晶シリコンブロックを1枚1枚のウェーハに切断することでP+ 型のMCZウェハが作製される。このMCZウェハが図12に示した半導体基板300のシリコン基板30に相当する。
次に,MCZウェハ上に,厚さが5μm程度でリン濃度が1.0×1017atoms/cm3 〜1.0×1019atoms/cm3 の範囲内のN+ 型の第1エピタキシャル層を形成する。さらに,その第1エピタキシャル層上に,厚さが25μm程度でリン濃度が5.0×1013atoms/cm3 程度のN--型の第2エピタキシャル層を形成する。さらに,その第2エピタキシャル層上に,厚さが90μm程度でリン濃度が1.0×1014atoms/cm3 程度のN- 型の第3エピタキシャル層を形成する。すなわち,MCZウェハの表面に厚さが120μm程度で3層構造のエピタキシャル層を形成する。エピタキシャル層を形成するエピタキシャル成長装置は一般的なものであればよい。これらのエピタキシャル層が図12に示した半導体基板300の第1エピタキシャル層31,第2エピタキシャル層32,第3エピタキシャル層33にそれぞれ相当する。これにより,図12に示した半導体基板300が製造される。
この製造方法にて製造された半導体基板300は,MCZウェハの酸素濃度が8.0×1017atoms/cm3 以下であるため,第1エピタキシャル層への酸素の拡散量は少ない。さらには,第2エピタキシャル層および第3エピタキシャル層への酸素の拡散は殆どない。よって,各エピタキシャル層での酸素ドナーの発生および酸素析出を低減することができ,抵抗率のばらつきの抑制やライフタイムの安定化が図られる。
続いて,本形態の半導体基板300を利用した高耐圧半導体素子について説明する。図13は,実施の形態の半導体基板300をトレンチゲート型IGBT310に適用した例を示している。図13に示したIGBT310には,Pウェル領域34と,N+ エミッタ領域35と,ゲート絶縁膜36と,層間絶縁膜37と,ゲート電極38と,エミッタ電極39と,コレクタ電極40とが設けられている。なお,P+ 型のシリコン基板30は,IGBT310のコレクタ領域として利用される。
このような構造を有するIGBT310では,ゲート電極38への電圧印加によりPウェル領域34にチャネル効果を生じさせ,もってN+ エミッタ領域35とN- 型の第3エピタキシャル領域33との間の導通をコントロールしている。さらには,ゲートオン状態となると,N+ エミッタ領域35とP+ 型のシリコン基板30,すなわちコレクタ領域との間にキャリアの移動が生じてIGBT310がオン状態となる。
IGBT310は次のような手順で作製される。まず,図12に示した半導体基板300の第3エピタキシャル層33に対し,イオン注入法および熱拡散法を利用してPウェル領域34を形成する。さらに,そのPウェル領域34に対し,イオン注入法および熱拡散法を利用してN+ エミッタ領域35を形成する。次に,N+ エミッタ領域35上からドライエッチングを行うことによりゲートトレンチを形成する。その後,熱酸化法によりゲート絶縁膜36を形成し,そのゲート絶縁膜36上にCVD法にてゲート材を堆積する。これにより,ゲートトレンチ内がゲート材で充填され,ゲート電極38が形成される。その後,CVD法により層間絶縁膜37を形成し,さらにスパッタリング法によりエミッタ電極39を形成する。次に,シリコン基板30を裏面から研磨し,その板厚を調節する。さらにスパッタリング法によりコレクタ電極40を形成する。これにより,図13に示したIGBT310が作製される。
第3の形態の半導体基板300では,P+ 型のシリコン基板30中の酸素濃度を8.0×1017atoms/cm3 以下とすることとしている。これにより,第1の形態と同様に酸素ドナー濃度を1.0×1013/cm3 以下に抑えることができる。よって,抵抗率のばらつきの抑制,シリコン基板の高抵抗化が可能となる。特に,図13に示したIGBT310のようにシリコン基板30中に電流経路が設けられている半導体装置では,シリコン基板30が低欠陥領域であることから素子特性の安定化が図られる。
なお,これまでの実施の形態は単なる例示にすぎず,本発明を何ら限定するものではない。したがって本発明は当然に,その要旨を逸脱しない範囲内で種々の改良,変形が可能である。各半導体領域については,P型とN型とを入れ替えてもよい。また,第1の形態では,NTD処理によってN- 型のシリコン基板10を作製するため,ノンドープのシリコン単結晶ロッドを育成しているが,NTD処理を行わずにリンを含む低酸素濃度のN+ 型のシリコン単結晶ロッドを育成してもよい。
10 シリコン基板(MCZウェハ)
11 エピタキシャル層
12 Pウェル領域
13 N+ エミッタ領域
14 P+ コレクタ領域
15 ゲート絶縁膜
17 ゲート電極
18 エミッタ電極
19 コレクタ電極
100 半導体基板
110 IGBT
11 エピタキシャル層
12 Pウェル領域
13 N+ エミッタ領域
14 P+ コレクタ領域
15 ゲート絶縁膜
17 ゲート電極
18 エミッタ電極
19 コレクタ電極
100 半導体基板
110 IGBT
Claims (11)
- MCZ法(磁界下チョクラルスキー法)により作製され,酸素濃度が8.0×1017atoms/cm3 (ASTM F121 1979:以下,酸素濃度については同じ)以下である半導体ウェハ基板と,
前記半導体ウェハ基板上に位置し,エピタキシャル成長により形成されたエピタキシャル層とを有することを特徴とする半導体基板。 - 請求項1に記載する半導体基板において,
前記半導体ウェハ基板の酸素濃度は,2.0×1017atoms/cm3 〜8.0×1017atoms/cm3 の範囲内であることを特徴とする半導体基板。 - ゲート電極への電圧印加により電流を制御する半導体装置において,
MCZ法により作製され,酸素濃度が8.0×1017atoms/cm3 以下である半導体ウェハ基板と,
前記半導体ウェハ基板上に位置し,エピタキシャル成長により形成されたエピタキシャル層とを有し,
前記エピタキシャル層には,チャネル領域が設けられていることを特徴とする半導体装置。 - 請求項3に記載する半導体装置において,
前記半導体ウェハ基板の酸素濃度は,2.0×1017atoms/cm3 〜8.0×1017atoms/cm3 の範囲内であることを特徴とする半導体装置。 - 請求項3または請求項4に記載する半導体装置において,
前記半導体ウェハ基板には,ゲート電極への電圧オン時に電流が流れる電流経路が設けられていることを特徴とする半導体装置。 - MCZ法によりシリコン単結晶ロッドを育成し,そのシリコン単結晶ロッドを半導体ウェハに加工する半導体ウェハ形成工程と,
前記半導体ウェハ形成工程にて形成された半導体ウェハ上にエピタキシャル成長によりエピタキシャル層を形成するエピタキシャル成長工程とを含み,
前記半導体ウェハ工程では,酸素濃度が8.0×1017atoms/cm3 以下のシリコン単結晶ロッドを作製することを特徴とする半導体基板の製造方法。 - 請求項6に記載する半導体基板の製造方法において,
前記半導体ウェハ工程では,酸素濃度が2.0×1017atoms/cm3 〜8.0×1017atoms/cm3 の範囲内のシリコン単結晶ロッドを作製することを特徴とする半導体基板の製造方法。 - 請求項6または請求項7に記載する半導体基板の製造方法において,
前記半導体ウェハ工程では,ドーパント不純物を含まないシリコン単結晶ロッドを作製した後に,そのシリコン単結晶ロッドに対してNTD(中性子照射ドーピング)処理を行うことでシリコン単結晶ロッドを所望のドーパント濃度とすることを特徴とする半導体基板の製造方法。 - ゲート電極への電圧印加により電流を制御する半導体装置の製造方法において,
MCZ法によりシリコン単結晶ロッドを育成し,そのシリコン単結晶ロッドを半導体ウェハに加工する半導体ウェハ形成工程と,
前記半導体ウェハ形成工程にて形成された半導体ウェハ上にエピタキシャル成長によりエピタキシャル層を形成するエピタキシャル成長工程と,
前記エピタキシャル成長工程にて形成されたエピタキシャル層に半導体素子を形成する半導体素子形成工程とを含み,
前記半導体ウェハ工程では,酸素濃度が8.0×1017atoms/cm3 以下のシリコン単結晶ロッドを作製することを特徴とする半導体基板の製造方法。 - 請求項9に記載する半導体装置の製造方法において,
前記半導体ウェハ工程では,酸素濃度が2.0×1017atoms/cm3 〜8.0×1017atoms/cm3 の範囲内のシリコン単結晶ロッドを作製することを特徴とする半導体装置の製造方法。 - 請求項9または請求項10に記載する半導体装置の製造方法において,
前記半導体ウェハ工程では,ドーパント不純物を含まないシリコン単結晶ロッドを作製した後に,そのシリコン単結晶ロッドに対してNTD処理を行うことでシリコン単結晶ロッドを所望のドーパント濃度とすることを特徴とする半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004138168A JP2005322712A (ja) | 2004-05-07 | 2004-05-07 | 半導体基板,半導体装置,およびそれらの製造方法 |
PCT/JP2005/008337 WO2005108656A1 (en) | 2004-05-07 | 2005-04-25 | Semiconductor substrate and semiconductor device, and manufacturing methods thereof |
TW094114614A TW200600620A (en) | 2004-05-07 | 2005-05-04 | Semiconductor substrate and semiconductor device, and manufacturing methods thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004138168A JP2005322712A (ja) | 2004-05-07 | 2004-05-07 | 半導体基板,半導体装置,およびそれらの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005322712A true JP2005322712A (ja) | 2005-11-17 |
Family
ID=34966375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004138168A Pending JP2005322712A (ja) | 2004-05-07 | 2004-05-07 | 半導体基板,半導体装置,およびそれらの製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2005322712A (ja) |
TW (1) | TW200600620A (ja) |
WO (1) | WO2005108656A1 (ja) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006344823A (ja) * | 2005-06-09 | 2006-12-21 | Sumco Corp | Igbt用のシリコンウェーハ及びその製造方法 |
JP2007191350A (ja) * | 2006-01-19 | 2007-08-02 | Sumco Corp | Igbt用シリコン単結晶ウェーハ及びigbt用シリコン単結晶ウェーハの製造方法 |
JP2007273647A (ja) * | 2006-03-30 | 2007-10-18 | Shindengen Electric Mfg Co Ltd | Igbtの製造方法 |
JP2008091853A (ja) * | 2006-09-07 | 2008-04-17 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
JP2008145899A (ja) * | 2006-12-13 | 2008-06-26 | Hitachi Ltd | 半導体装置およびそれを用いたプラズマディスプレイ装置 |
JP2010010401A (ja) * | 2008-06-27 | 2010-01-14 | Hitachi Ltd | 横型igbtとそれを用いたモータ制御装置 |
JP2011103380A (ja) * | 2009-11-11 | 2011-05-26 | Covalent Materials Corp | 化合物半導体基板 |
JP2015216371A (ja) * | 2014-05-09 | 2015-12-03 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | 半導体デバイスを形成するための方法および半導体デバイス |
JP2017098318A (ja) * | 2015-11-19 | 2017-06-01 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP2018117147A (ja) * | 2018-03-22 | 2018-07-26 | 三菱電機株式会社 | 半導体装置 |
JP2018137454A (ja) * | 2015-06-17 | 2018-08-30 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
US10475663B2 (en) | 2012-10-02 | 2019-11-12 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing semiconductor device |
US10693023B2 (en) | 2015-06-12 | 2020-06-23 | Canon Kabushiki Kaisha | Imaging apparatus, method of manufacturing the same, and camera |
JP2021019164A (ja) * | 2019-07-23 | 2021-02-15 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、シリコンウェーハの製造方法、シリコンウェーハおよび半導体装置の製造方法 |
JP2021064660A (ja) * | 2019-10-11 | 2021-04-22 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4760729B2 (ja) | 2006-02-21 | 2011-08-31 | 株式会社Sumco | Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法 |
TWI555202B (zh) * | 2014-07-11 | 2016-10-21 | 新唐科技股份有限公司 | 絕緣閘雙極電晶體與其製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2688137B2 (ja) * | 1991-12-04 | 1997-12-08 | 信越半導体株式会社 | シリコン単結晶の引上げ方法 |
JPH07267776A (ja) * | 1994-03-31 | 1995-10-17 | Sumitomo Sitix Corp | 結晶成長方法 |
JP3533783B2 (ja) * | 1995-10-18 | 2004-05-31 | ソニー株式会社 | 半導体基板および半導体装置の各製造方法 |
US6565652B1 (en) * | 2001-12-06 | 2003-05-20 | Seh America, Inc. | High resistivity silicon wafer and method of producing same using the magnetic field Czochralski method |
JP4032342B2 (ja) * | 2002-03-27 | 2008-01-16 | 株式会社Sumco | 半導体シリコン基板の製造方法 |
-
2004
- 2004-05-07 JP JP2004138168A patent/JP2005322712A/ja active Pending
-
2005
- 2005-04-25 WO PCT/JP2005/008337 patent/WO2005108656A1/en active Application Filing
- 2005-05-04 TW TW094114614A patent/TW200600620A/zh unknown
Cited By (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006344823A (ja) * | 2005-06-09 | 2006-12-21 | Sumco Corp | Igbt用のシリコンウェーハ及びその製造方法 |
JP2007191350A (ja) * | 2006-01-19 | 2007-08-02 | Sumco Corp | Igbt用シリコン単結晶ウェーハ及びigbt用シリコン単結晶ウェーハの製造方法 |
JP4631717B2 (ja) * | 2006-01-19 | 2011-02-16 | 株式会社Sumco | Igbt用シリコン単結晶ウェーハ及びigbt用シリコン単結晶ウェーハの製造方法 |
US8105436B2 (en) | 2006-01-19 | 2012-01-31 | Sumco Corporation | Single crystal silicon wafer for insulated gate bipolar transistors and process for producing the same |
JP2007273647A (ja) * | 2006-03-30 | 2007-10-18 | Shindengen Electric Mfg Co Ltd | Igbtの製造方法 |
JP2008091853A (ja) * | 2006-09-07 | 2008-04-17 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
JP2008145899A (ja) * | 2006-12-13 | 2008-06-26 | Hitachi Ltd | 半導体装置およびそれを用いたプラズマディスプレイ装置 |
JP4561734B2 (ja) * | 2006-12-13 | 2010-10-13 | 株式会社日立製作所 | 半導体装置およびそれを用いたプラズマディスプレイ装置 |
JP2010010401A (ja) * | 2008-06-27 | 2010-01-14 | Hitachi Ltd | 横型igbtとそれを用いたモータ制御装置 |
JP2011103380A (ja) * | 2009-11-11 | 2011-05-26 | Covalent Materials Corp | 化合物半導体基板 |
US10950461B2 (en) | 2012-10-02 | 2021-03-16 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device |
US10475663B2 (en) | 2012-10-02 | 2019-11-12 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing semiconductor device |
US9847229B2 (en) | 2014-05-09 | 2017-12-19 | Infineon Technologies Ag | Method for forming a semiconductor device and semiconductor device |
JP2015216371A (ja) * | 2014-05-09 | 2015-12-03 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | 半導体デバイスを形成するための方法および半導体デバイス |
US10693023B2 (en) | 2015-06-12 | 2020-06-23 | Canon Kabushiki Kaisha | Imaging apparatus, method of manufacturing the same, and camera |
US11355658B2 (en) | 2015-06-12 | 2022-06-07 | Canon Kabushiki Kaisha | Imaging apparatus, method of manufacturing the same, and camera |
JP2018137454A (ja) * | 2015-06-17 | 2018-08-30 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
US10756182B2 (en) | 2015-06-17 | 2020-08-25 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
US11335772B2 (en) | 2015-06-17 | 2022-05-17 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
JP2017098318A (ja) * | 2015-11-19 | 2017-06-01 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP2018117147A (ja) * | 2018-03-22 | 2018-07-26 | 三菱電機株式会社 | 半導体装置 |
JP2021019164A (ja) * | 2019-07-23 | 2021-02-15 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、シリコンウェーハの製造方法、シリコンウェーハおよび半導体装置の製造方法 |
JP7331520B2 (ja) | 2019-07-23 | 2023-08-23 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、シリコンウェーハの製造方法および半導体装置の製造方法 |
JP2021064660A (ja) * | 2019-10-11 | 2021-04-22 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP7363336B2 (ja) | 2019-10-11 | 2023-10-18 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TW200600620A (en) | 2006-01-01 |
WO2005108656A1 (en) | 2005-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4760729B2 (ja) | Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法 | |
JP4631717B2 (ja) | Igbt用シリコン単結晶ウェーハ及びigbt用シリコン単結晶ウェーハの製造方法 | |
JP5691504B2 (ja) | シリコン単結晶育成方法 | |
JP2005322712A (ja) | 半導体基板,半導体装置,およびそれらの製造方法 | |
JP5892232B1 (ja) | 単結晶の製造方法およびシリコンウェーハの製造方法 | |
JP5194146B2 (ja) | シリコン単結晶の製造方法、シリコン単結晶、およびウエハ | |
JP5246163B2 (ja) | Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法 | |
KR20100029778A (ko) | 고농도로 도핑된 기판에서의 확산 제어 | |
US9303332B2 (en) | Silicon single crystal substrate and method of manufacturing the same | |
JP2002187794A (ja) | シリコンウェーハおよびこれに用いるシリコン単結晶の製造方法 | |
JP2008115050A (ja) | エピタキシャルウェーハの製造方法 | |
CN107532325B (zh) | 硅外延晶圆及其制造方法 | |
JP2010062466A (ja) | 垂直シリコンデバイス用シリコンウェーハ及びその製造方法、シリコン単結晶、並びに、垂直シリコンデバイス | |
JP2010059032A (ja) | 垂直シリコンデバイス用シリコンウェーハ及びその製造方法、垂直シリコンデバイス用シリコン単結晶引き上げ装置、並びに、垂直シリコンデバイス | |
TWI338058B (ja) | ||
JP5262021B2 (ja) | シリコンウェーハ及びその製造方法 | |
JP5668786B2 (ja) | シリコン単結晶の育成方法及びシリコンウェーハの製造方法 | |
JP2021109807A (ja) | シリコン単結晶の製造方法 | |
TWI768712B (zh) | 單晶矽的製造方法 | |
WO2022172368A1 (ja) | シリコン単結晶の製造方法 | |
JPWO2009025339A1 (ja) | Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法 | |
TW202410201A (zh) | 製造半導體裝置之方法及半導體裝置 | |
JP5805843B2 (ja) | シリコン単結晶基板およびその製造方法 | |
JP2021019164A (ja) | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、シリコンウェーハの製造方法、シリコンウェーハおよび半導体装置の製造方法 | |
JP2005072108A (ja) | Soiウェーハの製造方法及びsoiウェーハ |