JP2005228835A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005228835A JP2005228835A JP2004034356A JP2004034356A JP2005228835A JP 2005228835 A JP2005228835 A JP 2005228835A JP 2004034356 A JP2004034356 A JP 2004034356A JP 2004034356 A JP2004034356 A JP 2004034356A JP 2005228835 A JP2005228835 A JP 2005228835A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- manufacturing
- semiconductor device
- lead terminal
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】電子部品のリード端子の半田実装時における接合側からの半田の濡れ性を向上させ、半田接合状態を最適化し、信頼性を向上させる。
【解決手段】樹脂封止部４の側面から突出したリード端子の表面に半田を塗布する工程を有する半導体装置の製造方法において、リード端子２ａの表面に半田５を塗布した後、半田の融点より高い加熱処理を加えてリード端子２ａの半田塗布を均一にする。
【選択図】 図１
【解決手段】樹脂封止部４の側面から突出したリード端子の表面に半田を塗布する工程を有する半導体装置の製造方法において、リード端子２ａの表面に半田５を塗布した後、半田の融点より高い加熱処理を加えてリード端子２ａの半田塗布を均一にする。
【選択図】 図１
Description
本発明は、半導体材料を用いたホールセンサ、ダイオード、トランジスタ、ＩＣ等の面実装タイプの小型電子部品の製造方法、特にその樹脂封止部の側面から突出したリード端子に半田を均一に付着する方法に関するものである。
従来の半導体材料を用いた面実装タイプの小型電子部品の製造工程を図２に示す。
製造方法としては、Ｓｉ、ＧａＡｓ等の半導体材料からなる半導体チップ１をＡｇペースト等の接着材料にてリードフレーム２に実装する（図２（ａ））。
次に、外部と電気的接続を図るために、Ａｕワイヤー等の金属細線３により、半導体チップ１の電極部とリードフレーム２を、ワイヤボンディング装置等を用いて接続する（図２（ｂ））。更に半導体チップ１の搭載部分をプラスチック樹脂等で封止しパッケージ（樹脂封止部）４を形成する（図２（ｃ））。
その後、リードフレーム２を半田が溶解した半田槽内を通過させる方法や電解めっき液に漬けて、リード端子部分２ａに半田５を塗布する（図２（ｄ））。最後に電子部品はリード端子部分２ａから切断分離され、成形金型によって実装しやすい形状６に成形される（図２（ｅ））。
なお、本発明とは直接の関係はないが、リードの半田付けにおいて、基板搭載部品の欠落が生じることがなく、またリードの必要な部分以外に半田の付着のない半導体装置の製造方法として、リードの基板と接続する部分に所定量のペースト状半田を塗布し、ここに搭載部品を仮留めした基板を嵌挿し、基板をほぼ水平に保持して加熱処理することにより、基板とリード、及び基板と搭載部品を同時に固定する方法が知られている（例えば、特許文献１参照）。
特開平５−４７９８３号公報
しかしながら、図２に示した従来技術の問題点として、半田塗布工程において半田の塗布ムラが発生した場合に、リード端子に半田が塗布されていない領域ができる場合が発生する。
上記の電子部品を基板に半田実装した場合、図３（ａ）のような正常の半田接合状態となるべきところ、図３（ｂ）に異常な半田接合状態として示すように、リード端子先端部分に半田が無い為に、基板からの半田が充分にリード端子を濡らすことができない状態になり、リード端子と基板との接合強度が低くなり、著しく信頼性を低下させる要因となる。
その為、一般的には顕微鏡を用いた外観検査を行い不良品を選別する必要がある。そのため、多くの検査人員が必要になり製造コストが高くなる要因になっている。また、半田塗布工程にて半田の塗布ムラが発生した場合には、例え外観検査で選別できたとしても大量の不良が発生するため、製造歩留りが著しく低くなり製造コストを高くする要因となる。
そこで、本発明は、上記課題を解決し、電子部品のリード端子の半田実装時における接合側からの半田の濡れ性を向上させ、半田接合状態を最適化することにより信頼性を向上させることにある。
また、本発明は、リード端子部分の半田塗布ムラをなくすことにより、半田塗布工程後の外観検査を省略して人件費が掛からないようにし、製造歩留りを高くして製造コストを低減することを目的とする。
上記目的を達成するため、本発明は、次のように構成したものである。
請求項１の発明に係る半導体装置の製造方法は、樹脂封止部の側面から突出したリード端子の表面に半田を塗布する工程を有する半導体装置の製造方法において、リード端子の表面に半田を塗布した後、半田の融点より高い温度の加熱処理を加えてリード端子の半田塗布を均一にすることを特徴とする。
請求項２の発明は、請求項１記載の半導体装置の製造方法において、上記半田がＳｎ−Ｐｂ（スズ−鉛）合金からなり、上記半田塗布工程後の上記加熱処理を約１８５〜２００℃の加熱温度で行うことを特徴とする。
請求項３の発明は、請求項１又は２記載の半導体装置の製造方法において、半導体装置がホールセンサ、ダイオード、トランジスタ、ＩＣ等の面実装タイプの小型電子部品であることを特徴とする。
＜発明の要点＞
本発明では、リード端子の表面に半田を塗布した後、半田の融点より高い温度の加熱処理を加え、リード端子の半田塗布を均一にする。この加熱処理は、例えばリードフレームをアルミマガジン等に複数収納した状態で恒温槽内に入れて行う。
＜発明の要点＞
本発明では、リード端子の表面に半田を塗布した後、半田の融点より高い温度の加熱処理を加え、リード端子の半田塗布を均一にする。この加熱処理は、例えばリードフレームをアルミマガジン等に複数収納した状態で恒温槽内に入れて行う。
上記半田塗布工程後の上記加熱処理は、一般的なＳｎ−Ｐｂ半田の場合、加熱温度が約１８５〜２００℃で、例えば約５〜１０時間という条件で行う。加熱温度の下限を約１８５℃としたのは、一般的なＳｎ−Ｐｂ（スズ−鉛合金）半田の融点が１８４℃であることから、この融点よりも高い約１８５℃以上の加熱処理をすれば、半田塗布ムラの改善効果が得られるためである。一方、加熱温度の上限を約２００℃としたのは、実験の結果、２００℃を超える温度で加熱処理を行うと、半田表面が炭化する現象が発生したためである。
本発明によれば、次のような優れた効果が得られる。
本発明では、リード端子の表面に半田を塗布した後、半田の融点より高い温度の加熱処理を加えてリード端子の半田塗布を均一にする。すなわち、本発明によれば、半田の融点より高い熱処理を加えることにより、リードフレーム表面の半田が僅かに溶解し、塗布されていない領域に流れるようにして、半田の塗布状態を均一にすることができる。
本発明の加熱処理は、一般的なＳｎ−Ｐｂ半田の場合、約１８５〜２００℃の温度で行う。この下限の約１８５℃という温度は、一般的なＳｎ−Ｐｂ半田の融点１８４℃より高いので、リードフレーム表面の半田が僅かに溶解して塗布されていない領域に流れるようになり、これにより半田の塗布状態を均一にすることができる。また本発明においては加熱温度の上限を約２００℃としているので、半田表面の炭化の発生もなくすことができる。
よって、本発明によれば、電子部品のリード端子の半田塗布を均一にすることができ、大幅に感度向上を実現することができる。換言すれば、本発明により、電子部品のリード端子の半田実装時における接合側からの半田の濡れ性を向上させ、半田接合状態を最適化することにより信頼性を向上させることができる。また、本発明により、リード端子部分の半田塗布ムラをなくすことにより、半田塗布工程後の外観検査を省略して人件費が掛からないようにし、製造歩留りも高くして製造コストを低減することができる。
以下、本発明を図示の実施の形態に基づいて説明する。
図１に本発明の実施形態として、ホールセンサ、ダイオード、トランジスタ、ＩＣ等の面実装タイプの小型電子部品、ここでは代表例としてホールセンサの製造方法を示す。まず、Ｓｉ、ＧａＡｓ等の半導体材料からなる半導体チップ１をＡｇペースト等の接着材料にてリードフレーム２に実装する（図１（ａ））。
次に、外部と電気的接続を図るために、Ａｕワイヤー等の金属細線３により、半導体チップ１の電極部とリードフレーム２を、ワイヤボンディング装置等を用いて接続する（図１（ｂ））。更に半導体チップ１の搭載部分をプラスチック樹脂等で封止し、パッケージ４を形成する（図１（ｃ））。
その後、リードフレームを半田が溶解した半田槽内を通過させる方法や電解めっき液に漬けて、樹脂封止部（パッケージ４）の側面から突出しているリード端子部分２ａに半田５を塗布する（図１（ｄ））。
その後、リードフレームをアルミマガジン等に複数収納した状態で恒温槽内に入れ、一般的なＳｎ−Ｐｂ半田の場合は約１８５〜２００℃で５〜１０時間の条件で加熱処理を行う（図１（ｄ−１））。このようにＳｎ−Ｐｂ半田の融点１８４℃より高い約１８５℃の温度で熱処理を加えることにより、リードフレーム表面の半田が僅かに溶解して、塗布されていない領域に流れる。これにより、リード端子部分２ａの半田の塗布状態を均一にし、半田の濡れ性を向上させることができる。
ここで、一般的なＳｎ−Ｐｂ半田の融点は１８４℃であることから、融点よりも高い約１８５℃以上の加熱処理をすれば半田塗布ムラの改善効果が得られるが、実験の結果２００℃以上の加熱処理を行うと半田表面が炭化する現象が発生したことから、最適条件を約１８５〜２００℃の温度範囲とした。
最後に電子部品はリード端子部分から切断分離され成形金型によって実装しやすい形状６に成形される（図１（ｅ））。
１ 半導体チップ
２ リードフレーム
２ａ リード端子部分
３ 金属細線
４ パッケージ（樹脂封止部）
５ 半田
２ リードフレーム
２ａ リード端子部分
３ 金属細線
４ パッケージ（樹脂封止部）
５ 半田
Claims (3)
- 樹脂封止部の側面から突出したリード端子の表面に半田を塗布する工程を有する半導体装置の製造方法において、
リード端子の表面に半田を塗布した後、半田の融点より高い温度の加熱処理を加えてリード端子の半田塗布を均一にすることを特徴とする半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
上記半田がＳｎ−Ｐｂ合金からなり、上記半田塗布工程後の上記加熱処理を約１８５〜２００℃の加熱温度で行うことを特徴とする半導体装置の製造方法。 - 請求項１又は請求項２記載の半導体装置の製造方法において、
半導体装置がホールセンサ、ダイオード、トランジスタ、ＩＣ等の面実装タイプの小型電子部品であることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004034356A JP2005228835A (ja) | 2004-02-12 | 2004-02-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004034356A JP2005228835A (ja) | 2004-02-12 | 2004-02-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005228835A true JP2005228835A (ja) | 2005-08-25 |
Family
ID=35003322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004034356A Pending JP2005228835A (ja) | 2004-02-12 | 2004-02-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005228835A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017179250A1 (ja) * | 2016-04-15 | 2017-10-19 | 株式会社村田製作所 | 半導体パッケージの製造方法及びＣｕ合金の切断方法 |
-
2004
- 2004-02-12 JP JP2004034356A patent/JP2005228835A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017179250A1 (ja) * | 2016-04-15 | 2017-10-19 | 株式会社村田製作所 | 半導体パッケージの製造方法及びＣｕ合金の切断方法 |
| JPWO2017179250A1 (ja) * | 2016-04-15 | 2018-12-20 | 株式会社村田製作所 | 半導体パッケージの製造方法及びＣｕ合金の切断方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100720607B1 (ko) | 반도체장치 | |
| CN102859687A (zh) | 半导体器件及其制造方法 | |
| JP2001230360A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR101224935B1 (ko) | 반도체 장치용 리드프레임 | |
| KR20110036541A (ko) | 무연 주석계 땜납과의 가공 상용성을 위한 금-주석-인듐 땜납 | |
| JP3783212B2 (ja) | チップタイプｌｅｄランプの製造方法 | |
| JP2005228835A (ja) | 半導体装置の製造方法 | |
| KR20100050640A (ko) | 반도체 패키지 제조용 리드프레임 및 이의 도금 방법 | |
| JP2007059485A (ja) | 半導体装置、基板及び半導体装置の製造方法 | |
| JP3191684B2 (ja) | 電気めっきリードを有する半導体素子の製造方法 | |
| US11728179B2 (en) | Surface mount semiconductor device and method of manufacture | |
| CN113113364A (zh) | 功率模块及其封装方法 | |
| JP2000252402A (ja) | 半導体装置、半導体装置の実装方法及び電子装置 | |
| JP2966079B2 (ja) | リードフレーム、これを用いた半導体装置および半導体装置の実装方法 | |
| JP2006245478A (ja) | 半導体装置 | |
| KR100769966B1 (ko) | 반도체 리드프레임의 휘스커 방지를 위한 표면처리 방법 | |
| US10714450B2 (en) | Method of bonding terminal of semiconductor chip using solder bump and semiconductor package using the same | |
| JP2006352175A (ja) | 半導体集積回路装置 | |
| JP2603100B2 (ja) | 電子部品塔載用基板の製造方法 | |
| JP6352508B2 (ja) | リードフレーム及びリードフレームの製造方法 | |
| KR0169893B1 (ko) | 더미리드와 히트싱크의 직접 전기적 연결 구조를 갖는 파워 패키지 | |
| JP2004335947A (ja) | 半導体装置及び半導体装置の作製方法 | |
| US20100148364A1 (en) | Semiconductor device and method for producing semiconductor device | |
| KR101020832B1 (ko) | 반도체 패키지 쏘잉 방법 | |
| JP2006156538A (ja) | 半導体パッケージおよびリードフレーム |